JP2013157435A - 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 - Google Patents
実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013157435A JP2013157435A JP2012016440A JP2012016440A JP2013157435A JP 2013157435 A JP2013157435 A JP 2013157435A JP 2012016440 A JP2012016440 A JP 2012016440A JP 2012016440 A JP2012016440 A JP 2012016440A JP 2013157435 A JP2013157435 A JP 2013157435A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive sheet
- mounting
- wiring board
- semiconductor chip
- mounting adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
- H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
- H01L2224/26175—Flow barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】生産性を損なうことなく実装面積の極少化と信頼性を両立することが可能となる実装用接着シートを提供すること。
【解決手段】配線基板に貼り付け、該配線基板に半導体チップを接着するための実装用接着シートであって、半導体チップの貼り付け面全体を被覆し、かつ半導体チップのコーナー部に対応する部分が外側にはみ出した形状を有することを特徴とする実装用接着シート。
【選択図】 図1
【解決手段】配線基板に貼り付け、該配線基板に半導体チップを接着するための実装用接着シートであって、半導体チップの貼り付け面全体を被覆し、かつ半導体チップのコーナー部に対応する部分が外側にはみ出した形状を有することを特徴とする実装用接着シート。
【選択図】 図1
Description
本発明は、パソコンや携帯端末等に使用される電子部品等に関する。より詳しくは、本発明は、IC、LSI等半導体チップをフレキシブル基板、ガラスエポキシ基板、ガラス基板、セラミックス基板、シリコンインターポーザー、シリコン基板などの配線基板に接着あるいは直接電気的接合したもの、半導体チップ同士を接合したもの、3次元実装などの半導体チップ積層体などを作製するための実装用接着シートに関する。
近年、半導体装置の小型化と高密度化に伴い、半導体チップを配線基板に実装する方法としてフリップチップ実装が急速に広まってきている。フリップチップ実装においては、接合部分の接続信頼性を確保するための方法として、半導体チップ上に形成されたバンプと配線基板のパッド電極の間にエポキシ樹脂系などの接着剤を介在させてボンディングを行うことが検討されている。こうした接着剤としては接着ペーストや接着シートがあるが、接着剤量のコントロールや、フィレット量制御による実装面積の極少化、信頼性を損なうボイドの除去等の点で、接着シートを配線基板にボイドなく貼り付けたのち半導体チップを熱圧着して接着する方法が有効である。
上記方法では、半導体チップとほぼ同形状かつ同面積の接着シートを配線基板に貼り付けたのち、半導体チップを加熱加圧して接着するのが一般的である(特許文献1および2参照)。その際に接着シートが流動し、その一部が半導体チップの外側にはみ出してフィレットを形成するが、半導体チップの各辺の中央付近のフィレットは十分となるものの、半導体チップのコーナー部のフィレットが不足するという課題がある。こうしたコーナー部のフィレット不足は温度サイクル試験に於ける信頼性を低下させることが知られており(特許文献3および4参照)、上記課題の解決が求められている。これを解決するため、接着シートの貼り付け領域をあらかじめ広げておくことが提案されているが(特許文献3参照)、実装面積の極少化の点で不利となる。また、半導体チップの接着後に、コーナー部に樹脂をディスペンスする等の方法でコーナー部のフィレットを補うことも可能であるが、工程数が増加するため生産性が低下する。
本発明は生産性を損なうことなく実装面積の極少化と信頼性を両立することが可能となる実装用接着シートを提供することを目的とする。
本発明は、上記課題を解決するため、配線基板に貼り付け、該配線基板に半導体チップを接着するための実装用接着シートであって、半導体チップの貼り付け面全体を被覆し、かつ半導体チップのコーナー部に対応する部分が外側にはみ出した形状を有することを特徴とする実装用接着シートを提供する。
本発明の実装用接着シートを使用することで、生産性を損なうことなく実装面積の極少化と信頼性を両立することが可能となる。
本発明の実装用接着シートは、配線基板に貼り付け、該配線基板に半導体チップを接着するための実装用接着シートであって、半導体チップの貼り付け面全体を被覆し、かつ半導体チップのコーナー部に対応する部分が外側にはみ出した形状を有することを特徴とする。
本発明の実装用接着シートは、四角形の半導体チップを被覆するため、4つの辺を有することが好ましく、4つの辺より構成される四角形の4つの角の内角がいずれも85〜95°であることが好ましく、4つの角の内角がすべて90°であることがより好ましい。
本発明の実装用接着シートの形状の具体例を図1に示す。いずれも、半導体チップに対応する領域に加え、各コーナー部に対応する部分が半導体チップよりも外側にはみ出した形状を有する。図1の(a)から(c)のいずれの形状であってもよく、またこれ以外の形状であってもよい。
図1の(d)に、本発明の実装用接着シートの半導体チップのコーナー部に対応する部分の拡大図を示す。半導体チップのコーナーの先端部に対応する箇所から実装用接着シートの端部までの距離xは、1〜500μmとするのが好ましく、10〜300μmとするのがより好ましい。また、図中のyはコーナー部におけるはみ出し部分の幅に相当し、10〜3000μmとするのが好ましく、100〜1000μmとするのがより好ましい。xが1〜500μmであり、かつyが10〜3000μmであれば、半導体コーナー部により十分にフィレットを形成することができ、信頼性をより高めることができる。また実装に要する面積がより十分小さくなり、半導体装置の小型化の点でより有利となる。またコーナー部以外の部分については、はみ出していなくてもフィレットが十分に形成されるため、はみ出していないことが好ましい。はみ出していないことにより実装に要する面積を小さくすることができる。
本発明の実装用接着シートの組成に特に制限はなく、任意の接着シートを用いることができる。例えば、エポキシ樹脂、オキセタン樹脂、ビスマレイミド樹脂などの熱硬化性あるいは光硬化性の樹脂や、フェノキシ樹脂、ポリエーテルスルホン、ポリアミドイミド、ポリイミドなどの熱可塑性樹脂、あるいはこれらを混合した樹脂で形成したシートを用いることができる。熱安定性の観点から、ポリイミドを含有することが好ましい。また、実装用接着シートは、絶縁信頼性や温度サイクルに対する信頼性の観点からフィラーを含むことが好ましい。ここでいうフィラーとしては、シリカ、窒化ケイ素、アルミナ、窒化アルミ、酸化チタン、窒化チタン、チタン酸バリウムなどの無機粒子や、ゴムや樹脂などの有機粒子を用いることができる。
本発明の実装用接着シートの製造方法の例を以下に示す。まず、接着シートの原料となる樹脂、フィラー、各種添加剤および溶媒を攪拌混合してワニスあるいはペーストを作製し、これをベースフィルムに塗布する。塗布方法としては、ロールコーティングやスリットコーティングなどが挙げられる。ベースフィルムの材質の制限はなく、ポリエチレンテレフタレート(PET)、ポリオレフィン、ポリエーテルスルホン、ポリイミドなど任意のものを用いることができる。塗布後、必要に応じて乾燥を行う。また、接着剤面を保護するため、塗布後あるいは乾燥後に、任意の保護フィルムを貼り付けてもよい。
得られた接着シートを、任意の方法で成形することで、本発明の実装用接着シートとベースフィルムの積層体を得ることができる。成形の方法としては、ピナクル刃やトムソン刃での切り出しや、パンチ金型による打ち抜きなどの方法が用いられる。生産性や、接着シートのハンドリングの観点から、パンチ金型による打ち抜きが好ましい。また、接着シートが保護フィルムを有している場合は、保護フィルムを剥離した後に成形を行ってもよい。このとき、半導体チップのコーナー部に対応する部分が外側にはみ出した形状の金型や刃を用いれば、本発明の実装用接着シートを得ることができる。
次に、本発明の実装用接着シートを用いた半導体装置の製造方法について説明する。まず、本発明の実装用接着シートとベースフィルムの積層体の実装用接着シート側の面を配線基板に貼り付ける。ここで用いる配線基板は、シリコンウェハ、セラミックス類、ガリウムヒ素、有機系配線基板、無機系配線基板、およびこれらの基板に回路の構成材料が配置されたものが挙げられるが、これらに限定されない。有機系配線基板の例としては、ガラス布・エポキシ銅張積層板などのガラス基材銅張積層板、ガラス不織布・エポキシ銅張積層板などのコンポジット銅張積層板、ポリエーテルイミド樹脂基板、ポリエーテルケトン樹脂基板、ポリサルフォン系樹脂基板などの耐熱・熱可塑性基板、ポリエステル銅張フィルム基板、ポリイミド銅張フィルム基板などのフレキシブル基板が挙げられる。また、無機系配線基板としては、アルミナ基板、窒化アルミニウム基板、炭化ケイ素基板などのセラミック基板、アルミニウムベース基板、鉄ベース基板などの金属系基板が例として挙げられる。回路の構成材料の例は、銀、金、銅、アルミなどの金属を含有する導体、無機系酸化物などを含有する抵抗体、ガラス系材料および/または樹脂などを含有する低誘電体、樹脂や高誘電率無機粒子などを含有する高誘電体、ガラス系材料などを含有する絶縁体などが挙げられる。この配線基板に対し、任意の方法でアライメントを行って実装用接着シートを所望の位置に貼り付ける。実装用接着シートと配線基板の界面に気泡(ボイド)が存在すると、半導体チップ実装時の欠陥や信頼性の低下に繋がるので、実装用接着シートはボイドなく配線基板に貼りつけることが好ましい。このため、実装用接着シートとベースフィルムの積層体におけるベースフィルム側を吸着保持治具で保持し、接着面を配線基板に仮付着させた後、真空下で加熱押圧して貼りつけることが好ましい。実装用接着シートが加熱によりタック性が生じるものであれば、吸着保持治具や配線基板を適度な温度に加温し、シートのタック性を利用して仮付着することができる。このときの温度は、例えば、40℃から80℃程度である。仮付着ののちの真空下で加熱押圧には、真空ダイヤフラムラミネーターや真空ロールラミネーターなどを用いることができる。
本発明の実装用接着シートとベースフィルムの積層体を配線基板に貼り付けたのち、ベースフィルムを剥離して実装用接着シートを露出させる。こののち、実装用接着シートを介して半導体チップを配線基板に実装する。この実装工程では、フリップチップボンダーなどのボンディング装置を用いることが一般的である。実装工程は、接着シートが流動性を有する温度領域で仮固定を行う仮圧着工程と、接着シートが硬化する温度領域での本圧着工程とに分けて実施してもよいし、本圧着工程のみを行ってもよい。また、仮圧着工程と本圧着工程を分けて実施する場合、仮圧着工程と本圧着工程を連続して実施してもよいし、仮圧着工程を実施した後に室温に戻し、別途本圧着工程を行ってもよい。また、半導体チップを仮圧着した後、複数の半導体チップを一括で本圧着してもよい。
仮圧着工程での温度は60〜180℃の温度範囲が好ましい。また仮圧着時の圧力は0.01〜10MPaの範囲が好ましい。時間は0.1秒〜数分が好ましい。仮圧着は、常圧下で行ってもよいし、気泡の噛み込みなどを防ぐため減圧下で実施してもよい。
本圧着工程では、120℃から400℃の温度を加えて実装用接着シートを硬化膜にする。また、半田バンプを有する半導体チップを用いる場合には、この工程で半田を加熱溶融させて接合を行う。この加熱処理は温度を選び、段階的に昇温するか、ある温度範囲を選び連続的に昇温しながら1秒から数分実施する。一例としては、100℃から250℃まで5秒間で昇温し、250℃で20秒間熱処理する。あるいは室温より300℃まで30秒かけて直線的に昇温するなどの方法が挙げられる。この際、加熱温度は150℃以上、350℃以下の温度が好ましく、180℃以上、280℃以下であることがさらに好ましい。また本圧着時の圧力は0.01〜10MPaの範囲が好ましい。該加熱処理は、常圧下で行ってもよいし、減圧下で実施してもよい。また、空気による酸化劣化を防ぐため、窒素雰囲気下で実施してもよい。
本発明の半導体装置の製造方法では、上記の工程ののち、追加キュアを行ってもよい。追加キュアの条件は、用いる実装用接着シートに応じて任意に設定できるが、150℃以上300℃以下の温度で、10分から5時間程度とするのが一般的である。
本発明で用いられる半導体チップは、片側または両側の面に配線基板と電気的接合するためのバンプを有する。また、貫通電極を有し、両面にバンプあるいはパッドを有する半導体チップを用いることもできる。半導体チップを加熱加圧し、本発明の実装用接着シートを介して配線基板に接着する際、バンプ直下の接着シートが流動して排除され、バンプと配線基板上の電極との導通を確保することができる。
本発明の半導体チップのバンプの材質は、ニッケル、金、銅、半田などを用いることができる。また、銅ピラー上に半田バンプを設けるなどの方法でもよい。ここでいう半田バンプの材質としては、人体や環境への影響の観点から、SnAgCu系、SnCu系、SnAg系、SnAgCuBi系、SnZnBi系、SnAgInBi系などの鉛フリー半田を用いることが好ましい。
以下、本発明の半導体装置の製造方法についてより具体的に説明するが、本発明はこれらに限定されるものではない。
1.温度サイクル試験
各実施例および比較例で得られたボンディングサンプルについて、JEDEC Level3の吸湿リフローを行った。次にボンディングサンプルを−40℃から125℃まで15℃/分で昇温し、その後125℃から−40℃まで15℃/分で降温することを1000サイクル繰り返した。保持時間は10分とした。得られたボンディングサンプルを観察し、チップコーナー部分での接着シートと半導体チップとの剥離の有無を判断した。これを同一のボンディングサンプルについて10回行い、10回中何回剥離が見られたかを評価した。
1.温度サイクル試験
各実施例および比較例で得られたボンディングサンプルについて、JEDEC Level3の吸湿リフローを行った。次にボンディングサンプルを−40℃から125℃まで15℃/分で昇温し、その後125℃から−40℃まで15℃/分で降温することを1000サイクル繰り返した。保持時間は10分とした。得られたボンディングサンプルを観察し、チップコーナー部分での接着シートと半導体チップとの剥離の有無を判断した。これを同一のボンディングサンプルについて10回行い、10回中何回剥離が見られたかを評価した。
半導体チップ
7mm角のシリコン基板の外周部に、40μmピッチで半径20μmのバンプを有する、チップを用いた。バンプは高さ15μmのCuピラー上に高さ7μmの半田を有する。
7mm角のシリコン基板の外周部に、40μmピッチで半径20μmのバンプを有する、チップを用いた。バンプは高さ15μmのCuピラー上に高さ7μmの半田を有する。
配線基板
上記半導体チップのバンプに対応する位置にパッドを有するプリント配線基板を用いた。パッドは半径20μm、高さ5μmの円柱状のCuパッドである。
上記半導体チップのバンプに対応する位置にパッドを有するプリント配線基板を用いた。パッドは半径20μm、高さ5μmの円柱状のCuパッドである。
合成例1 有機溶剤可溶性ポリイミドAの合成
乾燥窒素気流下、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン(以下、BAHFとする)24.54g(0.067モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン(以下、SiDAとする)4.97g(0.02モル)、末端封止剤として、アニリン1.86g(0.02モル)をNMP80gに溶解させた。ここにビス(3,4−ジカルボキシフェニル)エーテル二無水物(以下、ODPAとする)31.02g(0.1モル)をNMP20gとともに加えて、20℃で1時間反応させ、次いで50℃で4時間撹拌した。その後、キシレンを15g添加し、水をキシレンとともに共沸させながら、180℃で5時間攪拌した。攪拌終了後、溶液を水3Lに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で3回洗浄した後、真空乾燥機を用いて80℃、20時間乾燥した。得られたポリマー固体の赤外吸収スペクトルを測定したところ、1780cm−1付近、1377cm−1付近にポリイミドに起因するイミド構造の吸収ピークが検出された。このようにして有機溶剤可溶性ポリイミドAを得た。
乾燥窒素気流下、2,2−ビス(3−アミノ−4−ヒドロキシフェニル)ヘキサフルオロプロパン(以下、BAHFとする)24.54g(0.067モル)、1,3−ビス(3−アミノプロピル)テトラメチルジシロキサン(以下、SiDAとする)4.97g(0.02モル)、末端封止剤として、アニリン1.86g(0.02モル)をNMP80gに溶解させた。ここにビス(3,4−ジカルボキシフェニル)エーテル二無水物(以下、ODPAとする)31.02g(0.1モル)をNMP20gとともに加えて、20℃で1時間反応させ、次いで50℃で4時間撹拌した。その後、キシレンを15g添加し、水をキシレンとともに共沸させながら、180℃で5時間攪拌した。攪拌終了後、溶液を水3Lに投入して白色沈殿したポリマーを得た。この沈殿をろ過して回収し、水で3回洗浄した後、真空乾燥機を用いて80℃、20時間乾燥した。得られたポリマー固体の赤外吸収スペクトルを測定したところ、1780cm−1付近、1377cm−1付近にポリイミドに起因するイミド構造の吸収ピークが検出された。このようにして有機溶剤可溶性ポリイミドAを得た。
<固形エポキシ化合物>
157S70(商品名、三菱化学(株)製)
EP1032H60(商品名、三菱化学(株)製)
<液状エポキシ化合物>
EP828(商品名、三菱化学(株)製)硬化促進剤
<硬化促進剤>
イミダゾール系硬化促進剤 キュアゾール2PHZ(商品名、四国化成工業(株)製)
マイクロカプセル型硬化促進剤 ノバキュアHX−3792(商品名、旭化成イーマテリアルズ(株)製)ノバキュアHX−3792は、マイクロカプセル型硬化促進剤/液状ビスフェノールA型エポキシ化合物を重量比1/2の割合で含有する。
157S70(商品名、三菱化学(株)製)
EP1032H60(商品名、三菱化学(株)製)
<液状エポキシ化合物>
EP828(商品名、三菱化学(株)製)硬化促進剤
<硬化促進剤>
イミダゾール系硬化促進剤 キュアゾール2PHZ(商品名、四国化成工業(株)製)
マイクロカプセル型硬化促進剤 ノバキュアHX−3792(商品名、旭化成イーマテリアルズ(株)製)ノバキュアHX−3792は、マイクロカプセル型硬化促進剤/液状ビスフェノールA型エポキシ化合物を重量比1/2の割合で含有する。
<フィラー>
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)
SE6050(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径2μm)
<その他樹脂および添加剤>
フェノキシ樹脂FX293(商品名、東都化成株式会社製)
実施例1
合成例1で得た有機溶剤可溶性ポリイミドAを25g、固形エポキシ化合物157S70を20g、硬化促進剤HX−3792を45g、フィラーSO−E2を90g、溶剤メチルイソブチルケトン80gを調合し、ボールミルを用いてフィラーおよび硬化促進剤粒子の分散処理を行った。得られた樹脂組成物ワニスを、スリットダイコーター(塗工機)を用いて剥離性基材である厚さ75μmのポリエチレンテレフタレートフィルム、セラピールHP2(U)(商品名、東レフィルム加工(株)製、非シリコーン系、重剥離グレード)の処理面に塗布し、80℃で10分間乾燥を行って積層体を得た。乾燥後の実装用接着シートの厚みは25μmとした。
SO−E2(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径0.5μm)
SE6050(商品名、アドマテックス(株)製、球形シリカ粒子、平均粒子径2μm)
<その他樹脂および添加剤>
フェノキシ樹脂FX293(商品名、東都化成株式会社製)
実施例1
合成例1で得た有機溶剤可溶性ポリイミドAを25g、固形エポキシ化合物157S70を20g、硬化促進剤HX−3792を45g、フィラーSO−E2を90g、溶剤メチルイソブチルケトン80gを調合し、ボールミルを用いてフィラーおよび硬化促進剤粒子の分散処理を行った。得られた樹脂組成物ワニスを、スリットダイコーター(塗工機)を用いて剥離性基材である厚さ75μmのポリエチレンテレフタレートフィルム、セラピールHP2(U)(商品名、東レフィルム加工(株)製、非シリコーン系、重剥離グレード)の処理面に塗布し、80℃で10分間乾燥を行って積層体を得た。乾燥後の実装用接着シートの厚みは25μmとした。
得られた積層体を、パンチ金型を用いて打ち抜いて、図8(a)に示す形状の実装用接着シートとベースフィルムの積層体aを得た。図8(b)に、図8(a)に示す形状の実装用接着シートのコーナー部に対応する部分の拡大図を示す。
この積層体aを、実装用接着シート面が配線基板に接するように所定の位置にセットし、真空ラミネート装置(タカトリ(株)製、VTM−200M)にて減圧下で温度80℃、貼り合わせ速度10mm/sにてラミネートした。そののち、ベースフィルムを剥離して実装用接着シート付配線基板を得た。
こうして得た実装用接着シート付配線基板に、フリップチップボンディング装置(東レエンジニアリング(株)製、FC−3000s)を用いて半導体チップのボンディングを行った。温度80℃に加熱されたボンディングステージに実装用接着シート付配線基板を固定し、半導体チップと配線基板との位置あわせを行った後、温度100℃、圧力15N/チップ、10秒間仮圧着したのち、温度260℃、圧力55N/チップで10秒間本圧着を行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
実施例2
フェノキシ樹脂FX293 25重量部、エポキシ化合物として、固形多官能エポキシ樹脂EP1032H60を30重量部及び液状ビスフェノールA型エポキシ樹脂EP828を45重量部、硬化促進剤として、キュアゾール2PHZを3重量部、球状シリカフィラーとしてSE6050を100質量部をトルエン−酢酸エチル溶媒中に固形分濃度が60重量%になるように調合し、ボールミルを用いてフィラーおよび硬化促進剤粒子の分散処理を行った。得られた樹脂組成物ワニスを、スリットダイコーター(塗工機)を用いて剥離性基材である厚さ75μmのポリエチレンテレフタレートフィルム、セラピールHP2(U)(商品名、東レフィルム加工(株)製、非シリコーン系、重剥離グレード)の処理面に塗布し、80℃で10分間乾燥を行って積層体を得た。乾燥後の実装用接着シートの厚みは25μmとした。
フェノキシ樹脂FX293 25重量部、エポキシ化合物として、固形多官能エポキシ樹脂EP1032H60を30重量部及び液状ビスフェノールA型エポキシ樹脂EP828を45重量部、硬化促進剤として、キュアゾール2PHZを3重量部、球状シリカフィラーとしてSE6050を100質量部をトルエン−酢酸エチル溶媒中に固形分濃度が60重量%になるように調合し、ボールミルを用いてフィラーおよび硬化促進剤粒子の分散処理を行った。得られた樹脂組成物ワニスを、スリットダイコーター(塗工機)を用いて剥離性基材である厚さ75μmのポリエチレンテレフタレートフィルム、セラピールHP2(U)(商品名、東レフィルム加工(株)製、非シリコーン系、重剥離グレード)の処理面に塗布し、80℃で10分間乾燥を行って積層体を得た。乾燥後の実装用接着シートの厚みは25μmとした。
得られた積層体を、パンチ金型を用いて打ち抜いて、図8(a)に示す形状の実装用接着シートとベースフィルムの積層体bを得た。
この積層体bを用い、実施例1と同様にラミネートおよびボンディングを行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
この積層体bを用い、実施例1と同様にラミネートおよびボンディングを行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
比較例1
実施例1で得られた積層体を、パンチ金型を用いて打ち抜いて、図9に示す形状の実装用接着シートとベースフィルムの積層体cを得た。
この積層体cを用い、実施例1と同様にラミネートおよびボンディングを行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
実施例1で得られた積層体を、パンチ金型を用いて打ち抜いて、図9に示す形状の実装用接着シートとベースフィルムの積層体cを得た。
この積層体cを用い、実施例1と同様にラミネートおよびボンディングを行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
比較例2
実施例2で得られた積層体を、パンチ金型を用いて打ち抜いて、図9に示す形状の実装用接着シートとベースフィルムの積層体dを得た。
この積層体dを用い、実施例1と同様にラミネートおよびボンディングを行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
実施例2で得られた積層体を、パンチ金型を用いて打ち抜いて、図9に示す形状の実装用接着シートとベースフィルムの積層体dを得た。
この積層体dを用い、実施例1と同様にラミネートおよびボンディングを行ってボンディングサンプルを得た。評価を行った結果を表1に示す。
1a 本発明の実装用接着シート
1b 一般的な実装用接着シート
2 配線基板
3 半導体チップ
4 銅ピラー
5 半田バンプ
6 配線基板上のパッド
7 配線基板上のソルダーレジスト
1b 一般的な実装用接着シート
2 配線基板
3 半導体チップ
4 銅ピラー
5 半田バンプ
6 配線基板上のパッド
7 配線基板上のソルダーレジスト
Claims (4)
- 配線基板に貼り付け、該配線基板に半導体チップを接着するための実装用接着シートであって、半導体チップの貼り付け面全体を被覆し、かつ半導体チップのコーナー部に対応する部分が外側にはみ出した形状を有することを特徴とする実装用接着シート。
- 請求項1記載の実装用接着シートを配線基板に貼り付けた実装用接着シート付配線基板。
- 半導体チップのコーナー部に対応する部分が外側にはみ出した形状の金型を用いて実装用接着シートとベースフィルムの積層体を成形することを特徴とする請求項1記載の実装用接着シートとベースフィルムの積層体の製造方法。
- 配線基板と請求項1記載の実装用接着シートとベースフィルムの積層体の実装用接着シート側の面とを貼り付け、該ベースフィルムを剥がした後、該実装用接着シートの配線基板を有さない面に半導体チップを実装することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016440A JP2013157435A (ja) | 2012-01-30 | 2012-01-30 | 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016440A JP2013157435A (ja) | 2012-01-30 | 2012-01-30 | 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013157435A true JP2013157435A (ja) | 2013-08-15 |
Family
ID=49052343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012016440A Pending JP2013157435A (ja) | 2012-01-30 | 2012-01-30 | 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013157435A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048331B2 (en) | 2012-12-18 | 2015-06-02 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
CN111133564A (zh) * | 2017-09-19 | 2020-05-08 | 日立化成株式会社 | 半导体装置制造用粘接膜以及半导体装置及其制造方法 |
-
2012
- 2012-01-30 JP JP2012016440A patent/JP2013157435A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9048331B2 (en) | 2012-12-18 | 2015-06-02 | Shinko Electric Industries Co., Ltd. | Method of manufacturing semiconductor device |
CN111133564A (zh) * | 2017-09-19 | 2020-05-08 | 日立化成株式会社 | 半导体装置制造用粘接膜以及半导体装置及其制造方法 |
CN111133564B (zh) * | 2017-09-19 | 2024-02-13 | 株式会社力森诺科 | 半导体装置制造用粘接膜以及半导体装置及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5191627B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
WO2013133015A1 (ja) | 半導体装置の製造方法および半導体装置の製造装置 | |
JP5454018B2 (ja) | フィルム状接着剤、接着シート及び半導体装置 | |
KR102222304B1 (ko) | 도전성 접착 필름 및 이를 이용한 다이싱·다이본딩 필름 | |
JP2014060241A (ja) | 半導体装置の製造方法 | |
JP2002093825A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
JP2015095499A (ja) | 半導体装置の製造方法 | |
JP2005264109A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2024010048A (ja) | 半導体装置 | |
JP5712884B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP6589638B2 (ja) | 接着剤組成物、その硬化物を含む半導体装置およびそれを用いた半導体装置の製造方法 | |
JP2013157435A (ja) | 実装用接着シート、これを用いた実装用接着シート付配線基板ならびに積層体および半導体装置の製造方法 | |
JP2015042754A (ja) | 半導体装置の製造方法 | |
JP2014146638A (ja) | 半導体装置の製造方法 | |
JP5857462B2 (ja) | 半導体封止用接着剤、半導体装置の製造方法及び半導体装置 | |
JP2010245418A (ja) | 電子素子、電子素子の実装方法および電子装置の製造方法 | |
JP7276105B2 (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
JP5925460B2 (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP7172167B2 (ja) | 半導体装置の製造方法、及びそれに用いられる半導体用接着剤 | |
JP2014237843A (ja) | フィルム状接着剤およびこれを用いた半導体装置の製造方法 | |
JP2012109481A (ja) | 半導体装置の製造方法および半導体装置 | |
WO2020065783A1 (ja) | フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法 | |
TW202033708A (zh) | 半導體用接著劑、半導體裝置的製造方法及半導體裝置 | |
TWI807135B (zh) | 半導體用膜狀接著劑、半導體裝置及其製造方法 | |
JP2014056908A (ja) | ボンディングツールおよびこれを用いた半導体装置の製造方法 |