KR20110119495A - 회로 기판 구조, 패키징 구조 및 이들의 제조 방법 - Google Patents

회로 기판 구조, 패키징 구조 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20110119495A
KR20110119495A KR1020100071315A KR20100071315A KR20110119495A KR 20110119495 A KR20110119495 A KR 20110119495A KR 1020100071315 A KR1020100071315 A KR 1020100071315A KR 20100071315 A KR20100071315 A KR 20100071315A KR 20110119495 A KR20110119495 A KR 20110119495A
Authority
KR
South Korea
Prior art keywords
solder mask
conductive pattern
pattern
disposed
release film
Prior art date
Application number
KR1020100071315A
Other languages
English (en)
Other versions
KR101085185B1 (ko
Inventor
리-쉥 옌
Original Assignee
어드벤스 머티리얼스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드벤스 머티리얼스 코포레이션 filed Critical 어드벤스 머티리얼스 코포레이션
Publication of KR20110119495A publication Critical patent/KR20110119495A/ko
Application granted granted Critical
Publication of KR101085185B1 publication Critical patent/KR101085185B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48644—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48655—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48844—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48855—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85455—Nickel (Ni) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

회로 기판 구조, 패키징 구조 및 이들의 제조 방법이 개시된다. 첫째로, 제 1 기판 및 제 2 기판이 제공된다. 상기 제 1 기판은 캐리어에 부탁된 릴리즈 필름을 포함한다. 상기 제 2 기판은 솔더 마스크로 덮인 구리 필름을 포함한다. 둘째로, 상기 솔더 마스크가 패터닝된다. 이후, 상기 릴리즈 필름과 패터닝된 상기 솔더 마스크가 서로 압착되어, 상기 제 1 기판이 상기 제 2 기판에 부착된다. 이후, 제 1 패턴 및 제 2 패턴을 형성하기 위해 상기 구리 필름이 패터닝된다. 상기 제 1 패턴은 상기 릴리즈 필름과 직접 접촉하고, 상기 제 2 패턴은 패터닝된 상기 솔더 마스크와 직접 접촉한다. 이후, 회로 기판 구조를 형성하기 위해, 상기 제 1 패턴 및 상기 제 2 패턴을 덮도록 패시베이션이 형성된다. 이후에, 패키징 구조를 형성하기 위해, 상기 캐리어 상에 패키지가 형성된다.

Description

회로 기판 구조, 패키징 구조 및 이들의 제조 방법{Circuit board structure, packaging structure and method for making the same}
본 발명은 일반적으로 회로 기판 구조의 제조 방법, 상기 회로 기판 구조, 및 그로부터 얻어지는 패키지 구조와 관련된 것이다. 특히, 본 발명은, 솔더 마스크로 덮인 구리 필름을 지지하도록 상기 회로 기판 구조 및 상기 패키지 구조에 부착된 릴리즈 필름을 포함하는 캐리어에 의한 회로 기판 구조의 제조 방법 및 패키지 구조에 관한 것이다.
회로 기판은 전자 장치들의 필수적인 구성요소이다. 상기 전자 장치들의 크기를 줄이려는 일관된 경향과 함께, 그에따라 다이(die)를 지지하기 위해 다양한 캐리어 구조들이 제안되었다. 상기 회로 기판을 둘러싸는 다른 회로들을 연결하고 적절한 전기적인 연결들을 형성하기 위해 일부 핀들은 외부로 연장된다.
현재의 기술에 관한 한, 일반적으로 "리드 프레임"이라 불리는 회로 구조가 알려져 있다. 도 1 내지 도 4는 전통적인 리드 프레임의 제조 방법을 도시한다. 도 1을 참조하면, 제 1 금속 기판(101)이 제공된다. 둘째로, 도 2를 참조하면, 회로 패턴(110) 및 다이(미도시)와 상응하는 다이 패드(111)를 형성하기 위해 금속 기판(101)이 패터닝된다. 이후, 비아 홀들(122)이 형성되고, 핀들(120)은 금속 기판(101)과 연결되며, 핀들(120) 및 다이 패드(11)가 은으로 도금된다. 다음에, 도 3을 참조하면, 상기 다이(130)는 상기 다이 패드(111)로 부착되고, 이후 와이어 본당 단계 및 틴(tin) 도금 단계가 뒤따른다. 이후에, 도 4를 참조하면, 패키지 구조(102)를 가지도록 상기 핀들이 형성된다. 상기 다이 내의 데이터는 상기 핀들(120)에 의해 외부 회로들과 연결된다.
그러나, 상기 다이에 의해 처리되는 상기 데이터가 증가하고, 처리 속도가 더욱 증가되어야 함에 따라, 도시된 바와 같은 리드 프레임은, 상기 다이 주변의 공간이 매우 제한적이기 때문에, 상기 요구들을 충족하는 핀들(120)을 더 많이 제공할 수 없다. 결과적으로, 그러한 경우 상기 전통적인 리드 프레임(102)의 응용분야가 제한된다.
도 5는 다이들을 지지하기 위한 캐리어 구조(201)의 다른 모습을 도시한다. 상기 캐리어 구조(201)에서, 회로 패턴들(220)은 기판(210)의 대향하는 면들 모두 상에 각각 배치된다. 또한, 선택적으로, 상기 회로 패턴(220)을 적절하기 보호하기 위해, 솔더 마스크 층(230)이 상기 기판(220)의 대향하는 면들 모두 상에 배치된다. 이와 별개로, 상기 회로 패턴(220) 일부가 노출된다. 상기 캐리어 구조(201)에서, 독립적인 솔더 마스크 층들(231, 232)은 상기 기판(210)의 대향하는 면들 모두 상에 형성될 필요가 있다. 상기 솔더 마스크 층들(231, 232)의 패턴들은 일반적으로 명백히 상이하며, 따라서 상기 패턴들은 다이 패드들(미도시) 및 다른 솔더 볼들(미도시)의 위치와 같은 다른 요구들에 부합할 수 있다.
도 5에 도시된 바와 같이, 다이들을 지지하기 위한 상기 캐리어 구조(201)가 적절한 패키징 단계들을 겪은 뒤, 도 6에 도시된 바와 같은 패키지 구조(202)가 얻어진다. 후속 패키징 단계들 때문에, 도 5에 도시된 바와 같은 상기 기판(210), 상기 회로 패턴(220), 상기 솔더 마스크 층(230) 및 솔더 마스크 층들(231, 232)뿐만 아니라, 도 6에 도시된 바와 같은 패키지 구조(202)에는 추가 다이 패드(220), 다이(240), 본딩 와이어(250), 봉지 물질(200), 및 솔더 볼들(270)이 있다.
상기 다이(240)는 상기 회로 패턴(220) 내의 상기 다이 패드(220) 상에 배치되고, 동시에 상기 솔더 마스크 층(231)에 의해 둘러싸이며, 본딩 와이어들(250)에 의하여 상기 회로 패턴(220)의 다른 부분들과 전기적으로 연결된다. 상기 봉지 물질(200)은 상기 다이 패드(220), 상기 다이(240), 상기 본딩 와이어(250)를 완전히 덮고, 상기 기판(210) 및 상기 솔더 마스크 층(230)을 부분적으로 덮는다. 상기 솔더 볼들(270)은 상기 솔더 마스크 층(232)에 의해 둘러싸인다. 도 5에 도시된 바와 같은 다이들을 지지하기 위한 캐리어 구조(201)와 도 6에 도시된 바와 같은 패키지 구조(202) 모두의 경우, 솔더 마스크 층들(231, 232)은 상기 기판(210)의 대향하는 두 면들 상에 독립적으로 배치되고 상기 기판의 가장자리들(margins)로 연장된다.
상술한 캐리어 구조들의 경우, 패키지 구조들 및 종래의 리드 프레임들의 제조 방법들은 아직 완벽하지 않고, 따라서 더욱 단순한 구조를 제공하고 종래의 핀 수 제약들로부터 자유로워지기 위해, 다른 새로운 캐리어 구조들, 패키지 구조들, 및 제조 방법들이 여전히 필요하다.
본 발명이 해결하고자 하는 기술적 과제는, 종래 기술에서 직면했던 부족한 핀들의 제약 문제를 타개할 수 있는 회로 기판 구조, 패키징 구조 및 이들의 제조 방법을 제공하는 것이다.
따라서 본 발명은 새로운 회로 기판 구조, 새로운 패키지 구조, 및 이들의 새로운 제조 방법을 제안한다. 본 발명의 회로 기판 구조 및 패키지 구조는 일면 패터닝된(one-side-patterned) 솔더 마스크를 사용하여, 전체 구조 및 제조 방법들이 매우 단순화된다. 나아가, 본 발명의 상기 회로 구조 및 상기 패키지 구조는, 다이에 의해 처리된 데이터가 증가하고 처리 속도가 더욱 증가되어야 할 경우 더 많은 핀들에 대한 요구에 상응하여, 종래 기술에서 직면했던 부족한 핀들의 제약 문제를 타개할 수 있다.
제 1 측면에서 본 발명은 회로 기판 구조의 제조 방법을 제안한다. 첫째로, 제 1 기판 및 제 2 기판이 제공된다. 상기 제 1 기판은 캐리어에 부착된 릴리즈 필름을 포함한다. 상기 제 2 기판은 제 1 솔더 마스크로 덮인 구리 필름을 포함한다. 둘때로, 상기 제 1 솔더 마스크는 일 면 상에만 패터닝된다. 이후, 상기 릴리즈 필름 및 패터닝된 상기 제 1 솔더 마스크가 서로 압착되어 상기 제 1 기판이 상기 제 2 기판으로 부착된다. 이후, 제 1 패턴 및 제 2 패턴을 형성하기 위해 상기 구리 필름이 패터닝된다. 상기 제 1 패턴은 상기 릴리즈 필름과 직접 접촉하고, 상기 제 2 패턴은 패터닝된 상기 제 1 솔더 마스크와 직접 접촉한다. 이후, 회로 기판 구조를 형성하기 위해, 상기 제 1 패턴 및 상기 제 2 패턴을 덮도록 제 1 패시베이션이 형성된다.
본 발명의 일 실시예에서, 상기 제 1 패턴은 다이 패드이고 상기 제 2 패턴은 패터닝된 상기 솔더 마스크에 의해 보호되는 회로 패턴이다. 본 발명의 다른 실시예에서, 상기 제 2 패턴을 선택적으로 덮도록 제 2 솔더 마스크가 형성될 수 있다. 본 발명의 또 다른 실시에에서, 패키징 구조가 상기 캐리어 상에 배치되도록 형성될 수 있다. 본 발명의 추가적인 실시예에서, 다른 패키지 구조를 얻기 위해, 상기 제 1 패턴 및 패터닝된 상기 솔더 마스크가 노출되도록, 상기 릴리즈 필름 및 상기 캐리어가 선택적으로 제거될 수 있다.
제 2 측면에서, 본 발명은 회로 기판 구조를 제안한다. 본 발명의 상기 회로 기판 구조는 캐리어, 릴리즈 필름, 패터닝된 솔더 마스크, 제 1 도전성 패턴, 제 2 도전성 패턴 및 패시베이션을 포함한다. 상기 릴리즈 필름은 상기 캐리어로 부착된다. 상기 단일-면-패터닝된 솔더 마스크가 상기 릴리즈 필름 상에 배치되고 상기 릴리즈 필름과 직접 접촉한다. 상기 제 1 도전성 패턴은 상기 릴리즈 필름 상에 배치되고 상기 릴리즈 필름과 직접 접촉한다. 상기 제 2 도전성 패턴은 상기 릴리즈 필름 상에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉한다. 상기 패시베이션은 상기 제 1 도전성 패턴 및 상기 제 2 도전성 패턴을 덮는다.
제 3 측면에서 본 발명은 회로 기판 구조를 제안한다. 본 발명의 회로 기판 구조는 캐리어, 릴리즈 필름, 패터닝된 솔더 마스크, 제 1 도전성 패턴, 제 2 도전성 패턴, 커버링 솔더 마스크 및 패시베이션을 포함한다. 상기 릴리즈 필름은 상기 캐리어에 부착된다. 상기 단일-면-패터닝된 솔더 마스크는 상기 릴리즈 필름 상에 배치되고 상기 릴리즈 필름과 직접 접촉한다. 상기 제 1 도전성 패턴은 상기 릴리즈 필름 상에 배치되고 상기 릴리즈 필름과 직접 접촉한다. 상기 제 2 도전성 패턴은 상기 릴리즈 필름 상에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉한다. 상기 커버렁 솔더 마스크는 상기 제 2 도전성 패턴을 선택적으로 덮는다. 상기 패시베이션은 상기 제 1 도전성 패턴 및 상기 제 2 도전성 패턴을 덮는다.
제 4 측면에서, 본 발명은 패키지 구조를 제안한다. 본 발명의 패키지 구조는 봉지 물질, 단일-면-패터닝된 솔더 마스크, 제 1 도전성 패턴, 제 2 도전성 패턴, 제 1 패시베이션, 제 2 패시베이션, 다이, 및 본딩 와이어를 포함한다. 상기 패터닝된 솔더 마스크는 상기 봉지 물질의 표면 상에 배치된다. 상기 제 1 도전성 패턴은 상기 봉지 물질의 상기 동일한 표면 상에 배치된다. 상기 제 2 도전성 패턴은 상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉한다. 상기 제 1 패시베이션은 완전히 상기 봉지 물질 내로 배치되고 상기 제 1 도전성 패턴 및 상기 제 2 도전성 패턴을 덮는다. 상기 제 2 패시베이션은 완전히 상기 제 1 도전성 패턴을 덮는다. 상기 다이는 완전히 상기 봉지 물질 내에 및 상기 제 1 패턴 상에 배치된다. 상기 본딩 와이어도 또한 상기 봉지 물질 내에 배치되고, 상기 다이와 상기 제 1 도전성 패턴을 선택적으로 전기적 연결한다.
제 5 측면에서, 본 발명은 다른 패키지 구조를 제안한다. 본 발명의 패키지 구조는 봉지 물질, 단일-면-패터닝된 솔더 마스크, 제 1 도전성 패턴, 제 2 도전성 패턴, 커버링 솔더 마스크, 제 1 패시베이션, 제 2 패시베이션, 다이, 및 본딩 와이어를 포함한다. 상기 패터닝된 솔더 마스크는 상기 봉지 물질의 표면 상에 배치된다. 상기 제 1 도전성 패턴은 상기 봉지 물질과 동일한 표면 상에 배치된다. 상기 제 2 도전성 패턴은 상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉한다. 상기 커버링 솔더 마스크는 상기 제 2 도전성 패턴을 완전히 덮는다. 상기 제 1 패시베이션은 완전히 상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴을 덮는다. 상기 제 2 패시베이션은 완전히 상기 봉지 물질 밖에 배치되고, 상기 제 1 도전성 패턴을 덮는다. 상기 다이는 완전히 상기 봉지 물질 내에 및 상기 제 1 패턴 상에 배치된다. 상기 본딩 와이어도 또한 완전히 상기 봉지 물질 내에 배치되고, 상기 다이와 상기 제 1 도전성 패턴을 선택적으로 전기적 연결한다.
이하의 다양한 그림들 및 도면들에 도시된 바람직한 실시예의 상세한 설명을 읽은 뒤에, 본 발명의 이러한 그리고 다른 목적들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 의심의 여지 없이 명백해질 것이다.
본 발명의 회로 기판 구조 및 패키지 구조는 일면 패터닝된(one-side-patterned) 솔더 마스크를 사용하여, 전체 구조 및 제조 방법들이 매우 단순화된다. 나아가, 본 발명의 상기 회로 구조 및 상기 패키지 구조는, 다이에 의해 처리된 데이터가 증가하고 처리 속도가 더욱 증가되어야 할 경우 더 많은 핀들에 대한 요구에 상응하여, 종래 기술에서 직면했던 부족한 핀들의 제약 문제를 타개할 수 있다.
도 1 내지 도 4는 전통적인 리드 프레임의 제조 방법을 도시한다.
도 5는 다이들을 지지하는 다른 전통적인 캐리어 구조를 도시한다.
도 6은 전통적인 패키지 구조를 도시한다.
도 7 내지 도 11은 본 발명의 회로 기판 구조의 제조 방법을 도시한다.
도 12는 본 발명의 프리-패키지 구조의 제조 방법의 제 1 확장 실시예를 도시한다.
도 12a는 회로 기판 구조의 추가적인 커버링 솔더 마스크를 포함하는 본 발명의 프리-패키지 구조의 제조 방법의 다른 확장 실시예를 도시한다.
도 13은 본 발명의 프리-패키지 구조의 제조 방법의 제 1 확장 실시예를 도시한다.
도 13a는 회로 기판 구조의 추가적인 커버링 솔더 마스크를 포함하는 본 발명의 프리-패키지 구조의 제조 방법의 제 2 확장 실시예를 도시한다.
도 14는 본 발명의 패키지 구조의 제조 방법의 확장예를 도시한다.
도 14a는 회로 기판 구조의 추가적인 커버링 솔더 마스크를 포함하는 본 발명의 패키지 구조의 제 2 실시예를 도시한다.
본 발명의 제 1 측면은 회로 기판 구조의 제조 방법의 제 1 실시예를 제공한다. 도 7 내지 도 11은 본 발명의 회로 기판 구조의 제조 방법을 도시한다. 도 7을 참조하면, 먼저 제 1 기판(310) 및 제 2 기판(320)이 제공된다. 상기 제 1 기판(310) 및 상기 제 2 기판(320)은 개별적으로 준비될 수 있다. 필요할 경우, 상기 제 1 및 제 2 기판들은 단일 기판(미도시)을 형성하기 위해 서로 겹쳐질(laminated) 수 있다. 상기 제 1 기판(310)은 캐리어(311) 및 상기 캐리어(311)의 일 면에 부착된 릴리즈 필름(312)을 포함한다. 상기 제 2 기판(320)은 약 10 μm 내지 70 μm, 바람직하게는 10 μm 내지 35 μm의 두께를 가지는 구리 필름(321)을 포함한다. 상기 구리 필름(321)의 일 면만이 솔더 마스크(322)에 의해 덮인다.
상기 캐리어(311)는 폴리에틸렌 테레프탈레이트(polyethylene terephthalate, PET), 폴리카보네이트(polycarbonate, PC), 폴리메틸메타크릴레이트(polymethylmethacrylate, PMMA), 또는 비구리 기판(copperless substrate)과 같은 임의의 적절한 물질일 수 있다. 상기 릴리즈 필름(312)은 플라스틱 및 점착성 물질일 수 있고 상기 캐리어(311)로의 우수한 접착력(adhesion)을 가질 수 있다. 따라서 상기 릴리즈 필름(312)은 그러한 접착력에 의해 상기 캐리어(311)의 일 면에 접착된다. 시험 생산의 경우, 상기 릴리즈 필름(312)은 스크린 프린팅에 의해 상기 캐리어(311)에 적용될 수 있다. 반면에 대량 생산의 경우, 상기 릴리즈 필름은 롤러들(rollers)에 의해 상기 캐리어(311)에 적용될 수 있다.
둘째로, 도 8을 참조한다. 상기 제 1 기판(310) 및 상기 제 2 기판(320)이 서로 압착되기 전에, 상기 솔더 마스크(322)가 미리 패터닝된다. 상기 솔더 마스크(322)는 종래의 리소그래피 또는 레이저 오프닝 공정 등에 의해 패터닝될 수 있다. 상기 솔더 마스크(322) 상의 패턴은 추후 단계들의 요청에 부합하도록 미리 디자인될 수 있다. 예를 들어, 상기 패터닝 단계는, 단일-면-패터닝된 솔더 마스크(322)를 얻기 위해 상기 솔더 마스크(322)의 일 면 상에서만 수행될 수 있다.
이후, 도 9를 참조하면, 상기 릴리즈 필름(312) 및 상기 패터닝된 솔더 마스크(322)가 서로 압착될 수 있고, 따라서 상기 제 1 기판(310)이 상기 제 2 기판(320)으로 부착될 수 있다. 본 발명의 일 실시예에서, 상기 릴리즈 필름(312)이 플라스틱 및 점착성 물질일 수 있기 때문에, 상기 제 1 기판(310)이 상기 제 2 기판(320)으로 부착될 경우, 상기 패터닝된 솔더 마스크(322)는 상기 릴리즈 필름(312) 내로 매몰될 수 있다. 따라서, 상기 구리 필름(321)은 상기 릴리즈 필름(312)과 직접 접촉할 수 있다. 또한, 상기 릴리즈 필름(312)이 상기 캐리어(311)로의 더욱 강한 접착력을 가지기 때문에, 상기 릴리즈 필름(312)와 상기 패터닝된 솔더 마스크(322) 사이의 접착력은 상대적으로 약하다. 이 경우, 상기 구리 필름(321)의 일 면이 노출된다.
다음에, 도 10을 참조한다. 제 1 실시예에서, 상기 구리 필름(321)의 일 면이 여전히 노출되어 있으므로, 상기 구리 필름(321)이 적절히 패터닝될 경우, 상기 구리 필름(321)은 제 1 패턴(325), 다이 패드(328), 및 제 2 패턴(326)과 같은 패턴을 가질 것이다. 상기 구리 필름(321)은 습식 필름 방법(wet film method) 또는 건식(dry) 필름 방법에 의해 패터닝될 수 있다. 상기 제 1 패턴(325) 및 상기 제 2 패턴(326) 각각은 다른 기능들을 가질 수 있다. 본 발명의 일 실시예에서, 상기 제 1 패턴(325)은 연결 패드일 수 있고, 상기 제 2 패턴(326)은 상기 패터닝된 솔더 마스크(322)에 의해 보호되는 회로 패턴(326)일 수 있다. 다시 말해, 상기 제 2 패턴(326)은 상기 패터닝된 솔더 마스크(322)와 대응될 수 있다. 결국, 도 10에 나타난 바와 같이, 상기 제 1 패턴(325)은 상기 릴리즈 필름(312)과 직접 접촉할 수 있지만, 제 2 패턴(326)은 상기 패터닝된 솔더 마스크(322)와 직접 접촉할 수 있다.
도 10a에 나타난 바와 같은 회로 기판 구조를 제조하기 위한 본 발명의 제 2 실시예에서, 상기 제 1 패턴(325), 상기 다이 패드(328), 및 상기 제 2 패턴(326)을 완전히 덮기 위해, 커버링 솔더 마스크(327)가 선택적으로 형성될 수 있다. 상기 커버링 솔더 마스크(327)는 상기 제 2 패턴(326)의 보호 층으로서의 역할을 할 수 있고, 후속해서 도 10b를 참조하면, 필요한 구성요소(들)을 노출시키도록 상기 커버링 솔더 마스크(327)가 패터닝된다. 에를 들어, 상기 커버링 솔더 마스크(327)는 상기 제 1 패턴(325), 상기 다이 패드(328)을 노출시키고, 상기 제 2 패턴(326)을 덮도록 패터닝되며, 따라서 상기 커버링 솔더 마스크(327)는 상기 제 2 패턴(326)의 보호 층으로서의 역할을 할 수 있다.
이후, 도 11에 나타난 바와같이, 손상될 수 있는(fragile) 구리 필름(321)을 보호하기 위해, 상기 구리 필름(321)의 표면 상에 제 1 패시베이션 층(passivation layer, 323)이 형성되어야 한다. 상기 패터닝된 구리 필름(321) 상에 서로 다른 기능의 상기 제 1 패턴(325) 및 상기 제 2 패턴(326)이 있기 때문에, 상기 제 1 패시베이션 층(323)은 상기 제 1 패턴(325) 및 상기 제 2 패턴(326)도 덮는다. 상기 구리 필름(321)의 표면 상에 상기 제 1 패시베이션 층(323)을 형성하기 위해, 전기도금 단계와 같은 방법이 사용될 수 있다. 상기 제 1 패시베이션 층(323)은 복합(composite) 물질 층일 수 있다. 예를 들어, 니켈(Ni)/금(Au) 보호 층을 형성하기 위해, 상기 제 1 패시베이션 층(323)은 니켈(Ni), 은(Ag), 및 금(Au) 중 적어도 하나를 포함할 수 있다.
또는 선택적으로, 도 11a에 나타난 바와 같이, 손상될 수 있는 상기 구리 필름(321)을 보호하기 위해, 상기 구리 필름(321)의 표면 상에 제 1 패시베이션 층(323)이 형성되어야 하고, 따라서 상기 제 1 패시베이션 층(323)은 제 1 패턴(325) 및 다이 패드(328)를 덮는다. 상기 구리 필름(321)의 표면 상에 상기 제 1 패시베이션 층(323)을 형성하기 위해, 전기도금 단계와 같은 방법이 사용될 수 있다. 상기 제 1 패시베이션 층(323)은 복합 물질 층일 수 있다. 예를 들어, 니켈(Ni)/금(Au) 보호 층을 형성하기 위해, 상기 제 1 패시베이션 층(323)은 니켈(Ni), 은(Ag), 및 금(Au) 중 적어도 하나를 포함할 수 있다.
전술한 단계들 이후에, 겹쳐진 상기 제 1 기판(310) 및 제 2 기판(320)은 함께 새로운 회로 기판 구조(301)를 형성한다. 도 11은 본 발명에 의해 제안된 회로 기판 구조(301)의 제 1 실시예를 도시하고, 도 11a는 본 발명의 회로 기판 구조(301)의 제 2 실시예를 도시한다. 본 발명의 회로 기판 구조(301)는 캐리어(311), 릴리즈 필름(312), 패터닝된 솔더 마스크(322), 제 1 도전성 패턴(325), 제 2 도전성 패턴(326), 및 제 1 패시베이션 층(323)을 포함한다. 상기 회로 기판 구조(301)가 커버링 솔더 마스크(327)을 더 포함할 경우, 이는 본 발명에 의해 제공된 회로 기판 구조(301)의 제 2 실시예이고 도 11a에 도시된다.
전술한 바와 같이, 상기 릴리즈 필름(312)은 상기 캐리어(311)에 부착되고, 상기 릴리즈 필름과 상기 캐리어 사이에 더욱 강한 접착력을 가진다. 상기 패터닝된 솔더 마스크(322)는 상기 릴리즈 필름(312) 상에 배치되고 상기 릴리즈 필름(312)과 직접 접촉한다. 본 발명의 일 실시예에서, 상기 제 2 기판(320)의 상기 패터닝된 솔더 마스크(322)는 상기 제 1 기판(310)의 상기 릴리즈 필름(312)에 부착되고, 바람직하게는 상기 패터닝된 솔더 마스크(322)는 상기 릴리즈 필름(312) 내에 매몰된다. 상기 제 1 도전성 패턴(325) 및 상기 제 2 도전성 패턴(326)은 각각 상기 릴리즈 필름(312) 상에 배치된다. 어떤 경우, 상기 제 1 도전성 패턴(325)은 상기 릴리즈 필름(312)과 직접 접촉한다. 반면에, 상기 제 2 도전성 패턴(326)은 상기 패터닝된 솔더 마스크(322)와 직접 접촉한다. 다시 말해, 상기 제 2 도전성 패턴(326)은 상기 패터닝된 솔더 마스크와 대응된다. 나아가, 상기 제 1 도전성 패턴(325) 및 상기 제 2 도전성 패턴(326)은 종종 서로 인접하거나 교대로 배열된다. 상기 제 1 패시베이션 층(323)은 상기 제 1 도전성 패턴(325) 및 상기 제 2 도전성 패턴(326)을 덮는다. 복합 니켈(Ni)/금(Au) 보호 층을 형성하기 위해, 상기 제 1 패시베이션 층(323)은 니켈(Ni), 은(Ag), 및 금(Au) 중 적어도 하나를 포함할 수 있다.
본 발명의 다른 실시예에서, 도 11에 도시된 바와 같은 회로 기판 구조(301)는 프리-패키지(pre-package) 단계 이후 프리-패키지 구조(303)가 될 수 있다. 도 12는 본 발명의 상기 프리-패키지 구조의 제조 방법의 제 1 확장 실시예를 도시한다; 도 12a는 회로 기판 구조(301)의 추가적인 커버링 솔더 마스크(327)를 포함하는 본 발명의 프리-패키지 구조의 제조 방법의 다른 확장 실시예를 도시한다. 도 12 및 도 12a를 참조하면, 도 11 및 도 11a에 도시된 바와 같은 회로 기판 구조(301)의 캐리어(311) 상에 패키지(330)가 더 형성될 수 있다. 예를 들어, 먼저 다이(331)가 제 1 패턴(325), 즉 다이 패드(328)로 접착된다. 상기 다이(331)를 상기 제 1 패턴(325) 상으로 부착시키기 위해, 예를 들어 은 페이스트(silver paste) 또는 방열(thermal-dissipating) 물질(미도시)이 사용된다. 이후, 선택적으로 상기 다이(331)를 상기 제 1 패턴(325)의 부분과 전기적으로 연결시키기 위해, 구리 와이어들, 은 와이어들, 금 와이어들 또는 금-도금된 구리 와이어들과 같은 본딩 와이어들(332)이 사용된다. 상기 전기적인 연결이 완료된 이후, 상기 다이(331) 및 상기 본딩 와이어들(332)을 습도와 같은 대기로부터 보호하기 위해, 에폭시 레진과 같은 봉지 물질(333)이 상기 다이(331) 및 상기 본딩 와이어(332)를 밀봉 봉지하는데 사용될 수 있다.
도 12에 나타난 바와 같이, 봉지 물질(333)은 다이(331) 및 본딩 와이어들(332) 밀봉 봉지할 뿐만 아니라, 상기 봉지 물질(333)은 또한 릴리즈 필름(312) 및 패터닝된 솔더 마스크(322)와 직접 접촉한다. 도 12a에 나타난 바와 같이, 봉지 물질(333)은 커버링 솔더 마스크(327)를 밀봉 봉지한다. 도 11에 도시된 회로 기판 구조(301)는, 패키지(330)가 캐리어(311) 상에 더 형성된 이후, 도 12에 나타난 바와 같은 프리-패키지 구조(303)가 될 것이다.
본 발명의 또 다른 실시예에서, 도 12에 도시된 바와 같은 프리-패키지 구조(303)는 다른 프리-패키지 단계 이후 프리-패키지 구조(305)가 될 수 있다. 도 13은 본 발명의 프리-패키지 구조의 제조 방법의 제 1 확장 실시예를 도시한다; 도 13a는 회로 기판 구조(301)의 추가적인 커버링 솔더 마스크(327)를 포함하는 본 발명의 프리-패키지 구조의 제조 방법의 제 2 확장 실시예를 도시한다. 도 13 및 도 13a를 참조한다. 프리-패키지 구조(305)를 얻기 위해, 도 12 및 도 12a에 도시된 바와 같은 프리-패키지 구조(303)로부터 캐리어(311) 및 릴리즈 필름(312)이 각각 제거될 수 있다.
상기 릴리즈 필름(312)은 상기 캐리어(311)와 더욱 강한 접착력을 가지고, 상기 패터닝된 솔더 마스크(322)와는 상대적으로 약한 접착력을 가지므로, 상기 프리-패키지 구조(303)의 다른 부분에 손상을 가함이 없이, 상기 캐리어(311) 및 상기 릴리즈 필름(312)이 상기 프리 패키지 구조(303)로부터 용이하게 제거될 수 있음에 유의한다. 이 경우, 상기 패터닝된 솔더 마스크(322)는 상기 제 1 패턴(325) 사이에 선택적으로 배치된다. 상기 캐리어(311) 및 상기 릴리즈 필름(312)이 상기 프리-패키지 구조(303)로부터 제거된 후, 프리-패키지 구조(305) 내 상기 패터닝된 솔더 마스크(322) 및 상기 제 1 패턴(325)이 노출된다.
제 1 패턴(325)의 손상될 수 있는 구리 필름을 포호하기 위해, 본 발명의 또 다른 실시예에서, 도 13에 나타난 프리-패키지 구조(305)는 패키징 단계 이후 패키지 구조(307)가 될 수 있다. 도 14는 본 발명의 패키지 구조의 제조 방법의 확장예를 도시한다. 도 14를 참조하면, 도 13에 나타난 프리-패키지 구조(305) 내 제 1 패턴(325) 상에, 상기 제 1 패턴(325)을 완전히 덮도록 제 2 보호 층(324)이 더 형성된다. 니켈(Ni)/금(Au) 보호 층을 형성하기 위해, 상기 제 2 보호 층(324)은 니켈(Ni), 은(Ag), 및 금(Au), 또는 OSP(Organic Solderability Preservative) 중 적어도 하나를 포함할 수 있다.
상술한 단계들 이후에, 새로운 패키지 구조(307)가 얻어진다. 도 14는 본 발명의 패키지 구조(307)의 제 1 실시예를 도시하고, 도 14a는 회로 기판 구조(301)의 추가적인 커버링 솔더 마스크(327)를 포함하는 본 발명의 패키지 구조(307)의 제 2 실시예를 도시한다. 본 발명의 패키지 구조(307)에는, 패터닝된 솔더 마스크(322), 제 1 도전성 패턴(325), 제 2 도전성 물질(326), 제 1 패시베이션 층(323), 제 2 패시베이션 층(324), 다이(331), 본딩 와이어(332), 및 봉지 물질(333)이 있다.
도 14에 나타난 바와 같은 본 발명의 패키지 구조(307)에서, 상기 패터닝된 솔더 마스크(322)가 상기 봉지 물질(333)의 일 표면 상에 배치됨이 관측된다. 상기 패터닝된 솔더 마스크(322)는 부분적으로 상기 봉지 물질(333)과 접촉하고 부분적으로 노출된다. 상기 봉지 물질(333)은 일반적으로 에폭시 레진과 같은 밀봉 물질이다. 상기 패터닝된 솔더 마스크(322)가 상기 봉지 물질(333) 상에 있듯이, 상기 제 1 도전성 패턴(325)은 상기 동일한 표면 상에 배치된다. 상기 제 1 도전성 패턴(325)은 일반적으로 상기 다이(331)에 대한 다이 패드를 정의하는 역할을 한다. 상기 제 2 도전성 물질(326)은 또한 상기 봉지 물질(333) 내에 배치되고 회로 패턴을 정의한다. 나아가, 상기 제 2 도전성 물질(326)은 또한 상기 패터닝된 솔더 마스크(322)와 직접 접촉하고 상기 패터닝된 솔더 마스크(322)에 의해 보호된다. 다시 말해, 상기 제 2 도전성 물질(326)은 상기 패터닝된 솔더 마스크와 대응된다. 또한, 상기 제 2 도전성 물질(326)은 상기 제 1 도전성 패턴과 인접하고 상기 패터닝된 솔더 마스크와 직접 접촉한다. 도 14a에서, 상기 커버링 솔더 마스크(327)는 상기 제 2 도전성 물질(326)을 직접 덮는다.
일 측면에서, 상기 제 1 보호 층(323)은 완전히 상기 봉지 물질(333) 내에 배치되고 상기 제 1 도전성 패턴(325) 및 상기 제 2 도전성 물질(326)을 덮는다. 다른 측면에서, 상기 제 2 보호 층(324)은 완전히 상기 봉지 물질(333) 외부에 배치되고 상기 제 1 도전성 패턴(325)을 완전히 덮는다. 상기 제 1 보호 층(323) 및 상기 제 2 보호 층(324)은 독립적으로 니켈(Ni), 은(Ag), 및 금(Au), 또는 OSP(Organic Solderability Preservative) 중 적어도 하나를 포함할 수 있다. 상기 다이(331)은 상기 제 1 도전성 패턴(325) 상에 배치되고 선택적으로 상기 본딩 와이어(332)에 의해 상기 제 1 도전성 패턴(325)과 전기적으로 연결된다. 패키지를 형성하기 위해, 상기 다이(331) 및 상기 본딩 와이어(332)는 동시에 상기 봉지 물질(333) 내에 배치된다. 상기 패키지와 같은 본 발명의 패키지 구조(307)의 다른 특징들은 상술한 바와 같으며, 이하 중복되는 설명은 생략하기로 한다.
본 발명의 가르침을 유지한 채 상기 장치 및 방법의 많은 수정들과 대안들이 가능함은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (15)

  1. 캐리어(carrier)에 부착된 릴리즈 필름(release film)을 포함하는 제 1 기판 및 제 1 솔더 마스크로 덮인 구리 필름을 포함하는 제 2 기판을 제공하는 단계;
    상기 제 1 솔더 마스크를 패터닝하는 단계;
    상기 제 1 기판이 상기 제 2 기판에 부착되도록, 상기 릴리즈 필름과 패터닝된 상기 제 1 솔더 마스크를 서로 압착시키는 단계;
    상기 릴리즈 필름과 직접 접촉하는 제 1 패턴, 다이 패드, 및 패터닝된 상기 제 1 솔더 마스크와 직접 접촉하는 제 2 패턴을 형성하기 위해, 상기 구리 필름을 패터닝하는 단계; 및
    회로 기판 구조를 형성하기 위해 상기 제 1 패턴 및 상기 제 2 패턴을 덮는 제 1 패시베이션을 형성하는 단계를 포함하는 회로 기판 구조의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 2 패턴은 패터닝된 상기 제 1 솔더 마스크에 의해 보호되는 회로 패턴인 것을 특징으로 하는 회로 기판 구조의 제조 방법.
  3. 제 1 항에 있어서,
    상기 제 2 패턴은 패터닝된 상기 제 1 솔더 마스크와 대응되는 것을 특징으로 하는 회로 기판 구조의 제조 방법.
  4. 제 2 항에 있어서,
    상기 제 2 패턴을 선택적으로 덮는 제 2 솔더 마스크를 형성하는 단계를 더 포함하는 회로 기판 구조의 제조 방법.
  5. 제 1 항에 있어서,
    상기 캐리어 상에 배치된 패키징 구조를 형성하는 단계를 더 포함하는 회로 기판 구조의 제조 방법.
  6. 제 5 항에 있어서, 상기 패키징 구조는,
    상기 다이 패드 상에 배치된 다이;
    상기 다이와 상기 제 1 패턴을 선택적으로 전기적 연결하는 본딩 와이어; 및
    상기 다이 및 상기 본딩 와이어를 밀봉 봉지하고, 패터닝된 상기 제 1 솔더 마스크 및 상기 릴리즈 필름과 직접 접촉하는 봉지 물질을 포함하는 것을 특징으로 하는 회로 기판 구조의 제조 방법.
  7. 제 5 항에 있어서,
    상기 제 1 패턴 및 패터닝된 상기 제 1 솔더 마스크를 노출시키도록, 상기 릴리즈 필름 및 상기 캐리어를 동시에 제거하는 단계를 더 포함하는 회로 기판 구조의 제조 방법.
  8. 캐리어;
    상기 캐리어에 부착된 릴리즈 필름;
    상기 릴리즈 필름 상에 배치되고, 상기 릴리즈 필름과 직접 접촉하는 패터닝된 솔더 마스크;
    상기 릴리즈 필름 상에 배치되고, 상기 릴리즈 필름과 직접 접촉하는 제 1 도전성 패턴;
    상기 릴리즈 필름 상에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉하는 제 2 도전성 패턴; 및
    상기 제 1 도전성 패턴 및 상기 제 2 도전성 패턴을 각각 덮는 패시베이션을 포함하는 회로 기판 구조.
  9. 캐리어;
    상기 캐리어에 부착된 릴리즈 필름;
    상기 릴리즈 필름 상에 배치되고, 상기 릴리즈 필름과 직접 접촉하는 패터닝된 솔더 마스크;
    상기 릴리즈 필름 상에 배치되고, 상기 릴리즈 필름과 직접 접촉하는 제 1 도전성 패턴;
    상기 릴리즈 필름 상에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉하는 제 2 도전성 패턴;
    상기 제 2 도전성 패턴을 선택적으로 덮는 커버링 솔더 마스크; 및
    상기 제 1 도전성 패턴 및 상기 제 2 도전성 패턴을 각각 덮는 패시베이션을 포함하는 회로 기판 구조.
  10. 봉지 물질;
    상기 봉지 물질의 표면 상에 배치된 패터닝된 솔더 마스크;
    상기 봉지 물질의 상기 표면 상에 배치된 제 1 도전성 패턴;
    상기 봉지 물질 내에 배치된 다이 패드;
    상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉하는 제 2 도전성 패턴;
    완전히 상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴 및 상기 제 2 도전성 패턴을 덮는 제 1 패시베이션;
    상기 제 1 도전성 패턴을 완전히 덮는 제 2 패시베이션;
    완전히 상기 봉지 물질 내에 및 상기 다이 패드 상에 배치되는 다이; 및
    완전히 상기 봉지 물질 내에 배치되고, 상기 다이와 상기 제 1 도전성 패턴을 선택적으로 전기적 연결하는 본딩 와이어를 포함하는 패키지 구조.
  11. 제 10 항에 있어서,
    상기 패터닝된 솔더 마스크는 상기 봉지 물질과 부분적으로 접촉하고 부분적으로 노출된 것을 특징으로 하는 패키지 구조.
  12. 제 10 항에 있어서,
    상기 제 2 도전성 패턴은 상기 패터닝된 솔더 마스크에 의해 보호되는 회로 패턴인 것을 특징으로 하는 패키지 구조.
  13. 봉지 물질;
    상기 봉지 물질의 표면 상에 배치된 패터닝된 솔더 마스크;
    상기 봉지 물질의 상기 표면 상에 배치된 제 1 도전성 패턴;
    상기 봉지 물질 내에 배치된 다이 패드;
    상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴과 인접하며, 상기 패터닝된 솔더 마스크와 직접 접촉하는 제 2 도전성 패턴;
    상기 제 2 도전성 패턴을 직접 덮는 커버링 솔더 마스크;
    완전히 상기 봉지 물질 내에 배치되고, 상기 제 1 도전성 패턴을 덮는 제 1 패시베이션;
    완전히 상기 봉지 물질 외부에 배치되고, 상기 제 1 도전성 패턴을 덮는 제 2 패시베이션;
    완전히 상기 봉지 물질 내에 및 상기 다이 패드 상에 배치되는 다이; 및
    완전히 상기 봉지 물질 내에 배치되고, 상기 다이와 상기 제 1 도전성 패턴을 선택적으로 전기적 연결하는 본딩 와이어를 포함하는 패키지 구조.
  14. 제 13 항에 있어서,
    상기 패터닝된 솔더 마스크는 상기 봉지 물질과 부분적으로 접촉하고 부분적으로 노출된 것을 특징으로 하는 패키지 구조.
  15. 제 13 항에 있어서,
    상기 제 2 도전성 패턴은 상기 패터닝된 솔더 마스크에 의해 보호되는 회로 패턴인 것을 특징으로 하는 패키지 구조.
KR1020100071315A 2010-04-26 2010-07-23 회로 기판 구조, 패키징 구조 및 이들의 제조 방법 KR101085185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW099113040A TWI429043B (zh) 2010-04-26 2010-04-26 電路板結構、封裝結構與製作電路板的方法
TW099113040 2010-04-26

Publications (2)

Publication Number Publication Date
KR20110119495A true KR20110119495A (ko) 2011-11-02
KR101085185B1 KR101085185B1 (ko) 2011-11-18

Family

ID=44815101

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071315A KR101085185B1 (ko) 2010-04-26 2010-07-23 회로 기판 구조, 패키징 구조 및 이들의 제조 방법

Country Status (3)

Country Link
US (4) US8836108B2 (ko)
KR (1) KR101085185B1 (ko)
TW (1) TWI429043B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI429043B (zh) * 2010-04-26 2014-03-01 Advance Materials Corp 電路板結構、封裝結構與製作電路板的方法
KR101144610B1 (ko) * 2011-08-02 2012-05-11 한국기계연구원 투명 전극의 전도성 메쉬 매설 방법
US9177897B1 (en) 2013-06-28 2015-11-03 Stats Chippac Ltd. Integrated circuit packaging system with trace protection layer and method of manufacture thereof
US9190349B1 (en) 2013-06-28 2015-11-17 Stats Chippac Ltd. Integrated circuit packaging system with leadframe and method of manufacture thereof
US9620480B1 (en) * 2013-06-28 2017-04-11 STATS ChipPAC Pte. Ltd Integrated circuit packaging system with unplated leadframe and method of manufacture thereof
TWI586236B (zh) 2015-01-13 2017-06-01 旭德科技股份有限公司 封裝載板及其製作方法
US9595455B1 (en) * 2016-06-09 2017-03-14 Nxp B.V. Integrated circuit module with filled contact gaps

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480503A (en) 1993-12-30 1996-01-02 International Business Machines Corporation Process for producing circuitized layers and multilayer ceramic sub-laminates and composites thereof
US6962829B2 (en) * 1996-10-31 2005-11-08 Amkor Technology, Inc. Method of making near chip size integrated circuit package
US7247526B1 (en) 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
KR100293177B1 (ko) 1998-12-21 2001-08-07 이형도 연성볼그리드어레이기판및그제조방법
TW552694B (en) 2001-08-31 2003-09-11 Hitachi Chemical Co Ltd Wiring substrate, semiconductor device and the manufacturing method thereof
US6569712B2 (en) 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof
US6769174B2 (en) 2002-07-26 2004-08-03 Stmicroeletronics, Inc. Leadframeless package structure and method
JP2004094502A (ja) 2002-08-30 2004-03-25 Dainippon Printing Co Ltd アンテナ配線パターンの形成方法
US6853060B1 (en) 2003-04-22 2005-02-08 Amkor Technology, Inc. Semiconductor package using a printed circuit board and a method of manufacturing the same
CN100555608C (zh) 2004-07-15 2009-10-28 大日本印刷株式会社 半导体装置与半导体装置制造用基板及它们的制造方法
DE102004058879B4 (de) * 2004-12-06 2013-11-07 Austriamicrosystems Ag MEMS-Mikrophon und Verfahren zur Herstellung
US7393770B2 (en) * 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7504716B2 (en) * 2005-10-26 2009-03-17 Texas Instruments Incorporated Structure and method of molded QFN device suitable for miniaturization, multiple rows and stacking
TWI288468B (en) 2005-11-10 2007-10-11 Airoha Technology Inc Packaging method
KR100850213B1 (ko) 2007-05-22 2008-08-04 삼성전자주식회사 몰딩된 볼을 구비한 반도체 패키지 및 그 제조방법
KR101469770B1 (ko) 2007-11-21 2014-12-09 페어차일드코리아반도체 주식회사 전력 소자 패키지 및 그 제조 방법
KR100930965B1 (ko) 2008-01-17 2009-12-10 (주)아큐텍반도체기술 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
TWI429043B (zh) * 2010-04-26 2014-03-01 Advance Materials Corp 電路板結構、封裝結構與製作電路板的方法

Also Published As

Publication number Publication date
TWI429043B (zh) 2014-03-01
US20120260502A1 (en) 2012-10-18
US8836108B2 (en) 2014-09-16
US20110260308A1 (en) 2011-10-27
TW201138043A (en) 2011-11-01
US8742567B2 (en) 2014-06-03
KR101085185B1 (ko) 2011-11-18
US8748234B2 (en) 2014-06-10
US20120261176A1 (en) 2012-10-18
US8987060B2 (en) 2015-03-24
US20130298397A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
KR100551641B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
TWI474450B (zh) 封裝載板及其製作方法
US9099450B2 (en) Package structure and method for manufacturing same
US10002825B2 (en) Method of fabricating package structure with an embedded electronic component
US20110057301A1 (en) Semiconductor package
TWI474449B (zh) 封裝載板及其製作方法
US20140239475A1 (en) Packaging substrate, semiconductor package and fabrication methods thereof
CN108695269A (zh) 半导体装置封装及其制造方法
TW201515181A (zh) 無芯層封裝結構及其製造方法
CN102270585B (zh) 电路板结构、封装结构与制作电路板的方法
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
TW201705426A (zh) 樹脂密封型半導體裝置及其製造方法
JP2001196504A (ja) 半導体パッケージ素子、３次元半導体装置及びこれらの製造方法
CN102270584A (zh) 电路板结构、封装结构与制作电路板的方法
KR101148954B1 (ko) 회로 보드 구조, 패키징 구조 및 이들을 만드는 방법
CN202940236U (zh) 封装基板构造
US20100084772A1 (en) Package and fabricating method thereof
CN103325697B (zh) 半导体封装结构的制作方法
KR101134706B1 (ko) 리드 프레임 및 이의 제조 방법
JP2009289926A (ja) 電子部品装置の製造方法
US20090309208A1 (en) Semiconductor device and method of manufacturing the same
KR101708870B1 (ko) 적층형 반도체 패키지 및 이의 제조방법
CN101494210A (zh) 导线架以及封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 10