JP2009289926A - 電子部品装置の製造方法 - Google Patents

電子部品装置の製造方法 Download PDF

Info

Publication number
JP2009289926A
JP2009289926A JP2008140078A JP2008140078A JP2009289926A JP 2009289926 A JP2009289926 A JP 2009289926A JP 2008140078 A JP2008140078 A JP 2008140078A JP 2008140078 A JP2008140078 A JP 2008140078A JP 2009289926 A JP2009289926 A JP 2009289926A
Authority
JP
Japan
Prior art keywords
sealing
post
metal
conductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008140078A
Other languages
English (en)
Other versions
JP2009289926A5 (ja
JP5248918B2 (ja
Inventor
Takahiro Kasuga
孝広 春日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008140078A priority Critical patent/JP5248918B2/ja
Publication of JP2009289926A publication Critical patent/JP2009289926A/ja
Publication of JP2009289926A5 publication Critical patent/JP2009289926A5/ja
Application granted granted Critical
Publication of JP5248918B2 publication Critical patent/JP5248918B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】ポストの搭載高さの公差等に影響されることなく、外部との接続面(ポストの上面)を容易に露出させることができ、樹脂封止の際に使用していたリリースフィルムを不要としてコストの低減化に寄与すること。
【解決手段】配線基板10上に電子部品21,22と共に導体ポスト24を実装し、この導体ポスト24の上面に、樹脂封止の際に用いる金型41,42よりも軟らかい材料からなる導体W3,W4を配設した後、金型41,42を用いて、該金型を導体W3,W4に接触させながら電子部品21,22及び導体ポスト24を樹脂封止する。樹脂封止後、封止樹脂層25の表面から露出している導体W3,W4上に導電性接続材料を付着させて、シールド部材を装着する。
【選択図】図2

Description

本発明は、電子部品装置の製造方法に関し、より詳細には、配線基板に半導体素子等の電子部品と共に実装された外部接続端子として供される導体ポストを封止樹脂で封止し、その封止樹脂の表面に導体ポストを露出させた構造を有する電子部品装置を製造する方法に関する。
上述した構造を有する電子部品装置として、基板上に複数の電子部品を搭載してなる回路モジュールが急速に普及している。かかる回路モジュールには、IC(LSI)やハイブリッドモジュール等のように樹脂によって封止されたものや金属製キャップで部品を覆ったもの、金属製キャップに収納されたものなどが存在する。
このうち、金属製キャップに収納されたタイプの回路モジュールのプロセスでは、個々の回路モジュール毎に基板を作製し、当該基板上に電子部品を実装した後、この電子部品を封止樹脂で封止し、更にその上に金属製キャップの装着を行っている。この金属製キャップは、周囲の電磁界、放熱等から電子部品を保護するためのシールド部材としての役割を果たす。かかる回路モジュールは、シールド機能を有していることから、近年急速に普及している「ワンセグ」受信機等の携帯端末機に組み込まれて利用されている。
このようなシールド部材を有したモジュール製品(デバイス)には、基板上に実装されたICチップ等の電子部品の電極端子を外部(シールド部材)に接続するための専用の端子が当該基板上の周辺部分に設けられており、その典型的な形態として金属ポストが設けられている。この金属ポストの高さは、基板上に実装された電子部品の高さよりも高く選定されている。
これにより、金属ポストは、シールド部材が装着されたときに基板上の電子部品がこのシールド部材に接触しないよう支持する役割を果たすと共に、当該デバイスの外部接続端子としての役割を果たしている。このため、基板上の電子部品を覆っている封止樹脂層の表面に金属ポストの上面(外部との接続面)を露出させる必要がある。
その方法の一例としては、樹脂封止の際にリリースフィルム(例えば、ポリエステルやPET等からなるシート材の一方の面に接着剤が塗布されたもの)を用いて金属ポストの上面を露出させる方法がある。図5はその一例を示したものである。
図5は樹脂封止を行っている状態(シールド部材を装着する前の状態)を示している。図中、10は配線基板、12は配線基板10のチップ実装面側の最表層に形成された配線層、12Pはこの配線層12の所要の箇所に画定されたパッド部、21,22は配線基板10に実装されたICチップ等の電子部品、W1,W2は電子部品21,22の電極端子をそれぞれ対応するパッド部12Pに接続している金属ワイヤ、23は対応するパッド部12Pに被着された導電性材料、24はこの導電性材料23を介して実装された金属ポスト、25は電子部品21,22及び金属ポスト24を封止するように形成された封止樹脂層、41,42は金型、60はリリースフィルムを示す。
図示のように、樹脂封止(封止樹脂層25の形成)には金型(上型41と下型42)が用いられるが、その上型41の表面(内部側)に厚めのリリースフィルム60を貼り付けておき、樹脂封止の際にモジュール製品(基板10上に電子部品21,22及び金属ポスト24が実装されたもの)を上型41と下型42で挟み込み、加熱しながら加圧すると、上型41に貼り付けられたリリースフィルム60が金属ポスト24の頂部に当接する。つまり、金属ポスト24の頂部がリリースフィルム60で覆われているので、樹脂封止中に金型(上型41)が金属ポスト24の頂部に直接接触することはなく、比較的軟らかい金属材料(鉄(Fe)など)からなる金型(上型41)の表面に傷が付くのを防止することができる。また、樹脂封止後にフィルム60を剥すことでポスト24の上面が露出するので、この後の段階で装着されるべきシールド部材(金属製キャップ)との接続面を確保することができる。
また、封止樹脂層の表面に金属ポストの上面を露出させる他の方法としては、基板上に実装された電子部品及び金属ポストをすべて封止樹脂により封止した後、その封止樹脂層に埋め込まれた金属ポストの上面が露出するように当該封止樹脂部分を除去する方法がある。図6はその一例を示したものである。
すなわち、図6(a)に示すように配線基板10上の電子部品21,22及び金属ポスト24を樹脂25で封止した後に、図6(b1)に示すように金属ポスト24上の樹脂部分を局所的にレーザで除去し、あるいは、図6(b2)に示すように封止樹脂層25の表面全体を平面的に研磨することで、金属ポスト24の上面(シールド部材との接続面)を露出させている。
かかる従来技術に関連する技術としては、例えば、特許文献1に記載されるように、量産タイプの回路モジュールのプロセスにおいて、封止樹脂部の形成工程で、上金型に分割ラインに沿って突条を設けることで封止樹脂部に溝が形成されるようにし、該溝と封止樹脂部上にシールド層を形成した後、集合基板の分離工程で、上記の溝の幅より狭いブレードを用いて集合基板を切断することにより、封止樹脂部を覆うシールド層の側面が分離面に露出されるようにして、回路モジュールの側面部にもシールド効果をもたせるようにしたものがある。
特開2004−260103号公報
上述したように従来の技術では、封止樹脂層の表面に金属ポストの上面を露出させるためのいくつかの方法(図5、図6)があるが、金属ポストを搭載するに際してはその搭載高さの公差を考慮する必要があり、また樹脂封止を行う際にも同様に封止高さの公差を考慮する必要があるため、以下に記述するような課題があった。
すなわち、図5に示した方法では、金属ポスト24の搭載高さの公差や封止樹脂層25の封止高さの公差を考慮して、金属ポスト24の少なくとも上面が必ず露出するようにその高さを若干高めに設定しなければならないため、その設定が難しく、煩雑であった。また、上述したように金属ポストはシールド部材を支持する役割を果たすことから、1つのデバイス(モジュール製品)について2個以上の金属ポスト24を設ける必要があり、各金属ポスト24の高さのばらつきを抑えることが困難であった。そこで、このばらつきを吸収するためにリリースフィルム60の厚さを相当厚く(100μm以上)する必要があり、そのため、フィルム代のコストが相当かかり、製造コストの上昇につながるといった問題もあった。
一方、図6に示した方法では、封止樹脂層25の金属ポスト24上の樹脂部分を局所的にレーザで除去しているが、上記と同様に金属ポスト24の搭載高さの公差や封止樹脂層25の封止高さの公差から、金属ポスト24上の樹脂の厚さが最も厚くなる場合を想定したレーザの条件が必要である(つまり、金属ポスト24上の樹脂の厚さが最も厚くなる場合を想定してレーザの出力を高めなければならない)。そのため、そのレーザ照射の際の発熱がモジュール製品に影響を与える可能性があった。また、レーザを用いた処理、平面研磨の処理を必要とするため、その分の工程が増えるといった不利もあった。さらに、封止樹脂層25の上面から金属ポスト24の上面までの高さにばらつきがあるため、シールド部材(金属製キャップ)と接続させる際に使用する銀(Ag)ペースト等の導電性材料の塗布量をコントロールすることが困難であるといった問題もあった。
本発明は、かかる従来技術における課題に鑑み創作されたもので、ポストの搭載高さの公差等に影響されることなく、外部との接続面(ポストの上面)を容易に露出させることができ、樹脂封止の際に使用していたリリースフィルムを不要としてコストの低減化に寄与することができる電子部品装置の製造方法を提供することを目的とする。
上記の従来技術の課題を解決するため、本発明によれば、配線基板上に電子部品と共に導体ポストを実装する工程と、前記導体ポストの上面に、樹脂封止の際に用いる金型よりも軟らかい材料からなる導体を配設する工程と、前記金型を用いて、該金型を前記導体に接触させながら前記電子部品及び前記導体ポストを樹脂封止する工程とを含むことを特徴とする電子部品装置の製造方法が提供される。
本発明に係る電子部品装置の製造方法によれば、樹脂封止の際に用いる金型よりも軟らかい材料からなる導体を導体ポストの上面に配設しておき、樹脂封止の際に、この導体に金型を接触させながら電子部品及び導体ポストの樹脂封止を行っているので、金型が接触している導体の上面に樹脂が付着することはなく、金型から外したときに、導体ポストの上面に設けられた導体の上面を封止樹脂層の表面から確実に露出させることができる。
このように本発明によれば、導体ポスト上に設けた導体を有効に利用しているので、ポストの搭載高さの公差等に影響されることなく、外部(例えば、シールド部材)との接続面となる導体ポストの上面(その上に設けた導体の上面)を容易に露出させることが可能となる。
また、樹脂封止の際に従来使用していた高価なリリースフィルム60(図5)が不要となるので、コストの低減化に寄与することができる。さらに、金型よりも軟らかい材料からなる導体が介在しているので、樹脂封止中に金型が導体の上面に接触しても、金型の表面に傷が付くのを防ぐことができる。
本発明に係る電子部品装置の製造方法の他のプロセス上の特徴及びそれに基づく有利な利点等については、以下に記述する発明の実施の形態を参照しながら説明する。
以下、本発明の好適な実施の形態について、添付の図面を参照しながら説明する。
図1〜図4は本発明の一実施形態に係るモジュール製品(電子部品装置)の製造方法を工程順に従って断面図の形態で示したものである。
先ず図4を参照すると、本実施形態に係るモジュール製品(電子部品装置)50は、基本的には、配線基板10と、この配線基板10に実装された所要の電子部品(本実施形態では、ICやLSI等のチップ部品21,22)と、配線基板10上でチップ部品21,22の周囲の領域に実装された金属ポスト24と、各チップ部品21,22及び金属ポスト24を封止するように形成された封止樹脂層25と、この封止樹脂層25上に装着された金属製シールドケース30とを備えて構成されている。
配線基板10は、プラスチックパッケージにおいて一般に用いられているものと同等の樹脂基板11を使用しており、この樹脂基板11の両面にそれぞれ所要の形状にパターニングされた配線層12及び13と、各配線層12,13のそれぞれ所要の箇所に画定されたパッド部12P、13Pを露出させて両面を覆うように形成された絶縁性の保護膜(ソルダレジスト層)14及び15とを備えている。
また、チップ実装面側のソルダレジスト層14から露出するパッド部12Pのうち、金属ポスト24が実装されるパッド部12Pには導電性材料23が被着されており、この導電性材料23を介して金属ポスト24が当該パッド部12Pに接合されている。本実施形態では、金属ポスト24は立方体の形状を有している。
一方、チップ実装面側と反対側のソルダレジスト層15から露出するパッド部13Pは外部に露出させた状態のままである。つまり、配線基板10は、LGA(ランド・グリッド・アレイ)型のパッケージ構造を有している。図示の例では、パッド部13Pを露出させているが、必ずしも露出させた状態のままにしておく必要はない。最終的に本製品50がプリント配線板等のマザーボードに実装されることを考慮すると、当該パッド部13Pにあらかじめはんだボール等の外部接続端子を接合させておいてもよい。この場合、配線基板10はBGA(ボール・グリッド・アレイ)型のパッケージ構造を有する。
また、配線基板10に実装された電子部品21,22は、それぞれの電極端子が金属ワイヤW1,W2を介してそれぞれ対応するパッド部12Pに接続(ワイヤボンディング)されている。また、金属ポスト24の上面には、本発明を特徴付ける金属ワイヤW3,W4が設けられている。各金属ワイヤW3,W4は、後述するように樹脂封止の際に用いられる金型よりも軟らかい材料から形成されている。本実施形態では、2本のワイヤW3,W4は、特に図1(b)に明示されるように断面的に見てアーチ状に、かつ、平面的に見て十字状に交差するようにボンディングされている。
また、金属製シールドケース30はグランド(GND)として機能し、封止樹脂層25の表面から露出している金属ワイヤW3,W4上に付着させた導電性接続材料26と、金属ワイヤW3,W4が露出している部分以外の所要の箇所に付着させた絶縁性の接着剤27とを介して、封止樹脂層25上に装着されている。つまり、導電性接続材料26を介して金属製シールドケース30と金属ポスト24との電気的な接続が確保され、接着剤27を介して金属製シールドケース30と封止樹脂層25とが機械的に接合され、モジュール製品50全体としての強度が確保されている。
本実施形態に係る電子部品装置(モジュール製品)50を構成する各部材の材料等については、以下に記述する製造方法の各工程に関連付けて適宜説明する。
以下、本実施形態に係る電子部品装置50を製造する方法について、その製造工程を順に示す図1〜図4を参照しながら説明する。
先ず最初の工程では(図1(a)参照)、所要の配線基板10を準備し、そのチップ実装面側に所要の数のチップ部品21,22(CPUやDSP等の能動素子、キャパシタ素子、抵抗素子、インダクタンス素子等の受動素子など)と共に、外部接続端子として供される立方体形状の金属ポスト24を実装する。
配線基板10を構成する樹脂基板11の形態としては、図示のように少なくとも最表層に配線層12,13が形成された基板であって、各配線層12,13が基板内部を通して電気的に接続されている形態のものであれば十分である。樹脂基板11の内部には配線層が形成されていてもよいし、形成されていなくてもよい。本発明を特徴付ける部分ではないので詳細な図示を省略しているが、樹脂基板11の内部に配線層が形成されている形態の場合には、基板内部で絶縁層を介在させて形成された各配線層及び各配線層間を相互に接続するビアホール(に充填された導体)を介して最表層の配線層12,13が相互に電気的に接続されている。この形態の基板としては、例えば、ビルドアップ法により形成され得る多層配線基板がある。これは、ガラス−エポキシ基板等のコア基板を中心としてその両面に、導体パターン(典型的に銅(Cu)の配線層)の形成、絶縁層(例えば、エポキシ系の樹脂)の形成、絶縁層におけるビアホールの形成を順次繰り返して多層配線構造とし、最終的に最表層の配線層12,13をソルダレジスト層(例えば、エポキシ系の樹脂)14,15で被覆し、その所要の箇所を開口して導体パターンの一部(パッド部12P,13P)を露出させるものである。一方、樹脂基板11の内部に配線層が形成されていない形態の場合、この樹脂基板11の所要の箇所に適宜形成されたスルーホールを介して最表層の配線層12,13が相互に電気的に接続されている。
また、配線基板10の両面から露出する各パッド部12P(Cu),13P(Cu)には、金属ワイヤやはんだ、はんだボール等の外部接続端子が接合されるので、その表面にニッケル(Ni)めっき及び金(Au)めっきをこの順に施しておくのが望ましい。これは、金属ワイヤ等を接合したときのコンタクト性を良くするため(Au層)と、このAu層とパッド部(Cu)との密着性を高め、CuがAu層中へ拡散するのを防ぐため(Ni層)である。
また、金属ポスト24の実装に際しては、その対応するパッド部12P上に導電性材料23としてはんだを被着させておき、このはんだ23を溶融させて金属ポスト24を実装する。はんだ23には、例えば、共晶はんだや鉛フリーはんだ(Sn(錫)−Ag(銀)系、Sn−Cu系、Sn−Ag−Cu系など)が用いられる。
また、金属ポスト24の材料としては、例えば、銅(Cu)又はアルミニウム(Al)が用いられる。本実施形態では、当該デバイス(電子部品装置50)毎に2個の金属ポスト24が含まれている。すなわち、配線基板10は後の段階で各デバイスに対応させて四角形状に個片化(ダイシング)されるが、2個の金属ポスト24は、その個片化された基板上で対角線上に位置するように配置されている。また、金属ポスト24の高さは、基板上に実装されたチップ部品21,22の高さよりも高く選定されている。これにより、金属ポスト24は、外部接続端子としての機能に加え、最終的に金属製シールドケース30が装着されたときに各チップ部品21,22がこの金属製シールドケース30に接触しないよう支持する機能を有している。
次の工程では(図1(b)参照)、配線基板10に実装されたチップ部品21,22の電極端子をそれぞれ対応する基板上のパッド部12Pに金属ワイヤW1,W2で接続(ワイヤボンディング)し、さらに、金属ポスト24上にも金属ワイヤW3,W4でボンディングを施す。
各金属ワイヤW1〜W4には、当該技術分野で一般に用いられている金(Au)もしくはアルミニウム(Al)からなるワイヤが用いられる。ただし、金属ポスト24上にボンディングされる金属ワイヤW3,W4については、後述する樹脂封止の際に用いられる金型(金属)よりも軟らかい材料から形成されている必要がある。
金属ポスト24上でのワイヤボンディングは、図示のように2本のワイヤW3,W4をそれぞれ断面的に見てアーチ状に、かつ、平面的に見て十字状に(図示せず)交差するように行っている。図示の例では、金属ポスト24上に2本のワイヤW3,W4でボンディングを行っているが、1本のワイヤをアーチ状にボンディングしてもよい。
次の工程では(図2参照)、金型(上型41と下型42)を用いて樹脂封止(封止樹脂層25の形成)を行う。これは、例えば以下のようにして行うことができる。
先ず、上型41と下型42に分かれた封止金型を用意し、これを所定温度(175℃前後)に加熱する。次に、下型42上に樹脂封止対象物(基板10上に電子部品21,22及び金属ポスト24が実装され、金属ポスト24上に金属ワイヤW3,W4がボンディングされたもの)を装着し、更にこの上に封止樹脂として密着力の高いタブレット状の熱硬化性樹脂(例えば、エポキシ樹脂)を載せる。そして、この上に上型41を当接させて挟み込み、封止金型の熱とプレスによる圧力で熱硬化性樹脂を溶融して基板全面に広げ(3分程度)、金型内で保持しながら熱硬化性樹脂を硬化させる処理(キュア)を行う(4時間程度)。
これによって、上型41により金属ワイヤW3,W4が押しつぶされながら(つまり、金型を当該ワイヤに接触させながら)封止樹脂25が充填される。このように樹脂封止を行った後、封止樹脂層25が形成された配線基板10を金型41,42から取り外す。
これにより、金属ポスト24の上面にボンディングされた金属ワイヤW3,W4が封止樹脂層25の表面から露出した構造体(図3(a))が作製されたことになる。
次の工程では(図3(a)参照)、封止樹脂層25から露出した金属ワイヤW3,W4の表面に粗化処理を施す。これは、露出しているワイヤW3,W4の部分は面積的に非常に小さく微細であるため、最終的に金属製シールドケース30を装着する際に使用する導電性材料26が当該ワイヤ上に付着し難いことも想定され、かかる不都合を解消するために行うものである。例えば、レーザにより、金属ワイヤW3,W4の表面を軽く削ることで表面を荒らすことができる。これにより、露出しているワイヤW3,W4の面積が相対的に増えるので、導電性材料26が付着し易くなり、導電性材料26との電気的な接続を確実なものにすることができる。
次の工程では(図3(b)参照)、前の工程で得られた構造体(基板10上に電子部品21,22及び金属ポスト24が実装され、金属ポスト24の上面にボンディングされた金属ワイヤW3,W4が封止樹脂層25の表面から露出し、さらに金属ワイヤW3,W4の表面に粗化処理が施された構造体)を、ダイサー等により、各デバイス単位に切断して個片化する。
最後の工程では(図4参照)、前の工程で各デバイス単位に個片化(ダイシング)された構造体に対し、金属製シールドケース30を装着する。シールドケース30の材料としては、ステンレス鋼板(SUS304)が用いられる。これは、封止樹脂層25の表面から露出している金属ワイヤW3,W4上に導電性接続材料26を付着させ、かつ、金属ワイヤW3,W4が露出している部分以外の所要の箇所に接着剤27を付着させ、さらにその上に金属製シールドケース30を、封止樹脂層25の表面を覆うように配置して、導電性接続材料26及び接着剤27を溶融、硬化させることで、実施することができる。
導電性接続材料26及び接着剤27は、それぞれの塗布性や強度、温度/時間等の硬化条件などを考慮して適宜選定される。導電性接続材料26としては、例えば、Agペーストやはんだペースト等が用いられる。また、接着剤27としては、例えば、熱硬化型接着剤や紫外線(UV)硬化型接着剤等を使用することができる。
これによって、金属製シールドケース30と金属ポスト24とが金属ワイヤW3,W4及びAgペースト26等を介して電気的に接続され、金属製シールドケース30と封止樹脂層25とが接着剤27を介して機械的に接合され、モジュール製品50全体としての強度が確保される。
以上説明したように、本実施形態に係るモジュール製品(電子部品装置)30の製造方法によれば、ワイヤボンディング技術を利用して金属ポスト24上に金属ワイヤW3,W4をアーチ状にボンディングしておき(図1(b))、樹脂封止の際に上型41により金属ワイヤW3,W4を押しつぶしながら(つまり、金型を当該ワイヤに接触させながら)封止樹脂25を充填しているので(図2)、押しつぶされた部分のワイヤW3,W4上には樹脂25が付着することはなく、金型41,42から外したときに(図3(a))、金属ポスト24の上面にボンディングされた金属ワイヤW3,W4の上面は封止樹脂層25の表面から確実に露出させることができる。
このように本実施形態に係る方法では、ワイヤボンディング技術により金属ポスト24上に設けたアーチ状の金属ワイヤW3,W4を有効に利用しているので、金属ポスト24の搭載高さの公差や封止樹脂層25の封止高さの公差に影響されることなく、金属製シールドケース30との接続面(ポスト24上に設けたワイヤW3,W4の上面)を容易に露出させることが可能となる。
また、金型41,42よりも軟らかい材料からなる金属ワイヤW3,W4が介在しているので、樹脂封止中に金型(上型41)が金属ワイヤW3,W4の上面に接触しても、金型(上型41)の表面に傷が付くのを防止することができる。
また、樹脂封止の際に従来使用していた高価なリリースフィルム60(図5)が不要となるので、コストの低減化に寄与することができる。また、従来のようにレーザを用いた処理(図6(b1))、平面研磨の処理(図6(b2))も不要となるため、金属ポスト24の搭載高さの公差等に基づいてレーザの条件を設定する必要もなく、その結果、そのレーザ照射の際の発熱がモジュール製品に何らかの影響を及ぼす可能性も排除することができ、さらに、工程の簡素化にも寄与することができる。
上述した実施形態では、金属ポスト24の上面に導体として金属ワイヤW3,W4を使用した場合を例にとって説明したが、本発明の要旨からも明らかなように、ポストの上面に配設すべき導体の形態が金属ワイヤに限定されないことはもちろんである。要は、金型を用いて樹脂封止を行ったときに金型の表面に傷を付けるおそれのない材料(金型よりも軟らかい材料)から構成された導体、あるいは、少なくともその表層部分のみが導電性材料からなり、全体として金型よりも軟らかい構造体であれば十分である。例えば、コア部分が樹脂からなり、その樹脂の周囲をはんだ等の導電性材料で覆った球状体(樹脂コアボール)を金属ポスト24の上面に配設してもよい。
また、上述した実施形態では、配線基板10として樹脂基板11を使用した場合を例にとって説明したが、使用する配線基板が樹脂基板に限定されないことはもちろんである。例えば、セラミックパッケージにおいて用いられているセラミック基板や、CSP(チップサイズパッケージ)において用いられているシリコン基板の形態であってもよい。
本発明の一実施形態に係るモジュール製品(電子部品装置)の製造方法を説明するための工程(その1)を示す断面図である。 図1の工程に続く工程(その2)を示す断面図である。 図2の工程に続く工程(その3)を示す断面図である。 図3の工程に続く工程(その4)を示す断面図である。 モジュール製品(電子部品装置)のプロセスにおいて封止樹脂層の表面に金属ポスト(上面)を露出させるための方法の一例を説明するための図である。 モジュール製品(電子部品装置)のプロセスにおいて封止樹脂層の表面に金属ポスト(上面)を露出させるための方法の他の例を説明するための図である。
符号の説明
10…配線基板、
21,22…ICチップ(電子部品)、
24…金属ポスト(導体ポスト)、
25…封止樹脂層、
26…導電性ペースト(導電性接続材料)、
27…接着剤(接着性材料)、
30…金属製シールドケース(シールド部材)、
41,42…金型、
50…モジュール製品(電子部品装置)、
W1,W2,W3,W4…金属ワイヤ。

Claims (5)

  1. 配線基板上に電子部品と共に導体ポストを実装する工程と、
    前記導体ポストの上面に、樹脂封止の際に用いる金型よりも軟らかい材料からなる導体を配設する工程と、
    前記金型を用いて、該金型を前記導体に接触させながら前記電子部品及び前記導体ポストを樹脂封止する工程とを含むことを特徴とする電子部品装置の製造方法。
  2. 前記導体は、前記導体ポストの上面に導電性ワイヤをアーチ状にボンディングすることによって配設されることを特徴とする請求項1に記載の電子部品装置の製造方法。
  3. 前記樹脂封止する工程後、封止樹脂層の表面から露出している前記導体上に導電性接続材料を付着させて、前記封止樹脂層の表面を覆うようにシールド部材を装着する工程を含むことを特徴とする請求項1に記載の電子部品装置の製造方法。
  4. 前記シールド部材を装着する工程において、前記導体上に前記導電性接続材料を付着させる際に、前記封止樹脂層上の前記導体が露出している部分以外の所要の箇所に接着性材料を付着させることを特徴とする請求項3に記載の電子部品装置の製造方法。
  5. 前記樹脂封止する工程後、前記シールド部材を装着する前に、前記封止樹脂層の表面から露出している前記導体の表面に粗化処理を施す工程を含むことを特徴とする請求項3に記載の電子部品装置の製造方法。
JP2008140078A 2008-05-28 2008-05-28 電子部品装置及びその製造方法 Expired - Fee Related JP5248918B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008140078A JP5248918B2 (ja) 2008-05-28 2008-05-28 電子部品装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008140078A JP5248918B2 (ja) 2008-05-28 2008-05-28 電子部品装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2009289926A true JP2009289926A (ja) 2009-12-10
JP2009289926A5 JP2009289926A5 (ja) 2011-06-02
JP5248918B2 JP5248918B2 (ja) 2013-07-31

Family

ID=41458869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008140078A Expired - Fee Related JP5248918B2 (ja) 2008-05-28 2008-05-28 電子部品装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP5248918B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064970A (ko) 2014-11-28 2016-06-08 토와 가부시기가이샤 전자 부품, 그 제조 방법 및 제조 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10546819B2 (en) 2016-09-15 2020-01-28 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254654A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003174124A (ja) * 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003258011A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254654A (ja) * 1994-03-15 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2002170906A (ja) * 2000-12-04 2002-06-14 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
JP2003174124A (ja) * 2001-12-04 2003-06-20 Sainekkusu:Kk 半導体装置の外部電極形成方法
JP2003249607A (ja) * 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2003258011A (ja) * 2002-03-07 2003-09-12 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160064970A (ko) 2014-11-28 2016-06-08 토와 가부시기가이샤 전자 부품, 그 제조 방법 및 제조 장치

Also Published As

Publication number Publication date
JP5248918B2 (ja) 2013-07-31

Similar Documents

Publication Publication Date Title
KR100347706B1 (ko) 이식성 도전패턴을 포함하는 반도체 패키지 및 그 제조방법
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
KR100522223B1 (ko) 반도체장치및그제조방법
JP3032964B2 (ja) ボールグリッドアレイ半導体のパッケージ及び製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
JP3238004B2 (ja) 半導体装置の製造方法
US20100244234A1 (en) Semiconductor device and method of manufacturing same
KR19980069147A (ko) 반도체 패키지의 구조 및 제조방법
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
JP3942299B2 (ja) チップスケールパッケージの製造方法
US8193643B2 (en) Semiconductor device and method for fabricating the same
JP3478139B2 (ja) リードフレームの製造方法
JP5248918B2 (ja) 電子部品装置及びその製造方法
CN111199924A (zh) 半导体封装结构及其制作方法
US20100289129A1 (en) Copper plate bonding for high performance semiconductor packaging
JP2001127228A (ja) ターミナルランドフレーム及びその製造方法、並びに樹脂封止型半導体装置及びその製造方法
KR100239387B1 (ko) 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JP2002270725A (ja) 半導体装置およびその製造方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
CN217590771U (zh) 芯片封装结构
JP2004015015A (ja) 半導体装置及びその製造方法
KR20100104112A (ko) 반도체 패키지용 회로기판, 그의 제조 방법 및 이를 적용한반도체 패키지
JP3457547B2 (ja) 半導体装置およびその製造方法ならびにフィルムキャリア

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110415

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130411

R150 Certificate of patent or registration of utility model

Ref document number: 5248918

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees