KR100293177B1 - 연성볼그리드어레이기판및그제조방법 - Google Patents

연성볼그리드어레이기판및그제조방법 Download PDF

Info

Publication number
KR100293177B1
KR100293177B1 KR1019980056829A KR19980056829A KR100293177B1 KR 100293177 B1 KR100293177 B1 KR 100293177B1 KR 1019980056829 A KR1019980056829 A KR 1019980056829A KR 19980056829 A KR19980056829 A KR 19980056829A KR 100293177 B1 KR100293177 B1 KR 100293177B1
Authority
KR
South Korea
Prior art keywords
circuit pattern
base substrate
substrate
photoresist
copper foil
Prior art date
Application number
KR1019980056829A
Other languages
English (en)
Other versions
KR20000041060A (ko
Inventor
최재민
선병국
정영희
Original Assignee
이형도
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기주식회사 filed Critical 이형도
Priority to KR1019980056829A priority Critical patent/KR100293177B1/ko
Publication of KR20000041060A publication Critical patent/KR20000041060A/ko
Application granted granted Critical
Publication of KR100293177B1 publication Critical patent/KR100293177B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 연성 BGA기판은 폴리이미드 테이프와 같은 연성 재질의 베이스기판 위에 회로패턴을 형성하고 반도체칩을 실장하며 그 후면에 솔더볼을 회로패턴과 접속시켜 외부와 연결한다. 연성 BGA기판은 회로패턴을 형성하기 위한 포토레지스트 공정시 액상 포토레지스트로 얇은 패턴을 형성할 수 있기 때문에, 베이스기판 위에 미세회로패턴의 형성이 가능하게 된다.

Description

연성 볼그리드어레이 기판 및 그 제조방법{A FLEX BALL GRID ARRAY SUBSTRATE AND A METHOD OF FABRICATING THEREOF}
본 발명은 BGA기판에 관한 것으로, 특히 연성재질의 폴리이미드 테이프와 같은 연성 재질의 베이스기판위에 미세회로패턴을 형성할 수 있는 연성 BGA기판 및 그 제조방법에 관한 것이다.
근래, 고밀도 및 고집적회로(IC) 칩이 고속화, 고기능화됨에 따라 칩이 실장되는 패키지용 기판도 이에 대응하여 고속화, 고기능화되어야만 한다. 상기 패키지용 기판으로는, BGA(Ball Grad Array) 기판이 가장 많이 사용되는데, 이러한 기판을 제조하기 위해서는 반도체 자체의 기술뿐만 아니라 고정도, 고밀도의 기판을 제조방법이 필요하게 된다. 특히, 기판에는 배선이 형성될 뿐만 아니라 반도체칩이 실장되기 때문에, 칩의 패키징시 필요한 각종 특성이 만족되어야만 한다.
도 1에 종래의 플라스틱 BGA 기판이 도시되어 있다. BGA기판은 일정한 패턴(2)과 반도체칩(6)을 실장하기 위한 다이패드(4)를 갖는 회로기판(8)에 은에폭시 등의 접착제(5)를 사용하여 반도체칩(6)을 기판(8)에 실장한다. 반도체칩(6)이 실장되는 면의 반대쪽 기판면에는 솔더볼을 장착하기 위한 솔더볼패드(7)가 형성되어 있는데, 이 솔더볼패드(7)와 패턴(2) 중에서 와이어본딩이 이루어지는 본딩부분(16)을 제외한 기판의 전표면에 솔더레지스트(9)를 도포한다. 솔더레지스트(9)는 솔더볼패드(7)와 기판(8) 간의 결합력을 높이고 솔더볼(10)을 패드(7)에 위치시킬 때 솔더볼(10)을 지지하는 역할을 한다.
반도체칩(6)에 형성되어 있는 본딩패드(12)와 본딩부분(16)은 와이어(14)에 의해 전기적으로 연결되어 있으므로 반도체칩(6)은 패턴(2)을 통해 최종적으로 솔더볼(10)과 전기적으로 연결된다. 와이어 본딩이 끝나면 전이몰딩(transfer molding)공정 등을 사용하여 반도체칩(6)이 실장되어 있는 기판 상부에몰딩성분(molding compound)을 올려서 패키지몸체(18)를 형성한다. 여기서는 패키지몸체(18)와 기판(8) 사이의 밀봉력을 향상시켜서 습기 등이 패키지 내부로 침투하는 것을 방지하기 위해서 몸체(18)가 기판(8)의 모서리 부분을 벗어나도록 형성되는 소위 오버몰딩(over molding)구조를 사용하고 있다. 몸체(18)를 형성하고 나면 기판(8)의 밑면에 있는 솔더볼패드(7)에 솔더볼(10)을 올려놓고 리플로우솔더링(reflow soldering)공정에 의해 솔더볼(10)을 패드(7)에 부착한다. 솔더볼(10)과 반도체칩(6) 사이의 전기적인 연결은 상기에서 설명한 바와 같이 기판(8)에 형성되어 있는 비어홀(via hole;19)을 지나는 패턴(2)에 의해 달성된다. 도 2는 도1의 평면도이다.
그러나, 상기한 바와 같은 BGA기판에서는 패턴형성 등의 제조공정이 매우 복잡하며, 베이스기판으로 수지졀연층과 같은 고가의 재질을 사용하기 때문에 제조비용이 증가하는 문제가 있었다. 또한, 수지절연층의 두께가 일정 두께 이상으로 되어 있기 때문에 제품을 완성했을 때 박형의 패키지를 만들기가 대단히 어려웠다. 더욱이, 회로패턴을 형성하는 경우 레지스트로서 드라이필름(dry film)을 사용하는데, 이런 드라이필름은 약 30∼40μm의 두께를 갖기 때문에 패턴을 형성하기 위해 현상할 때, 현상액이 상기 드라이필름의 측면으로 침투하여 언더컷(under cut)이 발생하게 되어 미세회로패턴을 형성하는 것이 불가능하게 되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 두께가 얇은 폴리이미드 테이프로 이루어진 연성 재질의 베이스기판에 액상 포토레지스트를 이용하여 회로를 형성함으로써 미세회로패턴의 형성이 가능한 연성 BGA기판을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 액상 포토레지스트를 도포하고 경화하여 미세회로를 형성함으로써 공정이 간단하고 제조설비를 간단하게 할 수 있는 연성 BGA기판 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 연성 BGA기판은 연성 재질로 이루어지며 그 일부가 제거되어 볼패드홀이 형성된 베이스기판과, 상기 베이스기판의 제1면에 형성된 적어도 한층의 회로패턴과, 상기 회로패턴위에 형성되어 반도체칩의 부착시 접착제가 반도체칩 실장영역 외부로 새는 것을 방지하는 솔더레지스트와, 상기 베이스기판 제2면의 볼패드홀에 위치하여 상기 회로패턴과 전기적으로 접속되는 솔더볼과, 접착제에 의해 상기 회로가 형성된 베이스기판의 제1면에 부착되는 반도체칩으로 구성된다. 회로패턴은 동박 및 Ni/Au층으로 구성되어 와이어가 반도체칩의 본딩패드와 Au층을 전기적으로 연결한다. 상기 회로패턴과 반도체칩이 실장된 기판은 몰딩되어 외부의 습기 등이 침투하는 것을 방지한다.
또한, 본 발명에 따른 연성 BGA기판 제조방법은 연성 재질의 베이스기판에 스프로킷홀 및 비어홀을 형성하고 동박을 부착하는 단계와, 상기 베이스기판의 일부를 제거하여 볼패드홀을 형성하는 단계와, 상기 동박을 에칭하여 회로패턴을 형성하는 단계와, 상기 베이스기판의 볼패드홀에 솔더볼을 삽입하여 상기 회로패턴과 솔더볼을 접속시키는 단계와, 반도체칩 실장영역에 제2접착제를 도포하여 반도체를 부착하는 단계로 구성된다.
상기 회로패턴을 형성하는 단계는 상기 동박 위에 액상 포토레지스트를 도포하는 단계와, 마스크로 상기 포토레지스트의 일부 영역을 블로킹한 상태에서 상기 포토레지스트에 광을 조사하는 경화하는 단계와, 상기 포토레지스트에 현상액을 작용하여 미경화된 포토레지스트를 제거하는 단계와, 에천트를 작용하여 포토레지스트가 제거된 영역의 동박을 에칭하는 단계로 구성된다.
도 1은 종래의 BGA기판의 구조를 나타내는 도면.
도 2는 도 1에 도시된 종래 BGA기판의 평면도.
도 3은 본 발명에 따른 연성 BGA기판의 구조를 나타내는 도면.
도 4는 본 발명에 따른 연성 BGA기판의 제조방법을 나타내는 도면.
*도면의 주요부분에 대한 부호의 설명*
106 : 반도체 107 : 회로패턴
108 : 연성 베이스기판 110 : 솔더볼
112 : 본딩패드 114 : 와이어
118 : 몰딩 127 : 접착층
129 : 솔더레지스트 131 : Ni층
132 : Au층 133 : 볼패드홀
이하, 첨부한 도면을 참조하여 본 발명의 연성 BGA기판에 대하여 상세히 설명한다.
도 3은 본 발명의 연성 BGA기판을 나타내는 도면이다. 도면에 나타낸 바와 같이, 폴리이미드 테이프와 같은 연성 재질의 배이스기판(108) 위에는 동박을 부착하기 위한 접착층(127)이 형성되어 있으며, 그 위에 동박이 에칭되어 회로패턴(107)이 형성되어 있다. 회로패턴(107) 위에는 다시 Ni와 Au로 이루어진 2중의 금속층(131,132)이 형성되어 있다. 상기 회로패턴(107) 아래의 폴리이미드 테이프(108)와 접착층(127)은 그 일부가 제거되어 홀을 형성하여, 상기 볼패드홀 내부로 솔더볼(110)이 삽입되어 회로패턴(107)과 전기적으로 접촉된다. 따라서, 상기 회로패턴(107)은 도 1에 도시된 종래 BGA기판의 패턴과 솔더볼 패드의 역할을 하게 된다.
반도체칩(106)은 접착제(128)에 의해 기판(108)에 부착된다. 솔더레지스트(129)는 특정 위치의 회로패턴(107) 위에 형성되어 반도체칩(106) 부착용 접착제(128)가 도포될 때 상기 접착제(128)가 반도체칩(106)의 실장영역 외부로 흘러 나가는 것을 방지하는 댐(dam)의 역할을 한다. 반도체칩(106)의 본딩패드(112)는 와이어(114)에의해 회로패턴(107)의 Au층(132)과 접속되어 반도체칩(106)과 회로패턴(107)이 전기적으로 연결된다. 일반적으로 와이어(114)는 Au로 이루어져 있다. 따라서, 상기 Au층(132)과의 접속이 원활하게 이루어지며, 상기 Ni층(131)은 동박으로 이루어진 회로패턴(107)과 Au층(132) 사이의 계면특성을 향상시킨다.
상기 회로패턴(107)과 반도체칩(106)이 실장되는 영역 외부의 폴리이미드 테이프(108)에는 스프로킷홀(sprocket hole;111)이 형성되어 있다. 이 스프로킷홀(11)에는 연성 베이스기판의 가공시 연속공정을 위해 스크로킷휠(sprocket wheel)이 삽입되어 베이스기판이 상기 휠에 감기게 된다. 또한, 회로패턴(107)과 반도체칩(106)이 실장되는 영역은 몰딩층(molding layer;118)에 의해 보호되어 외부로부터 습기 등이 침투하는 것을 방지한다.
상기한 구조의 연성 BGA기판에서는 회로패턴형성을 위해 액상 포토레지스트를 사용하며, 이 포토레지스트(photo resist)는 약 4∼8μm의 두께로 도포되기 때문에 패턴형성을 위한 현상공정시 언더컷이 발생하지 않게 되며, 그 결과 미세회로패턴의 형성이 가능하게 된다. 또한, 이러한 액상 포토레지스트는 스크린프린팅(screen printing)방법에 의해 용이하게 도포되므로 제조비용이 절감되는 효과도 있을 뿐만 아니라 설비자체도 종래의 드라이필름 부착공정 및 현상공정에 비해 간단하기 때문에 제조비용이 절감되는 장점이 있다.
이하, 도 4를 참조하여 본 발명에 따른 연성 BAG기판의 제조방법을 상세히 설명한다.
우선, 도 4(a)에 도시된 바와 같은 폴리이미드 테이프로 이루어진 베이스기판(108)을 가공하여 스프로킷홀(111) 및 비어홀(도면표시하지 않음)을 형성한 후, 도4(b)에 도시된 바와 같이 베이스기판(108)에 접착층(127)을 사이에 두고 동박(107a)을 부착한다. 도 4(a)에는 복수의 반도체칩 실장영역을 포함하는 전체적인 폴리이미드 테이프(108)가 도시되어 있지만, 설명의 편의를 위해 도 4(b)∼도 4(e)에는 상기 폴리이미드 테이프(108)의 전체 영역중 하나의 반도체칩 실장영역만을 도시하여 설명한다. 따라서, 도면에는 비어홀을 도시하지 않았으며, 도면부호 111은 모두 폴리이미드 테이프(108)의 길이방향을 따라 그 측면에 형성된 스프로킷홀을 나타낸다.
스프로킷홀(111)이나 비어홀은 금형가공, 펀칭가공 혹은 드릴을 이용한 가공 등과 같은 기계적인 방법, 레이저를 이용한 방법 또는 화학약품을 이용한 화학적 방법에 의해 형성될 수 있다. 이때, 기계적인 방법에 의해 스프로킷홀(111)이나 비어홀을 형성하는 경우에는 동박(107a)을 베이스기판(108)에 부착하기 전에 미리 가공하며, 레이저를 이용하여 형성하는 경우에는 동박(107a)을 부착한 후 동박(107a)과 베이스기판(108)을 한꺼번에 가공함으로써 홀을 형성한다.
이후, 도 4(c)에 도시된 바와 같이 베이스기판(108)과 접착층(127)의 일부를 제거하여 솔더볼이 장착되는 복수의 볼패드홀(ball pad hole;133)을 형성하고, 베이스기판(108) 위에 회로패턴을 형성하기 위해 상기 동박(107a) 위에 포토레지스트(135)를 약 4∼8μm의 두께로 도포한 후 자외선과 같은 광을 조사한다. 이때, 포토레지스트(135)는 양성(positive) 포토레지스트로서 자외선이 조사됨에 따라 조사된 영역의 포토레지스트가 경화된다. 따라서, 일정 회로패턴이 형성된 마스크(mask)로 상기 포토레지스트(135)를 블로킹(blocking)한 상태에서 자외선을조사하면, 자외선이 조사되지 않은 영역(135a)은 경화되지 않은 상태를 유지하고 자외선이 조사된 영역(135b)은 경화된 상태를 유지한다.
마스크는 주로 유리마스크(glass mask)를 사용한다. 포토레지스트(135)는 음성(negative) 포토레지스트를 사용할 수도 있다. 이 경우에는 상기 마스크의 투과영역과 차단영역을 바꾸어서 자외선이 조사된 영역을 미경화시키고 조사되지 않은 영역을 경화시킨다.
미경화영역(135a)와 경화영역(135b)이 형성된 상기 포토레지스트(135)에 현상액을 작용시키면, 상기 미경화영역(135a)의 포토레지스트만이 제거되고 경화영역(135b)의 포토레지스트는 그대로 남아 있게 된다. 이 상태에서 에천트(etchant)를 작용하면, 상기 미경화영역(135a) 아래의 동박(107a)이 에칭되어 결국 접착층(127) 위에는 회로패턴(107)만이 남게 된다. 도면에는 도시하지 않았지만 상기 동박(107a)을 에칭하기 전에, 그 반대면을 보호하기 위해 액상 포토레지스트를 도포하고 경화하여 에천트의 작용시 에천트가 상기 면에 침투하는 것을 방지한다.
이어서, 도 4(d)에 도시된 바와 같이 포토레지스트를 제거한 후 특정 위치의 회로패턴(107) 위에 솔더레지스트(129)를 형성한다. 이 솔더레지스트(129)는 도 3에 도시된 바와 같이, 반도체칩을 실장하기 위해 접착제를 도포할 때 접착제가 실장영역 외부로 새어나가는 것을 방지하는 댐역할을 한다. 이후, 도 4(e)에 도시된 바와 같이, 상기 회로패턴(107) 위에 Ni 및 Au을 도금하여 Ni/Au층(131,132)층을 형성하여 연성 BGA기판을 완성한다. 상기 Ni/Au층(131,132)은 표면처리를 하여 반도체칩과의 와이어본딩을 원활하게 하기 위한 것으로, 제품에 따라 다른 물질을 사용할 수도있다.
상기한 방법에 의해 완성된 연성 BGA기판에, 도 3에 도시된 바와 같이 솔더레지스트(129) 사이에 Ag에폭시와 같은 접착제(128)를 도포하여 반도체칩(106)을 부착하고 반도체칩(106)의 본딩패드(112)와 Au층(132)을 와이어(114)로 와이어본딩한 후 기판을 몰딩함으로써 반도체칩(106)을 실장한다.
상기한 바와 같이, 본 발명의 연성 BGA기판에서는 연성 재질의 폴리이미드 테이프에 약 4∼8μm 두께의 액상 포토레지스트를 이용하여 회로패턴을 형성하기 때문에, 포토레지스트의 패턴형성시 언더컷이 발생하지 않게 되어 결국 미세회로패턴의 형성이 가능하게 되며, 반도체칩과 외부 회로와의 접속은 솔더볼과 접속되는 회로패턴을 통해 이루어진다.
상기한 바와 같이, 본 발명의 연성 BGA기판에서는 베이스기판으로 연성 재질의 얇은 폴리이미드 테이프를 사용하기 때문에 전체적으로 매우 얇은 인쇄회로기판을 형성할 수 있게 된다. 또한, 베이스기판위에 회로패턴을 형성하기 위해 종래의 드라이필름 대신에 액상 포토레지스트틀 사용하기 때문에 미세회로패턴이 가능하게 된다.

Claims (16)

  1. 연성 재질로 이루어지며 그 일부가 제거되어 볼패드홀이 형성된 베이스기판:
    상기 베이스기판의 제1면에 형성된 적어도 한층의 회로패턴;
    상기 회로패턴위에 형성된 금속층;
    상기 베이스기판 제2면의 볼패드홀에 위치하여 상기 회로패턴과 전기적으로 접속되는 솔더볼; 및
    접착제에 의해 상기 회로가 형성된 베이스기판의 제1면에 부착되는 반도체칩으로 구성된 연성 BGA기판.
  2. 제1항에 있어서, 상기 금속층이 Ni/Au층으로 이루어진 것을 특징으로 하는 연성 BGA기판.
  3. 제1항에 있어서, 상기 베이스기판이 폴리이미드 테이프인 것을 특징으로 하는 연성 BGA기판.
  4. 제1항에 있어서, 상기 회로패턴위에 형성되어 접착제의 도포시 접착제가 반도체칩 실장영역 외부로 새는 것을 방지하는 솔더레지스트를 추가로 포함하는 것을 특징으로 하는 연성 BGA기판.
  5. 제1항에 있어서, 상기 반도체칩의 패드와 회로패턴을 전기적으로 연결하는 외이어를 추가로 포함하는 것을 특징으로 하는 연성 BGA기판.
  6. 제1항에 있어서, 상기 회로패턴과 반도체가 몰딩된 것을 특징으로 하는 연성 BGA기판.
  7. 연성 재질의 베이스기판에 스프로킷홀 및 비어홀을 형성하고 동박을 부착하는 단계;
    상기 베이스기판의 일부를 제거하여 볼패드홀을 형성하는 단계;
    상기 동박을 에칭하여 회로패턴을 형성하는 단계;
    상기 회로패턴위에 금속층을 형성하는 단계;
    상기 베이스기판의 볼패드홀에 솔더볼을 삽입하여 상기 회로패턴과 솔더볼을 접속시키는 단계; 및
    반도체칩 실장영역에 제2접착제를 도포하여 반도체를 부착하는 단계로 구성된 연성 BGA기판 제조방법.
  8. 제7항에 있어서, 상기 베이스기판에 스프로킷홀 및 비어홀을 형성하고 동박을 부착하는 단계는,
    기계적인 방법에 의해 상기 베이스기판에 스프로킷롤 및 비어홀을 형성하는 단계; 및
    상기 베이스기판에 접착제를 도포하여 동박을 부착하는 단계로 이루어진 것을 특징으로 하는 연성 BGA기판 제조방법.
  9. 제7항에 있어서, 상기 베이스기판에 스프로킷홀 및 비어홀을 형성하고 동박을 부착하는 단계는,
    상기 베이스기판에 접착제를 도포하여 동박을 부착하는 단계; 및
    레이저로 베이스기판을 가공하여 스프로킷홀 및 비어홀을 형성하는 단계로 이루어진 것을 특징으로 하는 연성 BGA기판 제조방법.
  10. 제7항에 있어서, 상기 회로패턴을 형성하는 단계는,
    상기 동박 위에 포토레지스트를 도포하는 단계;
    마스크로 상기 포토레지스트의 일부 영역을 블로킹한 상태에서 상기 포토레지스트에 광을 조사하는 경화하는 단계;
    상기 포토레지스트에 현상액을 작용하여 미경화된 포토레지스트를 제거하는 단계; 및
    에천트를 작용하여 포토레지스트가 제거된 영역의 동박을 에칭하는 단계로 이루어진 것을 특징으로 하는 연성 BGA기판 제조방법.
  11. 제10항에 있어서, 상기 동박을 에칭하기 전에 베이스기판의 반대면에 포토레지스트를 도포하고 경화하여 상기 에칭시 에천트가 침투하는 것을 방지하는 단계를 추가로 포함하는 것을 특징으로 하는 연성 BGA기판 제조방법.
  12. 제10항에 있어서, 상기 포토레지스트가 액상 포토레지스트인 것을 특징으로 하는 연성 BGA기판 제조방법.
  13. 제12항에 있어서, 상기 액상 포토레지스트가 4∼8μm의 두께로 도포되는 것을 특징으로 하는 연성 BGA기판 제조방법.
  14. 제10항에 있어서, 상기 금속층은 Ni/Au층으로 이루어진 것을 특징으로 하는 연성 BGA기판 제조방법.
  15. 제7항에 있어서, 상기 회로패턴위에 솔더레지스트를 도포하는 단계를 추가로 포함하는 것을 특징으로 하는 연성 BGA기판 제조방법.
  16. 제7항에 있어서,
    반도체칩의 본딩패드와 회로패턴을 와이어로 접속하는 단계; 및
    상기 회로패턴과 반도체칩을 몰딩하는 단계를 추가로 포함하는 것을 특징으로 하는 연성 BGA기판 제조방법.
KR1019980056829A 1998-12-21 1998-12-21 연성볼그리드어레이기판및그제조방법 KR100293177B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056829A KR100293177B1 (ko) 1998-12-21 1998-12-21 연성볼그리드어레이기판및그제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056829A KR100293177B1 (ko) 1998-12-21 1998-12-21 연성볼그리드어레이기판및그제조방법

Publications (2)

Publication Number Publication Date
KR20000041060A KR20000041060A (ko) 2000-07-15
KR100293177B1 true KR100293177B1 (ko) 2001-08-07

Family

ID=19564295

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056829A KR100293177B1 (ko) 1998-12-21 1998-12-21 연성볼그리드어레이기판및그제조방법

Country Status (1)

Country Link
KR (1) KR100293177B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388466B1 (ko) 2020-11-13 2022-04-20 금호건설 주식회사 전자석 체결장치를 이용한 분리막 인양장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396787B1 (ko) * 2001-11-13 2003-09-02 엘지전자 주식회사 반도체 패키지용 인쇄회로기판의 와이어 본딩패드 형성방법
TWI429043B (zh) 2010-04-26 2014-03-01 Advance Materials Corp 電路板結構、封裝結構與製作電路板的方法
KR20160140231A (ko) * 2015-05-29 2016-12-07 크루셜텍 (주) 지문센서 패키지 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102388466B1 (ko) 2020-11-13 2022-04-20 금호건설 주식회사 전자석 체결장치를 이용한 분리막 인양장치

Also Published As

Publication number Publication date
KR20000041060A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
US5599747A (en) Method of making circuitized substrate
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
JP3638771B2 (ja) 半導体装置
US6214525B1 (en) Printed circuit board with circuitized cavity and methods of producing same
US6239488B1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
EP0843357B1 (en) Method of manufacturing a grid array semiconductor package
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
KR20010023622A (ko) 반도체 장치 및 그 제조 방법
US5929522A (en) Semiconductor non-laminate package and method
US6518090B2 (en) Semiconductor device and manufacturing method thereof
US6735865B2 (en) Flexible circuit board and method of fabricating the same
KR19990083251A (ko) 얇은리세스부및두꺼운평면부를갖는반도체칩용패키지및그의제조방법
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
KR20020000012A (ko) 슬릿이 형성된 칩 스케일 패키지 제조 방법
KR100293177B1 (ko) 연성볼그리드어레이기판및그제조방법
US6110650A (en) Method of making a circuitized substrate
US7095115B2 (en) Circuit substrates, semiconductor packages, and ball grid arrays
KR100661296B1 (ko) 전자부품을 내장한 인쇄회로기판의 제조방법 및 지그 장치
JPH07212013A (ja) ボール・グリッド・アレイ及びボール・グリッド・アレイ用のプリント回路基板の製造方法
US20010012644A1 (en) Method for mounting a semiconductor chip on a substrate, and semiconductor device adapted for mounting on a substrate
KR20010061784A (ko) 칩 스캐일 패키지 및 그의 제조 방법
JP2002217248A (ja) パターン形成用転写版及びそれを用いた半導体装置用基板の製造方法
US20220015231A1 (en) Printed wiring board and method for manufacturing printed wiring board
JPH09205164A (ja) 半導体チップパッケージ及びその製造方法
JPH08307033A (ja) Ｉｃチップモジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee