KR100610273B1 - 플립칩 방법 - Google Patents

플립칩 방법 Download PDF

Info

Publication number
KR100610273B1
KR100610273B1 KR1020050032155A KR20050032155A KR100610273B1 KR 100610273 B1 KR100610273 B1 KR 100610273B1 KR 1020050032155 A KR1020050032155 A KR 1020050032155A KR 20050032155 A KR20050032155 A KR 20050032155A KR 100610273 B1 KR100610273 B1 KR 100610273B1
Authority
KR
South Korea
Prior art keywords
substrate
pad
solder
semiconductor chip
ink
Prior art date
Application number
KR1020050032155A
Other languages
English (en)
Inventor
김영재
김순영
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020050032155A priority Critical patent/KR100610273B1/ko
Priority to US11/340,657 priority patent/US20060246695A1/en
Priority to JP2006027785A priority patent/JP4263725B2/ja
Priority to CNA2006100031715A priority patent/CN1855405A/zh
Application granted granted Critical
Publication of KR100610273B1 publication Critical patent/KR100610273B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867—Applying pastes or inks, e.g. screen printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29344—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H01L2224/81211—Applying energy for connecting using a reflow oven with a graded temperature profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

금범프와 잉크젯 인쇄를 이용한 플립칩 방법이 개시된다. 반도체 칩에 금범프를 형성하는 단계와, 기판의 제1패드에 잉크젯 인쇄를 이용하여 솔더잉크를 프린팅하는 단계와, 금범프와 솔더잉크의 접촉을 위하여 상기 반도체 칩을 상기 기판에 실장하는 단계와, 기판을 리플로우하는 단계를 포함하는 플립칩 방법은, 공정비용과 공정시간을 줄일 수 있고 미세한 피치를 갖는 반도체 칩을 기판에 실장할 수 있으며, 솔더 리지스트를 형성할 필요가 없기 때문에 미세한 피치를 갖는 기판 패드를 구현할 수 있다.
금범프, 솔더잉크, 잉크젯 프린팅

Description

플립칩 방법{Flipchip Method}
도 1은 종래의 솔더범프를 이용한 플립칩 방법을 나타낸 단면도.
도 2는 종래의 솔더범프의 재배치를 이용한 플립칩 방법을 나타낸 개략도.
도 3은 종래의 금범프 및 접착제를 이용한 플립칩 방법을 나타낸 단면도.
도 4는 본 발명의 일실시예에 따른 플립칩 방법을 나타낸 흐름도.
도 5a는 금범프가 반도체 칩에 형성된 상태를 나타낸 단면도.
도 5b는 금범프가 반도체 칩에 형성된 상태를 나타낸 평면도.
도 6은 메탈마스크를 이용한 스크린 프린팅에 의해 일반부품이 실장되는 제2패드에 크림솔더를 도포한 상태를 나타낸 평면도.
도 7은 잉크젯 인쇄를 이용하여 솔더잉크를 기판의 제1패드에 인쇄한 상태를 나타내는 평면도.
도 8은 기판의 제1패드 상에 잉크젯 인쇄에 의해 형성된 솔더잉크를 나타낸 단면도.
도 9는 칩마운터를 이용하여 반도체 칩 및 일반부품을 기판에 실장하는 상태를 나타낸 개략도.
도 10은 솔더잉크가 용해되어 금범프와 기판의 제1패드가 결합된 상태를 나타낸 단면도.
*도면의 주요부분에 대한 부호의 설명*
31: 반도체 칩 33: 금범프 35: 솔더잉크
39: 제1패드 39': 제2패드
본 발명은 플립칩 방법에 관한 것으로, 더욱 상세하게는 잉크젯 인쇄에 의해 프린팅된 솔더잉크를 이용하여 반도체 칩에 형성된 금범프를 기판의 패드에 접합하는 플립칩 방법에 관한 것이다.
칩(die)을 기판(substrate)에 장착하거나 물리적으로 연결하는 것을 본딩(bonding)이라 하는데, 본딩은 다이본딩(die bonding), 와이어 본딩(wire bonding) 및 플립칩 본딩(flipchip bonding) 등이 있다. 여기서, 플립칩 본딩은 칩의 접속 패드에 돌기(bump)를 만들어 PCB 기판에 직접 접속하는 방식으로, 선접속 과정이 없고 경박 단소할 뿐만 아니라 집적도나 성능면에서 탁월하여 극소형화되고 있는 전자제품에 널리 각광받고 있는 기술이다.
오늘날 플립칩 방법은 인터넷 백본 스위칭 어플리케이션을 비롯한 다양한 어플리케이션에서 이용되고 있다. 플립칩 방법을 사용함으로써 스위칭 시스템의 전기전, 열적 성능을 향상시킬 수 있으며 순 배선 길이는 물론 기판과 시스템 전체의 소형화가 가능하게 된다. 오늘날 플립칩 방법은 사이즈와 중량 및 최소 배선 폭에 대한 요구에 따라 컴퓨터 및 모바일용 휴대전화기 등에 사용되고 있다.
종래의 플립칩 방법은, 도 1 내지 도 3에 도시한 바와 같이, 솔더범프를 이용한 방법, 솔더범프를 재배치하는 방법, 금범프 및 접착제를 이용한 방법 등이 있다.
도 1은 종래의 솔더범프(13)를 이용한 플립칩 방법을 나타낸 단면도로서, 솔더범프(13)를 기판패드(19)와 접촉시킨 상태에서 용융시켜 반도체 칩(11)과 기판패드(19)를 연결하는 방식이다. 기판(17) 상에 형성된 다수 개의 기판패드(19)에는 솔더범프(13)와의 접합을 위하여 크림솔더(15)가 도포되어 있다. 크림솔더(15)는 메탈마스크를 이용하여 스크린 인쇄에 의해 상기 기판패드(19)에 도포된다. 그리고, 기판패드(19) 사이에는 용융된 솔더범프(13)의 흐름으로 인한 기판패드간의 쇼트를 방지하기 위한 솔더 리지스트(21)가 형성되어 있다.
그러나, 최근 반도체 칩이 고집적화 및 소형화되면서 전기적으로 기판 패드와 연결되는 칩패드의 수가 증가할 뿐만 아니라 칩패드의 피치(간격)도 작아지고 있으며, 이에 따라 기판패드의 크기 및 피치도 미세화되고 있다. 따라서, 상기 기판패드(19)에 솔더크림을 인쇄하는 메탈마스크의 오픈영역 또한 미세화되는데, 이는 메탈마스크의 오픈영역을 통과하는 솔더크림의 빠짐성을 나쁘게 한다. 그리고 기판의 설계에 있어서도 솔더 리지스트(21)를 고려해야 하기 때문에 미세 피치를 갖는 기판패드의 설계에 제한이 발생한다.
이와 같은 문제점을 해결하기 위하여, 솔더범프(13)를 재배치한 종래의 플립칩 방법이 도 2에 도시되어 있다. 이와 같은 방법은 도 2에 도시된 반도체 칩(11)의 원래 칩 패드(25)로부터 다시 패턴(27)을 연결하여 패드를 재배치하고 그 위에 솔더범프(13)를 형성하는 방법이다. 그러나 이러한 방법은 패드의 재배치로 인해 공정시간 및 공정비용을 증가시키는 문제점을 유발한다.
도 3은 금범프(14) 및 접착제(11)를 이용한 종래의 플립칩 방법을 나타낸 단면도이다. 도 3에 도시된 바와 같이, 반도체 칩(11)에는 금범프(14, gold bump)가 기판패드(19)에 대응하여 형성되어 있다. 기판(17)의 일면에는 이방성 전도필름(Anisotopy Conductive Film, ACF) 또는 비전 도성 페이스트(Non Conductive Paste, NCP)와 같은 접착제(adhesive)가 도포되어 있다. 금범프(14)는 기판패드(19)와 열압착에 의해 결합된다.
이와 같이, 금범프 및 접착제를 이용한 종래의 플립칩 방법은 이방성 전도필름(ACF) 또는 비전도성 페이스트(NCP)와 같은 접착제의 가격이 고가일 뿐만 아니라 플립칩 본더를 이용한 열압착과 같은 본딩 방법을 이용하므로 공정시간이 길고 공정비용이 증가하는 문제점이 있다.
본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위하여 도출된 것으로,
본 발명의 목적은 공정비용과 공정시간을 줄일 수 있을 뿐만 아니라, 미세한 피치를 갖는 반도체 칩을 기판에 실장할 수 있는 플립칩 방법을 제공하는 것이다.
본 발명의 다른 목적은 기판의 설계에 있어서 솔더 리지스트를 형성할 필요가 없기 때문에 기판 패드간의 피치를 줄일 수 있는 플립칩 방법을 제공하는 것이다.
본 발명은 상기와 같은 목적을 달성하기 위하여 다음과 같은 실시예에 의해 구현된다.
본 발명의 일실시예에 따른 플립칩 방법은 반도체 칩에 금범프를 형성하는 단계와, 기판의 제1패드에 잉크젯 인쇄를 이용하여 솔더잉크를 프린팅하는 단계와, 금범프와 제1패드의 접촉을 위하여 반도체 칩을 기판에 실장하는 단계와, 기판을 리플로우하는 단계를 포함한다.
본 발명의 플립칩 방법은, 기판의 제2패드에 스크린 인쇄를 통하여 크림솔더를 프린팅하는 단계와, 제2패드에 일반부품을 실장하는 단계를 추가로 포함할 수도 있다. 또한, 본 발명의 일실시예에 따른 플립칩 방법은 기판을 언더필하는 단계를 추가로 포함할 수도 있다.
금범프는 도금에 의해 형성되며, 반도체 칩과 일반부품을 칩 마운터를 이용하여 기판에 실장함으로써 공정속도를 빠르게 하는 것이 바람직하다.
이하에서는 본 발명의 바람직한 일실시예에 대해서 첨부된 도면을 참조하여 설명하기로 한다.
도 4는 본 발명의 바람직한 일실시예에 따른 플립칩 방법을 나타내는 흐름도이다. 도 4에 도시된 바와 같이, 본 발명의 플립칩 방법은 반도체 칩에 금범프를 형성하는 단계(S11)와, 기판의 제2패드에 스크린 인쇄를 통하여 크림솔더를 프린팅하는 단계(S13)와, 기판의 제1패드에 잉크젯 인쇄를 이용하여 솔더잉크를 프린팅하는 단계(S15)와, 반도체 칩 및 일반부품을 실장하는 단계(S17)와, 리플로우 단계 (S19) 및 언더필하는 단계(21)를 포함한다.
도 5a 및 도 5b는 반도체 칩(31)에 금범프(33)를 형성하는 단계(S11)를 나타낸 단면도 및 평면도이다. 금(Au)은 연성 및 전기전도도가 우수할 뿐만 아니라 열적 신뢰성(thermal reliability) 및 외관신뢰성이 우수한 장점이 있다. 상기 금범프(33)는 상기 반도체 칩(31)상에 도금에 의해 형성된다. 그리고 상기 금범프(33)의 폭 및 높이 그리고 금범프(33)간의 피치는 기판의 패드(미도시)에 따라 달라질 수 있다. 상기 반도체 칩(31)이 기판에 실장되는 경우, 상기 금범프(33)는 제1패드에 인쇄된 솔더잉크에 의해 제1패드와 결합한다.
도 6은 메탈마스크(48)를 이용하여 기판(43)의 제2패드(39')에 크림솔더(37)를 도포하는 단계(S13)를 나타낸 평면도이다. 도 6에 도시된 바와 같이, 상기 기판(43) 상에는 미세한 피치를 갖고 반도체 칩이 실장되는 제1패드(39)와, 상기 제1패드(39)에 비해 상대적으로 큰 피치를 갖고 일반부품(저항, 캐패시터, 인덕터, OP 앰프 등)이 실장되는 제2패드(39')가 형성되어 있다. 상기 제2패드(39')는 상기 제1패드(39)에 비해 패드 자체의 크기 및 패드간의 피치(간격)가 커서 크림솔더의 빠짐성이 우수하기 때문에, 메탈마스크(48)를 이용하여 크림솔더(37)를 제2패드(39') 상에 용이하게 도포할 수 있다. 메탈마스크(48)에는 상기 제2패드(39')와 동일한 형상을 가지는 구멍(48a)이 다수 개 형성되어 있다. 상기 제2패드(39') 사이에는 솔더 리지스트(41, 도면에서 회색으로 표시)가 도포되어 있다.
도 7은 잉크젯 인쇄를 이용하여 상기 기판(43)의 제1패드(39)에 솔더잉크를 프린팅하는 단계(S15)를 나타낸 평면도이고, 도 8은 기판(43)의 제1패드(39)에 잉 크젯 인쇄에 의해 형성된 솔더잉크를 나타낸 단면도이다.
도 7에 도시된 바에 따르면, 반도체 칩(미도시)이 실장되는 제1패드(39)는 미세한 피치를 갖기 때문에 상기와 같이 크림솔더와 메탈마스크를 이용하는 스크린인쇄를 사용하는 것이 곤란하다. 따라서, 미세한 패턴의 인쇄가 가능할 뿐만 아니라 작업시간을 단축할 수 있는 잉크젯 프린터를 이용하여 상기 제1패드(39) 상에 솔더잉크(35, solder ink)를 프린팅한다. 도 8에 도시된 바와 같이, 상기 솔더잉크(35)의 두께는 상기 금범프(33)의 두께에 비해 얇게 프린팅한다. 상기 솔더잉크(35)의 두께는 상기 금범프(33)의 크기 및 피치 간격에 따라 달라질 수 있다.
상기 기판(43)의 제1패드(39) 부분에는 솔더 리지스트(41)가 도포되어 있지 않다. 이는 상기 제1패드(39)에 접합하는 상기 금범프(33)가 종래의 솔더범프와 같이 용융되어 다른 패드로 흘러 내리지 않기 때문이다. 그리고, 상기 솔더잉크(35)도 아주 얇게 프린팅되기 때문에 용융에 의해 다른 패드로 흘러내리지 않기 때문이다. 따라서, 본 발명의 일실시예에 따른 상기 제1패드(39)는 솔더 리지스트를 구비할 필요가 없기 때문에 패드간의 간격을 미세하게 구현할 수 있게 된다. 그리고 미세한 피치를 갖는 반도체 칩의 실장도 가능하게 된다.
상기 솔더잉크(35)는 메탈나노입자를 포함한 미세 액적의 잉크이다. 상기 솔더잉크(35)에 포함된 금속은 주석(Sn) 63중량% 및 납(Pb) 37중량%를 포함한다. 그리고 납의 전도성을 높이기 위해서 은(Ag)을 포함한, 주석(Sn) 62중량%, 납(Pb) 36중량% 및 은(Ag) 2중량%를 사용할 수도 있다. 또한, 인체에 유해한 납을 포함하지 않고, 주석(Sn), 은(Ag) 및 구리(Cu)를 포함한 Pb-free 솔더잉크(35)를 사용 할 수도 있다. 상기 솔더잉크(35)는 상기 리플로우 단계(S19)에서 용융되어 상기 금범프(33)와 상기 제1패드(39) 사이의 금속간 화합물(intermetallic compound, IMC)를 형성한다. 금속간 화합물은 매우 안정한 물질이므로 접합에 대한 신뢰성이 우수하다. 그리고 상기 솔더잉크(35)는 도 3에 도시된 종래의 접착제(NCP, ACF)와 같은 역할을 하기 때문에, 본 발명의 플립칩 방법은 고가의 접착제를 구비할 필요가 없어 공정비용을 절감할 수 있게 된다.
도 9는 본 발명의 일실시예에 따른 반도체 칩(31) 및 일반부품(45)을 칩 마운터(chip mounter, 47)를 이용하여 실장하는 단계(S17)를 나타내는 개략도이다.
도 9에 도시된 바와 같이, 상기 칩마운터(47)는 상기 제1패드(39)에 반도체칩(31)을 실장하고, 상기 제2패드(39')에 저항, 캐패시터, 인덕터, OP앰프 등과 같은 일반부품(45)을 실장한다. 상기 반도체 칩(31) 및 상기 일반부품(45)은 일반적인 칩 마운터(47)에 의해 고속으로 실장되며 플립칩 본더를 사용하는 공정이 없기 때문에, 본 발명의 플립칩 방법은 공정시간을 줄일 수 있게 된다.
상기 칩마운터(47)는 크림솔더(37) 또는 솔더잉크(35)가 형성된 기판의 패드에 반도체 칩 또는 일반부품을 고속으로 실장하는 장치이다. 상기 칩마운터(47)는 2125, 3216 및 TANTAL과 같은 소형 칩 뿐만 아니라, CONNECTOR류, SOP(Small Outline Package, Lead가 양쪽방향 밖으로 향하는 IC), SOJ(Small Outline Junction, Lead가 양쪽방향 안으로 향하는 IC), QFP(Quad Flat Package, Lead가 밖으로 향하는 네모꼴의 납작한 IC), PLCC( Plastic Leadless Carry Package, Lead가 안쪽으로 향하는 IC ), BGA(Ball Grid Arrgy, 격자형태로 팩키지의 바닥에 솔더볼이 붙어있는 리드가 없는 부품), CSP(Chip Size Package) 등과 같은 IC를 고속으로 실장할 수 있다.
도 10은 본 발명의 일실시예에 따른 리플로우 단계(S19)에 의해 상기 솔더잉크(35)가 용융하여 상기 금범프(33)와 상기 제1패드(39) 사이에 금속간 화합물(IMC)가 형성된 상태를 나타내는 단면도이다. 리플로우(reflow)는 반도체 칩(31) 및 일반부품(45)이 실장된 기판(43)을 일정한 온도에서 가열하여 크림솔더(37) 및 솔더잉크(35)를 용융시키는 과정을 말한다. 리플로우 온도는 사용하는 크림솔더(37) 및 솔더잉크(35)에 따라 달라지는데, 일반적으로 솔더가 녹는 200℃ 내외이다. 리플로우 시간도 기판의 크기, 칩의 개수 또는 종류에 따라 달라진다. 일반적으로 리플로우를 하는 경우에는, 크림솔더의 번짐 및 크랙의 발생을 방지하기 위해서 온도를 서서히 올려주고 서서히 내리는 것이 바람직하다.
상기 솔더잉크(35)에 의한 금속간의 화합물(IMC)을 통해 상기 금범프(33)와 상기 제1패드(39)가 접합되는데, 상기 솔더잉크(35)는 두께가 30㎛ 이하로 매우 얇기 때문에 용융에 의해서도 흘러내리지 않는다.
상기 언더필 단계(S21)는 반도체 칩(31) 또는 일반부품(45) 밑을 절연수지를 이용하여 완전히 메우는 단계이다. 언더필을 하면 낙하 충격이나 기판의 변위 충격과 같은 물리적인 충격에 대한 내충격성을 가질 수 있다. 그리고, 사용 온도의 변화에 따른 열충격, 먼지나 습기로 인한 전기적 마이그레이션(migration) 또는 납으로 인한 α-ray에서 오는 오동작을 예방할 수 있다. 언더필에 사용되는 수지는 물리적, 화학적으로 안정할 뿐만 아니라 고온에서 침투성이 빠른 수지가 바람직하다. 또한, syringe 내에 기포가 발생하지 않아야 한다. 언더필 장치로는 수지의 정량도포가 가능하고 수지를 빠르게 충진할 수 있는 장치가 바람직하다. 언더필 장치에 의해 수지를 충진한 후 경화장치에 의해 수지를 경화한다.
본 발명의 기술 사상이 상술한 실시예에 따라 구체적으로 기술되었으나, 상술한 실시예는 그 설명을 위한 것이지 그 제한을 위한 것이 아니며, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상기와 같은 구성에 의해 본 발명은 다음과 같은 효과를 갖는다.
본 발명은 공정비용과 공정시간을 줄일 수 있을 뿐만 아니라, 미세한 피치를 갖는 반도체 칩을 기판에 실장할 수 있는 효과를 도모할 수 있다.
또한, 본 발명은 기판의 설계에 있어서 솔더 리지스트를 형성할 필요가 없기 때문에 기판 패드간의 피치를 줄일 수 있는 효과를 가진다.

Claims (5)

  1. 반도체 칩에 금범프를 형성하는 단계와;
    기판의 제1패드에 잉크젯 인쇄를 이용하여 솔더잉크를 프린팅하는 단계와;
    상기 금범프와 상기 제1패드의 접촉을 위하여 상기 반도체 칩을 상기 기판에 실장하는 단계와;
    상기 기판을 리플로우하는 단계를 포함하는 플립칩 방법.
  2. 제 1 항에 있어서,
    상기 기판의 제2패드에 스크린 인쇄를 통하여 크림솔더를 프린팅하는 단계와;
    상기 크림솔더가 인쇄된 제2패드에 일반부품을 실장하는 단계를 추가로 포함하는 플립칩 방법.
  3. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    언더필(underfill)하는 단계를 추가로 포함하는 플립칩 방법.
  4. 제 1 항 또는 제 2 항 중 어느 하나의 항에 있어서,
    상기 금범프는 도금에 의해 형성되는 플립칩 방법.
  5. 제 2 항에 있어서,
    상기 반도체 칩과 상기 일반부품은 칩마운터에 의해 실장되는 플립칩 방법.
KR1020050032155A 2005-04-19 2005-04-19 플립칩 방법 KR100610273B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050032155A KR100610273B1 (ko) 2005-04-19 2005-04-19 플립칩 방법
US11/340,657 US20060246695A1 (en) 2005-04-19 2006-01-27 Flip chip method
JP2006027785A JP4263725B2 (ja) 2005-04-19 2006-02-03 プリップチップ方法
CNA2006100031715A CN1855405A (zh) 2005-04-19 2006-02-22 一种倒装芯片方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050032155A KR100610273B1 (ko) 2005-04-19 2005-04-19 플립칩 방법

Publications (1)

Publication Number Publication Date
KR100610273B1 true KR100610273B1 (ko) 2006-08-09

Family

ID=37185159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050032155A KR100610273B1 (ko) 2005-04-19 2005-04-19 플립칩 방법

Country Status (4)

Country Link
US (1) US20060246695A1 (ko)
JP (1) JP4263725B2 (ko)
KR (1) KR100610273B1 (ko)
CN (1) CN1855405A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952824A (zh) * 2015-05-07 2015-09-30 嘉兴斯达微电子有限公司 一种用激光阻焊的功率模块

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI455672B (zh) * 2007-07-06 2014-10-01 Murata Manufacturing Co A method for forming a hole for connecting a conductor for a layer, a method for manufacturing a resin substrate and a component-mounted substrate, and a method of manufacturing a resin substrate and a component
US20090127644A1 (en) * 2007-11-16 2009-05-21 Anton Petrus M. VAN ARENDONK Semiconductor device comprising an image sensor, apparatus comprising such a semiconductor device and method of manufacturing such a semiconductor device
US9609760B2 (en) * 2011-06-02 2017-03-28 Panasonic Intellectual Property Management Co., Ltd. Electronic component mounting method
CN102915933A (zh) * 2012-09-11 2013-02-06 厦门锐迅达电子有限公司 一种祼晶的表面贴装焊接工艺
DE102013107693B4 (de) * 2013-07-18 2021-05-06 Pictiva Displays International Limited Verfahren zum Ausbilden einer Leiterbahnstruktur auf einer Elektrodenfläche eines elektronischen Bauelementes
US10544040B2 (en) * 2017-05-05 2020-01-28 Dunan Microstaq, Inc. Method and structure for preventing solder flow into a MEMS pressure port during MEMS die attachment
CN110739228B (zh) * 2019-10-25 2021-03-26 扬州万方电子技术有限责任公司 一种快速贴装bga芯片的方法
CN113764286A (zh) * 2020-06-01 2021-12-07 天芯互联科技有限公司 芯片组装方法及组件

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172612A (ja) 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
JP2005068280A (ja) 2003-08-22 2005-03-17 Taiyo Ink Mfg Ltd インクジェット用光硬化性・熱硬化性組成物とそれを用いたプリント配線板

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605491B1 (en) * 2002-05-21 2003-08-12 Industrial Technology Research Institute Method for bonding IC chips to substrates with non-conductive adhesive
JP2005183904A (ja) * 2003-12-22 2005-07-07 Rohm & Haas Electronic Materials Llc 電子部品にはんだ領域を形成する方法及びはんだ領域を有する電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004172612A (ja) 2002-11-06 2004-06-17 Ricoh Co Ltd 微小径バンプを有する半導体素子、インクジェット方式によるバンプ形成およびそれに用いるインク組成物
JP2005068280A (ja) 2003-08-22 2005-03-17 Taiyo Ink Mfg Ltd インクジェット用光硬化性・熱硬化性組成物とそれを用いたプリント配線板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104952824A (zh) * 2015-05-07 2015-09-30 嘉兴斯达微电子有限公司 一种用激光阻焊的功率模块
CN104952824B (zh) * 2015-05-07 2018-10-12 嘉兴斯达半导体股份有限公司 一种用激光阻焊的功率模块

Also Published As

Publication number Publication date
JP2006303442A (ja) 2006-11-02
JP4263725B2 (ja) 2009-05-13
CN1855405A (zh) 2006-11-01
US20060246695A1 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
KR100610273B1 (ko) 플립칩 방법
US6583515B1 (en) Ball grid array package for enhanced stress tolerance
US8072770B2 (en) Semiconductor package with a mold material encapsulating a chip and a portion of a lead frame
JP5510795B2 (ja) 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板
JP4105409B2 (ja) マルチチップモジュールの製造方法
KR100442695B1 (ko) 열 방출판이 부착된 플립칩 패키지 제조 방법
US20090090543A1 (en) Circuit board, semiconductor device, and method of manufacturing semiconductor device
JP2005503014A (ja) コンプライアント電気端子を有する装置及びその製造方法
KR20010111635A (ko) 전자 기기
CN102468197A (zh) 半导体器件以及形成倒装芯片互连结构的方法
US20060043603A1 (en) Low temperature PB-free processing for semiconductor devices
US7554197B2 (en) High frequency IC package and method for fabricating the same
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
US20090127706A1 (en) Chip structure, substrate structure, chip package structure and process thereof
US7545028B2 (en) Solder ball assembly for a semiconductor device and method of fabricating same
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR20090098076A (ko) 플립 칩 패키지
US20070210426A1 (en) Gold-bumped interposer for vertically integrated semiconductor system
JP2007142187A (ja) 半導体装置
US11862544B2 (en) Electronic assembly
KR100331070B1 (ko) 칩싸이즈반도체패키지의 구조 및 그 제조 방법
JP2000151086A (ja) プリント回路ユニット及びその製造方法
KR20140030903A (ko) 반도체 패키지 제조방법
Tjandra et al. Au-Sn microsoldering on flexible circuit
KR100310037B1 (ko) 복수개의집적회로칩을연성인쇄회로기판상에실장히기위한방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110711

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120710

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee