JP3277830B2 - 電子部品の組立て方法 - Google Patents

電子部品の組立て方法

Info

Publication number
JP3277830B2
JP3277830B2 JP31735596A JP31735596A JP3277830B2 JP 3277830 B2 JP3277830 B2 JP 3277830B2 JP 31735596 A JP31735596 A JP 31735596A JP 31735596 A JP31735596 A JP 31735596A JP 3277830 B2 JP3277830 B2 JP 3277830B2
Authority
JP
Japan
Prior art keywords
gold
pad
copper
film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31735596A
Other languages
English (en)
Other versions
JPH10163357A (ja
Inventor
宏 土師
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP31735596A priority Critical patent/JP3277830B2/ja
Publication of JPH10163357A publication Critical patent/JPH10163357A/ja
Application granted granted Critical
Publication of JP3277830B2 publication Critical patent/JP3277830B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489—Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子部品の組立て
方法に関するものである。
【０００２】
【従来の技術】電子部品の組立て構造として、基板の表
面のパッド上に、基板とチップを接続するためのワイヤ
をボンディングするとともに、他のパッド上に突出電極
であるバンプを形成するものが知られている。このよう
な電子部品としては、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａ
ｒｒａｙ）パッケージがある。ワイヤとしては金ワイヤ
が多用されており、またバンプとしては半田バンプが多
用されている。
【０００３】図５は、従来の基板の断面図である。図
中、１はガラエポ基板などの基板であり、その上側と下
側の表面には回路パターンの銅パッド２，３が形成され
ている。また銅パッド２，３上にはニッケル膜４，５が
形成されており、ニッケル膜４，５上には金膜６，７が
形成されている。そして上面側の銅パッド２と下面側の
銅パッド３は内部配線８で接続されている。ニッケル膜
４，５や金膜６，７は、一般に、メッキ法により形成さ
れる。
【０００４】ニッケル膜４，５は、銅パッド２，３の素
材である銅が金膜６，７中へ拡散して表面に到達し、空
気に触れて銅の酸化膜を生じるのを防止するためのバリ
ヤとして形成されている。なお金膜６，７の表面に銅の
酸化膜が生じれば、金ワイヤのボンディングが不良にな
る。また金膜６，７は、金ワイヤやハンダバンプのボン
ディング性を向上させるために形成されている。なお、
ニッケル膜４，５は、特にバンプの素材であるハンダの
接着性が悪いものである。
【０００５】図６は、図５に示す従来の基板を用いた電
子部品の組立構造図である。一方の銅パッド２の金膜６
上に、基板１に搭載されたチップ（図外）と電気的に接
続するための金ワイヤ９をボンディングし、他方の銅パ
ッド３の金膜７上にハンダバンプ１０を形成して電子部
品を組立てる。
【０００６】
【発明が解決しようとする課題】しかしながら上記従来
方法は、基板１のパッド構造は、銅パッド２，３、ニッ
ケル膜４，５、金膜６，７の三層構造であったため、単
に製造工程が面倒であるだけでなく、次のような重大な
問題点があった。
【０００７】すなわち、図６に示すようにハンダバンプ
１０を金膜７上に形成すると、ハンダバンプ１０の形成
時の高温加熱のために金膜７の素材である金はハンダバ
ンプ１０の内部に溶け込んで金膜７は消滅し、その結
果、図６に示すようにハンダバンプ１０はニッケル膜５
に直接ボンディングされることとなる。ところが、上述
したようにハンダバンプ１０とニッケル膜５の接着性は
銅とハンダの密着性よりも悪いため、ハンダバンプ１０
はニッケル膜５から剥げ落ちしやすいという問題点があ
った。またこのような問題点を軽減するために、きわめ
て高価な金膜７をかなり厚く形成する必要があり、この
ため相当のコストアップとなるものであった。なお、従
来の金膜６，７の厚さは、１ミクロン程度である。
【０００８】ところで、ハンダバンプが形成されるパッ
ドのみを形成し、金ワイヤをボンディングしないタイプ
の基板には、上述した問題は生じない。何故ならば、ハ
ンダバンプのみを形成する場合は、銅パッド上にニッケ
ル膜を形成しないで金膜を直接形成した二層構造でもよ
いからである。すなわちこの場合、上述したように銅パ
ッドの素材である銅は金膜中に拡散し、外部の空気に触
れることにより、ハンダバンプの接着性を阻害する酸化
膜が生じるが、ハンダバンプを形成する際にはフラック
スが用いられるので、このフラックスにより酸化膜は還
元除去されてしまうからである。このように、上記問題
点は、基板の銅パッド上に金ワイヤをボンディングし、
他の銅パッド上にハンダバンプを形成して電子部品を組
立てる場合に特有の問題である。
【０００９】したがって本発明は、基板の銅パッド上
に、金ワイヤを良好にボンディングできるとともに、ハ
ンダバンプを良好に形成できる電子部品の組立て方法を
提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明は、基板の表面に
金ワイヤをボンディングするための銅パッドおよびハン
ダバンプを形成するための銅パッドを形成し、かつこれ
らの銅パッド上に金膜を形成し、銅パッドの素材である
銅が金膜の表面に拡散して空気に触れることにより生じ
た酸化膜をプラズマエッチングにより除去した後、この
銅パッドの金膜上に金ワイヤをボンディングし、ハンダ
バンプが形成される銅パッドにハンダバンプを形成す
る。
【００１１】また、前記プラズマエッチングによる前記
酸化膜の除去を金ワイヤがボンディングされる銅パッド
についてのみ行い、ハンダバンプを形成するための銅パ
ッドについては行わない。
【００１２】
【発明の実施の形態】上記構成の本発明によれば、銅パ
ッド上のニッケル膜を不要にし、かつ金膜を従来方法よ
りもきわめて薄くして、金ワイヤをボンディングすると
ともに、他の銅パッドにハンダバンプを形成することが
できる。
【００１３】以下、本発明の一実施の形態を図面を参照
して説明する。図１は、本発明の一実施の形態の電子部
品の組立構造図、図２は同基板の断面図、図３は同基板
のプラズマエッチング中の断面図、図４は同電子部品の
組立構造図である。
【００１４】まず、電子部品Ａの構造について説明す
る。電子部品ＡはＢＧＡタイプのパッケージである。図
１において、１１は基板であり、基板１１の上面にはチ
ップ１２が搭載されている。チップ１２の表面のパッド
１３と基板１１の上面の第１のパッド１４は金ワイヤ１
５で接続されている。１５’は、パッド１３にボンディ
ングされる金ワイヤ１５の先端の金ボールである。
【００１５】基板１１の下面には第２のパッド１６が形
成されている。第２のパッド１６上にハンダバンプ１７
が形成されている。第１のパッド１４と第２のパッド１
６は内部配線１８で接続されている。基板１１の上面に
はチップ１２やワイヤ１５を封止するための樹脂モール
ド１９が形成されている。３１はチップ１２をボンディ
ングするためのボンドである。
【００１６】次に、図２および図３を参照して、図１に
示す電子部品の組立て方法を説明する。図２は、基板１
１の断面を示している。第１のパッド１４は、銅パッド
２１上に金膜２２を薄くコーティングして形成されてい
る。また第２のパッド１６も、銅パッド２３に金膜２４
を薄くコーティングして形成されている。金膜２２，２
４は、同一工程メッキ法により同時に形成されている。
第１のパッド１４の銅パッド２１上の金膜２２は、金ワ
イヤ１５のボンディング力を確保するために形成されて
いる。次に基板１１の上面にボンド３１を介してチップ
１２を搭載し、基板１１を加熱してボンド３１を硬化さ
せてチップ１２を基板１１上にボンディングする。
【００１７】図２に示す銅パッド２１，２３の素材であ
る銅は、ボンド３１を硬化させるときなどの加熱によっ
て徐々に金膜２２，２４中に拡散し、金膜２２，２４の
表面にあらわれて、図３に示すように酸化膜２５，２６
が生じる。上述したように、第１のパッド１４側の酸化
膜２５は金ワイヤ１５のボンディング性を阻害する。一
方、第２のパッド１６側の酸化膜２６は、後工程で塗布
されるフラックスで還元されて除去されるので、ハンダ
バンプ１７の接着性に実質的に悪影響を与えない。
【００１８】そこで、図３に示すように、第１のパッド
１４側の酸化膜２５は、プラズマエッチングを行って除
去する。破線矢印は、酸化膜２５に衝突せられるプラズ
マ分子やプラズマイオンを示している。プラズマエッチ
ングは、例えば特開平４−３１１０４４号公報に示され
るようなプラズマクリーニング装置を用いて行われる。
なお第２のパッド１６側の酸化膜２６は、上述した理由
により除去する必要はないが、この酸化膜２６も酸化膜
２５と同様にプラズマエッチングによって除去してもよ
い。
【００１９】このようにして第１のパッド１４側の酸化
膜２５を除去したならば、図４に示すようにワイヤボン
ディングにより金ワイヤ１５を金膜２２上にボンディン
グする。その後、チップ１２、ワイヤ１５、第１のパッ
ド１４を覆う樹脂モールド１９を形成する。次にパッド
１６側の金膜２６上にフラックスを介してハンダボール
を搭載し、このハンダボールをリフローして溶融・固化
させてハンダバンプ１７を形成する。なおこの金膜２４
は、図４に示すようにハンダバンプ１７の形成時にハン
ダバンプ１７中に拡散して消滅する。またハンダバンプ
１７の形成時には、フラックスが用いられるので、酸化
膜２６はフラックスに還元除去されて消滅する。
【００２０】実験結果によれば、金膜２２，２４の厚さ
を０．０３〜０．０５ミクロン程度に薄くしても、金ワ
イヤ１５やハンダバンプ１７の十分なボンディング力を
得ることができた。因みに、図５および図６に示す従来
例では、上述したように金膜６，７の厚さは１ミクロン
程度であり、本方法によれば、高価の金の使用量を大巾
に削減できる。なお上記実施の形態では、金ワイヤ１５
をボンディングする第１のパッド１４とハンダバンプ１
７を形成する第２のパッド１６は、基板１１の上面と下
面に形成されているが、第１のパッド１４と第２のパッ
ド１６は基板１１の同じ上面または下面に形成してもよ
いものである。
【００２１】
【発明の効果】本発明によれば、銅パッド上のニッケル
膜を不要にし、かつ金膜を従来方法よりもきわめて薄く
して、金ワイヤの先端部の金ボールをボンディングする
とともに、ハンダバンプを形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の電子部品の組立構造図
【図２】本発明の一実施の形態の基板の断面図
【図３】本発明の一実施の形態の基板のプラズマエッチ
ング中の断面図
【図４】本発明の一実施の形態の電子部品の組立構造図
【図５】従来の基板の断面図
【図６】従来の電子部品の組立構造図
【符号の説明】
１１ 基板 １２ チップ １４ 第１のパッド １５ ワイヤ １６ 第２のパッド １７ ハンダバンプ ２１，２３ 銅パッド ２２，２４ 金膜 ２５，２６ 酸化膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】基板の表面に金ワイヤをボンディングする
    ための銅パッドおよびハンダバンプを形成するための銅
    パッドを形成し、かつこれらの銅パッド上に金膜を形成
    し、銅パッドの素材である銅が金膜の表面に拡散して空
    気に触れることにより生じた酸化膜をプラズマエッチン
    グにより除去した後、この銅パッドの金膜上に金ワイヤ
    をボンディングし、ハンダバンプが形成される銅パッド
    にハンダバンプを形成することを特徴とする電子部品の
    組立て方法。
  2. 【請求項２】前記プラズマエッチングによる前記酸化膜
    の除去を金ワイヤがボンディングされる銅パッドについ
    てのみ行い、ハンダバンプを形成するための銅パッドに
    ついては行わないことを特徴とする請求項１記載の電子
    部品の組立て方法。
JP31735596A 1996-11-28 1996-11-28 電子部品の組立て方法 Expired - Fee Related JP3277830B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31735596A JP3277830B2 (ja) 1996-11-28 1996-11-28 電子部品の組立て方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31735596A JP3277830B2 (ja) 1996-11-28 1996-11-28 電子部品の組立て方法

Publications (2)

Publication Number Publication Date
JPH10163357A JPH10163357A (ja) 1998-06-19
JP3277830B2 true JP3277830B2 (ja) 2002-04-22

Family

ID=18087315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31735596A Expired - Fee Related JP3277830B2 (ja) 1996-11-28 1996-11-28 電子部品の組立て方法

Country Status (1)

Country Link
JP (1) JP3277830B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1915040A3 (en) 2001-09-28 2008-04-30 Ibiden Co., Ltd. Printed wiring board and printed wiring board manufacturing method

Also Published As

Publication number Publication date
JPH10163357A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
JP3503133B2 (ja) 電子デバイス集合体と電子デバイスの接続方法
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JP2825083B2 (ja) 半導体素子の実装構造
KR100272399B1 (ko) 전자부품의 제조방법 및 이에 의해 제조된 전자부품
JP3414017B2 (ja) 半導体装置
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
JP3383811B2 (ja) 半導体チップモジュール及びその製造方法
JP3451987B2 (ja) 機能素子及び機能素子搭載用基板並びにそれらの接続方法
JP2586344B2 (ja) キャリアフィルム
JP2000277649A (ja) 半導体装置及びその製造方法
JP3269390B2 (ja) 半導体装置
JPH10275826A (ja) 半導体装置およびその製造方法
JP3116926B2 (ja) パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP3279470B2 (ja) 半導体装置およびその製造方法
JP3277830B2 (ja) 電子部品の組立て方法
JP4440494B2 (ja) 半導体装置の製造方法
JP3529507B2 (ja) 半導体装置
JP2002324873A (ja) 半導体装置及びその製造方法
JPH10163241A (ja) 電子部品の製造方法
JP3454097B2 (ja) 電子部品および電子部品の製造方法
JPH0992654A (ja) 半導体装置の電極構造体及びその形成方法並びに半導体装置の実装体及び半導体装置
JP3382516B2 (ja) 半導体パッケージ
JP2001185642A (ja) 半導体実装用パッケージ基板
JP2003179094A (ja) 電子部品の製造方法および電子部品
JP3449097B2 (ja) 半導体装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080215

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090215

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20100215

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100215

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20110215

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120215

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20130215

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20130215

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20140215

LAPS Cancellation because of no payment of annual fees