JP3725300B2 - Ａｃｆ接合構造 - Google Patents

Ａｃｆ接合構造 Download PDF

Info

Publication number
JP3725300B2
JP3725300B2 JP16982697A JP16982697A JP3725300B2 JP 3725300 B2 JP3725300 B2 JP 3725300B2 JP 16982697 A JP16982697 A JP 16982697A JP 16982697 A JP16982697 A JP 16982697A JP 3725300 B2 JP3725300 B2 JP 3725300B2
Authority
JP
Japan
Prior art keywords
acf
electrode
conductive particles
bonding
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16982697A
Other languages
English (en)
Other versions
JPH1116949A (ja
Inventor
太郎 浦
泰行 ▲高▼野
雅俊 竹田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP16982697A priority Critical patent/JP3725300B2/ja
Publication of JPH1116949A publication Critical patent/JPH1116949A/ja
Application granted granted Critical
Publication of JP3725300B2 publication Critical patent/JP3725300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、ガラスや樹脂等の基板に半導体パッケージや半導体チップなどの電子部品を異方導電性フィルムを用いて接合するＡＣＦ接合構造に関するものである。
【０００２】
【従来の技術】
異方導電性フィルム（以下、「ＡＣＦ」と記す）は、金属コートプラスチック粒子や金属粒子を熱硬化性樹脂等の樹脂に分散した接着フィルムであり、その異方導電性及び接着性を利用して、電子部品と基板の電気的接続に広く利用されている。以下、従来のＡＣＦ接合方式について説明する。
【０００３】
図３は従来のプリント配線基板に半導体部品をＡＣＦを用いて接合する前の状態を示す断面図であり、図４は同ＡＣＦの硬化メカニズム図である。
【０００４】
図３において、１は半導体部品、２はバンプ、３はパッド、４はプリント配線基板、５は電極、６はＡＣＦ、７は導電粒子である。
【０００５】
従来の半導体部品１をプリント配線基板４にＡＣＦ６を用いて接合する方法として、まずプリント配線基板４とＡＣＦ６を熱をかけながら仮圧着する。次にこの仮圧着したプリント配線基板４とＡＣＦ６に半導体部品１を熱を加えずに仮圧着する。最後に圧着用の治具を用いて熱をかけながら本圧着を行う。このとき、加熱・加圧によってＡＣＦ６中のエポキシ樹脂及び接着剤が溶融しながらバンプ２と電極５の間から流れ出し（図４（ａ），（ｂ），（ｃ））、分散されている導電粒子７がバンプ２と電極５の電極間に捕獲される（図４（ｄ））。
【０００６】
ここで、ＡＣＦ６における導電粒子７の充填量と導電率の関係からＡＣＦ６の導電粒子７充填量に対する導電率の依存性には異方性がある。すなわち、フィルム膜厚方向で高い導電性を示す一方、面内方向では導電粒子７が互いに孤立しているため、高い絶縁性を示す。導電粒子７とバンプ２・電極５の間の機械的接触は、ＡＣＦ６内のエポキシ樹脂の硬化収縮力と接着剤の高い接着力により保持されている。このようにＡＣＦ６を用いることにより、半導体部品１とプリント配線基板４の電気的及び機械的接合を行っている。
【０００７】
【発明が解決しようとする課題】
しかしながら上記従来方法では、高接続密度化・小型化・薄型化が要求されている半導体実装分野において、接続ピッチの細密化が進んだ場合、バンプやパターンの寸法も小さくなり導電粒子の捕獲数は少なくなる。その結果、接続信頼性や電気的特性の低下が考えられる。
【０００８】
したがって本発明は、ＡＣＦを用いた電子部品のファインピッチ実装において、電子部品と基板の接合信頼性を確保できるとともに、電気的特性の低下を防止できるＡＣＦ接合構造を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基板に電子部品を異方導電性フィルムを用いて接合するＡＣＦ接合構造であって、電子部品と基板を導電粒子を含む異方導電性フィルムを用い、前記導電粒子を前記電子部品のパッド上にボンディングされたバンプと前記基板の電極の間に介在させることにより電気的な接合を行うにあたり、前記基板上に形成された電極近傍に前記電極の厚みよりも厚い絶縁部材を設けることにより前記電極を凹部とした。この構成により、ＡＣＦを用いたファインピッチ接合においても、電子部品と基板の接合信頼性および電気的特性が十分に確保されたＡＣＦ接合構造を実現できる。
【００１０】
【発明の実施の形態】
請求項１記載の発明は、基板に電子部品を異方導電性フィルムを用いて接合するＡＣＦ 接合構造であって、電子部品と基板を導電粒子を含む異方導電性フィルムを用い、前記導電粒子を前記電子部品と前記基板の電極の間に介在させることにより電気的な接合を行うにあたり、前記基板上に形成された電極近傍に前記電極の厚みよりも厚い絶縁部材を設けることにより前記電極を凹部とした。この構成により、ファインピッチ実装においても電気的接合に関与する導電粒子の捕獲数を確保し、接合信頼性および電気的特性を十分に確保できる。
【００１１】
請求項２に記載の発明は、前記電極に前記絶縁部材の一部もしくは全部が重なるように設けた。この構成により、ファインピッチ実装においても電気的接合に関与する導電粒子の捕獲数を確保し、接合信頼性および電気的特性を十分に確保できる。
【００１２】
（実施の形態１）
図１は、本発明の実施の形態１のＡＣＦを用いて半導体部品をプリント配線基板に実装した状態の断面図である。図１において、１は半導体部品、２はバンプ、３はパッド、４はプリント配線基板、５は電極、６はＡＣＦ、７は導電粒子、８はレジストを示す。
【００１３】
図１に示すように、半導体部品１のパッド３上にボンディングされたバンプ２が接合するプリント配線基板４上のパターンの電極５に開口部を持った絶縁部材であるレジスト８を印刷法や写真法等により設ける。このとき、通常レジスト８の高さは２３〜２５μｍ、電極５の高さは１８μｍであり、レジスト８のほうが電極５より５〜７μｍ高く、したがって電極５は凹部となっており、レジスト８をバンプ２と電極５の間から流れ出る導電粒子７のストッパーとする。つまり、半導体部品１の本圧着時における加熱・加圧による導電粒子７の流れ出しをレジスト８で妨げることにより、導電粒子７がバンプ２と電極５の間の凹部から流れ出ることを抑制し、電気的接合に関与する導電粒子７の捕獲数を確保する。
【００１４】
このように、バンプ２と電極５の間の電気的接合に関与する導電粒子７の捕獲数を確保することで、ファインピッチ実装によりバンプ２や電極５の寸法が小さくなっても、接合信頼性及び電気的特性を低下させることのないＡＣＦ６を用いた半導体部品１とプリント配線基板４の接合が実現できる。
【００１５】
（実施の形態２）
図２は、本発明の実施の形態２のＡＣＦを用いて半導体部品をプリント配線基板に実装した状態の断面図である。図２に示すように、半導体部品１のパッド３上にボンディングされたバンプ２が接合するプリント配線基板４上の電極５に開口部を持ったレジスト８を印刷法や写真法等により設ける。ここで、レジスト８の開口部寸法を電極５の寸法より小さくし、電極５とレジスト８を重ねることで、電極の高さ１８μｍをキャンセルすることができ、従ってレジスト８の高さそのものが凹部の深さ２３〜２５μｍとなり、より深い凹部が電極５上に形成される。したがってこのレジスト８による壁をバンプ２と電極５の間から流れ出る導電粒子７のストッパーとする。つまり、半導体部品１本圧着時におけるの加熱・加圧による導電粒子７の流れ出しを妨げることにより、導電粒子７がバンプ２と電極５の間から流れ出ることを抑制し、電気的接合に関与する導電粒子７の捕獲数を十分確保する。
【００１６】
このように、バンプ２と電極５の間の電気的接合に関与する導電粒子７の捕獲数を確保することで、ファインピッチ実装によりバンプ２や電極５の寸法が小さくなっても、接合信頼性及び電気的特性を低下させることのないＡＣＦ６を用いた半導体部品１とプリント配線基板４の接合が実現できる。
【００１７】
【発明の効果】
以上のように本発明によれば、ＡＣＦ溶融時にバンプと電極の間から流れ出る導電粒子を抑制し、電気的接合に関与する導電粒子数を確保することにより、接合信頼性及び電気的特性を十分に確保できる。
【図面の簡単な説明】
【図１】本発明の実施の形態１のＡＣＦを用いて半導体部品をプリント配線基板に実装した状態の断面図
【図２】本発明の実施の形態２のＡＣＦを用いて半導体部品をプリント配線基板に実装した状態の断面図
【図３】従来のプリント配線基板に半導体部品をＡＣＦを用いて接合する前の状態を示す断面図
【図４】従来のＡＣＦの硬化メカニズム図
【符号の説明】
１ 半導体部品
２ バンプ
３ パッド
４ プリント配線基板
５ 電極
６ ＡＣＦ
７ 導電粒子
８ レジスト

Claims (2)

  1. 基板に電子部品を異方導電性フィルムを用いて接合するＡＣＦ接合構造であって、電子部品と基板を導電粒子を含む異方導電性フィルムを用い、前記導電粒子を前記電子部品のパッド上にボンディングされたバンプと前記基板の電極の間に介在させることにより電気的な接合を行うにあたり、前記基板上に形成された電極近傍に前記電極の厚みよりも厚い絶縁部材を設けることにより前記電極を凹部としたことを特徴とするＡＣＦ接合構造。
  2. 前記電極に前記絶縁部材の一部若しくは全部が重なるように設けたことを特徴とする請求項１記載のＡＣＦ接合構造。
JP16982697A 1997-06-26 1997-06-26 Ａｃｆ接合構造 Expired - Fee Related JP3725300B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16982697A JP3725300B2 (ja) 1997-06-26 1997-06-26 Ａｃｆ接合構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16982697A JP3725300B2 (ja) 1997-06-26 1997-06-26 Ａｃｆ接合構造

Publications (2)

Publication Number Publication Date
JPH1116949A JPH1116949A (ja) 1999-01-22
JP3725300B2 true JP3725300B2 (ja) 2005-12-07

Family

ID=15893631

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16982697A Expired - Fee Related JP3725300B2 (ja) 1997-06-26 1997-06-26 Ａｃｆ接合構造

Country Status (1)

Country Link
JP (1) JP3725300B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3325000B2 (ja) 1999-05-28 2002-09-17 ソニーケミカル株式会社 半導体素子の実装方法
JP3372511B2 (ja) * 1999-08-09 2003-02-04 ソニーケミカル株式会社 半導体素子の実装方法及び実装装置
JP4828151B2 (ja) * 2005-04-15 2011-11-30 タツタ電線株式会社 導電性接着シート及び回路基板
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
KR100979237B1 (ko) * 2008-01-08 2010-08-31 주식회사 하이닉스반도체 Ｂｇａ 패키지용 기판 및 그의 제조방법
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8587126B2 (en) 2010-12-02 2013-11-19 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US8736066B2 (en) 2010-12-02 2014-05-27 Tessera, Inc. Stacked microelectronic assemby with TSVS formed in stages and carrier above chip
US8610264B2 (en) 2010-12-08 2013-12-17 Tessera, Inc. Compliant interconnects in wafers

Also Published As

Publication number Publication date
JPH1116949A (ja) 1999-01-22

Similar Documents

Publication Publication Date Title
US7640655B2 (en) Electronic component embedded board and its manufacturing method
JP3225062B2 (ja) 熱硬化性樹脂シート及びそれを用いた半導体素子の実装方法
JP3725300B2 (ja) Ａｃｆ接合構造
JP2000113919A (ja) 電気的接続装置と電気的接続方法
JP3654116B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US7466030B2 (en) Semiconductor device and fabrication process thereof
JP2000195584A (ja) 電気的接続装置と電気的接続方法
JP2000277649A (ja) 半導体装置及びその製造方法
JP3743716B2 (ja) フレキシブル配線基板及び半導体素子の実装方法
WO2000026959A1 (en) Semiconductor device, method of manufacture thereof, circuit board and electronic device
JP2004128356A (ja) 半導体装置
JP3438583B2 (ja) 異方導電性フィルムの接続方法
JP2000307055A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2004134653A (ja) 基板接続構造およびその基板接続構造を有する電子部品の製造方法
JPH0951018A (ja) 半導体装置およびその製造方法
JP2001284400A (ja) フリップチップ実装部品
JP2003059959A (ja) 半導体装置とその実装方法
JPH0888248A (ja) フェイスダウンボンディング方法及びそれに用いる接続材料
JP2000150576A (ja) 電子回路装置およびその製造方法
JP3176325B2 (ja) 実装構造体とその製造方法
JP3255090B2 (ja) チップの実装構造およびバンプの形成方法
JPH0513120A (ja) 異方性導電テープコネクタと光硬化性樹脂を用いた電子部品実装構造
JP3598058B2 (ja) 回路基板
JPH11150150A (ja) 半導体搭載用基板とその製造方法及び半導体チップの実装方法
JPH10125730A (ja) 実装構造体およびその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050921

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090930

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees