JPH10125730A - 実装構造体およびその製造方法 - Google Patents
実装構造体およびその製造方法Info
- Publication number
- JPH10125730A JPH10125730A JP27657696A JP27657696A JPH10125730A JP H10125730 A JPH10125730 A JP H10125730A JP 27657696 A JP27657696 A JP 27657696A JP 27657696 A JP27657696 A JP 27657696A JP H10125730 A JPH10125730 A JP H10125730A
- Authority
- JP
- Japan
- Prior art keywords
- resin layer
- semiconductor device
- mounting structure
- circuit board
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 半導体装置と回路基板との接続部の安定性お
よび信頼性の高い実装構造体を提供する。 【解決手段】 半導体装置と回路基板５とがフリップチ
ップ方式を用いて電気的に接続されている実装構造体に
おいて、半導体装置と回路基板５との間に封止樹脂層６
が形成され、半導体装置の回路基板５との接続面の裏面
に樹脂層４が形成されている構成とする。なお、実装構
造体を製造する際には、封止樹脂層６と樹脂層４とをほ
ぼ同時に硬化させるようにする。
よび信頼性の高い実装構造体を提供する。 【解決手段】 半導体装置と回路基板５とがフリップチ
ップ方式を用いて電気的に接続されている実装構造体に
おいて、半導体装置と回路基板５との間に封止樹脂層６
が形成され、半導体装置の回路基板５との接続面の裏面
に樹脂層４が形成されている構成とする。なお、実装構
造体を製造する際には、封止樹脂層６と樹脂層４とをほ
ぼ同時に硬化させるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、集積回路チップ等
の半導体装置が回路基板上にフリップチップ実装されて
いる実装構造体、およびその製造方法に関するものであ
る。
の半導体装置が回路基板上にフリップチップ実装されて
いる実装構造体、およびその製造方法に関するものであ
る。
【０００２】
【従来の技術】従来、回路基板の入出力端子電極に半導
体装置を実装する際には、半田付けを用いたワイヤボン
ディング方法がよく利用されてきた。しかし、近年、半
導体装置のパッケージの小型化と接続端子数の増加によ
り接続端子の間隔が狭くなり、従来の半田付け技術で対
処することが次第に困難になってきた。
体装置を実装する際には、半田付けを用いたワイヤボン
ディング方法がよく利用されてきた。しかし、近年、半
導体装置のパッケージの小型化と接続端子数の増加によ
り接続端子の間隔が狭くなり、従来の半田付け技術で対
処することが次第に困難になってきた。
【０００３】そこで、最近では集積回路チップ等の半導
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図る技術
が提案されている。
体装置を回路基板の入出力端子電極上に直接実装するこ
とにより、実装面積を小型化して効率的使用を図る技術
が提案されている。
【０００４】なかでも、半導体装置を回路基板にフェイ
スダウン状態でフリップチップ実装する技術は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いこと等の利点があるた
め、有用な技術であるといえる。
スダウン状態でフリップチップ実装する技術は、半導体
装置と回路基板との電気的接続が一括してできること、
および接続後の機械的強度が強いこと等の利点があるた
め、有用な技術であるといえる。
【０００５】例えば、工業調査会、１９８０年１月１５
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装技術が記
載されている。以下、この実装技術を図面に基づいて説
明する。
日発行、日本マイクロエレクトロニクス協会編、「ＩＣ
化実装技術」には、半田メッキ法を用いた実装技術が記
載されている。以下、この実装技術を図面に基づいて説
明する。
【０００６】図５は、半導体装置を構成するＩＣ基板１
の電極パッド３上に、半田から成る電気的接続接点（以
下「半田バンプ」という）１１を形成させた状態の一部
拡大断面図を示している。この半導体装置は、まずＩＣ
基板１の電極パッド３上に蒸着法によって密着金属膜１
３および拡散防止金属膜１２が形成され、さらにその上
にメッキ法によって半田バンプ１１が形成されている。
の電極パッド３上に、半田から成る電気的接続接点（以
下「半田バンプ」という）１１を形成させた状態の一部
拡大断面図を示している。この半導体装置は、まずＩＣ
基板１の電極パッド３上に蒸着法によって密着金属膜１
３および拡散防止金属膜１２が形成され、さらにその上
にメッキ法によって半田バンプ１１が形成されている。
【０００７】次に、図５のように構成された半導体装置
を、フェイスダウン状態で回路基板に実装する。この実
装した状態の一部拡大断面図を示しているのが図６であ
る。実装の際には、回路基板５に形成されている入出力
端子電極８上に半田バンプ１１が当接するように位置合
わせが行われ、回路基板５上に半導体装置が載置される
（以下、回路基板５上に半導体装置が実装されたものを
「実装構造体」という）。その後、この実装構造体を高
温に加熱することにより、半田バンプ１１が回路基板５
の入出力端子電極８に融着する。
を、フェイスダウン状態で回路基板に実装する。この実
装した状態の一部拡大断面図を示しているのが図６であ
る。実装の際には、回路基板５に形成されている入出力
端子電極８上に半田バンプ１１が当接するように位置合
わせが行われ、回路基板５上に半導体装置が載置される
（以下、回路基板５上に半導体装置が実装されたものを
「実装構造体」という）。その後、この実装構造体を高
温に加熱することにより、半田バンプ１１が回路基板５
の入出力端子電極８に融着する。
【０００８】また、最近では、導電性接着剤を用いて実
装構造体を構成する技術も提案されている。図７は、導
電性接着剤を用いて構成されている実装構造体の概略断
面図を示したものである。この実装構造体は、図７に示
すように、ＩＣ基板１の電極パッド３上に、ワイヤボン
ディング法またはメッキ法等により電気的接続接点（以
下「Ａｕバンプ」という）１４が形成され、導電性接着
剤（接合層）７を介して、Ａｕバンプ１４と回路基板５
の入出力端子電極８とが接続されている。このような実
装構造体においては、ＩＣ基板１のＡｕバンプ１４に導
電性接着剤７を転写してから、回路基板５の入出力端子
電極８にＡｕバンプ１４が当接するように位置合わせを
行い、その後導電性接着剤７を硬化させて電気的接続を
得ている。
装構造体を構成する技術も提案されている。図７は、導
電性接着剤を用いて構成されている実装構造体の概略断
面図を示したものである。この実装構造体は、図７に示
すように、ＩＣ基板１の電極パッド３上に、ワイヤボン
ディング法またはメッキ法等により電気的接続接点（以
下「Ａｕバンプ」という）１４が形成され、導電性接着
剤（接合層）７を介して、Ａｕバンプ１４と回路基板５
の入出力端子電極８とが接続されている。このような実
装構造体においては、ＩＣ基板１のＡｕバンプ１４に導
電性接着剤７を転写してから、回路基板５の入出力端子
電極８にＡｕバンプ１４が当接するように位置合わせを
行い、その後導電性接着剤７を硬化させて電気的接続を
得ている。
【０００９】以上の各技術を用いて構成されている実装
構造体においては、図６および図７に示すように、半導
体装置と回路基板５との接続部の補強を行うために、半
導体装置と回路基板５との間に封止樹脂を封入して封止
樹脂層６を形成させる技術も提案されている。そして、
この封止樹脂層６が硬化することにより、半導体装置と
回路基板５との接続部が補強される。
構造体においては、図６および図７に示すように、半導
体装置と回路基板５との接続部の補強を行うために、半
導体装置と回路基板５との間に封止樹脂を封入して封止
樹脂層６を形成させる技術も提案されている。そして、
この封止樹脂層６が硬化することにより、半導体装置と
回路基板５との接続部が補強される。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の技術に係る実装構造体においては、封止樹脂層の硬
化の際に起こる樹脂の硬化収縮とＩＣ基板の熱膨張との
差により、歪みが発生するおそれがある。歪みが発生す
ると、例えばＩＣ基板側に凸状に膨らみが発生し、実装
構造体の各部に歪みが生じてしまう。このような実装構
造体の各部の歪みは、ＩＣ基板、バンプ電極および回路
基板のそれぞれの接続部において、断線または接触不良
等を引き起こす原因となる。
来の技術に係る実装構造体においては、封止樹脂層の硬
化の際に起こる樹脂の硬化収縮とＩＣ基板の熱膨張との
差により、歪みが発生するおそれがある。歪みが発生す
ると、例えばＩＣ基板側に凸状に膨らみが発生し、実装
構造体の各部に歪みが生じてしまう。このような実装構
造体の各部の歪みは、ＩＣ基板、バンプ電極および回路
基板のそれぞれの接続部において、断線または接触不良
等を引き起こす原因となる。
【００１１】本発明は、このような課題を解決するため
になされたもので、半導体装置と回路基板との接続部の
安定性および信頼性の高い実装構造体を提供するととも
に、この実装構造体の製造方法を提供することを目的と
する。
になされたもので、半導体装置と回路基板との接続部の
安定性および信頼性の高い実装構造体を提供するととも
に、この実装構造体の製造方法を提供することを目的と
する。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の本発明は、半導体装置と回路基板とがフリップチップ
方式を用いて電気的に接続されている実装構造体におい
て、前記半導体装置と前記回路基板との間に封止樹脂層
が形成され、前記半導体装置の前記回路基板との接続面
の裏面に樹脂層が形成されていることを特徴とする。
の本発明は、半導体装置と回路基板とがフリップチップ
方式を用いて電気的に接続されている実装構造体におい
て、前記半導体装置と前記回路基板との間に封止樹脂層
が形成され、前記半導体装置の前記回路基板との接続面
の裏面に樹脂層が形成されていることを特徴とする。
【００１３】本発明の構成によれば、前記封止樹脂の硬
化時に発生する硬化収縮と前記半導体装置を構成するＩ
Ｃ基板の熱膨張との差による歪みを、前記樹脂層を設け
ることにより緩和することができるため、前記半導体装
置と前記回路基板との接続部の安定性および信頼性の高
い実装構造体を得ることができる。
化時に発生する硬化収縮と前記半導体装置を構成するＩ
Ｃ基板の熱膨張との差による歪みを、前記樹脂層を設け
ることにより緩和することができるため、前記半導体装
置と前記回路基板との接続部の安定性および信頼性の高
い実装構造体を得ることができる。
【００１４】また、前記樹脂層が、熱硬化性樹脂を用い
て構成されていることが好ましく、前記樹脂層が、熱伝
導性を有するフィラを含有していることが好ましい。さ
らに、前記樹脂層に貫通孔が形成されていることも好ま
しい。
て構成されていることが好ましく、前記樹脂層が、熱伝
導性を有するフィラを含有していることが好ましい。さ
らに、前記樹脂層に貫通孔が形成されていることも好ま
しい。
【００１５】このような構成にすれば、前記実装構造体
を構成する半導体装置等に発生する熱を効率よく発散さ
せることができ、前記封止樹脂の硬化収縮と前記半導体
装置を構成するＩＣ基板の熱膨張との差を緩和すること
が可能となる。したがって、実装構造体の各部の歪みを
効果的に防止し、安定性および信頼性の高い接続部を有
する実装構造体を得ることができる。
を構成する半導体装置等に発生する熱を効率よく発散さ
せることができ、前記封止樹脂の硬化収縮と前記半導体
装置を構成するＩＣ基板の熱膨張との差を緩和すること
が可能となる。したがって、実装構造体の各部の歪みを
効果的に防止し、安定性および信頼性の高い接続部を有
する実装構造体を得ることができる。
【００１６】さらに、本発明は、半導体装置と回路基板
とをフリップチップ方式を用いて電気的に接続する実装
構造体の製造方法において、前記半導体装置と前記回路
基板との間に樹脂を封入して未硬化の封止樹脂層を形成
し、前記半導体装置の前記回路基板との接続面の裏面に
未硬化の樹脂層を形成した後、前記封止樹脂層と前記樹
脂層とをほぼ同時に硬化させることを特徴とする。
とをフリップチップ方式を用いて電気的に接続する実装
構造体の製造方法において、前記半導体装置と前記回路
基板との間に樹脂を封入して未硬化の封止樹脂層を形成
し、前記半導体装置の前記回路基板との接続面の裏面に
未硬化の樹脂層を形成した後、前記封止樹脂層と前記樹
脂層とをほぼ同時に硬化させることを特徴とする。
【００１７】また、前記製造方法においては、熱伝導性
を有するフィラを含有している樹脂層を用いて、前記半
導体装置の前記回路基板との接続面の裏面に未硬化の樹
脂層を形成することが好ましく、前記未硬化の樹脂層に
貫通孔を形成する工程を含むことも好ましい。さらに、
シート状に形成された未硬化の樹脂層を用いて、前記半
導体装置の前記回路基板との接続面の裏面に未硬化の樹
脂層を形成することも好ましい。
を有するフィラを含有している樹脂層を用いて、前記半
導体装置の前記回路基板との接続面の裏面に未硬化の樹
脂層を形成することが好ましく、前記未硬化の樹脂層に
貫通孔を形成する工程を含むことも好ましい。さらに、
シート状に形成された未硬化の樹脂層を用いて、前記半
導体装置の前記回路基板との接続面の裏面に未硬化の樹
脂層を形成することも好ましい。
【００１８】
【発明の実施形態】以下、本発明の実施形態に係る実装
構造体を図面に基づいて説明する。 （第一の実施形態）図１は、本発明の第一の実施形態に
係る実装構造体の断面図を示している。この図１に示す
ように、本実施形態に係る実装構造体を構成する半導体
装置は、ＩＣ基板１の電極パッド３上に電気的接続点
（以下「バンプ電極」という）２が形成され、ＩＣ基板
１の電極パッド３を有する面の裏面に、スクリーン印刷
法を用いて熱硬化性の樹脂層４が約３０μｍの厚さで形
成されている。
構造体を図面に基づいて説明する。 （第一の実施形態）図１は、本発明の第一の実施形態に
係る実装構造体の断面図を示している。この図１に示す
ように、本実施形態に係る実装構造体を構成する半導体
装置は、ＩＣ基板１の電極パッド３上に電気的接続点
（以下「バンプ電極」という）２が形成され、ＩＣ基板
１の電極パッド３を有する面の裏面に、スクリーン印刷
法を用いて熱硬化性の樹脂層４が約３０μｍの厚さで形
成されている。
【００１９】半導体装置を回路基板５に実装する際に
は、バンプ電極２に半田または導電性接着剤等から成る
接合層７を転写法または印刷法等によって形成し、バン
プ電極２と回路基板５の入出力端子電極８とが当接する
ように位置合わせを行い、回路基板５上に半導体装置を
フェイスダウン状態で積載する。そして、半導体装置と
回路基板５との間に封止樹脂を封入して封止樹脂層６を
形成させ、この封止樹脂層６とＩＣ基板１に形成された
樹脂層４とをほぼ同時に硬化させる。このようにして、
実装構造体が造られる。
は、バンプ電極２に半田または導電性接着剤等から成る
接合層７を転写法または印刷法等によって形成し、バン
プ電極２と回路基板５の入出力端子電極８とが当接する
ように位置合わせを行い、回路基板５上に半導体装置を
フェイスダウン状態で積載する。そして、半導体装置と
回路基板５との間に封止樹脂を封入して封止樹脂層６を
形成させ、この封止樹脂層６とＩＣ基板１に形成された
樹脂層４とをほぼ同時に硬化させる。このようにして、
実装構造体が造られる。
【００２０】本実施形態においては、以上のように、樹
脂層４と封止樹脂層６とがＩＣ基板１を挟み込む構成と
し、さらにこれらの各樹脂層４，６とをほぼ同時に硬化
させるようにしたので、従来封止樹脂層６の硬化時に起
こる樹脂の硬化収縮とＩＣ基板１の熱膨張との差に起因
して発生していた歪みを効果的に防止することができ
る。したがって、実装構造体の各部の歪みも緩和される
ため、半導体装置と回路基板１との接続部は補強され、
安定性および信頼性の高い接続部を有する実装構造体を
得ることができる。
脂層４と封止樹脂層６とがＩＣ基板１を挟み込む構成と
し、さらにこれらの各樹脂層４，６とをほぼ同時に硬化
させるようにしたので、従来封止樹脂層６の硬化時に起
こる樹脂の硬化収縮とＩＣ基板１の熱膨張との差に起因
して発生していた歪みを効果的に防止することができ
る。したがって、実装構造体の各部の歪みも緩和される
ため、半導体装置と回路基板１との接続部は補強され、
安定性および信頼性の高い接続部を有する実装構造体を
得ることができる。
【００２１】また、本実施形態においては、樹脂層４の
形成方法としてスクリーン印刷法を用いた場合について
説明したが、本発明はこれに限定されるものではなく、
例えば転写法等の他の方法を用いてもよい。さらに、樹
脂層４の厚みについても、特に限定する必要はなく、樹
脂の硬化速度および実装構造体の歪み具合等を考慮して
適宜決定すればよい。また、樹脂層４を形成させる時期
は、封止樹脂層６の硬化前であればよく、特に限定する
必要はない。
形成方法としてスクリーン印刷法を用いた場合について
説明したが、本発明はこれに限定されるものではなく、
例えば転写法等の他の方法を用いてもよい。さらに、樹
脂層４の厚みについても、特に限定する必要はなく、樹
脂の硬化速度および実装構造体の歪み具合等を考慮して
適宜決定すればよい。また、樹脂層４を形成させる時期
は、封止樹脂層６の硬化前であればよく、特に限定する
必要はない。
【００２２】（第二の実施形態）図２は、本発明の第二
の実施形態に係る実装構造体の断面図を示している。こ
の第二の実施形態においては、ＩＣ基板１の電極パッド
３を有する面の裏面に、熱伝導性を有するフィラ９を含
む樹脂層２４が形成されている。その他の構成について
は、基本的に第一の実施形態と同様である。
の実施形態に係る実装構造体の断面図を示している。こ
の第二の実施形態においては、ＩＣ基板１の電極パッド
３を有する面の裏面に、熱伝導性を有するフィラ９を含
む樹脂層２４が形成されている。その他の構成について
は、基本的に第一の実施形態と同様である。
【００２３】本実施形態においては、以上のような構成
としたので、半導体装置に発生する熱が樹脂層２４中の
フィラ９を介して効率よく発散する。また、封止樹脂層
６の硬化時に起こる樹脂の硬化収縮とＩＣ基板１の熱膨
張との差を効果的に緩和することが可能となり、実装構
造体の各部の歪みを防止することができるため、安定性
および信頼性の高い接続部を有する実装構造体を得るこ
とができる。
としたので、半導体装置に発生する熱が樹脂層２４中の
フィラ９を介して効率よく発散する。また、封止樹脂層
６の硬化時に起こる樹脂の硬化収縮とＩＣ基板１の熱膨
張との差を効果的に緩和することが可能となり、実装構
造体の各部の歪みを防止することができるため、安定性
および信頼性の高い接続部を有する実装構造体を得るこ
とができる。
【００２４】（第三の実施形態）図３は、本発明の第三
の実施形態に係る実装構造体の断面図を示している。こ
の第三の実施形態においては、ＩＣ基板１の電極パッド
３を有する面の裏面に、貫通孔１０を有する樹脂層３４
が形成されている。その他の構成については、基本的に
第一の実施形態と同様である。
の実施形態に係る実装構造体の断面図を示している。こ
の第三の実施形態においては、ＩＣ基板１の電極パッド
３を有する面の裏面に、貫通孔１０を有する樹脂層３４
が形成されている。その他の構成については、基本的に
第一の実施形態と同様である。
【００２５】ＩＣ基板１の電極パッド３を有する面の裏
面に、貫通孔１０を有する樹脂層３４を形成する方法と
しては、未硬化の樹脂をシート状にして、そのシートに
貫通孔１０を設けた後に半導体装置のサイズに切断して
（または、半導体装置のサイズに切断した後に貫通孔１
０を設けて）、シートを半導体装置に積載する方法があ
る。または、ＩＣ基板１の電極パッド３を有する面の裏
面に、貫通孔１０の部分を空けた状態にして樹脂を塗布
する方法もある。
面に、貫通孔１０を有する樹脂層３４を形成する方法と
しては、未硬化の樹脂をシート状にして、そのシートに
貫通孔１０を設けた後に半導体装置のサイズに切断して
（または、半導体装置のサイズに切断した後に貫通孔１
０を設けて）、シートを半導体装置に積載する方法があ
る。または、ＩＣ基板１の電極パッド３を有する面の裏
面に、貫通孔１０の部分を空けた状態にして樹脂を塗布
する方法もある。
【００２６】本実施形態においては、以上のような構成
としたので、半導体装置に発生する熱がこもらずに、貫
通孔１０を介して効率よく発散する。また、封止樹脂層
６の硬化時に起こる樹脂の硬化収縮とＩＣ基板１の熱膨
張との差を効果的に緩和することが可能となり、実装構
造体の各部の歪みを防止することができるため、安定性
および信頼性の高い接続部を有する実装構造体を得るこ
とができる。
としたので、半導体装置に発生する熱がこもらずに、貫
通孔１０を介して効率よく発散する。また、封止樹脂層
６の硬化時に起こる樹脂の硬化収縮とＩＣ基板１の熱膨
張との差を効果的に緩和することが可能となり、実装構
造体の各部の歪みを防止することができるため、安定性
および信頼性の高い接続部を有する実装構造体を得るこ
とができる。
【００２７】さらに、前記未硬化樹脂層形成方法を用い
ることにより、半導体装置の実装構造体を安定的に製造
することができる。 （第四の実施形態）図４は、本発明の第四の実施形態に
係る実装構造体の断面図を示している。この第四の実施
形態においては、ＩＣ基板１の電極パッド３を有する面
の裏面に、樹脂層４４が形成されている。この樹脂層４
４は、熱伝導性を有するフィラ９を含有しており、さら
に図４に示すように貫通孔１０を備えている。貫通孔１
０を有する樹脂層４４の形成方法は、第三の実施形態と
同様である。また、その他の構成については、基本的に
第一の実施形態と同様である。
ることにより、半導体装置の実装構造体を安定的に製造
することができる。 （第四の実施形態）図４は、本発明の第四の実施形態に
係る実装構造体の断面図を示している。この第四の実施
形態においては、ＩＣ基板１の電極パッド３を有する面
の裏面に、樹脂層４４が形成されている。この樹脂層４
４は、熱伝導性を有するフィラ９を含有しており、さら
に図４に示すように貫通孔１０を備えている。貫通孔１
０を有する樹脂層４４の形成方法は、第三の実施形態と
同様である。また、その他の構成については、基本的に
第一の実施形態と同様である。
【００２８】本実施形態においては、以上のように、熱
伝導性を有するフィラ９を含む樹脂層４４に貫通孔１０
を設けた構成としたので、半導体装置に発生する熱がフ
ィラ９および貫通孔１０を介して効率よく発散する。ま
た、封止樹脂層６の硬化時に起こる樹脂の硬化収縮とＩ
Ｃ基板１の熱膨張との差を効果的に緩和することが可能
となり、実装構造体の各部の歪みを防止することができ
るため、安定性および信頼性の高い接続部を有する実装
構造体を得ることができる。
伝導性を有するフィラ９を含む樹脂層４４に貫通孔１０
を設けた構成としたので、半導体装置に発生する熱がフ
ィラ９および貫通孔１０を介して効率よく発散する。ま
た、封止樹脂層６の硬化時に起こる樹脂の硬化収縮とＩ
Ｃ基板１の熱膨張との差を効果的に緩和することが可能
となり、実装構造体の各部の歪みを防止することができ
るため、安定性および信頼性の高い接続部を有する実装
構造体を得ることができる。
【００２９】
【発明の効果】以上説明したように、本発明によれば、
半導体装置と回路基板との接続部の安定性および信頼性
の高い実装構造体を得ることができる。
半導体装置と回路基板との接続部の安定性および信頼性
の高い実装構造体を得ることができる。
【図１】本発明の第一の実施形態に係る実装構造体の概
略断面図
略断面図
【図２】本発明の第二の実施形態に係る実装構造体の概
略断面図
略断面図
【図３】本発明の第三の実施形態に係る実装構造体の概
略断面図
略断面図
【図４】本発明の第四の実施形態に係る実装構造体の概
略断面図
略断面図
【図５】従来技術に係る実装構造体を構成する半導体装
置の一部拡大断面図
置の一部拡大断面図
【図６】従来技術に係る実装構造体の一部拡大断面図
【図７】従来技術に係る他の実装構造体の概略断面図
１ ＩＣ基板 ２ 電気的接続点（バンプ電極） ３ 電極パッド ４，２４，３４，４４ 樹脂層 ５ 回路基板 ６ 封止樹脂層 ７ 導電性接着剤（接合層） ８ 入出力端子電極 ９ フィラ １０ 貫通孔 １１ 半田バンプ １２ 拡散防止金属膜 １３ 密着金属膜 １４ 電気的接続点（Ａｕバンプ）
Claims (8)
- 【請求項１】 半導体装置と回路基板とがフリップチッ
プ方式を用いて電気的に接続されている実装構造体にお
いて、前記半導体装置と前記回路基板との間に封止樹脂
層が形成され、前記半導体装置の前記回路基板との接続
面の裏面に樹脂層が形成されていることを特徴とする実
装構造体。 - 【請求項２】 前記樹脂層が、熱硬化性樹脂を用いて構
成されている請求項１記載の実装構造体。 - 【請求項３】 前記樹脂層が、熱伝導性を有するフィラ
を含有している請求項１または２記載の実装構造体。 - 【請求項４】 前記樹脂層に貫通孔が形成されている請
求項１，２または３記載の実装構造体。 - 【請求項５】 半導体装置と回路基板とをフリップチッ
プ方式を用いて電気的に接続する実装構造体の製造方法
において、前記半導体装置と前記回路基板との間に樹脂
を封入して未硬化の封止樹脂層を形成し、前記半導体装
置の前記回路基板との接続面の裏面に未硬化の樹脂層を
形成した後、前記封止樹脂層と前記樹脂層とをほぼ同時
に硬化させることを特徴とする実装構造体の製造方法。 - 【請求項６】 熱伝導性を有するフィラを含有している
樹脂層を用いて、前記半導体装置の前記回路基板との接
続面の裏面に未硬化の樹脂層を形成する請求項５記載の
実装構造体の製造方法。 - 【請求項７】 前記未硬化の樹脂層に貫通孔を形成する
工程を含む請求項５または６記載の実装構造体の製造方
法。 - 【請求項８】 シート状に形成された未硬化の樹脂層を
用いて前記半導体装置の前記回路基板との接続面の裏面
に未硬化の樹脂層を形成する請求項５，６または７記載
の実装構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27657696A JP3547270B2 (ja) | 1996-10-18 | 1996-10-18 | 実装構造体およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27657696A JP3547270B2 (ja) | 1996-10-18 | 1996-10-18 | 実装構造体およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125730A true JPH10125730A (ja) | 1998-05-15 |
| JP3547270B2 JP3547270B2 (ja) | 2004-07-28 |
Family
ID=17571401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27657696A Expired - Fee Related JP3547270B2 (ja) | 1996-10-18 | 1996-10-18 | 実装構造体およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3547270B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093295A (ja) * | 2010-01-25 | 2010-04-22 | Rohm Co Ltd | 半導体装置 |
| JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
| JP2012054293A (ja) * | 2010-08-31 | 2012-03-15 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
-
1996
- 1996-10-18 JP JP27657696A patent/JP3547270B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010093295A (ja) * | 2010-01-25 | 2010-04-22 | Rohm Co Ltd | 半導体装置 |
| JP2010212724A (ja) * | 2010-05-17 | 2010-09-24 | Rohm Co Ltd | 半導体装置 |
| JP2012054293A (ja) * | 2010-08-31 | 2012-03-15 | Hitachi Chem Co Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3547270B2 (ja) | 2004-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
| JP3502014B2 (ja) | 半導体装置および液晶モジュール | |
| KR20000005915A (ko) | 반도체장치와그제조방법 | |
| KR19990082715A (ko) | 반도체장치 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JP2001298115A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3654116B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH11145336A (ja) | バンプ付電子部品の実装構造および実装方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH1116949A (ja) | Ａｃｆ接合構造 | |
| JPH09162230A (ja) | 電子回路装置及びその製造方法 | |
| JP3547270B2 (ja) | 実装構造体およびその製造方法 | |
| JP3549316B2 (ja) | 配線基板 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| JP2001345418A (ja) | 両面実装構造体の製造方法及びその両面実装構造体 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP2002170848A (ja) | 回路基板 | |
| JP3176325B2 (ja) | 実装構造体とその製造方法 | |
| JPH10256413A (ja) | 半導体パッケージ | |
| JPH0936119A (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いた半導体ユニット | |
| JP2001077295A (ja) | 半導体装置の製造方法 | |
| JP2002252326A (ja) | 半導体装置の製造方法 | |
| JP2551243B2 (ja) | 半導体装置 | |
| JP3598058B2 (ja) | 回路基板 | |
| JP3676591B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20040412 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040413 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100423 |
|
| LAPS | Cancellation because of no payment of annual fees |