JP2012054293A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2012054293A JP2012054293A JP2010193785A JP2010193785A JP2012054293A JP 2012054293 A JP2012054293 A JP 2012054293A JP 2010193785 A JP2010193785 A JP 2010193785A JP 2010193785 A JP2010193785 A JP 2010193785A JP 2012054293 A JP2012054293 A JP 2012054293A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- semiconductor device
- semiconductor
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
チップの損傷及び反りを抑制し、優れた放熱性を有するフィリップチップ型の半導体装置を製造するための簡便かつ効果的な方法を提供すること。
【解決手段】
本発明による半導体装置の製造方法は、表面に回路が形成された半導体チップの裏面に硬化収縮性材料から構成される反り抑制層を設ける工程と、上記反り抑制層を有する半導体チップをフェースダウンで接着層を介して基板に実装する工程とを有することを特徴とする。
【選択図】 図2
Description
1.半導体装置の製造方法
本発明による半導体装置の製造方法は、表面に回路が形成された半導体チップの裏面に硬化収縮性材料から構成される反り抑制層を設ける工程と、上記反り抑制層を有する半導体チップをフェースダウンで接着層を介して基板に実装する工程とを有することを特徴とする。通常、半導体チップをフェースダウンで基板に搭載する工程は、半導体チップと基板との間に樹脂組成物から構成される接着層を設け、それらを加熱下で圧着することによって実施される。このような搭載工程では、接着層とチップとは、それぞれ異なる熱膨張係数を有するため、上記加熱後に半導体チップの反りが発生し易くなる。しかし、本発明の製造方法によれば、半導体チップを基板に搭載する工程に先立ち、チップ裏面に硬化収縮性材料から構成される反り抑制層が設けられ、この反り抑制層が搭載時の加熱後に収縮することによって、半導体チップの反りを低減することになる。
(1)先ず、フィルム部材の保護フィルムを剥離して、半導体ウェハなどの被着体に積層及び接着する。次に、残った基材層を剥離し、必要に応じて、加熱硬化などの工程を行い、樹脂層をフィルム化することによって、被着体上に反り抑制層を形成する。別法として、基材層の剥離は、加熱硬化などの工程によって樹脂層をフィルム化した後に実施してもよい。
以下、本発明による半導体装置の製造方法において好適に使用できるフィルム部材について説明する。図1に示すように、フィルム部材16は、基材層10、樹脂層12及び保護フィルム14を必須とし、基材層10、樹脂層12及び保護フィルム14が順次積層される範囲において、各層の上下に任意に追加の層を有していてもよい。本発明による半導体装置の製造方法において上記フィルム部材を使用した場合、上記基材層及び上記保護フィルムは剥離され、上記樹脂層は加熱処理等によって硬化され、反り抑制層を提供する。以下、フィルム部材を構成する必須の層について詳細に説明する。
本発明で使用するフィルム部材における基材層は、樹脂層を保持できるものであれば、特に制限されることなく、従来公知の材料から構成される基材であってよい。
本発明で使用するフィルム部材における樹脂層は、反り抑制層を構成するものとなるため、硬化収縮性材料を用いて作製する。硬化収縮性材料は、半導体装置の信頼性の面から熱硬化性成分及び高分子量成分を必須成分として含むことが好ましく、先に説明したように適切な熱膨張係数、弾性率、及び熱伝導性を有することが好ましい。硬化収縮性材料は、熱硬化性成分及び高分子量成分に加えて、必要に応じて、硬化促進剤、触媒、添加剤、カップリング剤等の他の成分を含んでもよい。また、半導体チップの裏面にレーザーマーキングによって識別情報を印字する場合には、上記硬化収縮性材料は、着色剤を含んでもよい。さらに、樹脂層は、取扱い性の観点から、適当なタック強度を有していることが好ましい。
本発明による熱伝導促進フィルムの保護フィルムとしては、特に限定されず、各種プラスチック材料からなるフィルムを使用することができる。本発明において使用可能なフィルムとして、例えば、ポリテトラフルオロエチレンフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンフィルム、ポリプロピレンフィルム、ポリメチルペンテンフィルム、ポリイミドフィルム等が挙げられる。本発明では、必要に応じて、保護フィルムに、プライマー塗布、UV処理、コロナ放電処理、研磨処理、エッチング処理、離型処理等の表面処理を行っても良い。
本発明で使用するフィルム部材は、基材層上に、従来公知の手法に従って、樹脂層を積層し、さらに樹脂層上に保護フィルムを積層することによって形成することができる。樹脂層は、例えば、基材層上に直接、樹脂層組成物を塗布及び乾燥することによって設けることができる。樹脂層上に保護フィルムを積層する方法として、保護フィルムをラミネートする方法を挙げることができる。ラミネートの条件としては20℃〜140℃、圧力0.01〜100MPaであることが好ましい。ホットロールラミネータで積層する場合には、20℃〜140℃、線圧0.1〜500N/cmで実施することが好ましい。
エポキシ樹脂としてビスフェノールA型エポキシ樹脂(エポキシ当量175、東都化成株式会社製の商品名「YD−8125」)60重量部、フェノールノボラック型のエポキシ樹脂(東都化成株式会社製の商品名「YDCN−703」)5重量部、硬化剤としてビスフェノールAノボラック樹脂(大日本インキ製の商品名「LF−2882」)35重量部、高熱伝導フィラーとして粒径0.7μmのアルミナフィラー(株式会社アドマテックス製の商品名「アドマファインAO−802」400重量部及び溶剤としてシクロヘキサノン30重量部を、ビーズミルによって混合し、混合物を得た。次いで、上記混合物に、エポキシ基含有アクリル系共重合体としてエポキシ基含有アクリルゴム(分子量100万、帝国化学産業株式会社製の商品名「HTR−860P−3」)20重量部、硬化促進剤として1−シアノエチル−2−フェニルイミダゾール(四国化成工業株式会社製の商品名「キュアゾール2PZ−CN」)0.5重量部、さらに溶剤としてシクロヘキサノン1700重量部を加えて、攪拌混合することによって、ワニスを得た。
アルミナフィラー(株式会社アドマテックス製の商品名「アドマファインAO−802」の配合量を100重量部とした以外は全て実施例1と同様にしてワニスを調製した。次に、得られたワニスを用い、実施例1と同様にして、15mm四方の樹脂層付きチップを作製し、樹脂層を硬化させた。
シリコンウェハ上に接着層を形成しないことを除き、全て実施例1と同様にして、15mm四方のチップを作製した。
以下に示す方法に従って、実施例1、比較例1及び2で得た各々のチップの反り、耐熱性を評価した。結果を表1に示す。
(チップの反り)
反り抑制層を設けたチップにおける反り抑制層の表面の高さを測定し、チップ端部と中央部との高さの差を反りとした。
耐リフロークラック性の試験では、先の実施例1、比較例1及び2で得た15mm四方のチップの表面に接着剤として日立化成工業(株)製のアニソルム(商品名)を設け、次いでFR−4の基板にフリップチップ実装することによって作製したサンプルを使用した。各サンプルの表面が最高温度260℃で20秒間保持されるように温度設定されたIRリフロー炉にサンプルを通し、その後、室温下で放置して冷却する工程を2回繰り返した。このような工程を経て得たサンプル10個について、樹脂層のクラックを目視及び超音波顕微鏡によって観察し、以下の基準に従って評価した。
評価基準:
良好(○):サンプル10個の全てについてクラックの発生が確認できない。
不可(×):サンプル10個のうち1個以上でクラックの発生が確認された。
耐温度サイクル性の試験では、実施例1、比較例1及び2で得た15mm四方のチップの表面に接着剤として日立化成工業(株)製のアニソルム(商品名)を設け、次いでFR−4の基板にフリップチップ実装することによって作製したサンプルを使用した。上記サンプルを−55℃の雰囲気下に30分間放置し、その後125℃の雰囲気下に30分放置する工程を1サイクルとし、このような一連の工程を1000サイクル繰り返した。このような工程を経て得たサンプル10個について、超音波顕微鏡を用いて樹脂層の剥離やクラック等の破壊の有無について観察し、以下の基準に従って評価した。
評価基準:
良好(○):サンプル10個の全てについてクラックの発生が確認できない。
不可(×):サンプル10個のうち1個以上でクラックの発生が確認された。
14:保護フィルム、16:フィルム部材
20:ダイシングテープ、22:ダイシングカッター
24:吸引コレット、26:針扞
30:半導体素子、30a:表面、30b:裏面、
32:接着層、34:配線基板、36:導通部
40:放熱部材、42:放熱フィン
A:ウェハ、A1,A2,A3:半導体素子
Claims (4)
- 表面に回路が形成された半導体チップの裏面に硬化収縮性材料から構成される反り抑制層を設ける工程と、
前記反り抑制層を有する半導体チップをフェースダウンで接着層を介して基板に実装する工程と、
を有することを特徴とする、半導体装置の製造方法。 - 前記硬化収縮性材料が、硬化後に25℃において6GPa以上12GPa以下の弾性率を有することを特徴とする、請求項1に記載の半導体装置の製造方法。
- 前記反り抑制層が、基材層と、前記基材層上に設けられた前記硬化収縮性材料から構成される樹脂層と、前記樹脂層上に設けられた保護フィルムとを有するフィルム部材を用いて形成されることを特徴とする、請求項1又は2に記載の半導体装置の製造方法。
- 前記硬化収縮性材料が、エポキシ樹脂を含有する熱硬化性樹脂組成物であることを特徴とする、請求項1〜3のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193785A JP2012054293A (ja) | 2010-08-31 | 2010-08-31 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010193785A JP2012054293A (ja) | 2010-08-31 | 2010-08-31 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012054293A true JP2012054293A (ja) | 2012-03-15 |
Family
ID=45907347
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010193785A Pending JP2012054293A (ja) | 2010-08-31 | 2010-08-31 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012054293A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207405A (ja) * | 2013-04-16 | 2014-10-30 | 凸版印刷株式会社 | Icチップ及びicチップの実装方法 |
JP2016219706A (ja) * | 2015-05-25 | 2016-12-22 | リンテック株式会社 | 半導体装置の製造方法 |
JP2017041633A (ja) * | 2015-08-17 | 2017-02-23 | 積水化学工業株式会社 | 半導体装置及び半導体素子保護用材料 |
JP2017147335A (ja) * | 2016-02-17 | 2017-08-24 | 株式会社ダイセル | 硬化性組成物 |
JP2020188186A (ja) * | 2019-05-16 | 2020-11-19 | Towa株式会社 | 半導体装置の製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823005A (ja) * | 1993-09-14 | 1996-01-23 | Toshiba Corp | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート |
JPH10125730A (ja) * | 1996-10-18 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 実装構造体およびその製造方法 |
JP2004087789A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Works Ltd | 半導体装置 |
JP2008106231A (ja) * | 2006-09-29 | 2008-05-08 | Toray Ind Inc | 電子機器用接着剤シート |
JP2008166451A (ja) * | 2006-12-27 | 2008-07-17 | Furukawa Electric Co Ltd:The | チップ保護用フィルム |
JP2008231335A (ja) * | 2007-03-23 | 2008-10-02 | Toray Ind Inc | 電子機器用接着剤シートおよびその製造方法 |
-
2010
- 2010-08-31 JP JP2010193785A patent/JP2012054293A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0823005A (ja) * | 1993-09-14 | 1996-01-23 | Toshiba Corp | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置及び封止用樹脂シート |
JPH10125730A (ja) * | 1996-10-18 | 1998-05-15 | Matsushita Electric Ind Co Ltd | 実装構造体およびその製造方法 |
JP2004087789A (ja) * | 2002-08-27 | 2004-03-18 | Matsushita Electric Works Ltd | 半導体装置 |
JP2008106231A (ja) * | 2006-09-29 | 2008-05-08 | Toray Ind Inc | 電子機器用接着剤シート |
JP2008166451A (ja) * | 2006-12-27 | 2008-07-17 | Furukawa Electric Co Ltd:The | チップ保護用フィルム |
JP2008231335A (ja) * | 2007-03-23 | 2008-10-02 | Toray Ind Inc | 電子機器用接着剤シートおよびその製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014207405A (ja) * | 2013-04-16 | 2014-10-30 | 凸版印刷株式会社 | Icチップ及びicチップの実装方法 |
JP2016219706A (ja) * | 2015-05-25 | 2016-12-22 | リンテック株式会社 | 半導体装置の製造方法 |
JP2017041633A (ja) * | 2015-08-17 | 2017-02-23 | 積水化学工業株式会社 | 半導体装置及び半導体素子保護用材料 |
JP2017147335A (ja) * | 2016-02-17 | 2017-08-24 | 株式会社ダイセル | 硬化性組成物 |
JP2020188186A (ja) * | 2019-05-16 | 2020-11-19 | Towa株式会社 | 半導体装置の製造方法 |
KR20200132698A (ko) * | 2019-05-16 | 2020-11-25 | 토와 가부시기가이샤 | 반도체 장치의 제조 방법 |
KR102397616B1 (ko) * | 2019-05-16 | 2022-05-13 | 토와 가부시기가이샤 | 반도체 장치의 제조 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4682796B2 (ja) | 封止用シート | |
JP4303705B2 (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
JP2004063551A (ja) | 半導体素子表面保護用フィルム及び半導体素子ユニット | |
JP4766200B2 (ja) | 接着剤組成物及び半導体装置の製造方法 | |
WO2010137443A1 (ja) | 回路部材接続用接着剤シート及び半導体装置の製造方法 | |
JP2011140617A (ja) | アンダーフィル形成用接着剤組成物、アンダーフィル形成用接着剤シート及び半導体装置の製造方法 | |
JP4466397B2 (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
JP2006269887A (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
JP3754700B1 (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
JP2012054293A (ja) | 半導体装置の製造方法 | |
JP2017005160A (ja) | ウエハ加工用テープ | |
JP2009010057A (ja) | 電子素子の実装方法 | |
JP2008179820A (ja) | 半導体用接着フィルム及びこれを用いた半導体装置 | |
JP2006206787A (ja) | ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。 | |
JP5811514B2 (ja) | フィルム状接着剤 | |
JP2010245191A (ja) | フィルム状接着剤 | |
JP6662074B2 (ja) | 接着フィルム | |
JP6975006B2 (ja) | ワークの製造方法 | |
CN107393857B (zh) | 片材、胶带及半导体装置的制造方法 | |
JP2016210837A (ja) | 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法 | |
JPWO2019220540A1 (ja) | 半導体装置、並びに、その製造に使用する熱硬化性樹脂組成物及びダイシングダイボンディング一体型テープ | |
JP2010265416A (ja) | フィルム状接着剤 | |
JP7276105B2 (ja) | アンダーフィル用のシート状樹脂組成物、及びそれを用いた半導体装置 | |
JP2012092225A (ja) | 接着フィルム、ダイシングテープ付接着フィルム及びこれを用いた半導体装置 | |
WO2020065783A1 (ja) | フィルム状接着剤、接着シート、並びに半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140710 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140916 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150303 |