JP2016210837A - 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法 - Google Patents

裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法 Download PDF

Info

Publication number
JP2016210837A
JP2016210837A JP2015092983A JP2015092983A JP2016210837A JP 2016210837 A JP2016210837 A JP 2016210837A JP 2015092983 A JP2015092983 A JP 2015092983A JP 2015092983 A JP2015092983 A JP 2015092983A JP 2016210837 A JP2016210837 A JP 2016210837A
Authority
JP
Japan
Prior art keywords
back surface
protective film
surface protective
semiconductor wafer
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015092983A
Other languages
English (en)
Inventor
尚英 高本
Hisahide Takamoto
尚英 高本
龍一 木村
Ryuichi Kimura
龍一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2015092983A priority Critical patent/JP2016210837A/ja
Priority to CN201610274684.3A priority patent/CN106098607A/zh
Priority to KR1020160052158A priority patent/KR20160129756A/ko
Priority to US15/140,620 priority patent/US20160322308A1/en
Priority to TW105113558A priority patent/TW201703172A/zh
Publication of JP2016210837A publication Critical patent/JP2016210837A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561Batch processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67132Apparatus for placing on an insulating substrate, e.g. tape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386Separation by peeling
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486Located on package parts, e.g. encapsulation, leads, package substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54493Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909Post-treatment of the bump connector or bonding area
    • H01L2224/8191Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/81911Chemical cleaning, e.g. etching, flux
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83862Heat curing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

【課題】 第1の本発明の目的は、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出することが可能で、裏面保護フィルムのはみ出しを防止できる裏面保護フィルムなどを提供することである。第2の本発明の目的は、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出できる裏面保護フィルムなどを提供することである。
【解決手段】 第1の本発明は、半導体ウエハの裏面に貼りつけるための裏面保護フィルムなどに関する。裏面保護フィルムの外周は半導体ウエハの外周より小さく、裏面保護フィルムにはノッチが設けられている。第2の本発明は、波長555nmの全光線透過率が3%以上である裏面保護フィルムなどに関する。
【選択図】 図1

Description

本発明は、裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法に関する。
近年、半導体チップなどの半導体素子が基板上にフリップチップボンディングにより実装されたフリップチップ型の半導体装置が広く利用されている。フリップチップ型の半導体装置では、半導体素子の損傷などを防止するために、半導体素子の裏面に裏面保護フィルムが設けられることがある。通常、レーザーで印字されたマーク(以下、「レーザーマーク」という)を視認可能とするために、裏面保護フィルムは着色されている(たとえば、特許文献1参照)。
特許4762959号公報
裏面保護フィルムは着色されているため、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出することは困難である。また、裏面保護フィルムと半導体ウエハを貼り合わせることにより裏面保護フィルムのはみ出しが生じることがある。
第1の本発明の目的は、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出することが可能で、裏面保護フィルムのはみ出しを防止できる裏面保護フィルムおよびフィルムを提供することである。第1の本発明の目的は、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出することが可能で、裏面保護フィルムのはみ出しを防止できる半導体装置の製造方法および保護チップの製造方法を提供することである。
第2の本発明の目的は、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出できる裏面保護フィルムおよびフィルムを提供することである。第2の本発明の目的は、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出できる半導体装置の製造方法および保護チップの製造方法を提供することである。
第1の本発明は、半導体ウエハの裏面に貼りつけるための裏面保護フィルムに関する。裏面保護フィルムの外周は半導体ウエハの外周より小さく、裏面保護フィルムにはノッチが設けられている。裏面保護フィルムの外周が半導体ウエハの外周より小さいことにより、裏面保護フィルムのはみ出しを防止できる。裏面保護フィルムにノッチが設けられていることにより、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出できる。
第1の本発明はまた、セパレータおよびセパレータ上に配置された裏面保護フィルムを含むフィルムに関する。フィルムは、好ましくはロール状をなす。
第1の本発明はまた、半導体ウエハおよび裏面保護フィルムを貼り合わせる工程を含む半導体装置の製造方法に関する。半導体ウエハおよび裏面保護フィルムを貼り合わせる工程は、好ましくは半導体ウエハおよび裏面保護フィルムを貼り合わせることにより積層板を形成する工程である。積層板は、半導体ウエハおよび半導体ウエハの裏面と接した裏面保護フィルムを含む。
裏面保護フィルムを手前に配置し半導体ウエハに対して直角の方向で積層板を見たときに、裏面保護フィルムのノッチが、半導体ウエハに設けられたノッチの輪郭の一部と重なった輪郭をなすことがある。裏面保護フィルムを手前に配置し半導体ウエハに対して直角の方向で積層板を見たときに、半導体ウエハに設けられたノッチの輪郭が、裏面保護フィルムのノッチの輪郭より半導体ウエハの半径方向における外側に位置することもある。
第1の本発明はまた、半導体ウエハおよび裏面保護フィルムを貼り合わせる工程含む保護チップの製造方法に関する。保護チップは、半導体素子および半導体素子の裏面上に配置された保護膜を含む。
本発明者は、裏面保護フィルムにおける波長555nmの全光線透過率を高めることにより、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出できることを見出し、第2の本発明を完成させた。
第2の本発明は、半導体ウエハの裏面に貼りつけるための裏面保護フィルムに関する。裏面保護フィルムにおける波長555nmの全光線透過率が3%以上である。3%以上であることにより、裏面保護フィルムと半導体ウエハを貼り合わせた後に半導体ウエハのノッチを検出できる。
第2の本発明はまた、セパレータおよびセパレータ上に配置された裏面保護フィルムを含むフィルムに関する。
第2の本発明はまた、半導体ウエハおよび裏面保護フィルムを貼り合わせる工程を含む半導体装置の製造方法に関する。
第2の本発明はまた、半導体ウエハおよび裏面保護フィルムを貼り合わせる工程を含む保護チップの製造方法に関する。保護チップは、半導体素子および半導体素子の裏面上に配置された保護膜を含む。
実施形態1におけるフィルムの概略平面図である。 フィルムの一部の概略断面図である。 裏面保護フィルムの概略平面図である。 半導体ウエハの概略平面図である。 積層板の概略平面図である。 半導体装置の製造工程の概略断面図である。 半導体装置の製造工程の概略断面図である。 半導体装置の製造工程の概略断面図である。 変形例1における積層板の概略平面図である。 変形例2における裏面保護フィルムの概略平面図である。 変形例3における裏面保護フィルムの概略平面図である。 実施形態2におけるフィルムの概略平面図である。 フィルムの一部の概略断面図である。 裏面保護フィルムの概略平面図である。 積層板の概略平面図である。 半導体装置の製造工程の概略断面図である。 半導体装置の製造工程の概略断面図である。 半導体装置の製造工程の概略断面図である。
以下に実施形態を掲げ、本発明を詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。
[実施形態1]
(半導体装置の製造方法・保護チップ5の製造方法)
図1および図2に示すように、フィルム1はロール状をなす。フィルム1は、セパレータ12およびセパレータ12上に配置された裏面保護フィルム111a、111b、111c、……、111m(以下、「裏面保護フィルム111」と総称する。)を含む。フィルム1は、裏面保護フィルム111上に配置されたセパレータ13をさらに含む。裏面保護フィルム111は、セパレータ12と接する第1面、および第1面に対向した第2面で両面を定義できる。第2面はセパレータ13と接する。
裏面保護フィルム111aと裏面保護フィルム111bのあいだの距離、裏面保護フィルム111bと裏面保護フィルム111cのあいだの距離、……裏面保護フィルム111lと裏面保護フィルム111mのあいだの距離は一定である。セパレータ13は、巻芯と接する第1端、および第1端と対をなす第2端で両端を定義できる。ノッチ101a、101b、101c、……、101m(以下、「ノッチ101」と総称する。)は、第1端と第2端を結ぶ方向の第1端よりに位置する。第1端よりに位置することにより、裏面保護フィルム111と半導体ウエハ4を容易に貼り合わせることができる。
図3に示すように、裏面保護フィルム111は、ノッチ101が設けられた円盤状をなす。
裏面保護フィルム111に設けられたノッチ101の形状は、ノッチ41の一部の形状と同じである。裏面保護フィルム111にノッチ101が設けられていることにより、裏面保護フィルム111と半導体ウエハ4を貼り合わせた後に半導体ウエハ4のノッチ41を検出できる。
裏面保護フィルム111の外周は、半導体ウエハ4の外周より小さい。裏面保護フィルム111の外周が小さいことにより、裏面保護フィルム111のはみ出しを防止できる。
図4に示すように、半導体ウエハ4にはノッチ41が設けられている。半導体ウエハ4は、回路面、および回路面に対向した裏面(非回路面、非電極形成面などとも称される)で両面を定義できる。半導体ウエハ4としては、シリコンウエハを好適に用いることができる。
図5に示すように、裏面保護フィルム111と半導体ウエハ4を貼り合わせることにより積層板7を形成する。具体的には、セパレータ13を剥離し、裏面保護フィルム111と半導体ウエハ4を貼り合わせることにより積層板7を形成する。
積層板7は、半導体ウエハ4および半導体ウエハ4の裏面と接した裏面保護フィルム111を含む。裏面保護フィルム111を手前に配置し半導体ウエハ4に対して直角の方向で積層板7を見たときに、裏面保護フィルム111のノッチ101は、半導体ウエハ4のノッチ41の輪郭の一部と重なった輪郭をなす。
必要に応じて積層板7を加熱することにより、裏面保護フィルム111を硬化する。加熱温度は適宜設定できる。
ノッチ41を検出するための検出センサーにより、裏面保護フィルム111と接した半導体ウエハ4のノッチ41を検出する。これにより、半導体ウエハ4に設けられたノッチ41の位置情報を得ることが可能で、裏面保護フィルム111におけるレーザーをあてる領域を特定できる。検出センサーとしては、マイクロスコープなどが挙げられる。
必要に応じて積層板7の裏面保護フィルム111にレーザーで印字する。なお、レーザーで印字する際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー(COレーザー)、エキシマレーザー(ArFレーザー、KrFレーザー、XeClレーザー、XeFレーザーなど)が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、YAGレーザー(Nd:YAGレーザーなど)、YVOレーザーが好適である。
ノッチ41を検出するための検出センサーにより、裏面保護フィルム111と接した半導体ウエハ4のノッチ41を検出する。これにより、半導体ウエハ4に設けられたノッチ41の位置情報を得ることが可能で、半導体ウエハ4の位置とダイシングテープ17の位置を合わせることができる。
図6に示すように、積層板7とダイシングテープ17を貼り合わせる。ダイシングテープ17は、基材171および基材171上に配置された粘着剤層172を含む。粘着剤層172は、放射線により硬化する性質を有することが好ましい。放射線としては紫外線が好ましい。
図7に示すように、半導体ウエハ4のダイシングを行う。これにより、保護チップ5を形成する。保護チップ5は、半導体素子41および半導体素子41の裏面上に配置された保護膜112を含む。半導体素子41は、回路面(表面、回路パターン形成面、電極形成面などとも称される)、および回路面に対向した裏面で両面を定義できる。ダイシングは、ダイシングテープ17を吸着台8に真空吸着させた状態で、たとえば、半導体ウエハ4の回路面側から常法に従い行われる。フルカットと呼ばれる切断方式などを採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。半導体素子41は、好ましくはフリップチップである。
次いで、保護チップ5を粘着剤層172から剥離する。すなわち、保護チップ5をピックアップする。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。たとえば、保護チップ5をニードルによって突き上げ、突き上げられた保護チップ5をピックアップ装置によってピックアップする方法などが挙げられる。
図8に示すように、フリップチップボンディング方式(フリップチップ実装方式)により、保護チップ5を被着体6に固定する。具体的には、半導体素子41の回路面が被着体6と対向する形態で、保護チップ5を被着体6に固定する。たとえば、半導体素子41の回路面上に設けられたバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材61を溶融させることにより、半導体素子41と被着体6との電気的導通を確保し、保護チップ5を被着体6に固定することができる(フリップチップボンディング工程)。このとき、保護チップ5と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30μm〜300μm程度である。なお、保護チップ5を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、保護チップ5と被着体6との対向面や間隙を洗浄し、間隙に封止材(封止樹脂など)を充填させて封止することができる。
被着体6としては、リードフレームや回路基板(配線回路基板など)などの基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、たとえば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板などが挙げられる。
バンプや導電材の材質としては、特に限定されず、たとえば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材などの半田類(合金)や、金系金属材、銅系金属材などが挙げられる。
なお、導電材61の溶融時の温度は、通常、260℃程度(たとえば、250℃〜300℃)である。裏面保護フィルム111がエポキシ樹脂を含むことにより、かかる温度に耐えることが可能である。
本工程では、保護チップ5と被着体6との対向面(電極形成面)や間隙の洗浄を行うのが好ましい。洗浄に用いられる洗浄液としては、特に制限されず、たとえば、有機系の洗浄液や、水系の洗浄液が挙げられる。
次に、フリップチップボンディングされた保護チップ5と被着体6との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、たとえば165℃〜185℃で、数分間キュアすることができる。また、当該工程により、保護膜112を完全にまたはほぼ完全に熱硬化させることができる。さらに、保護膜112は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、保護膜112を熱硬化させるための工程を新たに追加する必要がない。
封止樹脂としては、絶縁性を有する樹脂(絶縁樹脂)であれば特に制限されない。封止樹脂としては、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、たとえば、エポキシ樹脂を含む樹脂組成物などが挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂(フェノール樹脂など)や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができる。封止樹脂の形状は、フィルム状、タブレット状などである。
以上の方法により得られた半導体装置(フリップチップ実装の半導体装置)は、被着体6および被着体6に固定された保護チップ5を含む。かかる半導体装置の保護膜112にレーザーで印字することが可能である。
フリップチップ実装方式で実装された半導体装置は、ダイボンディング実装方式で実装された半導体装置よりも、薄く、小さい。このため、各種の電子機器・電子部品またはそれらの材料・部材として好適に用いることができる。具体的には、フリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」、「PHS」、小型のコンピュータ(たとえば、いわゆる「PDA」(携帯情報端末)、いわゆる「ノートパソコン」、いわゆる「ネットブック(商標)」、いわゆる「ウェアラブルコンピュータ」など)、「携帯電話」およびコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ(商標)」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器(持ち運び可能な電子機器)などが挙げられるが、もちろん、モバイル型以外(設置型など)の電子機器(たとえば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器(ハードディスクレコーダー、DVDプレイヤーなど)、プロジェクター、マイクロマシンなど)などであってもよい。また、電子部品または、電子機器・電子部品の材料・部材としては、たとえば、いわゆる「CPU」の部材、各種記憶装置(いわゆる「メモリー」、ハードディスクなど)の部材などが挙げられる。
以上のとおり、半導体装置の製造方法は、半導体ウエハ4と裏面保護フィルム111を貼り合わせる工程を含む。半導体装置の製造方法は、半導体ウエハ4と裏面保護フィルム111を貼り合わせる工程の後に、レーザーで裏面保護フィルム111に印字する工程をさらに含む。レーザーで裏面保護フィルム111に印字する工程は、半導体ウエハ4のノッチ41を検出するステップを含む。半導体装置の製造方法は、半導体ウエハ4と裏面保護フィルム111を貼り合わせる工程により形成された積層板7とダイシングテープ17を貼り合わせる工程をさらに含む。積層板7とダイシングテープ17を貼り合わせる工程は、半導体ウエハ4のノッチ41を検出するステップを含む。
積層板7とダイシングテープ17を貼り合わせる工程の後に、ダイシングにより保護チップ5を形成する工程をさらに含む。半導体装置の製造方法は、保護チップ5を被着体6に固定する工程をさらに含む。保護チップ5を被着体6に固定する工程は、好ましくはフリップチップ接続により、保護チップ5を被着体6に固定する工程である。
(裏面保護フィルム111)
裏面保護フィルム111は有色であることが好ましい。裏面保護フィルム111が有色であることにより、レーザーマークを容易に視認できる。裏面保護フィルム111は、たとえば、黒色、青色、赤色などの濃色であることが好ましい。黒色が特に好ましい。
濃色とは、基本的には、L***表色系で規定されるL*が、60以下(0〜60)[好ましくは50以下(0〜50)、さらに好ましくは40以下(0〜40)]となる濃い色のことを意味している。
また、黒色とは、基本的には、L***表色系で規定されるL*が、35以下(0〜35)[好ましくは30以下(0〜30)、さらに好ましくは25以下(0〜25)]となる黒色系色のことを意味している。なお、黒色において、L***表色系で規定されるa*やb*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、たとえば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(中でも0またはほぼ0)であることが好適である。
なお、L***表色系で規定されるL*、a*、b*は、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L***表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L***)表色系と称される色空間のことを意味している。また、L***表色系は、日本工業規格では、JIS Z 8729に規定されている。
裏面保護フィルム111は通常、未硬化状態である。未硬化状態は半硬化状態を含む。裏面保護フィルム111は、好ましくは半硬化状態である。
85℃および85%RHの雰囲気下で168時間放置したときの、裏面保護フィルム111の吸湿率は、好ましくは1重量%以下、より好ましくは0.8重量%以下である。1重量%以下であることにより、レーザーマーキング性を向上できる。吸湿率は、無機充填剤の含有量などによってコントロールできる。
裏面保護フィルム111における吸湿率の測定方法は、以下のとおりである。すなわち、85℃、85%RHの恒温恒湿槽に裏面保護フィルム111を168時間放置し、放置前後の重量減少率から、吸湿率を求める。
裏面保護フィルム111を硬化させることにより得られる硬化物を、85℃および85%RHの雰囲気下で168時間放置したときの吸湿率は、好ましくは1重量%以下、より好ましくは0.8重量%以下である。1重量%以下であることにより、レーザーマーキング性を向上できる。吸湿率は、無機充填剤の含有量などによってコントロールできる。
硬化物における吸湿率の測定方法は、以下のとおりである。すなわち、85℃、85%RHの恒温恒湿槽に硬化物を168時間放置し、放置前後の重量減少率から、吸湿率を求める。
裏面保護フィルム111におけるエタノール抽出のゲル分率は、好ましくは50%以上、より好ましくは70%以上、よりさらに好ましくは90%以上である。50%以上であると、半導体製造プロセスにおける治具などへの固着を防ぐことができる。
なお、裏面保護フィルム111のゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。
裏面保護フィルム111の未硬化状態における23℃での引張貯蔵弾性率は、好ましくは0.5GPa以上、より好ましくは0.75GPa以上、さらに好ましくは1GPa以上である。1GPa以上であると、裏面保護フィルム111がキャリアテープに付着することを防止できる。23℃での引張貯蔵弾性率の上限は、たとえば50GPaである。23℃での引張貯蔵弾性率は、樹脂成分の種類やその含有量、充填材の種類やその含有量などによりコントロールすることができる。
裏面保護フィルム111は導電性であっても、非導電性であってもよい。
裏面保護フィルム111の半導体ウエハ4に対する接着力(23℃、剥離角度180°、剥離速度300mm/分)は、好ましくは1N/10mm幅以上、より好ましくは2N/10mm幅以上、さらに好ましくは4N/10mm幅以上である。一方、かかる接着力は、好ましくは10N/10mm幅以下である。1N/10mm幅以上であることにより、優れた密着性で半導体ウエハ4や半導体素子に貼着されており、浮きなどの発生を防止することができる。また、半導体ウエハ4のダイシングの際にチップ飛びが発生するのを防止することもできる。なお、裏面保護フィルム111の半導体ウエハ4に対する接着力は、たとえば、次の通りにして測定した値である。すなわち、裏面保護フィルム111の一方の面に、粘着テープ(商品名「BT315」日東電工株式会社製)を貼着して裏面補強する。その後、裏面補強した長さ150mm、幅10mmの裏面保護フィルム111の表面(おもてめん)に、厚み0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせる。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置する。静置後、剥離試験機(商品名「オートグラフAGS−J」島津製作所社製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された裏面保護フィルム111を引き剥がす。裏面保護フィルム111の半導体ウエハ4に対する接着力は、このときの裏面保護フィルム111と半導体ウエハ4との界面で剥離させて測定された値(N/10mm幅)である。
裏面保護フィルム111の厚みは、好ましくは2μm以上、より好ましくは4μm以上、さらに好ましくは6μm以上、特に好ましくは10μm以上である。一方、裏面保護フィルム111の厚みは、好ましくは200μm以下、より好ましくは160μm以下、さらに好ましくは100μm以下、よりさらに好ましくは80μm以下、特に好ましくは50μm以下である。
裏面保護フィルム111は、好ましくは着色剤を含む。着色剤としては、たとえば、染料、顔料を挙げることができる。なかでも、染料が好ましい。
染料としては、濃色系染料が好ましい。濃色系染料としては、たとえば、黒色染料、青色染料、赤色染料などを挙げることができる。なかでも、黒色染料が好ましい。色材は単独でまたは2種以上を組み合わせて用いることができる。
裏面保護フィルム111における着色剤の含有量は、好ましくは0.5重量%以上、より好ましくは1重量%以上、さらに好ましくは2重量%以上である。裏面保護フィルム111における着色剤の含有量は、好ましくは10重量%以下、より好ましくは8重量%以下、さらに好ましくは5重量%以下である。
裏面保護フィルム111は、熱可塑性樹脂を含むことができる。
熱可塑性樹脂としては、たとえば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などの飽和ポリエステル樹脂、ポリアミドイミド樹脂、またはフッ素樹脂などが挙げられる。熱可塑性樹脂は単独でまたは2種以上を併用して用いることができる。なかでも、アクリル樹脂、フェノキシ樹脂が好適である。
アクリル樹脂としては、特に限定されるものではなく、炭素数30以下(好ましくは炭素数4〜18、さらに好ましくは炭素数6〜10、特に好ましくは炭素数8または9)の直鎖もしくは分岐のアルキル基を有するアクリル酸またはメタクリル酸のエステルの1種または2種以上を成分とする重合体などが挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。アルキル基としては、たとえば、メチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基(ラウリル基)、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基などが挙げられる。
また、アクリル樹脂を形成するための他のモノマー(アルキル基の炭素数が30以下のアクリル酸またはメタクリル酸のアルキルエステル以外のモノマー)としては、特に限定されるものではなく、たとえば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸もしくはクロトン酸などの様なカルボキシル基含有モノマー、無水マレイン酸もしくは無水イタコン酸などの様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリルもしくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレートなどの様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレートもしくは(メタ)アクリロイルオキシナフタレンスルホン酸などの様なスルホン酸基含有モノマー、または2−ヒドロキシエチルアクリロイルホスフェートなどの様な燐酸基含有モノマーなどが挙げられる。なお、(メタ)アクリル酸とはアクリル酸および/またはメタクリル酸をいい、本発明の(メタ)とは全て同様の意味である。
裏面保護フィルム111における熱可塑性樹脂の含有量は、好ましくは10重量%以上、より好ましくは30重量%以上である。裏面保護フィルム111における熱可塑性樹脂の含有量は、好ましくは90重量%以下、より好ましくは70重量%以下である。
裏面保護フィルム111は、熱硬化性樹脂を含むことができる。
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂などが挙げられる。熱硬化性樹脂は、単独でまたは2種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物など含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては、特に限定は無く、たとえば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、ビスフェノールAF型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂などの二官能エポキシ樹脂や多官能エポキシ樹脂、またはヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂もしくはグリシジルアミン型エポキシ樹脂などのエポキシ樹脂を用いることができる。
なかでも、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性などに優れるからである。
さらに、フェノール樹脂は、エポキシ樹脂の硬化剤として作用するものであり、たとえば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂などのノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレンなどのポリオキシスチレンなどが挙げられる。フェノール樹脂は単独でまたは2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
エポキシ樹脂とフェノール樹脂の配合割合は、たとえば、エポキシ樹脂中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5当量〜2.0当量になるように配合することが好適である。より好適なのは、0.8当量〜1.2当量である。
裏面保護フィルム111における熱硬化性樹脂の含有量は、好ましくは2重量%以上、より好ましくは5重量%以上である。裏面保護フィルム111における熱硬化性樹脂の含有量は、好ましくは40重量%以下、より好ましくは20重量%以下である。
裏面保護フィルム111は、エポキシ樹脂とフェノール樹脂の熱硬化促進触媒を含むことができる。熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独でまたは2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、たとえば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
裏面保護フィルム111を予めある程度架橋させておくため、作製に際し、重合体の分子鎖末端の官能基などと反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、たとえば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、架橋剤は単独でまたは2種以上組み合わせて使用することができる。
イソシアネート系架橋剤としては、たとえば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートL」]、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートHL」]なども用いられる。また、エポキシ系架橋剤としては、たとえば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
裏面保護フィルム111は、充填剤を含むことができる。充填剤を含むことにより、裏面保護フィルム111の弾性率の調節などを図ることができる。
充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。無機充填剤としては、たとえば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、アルミナ、酸化ベリリウム、炭化珪素、窒化珪素などのセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、または合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独でまたは2種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は0.1μm〜80μmの範囲内であることが好ましい。無機充填剤の平均粒径は、たとえば、レーザー回折型粒度分布測定装置によって測定することができる。
裏面保護フィルム111における充填剤の含有量は、好ましくは10重量%以上、より好ましくは20重量%以上である。裏面保護フィルム111における充填剤の含有量は、好ましくは70重量%以下、より好ましくは50重量%以下である。
裏面保護フィルム111は、他の添加剤を適宜含むことができる。他の添加剤としては、たとえば、難燃剤、シランカップリング剤、イオントラップ剤、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
難燃剤としては、たとえば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂などが挙げられる。難燃剤は、単独で、または2種以上を併用して用いることができる。シランカップリング剤としては、たとえば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシランなどが挙げられる。シランカップリング剤は、単独でまたは2種以上を併用して用いることができる。イオントラップ剤としては、たとえばハイドロタルサイト類、水酸化ビスマスなどが挙げられる。イオントラップ剤は、単独でまたは2種以上を併用して用いることができる。
熱硬化性樹脂、熱可塑性樹脂および溶媒などを混合して混合液を調製し、混合液を剥離紙上に塗布し乾燥する方法などにより、裏面保護フィルム111を得ることができる。
(セパレータ12)
セパレータ12としては、ポリエチレンテレフタレート(PET)フィルムなどが挙げられる。セパレータ12は、好ましくは離型処理が施されたものである。セパレータ12の厚みは適宜設定できる。
(セパレータ13)
セパレータ13としては、ポリエチレンテレフタレート(PET)フィルムなどが挙げられる。セパレータ13は、好ましくは離型処理が施されたものである。セパレータ13の厚みは適宜設定できる。
(変形例1)
図9に示すように、裏面保護フィルム111を手前に配置し半導体ウエハ4に対して直角の方向で積層板7を見たときに、積層板7は特定の形状をなす。すなわち、半導体ウエハ4のノッチ41の輪郭が、裏面保護フィルム111のノッチ101の輪郭より半導体ウエハ4の半径方向における外側に位置する。
(変形例2)
図10に示すように、ノッチ101はV字状である。
(変形例3)
図11に示すように、ノッチ101は矩形状である。
(変形例4)
ノッチ101はノッチ41と相似する。ノッチ101はノッチ41より大きい。
(変形例5)
ノッチ101の形状は、ノッチ41の形状と同一である。
(変形例6)
裏面保護フィルム111は、第1層および第1層上配置された第2層を含む複層形状をなす。
(その他の変形例)
変形例1〜変形例6などは、任意に組み合わせることができる。
[実施形態2]
以下に実施形態2を説明する。実施形態1で説明した部材と同一の部材の説明は基本的に省略する。
(半導体装置の製造方法)
図12および図13に示すように、フィルム9はロール状をなす。フィルム9は、セパレータ12およびセパレータ12上に配置された裏面保護フィルム911a、911b、911c、……、911m(以下、「裏面保護フィルム911」と総称する。)を含む。フィルム9は、裏面保護フィルム911上に配置されたセパレータ13をさらに含む。裏面保護フィルム911は、セパレータ12と接する第1面、および第1面に対向した第2面で両面を定義できる。第2面はセパレータ13と接する。
裏面保護フィルム911aと裏面保護フィルム911bのあいだの距離、裏面保護フィルム911bと裏面保護フィルム911cのあいだの距離、……裏面保護フィルム911lと裏面保護フィルム911mのあいだの距離は一定である。
図14に示すように、裏面保護フィルム911は円盤状をなす。
裏面保護フィルム911の外周は、半導体ウエハ4の外周より小さい。裏面保護フィルム911の外周が小さいことにより、裏面保護フィルム911のはみ出しを防止できる。
図15に示すように、裏面保護フィルム911と半導体ウエハ4を貼り合わせることにより積層板2を形成する。具体的には、セパレータ13を剥離し、裏面保護フィルム911と半導体ウエハ4を貼り合わせることにより積層板2を形成する。
積層板2は、半導体ウエハ4および半導体ウエハ4の裏面と接した裏面保護フィルム911を含む。
必要に応じて積層板2を加熱することにより、裏面保護フィルム911を硬化する。加熱温度は適宜設定できる。
ノッチ41を検出するための検出センサーにより、裏面保護フィルム911と接した半導体ウエハ4のノッチ41を検出する。これにより、半導体ウエハ4に設けられたノッチ41の位置情報を得ることが可能で、裏面保護フィルム911におけるレーザーをあてる領域を特定できる。検出センサーとしては、マイクロスコープ、透過型センサー、反射型センサーなどが挙げられる。
必要に応じて積層板2の裏面保護フィルム911にレーザーで印字する。
ノッチ41を検出するための検出センサーにより、裏面保護フィルム911と接した半導体ウエハ4のノッチ41を検出する。これにより、半導体ウエハ4に設けられたノッチ41の位置情報を得ることが可能で、半導体ウエハ4の位置とダイシングテープ17の位置を合わせることができる。
図16に示すように、積層板2とダイシングテープ17を貼り合わせる。
図17に示すように、半導体ウエハ4のダイシングを行う。これにより、保護チップ3を形成する。保護チップ3は、半導体素子41および半導体素子41の裏面上に配置された保護膜912を含む。半導体素子41は、回路面(表面、回路パターン形成面、電極形成面などとも称される)、および回路面に対向した裏面で両面を定義できる。ダイシングは、ダイシングテープ17を吸着台8に真空吸着させた状態で、たとえば、半導体ウエハ4の回路面側から常法に従い行われる。フルカットと呼ばれる切断方式などを採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。
次いで、保護チップ3を粘着剤層172から剥離する。すなわち、保護チップ3をピックアップする。
図18に示すように、フリップチップボンディング方式(フリップチップ実装方式)により、保護チップ3を被着体6に固定する。具体的には、半導体素子41の回路面が被着体6と対向する形態で、保護チップ3を被着体6に固定する。たとえば、半導体素子41の回路面上に設けられたバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材61を溶融させることにより、半導体素子41と被着体6との電気的導通を確保し、保護チップ3を被着体6に固定することができる(フリップチップボンディング工程)。このとき、保護チップ3と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30μm〜300μm程度である。なお、保護チップ3を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、保護チップ3と被着体6との対向面や間隙を洗浄し、間隙に封止材(封止樹脂など)を充填させて封止することができる。
本工程では、保護チップ3と被着体6との対向面(電極形成面)や間隙の洗浄を行うのが好ましい。
次に、フリップチップボンディングされた保護チップ3と被着体6との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、たとえば165℃〜185℃で、数分間キュアすることができる。また、当該工程により、裏面保護フィルム911を完全にまたはほぼ完全に熱硬化させることができる。さらに、裏面保護フィルム911は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、裏面保護フィルム911を熱硬化させるための工程を新たに追加する必要がない。
以上の方法により得られた半導体装置(フリップチップ実装の半導体装置)は、被着体6および被着体6に固定された保護チップ3を含む。かかる半導体装置の保護膜912にレーザーで印字することが可能である。
以上のとおり、半導体装置の製造方法は、半導体ウエハ4と裏面保護フィルム911を貼り合わせる工程を含む。半導体装置の製造方法は、半導体ウエハ4と裏面保護フィルム911を貼り合わせる工程の後に、レーザーで裏面保護フィルム911に印字する工程をさらに含む。レーザーで裏面保護フィルム911に印字する工程は、半導体ウエハ4のノッチ41を検出するステップを含む。半導体装置の製造方法は、半導体ウエハ4と裏面保護フィルム911を貼り合わせる工程により形成された積層板2とダイシングテープ17を貼り合わせる工程をさらに含む。積層板2とダイシングテープ17を貼り合わせる工程は、半導体ウエハ4のノッチ41を検出するステップを含む。
半導体装置の製造方法は、積層板2とダイシングテープ17を貼り合わせる工程の後に、ダイシングにより保護チップ3を形成する工程をさらに含む。半導体装置の製造方法は、保護チップ3を被着体6に固定する工程をさらに含む。保護チップ3を被着体6に固定する工程は、好ましくはフリップチップ接続により、保護チップ3を被着体6に固定する工程である。
(裏面保護フィルム911)
裏面保護フィルム911における波長555nmの全光線透過率は3%以上、好ましくは5%以上、より好ましくは7%以上である。3%以上であることにより、裏面保護フィルム911と半導体ウエハ4を貼り合わせた後に半導体ウエハ4のノッチ41を検出できる。裏面保護フィルム911における波長555nmの全光線透過率の上限は、たとえば50%、30%、20%である。
波長555nmの全光線透過率は、裏面保護フィルム911の厚み、着色剤の種類などによってコントロールできる。たとえば、裏面保護フィルム911の厚みを小さくすること、着色剤として顔料を使用することにより、波長555nmの全光線透過率を高めることができる。
裏面保護フィルム911は有色であることが好ましい。裏面保護フィルム911が有色であることにより、レーザーマークを容易に視認できる。裏面保護フィルム911は、たとえば、黒色、青色、赤色などの濃色であることが好ましい。黒色が特に好ましい。
濃色とは、基本的には、L***表色系で規定されるL*が、60以下(0〜60)[好ましくは50以下(0〜50)、さらに好ましくは40以下(0〜40)]となる濃い色のことを意味している。
また、黒色とは、基本的には、L***表色系で規定されるL*が、35以下(0〜35)[好ましくは30以下(0〜30)、さらに好ましくは25以下(0〜25)]となる黒色系色のことを意味している。なお、黒色において、L***表色系で規定されるa*やb*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、たとえば、両方とも、−10〜10であることが好ましく、より好ましくは−5〜5であり、特に−3〜3の範囲(中でも0またはほぼ0)であることが好適である。
なお、L***表色系で規定されるL*、a*、b*は、色彩色差計(商品名「CR−200」ミノルタ社製;色彩色差計)を用いて測定することにより求められる。なお、L***表色系は、国際照明委員会(CIE)が1976年に推奨した色空間であり、CIE1976(L***)表色系と称される色空間のことを意味している。また、L***表色系は、日本工業規格では、JIS Z 8729に規定されている。
裏面保護フィルム911は通常、未硬化状態である。未硬化状態は半硬化状態を含む。裏面保護フィルム911は、好ましくは半硬化状態である。
85℃および85%RHの雰囲気下で168時間放置したときの、裏面保護フィルム911の吸湿率は、好ましくは1重量%以下、より好ましくは0.8重量%以下である。1重量%以下であることにより、レーザーマーキング性を向上できる。吸湿率は、無機充填剤の含有量などによってコントロールできる。
裏面保護フィルム911における吸湿率の測定方法は、以下のとおりである。すなわち、85℃、85%RHの恒温恒湿槽に裏面保護フィルム911を168時間放置し、放置前後の重量減少率から、吸湿率を求める。
裏面保護フィルム911を硬化させることにより得られる硬化物を、85℃および85%RHの雰囲気下で168時間放置したときの吸湿率は、好ましくは1重量%以下、より好ましくは0.8重量%以下である。1重量%以下であることにより、レーザーマーキング性を向上できる。吸湿率は、無機充填剤の含有量などによってコントロールできる。
硬化物における吸湿率の測定方法は、以下のとおりである。すなわち、85℃、85%RHの恒温恒湿槽に硬化物を168時間放置し、放置前後の重量減少率から、吸湿率を求める。
裏面保護フィルム911におけるエタノール抽出のゲル分率は、好ましくは50%以上、より好ましくは70%以上、よりさらに好ましくは90%以上である。50%以上であると、半導体製造プロセスにおける治具などへの固着を防ぐことができる。
なお、裏面保護フィルム911のゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。
裏面保護フィルム911の未硬化状態における23℃での引張貯蔵弾性率は、好ましくは0.5GPa以上、より好ましくは0.75GPa以上、さらに好ましくは1GPa以上である。1GPa以上であると、裏面保護フィルム911がキャリアテープに付着することを防止できる。23℃での引張貯蔵弾性率の上限は、たとえば50GPaである。23℃での引張貯蔵弾性率は、樹脂成分の種類やその含有量、充填材の種類やその含有量などによりコントロールすることができる。
裏面保護フィルム911は導電性であっても、非導電性であってもよい。
裏面保護フィルム911の半導体ウエハ4に対する接着力(23℃、剥離角度180°、剥離速度300mm/分)は、好ましくは1N/10mm幅以上、より好ましくは2N/10mm幅以上、さらに好ましくは4N/10mm幅以上である。一方、かかる接着力は、好ましくは10N/10mm幅以下である。1N/10mm幅以上であることにより、優れた密着性で半導体ウエハ4や半導体素子に貼着されており、浮きなどの発生を防止することができる。また、半導体ウエハ4のダイシングの際にチップ飛びが発生するのを防止することもできる。なお、裏面保護フィルム911の半導体ウエハ4に対する接着力は、たとえば、次の通りにして測定した値である。すなわち、裏面保護フィルム911の一方の面に、粘着テープ(商品名「BT315」日東電工株式会社製)を貼着して裏面補強する。その後、裏面補強した長さ150mm、幅10mmの裏面保護フィルム911の表面(おもてめん)に、厚み0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせる。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置する。静置後、剥離試験機(商品名「オートグラフAGS−J」島津製作所社製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された裏面保護フィルム911を引き剥がす。裏面保護フィルム911の半導体ウエハ4に対する接着力は、このときの裏面保護フィルム911と半導体ウエハ4との界面で剥離させて測定された値(N/10mm幅)である。
裏面保護フィルム911の厚みは、好ましくは2μm以上、より好ましくは4μm以上、さらに好ましくは6μm以上、特に好ましくは10μm以上である。一方、裏面保護フィルム911の厚みは、好ましくは200μm以下、より好ましくは160μm以下、さらに好ましくは100μm以下、よりさらに好ましくは80μm以下、特に好ましくは50μm以下である。
裏面保護フィルム911は、好ましくは着色剤を含む。着色剤としては、たとえば、染料、顔料を挙げることができる。なかでも、染料が好ましい。
染料としては、濃色系染料が好ましい。濃色系染料としては、たとえば、黒色染料、青色染料、赤色染料などを挙げることができる。なかでも、黒色染料が好ましい。色材は単独でまたは2種以上を組み合わせて用いることができる。
裏面保護フィルム911における着色剤の含有量は、好ましくは0.5重量%以上、より好ましくは1重量%以上、さらに好ましくは2重量%以上である。裏面保護フィルム911における着色剤の含有量は、好ましくは10重量%以下、より好ましくは8重量%以下、さらに好ましくは5重量%以下である。
裏面保護フィルム911は、熱可塑性樹脂を含むことができる。
熱可塑性樹脂としては、たとえば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、6−ナイロンや6,6−ナイロンなどのポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、PET(ポリエチレンテレフタレート)やPBT(ポリブチレンテレフタレート)などの飽和ポリエステル樹脂、ポリアミドイミド樹脂、またはフッ素樹脂などが挙げられる。熱可塑性樹脂は単独でまたは2種以上を併用して用いることができる。なかでも、アクリル樹脂、フェノキシ樹脂が好適である。
アクリル樹脂としては、特に限定されるものではなく、炭素数30以下(好ましくは炭素数4〜18、さらに好ましくは炭素数6〜10、特に好ましくは炭素数8または9)の直鎖もしくは分岐のアルキル基を有するアクリル酸またはメタクリル酸のエステルの1種または2種以上を成分とする重合体などが挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。アルキル基としては、たとえば、メチル基、エチル基、プロピル基、イソプロピル基、n−ブチル基、t−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、2−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基(ラウリル基)、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基などが挙げられる。
また、アクリル樹脂を形成するための他のモノマー(アルキル基の炭素数が30以下のアクリル酸またはメタクリル酸のアルキルエステル以外のモノマー)としては、特に限定されるものではなく、たとえば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸もしくはクロトン酸などの様なカルボキシル基含有モノマー、無水マレイン酸もしくは無水イタコン酸などの様な酸無水物モノマー、(メタ)アクリル酸2−ヒドロキシエチル、(メタ)アクリル酸2−ヒドロキシプロピル、(メタ)アクリル酸4−ヒドロキシブチル、(メタ)アクリル酸6−ヒドロキシヘキシル、(メタ)アクリル酸8−ヒドロキシオクチル、(メタ)アクリル酸10−ヒドロキシデシル、(メタ)アクリル酸12−ヒドロキシラウリルもしくは(4−ヒドロキシメチルシクロヘキシル)−メチルアクリレートなどの様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、2−(メタ)アクリルアミド−2−メチルプロパンスルホン酸、(メタ)アクリルアミドプロパンスルホン酸、スルホプロピル(メタ)アクリレートもしくは(メタ)アクリロイルオキシナフタレンスルホン酸などの様なスルホン酸基含有モノマー、または2−ヒドロキシエチルアクリロイルホスフェートなどの様な燐酸基含有モノマーなどが挙げられる。なお、(メタ)アクリル酸とはアクリル酸および/またはメタクリル酸をいい、本発明の(メタ)とは全て同様の意味である。
裏面保護フィルム911における熱可塑性樹脂の含有量は、好ましくは10重量%以上、より好ましくは30重量%以上である。裏面保護フィルム911における熱可塑性樹脂の含有量は、好ましくは90重量%以下、より好ましくは70重量%以下である。
裏面保護フィルム911は、熱硬化性樹脂を含むことができる。
熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂などが挙げられる。熱硬化性樹脂は、単独でまたは2種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物など含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては、特に限定は無く、たとえば、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ビスフェノールS型エポキシ樹脂、臭素化ビスフェノールA型エポキシ樹脂、水添ビスフェノールA型エポキシ樹脂、ビスフェノールAF型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂などの二官能エポキシ樹脂や多官能エポキシ樹脂、またはヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂もしくはグリシジルアミン型エポキシ樹脂などのエポキシ樹脂を用いることができる。
なかでも、ノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性などに優れるからである。
さらに、フェノール樹脂は、エポキシ樹脂の硬化剤として作用するものであり、たとえば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、tert−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂などのノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレンなどのポリオキシスチレンなどが挙げられる。フェノール樹脂は単独でまたは2種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
エポキシ樹脂とフェノール樹脂の配合割合は、たとえば、エポキシ樹脂中のエポキシ基1当量当たりフェノール樹脂中の水酸基が0.5当量〜2.0当量になるように配合することが好適である。より好適なのは、0.8当量〜1.2当量である。
裏面保護フィルム911における熱硬化性樹脂の含有量は、好ましくは2重量%以上、より好ましくは5重量%以上である。裏面保護フィルム911における熱硬化性樹脂の含有量は、好ましくは40重量%以下、より好ましくは20重量%以下である。
裏面保護フィルム911は、エポキシ樹脂とフェノール樹脂の熱硬化促進触媒を含むことができる。熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独でまたは2種以上を組み合わせて用いることができる。熱硬化促進触媒としては、たとえば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
裏面保護フィルム911を予めある程度架橋させておくため、作製に際し、重合体の分子鎖末端の官能基などと反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、たとえば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、架橋剤は単独でまたは2種以上組み合わせて使用することができる。
イソシアネート系架橋剤としては、たとえば、1,2−エチレンジイソシアネート、1,4−ブチレンジイソシアネート、1,6−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類;シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類;2,4−トリレンジイソシアネート、2,6−トリレンジイソシアネート、4,4’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン/トリレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートL」]、トリメチロールプロパン/ヘキサメチレンジイソシアネート3量体付加物[日本ポリウレタン工業(株)製、商品名「コロネートHL」]なども用いられる。また、エポキシ系架橋剤としては、たとえば、N,N,N’,N’−テトラグリシジル−m−キシレンジアミン、ジグリシジルアニリン、1,3−ビス(N,N−グリシジルアミノメチル)シクロヘキサン、1,6−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、o−フタル酸ジグリシジルエステル、トリグリシジル−トリス(2−ヒドロキシエチル)イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−S−ジグリシジルエーテルの他、分子内にエポキシ基を2つ以上有するエポキシ系樹脂などが挙げられる。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
裏面保護フィルム911は、充填剤を含むことができる。充填剤を含むことにより、裏面保護フィルム911の弾性率の調節などを図ることができる。
充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。無機充填剤としては、たとえば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、アルミナ、酸化ベリリウム、炭化珪素、窒化珪素などのセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、または合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独でまたは2種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は0.1μm〜80μmの範囲内であることが好ましい。無機充填剤の平均粒径は、たとえば、レーザー回折型粒度分布測定装置によって測定することができる。
裏面保護フィルム911における充填剤の含有量は、好ましくは10重量%以上、より好ましくは20重量%以上である。裏面保護フィルム911における充填剤の含有量は、好ましくは70重量%以下、より好ましくは50重量%以下である。
裏面保護フィルム911は、他の添加剤を適宜含むことができる。他の添加剤としては、たとえば、難燃剤、シランカップリング剤、イオントラップ剤、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
難燃剤としては、たとえば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂などが挙げられる。難燃剤は、単独で、または2種以上を併用して用いることができる。シランカップリング剤としては、たとえば、β−(3、4−エポキシシクロヘキシル)エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシランなどが挙げられる。シランカップリング剤は、単独でまたは2種以上を併用して用いることができる。イオントラップ剤としては、たとえばハイドロタルサイト類、水酸化ビスマスなどが挙げられる。イオントラップ剤は、単独でまたは2種以上を併用して用いることができる。
熱硬化性樹脂、熱可塑性樹脂および溶媒などを混合して混合液を調製し、混合液を剥離紙上に塗布し乾燥する方法などにより、裏面保護フィルム911を得ることができる。
(変形例1)
裏面保護フィルム911は、第1層および第1層上配置された第2層を含む複層形状をなす。
以下に、この発明の好適な実施例を例示的に詳しく説明する。ただし、この実施例に記載されている材料や配合量などは、特に限定的な記載がない限りは、この発明の範囲をそれらのみに限定する趣旨のものではない。
[裏面保護フィルムの作製]
裏面保護フィルムを作製するために使用した成分について説明する。
エポキシ樹脂:DIC社製「HP−4700」
フェノール樹脂:明和化成社製「MEH−7851H」
アクリルゴム:ナガセケムテックス社製「テイサンレジンSG−P3」
シリカフィラー:アドマテックス社製「SE−2050−MCV」(平均一次粒径0.5μm)
着色剤1:オリエント化学工業社製「NUBIAN BLACK TN877」
着色剤2:オリエント化学工業社製「SOM−L−0543」
着色剤3:オリエント化学工業社製「ORIPACS B−35」
表1に記載の配合比に従い、各成分をメチルエチルケトンに溶解し、固形分濃度が22重量%の接着剤組成物の溶液を調製した。接着剤組成物の溶液を、剥離ライナー(シリコーン離型処理した厚みが50μmのポリエチレンテレフタレートフィルム)上に塗布した後、130℃で2分間乾燥させることにより、裏面保護フィルムを作製した。裏面保護フィルムの厚みを表1に示す。
[評価]
裏面保護フィルムについて、以下の評価を行った。結果を表1に示す。
(波長555nmの全光線透過率)
裏面保護フィルムについて下記の条件にて波長555nmの全光線透過率(%)を測定した。
<光線透過率測定条件>
測定装置: 紫外可視近赤外分光光度計V−670DS(日本分光株式会社製)
速度: 2000nm/min
測定範囲: 400〜1600nm
積分球: ISN−723
スポット径: 1cm角
(ノッチ検出)
裏面保護フィルムと8inchミラーウエハを70℃で貼り合わせ、デジタルマイクロスコープ光量50%にてノッチが検出できた場合を○、できなかった場合を×と判定した。
(ゲル分率)
裏面保護フィルムから約0.1gをサンプリングして精秤し(試料の重量)、サンプルをメッシュ状シートで包んだ後、約50mlのエタノール中に室温で1週間浸漬させた。その後、溶剤不溶分(メッシュ状シートの内容物)をエタノールから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式(a)よりゲル分率(%)を算出した。
ゲル分率(%)=[(浸漬・乾燥後の重量)/(試料の重量)]×100 (a)
(引張貯蔵弾性率)
レオメトリック社製の動的粘弾性測定装置「Solid Analyzer RS A2」を用いて、引張モードにて、サンプル幅:10mm、サンプル長さ:22.5mm、サンプル厚み:0.2mmで、周波数:1Hz、昇温速度:10℃/分、窒素雰囲気下、所定の温度(23℃)にて、引張貯蔵弾性率を測定した。
Figure 2016210837
1 フィルム
12 セパレータ
13 セパレータ
111 裏面保護フィルム
101 ノッチ
4 半導体ウエハ
41 ノッチ
7 積層板
17 ダイシングテープ
171 基材
172 粘着剤層
8 吸着台
41 半導体素子
5 保護チップ
6 被着体
51 バンプ
61 導電材
9 フィルム
911 裏面保護フィルム
2 積層板
3 保護チップ

Claims (11)

  1. 半導体ウエハの裏面に貼りつけるための裏面保護フィルムであって、
    外周が前記半導体ウエハの外周より小さく、ノッチが設けられた裏面保護フィルム。
  2. セパレータと、
    前記セパレータ上に配置された請求項1に記載の裏面保護フィルムとを含むフィルム。
  3. ロール状をなす請求項2に記載のフィルム。
  4. 半導体ウエハ、および外周が前記半導体ウエハの外周より小さく、ノッチが設けられた裏面保護フィルムを貼り合わせる工程を含む半導体装置の製造方法。
  5. 前記半導体ウエハおよび前記裏面保護フィルムを貼り合わせる工程は、前記半導体ウエハおよび前記裏面保護フィルムを貼り合わせることにより、前記半導体ウエハおよび前記半導体ウエハの裏面と接した前記裏面保護フィルムを含み、前記裏面保護フィルムを手前に配置し前記半導体ウエハに対して直角の方向で見たときに、前記裏面保護フィルムの前記ノッチが、前記半導体ウエハに設けられたノッチの輪郭の一部と重なった輪郭をなす積層板を形成する工程である請求項4に記載の半導体装置の製造方法。
  6. 前記半導体ウエハおよび前記裏面保護フィルムを貼り合わせる工程は、前記半導体ウエハおよび前記裏面保護フィルムを貼り合わせることにより、前記半導体ウエハおよび前記半導体ウエハの裏面と接した前記裏面保護フィルムを含み、前記裏面保護フィルムを手前に配置し前記半導体ウエハに対して直角の方向で見たときに、前記半導体ウエハに設けられたノッチの輪郭が、前記裏面保護フィルムの前記ノッチの輪郭より前記半導体ウエハの半径方向における外側に位置する形状をなす積層板を形成する工程である請求項4に記載の半導体装置の製造方法。
  7. 半導体素子および前記半導体素子の裏面上に配置された保護膜を含む保護チップの製造方法であって、
    半導体ウエハ、および外周が前記半導体ウエハの外周より小さく、ノッチが設けられた裏面保護フィルムを貼り合わせる工程を含む保護チップの製造方法。
  8. 半導体ウエハの裏面に貼りつけるための裏面保護フィルムであって、
    波長555nmの全光線透過率が3%以上である裏面保護フィルム。
  9. セパレータと、
    前記セパレータ上に配置された請求項8に記載の裏面保護フィルムとを含むフィルム。
  10. 半導体ウエハおよび波長555nmの全光線透過率が3%以上である裏面保護フィルムを貼り合わせる工程を含む半導体装置の製造方法。
  11. 半導体素子および前記半導体素子の裏面上に配置された保護膜を含む保護チップの製造方法であって、
    半導体ウエハおよび波長555nmの全光線透過率が3%以上である裏面保護フィルムを貼り合わせる工程を含む保護チップの製造方法。
JP2015092983A 2015-04-30 2015-04-30 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法 Pending JP2016210837A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015092983A JP2016210837A (ja) 2015-04-30 2015-04-30 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
CN201610274684.3A CN106098607A (zh) 2015-04-30 2016-04-28 背面保护薄膜、薄膜、半导体装置的制造方法和保护芯片的制造方法
KR1020160052158A KR20160129756A (ko) 2015-04-30 2016-04-28 이면 보호 필름, 필름, 반도체 장치의 제조 방법 및 보호 칩의 제조 방법
US15/140,620 US20160322308A1 (en) 2015-04-30 2016-04-28 Rear surface-protective film, film, method for producing semiconductor device, and method for producing chip
TW105113558A TW201703172A (zh) 2015-04-30 2016-04-29 背面保護膜、薄膜、半導體裝置之製造方法及保護晶片之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015092983A JP2016210837A (ja) 2015-04-30 2015-04-30 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法

Publications (1)

Publication Number Publication Date
JP2016210837A true JP2016210837A (ja) 2016-12-15

Family

ID=57205878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015092983A Pending JP2016210837A (ja) 2015-04-30 2015-04-30 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法

Country Status (5)

Country Link
US (1) US20160322308A1 (ja)
JP (1) JP2016210837A (ja)
KR (1) KR20160129756A (ja)
CN (1) CN106098607A (ja)
TW (1) TW201703172A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078581B2 (ja) * 2015-04-30 2017-02-08 日東電工株式会社 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
CN107431007B (zh) * 2015-10-21 2020-09-18 古河电气工业株式会社 半导体晶片的背面磨削加工用表面保护胶带和半导体晶片的磨削加工方法
US10297564B2 (en) * 2017-10-05 2019-05-21 Infineon Technologies Ag Semiconductor die attach system and method

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223202A (ja) * 1999-12-01 2001-08-17 Sharp Corp 半導体ウエハの薄層化方法および半導体ウエハの裏面研削装置
JP2007157897A (ja) * 2005-12-02 2007-06-21 Nitto Denko Corp 半導体ウエハの位置決定方法およびこれを用いた装置
JP2009026904A (ja) * 2007-07-19 2009-02-05 Lintec Corp シート貼付装置及び貼付方法
JP2010192856A (ja) * 2009-02-20 2010-09-02 Furukawa Electric Co Ltd:The ウエハ加工用フィルム
JP2012049388A (ja) * 2010-08-27 2012-03-08 Shin Etsu Chem Co Ltd 半導体ウエハ保護膜形成用シート
WO2013108755A1 (ja) * 2012-01-18 2013-07-25 日東電工株式会社 フリップチップ型半導体装置の製造方法
WO2013176252A1 (ja) * 2012-05-25 2013-11-28 日立化成株式会社 巻芯及びロール
JP2015032644A (ja) * 2013-07-31 2015-02-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
WO2015111631A1 (ja) * 2014-01-22 2015-07-30 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび加工物の製造方法
WO2015111632A1 (ja) * 2014-01-22 2015-07-30 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003243347A (ja) * 2002-02-19 2003-08-29 Nitto Denko Corp 半導体ウエハ裏面研削時の表面保護シートおよび半導体ウエハの裏面研削方法
JP4762959B2 (ja) 2007-09-03 2011-08-31 リンテック株式会社 半導体チップおよび半導体装置
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5456441B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001223202A (ja) * 1999-12-01 2001-08-17 Sharp Corp 半導体ウエハの薄層化方法および半導体ウエハの裏面研削装置
JP2007157897A (ja) * 2005-12-02 2007-06-21 Nitto Denko Corp 半導体ウエハの位置決定方法およびこれを用いた装置
JP2009026904A (ja) * 2007-07-19 2009-02-05 Lintec Corp シート貼付装置及び貼付方法
JP2010192856A (ja) * 2009-02-20 2010-09-02 Furukawa Electric Co Ltd:The ウエハ加工用フィルム
JP2012049388A (ja) * 2010-08-27 2012-03-08 Shin Etsu Chem Co Ltd 半導体ウエハ保護膜形成用シート
WO2013108755A1 (ja) * 2012-01-18 2013-07-25 日東電工株式会社 フリップチップ型半導体装置の製造方法
WO2013176252A1 (ja) * 2012-05-25 2013-11-28 日立化成株式会社 巻芯及びロール
JP2015032644A (ja) * 2013-07-31 2015-02-16 リンテック株式会社 保護膜形成フィルム、保護膜形成用シートおよび検査方法
WO2015111631A1 (ja) * 2014-01-22 2015-07-30 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび加工物の製造方法
WO2015111632A1 (ja) * 2014-01-22 2015-07-30 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法

Also Published As

Publication number Publication date
KR20160129756A (ko) 2016-11-09
US20160322308A1 (en) 2016-11-03
CN106098607A (zh) 2016-11-09
TW201703172A (zh) 2017-01-16

Similar Documents

Publication Publication Date Title
JP5419226B2 (ja) フリップチップ型半導体裏面用フィルム及びその用途
JP5439264B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5681374B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5249290B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
JP5546985B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
TWI545664B (zh) Manufacturing method of semiconductor device
JP5066231B2 (ja) フリップチップ型半導体裏面用フィルム、短冊状半導体裏面用フィルムの製造方法、及び、フリップチップ型半導体装置
JP5576188B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
TW201704409A (zh) 半導體背面用膜及其用途
JP2016213236A (ja) 半導体装置用フィルム、及び、半導体装置の製造方法
JP2011249738A (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5384443B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2016210837A (ja) 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP2013021270A (ja) 半導体装置製造用フィルム
JP6078581B2 (ja) 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6415383B2 (ja) 半導体素子の裏面を保護するための裏面保護フィルム、一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP2018148218A (ja) 半導体装置用フィルム、及び、半導体装置の製造方法
JP5636471B2 (ja) フリップチップ型半導体裏面用フィルム及びその用途
JP5927249B2 (ja) 半導体装置製造用フィルムを用いた半導体装置の製造方法
JP5978333B2 (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP5612747B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。
JP2017123488A (ja) 半導体装置用フィルム、及び、半導体装置の製造方法
WO2015174185A1 (ja) シート状樹脂組成物及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190710