TWI605504B - Flip-chip type semiconductor device manufacturing method - Google Patents

Flip-chip type semiconductor device manufacturing method Download PDF

Info

Publication number
TWI605504B
TWI605504B TW102102100A TW102102100A TWI605504B TW I605504 B TWI605504 B TW I605504B TW 102102100 A TW102102100 A TW 102102100A TW 102102100 A TW102102100 A TW 102102100A TW I605504 B TWI605504 B TW I605504B
Authority
TW
Taiwan
Prior art keywords
film
back surface
semiconductor
semiconductor back
resin
Prior art date
Application number
TW102102100A
Other languages
English (en)
Other versions
TW201340195A (zh
Inventor
Goji Shiga
Fumiteru Asai
Naohide Takamoto
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201340195A publication Critical patent/TW201340195A/zh
Application granted granted Critical
Publication of TWI605504B publication Critical patent/TWI605504B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Description

覆晶型半導體裝置之製造方法
本發明係關於一種覆晶型半導體裝置之製造方法以及藉由該方法所獲得之覆晶型半導體裝置。
近年來，業界進一步要求半導體裝置及其封裝體之薄型化、小型化。因此，作為半導體裝置及其封裝體，廣泛利用將半導體晶片等半導體元件藉由覆晶接合(flip chip bonding)而安裝(覆晶連接)於基板上之覆晶型半導體裝置。
該覆晶連接係以半導體晶片之電路面與基板之電極形成面相對向之形態加以固定者。此種半導體裝置等存在藉由保護膜保護半導體晶片之背面而防止半導體晶片之損傷等之情形。
然而，為藉由上述保護膜保護半導體晶片之背面，必需追加用以對切割步驟中獲得之半導體晶片之背面貼附保護膜之新步驟。其結果，導致步驟數增加而使製造成本等增加。又，隨著近年來之薄型化，於半導體晶片之拾取步驟中，存在半導體晶片中產生損傷之情形。因此，為於拾取步驟之前增加半導體晶圓或半導體晶片之機械強度，要求將該等強化。
又，先前，對於所製造之半導體晶片或使用該半導體晶片所製造之半導體裝置，出於製品之管理等目的，要求將各種資訊(例如，製品編號等文字資訊或二維編碼等圖形資訊)以可視認之狀態賦予至製品上。
另外，作為半導體晶片之製造方法，已知有包括如下步驟之方法：將保護膜形成層與剝離片材進行剝離之步驟、藉由加熱或能量線照射而使保護膜形成層進行硬化之步驟、以及將半導體晶圓及保護膜形成層按每個電路進行切割之步驟(例如，參照專利文獻1及2)。然而，於專利文獻1、2所揭示之方法中，於欲對該半導體晶片賦予各種資訊之情形時，必需於使保護膜形成層硬化後進行。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2002-280329號公報
專利文獻2：日本專利特開2004-260190號公報
本發明之目的在於提供一種以可視認之狀態賦予各種資訊之覆晶型半導體裝置之製造方法，且該製造方法之步驟已簡化。
本案發明者等人發現，藉由設為如下製造方法，可達成上述目的，從而完成本發明，該製造方法包括：步驟A，將用以形成為覆晶連接於被黏著體上之半導體元件之背面的覆晶型半導體背面用膜層壓於半導體晶圓上；步驟B，將上述半導體晶圓進行切割；及步驟C，對未硬化之覆晶型半導體背面用膜進行雷射標記。
如此，於本發明之製造方法中，由於在步驟C前並不包括使覆晶型半導體背面用膜進行硬化之步驟，故而可實現製造步驟之簡化。 又，於藉由本發明之製造方法所獲得之覆晶型半導體裝置中，半導體元件受到保護，且對使用該半導體元件所製造之覆晶安裝之半導體裝置以可視認之狀態賦予各種資訊。
上述半導體背面用膜較佳為由包含環氧樹脂及酚樹脂之樹脂組 合物所形成，且環氧樹脂、酚樹脂之合計量相對於上述樹脂組合物(包含樹脂、填料、著色劑之溶劑以外之總成分)100重量份，較佳為25重量份以下。
上述覆晶型半導體背面用膜之未硬化狀態下之彈性模數較佳為10 MPa~10 GPa，更佳為100 MPa~5 GPa。藉由將彈性模數設為10 GPa以下，可充分確保與半導體晶圓之密接性。
上述覆晶型半導體背面用膜較佳為相對於樹脂組合物(包含樹脂、填料、著色劑之溶劑以外之總成分)100重量份，含有0.01~10重量份之著色劑。藉由將著色劑之含量設為0.01重量份以上，可降低光線透射率，並且可提高進行雷射標記後之標記部與標記部以外之部分之對比度。另一方面，藉由將著色劑之含量設為10重量份以下，可有效發揮(表現)良好之對比度。
又，本發明係關於一種藉由上述製造方法所獲得之覆晶型半導體裝置。
根據本發明之覆晶型半導體裝置之製造方法，可提供一種以可視認之狀態賦予各種資訊之覆晶型半導體裝置。又，可提供一種步驟較先前之製造方法簡化之製造方法。
1‧‧‧切割膠帶一體型半導體背面用膜
2‧‧‧半導體背面用膜
3‧‧‧切割膠帶
4‧‧‧半導體晶圓
5‧‧‧半導體晶片
6‧‧‧被黏著體
31‧‧‧基材
32‧‧‧黏著劑層
33‧‧‧與半導體晶圓之貼合部分對應之部分
51‧‧‧形成於半導體晶片5之電路面側之凸塊
61‧‧‧被黏著於被黏著體6之連接墊上之接合用導電材料
圖1係表示可於本發明中使用之將覆晶型半導體背面用膜積層於切割膠帶上之切割膠帶一體型半導體背面用膜之一例的剖面模式圖。
圖2(a)-(d)係表示本發明之覆晶型半導體裝置之製造方法之一例的剖面模式圖。
以下，一面參照圖式，一面對本實施形態之半導體裝置之製造方法進行說明，但本實施形態之製造方法並不限定於該等例。圖1係 表示將本發明之實施形態之覆晶型半導體背面用膜2(以下，亦稱作半導體背面用膜2)積層於切割膠帶3上之切割膠帶一體型半導體背面用膜1之一例的剖面模式圖。圖2係表示使用上述切割膠帶一體型半導體背面用膜1之情形時的半導體裝置之製造方法之剖面模式圖。再者，於本說明書中，圖中省略無需說明之部分，又，存在為容易進行說明而放大或縮小等加以圖示之部分。
本發明之半導體裝置之製造方法包括：步驟A，將用以於覆晶連接於被黏著體上之半導體元件之背面形成的覆晶型半導體背面用膜層壓於半導體晶圓上；步驟B，將上述半導體晶圓進行切割；及步驟C，對上述覆晶型半導體背面用膜進行雷射標記。作為上述步驟A~C之順序，只要步驟A首先即可，可為步驟A、步驟B、步驟C之順序，亦可為步驟A、步驟C、步驟B之順序。又，亦可包括步驟A~C以外之步驟，對於其他步驟，將於下文中進行敍述。以下，對各步驟進行詳細說明。
(1)步驟A
於步驟A中，將半導體背面用膜2層壓於半導體晶圓4上。關於本發明中所使用之半導體背面用膜2，如下所述，亦可將半導體背面用膜2單獨貼附於半導體晶圓上，但較佳為作為積層於切割膠帶3上之切割膠帶一體型半導體背面用膜1(圖1)而貼附於半導體晶圓4上。以下，對使用作為較佳態樣之切割膠帶一體型半導體背面用膜1之情形時之層壓方法進行說明。
首先，如圖2(a)所示般，將任意設置於切割膠帶一體型半導體背面用膜1之半導體背面用膜2上之分隔件適當剝離，並於該半導體背面用膜2上貼合半導體晶圓4，將其接著保持而加以固定(裝配步驟(mount step))。此時，上述半導體背面用膜2處於未硬化狀態。此處，所謂未硬化狀態，係與本說明書中所定義之狀態相同。又，切割膠帶 一體型半導體背面用膜1係貼合於半導體晶圓4之背面。所謂半導體晶圓4之背面，係指與電路形成面相反側之面(亦稱作非電路面、非電極形成面等)。貼合方法並無特別限定，但較佳為利用壓接之方法。壓接通常係一面藉由壓接輥等按壓手段按壓一面進行。以下，對步驟A中所使用之半導體背面用膜2等進行詳細說明。
(1-1)覆晶型半導體背面用膜
本發明中所使用之半導體背面用膜2具有膜狀之形態。先前以來所知之半導體背面用膜必需於貼合晶圓後使半導體背面用膜進行硬化，但本發明中所使用之半導體背面用膜2無需事前進行硬化便可進行雷射標記、或自切割膠帶之剝離、回焊步驟。
上述半導體背面用膜2可由樹脂組合物所形成，可由包含熱塑性樹脂及熱硬化性樹脂之樹脂組合物、不使用熱硬化性樹脂之熱塑性樹脂組合物、及不使用熱塑性樹脂之熱硬化性樹脂組合物所構成。
作為上述熱塑性樹脂，例如可列舉：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧基樹脂、丙烯酸系樹脂、聚對苯二甲酸乙二酯(PET，polyethylene terephthalate)或聚對苯二甲酸丁二酯(PBT，polybutylene terephthalate)等飽和聚酯樹脂、聚醯胺醯亞胺樹脂或氟樹脂等。熱塑性樹脂可單獨使用或併用2種以上使用。該等之中，就離子性雜質較少且耐熱性較高、可確保半導體元件之可靠性之方面而言，尤佳為丙烯酸系樹脂。
作為上述丙烯酸系樹脂，並無特別限定，可列舉以具有碳數30以下(較佳為碳數1~18，進而較佳為碳數1~10，尤佳為碳數1~5)之直鏈或支鏈之烷基的丙烯酸或甲基丙烯酸之酯之1種或2種以上作為成分的聚合物等。即，於本發明中，所謂丙烯酸系樹脂，係指亦包括甲 基丙烯酸系樹脂在內之廣義含義。作為上述烷基，例如可列舉：甲基、乙基、丙基、異丙基、正丁基、第三丁基、異丁基、戊基、異戊基、己基、庚基、2-乙基己基、辛基、異辛基、壬基、異壬基、癸基、異癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基、十八烷基等。
又，作為用以形成上述丙烯酸系樹脂之其他單體，只要為上述具有碳數30以下之直鏈或支鏈之烷基的丙烯酸或甲基丙烯酸之酯以外之單體，則無特別限定。具體而言，例如可列舉：丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、伊康酸、順丁烯二酸、反丁烯二酸或丁烯酸等含有羧基之單體，順丁烯二酸酐或伊康酸酐等酸酐單體，(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸4-羥基丁酯、(甲基)丙烯酸6-羥基己酯、(甲基)丙烯酸8-羥基辛酯、(甲基)丙烯酸10-羥基癸酯、(甲基)丙烯酸12-羥基月桂酯或丙烯酸(4-羥基甲基環己基)甲酯等含有羥基之單體，苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙磺酸、(甲基)丙烯醯胺丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯醯氧基萘磺酸等含有磺酸基之單體，或者2-羥基乙基丙烯醯基磷酸酯等含有磷酸基之單體等。再者，所謂(甲基)丙烯酸，係指丙烯酸及/或甲基丙烯酸，本說明書中之(甲基)全部為相同之含義。
又，作為上述熱硬化性樹脂，除環氧樹脂、酚樹脂以外，可列舉：胺基樹脂、不飽和聚酯樹脂、聚胺基甲酸酯樹脂、聚矽氧樹脂、熱硬化性聚醯亞胺樹脂等。熱硬化性樹脂可單獨使用或併用2種以上使用。作為熱硬化性樹脂，尤佳為含有較少腐蝕半導體元件之離子性雜質等之環氧樹脂。又，作為環氧樹脂之硬化劑，可較佳地使用酚樹脂。
作為環氧樹脂，並無特別限定，例如可使用：雙酚A型環氧樹 脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、溴化雙酚A型環氧樹脂、氫化雙酚A型環氧樹脂、雙酚AF型環氧樹脂、聯苯型環氧樹脂、萘型環氧樹脂、茀型環氧樹脂、苯酚酚醛清漆型環氧樹脂、鄰甲酚酚醛清漆型環氧樹脂、三羥基苯基甲烷型環氧樹脂、四酚基乙烷(tetraphenylolethane)型環氧樹脂等二官能環氧樹脂或多官能環氧樹脂，或者乙內醯脲型環氧樹脂、異氰尿酸三縮水甘油酯型環氧樹脂或縮水甘油胺型環氧樹脂等環氧樹脂。該等之中，尤佳為酚醛清漆型環氧樹脂、聯苯型環氧樹脂、三羥基苯基甲烷型環氧樹脂、四酚基乙烷型環氧樹脂。其原因在於：該等環氧樹脂富含與作為硬化劑之酚樹脂之反應性，且耐熱性等優異。
進而，上述酚樹脂係作為上述環氧樹脂之硬化劑而發揮作用者，例如可列舉：苯酚酚醛清漆樹脂、苯酚芳烷基樹脂、甲酚酚醛清漆樹脂、第三丁基苯酚酚醛清漆樹脂、壬基苯酚酚醛清漆樹脂等酚醛清漆型酚樹脂、可溶酚醛型酚樹脂、聚對羥基苯乙烯等聚羥基苯乙烯等。酚樹脂可單獨使用或併用2種以上使用。該等之中，就可提高半導體裝置之連接可靠性之方面而言，尤佳為苯酚酚醛清漆樹脂、苯酚芳烷基樹脂。
關於環氧樹脂與酚樹脂之調配比率，較佳為例如以相對於上述環氧樹脂成分中之環氧基每1當量，酚樹脂中之羥基成為0.5~2.0當量之方式調配，更佳為0.8~1.2當量。
於本發明中，亦可使用環氧樹脂與酚樹脂之熱硬化促進觸媒。作為熱硬化促進觸媒，並無特別限制，可自公知之熱硬化促進觸媒中適當選擇使用。熱硬化促進觸媒可單獨使用或組合2種以上使用。作為熱硬化促進觸媒，例如可使用胺系硬化促進劑、磷系硬化促進劑、咪唑系硬化促進劑、硼系硬化促進劑、磷-硼系硬化促進劑等。
上述半導體背面用膜2較佳為由包含環氧樹脂及酚樹脂之樹脂組 合物所形成，更佳為由包含環氧樹脂、酚樹脂及丙烯酸系樹脂之樹脂組合物所形成。上述樹脂組合物由於離子性雜質較少且耐熱性較高，因此可確保半導體元件之可靠性。包含環氧樹脂、酚樹脂及丙烯酸系樹脂之樹脂組合物之調配比較佳為例如相對於丙烯酸系樹脂100重量份，環氧樹脂與酚樹脂之合計量為10~100重量份，更佳為10~70重量份。藉由使環氧樹脂與酚樹脂之合計量處於上述範圍內，熱硬化前後之物性變化較少，故而可於步驟C中以未硬化狀態對半導體背面用膜2進行雷射標記。
又，上述環氧樹脂與酚樹脂之合計量係相對於樹脂組合物(包含樹脂、填料、著色劑之溶劑以外之總成分)100重量份，較佳為25重量份以下，更佳為10~25重量份。藉由使環氧樹脂與酚樹脂之合計量於樹脂組合物中處於上述範圍內，可使高溫下之彈性模數提高，無需進行硬化便可進行伴隨熱之製程(例如雷射標記處理)。又，雷射標記性(視認性)亦優異。另一方面，若環氧樹脂之調配比率提高，則高溫下之彈性模數下降，故而存在難以在硬化前進行上述伴隨熱之製程之傾向。又，若環氧樹脂與酚樹脂之合計量超過25重量份，則存在由於上述雷射標記處理(伴隨熱之製程)後之樹脂之反應而無法保持經雷射加工之形狀，使得雷射標記性(視認性)較差之傾向。進而，若環氧樹脂與酚樹脂之合計量超過25重量份，則亦存在產生切割毛邊之傾向，故欠佳。
重要的是半導體背面用膜2對半導體晶圓4之背面(非電路形成面)具有接著性(密接性)。
半導體背面用膜2對半導體晶圓4之接著力(23℃，剝離角度180°，剝離速度300 mm/min)較佳為1 N/10 mm寬度以上，更佳為2 N/10 mm寬度以上，進而較佳為4 N/10 mm寬度以上。又，作為上限值，並無特別限定，但較佳為10 N/10 mm寬度以下，更佳為8 N/10 mm寬度以下。藉由設為1 N/10 mm寬度以上，可以優異之密接性貼合於半導體晶圓或半導體元件而防止產生浮起等。又，亦可防止於半導體晶圓之切割時產生晶片飛散。再者，半導體背面用膜2對半導體晶圓之上述接著力係例如藉由如下方式進行測定所得之值。
<接著力>
於半導體背面用膜2之一面上貼合黏著帶(商品名「BT315」，日東電工股份有限公司製造)而進行背面強化。其後，於經背面強化之長度150 mm、寬度10 mm之半導體背面用膜2之表面上，在50℃下使2 kg之輥進行往返而藉由熱層壓法貼合厚度0.6 mm之半導體晶圓4。其後，於熱板上(50℃)靜置2分鐘後，在常溫(23℃左右)下靜置20分鐘。靜置後，使用剝離試驗機(商品名「Autograph AGS-J」，島津製作所股份有限公司製造)，於溫度23℃下，在剝離角度：180°、拉伸速度：300 mm/min之條件下剝離經背面強化之半導體背面用膜2。上述接著力係於此時之半導體背面用膜與半導體晶圓之界面上剝離而進行測定所得之值(N/10 mm寬度)。
又，於上述樹脂組合物中，較佳為添加與聚合物之分子鏈末端之官能基等進行反應之多官能性化合物作為交聯劑。藉此，可提高高溫下之接著特性，實現耐熱性之改善。作為上述交聯劑，並無特別限制，可使用公知之交聯劑。具體而言，例如可列舉：異氰酸酯系交聯劑、環氧系交聯劑、三聚氰胺系交聯劑、過氧化物系交聯劑，此外可列舉：脲系交聯劑、金屬烷氧化物系交聯劑、金屬螯合物系交聯劑、金屬鹽系交聯劑、碳二醯亞胺系交聯劑、唑啉系交聯劑、氮丙啶系交聯劑、胺系交聯劑等。作為交聯劑，較佳為異氰酸酯系交聯劑或環氧系交聯劑。又，上述交聯劑可單獨使用或組合2種以上使用。
作為上述異氰酸酯系交聯劑，例如可列舉：1,2-伸乙基二異氰酸酯、1,4-伸丁基二異氰酸酯、1,6-六亞甲基二異氰酸酯等低級脂肪族 聚異氰酸酯類；伸環戊基二異氰酸酯、伸環己基二異氰酸酯、異佛爾酮二異氰酸酯、氫化甲苯二異氰酸酯、氫化二甲苯二異氰酸酯等脂環族聚異氰酸酯類；2,4-甲苯二異氰酸酯、2,6-甲苯二異氰酸酯、4,4'-二苯基甲烷二異氰酸酯、苯二亞甲基二異氰酸酯等芳香族聚異氰酸酯類等，此外亦可使用三羥甲基丙烷/甲苯二異氰酸酯三聚物加成物(日本聚氨酯工業(Nippon Polyurethane Industry)股份有限公司製造，商品名「Coronate L」)、三羥甲基丙烷/六亞甲基二異氰酸酯三聚物加成物(日本聚氨酯工業股份有限公司製造，商品名「Coronate HL」)等。
又，作為上述環氧系交聯劑，例如可列舉：N,N,N',N'-四縮水甘油基-間苯二甲胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油基胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、季戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、山梨糖醇酐聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、三(2-羥基乙基)異氰尿酸三縮水甘油酯、間苯二酚二縮水甘油醚、雙酚-S-二縮水甘油醚，此外可列舉分子內具有2個以上環氧基之環氧系樹脂等。
再者，交聯劑之使用量並無特別限制，可根據交聯之程度而適當選擇。具體而言，作為交聯劑之使用量，例如相對於聚合物成分(尤其是具有分子鏈末端之官能基之聚合物)100重量份，較佳為7重量份以下，更佳為0.05~7重量份。若交聯劑之使用量相對於聚合物成分100重量份多於7重量份，則存在接著力下降之傾向。再者，就凝聚力提高之觀點而言，交聯劑之使用量相對於聚合物成分100重量份，較佳為0.05重量份以上。
再者，於本發明中，亦可代替使用交聯劑，或者於使用交聯劑 之同時藉由電子束或紫外線等之照射而實施交聯處理。
上述半導體背面用膜2較佳為被著色。藉此，可發揮優異之標記性及外觀性，從而可製成外觀具有附加價值之半導體裝置。如此，經著色之半導體背面用膜2具有優異之標記性，因此藉由利用印刷方法或雷射標記方法等各種標記方法，於半導體元件或使用該半導體元件之半導體裝置之非電路面側之面上，介隔半導體背面用膜2而實施標記，從而可賦予文字資訊或圖形資訊等各種資訊。尤其是藉由控制著色之顏色，能夠以優異之視認性視認藉由標記所賦予之資訊(文字資訊、圖形資訊等)。如此，於半導體背面用膜2被著色之情形時，可容易區別切割膠帶與半導體背面用膜2，從而可提高操作性等，故而較佳。進而，例如作為半導體裝置，亦可按照不同製品進行顏色分類。於將半導體背面用膜2設為有色之情形時(並非無色、透明之情形時)，作為藉由著色而呈現之顏色，並無特別限制，但較佳為例如黑色、藍色、紅色等深色，尤佳為黑色。
於本實施形態中，所謂深色，基本上係指根據L*a*b*表色系統所規定之L*成為60以下(0~60)之深色。上述L*較佳為50以下(0~50)，更佳為40以下(0~40)。
又，所謂黑色，基本上係指根據L*a*b*表色系統所規定之L*成為35以下(0~35)之黑色系顏色。上述L*較佳為30以下(0~30)，更佳為25以下(0~25)。再者，於黑色中，根據L*a*b*表色系統所規定之a*或b*可分別根據L*之值而適當選擇。作為a*或b*，例如較佳為兩者均為-10~10，更佳為-5~5，尤佳為-3~3之範圍(其中尤其為0或大致0)。
再者，於本實施形態中，根據L*a*b*表色系統所規定之L*、a*、b*係藉由使用色彩色差計(商品名「CR-200」，Minolta公司製造；色彩色差計)進行測定而求得。再者，L*a*b*表色系統係指國際 照明委員會(CIE)於1976年推薦之色空間，且係指稱作CIE1976(L*a*b*)表色系統之色空間。又，L*a*b*表色系統於日本工業規格中由JIS Z 8729所規定。
於對半導體背面用膜2進行著色時，可根據目標顏色，使用色材(著色劑)。作為此種色材，可較佳地使用黑系色材、藍系色材、紅系色材等各種深色系色材，尤佳為黑系色材。作為色材，可為顏料、染料等之任一種。色材可單獨使用或組合2種以上使用。再者，作為染料，可使用酸性染料、反應染料、直接染料、分散染料、陽離子染料等任一形態之染料。又，顏料之形態亦無特別限制，可自公知之顏料適當選擇使用。
尤其是，若使用染料作為色材，則於半導體背面用膜中，染料由於溶解而成為均勻或大致均勻分散之狀態，故而可容易製造著色濃度均勻或大致均勻之半導體背面用膜2(進而切割膠帶一體型半導體背面用膜)。因此，若使用染料作為色材，則可使切割膠帶一體型半導體背面用膜中之半導體背面用膜2之著色濃度變得均勻或大致均勻，從而可提高標記性或外觀性。
作為黑系色材，並無特別限制，例如可自無機之黑系顏料、黑系染料中適當選擇。又，作為黑系色材，亦可為氰系色材(藍綠系色材)、洋紅系色材(紅紫系色材)及黃(yellow)系色材(黃系色材)混合而成之色材混合物。黑系色材可單獨使用或組合2種以上使用。當然，黑系色材亦可與黑色以外之顏色之色材併用。
具體而言，作為黑系色材，例如可列舉：碳黑(爐黑、煙囪黑、乙炔黑、熱碳黑、燈黑等)、石墨(black lead)、氧化銅、二氧化錳、偶氮系顏料(甲亞胺偶氮黑等)、苯胺黑、苝黑、鈦黑、花青黑、活性碳、鐵氧體(非磁性鐵氧體、磁性鐵氧體等)、磁鐵礦(magnetite)、氧化鉻、氧化鐵、二硫化鉬、鉻錯合物、複合氧化物系黑色色素、蒽醌 系有機黑色色素等。
於本發明中，作為黑系色材，亦可利用C.I.溶劑黑3、C.I.溶劑黑7、C.I.溶劑黑22、C.I.溶劑黑27、C.I.溶劑黑29、C.I.溶劑黑34、C.I.溶劑黑43、C.I.溶劑黑70、C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71、C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154、C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等黑系染料；C.I.顏料黑1、C.I.顏料黑7等黑系顏料等。
作為此種黑系色材，例如市售有商品名「Oil Black BY」、商品名「Oil Black BS」、商品名「Oil Black HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(Orient Chemical Industries股份有限公司製造)等。
作為黑系色材以外之色材，例如可列舉氰系色材、洋紅系色材、黃系色材等。作為氰系色材，例如可列舉：C.I.溶劑藍25、C.I.溶劑藍36、C.I.溶劑藍60、C.I.溶劑藍70、C.I.溶劑藍93、C.I.溶劑藍95；C.I.酸性藍6、C.I.酸性藍45等氰系染料；C.I.顏料藍1、C.I.顏料藍2、C.I.顏料藍3、C.I.顏料藍15、C.I.顏料藍15：1、C.I.顏料藍15：2、C.I.顏料藍15：3、C.I.顏料藍15：4、C.I.顏料藍15：5、C.I.顏料藍15：6、C.I.顏料藍16、C.I.顏料藍17、C.I.顏料藍17：1、C.I.顏料藍18、C.I.顏料藍22、C.I.顏料藍25、C.I.顏料藍56、C.I.顏料藍60、C.I.顏料藍63、C.I.顏料藍65、C.I.顏料藍66；C.I.還原藍4；C.I.還原藍60、C.I.顏料綠7等氰系顏料等。
又，於洋紅系色材中，作為洋紅系染料，例如可列舉：C.I.溶劑 紅1、C.I.溶劑紅3、C.I.溶劑紅8、C.I.溶劑紅23、C.I.溶劑紅24、C.I.溶劑紅25、C.I.溶劑紅27、C.I.溶劑紅30、C.I.溶劑紅49、C.I.溶劑紅52、C.I.溶劑紅58、C.I.溶劑紅63、C.I.溶劑紅81、C.I.溶劑紅82、C.I.溶劑紅83、C.I.溶劑紅84、C.I.溶劑紅100、C.I.溶劑紅109、C.I.溶劑紅111、C.I.溶劑紅121、C.I.溶劑紅122；C.I.分散紅9；C.I.溶劑紫8、C.I.溶劑紫13、C.I.溶劑紫14、C.I.溶劑紫21、C.I.溶劑紫27；C.I.分散紫1；C.I.鹼性紅1、C.I.鹼性紅2、C.I.鹼性紅9、C.I.鹼性紅12、C.I.鹼性紅13、C.I.鹼性紅14、C.I.鹼性紅15、C.I.鹼性紅17、C.I.鹼性紅18、C.I.鹼性紅22、C.I.鹼性紅23、C.I.鹼性紅24、C.I.鹼性紅27、C.I.鹼性紅29、C.I.鹼性紅32、C.I.鹼性紅34、C.I.鹼性紅35、C.I.鹼性紅36、C.I.鹼性紅37、C.I.鹼性紅38、C.I.鹼性紅39、C.I.鹼性紅40；C.I.鹼性紫1、C.I.鹼性紫3、C.I.鹼性紫7、C.I.鹼性紫10、C.I.鹼性紫14、C.I.鹼性紫15、C.I.鹼性紫21、C.I.鹼性紫25、C.I.鹼性紫26、C.I.鹼性紫27、C.I.鹼性紫28等。
於洋紅系色材中，作為洋紅系顏料，例如可列舉：C.I.顏料紅1、C.I.顏料紅2、C.I.顏料紅3、C.I.顏料紅4、C.I.顏料紅5、C.I.顏料紅6、C.I.顏料紅7、C.I.顏料紅8、C.I.顏料紅9、C.I.顏料紅10、C.I.顏料紅11、C.I.顏料紅12、C.I.顏料紅13、C.I.顏料紅14、C.I.顏料紅15、C.I.顏料紅16、C.I.顏料紅17、C.I.顏料紅18、C.I.顏料紅19、C.I.顏料紅21、C.I.顏料紅22、C.I.顏料紅23、C.I.顏料紅30、C.I.顏料紅31、C.I.顏料紅32、C.I.顏料紅37、C.I.顏料紅38、C.I.顏料紅39、C.I.顏料紅40、C.I.顏料紅41、C.I.顏料紅42、C.I.顏料紅48：1、C.I.顏料紅48：2、C.I.顏料紅48：3、C.I.顏料紅48：4、C.I.顏料紅49、C.I.顏料紅49：1、C.I.顏料紅50、C.I.顏料紅51、C.I.顏料紅52、C.I.顏料紅52：2、C.I.顏料紅53：1、C.I.顏料紅54、C.I.顏料紅55、C.I.顏料紅56、C.I.顏料紅57：1、C.I.顏料紅58、C.I.顏料紅60、C.I.顏料紅60：1、C.I.顏料紅 63、C.I.顏料紅63：1、C.I.顏料紅63：2、C.I.顏料紅64、C.I.顏料紅64：1、C.I.顏料紅67、C.I.顏料紅68、C.I.顏料紅81、C.I.顏料紅83、C.I.顏料紅87、C.I.顏料紅88、C.I.顏料紅89、C.I.顏料紅90、C.I.顏料紅92、C.I.顏料紅101、C.I.顏料紅104、C.I.顏料紅105、C.I.顏料紅106、C.I.顏料紅108、C.I.顏料紅112、C.I.顏料紅114、C.I.顏料紅122、C.I.顏料紅123、C.I.顏料紅139、C.I.顏料紅144、C.I.顏料紅146、C.I.顏料紅147、C.I.顏料紅149、C.I.顏料紅150、C.I.顏料紅151、C.I.顏料紅163、C.I.顏料紅166、C.I.顏料紅168、C.I.顏料紅170、C.I.顏料紅171、C.I.顏料紅172、C.I.顏料紅175、C.I.顏料紅176、C.I.顏料紅177、C.I.顏料紅178、C.I.顏料紅179、C.I.顏料紅184、C.I.顏料紅185、C.I.顏料紅187、C.I.顏料紅190、C.I.顏料紅193、C.I.顏料紅202、C.I.顏料紅206、C.I.顏料紅207、C.I.顏料紅209、C.I.顏料紅219、C.I.顏料紅222、C.I.顏料紅224、C.I.顏料紅238、C.I.顏料紅245；C.I.顏料紫3、C.I.顏料紫9、C.I.顏料紫19、C.I.顏料紫23、C.I.顏料紫31、C.I.顏料紫32、C.I.顏料紫33、C.I.顏料紫36、C.I.顏料紫38、C.I.顏料紫43、C.I.顏料紫50；C.I.還原紅1、C.I.還原紅2、C.I.還原紅10、C.I.還原紅13、C.I.還原紅15、C.I.還原紅23、C.I.還原紅29、C.I.還原紅35等。
又，作為黃系色材，例如可列舉：C.I.溶劑黃19、C.I.溶劑黃44、C.I.溶劑黃77、C.I.溶劑黃79、C.I.溶劑黃81、C.I.溶劑黃82、C.I.溶劑黃93、C.I.溶劑黃98、C.I.溶劑黃103、C.I.溶劑黃104、C.I.溶劑黃112、C.I.溶劑黃162等黃系染料；C.I.顏料橙31、C.I.顏料橙43；C.I.顏料黃1、C.I.顏料黃2、C.I.顏料黃3、C.I.顏料黃4、C.I.顏料黃5、C.I.顏料黃6、C.I.顏料黃7、C.I.顏料黃10、C.I.顏料黃11、C.I.顏料黃12、C.I.顏料黃13、C.I.顏料黃14、C.I.顏料黃15、C.I.顏料黃16、C.I.顏料黃17、C.I.顏料黃23、C.I.顏料黃24、C.I.顏料黃34、C.I. 顏料黃35、C.I.顏料黃37、C.I.顏料黃42、C.I.顏料黃53、C.I.顏料黃55、C.I.顏料黃65、C.I.顏料黃73、C.I.顏料黃74、C.I.顏料黃75、C.I.顏料黃81、C.I.顏料黃83、C.I.顏料黃93、C.I.顏料黃94、C.I.顏料黃95、C.I.顏料黃97、C.I.顏料黃98、C.I.顏料黃100、C.I.顏料黃101、C.I.顏料黃104、C.I.顏料黃108、C.I.顏料黃109、C.I.顏料黃110、C.I.顏料黃113、C.I.顏料黃114、C.I.顏料黃116、C.I.顏料黃117、C.I.顏料黃120、C.I.顏料黃128、C.I.顏料黃129、C.I.顏料黃133、C.I.顏料黃138、C.I.顏料黃139、C.I.顏料黃147、C.I.顏料黃150、C.I.顏料黃151、C.I.顏料黃153、C.I.顏料黃154、C.I.顏料黃155、C.I.顏料黃156、C.I.顏料黃167、C.I.顏料黃172、C.I.顏料黃173、C.I.顏料黃180、C.I.顏料黃185、C.I.顏料黃195；C.I.還原黃1、C.I.還原黃3、C.I.還原黃20等黃系顏料等。
氰系色材、洋紅系色材、黃系色材等各種色材可分別單獨使用或組合2種以上使用。再者，於將氰系色材、洋紅系色材、黃系色材等各種色材使用2種以上之情形時，作為該等色材之混合比率(或調配比率)，並無特別限制，可根據各色材之種類或目標顏色等而適當選擇。
上述著色劑之含量係相對於樹脂組合物(包含樹脂、填料、著色劑之溶劑以外之總成分)100重量份，較佳為0.01~10重量份，更佳為0.5~8重量份，進而較佳為1~5重量份。藉由將上述含量設為0.01重量份以上，可降低光線透射率，並且可提高進行雷射標記後之標記部與標記部以外之部分之對比度。再者，半導體背面用膜2可為單層，亦可為複數層積層而成之積層膜，於為積層膜之情形時，上述著色劑之含量只要積層膜整體為0.01~10重量份之範圍內即可。
於對半導體背面用膜2進行著色之情形時，其著色形態並無特別限制。例如，半導體背面用膜2可為添加有著色劑之單層之膜狀物， 亦可為至少使至少由熱硬化性樹脂所形成之樹脂層與著色劑層積層而成之積層膜。再者，於半導體背面用膜2為樹脂層與著色劑層之積層膜之情形時，作為積層形態之半導體背面用膜2，較佳為具有樹脂層/著色劑層/樹脂層之積層形態。於該情形時，著色劑層之兩側之2個樹脂層可為相同組成之樹脂層，亦可為不同組成之樹脂層。
本發明中所使用之半導體背面用膜2之未硬化狀態中之23℃下之拉伸儲存彈性模數較佳為10 M~10 GPa，更佳為100 MPa~5 GPa，進而較佳為100 MPa~3 GPa，進而較佳為100 MPa~1 GPa，尤佳為100 MPa~0.7 GPa。藉由將彈性模數設為10 GPa以下，可充分確保與半導體晶圓之密接性。
此處，半導體背面用膜2可為單層，亦可為複數層積層而成之積層膜，於為積層膜之情形時，上述未硬化狀態中之23℃下之儲存彈性模數只要積層膜整體為上述範圍內即可。又，半導體背面用膜之未硬化狀態中之上述拉伸儲存彈性模數(23℃)可藉由樹脂成分(熱塑性樹脂、熱硬化性樹脂)之種類或其含量、二氧化矽填料等填充材料之種類或其含量等而進行控制。
再者，上述拉伸儲存彈性模數係未積層於切割膠帶3上而製作未硬化狀態之半導體背面用膜2，並使用Rheometrics公司製造之動態黏彈性測定裝置「Solid Analyzer RS A2」，於拉伸模式下，在樣品寬度：10 mm、樣品長度：22.5 mm、樣品厚度：0.2 mm、頻率：1 Hz、升溫速度：10℃/min、氮氣環境之條件下，以特定之溫度(23℃)進行測定所獲得之拉伸儲存彈性模數之值。
又，本發明中所使用之半導體背面用膜2之硬化後之彈性模數較佳為10 M~10 GPa，更佳為100 MPa~5 GPa，進而較佳為100 MPa~3 GPa，尤佳為100 MPa~1 GPa。再者，關於彈性模數之測定方法，於上述測定方法中，除使半導體背面用膜2進行硬化(175℃，1小時) 以外，藉由相同之方法進行測定。
本發明中所使用之半導體背面用膜2較佳為波長532 nm或1064 nm下之光線透射率為20%以下，更佳為15%以下，進而較佳為10%以下。作為光線透射率之下限值，並無特別限定，只要為0%以上即可。藉由使波長532 nm或1064 nm下之光線透射率為20%以下，可使雷射光之照射之加工性優異。又，若波長532 nm或1064 nm下之光線透射率為20%以下，則雷射光難以透射，故而半導體元件(尤其是半導體元件之背面)暴露於雷射光下之情況較少。其結果，可有效防止對半導體元件造成不良影響，從而可提高製造良率。再者，半導體背面用膜2可為單層，亦可為複數層積層而成之積層膜，於為積層膜之情形時，上述光線透射率只要積層膜整體為0~20%之範圍內即可。半導體背面用膜2之光線透射率(%)可藉由以下方法而求得。
<光線透射率>
(1)未積層於切割膠帶而製作厚度(平均厚度：20 μm)之半導體背面用膜。
(2)以特定之強度對該半導體背面用膜照射波長：300~1100 nm之光線[裝置：島津製作所股份有限公司製造之可見光產生裝置(商品名「ABSORPTION SPECTRO PHOTOMETR」)]。
(3)使用分光光度計(島津製作所股份有限公司製造之分光光度計「ABSORPTION SPECTRO PHOTOMETR UV-2550」)，測定所透射之波長532 nm及1064 nm之光線之強度。
(4)根據波長532 nm及1064 nm之光線於透射半導體背面用膜前後之強度變化，求得波長532 nm及1064 nm之光線透射率(%)。
再者，光線透射率(%)之上述算出方法亦可應用於厚度並非為20 μm之半導體背面用膜之光線透射率(%)之算出。具體而言，可藉由朗伯-比耳定律(Lambert-Beer law)，如下述般算出厚度20 μm下之吸光度 A20。
A20=α×L20×C (1)
(式中，L20表示光程長度，α表示吸光係數，C表示試料濃度)
又，厚度X(μm)下之吸光度AX可藉由下述式(2)所表示。
AX=α×LX×C (2)
進而，厚度20 μm下之吸光度A20可藉由下述式(3)所表示。
A20=-log10T20 (3)
(式中，T20表示厚度20 μm下之光線透射率)
根據上述式(1)~(3)，吸光度AX可由
AX=A20×(LX/L20)=-[log10(T20)]×(LX/L20)
所表示。藉此，厚度X(μm)下之光線透射率TX(%)可藉由下述式而算出。
TX=10-AX
其中，AX=-[log10(T20)]×(LX/L20)
又，關於上述光線透射率(%)之算出方法中之將半導體背面用膜之厚度設為20 μm之情況，並非特別限定本發明中所使用之半導體背面用膜2之厚度。其係於測定時為方便起見所採用之厚度。
半導體背面用膜2之光線透射率(%)可藉由樹脂成分之種類或其含量、著色劑(顏料或染料等)之種類或其含量、及無機填充材料之含量等而進行控制。
半導體背面用膜2較佳為進行雷射標記後之標記部與標記部以外之部分之對比度為20%以上。上述對比度之下限值更佳為25%，進而較佳為30%。又，上述對比度越大越佳，作為上限值，例如可列舉250%、200%、150%、100%、60%等。於半導體背面用膜2中，由於進行雷射標記後之標記部與標記部以外之部分之對比度為20%以上， 具有優異之對比度，故而藉由雷射標記所賦予之各種資訊(例如，文字資訊或圖形資訊)之視認性良好。
對比度係於藉由基恩斯(KEYENCE)股份有限公司製造之CV-5000測定半導體背面用膜之標記部與標記部以外之部位(非標記部)之亮度後，根據以下計算式而求得。
再者，半導體背面用膜2可為單層，亦可為複數層積層而成之積層膜，於為積層膜之情形時，上述對比度較佳為積層膜整體為20%以上之範圍內。
於半導體背面用膜2中，視需要可適當調配其他添加劑。作為其他添加劑，例如除填充材料(填料)、阻燃劑、矽烷偶合劑、離子捕捉劑以外，可列舉增量劑、抗老化劑、抗氧化劑、界面活性劑等。
作為上述填充材料，可為無機填充材料、有機填充材料之任一種，較佳為無機填充材料。藉由調配無機填充材料等填充材料，可實現對半導體背面用膜2之導電性之賦予或導熱性之提高、彈性模數之調節等。再者，作為半導體背面用膜2，可為導電性，亦可為非導電性。作為上述無機填充材料，例如可列舉包含二氧化矽、黏土、石膏、碳酸鈣、硫酸鋇、氧化鋁、氧化鈹、碳化矽、氮化矽等陶瓷類，鋁、銅、銀、金、鎳、鉻、鉛、錫、鋅、鈀、焊錫等金屬或合金類，及其他碳等之各種無機粉末等。填充材料可單獨使用或併用2種以上使用。作為填充材料，其中較佳為二氧化矽，尤佳為熔融二氧化矽。再者，無機填充材料之平均粒徑較佳為0.1~80 μm之範圍內。無機填充劑之平均粒徑例如可藉由雷射繞射型粒度分佈測定裝置而進行測定。
上述填充材料之調配量係相對於有機樹脂成分100重量份，較佳為80重量份以下，尤佳為0~75重量份。
又，作為上述阻燃劑，例如可列舉三氧化銻、五氧化銻、溴化環氧樹脂等。阻燃劑可單獨使用或併用2種以上使用。作為上述矽烷偶合劑，例如可列舉：β-(3,4-環氧環己基)乙基三甲氧基矽烷、γ-縮水甘油氧基丙基三甲氧基矽烷、γ-縮水甘油氧基丙基甲基二乙氧基矽烷等。矽烷偶合劑可單獨使用或併用2種以上使用。作為上述離子捕捉劑，例如可列舉水滑石(hydrotalcite)類、氫氧化鉍等。離子捕捉劑可單獨使用或併用2種以上使用。
半導體背面用膜2例如可將環氧樹脂等熱硬化性樹脂、視需要之丙烯酸系樹脂等熱塑性樹脂、及視需要之溶劑或其他添加劑等進行混合而製備樹脂組合物，並利用形成為膜狀層之慣用方法而形成。具體而言，例如可藉由如下方法形成作為半導體背面用膜2之膜狀層(接著劑層)，即，將上述樹脂組合物塗佈於切割膠帶之黏著劑層32上之方法；於適當之分隔件(剝離紙等)上塗佈上述樹脂組合物而形成樹脂層(或接著劑層)，並將其轉印(移著)於黏著劑層32上之方法等。再者，上述樹脂組合物可為溶液，亦可為分散液。
再者，半導體背面用膜2於應用於半導體晶圓之前之階段，熱硬化性樹脂處於未硬化狀態。再者，此處所謂之未硬化狀態，係與本說明書中定義之狀態相同。
作為半導體背面用膜2之凝膠分率，並無特別限制，例如可自50重量%以下之範圍內適當選擇，較佳為0~30重量%，尤佳為0~10重量%。半導體背面用膜2之凝膠分率之測定方法可藉由以下之測定方法而進行測定。
<凝膠分率之測定方法>
自半導體背面用膜2取樣約0.1 g並進行準確稱量(試料之重量)， 將該樣品以網狀片材包裹後，於室溫下於約50 mL之甲苯中浸漬1週。其後，將溶劑不溶分(網狀片材之內容物)自甲苯取出，於130℃下乾燥約2小時，秤量乾燥後之溶劑不溶分(浸漬、乾燥後之重量)，並根據下述式算出凝膠分率(重量%)。
再者，半導體背面用膜2之凝膠分率除樹脂成分之種類或其含量、交聯劑之種類或其含量以外，可藉由加熱溫度或加熱時間等而進行控制。
於本發明中，於半導體背面用膜2係由包含環氧樹脂等熱硬化性樹脂之樹脂組合物所形成之膜狀物之情形時，可有效發揮對半導體晶圓之密接性。
再者，半導體晶圓之切割步驟中使用切削水，因此存在半導體背面用膜2吸濕而使含水率變成常態以上之情形。若於此種高含水率之狀態下進行覆晶接合，則存在半導體背面用膜2與半導體晶圓或其加工體(半導體)之接著界面上積存水蒸氣而產生浮起之情形。因此，作為半導體背面用膜2，藉由設為兩面設置有透濕性較高之核心材料之構成，可使水蒸氣擴散，從而避免該問題。就該觀點而言，亦可將於核心材料之單面或兩面形成有半導體背面用膜之多層結構用作半導體背面用膜。作為上述核心材料，可列舉膜(例如，聚醯亞胺膜、聚酯膜、聚對苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、經玻璃纖維或塑膠製不織纖維強化之樹脂基板、矽基板或玻璃基板等。
半導體背面用膜2之厚度(於積層膜之情形時為總厚)並無特別限定，例如可自2~200 μm左右之範圍內適當選擇。進而，上述厚度較 佳為4~160 μm左右，更佳為6~100 μm左右，尤佳為10~80 μm左右。
上述半導體背面用膜2較佳為至少一面受到分隔件(剝離襯墊)之保護(未圖示)。例如，於切割膠帶一體型半導體背面用膜1之情形時，可僅於半導體背面用膜之一面設置有分隔件，另一方面，於未與切割膠帶進行一體化之半導體背面用膜之情形時，可於半導體背面用膜之單面或兩面設置有分隔件。分隔件具有作為供至實用前保護半導體背面用膜之保護材料之功能。又，於切割膠帶一體型半導體背面用膜1之情形時，分隔件可進而用作將半導體背面用膜2轉印於切割膠帶之基材上之黏著劑層32時之支持基材。分隔件係於半導體背面用膜上貼合半導體晶圓時剝除。作為分隔件，亦可使用聚乙烯、聚丙烯、或者藉由氟系剝離劑、長鏈烷基丙烯酸酯系剝離劑等剝離劑進行表面塗佈之塑膠膜(聚對苯二甲酸乙二酯等)或紙等。再者，分隔件可藉由先前公知之方法而形成。又，分隔件之厚度等亦無特別限制。
於半導體背面用膜2未積層於切割膠帶3上之情形時，半導體背面用膜2可使用1片兩面包含剝離層之分隔件，以捲繞成輥狀之形態受到兩面包含剝離層之分隔件之保護，亦可受到至少一面包含剝離層之分隔件之保護。
又，作為半導體背面用膜2，其吸濕率較低為佳。具體而言，上述吸濕率較佳為1重量%以下，更佳為0.8重量%以下。藉由將上述吸濕率設為1重量%以下，可提高雷射標記性。又，例如於回焊步驟中，亦可於半導體背面用膜2與半導體元件之間抑制或防止空隙之產生等。再者，上述吸濕率係根據將半導體背面用膜2於溫度85℃、相對濕度85%RH之環境下放置168小時前後之重量變化所算出之值。於半導體背面用膜2係由包含熱硬化性樹脂之樹脂組合物所形成之情形時，上述吸濕率係指將熱硬化後之半導體背面用膜於溫度85℃、相對 濕度85%RH之環境下放置168小時之時之值。又，上述吸濕率例如可藉由改變無機填料之添加量而進行調整。
又，作為半導體背面用膜2，揮發成分之比率較少為佳。具體而言，加熱處理後之半導體背面用膜2之重量減少率(重量減少量之比率)較佳為1重量%以下，更佳為0.8重量%以下。關於加熱處理之條件，例如加熱溫度為250℃、加熱時間為1小時。藉由將上述重量減少率設為1重量%以下，可提高雷射標記性。又，例如於回焊步驟中，可抑制或防止於覆晶型之半導體裝置中產生龜裂。上述重量減少率例如可藉由添加可減少無鉛焊錫回焊時之龜裂產生之無機物而進行調整。再者，於半導體背面用膜2由包含熱硬化性樹脂之樹脂組合物所形成之情形時，上述重量減少率係指將熱硬化後之半導體背面用膜於加熱溫度250℃、加熱時間1小時之條件下進行加熱時之值。
於本發明中，較佳為如上所述使用切割膠帶一體型半導體背面用膜1，但於未與切割膠帶進行一體化而使用半導體背面用膜2之情形時，可藉由依據使用切割膠帶一體型半導體背面用膜1之情形時的半導體裝置之製造方法之方法而製造半導體裝置。使用半導體背面用膜2之半導體裝置之製造方法成為如下製造方法：於上述切割膠帶一體型半導體背面用膜之製造方法之步驟中，進而包括將半導體背面用膜與切割膠帶以半導體背面用膜與切割膠帶之黏著劑層相接觸之形態進行貼合之步驟。
又，半導體背面用膜2亦可貼合於將半導體晶圓進行單片化之半導體晶片上而使用。於該情形時，使用半導體背面用膜2之半導體裝置之製造方法亦可為至少包括例如以下步驟之製造方法：將切割膠帶貼合於半導體晶圓上之步驟；將上述半導體晶圓進行切割之步驟；拾取藉由切割所獲得之半導體元件之步驟；將上述半導體元件覆晶連接於被黏著體上之步驟；以及於半導體元件上貼合半導體背面用膜之步 驟。
(1-2)切割膠帶
上述切割膠帶3係於基材31上形成有黏著劑層32所構成。
基材(支持基材)可用作黏著劑層等之支持母體。上述基材31較佳為具有放射線透射性。作為上述基材31，例如可使用紙等紙系基材；布、不織布、毛氈、網狀物等纖維系基材；金屬箔、金屬板等金屬系基材；塑膠之膜或片材等塑膠系基材；橡膠片材等橡膠系基材；發泡片材等發泡體；或該等之積層體[尤其是塑膠系基材與其他基材之積層體、或塑膠膜(或片材)彼此之積層體等]等適當之薄片體。該等之中，可較佳地使用塑膠之膜或片材等塑膠系基材。
作為此種塑膠材料中之原材料，例如可列舉：聚乙烯(PE)、聚丙烯(PP)、乙烯-丙烯共聚物等烯烴系樹脂；乙烯-乙酸乙烯酯共聚物(EVA)、離子聚合物樹脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(無規、交替)共聚物等以乙烯為單體成分之共聚物；聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸丁二酯(PBT)等聚酯；丙烯酸系樹脂；聚氯乙烯(PVC)；聚胺基甲酸酯；聚碳酸酯；聚苯硫醚(PPS)；聚醯胺(尼龍)、全芳香族聚醯胺(芳族聚醯胺)等醯胺系樹脂；聚醚醚酮(PEEK)；聚醯亞胺；聚醚醯亞胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纖維素系樹脂；聚矽氧樹脂；氟樹脂等。
又，作為基材31之材料，亦可列舉上述樹脂之交聯體等。上述塑膠膜可於未延伸之狀態下使用，亦可使用視需要實施單軸或雙軸之延伸處理而成者。根據藉由延伸處理等而賦予熱收縮性之樹脂片材，可於切割後使該基材31進行熱收縮，由此降低黏著劑層32與半導體背面用膜2之接著面積，從而實現半導體晶片之回收容易化。
為提高與鄰接之層之密接性、保持性等，基材31之表面可實施 慣用之表面處理，例如鉻酸處理、臭氧暴露、火焰暴露、高壓電擊暴露、離子化放射線處理等化學或物理處理、利用底塗劑(例如下述黏著物質)之塗佈處理。
上述基材31可適當選擇同種或異種者使用，視需要可使用摻合數種而成者。又，為對基材31賦予防靜電能力，可於上述基材31上設置包含金屬、合金、該等之氧化物等且厚度為30~500 Å左右之導電性物質之蒸鍍層。基材31可為單層或2種以上之複層。
基材31之厚度(於積層體之情形時為總厚)並無特別限制，可根據強度或柔軟性、使用目的等而適當選擇，例如通常為1000 μm以下，較佳為1~1000 μm，更佳為10~500 μm，進而較佳為20~300 μm，尤佳為30~200 μm左右。
再者，於不損害本發明之效果等之範圍內，亦可於基材31中包含各種添加劑(著色劑、填充材料、塑化劑、抗老化劑、抗氧化劑、界面活性劑、阻燃劑等)。
上述黏著劑層32係由黏著劑所形成，具有黏著性。作為此種黏著劑，並無特別限制，可自公知之黏著劑之中適當選擇。具體而言，作為黏著劑，例如可自如下黏著劑中適當選擇具有上述特性之黏著劑而使用：丙烯酸系黏著劑、橡膠系黏著劑、乙烯基烷基醚系黏著劑、聚矽氧系黏著劑、聚酯系黏著劑、聚醯胺系黏著劑、胺基甲酸酯系黏著劑、氟系黏著劑、苯乙烯-二烯嵌段共聚物系黏著劑、及於該等黏著劑中調配有熔點為約200℃以下之熱熔融性樹脂之蠕變特性改良型黏著劑等公知之黏著劑(例如，參照日本專利特開昭56-61468號公報、日本專利特開昭61-174857號公報、日本專利特開昭63-17981號公報、日本專利特開昭56-13040號公報等)。又，作為黏著劑，亦可使用放射線硬化型黏著劑(或能量線硬化型黏著劑)或熱膨脹性黏著劑。黏著劑可單獨使用或組合2種以上使用。
作為上述黏著劑，可較佳地使用丙烯酸系黏著劑、橡膠系黏著劑，尤佳為丙烯酸系黏著劑。作為丙烯酸系黏著劑，可列舉以將(甲基)丙烯酸烷基酯之1種或2種以上用作單體成分之丙烯酸系聚合物(均聚物或共聚物)為基底聚合物者。
作為上述丙烯酸系黏著劑中之(甲基)丙烯酸烷基酯，例如可列舉：(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸異丁酯、(甲基)丙烯酸第二丁酯、(甲基)丙烯酸第三丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸異辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸異壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸異癸酯、(甲基)丙烯酸十一烷基酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸十三烷基酯、(甲基)丙烯酸十四烷基酯、(甲基)丙烯酸十五烷基酯、(甲基)丙烯酸十六烷基酯、(甲基)丙烯酸十七烷基酯、(甲基)丙烯酸十八烷基酯、(甲基)丙烯酸十九烷基酯、(甲基)丙烯酸二十烷基酯等(甲基)丙烯酸烷基酯等。作為(甲基)丙烯酸烷基酯，較佳為烷基之碳數為4~18之(甲基)丙烯酸烷基酯。再者，(甲基)丙烯酸烷基酯之烷基可為直鏈狀或支鏈狀之任一種。
再者，上述丙烯酸系聚合物亦可以凝聚力、耐熱性、交聯性等之改質為目的，視需要含有可與上述(甲基)丙烯酸烷基酯進行共聚合之其他單體成分(共聚合性單體成分)所對應之單元。作為此種共聚合性單體成分，例如可列舉：(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧基乙酯、丙烯酸羧基戊酯、伊康酸、順丁烯二酸、反丁烯二酸、丁烯酸等含有羧基之單體；順丁烯二酸酐、伊康酸酐等含有酸酐基之單體；(甲基)丙烯酸羥基乙酯、(甲基)丙烯酸羥基丙酯、(甲基)丙烯酸羥基丁酯、(甲基)丙烯酸羥基己酯、(甲基)丙烯酸羥基辛酯、 (甲基)丙烯酸羥基癸酯、(甲基)丙烯酸羥基月桂酯、甲基丙烯酸(4-羥基甲基環己基)甲酯等含有羥基之單體；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙磺酸、(甲基)丙烯醯胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯醯氧基萘磺酸等含有磺酸基之單體；2-羥基乙基丙烯醯基磷酸酯等含有磷酸基之單體；(甲基)丙烯醯胺、N,N-二甲基(甲基)丙烯醯胺、N-丁基(甲基)丙烯醯胺、N-羥甲基(甲基)丙烯醯胺、N-羥甲基丙烷(甲基)丙烯醯胺等(N-取代)醯胺系單體；(甲基)丙烯酸胺基乙酯、(甲基)丙烯酸N,N-二甲基胺基乙酯、(甲基)丙烯酸第三丁基胺基乙酯等(甲基)丙烯酸胺基烷基酯系單體；(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯等(甲基)丙烯酸烷氧基烷基酯系單體；丙烯腈、甲基丙烯腈等氰基丙烯酸酯單體；(甲基)丙烯酸縮水甘油酯等含有環氧基之丙烯酸系單體；苯乙烯、α-甲基苯乙烯等苯乙烯系單體；乙酸乙烯酯、丙酸乙烯酯等乙烯酯系單體；異戊二烯、丁二烯、異丁烯等烯烴系單體；乙烯醚等乙烯醚系單體；N-乙烯基吡咯啶酮、甲基乙烯基吡咯啶酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌、乙烯基吡、乙烯基吡咯、乙烯基咪唑、乙烯基唑、乙烯基啉、N-乙烯基羧醯胺類、N-乙烯基己內醯胺等含氮單體；N-環己基順丁烯二醯亞胺、N-異丙基順丁烯二醯亞胺、N-月桂基順丁烯二醯亞胺、N-苯基順丁烯二醯亞胺等順丁烯二醯亞胺系單體；N-甲基伊康醯亞胺、N-乙基伊康醯亞胺、N-丁基伊康醯亞胺、N-辛基伊康醯亞胺、N-2-乙基己基伊康醯亞胺、N-環己基伊康醯亞胺、N-月桂基伊康醯亞胺等伊康醯亞胺系單體；N-(甲基)丙烯醯氧基亞甲基琥珀醯亞胺、N-(甲基)丙烯醯基-6-氧基六亞甲基琥珀醯亞胺、N-(甲基)丙烯醯基-8-氧基八亞甲基琥珀醯亞胺等琥珀醯亞胺系單體；聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯、甲氧基聚丙二醇(甲基)丙烯酸酯等二醇系丙烯酸酯 單體；(甲基)丙烯酸四氫糠酯、氟(甲基)丙烯酸酯、聚矽氧(甲基)丙烯酸酯等具有雜環、鹵素原子、矽原子等之丙烯酸酯系單體；己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、環氧丙烯酸酯、聚酯丙烯酸酯、丙烯酸胺基甲酸酯、二乙烯苯、二(甲基)丙烯酸丁二酯、二(甲基)丙烯酸己二酯等多官能單體等。該等共聚合性單體成分可使用1種或2種以上。
於使用放射線硬化型黏著劑(或能量線硬化型黏著劑)作為黏著劑之情形時，作為放射線硬化型黏著劑(組合物)，例如可列舉將於聚合物側鏈或主鏈中或主鏈末端上具有自由基反應性碳-碳雙鍵之聚合物用作基底聚合物之內在型放射線硬化型黏著劑、或者於黏著劑中調配有紫外線硬化性之單體成分或低聚物成分之放射線硬化型黏著劑等。又，於使用熱膨脹性黏著劑作為黏著劑之情形時，作為熱膨脹性黏著劑，例如可列舉包含黏著劑及發泡劑(尤其是熱膨脹性微小球)之熱膨脹性黏著劑等。
於本發明中，亦可於不損害本發明之效果之範圍內，於黏著劑層32中包含各種添加劑(例如，黏著賦予樹脂、著色劑、增黏劑、增量劑、填充材料、塑化劑、抗老化劑、抗氧化劑、界面活性劑、交聯劑等)。
作為上述交聯劑，並無特別限制，可使用公知之交聯劑。具體而言，作為交聯劑，除異氰酸酯系交聯劑、環氧系交聯劑、三聚氰胺系交聯劑、過氧化物系交聯劑以外，可列舉：脲系交聯劑、金屬烷氧化物系交聯劑、金屬螯合物系交聯劑、金屬鹽系交聯劑、碳二醯亞胺系交聯劑、唑啉系交聯劑、氮丙啶系交聯劑、胺系交聯劑等，較佳 為異氰酸酯系交聯劑或環氧系交聯劑。交聯劑可單獨使用或組合2種以上使用。再者，交聯劑之使用量並無特別限制。
作為上述異氰酸酯系交聯劑，可列舉與作為可添加於上述半導體背面用膜2用之樹脂組合物中之異氰酸酯系交聯劑而於本說明書中已進行列舉者相同之交聯劑。
再者，於本發明中，亦可代替使用交聯劑，或者於使用交聯劑之同時藉由電子束或紫外線等之照射而實施交聯處理。
黏著劑層32例如可將黏著劑(感壓接著劑)與視需要之溶劑或其他添加劑等進行混合，並利用形成為片狀層之慣用方法而形成。具體而言，例如可藉由如下方法形成黏著劑層32，即，將包含黏著劑及視需要之溶劑或其他添加劑之混合物塗佈於基材31上之方法；於適當之分隔件(剝離紙等)上塗佈上述混合物而形成黏著劑層32，並將其轉印(移著)於基材31上之方法等。
黏著劑層32之厚度並無特別限制，例如較佳為5~300 μm，更佳為5~200 μm，進而較佳為5~100 μm，尤佳為7~50 μm左右。若黏著劑層32之厚度為上述範圍內，則可發揮適度之黏著力。再者，黏著劑層32可為單層、複層之任一種。
上述切割膠帶3之黏著劑層32對覆晶型半導體背面用膜2之接著力(23℃，剝離角度180度，剝離速度300 mm/min)較佳為0.02~10 N/20 mm，更佳為0.05~5 N/20 mm。藉由將上述接著力設為0.02 N/20 mm以上，可防止於半導體晶圓之切割時半導體元件發生晶片飛散。另一方面，藉由將上述接著力設為10 N/20 mm以下，可防止於拾取半導體元件時，該半導體元件之剝離變得困難，或者產生糊劑殘餘。
(1-3)切割膠帶一體型半導體背面用膜1
如圖1所示，切割膠帶一體型半導體背面用膜1之構成如下：包 含於基材31上設置有黏著劑層32之切割膠帶3、以及設置於上述黏著劑層32上之半導體背面用膜2。又，如圖1所示，可於本發明中使用之切割膠帶一體型半導體背面用膜可為於切割膠帶3之黏著劑層32上，僅於與半導體晶圓之貼合部分相對應之部分33形成有半導體背面用膜2之構成，亦可為於黏著劑層32之整個面上形成有半導體背面用膜之構成，又，亦可為於大於與半導體晶圓之貼合部分相對應之部分33且小於黏著劑層32之整個面之部分形成有半導體背面用膜之構成。再者，半導體背面用膜2之表面(貼合於晶圓背面之側之表面)於貼合於晶圓背面之前之期間受到分隔件等之保護。
再者，於本發明中，可使覆晶型半導體背面用膜2或切割膠帶一體型半導體背面用膜1具有防靜電能力。藉此，可防止其之接著時及剝離時等產生靜電或因由此引起之半導體晶圓等之帶電而破壞電路之情況等。防靜電能力之賦予可利用如下適當之方式而進行：向基材31、黏著劑層32乃至半導體背面用膜2中添加防靜電劑或導電性物質之方法、於基材31上附設包含電荷轉移錯合物或金屬膜等之導電層之方法等。作為該等方式，較佳為難以產生有使半導體晶圓變質之虞之雜質離子之方式。作為以導電性之賦予、導熱性之提高等為目的所調配之導電性物質(導電填料)，可列舉銀、鋁、金、銅、鎳、導電性合金等球狀、針狀、薄片(flake)狀之金屬粉，氧化鋁等金屬氧化物，非晶碳黑、石墨等。但，就不會發生電洩漏之方面而言，上述半導體背面用膜2較佳為非導電性。
又，覆晶型半導體背面用膜2或切割膠帶一體型半導體背面用膜1可以捲繞成輥狀之形態形成，亦可以積層有片材(膜)之形態形成。例如，於具有捲繞成輥狀之形態之情形時，可將半導體背面用膜2或半導體背面用膜2與切割膠帶3之積層體以視需要藉由分隔件保護之狀態捲繞成輥狀，而製作捲繞成輥狀之狀態或形態之切割膠帶一體型半 導體背面用膜1。再者，作為捲繞成輥狀之狀態或形態之半導體背面用膜2或切割膠帶一體型半導體背面用膜1，亦可由基材31、形成於上述基材31之一面上之黏著劑層32、形成於上述黏著劑層32上之半導體背面用膜、以及形成於上述基材31之另一面上之剝離處理層(背面處理層)所構成。
再者，作為切割膠帶一體型半導體背面用膜1之厚度(半導體背面用膜之厚度與包含基材31及黏著劑層32之切割膠帶之厚度之總厚)，例如可自8~1500 μm之範圍內選擇，較佳為20~850 μm，進而較佳為31~500 μm，尤佳為47~330 μm。
再者，於切割膠帶一體型半導體背面用膜1中，藉由控制半導體背面用膜2之厚度與切割膠帶3之黏著劑層32之厚度之比、或半導體背面用膜2之厚度與切割膠帶3之厚度(基材31與黏著劑層32之總厚)之比，可提高切割步驟時之切割性、拾取步驟時之拾取性等，從而可將切割膠帶一體型半導體背面用膜1有效利用於半導體晶圓之切割步驟~半導體晶片之覆晶接合步驟。
又，關於切割膠帶一體型半導體背面用膜之製造方法，以圖1所示之切割膠帶一體型半導體背面用膜1為例進行說明。首先，基材31可藉由先前公知之製膜方法而進行製膜。作為該製膜方法，例如可例示：壓延製膜法、有機溶劑中之澆鑄法、密閉系統中之充氣擠壓法、T模擠壓法、共擠壓法、乾式層壓法等。
繼而，於基材31上塗佈黏著劑組合物，進行乾燥(視需要進行加熱交聯)而形成黏著劑層32。作為塗佈方式，可列舉輥式塗敷、絲網塗敷、凹版塗敷等。再者，可將黏著劑層組合物直接塗佈於基材31上而於基材31上形成黏著劑層32，又，亦可於將黏著劑組合物塗佈於對表面進行剝離處理之剝離紙等上而形成黏著劑層32後，將該黏著劑層32轉印於基材31上。藉此，製作於基材31上形成有黏著劑層32之切割 膠帶3。
另一方面，將用以形成半導體背面用膜2之形成材料以乾燥後之厚度成為特定厚度之方式塗佈於剝離紙上，進而於特定條件下進行乾燥，形成塗佈層。將該塗佈層轉印於上述黏著劑層32上，藉此將半導體背面用膜2形成於黏著劑層32上。再者，亦可於上述黏著劑層32上直接塗佈用以形成半導體背面用膜2之形成材料後，在特定條件下進行乾燥，藉此將半導體背面用膜2形成於黏著劑層32上。藉由以上方式，可獲得本發明之切割膠帶一體型半導體背面用膜1。
本發明中所使用之切割膠帶一體型半導體背面用膜1可較佳地使用於本發明之覆晶型半導體裝置之製造方法。即，切割膠帶一體型半導體背面用膜1係以於半導體晶片之背面貼合有切割膠帶一體型半導體背面用膜1之半導體背面用膜2之狀態或形態製造覆晶安裝之半導體裝置。因此，切割膠帶一體型半導體背面用膜1可使用於覆晶安裝之半導體裝置(半導體晶片以覆晶接合方式固定於基板等被黏著體上之狀態或形態之半導體裝置)。再者，半導體背面用膜2亦可與切割膠帶一體型半導體背面用膜1同樣地使用於覆晶安裝之半導體裝置。
(1-4)半導體晶圓
作為半導體晶圓，只要為公知或慣用之半導體晶圓，則無特別限制，可自各種原材料之半導體晶圓中適當選擇使用。於本發明中，作為半導體晶圓，可較佳地使用矽晶圓。
(2)步驟B
繼而，如圖2(b)所示，進行半導體晶圓4之切割。藉此，將半導體晶圓4切斷成特定尺寸而進行單片化(小片化)，製造半導體晶片5。切割係例如自半導體晶圓4之電路面側，依據常法進行。又，於本步驟中，例如可採用切入至切割膠帶一體型半導體背面用膜1之稱作全切之切斷方式等。作為本步驟中所使用之切割裝置，並無特別限定， 可使用先前公知者。又，半導體晶圓4係以更優異之密接性接著固定於包含半導體背面用膜之切割膠帶一體型半導體背面用膜1上，因此可抑制晶片缺陷或晶片飛散，並且亦可抑制半導體晶圓4之破裂。再者，若半導體背面用膜2係由包含環氧樹脂之樹脂組合物所形成，則即便藉由切割進行切斷，亦可抑制或防止於其切斷面上產生半導體背面用膜之接著劑層之糊劑溢出。其結果，可抑制或防止切斷面彼此進行再附著(結塊)，從而可進一步良好地進行下述拾取。
再者，於進行切割膠帶一體型半導體背面用膜1之延伸之情形時，該延伸可使用先前公知之延伸裝置而進行。延伸裝置包括：圈狀之外環，其可經由切割環而將切割膠帶一體型半導體背面用膜1向下方擠壓；以及內環，其直徑小於外環且支持切割膠帶一體型半導體背面用膜。藉由該延伸步驟，可防止於下述拾取步驟中相鄰之半導體晶片彼此相接觸而產生破損。
(3)步驟C
於步驟C中，對上述半導體背面用膜2進行雷射標記，該步驟C中之半導體背面用膜2處於未硬化狀態。此處，所謂未硬化狀態，係指完全硬化前之狀態，亦包括交聯反應進行至未硬化之程度之半硬化狀態。即，係指於步驟C之前不包括使半導體背面用膜2進行硬化之步驟。
於本發明中，半導體背面用膜2即便處於未硬化狀態，亦可進行雷射標記，半導體背面用膜2可於該密封步驟時與密封材料一起進行熱硬化，因此無需重新追加用以使半導體背面用膜2進行熱硬化之步驟。
雷射標記時之加工深度較佳為0~10%，更佳為0~5%。再者，所謂加工深度，係指相對於半導體背面用膜2之厚度之加工深度。
於進行雷射標記時，可利用公知之雷射標記裝置。又，作為雷 射，可利用氣體雷射、固體雷射、液體雷射等各種雷射。具體而言，作為氣體雷射，並無特別限制，可利用公知之氣體雷射，較佳為碳酸氣體雷射(CO2雷射)、準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射等)。又，作為固體雷射，並無特別限制，可利用公知之固體雷射，較佳為YAG雷射(Nd：YAG雷射等)、YVO4雷射。
作為進行雷射標記時之雷射照射條件，可考慮標記部與標記部以外之部分之對比度或加工深度等而進行適當設定，例如於使用雷射標記裝置：商品名「MD-S9900」(基恩斯公司製造)之情形時，可設為以下範圍內。
(雷射照射條件)
波長：532 nm
強度：1.0 W
掃描速度：700 mm/sec
Q開關頻率：64 kHz
(4)其他步驟 (4-1)拾取步驟
為回收接著固定於切割膠帶一體型半導體背面用膜1上之半導體晶片5，如圖2(c)所示般進行半導體晶片5之拾取，從而將半導體晶片5與半導體背面用膜2一起自切割膠帶3剝離。作為拾取方法，並無特別限定，可採用先前公知之各種方法。例如可列舉藉由針將各個半導體晶片5自切割膠帶一體型半導體背面用膜1之基材31側頂出，並藉由拾取裝置拾取所頂出之半導體晶片5之方法等。再者，所拾取之半導體晶片5之背面受到半導體背面用膜2之保護。
(4-2)覆晶連接步驟
如圖2(d)所示，所拾取之半導體晶片5係藉由覆晶接合方式(覆晶安裝方式)固定於基板等被黏著體上。具體而言，將半導體晶片5以半 導體晶片5之電路面(亦稱作表面、電路圖案形成面、電極形成面等)與被黏著體6相對向之形態，依據常法固定於被黏著體6上。例如，一面使形成於半導體晶片5之電路面側之凸塊51與被黏著於被黏著體6之連接墊上之接合用導電材料(焊錫等)61相接觸並進行按壓，一面使導電材料進行熔融，藉此可確保半導體晶片5與被黏著體6之電性導通，將半導體晶片5固定於被黏著體6上(覆晶接合步驟)。此時，於半導體晶片5與被黏著體6之間形成有空隙，該空隙間距離通常為30~300 μm左右。再者，將半導體晶片5覆晶接合(覆晶連接)於被黏著體6上後，重要的是洗淨半導體晶片5與被黏著體6之對向面或間隙，於該間隙內填充密封材料(密封樹脂等)進行密封。
作為被黏著體6，可使用導線架或電路基板(配線電路基板等)等各種基板。作為此種基板之材質，並無特別限定，可列舉陶瓷基板或塑膠基板。作為塑膠基板，例如可列舉環氧基板、雙順丁烯二醯亞胺三基板、聚醯亞胺基板等。
於覆晶接合步驟中，作為凸塊或導電材料之材質，並無特別限定，例如可列舉：錫-鉛系金屬材料、錫-銀系金屬材料、錫-銀-銅系金屬材料、錫-鋅系金屬材料、錫-鋅-鉍系金屬材料等焊錫類(合金)或金系金屬材料、銅系金屬材料等。
再者，於覆晶接合步驟中，使導電材料進行熔融而連接半導體晶片5之電路面側之凸塊與被黏著體6之表面之導電材料，作為該導電材料之熔融時之溫度，通常為260℃左右(例如，250~300℃)。本發明之切割膠帶一體型半導體背面用膜藉由利用環氧樹脂等形成半導體背面用膜，可具有亦可經受該覆晶接合步驟中之高溫之耐熱性。
於本步驟中，較佳為進行半導體晶片5與被黏著體6之對向面(電極形成面)或間隙之洗淨。作為該洗淨中所使用之洗淨液，並無特別限制，例如可列舉有機系洗淨液或水系洗淨液。本發明之切割膠帶一 體型半導體背面用膜中之半導體背面用膜具有對洗淨液之耐溶劑性，實質上對該等洗淨液不具有溶解性。因此，如上所述，作為洗淨液，可使用各種洗淨液，無需特別之洗淨液，可藉由先前之方法進行洗淨。
繼而，進行用以密封經覆晶接合之半導體晶片5與被黏著體6間之間隙的密封步驟。密封步驟係使用密封樹脂而進行。作為此時之密封條件，並無特別限定，通常藉由在175℃下進行60~90秒之加熱而進行密封樹脂之熱硬化，但本發明並不限定於此，例如可於165~185℃下進行數分鐘固化。於該步驟中之熱處理中，不僅密封樹脂，而且半導體背面用膜2亦同時進行熱硬化。又，藉由該步驟，可使半導體背面用膜2完全或大致完全進行熱硬化，從而可以優異之密接性貼合於半導體元件之背面。進而，本發明中所使用之半導體背面用膜2於進行雷射標記之步驟之前處於未硬化狀態，於該密封步驟時，可與密封材料一起進行熱硬化，因此無需重新追加用以使半導體背面用膜2進行熱硬化之步驟。
作為上述密封樹脂，只要為具有絕緣性之樹脂(絕緣樹脂)，則無特別限制，可自公知之密封樹脂等密封材料中適當選擇使用，更佳為具有彈性之絕緣樹脂。作為密封樹脂，例如可列舉包含環氧樹脂之樹脂組合物等。作為環氧樹脂，可列舉上述所例示之環氧樹脂等。又，作為由包含環氧樹脂之樹脂組合物所構成之密封樹脂，除環氧樹脂以外，亦可包含環氧樹脂以外之熱硬化性樹脂(酚樹脂等)或熱塑性樹脂等作為樹脂成分。再者，作為酚樹脂，亦可用作環氧樹脂之硬化劑，作為此種酚樹脂，可列舉上述所例示之酚樹脂等。
繼而，通常將半導體封裝體安裝於基板(母板等)上時，進行熱處理(雷射標記後進行之回焊步驟)。作為該熱處理之條件(溫度或時間等)，依據半導體技術協會(JEDEC，Joint Electron Devices Engineering Council)之規格而進行。例如，可於溫度(上限)為210~270℃之範圍內，將其時間進行5~50秒。藉由該步驟，可將半導體封裝體安裝於基板(母板等)上。此時，若上述雷射標記後進行之回焊步驟後之對比度之下降率為20%以下，則經雷射標記之各種資訊之視認性於上述回焊步驟後亦良好。
使用上述切割膠帶一體型半導體背面用膜1或半導體背面用膜2所製造之半導體裝置(覆晶安裝之半導體裝置)係於半導體晶片之背面貼合有半導體背面用膜，故而可以優異之視認性實施各種標記。尤其是，即便標記方法為雷射標記方法，亦可以優異之對比度實施標記，從而可良好地視認藉由雷射標記所實施之各種資訊(文字資訊、圖形資訊等)。
藉由本發明之製造方法所獲得之覆晶型半導體裝置可較佳地用作各種電子設備、電子零件或其等之材料、構件。具體而言，作為利用本發明之覆晶安裝之半導體裝置之電子設備，可列舉所謂「行動電話」或「PHS(Personal Handy-phone System，個人手持電話系統)」、小型電腦(例如，所謂「PDA(Personal Digital Assistant)」(個人數位助理)、所謂「筆記型電腦」、所謂「Netbook(商標)」、所謂「隨身電腦(wearable computer)」等)、「行動電話」與電腦一體化而成之小型電子設備、所謂「數位相機(商標)」、所謂「數位視訊攝影機」、小型電視、小型遊戲機、小型數位音頻播放器(digital audio player)、所謂「電子記事本」、所謂「電子詞典」、所謂「電子書」用電子設備終端、小型數位類型之鐘錶等移動型之電子設備(可手提之電子設備)等，當然，亦可為移動型以外(設置型等)之電子設備(例如，所謂「桌上型電腦(desktop computer)」、薄型電視、錄影‧播放用電子設備(硬碟記錄器(Hard Disk recorder)、DVD播放器等)、投影器、微機械等)等。又，作為電子零件、或電子設備、電子零件之材料、構件，例如 可列舉所謂「CPU(Central Processing Unit，中央處理單元)」之構件、各種記憶裝置(所謂「記憶體」、硬碟等)之構件等。
[實施例]
以下，對該發明之較佳實施例例示地進行詳細說明。但，該實施例所揭示之材料或調配量等只要無特別限定之記載，則並非旨在將該發明之主旨僅限定於其等。再者，以下，份係指重量份。
實施例1<著色半導體背面用膜A之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」，根上工業股份有限公司製造)100份，將環氧樹脂(商品名「Epikote 1004」，JER股份有限公司製造)12份、酚樹脂(商品名「Milex XLC-4L」，三井化學股份有限公司製造)13份、球狀二氧化矽(商品名「SO-25R」，Admatechs股份有限公司製造)92份、染料1(商品名「OIL GREEN 502」，Orient Chemical Industries股份有限公司製造)2份、染料2(商品名「OIL BLACK BS」，Orient Chemical Industries股份有限公司製造)2份溶解於甲基乙基酮中，製備固形物成分濃度成為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜之脫模處理膜上作為剝離襯墊(分隔件)後，在130℃下乾燥2分鐘。藉此，製作厚度20 μm之著色半導體背面用膜A。
實施例2<著色半導體背面用膜B之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」，根上工業股份有限公司製造)100份，將環氧樹脂(商品名「Epikote 1004」，JER股份有限公司製造)20份、酚樹脂(商品名「Milex XLC-4L」，三井化學股份有限公司製造)22份、球狀二氧化矽(商品名「SO-25R」，Admatechs股份有限公司 製造)104份、染料1(商品名「OIL GREEN 502」，Orient Chemical Industries股份有限公司製造)2份、染料2(商品名「OIL BLACK BS」，Orient Chemical Industries股份有限公司製造)2份溶解於甲基乙基酮中，製備固形物成分濃度成為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜之脫模處理膜上作為剝離襯墊(分隔件)後，在130℃下乾燥2分鐘。藉此，製作厚度20 μm之著色半導體背面用膜B。
實施例3<著色半導體背面用膜C之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」，根上工業股份有限公司製造)100份，將環氧樹脂(商品名「Epikote 1004」，JER股份有限公司製造)32份、酚樹脂(商品名「Milex XLC-4L」，三井化學股份有限公司製造)35份、球狀二氧化矽(商品名「SO-25R」，Admatechs股份有限公司製造)123份、染料1(商品名「OIL GREEN 502」，Orient Chemical Industries股份有限公司製造)2.5份、染料2(商品名「OIL BLACK BS」，Orient Chemical Industries股份有限公司製造)2.5份溶解於甲基乙基酮中，製備固形物成分濃度成為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜之脫模處理膜上作為剝離襯墊(分隔件)後，在130℃下乾燥2分鐘。藉此，製作厚度20 μm之著色半導體背面用膜C。
比較例1<著色半導體背面用膜D之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」，根上工業股份有限公司製造)100 份，將環氧樹脂1(商品名「Epikote 1004」，JER股份有限公司製造)56份、環氧樹脂2(商品名「Epikote 828」，JER股份有限公司製造)56份、酚樹脂(商品名「Milex XLC-4L」，三井化學股份有限公司製造)121份、球狀二氧化矽(商品名「SO-25R」，Admatechs股份有限公司製造)246份、染料1(商品名「OIL GREEN 502」，Orient Chemical Industries股份有限公司製造)5份、染料2(商品名「OIL BLACK BS」，Orient Chemical Industries股份有限公司製造)5份、觸媒(商品名「TPP」，北興科學股份有限公司製造)1.7份溶解於甲基乙基酮中，製備固形物成分濃度成為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜之脫模處理膜上作為剝離襯墊(分隔件)後，在130℃下乾燥2分鐘。藉此，製作厚度20 μm之著色半導體背面用膜D。
(評價)
對於實施例1~3及比較例1中所製作之半導體背面用膜，藉由下述評價或測定方法評價或測定切割毛邊之產生、拾取性(%)、回焊後之雷射標記視認性、彈性模數、Si晶圓接著力。將評價或測定結果示於表1。
(向切割膠帶之貼合)
使用手壓輥，將上述著色半導體背面用膜A~D貼合於切割膠帶(商品名「V-8-T」，日東電工股份有限公司製造)之黏著劑層上，製作切割片材一體型晶圓背面保護片材A~D。
(半導體晶圓之研磨、貼合、切割)
將半導體晶圓(直徑8英吋，厚度0.6 mm；矽鏡面晶圓(Silicon Mirror Wafer))進行背面研磨直至厚度成為0.2 mm為止。自切割膠帶一體型半導體背面用膜A~D剝離分隔件後，將上述半導體晶圓於 70℃下輥壓接而貼合於半導體背面用膜上。進而，進行半導體晶圓之切割。切割係以成為10 mm見方之晶片尺寸之方式進行全切。再者，半導體晶圓之研磨條件、貼合條件、切割條件如下所示。
[半導體晶圓研磨條件]
研磨裝置：商品名「DFG-8560」，Disco公司製造
半導體晶圓：8英吋徑(自厚度0.6 mm背面研磨至0.2 mm)
[貼合條件]
貼附裝置：商品名「MA-3000III」，日東精機股份有限公司製造
貼附速度計：10 mm/min
貼附壓力：0.15 MPa
貼附時之載台溫度：70℃
[切割條件]
切割裝置：商品名「DFD-6361」，Disco公司製造
切割環：「2-8-1」(Disco公司製造)
切割速度：30 mm/sec
切割刀片：
Z1；Disco公司製造「203O-SE 27HCDD」
Z2；Disco公司製造「203O-SE 27HCBB」
切割刀片轉速：
Z1；40,000 rpm
Z2；45,000 rpm
切割方式：階狀切面(step cut)
晶圓晶片尺寸：10.0 mm見方
<切割毛邊之評價方法>
利用上述切割，形成30個半導體晶片。藉由顯微鏡，觀察所獲得之半導體晶片，確認毛邊之產生情況，並根據以下之評價基準進行 評價。
￮：未產生毛邊。
×：產生1個以上長度100 μm以上之毛邊。
<拾取性之評價方法>
繼而，利用針自切割膠帶一體型半導體背面用膜之切割膠帶側頂出半導體晶片，將藉由切割所獲得之晶片狀工件與半導體背面用膜一起自切割膠帶之黏著劑層剝離，拾取背面受到半導體背面用膜保護之狀態之晶片狀工件。求得此時之晶片(總個數：400個)之拾取率(%)，對拾取性進行評價。因此，拾取性係拾取率越接近100%越良好。再者，拾取條件如下所示。
[半導體晶圓拾取條件]
拾取裝置：商品名「SPA-300」，新川股份有限公司製造
拾取針根數：9根
針頂出速度：20 mm/s
針頂出量：500 μm
拾取時間：1秒
切割膠帶延伸量：3 mm
<回焊後之雷射標記視認性>
繼而，對於上述所獲得之晶片狀工件，以晶片狀工件之表面(電路面)與包含與該電路面對應之配線之電路基板之表面相對向之形態，一面使形成於晶片狀工件之電路面之凸塊與被黏著於電路基板之連接墊上之接合用導電材料(焊錫)相接觸並進行按壓，一面將溫度提高至260℃而使導電材料進行熔融，其後冷卻至室溫為止，藉此將晶片狀工件固定於電路基板上，製作半導體裝置。對於所獲得之半導體裝置之半導體背面保護膜(厚度：20 μm)面，根據以下條件進行文字及二維編碼之加工，並根據以下之評價基準進行評價。
￮：可以目視(目視距離：約40 cm)視認藉由雷射標記所形成之文字，且可利用二維編碼讀取器(基恩斯公司製造，製品名「SR-600」，讀取時之二維編碼與二維編碼讀取器之距離：10 cm以下)讀取。
×：無法以目視視認藉由雷射標記所形成之文字，或者無法利用二維編碼讀取器進行讀取。
[雷射標記條件]
雷射標記裝置：商品名「MD-S9900」，基恩斯公司製造
波長：532 nm
強度：1.0 W
掃描速度：700 mm/sec
Q開關頻率：64 kHz
加工整體尺寸為約4 mm×約4 mm、各單元之尺寸為0.08 mm×0.24 mm之二維編碼。再者，作為文字，並無特別限制。
<未硬化狀態之彈性模數>
未硬化狀態之彈性模數係使用Rheometrics公司製造之動態黏彈性測定裝置「Solid Analyzer RS A2」，於拉伸模式下，在樣品寬度：10 mm、樣品長度：22.5 mm、樣品厚度：0.2 mm、頻率：1 Hz、升溫速度：10℃/min、氮氣環境之條件下，以特定之溫度(23℃)測定所獲得之未硬化狀態之著色半導體背面用膜A~D而獲得之拉伸儲存彈性模數之值。
<硬化後之彈性模數>
於上述<未硬化狀態之彈性模數>之測定方法中，將半導體背面用膜2進行硬化(175℃，1小時)，除此以外，藉由相同之方法進行測定。
<Si晶圓接著力>
於所獲得之未硬化狀態之著色半導體背面用膜A~D之一面上貼 合黏著帶(商品名「BT315」，日東電工股份有限公司製造)而進行背面強化。其後，於經背面強化之長度150 mm、寬度10 mm之著色半導體背面用膜A~D之表面上，在50℃下使2 kg之輥進行往返而藉由熱層壓法貼合厚度0.6 mm之半導體晶圓4。其後，於熱板上(50℃)靜置2分鐘後，在常溫(23℃左右)下靜置20分鐘。靜置後，使用剝離試驗機(商品名「Autograph AGS-J」，島津製作所股份有限公司製造)，於溫度23℃下，在剝離角度：180°、拉伸速度：300 mm/min之條件下剝離經背面強化之著色半導體背面用膜A~D。上述接著力係於此時之著色半導體背面用膜A~D與半導體晶圓之界面上剝離而進行測定所得之值(N/10 mm寬度)。
於實施例1~3中，未產生毛邊，並具有良好之拾取性、雷射標記視認性。另一方面，於比較例1中，產生毛邊，拾取性、雷射標記視認性較差。於對比較例1之著色半導體背面用膜D進行雷射標記之情形時，必需於使該膜硬化後進行雷射標記。

Claims (3)

  1. 一種覆晶型半導體裝置之製造方法，其特徵在於包括：步驟A，將用以形成在覆晶連接於被黏著體上之半導體元件之背面的覆晶型半導體背面用膜層壓於半導體晶圓上；步驟B，切割上述半導體晶圓；及步驟C，對上述覆晶型半導體背面用膜進行雷射標記；上述步驟C之覆晶型半導體背面用膜係未硬化；且上述覆晶型半導體背面用膜相對於樹脂組合物100重量份含有0.01~10重量份之著色劑。
  2. 如請求項1之覆晶型半導體裝置之製造方法，其中上述半導體背面用膜係由包含環氧樹脂及酚樹脂之樹脂組合物所形成，且環氧樹脂、酚樹脂之合計量相對於上述樹脂組合物100重量份為25重量份以下。
  3. 一種覆晶型半導體裝置，其係藉由如請求項1或2之製造方法所獲得。
TW102102100A 2012-01-18 2013-01-18 Flip-chip type semiconductor device manufacturing method TWI605504B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012008148A JP2013149737A (ja) 2012-01-18 2012-01-18 フリップチップ型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201340195A TW201340195A (zh) 2013-10-01
TWI605504B true TWI605504B (zh) 2017-11-11

Family

ID=48799180

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102102100A TWI605504B (zh) 2012-01-18 2013-01-18 Flip-chip type semiconductor device manufacturing method

Country Status (6)

Country Link
US (1) US9324616B2 (zh)
JP (1) JP2013149737A (zh)
KR (1) KR20140116204A (zh)
CN (1) CN104054161A (zh)
TW (1) TWI605504B (zh)
WO (1) WO2013108755A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105452408B (zh) * 2013-09-30 2019-03-19 琳得科株式会社 树脂膜形成用复合片
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
JP2016096239A (ja) * 2014-11-14 2016-05-26 住友ベークライト株式会社 半導体用ウエハ加工用粘着テープ
JP2016210837A (ja) * 2015-04-30 2016-12-15 日東電工株式会社 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP2016213236A (ja) * 2015-04-30 2016-12-15 日東電工株式会社 半導体装置用フィルム、及び、半導体装置の製造方法
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
US9916989B2 (en) 2016-04-15 2018-03-13 Amkor Technology, Inc. System and method for laser assisted bonding of semiconductor die
JP7217175B2 (ja) * 2019-03-01 2023-02-02 日東電工株式会社 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム
JP7451150B2 (ja) 2019-11-20 2024-03-18 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
JP2023147738A (ja) 2022-03-30 2023-10-13 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シート、半導体装置の製造方法、及び保護膜形成フィルムの使用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136861A (ja) * 1985-12-10 1987-06-19 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JP2600029B2 (ja) * 1991-06-25 1997-04-16 住友デュレズ株式会社 炭酸ガスレーザー印字に適したエポキシ樹脂組成物
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4505293B2 (ja) 2004-01-16 2010-07-21 テクノポリマー株式会社 多色発色レーザーマーキング用有彩色着色剤、多色発色レーザーマーキング用組成物及びそれを含む成形品並びにレーザーマーキング方法
JP4271597B2 (ja) 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
CN105047597B (zh) * 2009-06-15 2018-04-03 日东电工株式会社 半导体背面用切割带集成膜
JP2011060848A (ja) * 2009-09-07 2011-03-24 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP5681377B2 (ja) * 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
KR20130056863A (ko) 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치

Also Published As

Publication number Publication date
US9324616B2 (en) 2016-04-26
CN104054161A (zh) 2014-09-17
TW201340195A (zh) 2013-10-01
US20140361443A1 (en) 2014-12-11
KR20140116204A (ko) 2014-10-01
JP2013149737A (ja) 2013-08-01
WO2013108755A1 (ja) 2013-07-25

Similar Documents

Publication Publication Date Title
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
TWI429034B (zh) 覆晶型半導體背面用膜及其應用
TWI581323B (zh) A film for a semiconductor device, a film for a flip chip type, and a thin film for a monolithic semiconductor
JP5249290B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
TWI534236B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI649800B (zh) 半導體裝置製造用膜、半導體裝置製造用膜之製造方法及半導體裝置之製造方法
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI783911B (zh) 半導體背面用膜及其用途
TWI446431B (zh) 覆晶型半導體背面用膜及半導體背面用切晶帶一體膜
TWI539546B (zh) A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
KR20120024386A (ko) 플립 칩형 반도체 이면용 필름 및 그의 용도
TWI489536B (zh) 覆晶型半導體背面用膜
KR20130121781A (ko) 다이싱 테이프 일체형 웨이퍼 이면 보호필름
TWI604003B (zh) 半導體背面用切晶帶一體膜
TWI530544B (zh) Cutting tape One type semiconductor back film
TWI444452B (zh) 半導體背面用切割帶一體膜
JP5528936B2 (ja) フリップチップ型半導体裏面用フィルム
TWI639672B (zh) Binder for manufacturing a semiconductor device, dicing tape integrated type back sheet, semiconductor device, and method of manufacturing the same
TWI444453B (zh) 半導體背面保護用切割帶一體膜
JP5917577B2 (ja) ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法
JP6000668B2 (ja) 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP5927249B2 (ja) 半導体装置製造用フィルムを用いた半導体装置の製造方法
JP5612747B2 (ja) 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。