JP5528936B2 - フリップチップ型半導体裏面用フィルム - Google Patents

フリップチップ型半導体裏面用フィルム Download PDF

Info

Publication number
JP5528936B2
JP5528936B2 JP2010169551A JP2010169551A JP5528936B2 JP 5528936 B2 JP5528936 B2 JP 5528936B2 JP 2010169551 A JP2010169551 A JP 2010169551A JP 2010169551 A JP2010169551 A JP 2010169551A JP 5528936 B2 JP5528936 B2 JP 5528936B2
Authority
JP
Japan
Prior art keywords
film
semiconductor
back surface
semiconductor back
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010169551A
Other languages
English (en)
Other versions
JP2012033555A (ja
Inventor
豪士 志賀
尚英 高本
文輝 浅井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP2010169551A priority Critical patent/JP5528936B2/ja
Priority to TW100126435A priority patent/TWI465542B/zh
Priority to CN201110212304.0A priority patent/CN102382586B/zh
Priority to KR20110074629A priority patent/KR101484810B1/ko
Priority to US13/192,068 priority patent/US8450189B2/en
Publication of JP2012033555A publication Critical patent/JP2012033555A/ja
Application granted granted Critical
Publication of JP5528936B2 publication Critical patent/JP5528936B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Description

本発明は、フリップチップ型半導体裏面用フィルム、及びそれを備えたダイシングテープ一体型半導体裏面用フィルムに関する。フリップチップ型半導体裏面用フィルムは、チップ状ワーク（半導体チップ等）の裏面の保護と、強度向上等のために用いられる。また本発明は、前記ダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法及びフリップチップ実装の半導体装置に関する。
近年、半導体装置及びそのパッケージの薄型化、小型化がより一層求められている。そのため、半導体装置及びそのパッケージとして、半導体チップ等の半導体素子が基板上にフリップチップボンディングにより実装された（フリップチップ接続された）フリップチップ型の半導体装置が広く利用されている。当該フリップチップ接続は半導体チップの回路面が基板の電極形成面と対向する形態で固定されるものである。このような半導体装置等では、半導体チップの裏面を保護フィルムにより保護し、半導体チップの損傷等を防止している場合がある。
特開２００８−１６６４５１号公報 特開２００８−００６３８６号公報 特開２００７−２６１０３５号公報 特開２００７−２５０９７０号公報 特開２００７−１５８０２６号公報 特開２００４−２２１１６９号公報 特開２００４−２１４２８８号公報 特開２００４−１４２４３０号公報 特開２００４−０７２１０８号公報 特開２００４−０６３５５１号公報
しかしながら、前記保護フィルムにより半導体チップの裏面を保護するためには、ダイシング工程で得られた半導体チップに対し、その裏面に保護フィルムを貼り付けるための新たな工程を追加する必要がある。その結果、工程数が増え、製造コスト等が増加することになる。また、近年の薄型化により、半導体チップのピックアップ工程において、半導体チップに損傷が生じる場合がある。その為、ピックアップ工程までは、半導体ウエハ又は半導体チップの機械的強度を増すため、これらを補強することが求められている。特に、半導体チップの薄型化により、当該半導体チップに反りが生じる場合があり、その抑制又は防止が求められている。
本発明は前記問題点に鑑みなされたものであり、その目的は、被着体上にフリップチップ接続された半導体素子に反りが発生するのを抑制又は防止することが可能なフリップチップ型半導体裏面用フィルム、及びそれを備えたダイシングテープ一体型半導体裏面用フィルムを提供することにある。
また、本発明の他の目的は、反りの発生を抑制させて、被着体上に半導体素子をフリップチップ接続させることができ、その結果、歩留まりを向上させることが可能な半導体装置の製造方法及び半導体装置を提供することにある。
本願発明者等は、上記従来の問題点を解決すべく検討した結果、フリップチップ型半導体裏面用フィルムの熱硬化前後における引張貯蔵弾性率を制御することにより、被着体上にフリップチップ接続させた半導体素子に反りが発生するのを低減できることを見出し本発明を完成させるに至った。
即ち、本発明に係るフリップチップ型半導体裏面用フィルムは、被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、熱硬化後の２５℃における引張貯蔵弾性率が１０ＧＰａ〜３０ＧＰａの範囲であり、かつ、熱硬化前の２５℃における引張貯蔵弾性率に対して４倍〜２０倍の範囲であることを特徴とする。
フリップチップ実装においては、半導体パッケージ（ＰＫＧ：フリップチップ型の半導体装置）全体を封止するモールド樹脂は使用されず、アンダーフィルと呼ばれる封止樹脂で、被着体と半導体素子の間のバンプ接続部分のみを封止するのが一般的である。この為、半導体素子の裏面は剥き出しになっている。ここで、例えば、封止樹脂を熱硬化させる際には、その硬化収縮により半導体素子に応力が加わり、この応力に起因して半導体素子に反りが生じることがある。特に、厚さが３００μｍ以下（更に厚さが２００μｍ以下）の様な薄型の半導体素子においては、当該反りの発生は顕著となる。
本発明のフリップチップ型半導体裏面用フィルムは、被着体上にフリップチップ接続された半導体素子の裏面に形成されることで、当該半導体素子を保護する機能を果たすものである。また、本発明のフリップチップ型半導体裏面用フィルムは、熱硬化後の２５℃における引張貯蔵弾性率が１０ＧＰａ〜３０ＧＰａの範囲であり、かつ、熱硬化前の２５℃における引張貯蔵弾性率に対して４倍以上であるので、硬化収縮しようとする封止樹脂に対し、これに対抗させる形で半導体素子の裏面に形成されたフリップチップ型半導体裏面用フィルムを収縮させることができる。これにより、半導体パッケージ全体としての反りの発生を抑制又は防止することができる。その一方、熱硬化後の引張貯蔵弾性率は、前記数値範囲で、熱硬化前の２５℃での引張貯蔵弾性率に対し２０倍以下であるので、リフロー時の半導体パッケージのクラックの発生を抑制することができる。尚、前記半導体素子の裏面とは、回路が形成された面（回路面）とは反対側の面（非回路面）を意味する。
熱硬化前の２５℃における引張貯蔵弾性率は、１ＧＰａ〜５ＧＰａであることが好ましい。熱硬化前の２５℃での引張貯蔵弾性率を１ＧＰａ以上にすることにより、フリップチップ型半導体裏面用フィルムが貼り付けられた半導体素子を、支持体を用いて輸送等を行った際に、半導体素子の裏面に形成されたフリップチップ型半導体裏面用フィルムが、支持体に貼着するのを抑制又は防止することができる。その一方、前記引張貯蔵弾性率を５ＧＰａ以下にすることにより、半導体ウェハへの接着を良好とすることができる。
前記フリップチップ型半導体裏面用フィルムは、その樹脂組成物に対し、配合量が６５重量％〜９５重量％の範囲の充填剤が配合されて形成されたものであることが好ましい。充填剤の配合量を前記範囲にすることにより、熱硬化後の２５℃における引張貯蔵弾性率を１０ＧＰａ〜３０ＧＰａの範囲にし、かつ、熱硬化前の２５℃における引張貯蔵弾性率に対して４倍〜２０倍の範囲にすることができる。
本発明のダイシングテープ一体型半導体裏面用フィルムは、前記に記載のフリップチップ型半導体裏面用フィルムが、ダイシングテープ上に積層されたダイシングテープ一体型半導体裏面用フィルムであって、前記ダイシングテープは基材上に粘着剤層が積層された構造であり、前記フリップチップ型半導体裏面用フィルムは前記粘着剤層上に積層されていることを特徴とする。
前記構成のダイシングテープ一体型半導体裏面用フィルムは、ダイシングテープとフリップチップ型半導体裏面用フィルムが一体的に形成されているので、半導体ウエハをダイシングして半導体素子を作製するダイシング工程やその後のピックアップ工程にも供することができる。即ち、ダイシング工程の前にダイシングテープを半導体ウエハ裏面に貼着させる際に、前記半導体裏面用フィルムも貼着させることができるので、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。その結果、工程数の低減が図れる。しかも、半導体ウエハや、ダイシングにより形成された半導体素子の裏面を半導体裏面用フィルムが保護するので、ダイシング工程やそれ以降の工程（ピックアップ工程など）において、当該半導体素子の損傷（割れ、欠けなど）を低減又は防止することができる。
更に、フリップチップ実装においては、半導体パッケージ（ＰＫＧ：フリップチップ型の半導体装置）全体を封止するモールド樹脂は使用されず、アンダーフィルと呼ばれる封止樹脂で、被着体と半導体素子の間のバンプ接続部分のみを封止するが、フリップチップ型半導体裏面用フィルムは、熱硬化後の２５℃における引張貯蔵弾性率が１０ＧＰａ〜３０ＧＰａの範囲であり、かつ、熱硬化前の２５℃における引張貯蔵弾性率に対して４倍以上であるので、前記の様な封止樹脂の熱硬化の際に、封止樹脂が収縮しようとしても、これに対抗する形で半導体素子の裏面に形成されたフリップチップ型半導体裏面用フィルムも収縮しようとする。その結果、半導体パッケージ全体に反りが発生するのを抑制又は防止することができる。また、熱硬化前の２５℃での引張貯蔵弾性率に対して、熱硬化後の２５℃での引張貯蔵弾性率を２０倍以下であるので、リフロー時の半導体パッケージのクラックの発生も抑制することができる。
本発明に係る半導体装置の製造方法は、前記に記載のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、前記ダイシングテープ一体型半導体裏面用フィルムに於けるフリップチップ型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、前記半導体ウエハをダイシングして半導体素子を形成する工程と、前記半導体素子を前記フリップチップ型半導体裏面用フィルムと共に、ダイシングテープの粘着剤層から剥離する工程と、前記半導体素子を前記被着体上にフリップチップ接続する工程とを具備することを特徴とする。
前記方法に於いては、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハの裏面に貼着させるので、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。また、半導体ウエハのダイシングや、当該ダイシングにより形成された半導体素子のピックアップでは、半導体ウエハ及び半導体素子の裏面が半導体裏面用フィルムにより保護されているので、損傷等を防止することができる。その結果、製造歩留まりを向上させて、フリップチップ型の半導体装置を製造することができる。
前記フリップチップ接続の工程に於いては、前記被着体上にフリップチップボンディングされた半導体素子と、当該被着体との間の間隙に封止樹脂を封入した後、前記封止樹脂を熱硬化させる工程を具備する前記ダイシングテープは基材上に粘着剤層が積層された構造であり、前記フリップチップ型半導体裏面用フィルムは前記粘着剤層上に積層されていることが好ましい。
封止樹脂を熱硬化させる際には、その硬化収縮により半導体素子に応力が加わり、この応力に起因して半導体素子に反りが生じることがある。特に、厚さが３００μｍ以下（更に厚さが２００μｍ以下）の様な薄型の半導体素子においては、当該反りの発生は顕著となる。しかし、前記方法においては、熱硬化後の引張貯蔵弾性率（２５℃）が１０ＧＰａ〜３０ＧＰａであり、かつ、熱硬化前の引張貯蔵弾性率（２５℃）に対して４倍〜２０倍であるので、封止樹脂の熱硬化の際に、封止樹脂が収縮しようとしても、これに対抗する形で半導体素子の裏面に形成されたフリップチップ型半導体裏面用フィルムも収縮しようとするので、半導体パッケージ（ＰＫＧ：フリップチップ型の半導体装置）全体に反りが発生するのを抑制又は防止することができる。また、リフロー時に半導体パッケージにクラックが発生するのも抑制することができる。
前記半導体ウェハとして、厚さが２０μｍ〜３００μｍの範囲のものを使用することができる。これにより、薄型のフリップチップ半導体装置の製造を可能にする。
本発明に係るフリップチップ型半導体装置は、前記に記載の半導体装置の製造方法により製造されたものであることを特徴とする。
本発明のフリップチップ型半導体裏面用フィルムによれば、被着体上にフリップチップ接続された半導体素子の裏面に形成されるので、当該半導体素子を保護する機能を果たす。また、本発明のフリップチップ型半導体裏面用フィルムは、熱硬化後の２５℃における引張貯蔵弾性率が１０ＧＰａ〜３０ＧＰａの範囲であり、かつ、熱硬化前の２５℃における引張貯蔵弾性率に対して４倍〜２０倍であるので、封止樹脂が収縮しようとしても、これに対抗する形で半導体素子の裏面に形成されたフリップチップ型半導体裏面用フィルムを収縮させる。その結果、半導体パッケージ全体に反りが発生するのを抑制又は防止することができる。また、リフロー時の半導体パッケージ（ＰＫＧ：フリップチップ型の半導体装置）のクラックを有効に抑制又は防止することもできる。
また、本発明のダイシングテープ一体型半導体裏面用フィルムによれば、ダイシングテープとフリップチップ型半導体裏面用フィルムが一体的に形成されているので、半導体ウエハをダイシングして半導体素子を作製するダイシング工程やその後のピックアップ工程にも供することができる。その結果、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。更に、その後のダイシング工程やピックアップ工程では、半導体ウエハの裏面又はダイシングにより形成された半導体素子の裏面に半導体裏面用フィルムが貼着されているので、半導体ウエハや半導体素子を有効に保護することができ、半導体素子の損傷を抑制又は防止することができる。また、被着体上に半導体素子がフリップチップ接続された半導体装置全体に対して、反りが発生するのを防止することができる。
更に、本発明の半導体装置の製造方法によれば、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハの裏面に貼着させるので、半導体裏面用フィルムのみを貼着させる工程を必要としない。また、半導体ウエハのダイシングや、当該ダイシングにより形成された半導体素子のピックアップでは、半導体ウエハ及び半導体素子の裏面が半導体裏面用フィルムにより保護されているので、損傷等を防止することができる。また、被着体上に半導体素子がフリップチップ接続された半導体装置全体に対して、反りが発生するのを防止することができる。その結果、製造歩留まりを向上させて、フリップチップ型の半導体装置を製造することができる。
本発明のダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。 本発明のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法の一例を示す断面模式図である。
本発明の実施の一形態について、図１を参照しながら説明するが、本発明はこれらの例に限定されない。図１は、本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。
（ダイシングテープ一体型半導体裏面用フィルム）
図１で示されるように、ダイシングテープ一体型半導体裏面用フィルム１は、基材３１上に粘着剤層３２が設けられたダイシングテープ３と、前記粘着剤層上に設けられたフリップチップ型半導体裏面用フィルム（以下、「半導体裏面用フィルム」という場合がある）２とを備える構成である。また、本発明のダイシングテープ一体型半導体裏面用フィルムは、図１で示されているように、ダイシングテープ３の粘着剤層３２上において、半導体ウエハの貼着部分に対応する部分３３のみに半導体裏面用フィルム２が形成された構成であってもよいが、粘着剤層３２の全面に半導体裏面用フィルムが形成された構成でもよい。なお、半導体裏面用フィルム２の表面（ウエハの裏面に貼着される側の表面）は、ウエハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
（フリップチップ型半導体裏面用フィルム）
半導体裏面用フィルム２はフィルム状の形態を有している。半導体裏面用フィルム２は、通常、製品としてのダイシングテープ一体型半導体裏面用フィルムの形態では、未硬化状態（半硬化状態を含む）であり、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハに貼着させた後に熱硬化される（詳細については後述する）。
半導体裏面用フィルム２の熱硬化後の２５℃における引張貯蔵弾性率は、１０ＧＰａ〜３０ＧＰａの範囲であり、かつ、前記熱硬化前の引張貯蔵弾性率に対し４倍〜２０倍の範囲である。フリップチップ接続においては、被着体上に半導体素子をフリップチップボンディングした後、被着体と半導体素子の接続部分のみを封止材（アンダーフィルと呼ばれる封止樹脂など）により封止させる。更に、封止材を熱硬化させるが、その際の封止材の硬化収縮等により、半導体素子に応力が加わる。しかし、本実施の形態に係る半導体裏面用フィルム２は、その熱硬化後の２５℃での引張貯蔵弾性率が熱硬化前の２５℃での引張貯蔵弾性率に対し４倍以上であるので、前記封止材を熱硬化させる際に、硬化収縮しようとする封止材に対して、これに対抗する様に硬化収縮しようとする。その結果、半導体素子の反りの発生を抑制又は防止することができる。これにより、被着体上にフリップチップ接続させた半導体素子が薄型であっても（例えば、厚さが３００μｍ以下、更に２００μｍ以下であっても）、半導体パッケージ全体として反りが発生するのを防止することができる。尚、半導体裏面用フィルム２の硬化収縮による反り量は、厚さが１００μｍ、縦×横が１０ｍｍ×１０ｍｍの半導体チップに貼り付けた場合、２００μｍ以上が好ましい。但し、封止材の反り量以上に半導体裏面用フィルム２の反り量が大きすぎると、これに起因した半導体パッケージの反りが発生するので、かかる観点からは、３００μｍ以下が好ましい。反り量の測定方法については、後述の実施例において詳述する。
また、本実施の形態に係る半導体裏面用フィルム２は、その熱硬化後の２５℃での引張貯蔵弾性率が、熱硬化前の２５℃での引張貯蔵弾性率に対し２０倍以下であるので、リフロー時の半導体パッケージ（ＰＫＧ：フリップチップ型の半導体装置）のクラックの発生を抑制することもできる。前記熱硬化後の２５℃における引張貯蔵弾性率の下限値としては、好ましくは１１ＧＰａ以上（より好ましくは１２ＧＰａ以上）である。また、上限値としては、好ましくは２８ＧＰａ以下（より好ましくは２５ＧＰａ以下）である。また、熱硬化前の２５℃での引張貯蔵弾性率に対する熱硬化後の２５℃での引張貯蔵弾性率は、好ましくは４倍〜１５倍、より好ましくは４倍〜１０倍である。尚、半導体裏面用フィルム２の熱硬化は、例えば、加熱温度２００℃で２時間の加熱処理を行うことにより硬化した状態を意味する。
また、前記半導体裏面用フィルム２の熱硬化後の２５℃における引張貯蔵弾性率は、ダイシングテープ３に積層させずに、半導体裏面用フィルムを作製し、１６５℃で２時間加熱させて硬化させた後、レオメトリック社製の動的粘弾性測定装置「Ｓｏｌｉｄ Ａｎａｌｙｚｅｒ ＲＳ Ａ２」を用いて、引張モードにて、サンプル幅：１０ｍｍ、サンプル長さ：２２．５ｍｍ、サンプル厚さ：０．２ｍｍで、周波数：１Ｈｚ、昇温速度：１０℃／分、窒素雰囲気下、所定の温度（２３℃）にて測定して、得られた引張貯蔵弾性率の値とすることができる。
半導体裏面用フィルム２の熱硬化後の引張貯蔵弾性率は、例えば、充填剤（フィラー）を配合させることで調節可能である。また、半導体裏面用フィルム２の樹脂組成物成分（熱可塑性樹脂成分や熱硬化性樹脂成分）の種類やその含有量により調節することも可能である。充填剤の配合による場合、半導体裏面用フィルム２に対して導電性の付与や熱伝導性の向上も図れる。尚、半導体裏面用フィルム２としては導電性であっても、非導電性であってもよい。
前記充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独で又は２種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は０．１μｍ〜８０μｍの範囲内であることが好ましい。無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。前記充填剤（特に無機充填剤）の配合量は、樹脂組成物に対して６５重量％〜９０重量％が好ましく、６８重量％〜８８重量％がより好ましく、７０重量％〜８５重量％が特に好ましい。前記充填剤の配合量を、樹脂組成物に対して６５重量％〜９０重量％とすることにより、フリップチップ型半導体裏面用フィルムが貼り付けられた半導体素子を、支持体を用いて輸送等を行った際に、半導体素子の裏面に形成されたフリップチップ型半導体裏面用フィルムが、支持体に貼着するのを抑制又は防止することができる。
半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、半導体裏面用フィルム２が積層フィルムである場合、熱硬化後の引張貯蔵弾性率は積層フィルム全体として、熱硬化後の２５℃における引張貯蔵弾性率が１０ＧＰａ〜３０ＧＰａであり、かつ、熱硬化前の引張貯蔵弾性率に対し４倍〜２０倍の範囲であればよい。
また、半導体裏面用フィルム２の熱硬化前（未硬化状態又は半硬化状態）の２５℃での引張貯蔵弾性率は、１ＧＰａ〜５ＧＰａがより好ましく、１．５ＧＰａ〜４．５ＧＰａが特に好ましい。前記引張貯蔵弾性率を１ＧＰａ以上にすることにより、半導体チップを半導体裏面用フィルム２と共に、ダイシングテープの粘着剤層３２から剥離させた後、半導体裏面用フィルム２を支持体上に載置して、輸送等を行った際に、半導体裏面用フィルムが支持体に貼着するのを有効に抑制又は防止することができる。その一方、前記引張貯蔵弾性率を５ＧＰａ以下にすることにより、半導体ウェハへの接着を良好とすることができる。尚、前記支持体は、例えば、キャリアテープにおけるトップテープやボトムテープなどをいう。また、半導体裏面用フィルム２が熱硬化性樹脂成分を含む樹脂組成物により形成されている場合、前述のように、熱硬化性樹脂成分は、通常、未硬化又は部分硬化の状態であるので、半導体裏面用フィルムの２５℃における引張貯蔵弾性率は、通常、熱硬化性樹脂成分が未硬化状態又は部分硬化状態での２５℃における引張貯蔵弾性率となる。
前記半導体裏面用フィルム２の熱硬化前の２５℃における引張貯蔵弾性率は、ダイシングテープ３に積層させずに、半導体裏面用フィルム２を作製し、レオメトリック社製の動的粘弾性測定装置「Ｓｏｌｉｄ Ａｎａｌｙｚｅｒ ＲＳ Ａ２」を用いて、引張モードにて、サンプル幅：１０ｍｍ、サンプル長さ：２２．５ｍｍ、サンプル厚さ：０．２ｍｍで、周波数：１Ｈｚ、昇温速度：１０℃／分、窒素雰囲気下、所定の温度（２５℃）にて測定して、得られた引張貯蔵弾性率の値とすることができる。
半導体裏面用フィルム２が積層フィルムの場合、熱硬化前の引張貯蔵弾性率は積層フィルム全体として１ＧＰａ〜５ＧＰａの範囲であればよい。また、半導体裏面用フィルム２の未硬化状態における前記引張貯蔵弾性率（２５℃）は、後述の樹脂組成物成分（熱可塑性樹脂成分、熱硬化性樹脂成分）の種類やその含有量、シリカフィラー等の充填剤の種類やその含有量を適宜設定することなどによりコントロールすることができる。
半導体裏面用フィルム２の熱硬化前の引張貯蔵弾性率を、前記充填剤（フィラー）の配合により調節する場合、その配合量は、樹脂組成物に対して６５重量％〜９５重量％が好ましく、６８重量％〜９０重量％がより好ましく、７０重量％〜８５重量％が特に好ましい。また、無機充填剤の平均粒径は０．１μｍ〜８０μｍの範囲内であることが好ましい。但し、無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。充填剤の種類としては、前述の通りである。
前記半導体裏面用フィルム２は樹脂組成物により形成することができ、当該樹脂組成物としては、少なくとも熱硬化性樹脂成分からなるものが好ましい。少なくとも熱硬化性樹脂成分により形成することで、半導体裏面用フィルムは接着剤層としての機能を有効に発揮させることができる。但し、前記樹脂組成物は、熱可塑性樹脂成分を含んでいてもよい。
前記樹脂組成物に熱可塑性樹脂成分が含まれる場合、その割合としては、半導体ウエハへの接着性の観点より、樹脂成分全量に対して３０重量％未満（例えば、０重量％以上且つ３０重量％未満）であることが好ましく、さらに好ましくは２８重量％以下（特に好ましくは２５重量％以下）である。樹脂組成物において、熱可塑性樹脂成分の割合が過少であると、フィルム成形性が低下する。従って、樹脂組成物中の熱可塑性樹脂成分の樹脂成分全量に対する割合の下限値としては、フィルム成形性の観点より、５重量％以上であることが好適であり、更に好ましくは１０重量％以上（特に好ましくは１５重量％以上）である。
前記樹脂組成物中の熱硬化性樹脂成分の割合は、樹脂成分全量の割合である１００重量％から、熱可塑性樹脂成分の割合を除いた残部である。熱可塑性樹脂成分の割合が樹脂成分全量に対して０重量％である場合、樹脂組成物は、樹脂成分としては熱硬化性樹脂成分のみを含んでいる（熱可塑性樹脂成分は含んでいない）樹脂組成物（熱硬化性樹脂組成物）になる。
前記熱硬化性樹脂成分としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂成分は、単独で又は２種以上併用して用いることができる。熱硬化性樹脂成分としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
エポキシ樹脂としては特に限定されず、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオンレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。
エポキシ樹脂としては、前記例示のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
また、前記熱可塑性樹脂成分としてのフェノキシ樹脂としては、特に限定されるものではなく、例えば、エピクロルヒドリンと２価のフェノール系化合物との反応により得られる樹脂や、２価のエポキシ系化合物と２価のフェノール系化合物との反応により得られる樹脂等のフェノール成分が構成単位に組み込まれているエポキシ樹脂などが挙げられる。フェノキシ樹脂としては、例えば、ビスフェノール骨格（ビスフェノールＡ型骨格、ビスフェノールＦ型骨格、ビスフェノールＡ／Ｆ混合型骨格、ビスフェノールＳ型骨格、ビスフェノールＭ型骨格、ビスフェノールＰ型骨格、ビスフェノールＡ／Ｐ混合型骨格、ビスフェノールＺ型骨格など）、ナフタレン骨格、ノルボルネン骨格、フルオレン骨格、ビフェニル骨格、アントラセン骨格、ノボラック骨格、ピレン骨格、キサンテン骨格、アダマンタン骨格及びジシクロペンタジエン骨格から選択された少なくとも１つの骨格を有するフェノキシ樹脂などが例示される。なお、フェノキシ樹脂は、市販品を用いることもできる。フェノキシ樹脂は単独で又は２種以上を組み合せて用いることができる。
更に、前記フェノール樹脂は、前記エポキシ樹脂やフェノキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ−ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５当量〜２．０当量になるように配合することが好適である。より好適なのは、０．８当量〜１．２当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
エポキシ樹脂とフェノール樹脂の熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は２種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン−ホウ素系硬化促進剤などを用いることができる。
前記アミン系硬化促進剤としては特に限定されず、例えば、モノエタノールアミントリフルオロボレート（ステラケミファ（株）製）、ジシアンジアミド（ナカライテスク（株）製）等が挙げられる。
前記リン系硬化促進剤としては特に限定されず、例えば、トリフェニルフォスフィン、トリブチルフォスフィン、トリ（ｐ−メチルフェニル）フォスフィン、トリ（ノニルフェニル）フォスフィン、ジフェニルトリルフォスフィン等のトリオルガノフォスフィン、テトラフェニルホスホニウムブロマイド（商品名；ＴＰＰ−ＰＢ）、メチルトリフェニルホスホニウム（商品名；ＴＰＰ−ＭＢ）、メチルトリフェニルホスホニウムクロライド（商品名；ＴＰＰ−ＭＣ）、メトキシメチルトリフェニルホスホニウム（商品名；ＴＰＰ−ＭＯＣ）、ベンジルトリフェニルホスホニウムクロライド（商品名；ＴＰＰ−ＺＣ）等が挙げられる（いずれも北興化学（株）製）。また、前記トリフェニルフォスフィン系化合物としては、エポキシ樹脂に対し実質的に非溶解性を示すものであることが好ましい。エポキシ樹脂に対し非溶解性であると、熱硬化が過度に進行するのを抑制することができる。トリフェニルフォスフィン構造を有し、かつエポキシ樹脂に対し実質的に非溶解性を示す熱硬化触媒としては、例えば、メチルトリフェニルホスホニウム（商品名；ＴＰＰ−ＭＢ）等が例示できる。尚、前記「非溶解性」とは、トリフェニルフォスフィン系化合物からなる熱硬化触媒がエポキシ樹脂からなる溶媒に対し不溶性であることを意味し、より詳細には、温度１０〜４０℃の範囲において１０重量％以上溶解しないことを意味する。
前記イミダゾール系硬化促進剤としては、２−メチルイミダゾール（商品名；２ＭＺ）、２−ウンデシルイミダゾール（商品名；Ｃ１１−Ｚ）、２−ヘプタデシルイミダゾール（商品名；Ｃ１７Ｚ）、１，２−ジメチルイミダゾール（商品名；１．２ＤＭＺ）、２−エチル−４−メチルイミダゾール（商品名；２Ｅ４ＭＺ）、２−フェニルイミダゾール（商品名；２ＰＺ）、２−フェニル−４−メチルイミダゾール（商品名；２Ｐ４ＭＺ）、１−ベンジル−２−メチルイミダゾール（商品名；１Ｂ２ＭＺ）、１−ベンジル−２−フェニルイミダゾール（商品名；１Ｂ２ＰＺ）、１−シアノエチル−２−メチルイミダゾール（商品名；２ＭＺ−ＣＮ）、１−シアノエチル−２−ウンデシルイミダゾール（商品名；Ｃ１１Ｚ−ＣＮ）、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト（商品名；２ＰＺＣＮＳ−ＰＷ）、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；２ＭＺ−Ａ）、２，４−ジアミノ−６−［２’−ウンデシルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；Ｃ１１Ｚ−Ａ）、２，４−ジアミノ−６−［２’−エチル−４’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジン（商品名；２Ｅ４ＭＺ−Ａ）、２，４−ジアミノ−６−［２’−メチルイミダゾリル−（１’）］−エチル−ｓ−トリアジンイソシアヌル酸付加物（商品名；２ＭＡ−ＯＫ）、２−フェニル−４，５−ジヒドロキシメチルイミダゾール（商品名；２ＰＨＺ−ＰＷ）、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール（商品名；２Ｐ４ＭＨＺ−ＰＷ）等が挙げられる（いずれも四国化成工業（株）製）。
前記ホウ素系硬化促進剤としては特に限定されず、例えば、トリクロロボラン等が挙げられる。
前記リン−ホウ素系硬化促進剤としては特に限定されず、例えば、テトラフェニルホスホニウムテトラフェニルボレート（商品名；ＴＰＰ−Ｋ）、テトラフェニルホスホニウムテトラ−ｐ−トリボレート（商品名；ＴＰＰ−ＭＫ）、ベンジルトリフェニルホスホニウムテトラフェニルボレート（商品名；ＴＰＰ−ＺＫ）、トリフェニルホスフィントリフェニルボラン（商品名；ＴＰＰ−Ｓ）等が挙げられる（いずれも北興化学(株)製）。
前記熱硬化促進触媒の配合割合としては、熱硬化性樹脂１００重量部に対し０．０１〜１５重量部の範囲内が好ましく、０．０２〜１０重量部の範囲内がより好ましく、０．０５〜５重量部の範囲内が特に好ましい。配合割合を熱硬化性樹脂１００重量部に対して０．０１重量部以上にすることにより、熱硬化後の２５℃における引張貯蔵弾性率を１０ＧＰａ以上にすることができる。また、封止樹脂を熱硬化させる際に、半導体裏面用フィルム２も十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。一方、前記配合割合を熱硬化性樹脂１００重量部に対して１５重量部以下にすることにより、熱硬化後の２５℃における引張貯蔵弾性率を３０ＧＰａ以下にし、硬化阻害の発生を防止することができる。
前記熱可塑性樹脂成分としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、エチレン−アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６−ナイロンや６，６−ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。熱可塑性樹脂成分は単独で又は２種以上を併用して用いることができる。これらの熱可塑性樹脂成分のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が好ましい。
前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下（好ましくは炭素数４〜１８、更に好ましくは炭素数６〜１０、特に好ましくは炭素数８又は９）の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、ｎ−ブチル基、ｔ−ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、２−エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基（ラウリル基）、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。
また、前記アクリル樹脂を形成するための他のモノマー（アルキル基の炭素数が３０以下のアクリル酸又はメタクリル酸のアルキルエステル以外のモノマー）としては、特に限定されるものではなく、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２−ヒドロキシエチル、（メタ）アクリル酸２−ヒドロキシプロピル、（メタ）アクリル酸４−ヒドロキシブチル、（メタ）アクリル酸６−ヒドロキシヘキシル、（メタ）アクリル酸８−ヒドロキシオクチル、（メタ）アクリル酸１０−ヒドロキシデシル、（メタ）アクリル酸１２−ヒドロキシラウリル若しくは（４−ヒドロキシメチルシクロヘキシル）−メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２−ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーなどが挙げられる。尚、（メタ）アクリル酸とはアクリル酸及び／又はメタクリル酸をいい、本発明の（メタ）とは全て同様の意味である。
また、アクリル樹脂としては、ガラス転移温度（Ｔｇ）が２５℃以上であるアクリル樹脂（アクリルゴム）も好適である。アクリル樹脂として、Ｔｇが２５℃以上のアクリル樹脂を用いることにより、アクリル樹脂を用いていても、半導体裏面用フィルムの引張貯蔵弾性率（熱硬化後、２３℃）を高めることができ、１０ＧＰａ以上にコントロールすることが可能となる。前記Ｔｇは２５℃以上であればよいが、より好ましくは２６℃以上、更に好ましくは２７℃以上、特に好ましくは２８℃以上である。また、前記Ｔｇの上限値としては、２００℃以下が好ましく、更には１５０℃以下、１２０℃以下、１００℃以下、８０℃以下又は５０℃以下と順次低くなる方がより好ましい。前記Ｔｇが２００℃より大きいと、リフロー時にパッケージのクラックが発生するという不都合な場合がある。なお、アクリル樹脂のＴｇは、モノマーの種類やその割合、硬化触媒の種類などによりコントロールすることができる。アクリル樹脂のＴｇは、熱機械分析（TMA：Thermo Mechanical Analysis）により測定された値である。
半導体裏面用フィルム２は、半導体ウエハの裏面（回路非形成面）に対して接着性（密着性）を有していることが重要である。半導体裏面用フィルム２は、例えば、熱硬化性樹脂成分としてのエポキシ樹脂を含む樹脂組成物により形成することができる。半導体裏面用フィルム２を予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
半導体裏面用フィルムの半導体ウエハに対する接着力（２３℃、剥離角度１８０度、剥離速度３００ｍｍ／分）は、０．５Ｎ／２０ｍｍ〜１５Ｎ／２０ｍｍの範囲が好ましく、０．７Ｎ／２０ｍｍ〜１０Ｎ／２０ｍｍの範囲がより好ましい。０．５Ｎ／２０ｍｍ以上にすることにより、優れた密着性で半導体ウエハや半導体素子に貼着されており、浮き等の発生を防止することができる。また、半導体ウエハのダイシングの際にチップ飛びが発生するのを防止することもできる。一方、１５Ｎ／２０ｍｍ以下にすることにより、ダイシングテープから容易に剥離することができる。
前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は２種以上組み合わせて使用することができる。
前記イソシアネート系架橋剤としては、例えば、１，２−エチレンジイソシアネート、１，４−ブチレンジイソシアネート、１，６−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類；シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類；２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、４，４’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン／トリレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＬ」］、トリメチロールプロパン／ヘキサメチレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＨＬ」］なども用いられる。また、前記エポキシ系架橋剤としては、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラグリシジル−ｍ−キシレンジアミン、ジグリシジルアニリン、１，３−ビス（Ｎ，Ｎ−グリシジルアミノメチル）シクロヘキサン、１，６−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、ｏ−フタル酸ジグリシジルエステル、トリグリシジル−トリス（２−ヒドロキシエチル）イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−Ｓ−ジグリシジルエーテルの他、分子内にエポキシ基を２つ以上有するエポキシ系樹脂などが挙げられる。
架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分（特に、分子鎖末端の官能基を有する重合体）１００重量部に対し、通常７重量部以下（例えば、０．０５重量部〜７重量部）とするのが好ましい。架橋剤の使用量がポリマー成分１００重量部に対して７重量部より多いと、接着力が低下するので好ましくない。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分１００重量部に対して０．０５重量部以上であることが好ましい。また、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
前記半導体裏面用フィルム２は着色されていることが好ましい。これにより、優れた外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。具体的には、例えば半導体装置として、製品別に色分けすることも可能である。半導体裏面用フィルム２を有色にする場合（無色・透明ではない場合）、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
本実施の形態において、濃色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、６０以下（０〜６０）［好ましくは５０以下（０〜５０）、さらに好ましくは４０以下（０〜４０）］となる濃い色のことを意味している。
また、黒色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、３５以下（０〜３５）［好ましくは３０以下（０〜３０）、さらに好ましくは２５以下（０〜２５）］となる黒色系色のことを意味している。なお、黒色において、Ｌ*ａ*ｂ*表色系で規定されるａ*やｂ*は、それぞれ、Ｌ*の値に応じて適宜選択することができる。ａ*やｂ*としては、例えば、両方とも、−１０〜１０であることが好ましく、より好ましくは−５〜５であり、特に−３〜３の範囲（中でも０又はほぼ０）であることが好適である。
なお、本実施の形態において、Ｌ*ａ*ｂ*表色系で規定されるＬ*、ａ*、ｂ*は、色彩色差計（商品名「ＣＲ−２００」ミノルタ社製；色彩色差計）を用いて測定することにより求められる。なお、Ｌ*ａ*ｂ*表色系は、国際照明委員会（ＣＩＥ）が１９７６年に推奨した色空間であり、ＣＩＥ１９７６（Ｌ*ａ*ｂ*）表色系と称される色空間のことを意味している。また、Ｌ*ａ*ｂ*表色系は、日本工業規格では、ＪＩＳ Ｚ ８７２９に規定されている。
半導体裏面用フィルム２を着色する際には、目的とする色に応じて、色材（着色剤）を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は２種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
特に、色材として染料を用いると、半導体裏面用フィルム中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な半導体裏面用フィルム（ひいてはダイシングテープ一体型半導体裏面用フィルム）を容易に製造することができる。そのため、色材として染料を用いると、ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、着色濃度を均一又はほぼ均一とすることができ、マーキング性や外観性を向上させることができる。
黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材（青緑系色材）、マゼンダ系色材（赤紫系色材）およびイエロー系色材（黄系色材）が混合された色材混合物であってもよい。黒系色材は単独で又は２種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
具体的には、黒系色材としては、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト（黒鉛）、酸化銅、二酸化マンガン、アゾ系顔料（アゾメチンアゾブラックなど）、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
本発明では、黒系色材としては、Ｃ．Ｉ．ソルベントブラック３、同７、同２２、同２７、同２９、同３４、同４３、同７０、Ｃ．Ｉ．ダイレクトブラック１７、同１９、同２２、同３２、同３８、同５１、同７１、Ｃ．Ｉ．アシッドブラック１、同２、同２４、同２６、同３１、同４８、同５２、同１０７、同１０９、同１１０、同１１９、同１５４Ｃ．Ｉ．ディスパーズブラック１、同３、同１０、同２４等のブラック系染料；Ｃ．Ｉ．ピグメントブラック１、同７等のブラック系顔料なども利用することができる。
このような黒系色材としては、例えば、商品名「Ｏｉｌ Ｂｌａｃｋ ＢＹ」、商品名「ＯｉｌＢｌａｃｋ ＢＳ」、商品名「ＯｉｌＢｌａｃｋ ＨＢＢ」、商品名「Ｏｉｌ Ｂｌａｃｋ ８０３」、商品名「Ｏｉｌ Ｂｌａｃｋ ８６０」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９７０」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９０６」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９０５」（オリエント化学工業株式会社製）などが市販されている。
黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、Ｃ．Ｉ．ソルベントブルー２５、同３６、同６０、同７０、同９３、同９５；Ｃ．Ｉ．アシッドブルー６、同４５等のシアン系染料；Ｃ．Ｉ．ピグメントブルー１、同２、同３、同１５、同１５：１、同１５：２、同１５：３、同１５：４、同１５：５、同１５：６、同１６、同１７、同１７：１、同１８、同２２、同２５、同５６、同６０、同６３、同６５、同６６；Ｃ．Ｉ．バットブルー４；同６０、Ｃ．Ｉ．ピグメントグリーン７等のシアン系顔料などが挙げられる。
また、マゼンダ系色材において、マゼンダ系染料としては、例えば、Ｃ．Ｉ．ソルベントレッド１、同３、同８、同２３、同２４、同２５、同２７、同３０、同４９、同５２、同５８、同６３、同８１、同８２、同８３、同８４、同１００、同１０９、同１１１、同１２１、同１２２；Ｃ．Ｉ．ディスパースレッド９；Ｃ．Ｉ．ソルベントバイオレット８、同１３、同１４、同２１、同２７；Ｃ．Ｉ．ディスパースバイオレット１；Ｃ．Ｉ．ベーシックレッド１、同２、同９、同１２、同１３、同１４、同１５、同１７、同１８、同２２、同２３、同２４、同２７、同２９、同３２、同３４、同３５、同３６、同３７、同３８、同３９、同４０；Ｃ．Ｉ．ベーシックバイオレット１、同３、同７、同１０、同１４、同１５、同２１、同２５、同２６、同２７、２８などが挙げられる。
マゼンダ系色材において、マゼンダ系顔料としては、例えば、Ｃ．Ｉ．ピグメントレッド１、同２、同３、同４、同５、同６、同７、同８、同９、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同１８、同１９、同２１、同２２、同２３、同３０、同３１、同３２、同３７、同３８、同３９、同４０、同４１、同４２、同４８：１、同４８：２、同４８：３、同４８：４、同４９、同４９：１、同５０、同５１、同５２、同５２：２、同５３：１、同５４、同５５、同５６、同５７：１、同５８、同６０、同６０：１、同６３、同６３：１、同６３：２、同６４、同６４：１、同６７、同６８、同８１、同８３、同８７、同８８、同８９、同９０、同９２、同１０１、同１０４、同１０５、同１０６、同１０８、同１１２、同１１４、同１２２、同１２３、同１３９、同１４４、同１４６、同１４７、同１４９、同１５０、同１５１、同１６３、同１６６、同１６８、同１７０、同１７１、同１７２、同１７５、同１７６、同１７７、同１７８、同１７９、同１８４、同１８５、同１８７、同１９０、同１９３、同２０２、同２０６、同２０７、同２０９、同２１９、同２２２、同２２４、同２３８、同２４５；Ｃ．Ｉ．ピグメントバイオレット３、同９、同１９、同２３、同３１、同３２、同３３、同３６、同３８、同４３、同５０；Ｃ．Ｉ．バットレッド１、同２、同１０、同１３、同１５、同２３、同２９、同３５などが挙げられる。
また、イエロー系色材としては、例えば、Ｃ．Ｉ．ソルベントイエロー１９、同４４、同７７、同７９、同８１、同８２、同９３、同９８、同１０３、同１０４、同１１２、同１６２等のイエロー系染料；Ｃ．Ｉ．ピグメントオレンジ３１、同４３；Ｃ．Ｉ．ピグメントイエロー１、同２、同３、同４、同５、同６、同７、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同２３、同２４、同３４、同３５、同３７、同４２、同５３、同５５、同６５、同７３、同７４、同７５、同８１、同８３、同９３、同９４、同９５、同９７、同９８、同１００、同１０１、同１０４、同１０８、同１０９、同１１０、同１１３、同１１４、同１１６、同１１７、同１２０、同１２８、同１２９、同１３３、同１３８、同１３９、同１４７、同１５０、同１５１、同１５３、同１５４、同１５５、同１５６、同１６７、同１７２、同１７３、同１８０、同１８５、同１９５；Ｃ．Ｉ．バットイエロー１、同３、同２０等のイエロー系顔料などが挙げられる。
シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は２種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を２種以上用いる場合、これらの色材の混合割合（または配合割合）としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
半導体裏面用フィルム２を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルムは、着色剤が添加された単層のフィルム状物であってもよい。また、少なくとも熱硬化性樹脂成分により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム２が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム２としては、樹脂層／着色剤層／樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の２つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。
半導体裏面用フィルム２には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は２種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β−（３、４−エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は２種以上を併用して用いることができる。
半導体裏面用フィルム２は、例えば、エポキシ樹脂等の熱硬化性樹脂成分と、必要に応じてアクリル樹脂等の熱可塑性樹脂成分と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、前記樹脂組成物を、ダイシングテープの粘着剤層３２上に塗布する方法、適当なセパレータ（剥離紙など）上に前記樹脂組成物を塗布して樹脂層（又は接着剤層）を形成し、これを粘着剤層３２上に転写（移着）する方法などにより、半導体裏面用フィルムとしてのフィルム状の層（接着剤層）を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。
なお、半導体裏面用フィルム２が、エポキシ樹脂等の熱硬化性樹脂成分を含む樹脂組成物により形成されている場合、半導体裏面用フィルム２は、半導体ウエハに適用する前の段階では、熱硬化性樹脂成分が未硬化又は部分硬化の状態である。この場合、半導体ウエハに適用後に（具体的には、通常、フリップチップボンディング工程で封止材をキュアする際に）、半導体裏面用フィルム中の熱硬化性樹脂成分を完全に又はほぼ完全に硬化させる。
このように、半導体裏面用フィルム２は、熱硬化性樹脂成分を含んでいても、該熱硬化性樹脂成分は未硬化又は部分硬化の状態であるため、半導体裏面用フィルム２のゲル分率としては、特に制限されないが、例えば、５０重量％以下（０重量％〜５０重量％）の範囲より適宜選択することができ、好ましくは３０重量％以下（０重量％〜３０重量％）であり、特に１０重量％以下（０重量％〜１０重量％）であることが好適である。半導体裏面用フィルム２、１２のゲル分率の測定方法は、以下の測定方法により測定することができる。
＜ゲル分率の測定方法＞
半導体裏面用フィルム２から約０．１ｇをサンプリングして精秤し（試料の重量）、該サンプルをメッシュ状シートで包んだ後、約５０ｍｌのトルエン中に室温で１週間浸漬させた。その後、溶剤不溶分（メッシュ状シートの内容物）をトルエンから取り出し、１３０℃で約２時間乾燥させ、乾燥後の溶剤不溶分を秤量し（浸漬・乾燥後の重量）、下記式（ａ）よりゲル分率（重量％）を算出する。
ゲル分率（重量％）＝［（浸漬・乾燥後の重量）／（試料の重量）］×１００ （ａ）
なお、半導体裏面用フィルム２のゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。
本発明において、半導体裏面用フィルム２は、エポキシ樹脂等の熱硬化性樹脂成分を含む樹脂組成物により形成されたフィルム状物である場合、半導体ウエハに対する密着性を有効に発揮することができる。
尚、半導体ウエハのダイシング工程では切削水を使用することから、半導体裏面用フィルム２が吸湿して、常態以上の含水率になる場合がある。この様な高含水率のまま、フリップチップボンディングを行うと、半導体裏面用フィルム２と半導体ウエハ又はその加工体（半導体）との接着界面に水蒸気が溜まり、浮きが発生する場合がある。従って、半導体裏面用フィルム２としては、透湿性の高いコア材料を接着剤層により挟んだ構成とすることにより、水蒸気が拡散して、かかる問題を回避することが可能となる。かかる観点から、コア材料の片面又は両面に半導体裏面用フィルム２を形成した多層構造を半導体裏面用フィルムとして用いてもよい。前記コア材料としては、フィルム（例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。
半導体裏面用フィルム２の厚さ（積層フィルムの場合は総厚）は特に限定されないが、例えば、２μｍ〜２００μｍ程度の範囲から適宜選択することができる。更に、前記厚さは４μｍ〜１６０μｍ程度が好ましく、６μｍ〜１００μｍ程度がより好ましく、１０μｍ〜８０μｍ程度が特に好ましい。
なお、半導体裏面用フィルムが複数の層が積層された積層フィルムである場合（半導体裏面用フィルムが積層の形態を有している場合）、その積層形態としては、例えば、ウエハ接着層とレーザーマーク層とからなる積層形態などを例示することができる。また、このようなウエハ接着層とレーザーマーク層との間には、他の層（中間層、光線遮断層、補強層、着色層、基材層、電磁波遮断層、熱伝導層、粘着層など）が設けられていてもよい。なお、ウエハ接着層はウエハに対して優れた密着性（接着性）を発揮する層であり、ウエハの裏面と接触する層である。一方、レーザーマーク層は優れたレーザーマーキング性を発揮する層であり、半導体チップの裏面にレーザーマーキングを行う際に利用される層である。
また、前記半導体裏面用フィルム２は、セパレータ（剥離ライナー）により保護されていることが好ましい（図示せず）。セパレータは、実用に供するまで半導体裏面用フィルムを保護する保護材としての機能を有している。また、セパレータは、更に、ダイシングテープの基材上の粘着剤層３２に半導体裏面用フィルム２を転写する際の支持基材として用いることができる。セパレータはダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム上に半導体ウエハを貼着する際に剥がされる。セパレータとしては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム（ポリエチレンテレフタレートなど）や紙等も使用可能である。なお、セパレータは従来公知の方法により形成することができる。また、セパレータの厚さ等も特に制限されない。
半導体裏面用フィルム２がダイシングテープ３に積層されていない場合、半導体裏面用フィルム２は、両面に剥離層を有するセパレータを１枚用いてロール状に巻回された形態で、両面に剥離層を有するセパレータにより保護されていてもよく、少なくとも一方の面に剥離層を有するセパレータにより保護されていてもよい。
（ダイシングテープ）
前記ダイシングテープ３は、基材３１上に粘着剤層３２が形成されて構成されている。このように、ダイシングテープ３は、基材３１と、粘着剤層３２とが積層された構成を有していればよい。基材（支持基材）３１は粘着剤層３２等の支持母体として用いることができる。前記基材３１は放射線透過性を有していることが好ましい。前記基材３１としては、例えば、紙などの紙系基材；布、不織布、フェルト、ネットなどの繊維系基材；金属箔、金属板などの金属系基材；プラスチックのフィルムやシートなどのプラスチック系基材；ゴムシートなどのゴム系基材；発泡シートなどの発泡体や、これらの積層体［特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム（又はシート）同士の積層体など］等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、エチレン−プロピレン共重合体等のオレフィン系樹脂；エチレン−酢酸ビニル共重合体（ＥＶＡ）、アイオノマー樹脂、エチレン−（メタ）アクリル酸共重合体、エチレン−（メタ）アクリル酸エステル（ランダム、交互）共重合体等のエチレンをモノマー成分とする共重合体；ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリブチレンテレフタレート（ＰＢＴ）等のポリエステル；アクリル系樹脂；ポリ塩化ビニル（ＰＶＣ）；ポリウレタン；ポリカーボネート；ポリフェニレンスルフィド（ＰＰＳ）；ポリアミド（ナイロン）、全芳香族ポリアミド（アラミド）等のアミド系樹脂；ポリエーテルエーテルケトン（ＰＥＥＫ）；ポリイミド；ポリエーテルイミド；ポリ塩化ビニリデン；ＡＢＳ（アクリロニトリル−ブタジエン−スチレン共重合体）；セルロース系樹脂；シリコーン樹脂；フッ素樹脂などが挙げられる。
また基材３１の材料としては、前記樹脂の架橋体等のポリマーが挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。延伸処理等により熱収縮性を付与した樹脂シートによれば、ダイシング後にその基材３１を熱収縮させることにより粘着剤層３２と半導体裏面用フィルム２との接着面積を低下させて、半導体チップの回収の容易化を図ることができる。
基材３１の表面は、隣接する層との密着性、保持性等を高めるため、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的方法による酸化処理等が施されていてもよく、下塗り剤によるコーティング処理等が施されていてもよい。
前記基材３１は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材３１には、帯電防止能を付与する為、前記の基材３１上に金属、合金、これらの酸化物等からなる厚さが３０〜５００Å程度の導電性物質の蒸着層を設けることができる。基材３１は単層あるいは２種以上の複層でもよい。
基材３１の厚さ（積層体の場合は総厚）は、特に制限されず強度や柔軟性、使用目的などに応じて適宜に選択でき、例えば、一般的には１０００μｍ以下（例えば、１μｍ〜１０００μｍ）、好ましくは１０μｍ〜５００μｍ、さらに好ましくは２０μｍ〜３００μｍ、特に３０μｍ〜２００μｍ程度であるが、これらに限定されない。
なお、基材３１には、本発明の効果等を損なわない範囲で、各種添加剤（着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤など）が含まれていてもよい。
前記粘着剤層３２は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約２００℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤（例えば、特開昭５６−６１４６８号公報、特開昭６１−１７４８５７号公報、特開昭６３−１７９８１号公報、特開昭５６−１３０４０号公報等参照）の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤（又はエネルギー線硬化型粘着剤）や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は２種以上組み合わせて使用することができる。
前記粘着剤としては、アクリル系粘着剤、ゴム系粘着剤を好適に用いることができ、特にアクリル系粘着剤が好適である。アクリル系粘着剤としては、（メタ）アクリル酸アルキルエステルの１種又は２種以上を単量体成分として用いたアクリル系重合体（単独重合体又は共重合体）をベースポリマーとするアクリル系粘着剤が挙げられる。
前記アクリル系粘着剤における（メタ）アクリル酸アルキルエステルとしては、例えば、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸プロピル、（メタ）アクリル酸イソプロピル、（メタ）アクリル酸ブチル、（メタ）アクリル酸イソブチル、（メタ）アクリル酸ｓ−ブチル、（メタ）アクリル酸ｔ−ブチル、（メタ）アクリル酸ペンチル、（メタ）アクリル酸ヘキシル、（メタ）アクリル酸ヘプチル、（メタ）アクリル酸オクチル、（メタ）アクリル酸２−エチルヘキシル、（メタ）アクリル酸イソオクチル、（メタ）アクリル酸ノニル、（メタ）アクリル酸イソノニル、（メタ）アクリル酸デシル、（メタ）アクリル酸イソデシル、（メタ）アクリル酸ウンデシル、（メタ）アクリル酸ドデシル、（メタ）アクリル酸トリデシル、（メタ）アクリル酸テトラデシル、（メタ）アクリル酸ペンタデシル、（メタ）アクリル酸ヘキサデシル、（メタ）アクリル酸ヘプタデシル、（メタ）アクリル酸オクタデシル、（メタ）アクリル酸ノナデシル、（メタ）アクリル酸エイコシルなどの（メタ）アクリル酸アルキルエステルなどが挙げられる。（メタ）アクリル酸アルキルエステルとしては、アルキル基の炭素数が４〜１８の（メタ）アクリル酸アルキルエステルが好適である。なお、（メタ）アクリル酸アルキルエステルのアルキル基は、直鎖状又は分岐鎖状の何れであってもよい。
なお、前記アクリル系重合体は、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記（メタ）アクリル酸アルキルエステルと共重合可能な他の単量体成分（共重合性単量体成分）に対応する単位を含んでいてもよい。このような共重合性単量体成分としては、例えば、（メタ）アクリル酸（アクリル酸、メタクリル酸）、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー；無水マレイン酸、無水イタコン酸などの酸無水物基含有モノマー；（メタ）アクリル酸ヒドロキシエチル、（メタ）アクリル酸ヒドロキシプロピル、（メタ）アクリル酸ヒドロキシブチル、（メタ）アクリル酸ヒドロキシヘキシル、（メタ）アクリル酸ヒドロキシオクチル、（メタ）アクリル酸ヒドロキシデシル、（メタ）アクリル酸ヒドロキシラウリル、（４−ヒドロキシメチルシクロヘキシル）メチルメタクリレートなどのヒドロキシル基含有モノマー；スチレンスルホン酸、アリルスルホン酸、２−（メタ）アクリルアミド−２−メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート、（メタ）アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー；２−ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー；（メタ）アクリルアミド、Ｎ，Ｎ−ジメチル（メタ）アクリルアミド、Ｎ−ブチル（メタ）アクリルアミド、Ｎ−メチロール（メタ）アクリルアミド、Ｎ−メチロールプロパン（メタ）アクリルアミドなどの（Ｎ−置換）アミド系モノマー；（メタ）アクリル酸アミノエチル、（メタ）アクリル酸Ｎ，Ｎ−ジメチルアミノエチル、（メタ）アクリル酸ｔ−ブチルアミノエチルなどの（メタ）アクリル酸アミノアルキル系モノマー；（メタ）アクリル酸メトキシエチル、（メタ）アクリル酸エトキシエチルなどの（メタ）アクリル酸アルコキシアルキル系モノマー；アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー；（メタ）アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー；スチレン、α−メチルスチレンなどのスチレン系モノマー；酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー；イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー；ビニルエーテルなどのビニルエーテル系モノマー；Ｎ−ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、Ｎ−ビニルカルボン酸アミド類、Ｎ−ビニルカプロラクタムなどの窒素含有モノマー；Ｎ−シクロヘキシルマレイミド、Ｎ−イソプロピルマレイミド、Ｎ−ラウリルマレイミド、Ｎ−フェニルマレイミドなどのマレイミド系モノマー；Ｎ−メチルイタコンイミド、Ｎ−エチルイタコンイミド、Ｎ−ブチルイタコンイミド、Ｎ−オクチルイタコンイミド、Ｎ−２−エチルヘキシルイタコンイミド、Ｎ−シクロヘキシルイタコンイミド、Ｎ−ラウリルイタコンイミドなどのイタコンイミド系モノマー；Ｎ−（メタ）アクリロイルオキシメチレンスクシンイミド、Ｎ−（メタ）アクルロイル−６−オキシヘキサメチレンスクシンイミド、Ｎ−（メタ）アクリロイル−８−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー；（メタ）アクリル酸ポリエチレングリコール、（メタ）アクリル酸ポリプロピレングリコール、（メタ）アクリル酸メトキシエチレングリコール、（メタ）アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー；（メタ）アクリル酸テトラヒドロフルフリル、フッ素（メタ）アクリレート、シリコーン（メタ）アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー；ヘキサンジオールジ（メタ）アクリレート、（ポリ）エチレングリコールジ（メタ）アクリレート、（ポリ）プロピレングリコールジ（メタ）アクリレート、ネオペンチルグリコールジ（メタ）アクリレート、ペンタエリスリトールジ（メタ）アクリレート、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ（メタ）アクリレート、ヘキシルジ（メタ）アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は１種又は２種以上使用できる。
粘着剤として放射線硬化型粘着剤（又はエネルギー線硬化型粘着剤）を用いる場合、放射線硬化型粘着剤（組成物）としては、例えば、ラジカル反応性炭素−炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に有するポリマーをベースポリマーとして用いた内在型の放射線硬化型粘着剤や、粘着剤中に紫外線硬化性のモノマー成分やオリゴマー成分が配合された放射線硬化型粘着剤などが挙げられる。また、粘着剤として熱膨張性粘着剤を用いる場合、熱膨張性粘着剤としては、例えば、粘着剤と発泡剤（特に熱膨張性微小球）とを含む熱膨張性粘着剤などが挙げられる。
本発明では、粘着剤層３２には、本発明の効果を損なわない範囲で、各種添加剤（例えば、粘着付与樹脂、着色剤、増粘剤、増量剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていてもよい。
前記架橋剤は、紫外線照射前の粘着力の調整や、紫外線照射後の粘着力の調整などの為に用いることができる。架橋剤を用いることにより、外部架橋を行うことができる。架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、架橋剤としては、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられ、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。架橋剤は単独で又は２種以上組み合わせて使用することができる。なお、架橋剤の使用量は、特に制限されないが、架橋すべきベースポリマー（特にアクリルポリマー）とのバランスにより、更には、粘着剤としての使用用途によって適宜決定される。一般的には、架橋剤は、前記ベースポリマー１００重量部に対して、２０重量部程度以下、更には０．１重量部〜１０重量部配合するのが好ましい。
前記イソシアネート系架橋剤としては、例えば、１，２−エチレンジイソシアネート、１，４−ブチレンジイソシアネート、１，６−ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類；シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ−ト、水素添加キシレンジイソシアネ−トなどの脂環族ポリイソシアネート類；２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、４，４’−ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン／トリレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＬ」］、トリメチロールプロパン／ヘキサメチレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＨＬ」］なども用いられる。また、前記エポキシ系架橋剤としては、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’−テトラグリシジル−ｍ−キシレンジアミン、ジグリシジルアニリン、１，３−ビス（Ｎ，Ｎ−グリシジルアミノメチル）シクロヘキサン、１，６−ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、ｏ−フタル酸ジグリシジルエステル、トリグリシジル−トリス（２−ヒドロキシエチル）イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール−Ｓ−ジグリシジルエーテルの他、分子内にエポキシ基を２つ以上有するエポキシ系樹脂などが挙げられる。
なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
粘着剤層３２は、例えば、粘着剤（感圧接着剤）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤および必要に応じて溶媒やその他の添加剤を含む混合物を、基材３１上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して粘着剤層３２を形成し、これを基材３１上に転写（移着）する方法などにより、粘着剤層３２を形成することができる。
粘着剤層３２の厚さは特に制限されず、例えば、５μｍ〜３００μｍ（好ましくは５μｍ〜２００μｍ、さらに好ましくは５μｍ〜１００μｍ、特に好ましくは７μｍ〜５０μｍ）程度である。粘着剤層３２の厚さが前記範囲内であると、適度な粘着力を発揮することができる。なお、粘着剤層３２は単層、複層の何れであってもよい。
前記ダイシングテープ３の粘着剤層３２のフリップチップ型半導体裏面用フィルム２に対する接着力（２３℃、剥離角度１８０度、剥離速度３００ｍｍ／分）は、０．０２Ｎ／２０ｍｍ〜１０Ｎ／２０ｍｍの範囲が好ましく、０．０５Ｎ／２０ｍｍ〜５Ｎ／２０ｍｍの範囲がより好ましい。前記接着力を０．０２Ｎ／２０ｍｍ以上にすることにより、半導体ウエハのダイシングの際に半導体素子がチップ飛びするのを防止することができる。その一方、前記接着力を１０Ｎ／２０ｍｍ以下にすることにより、半導体素子をピックアップする際に、当該半導体素子の剥離が困難になったり、糊残りが発生するのを防止することができる。
なお、本発明では、半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１には、帯電防止能を持たせることができる。これにより、その接着時及び剥離時等に於ける静電気の発生やそれによる半導体ウエハ等の帯電で回路が破壊されること等を防止することができる。帯電防止能の付与は、基材３１、粘着剤層３２乃至半導体裏面用フィルム２へ帯電防止剤や導電性物質を添加する方法、基材３１への電荷移動錯体や金属膜等からなる導電層を付設する方法等、適宜な方式で行うことができる。これらの方式としては、半導体ウエハを変質させるおそれのある不純物イオンが発生しにくい方式が好ましい。導電性の付与、熱伝導性の向上等を目的として配合される導電性物質（導電フィラー）としては、銀、アルミニウム、金、銅、ニッケル、導電性合金等の球状、針状、フレーク状の金属粉、アルミナ等の金属酸化物、アモルファスカーボンブラック、グラファイト等が挙げられる。ただし、前記半導体裏面用フィルム２は、非導電性であることが、電気的にリークしないようにできる点から好ましい。
また、半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１は、ロール状に巻回された形態で形成されていてもよく、シート（フィルム）が積層された形態で形成されていてもよい。例えば、ロール状に巻回された形態を有している場合、半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１を、必要に応じてセパレータにより保護した状態でロール状に巻回して、ロール状に巻回された状態又は形態の半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１として作製することができる。なお、ロール状に巻回された状態又は形態のダイシングテープ一体型半導体裏面用フィルム１としては、基材３１と、前記基材３１の一方の面に形成された粘着剤層３２と、前記粘着剤層３２上に形成された半導体裏面用フィルムと、前記基材３１の他方の面に形成された剥離処理層（背面処理層）とで構成されていてもよい。
なお、ダイシングテープ一体型半導体裏面用フィルム１の厚さ（半導体裏面用フィルムの厚さと、基材３１及び粘着剤層３２からなるダイシングテープの厚さの総厚）としては、例えば、８μｍ〜１５００μｍの範囲から選択することができ、好ましくは２０μｍ〜８５０μｍ（さらに好ましくは３１μｍ〜５００μｍ、特に好ましくは４７μｍ〜３３０μｍ）である。
このように、ダイシングテープ一体型半導体裏面用フィルム１において、半導体裏面用フィルム２の厚さと、ダイシングテープ３の粘着剤層３２の厚さとの比や、半導体裏面用フィルム２の厚さと、ダイシングテープ３の厚さ（基材３１及び粘着剤層３２の総厚）との比をコントロールすることにより、ダイシング工程時のダイシング性、ピックアップ工程時のピックアップ性などを向上させることができ、ダイシングテープ一体型半導体裏面用フィルム１を半導体ウエハのダイシング工程〜半導体チップのフリップチップボンディング工程にかけて有効に利用することができる。
（ダイシングテープ一体型半導体裏面用フィルムの製造方法）
本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの製造方法について、ダイシングテープ一体型半導体裏面用フィルム１を例にして説明する。先ず、基材３１は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Ｔダイ押出法、共押出し法、ドライラミネート法等が例示できる。
次に、基材３１上に粘着剤組成物を塗布し、乾燥させて（必要に応じて加熱架橋させて）粘着剤層３２を形成する。塗布方式としては、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。なお、粘着剤層組成物を直接基材３１に塗布して、基材３１上に粘着剤層３２を形成してもよく、また、粘着剤組成物を表面に剥離処理を行った剥離紙等に塗布して粘着剤層３２を形成させた後、該粘着剤層３２を基材３１に転写させて、基材３１上に粘着剤層３２を形成してもよい。このように、基材３１上に粘着剤層３２を形成することにより、ダイシングテープ３を作製する。
一方、半導体裏面用フィルム２を形成する為の形成材料を剥離紙上に乾燥後の厚みが所定厚みとなる様に塗布し、更に所定条件下で乾燥して（熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して）、塗布層を形成する。この塗布層を前記粘着剤層３２上に転写することにより、半導体裏面用フィルム２を粘着剤層３２上に形成する。なお、前記粘着剤層３２上に、半導体裏面用フィルム２を形成する為の形成材料を直接塗布した後、所定条件下で乾燥する（熱硬化が必要な場合などでは、必要に応じて加熱処理を施して乾燥する）ことによっても、半導体裏面用フィルム２を粘着剤層３２上に形成することができる。以上により、本発明に係るダイシングテープ一体型半導体裏面用フィルム１を得ることができる。なお、半導体裏面用フィルム２を形成する際に熱硬化を行う場合、部分硬化の状態となる程度で熱硬化を行うことが重要であるが、好ましくは熱硬化を行わない。
なお、半導体裏面用フィルム２がダイシングテープ３と一体化されておらず、単体の場合、前記半導体裏面用フィルム２の作製方法と同様にして作製することができる。具体的には、半導体裏面用フィルム２を形成する為の形成材料を剥離紙上に乾燥後の厚みが所定厚みとなる様に塗布し、更に所定条件下で乾燥して（熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して）、塗布層を形成することにより、半導体裏面用フィルム２を作製することができる。
本発明の半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ接続工程を具備する半導体装置の製造の際に好適に用いることができる。すなわち、本発明の半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ実装の半導体装置を製造する際に用いられ、半導体チップの裏面に、半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム２が貼着している状態又は形態で、フリップチップ実装の半導体装置が製造される。従って、本発明の半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ実装の半導体装置（半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置）に対して用いることができる。
（半導体ウエハ）
半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
（半導体装置の製造方法）
本実施の形態に係る半導体装置の製造方法について、図２を参照しながら以下に説明する。図２は、前記ダイシングテープ一体型半導体裏面用フィルム１を用いた場合の半導体装置の製造方法を示す断面模式図である。なお、半導体裏面用フィルム２がダイシングテープと一体化されておらず単体である場合、図２で示されるダイシングテープ一体型半導体裏面用フィルム１を用いた場合の半導体装置の製造方法に準じた方法により、半導体装置を製造することができる。この際、予め、半導体裏面用フィルム２の一方の面にダイシングテープ３を貼り合わせてから、半導体裏面用フィルム２を半導体ウエハに貼着してもよく、半導体ウエハに半導体裏面用フィルム２を貼着してから、ダイシングテープを半導体裏面用フィルムに貼り合わせてもよい。
前記半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルム１を用いて半導体装置を製造することができる。具体的には、前記ダイシングテープ一体型半導体裏面用フィルム１上に半導体ウエハ４を貼着する工程と、前記半導体ウエハ４をダイシングする工程と、ダイシングにより得られた半導体素子５をピックアップする工程と、前記半導体素子５を被着体６上にフリップチップ接続する工程とを少なくとも具備する。
［マウント工程］
先ず、図２（ａ）で示されるように、ダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム２上に任意に設けられたセパレータを適宜に剥離し、当該半導体裏面用フィルム２上に半導体ウエハ４を貼着して、これを接着保持させ固定する（マウント工程）。このとき前記半導体裏面用フィルム２は未硬化状態（半硬化状態を含む）にある。また、ダイシングテープ一体型半導体裏面用フィルム１は、半導体ウエハ４の裏面に貼着される。半導体ウエハ４の裏面とは、回路面とは反対側の面（非回路面、非電極形成面などとも称される）を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
［ダイシング工程」
次に、図２（ｂ）で示されるように、半導体ウエハ４のダイシングを行う。これにより、半導体ウエハ４を所定のサイズに切断して個片化（小片化）し、半導体チップ５を製造する。ダイシングは、例えば、半導体ウエハ４の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム１まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ４は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム１により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ４の破損も抑制できる。なお、半導体裏面用フィルム２がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着（ブロッキング）することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
なお、ダイシングテープ一体型半導体裏面用フィルム１のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープ一体型半導体裏面用フィルム１を下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープ一体型半導体裏面用フィルムを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。
［ピックアップ工程］
ダイシングテープ一体型半導体裏面用フィルム１に接着固定された半導体チップ５を回収する為に、図２（ｃ）で示されるように、半導体チップ５のピックアップを行って、半導体チップ５を半導体裏面用フィルム２とともにダイシングテープ３より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ５をダイシングテープ一体型半導体裏面用フィルム１の基材３１側からニードルによって突き上げ、突き上げられた半導体チップ５をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ５は、その裏面が半導体裏面用フィルム２により保護されている。
［フリップチップ接続工程］
ピックアップした半導体チップ５は、図２（ｄ）で示されるように、基板等の被着体に、フリップチップボンディング方式（フリップチップ実装方式）により固定させる。具体的には、半導体チップ５を、半導体チップ５の回路面（表面、回路パターン形成面、電極形成面などとも称される）が被着体６と対向する形態で、被着体６に常法に従い固定させる。例えば、半導体チップ５の回路面側に形成されているバンプ５１を、被着体６の接続パッドに被着された接合用の導電材（半田など）６１に接触させて押圧しながら導電材を溶融させることにより、半導体チップ５と被着体６との電気的導通を確保し、半導体チップ５を被着体６に固定させることができる（フリップチップボンディング工程）。このとき、半導体チップ５と被着体６との間には空隙が形成されており、その空隙間距離は、一般的に３０μｍ〜３００μｍ程度である。尚、半導体チップ５を被着体６上にフリップチップボンディングした後は、半導体チップ５と被着体６との対向面や間隙を洗浄し、該間隙に封止材（封止樹脂など）を充填させて封止することが重要である。
被着体６としては、リードフレームや回路基板（配線回路基板など）等の各種基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板等が挙げられる。
フリップチップボンディング工程（フリップチップ接続工程）において、バンプや導電材の材質としては、特に限定されず、例えば、錫−鉛系金属材、錫−銀系金属材、錫−銀−銅系金属材、錫−亜鉛系金属材、錫−亜鉛−ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
なお、フリップチップボンディング工程では、導電材を溶融させて、半導体チップ５の回路面側のバンプと、被着体６の表面の導電材とを接続させているが、この導電材の溶融時の温度としては、通常、２６０℃程度（例えば、２５０℃〜３００℃）となっている。本発明のダイシングテープ一体型半導体裏面用フィルムは、半導体裏面用フィルムをエポキシ樹脂等により形成することにより、このフリップチップボンディング工程における高温にも耐えられる耐熱性を有するものとすることができる。
本工程では、半導体チップ５と被着体６との対向面（電極形成面）や間隙の洗浄を行うのが好ましい。当該洗浄に用いられる洗浄液としては、特に制限されず、例えば、有機系の洗浄液や、水系の洗浄液が挙げられる。本発明のダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、洗浄液に対する耐溶剤性を有しており、これらの洗浄液に対して実質的に溶解性を有していない。そのため、前述のように、洗浄液としては、各種洗浄液を用いることができ、特別な洗浄液を必要とせず、従来の方法により洗浄させることができる。
次に、フリップチップボンディングされた半導体チップ５と被着体６との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、１７５℃で６０秒間〜９０秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば１６５℃〜１８５℃で、数分間キュアすることができる。当該工程における熱処理により、封止樹脂が、熱硬化の進行に伴い硬化収縮する。しかしながら、封止樹脂の硬化収縮に起因して、半導体チップ５に応力が加えられても、半導体裏面用フィルムの引張貯蔵弾性率が１０ＧＰａ以上であるため、その応力に対抗することができ、半導体素子はほとんど又は全く反りが生じていない状態で、フリップチップボンディングされた半導体チップを得ることができる。また、当該工程により、半導体裏面用フィルム２を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明に係る半導体裏面用フィルム２は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム２を熱硬化させるための工程を新たに追加する必要がない。
前記封止樹脂としては、絶縁性を有する樹脂（絶縁樹脂）であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂（フェノール樹脂など）や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。
前記ダイシングテープ一体型半導体裏面用フィルム１や半導体裏面用フィルムを用いて製造された半導体装置（フリップチップ実装の半導体装置）は、半導体チップの裏面に半導体裏面用フィルムが貼着されているため、各種マーキングを優れた視認性で施すことができる。特に、マーキング方法がレーザーマーキング方法であっても、優れたコントラスト比でマーキングを施すことができ、レーザーマーキングにより施された各種情報（文字情報、図研情報など）を良好に視認することが可能である。なお、レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー（ＣＯ２レーザー）、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー、ＸｅＦレーザーなど）が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、ＹＡＧレーザー（Ｎｄ：ＹＡＧレーザーなど）、ＹＶＯ４レーザーが好適である。
本発明のダイシングテープ一体型半導体裏面用フィルムや半導体裏面用フィルムを用いて製造された半導体装置は、フリップチップ実装方式で実装された半導体装置であるので、ダイボンディング実装方式で実装された半導体装置よりも、薄型化、小型化された形状となっている。このため、各種の電子機器・電子部品又はそれらの材料・部材として好適に用いることができる。具体的には、本発明のフリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」や「ＰＨＳ」、小型のコンピュータ（例えば、いわゆる「ＰＤＡ」（携帯情報端末）、いわゆる「ノートパソコン」、いわゆる「ネットブック（商標）」、いわゆる「ウェアラブルコンピュータ」など）、「携帯電話」及びコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ（商標）」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器（持ち運び可能な電子機器）などが挙げられるが、もちろん、モバイル型以外（設置型など）の電子機器（例えば、いわゆる「デスクトップパソコン」、薄型テレビ、録画・再生用電子機器（ハードディスクレコーダー、ＤＶＤプレイヤー等）、プロジェクター、マイクロマシンなど）などであってもよい。また、電子部品又は、電子機器・電子部品の材料・部材としては、例えば、いわゆる「ＣＰＵ」の部材、各種記憶装置（いわゆる「メモリー」、ハードディスクなど）の部材などが挙げられる。
以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
（実施例１）
＜フリップチップ型半導体裏面用フィルムの作製＞
エポキシ樹脂（商品名「ＨＰ４０３２Ｄ」ＤＩＣ株式会社製）：１００部に対して、フェノキシ樹脂（商品名「ＥＰ４２５０」ＪＥＲ株式会社製）：４０部、フェノール樹脂（商品名「ＭＥＨ−８０００」明和化成株式会社製）：１２９部、球状シリカ（商品名「ＳＯ−２５Ｒ」株式会社アドマテックス製）：６６３部、染料（商品名「ＯＩＬ ＢＬＡＣＫ ＢＳ」オリエント化学工業（株）製）：１４部、硬化触媒１部（商品名「２ＰＨＺ−ＰＷ」四国化成工業（株））をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる樹脂組成物の溶液（「樹脂組成物溶液Ａ」と称する場合がある）を調製した。
この樹脂組成物溶液Ａを、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）６０μｍのフリップチップ型半導体裏面用フィルムＡを作製した。
＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
上記フリップチップ型半導体裏面用フィルムＡを、ダイシングテープ（商品名「Ｖ−８−Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
（実施例２）
＜フリップチップ型半導体裏面用フィルムの作製＞
エポキシ樹脂（商品名「ＨＰ４０３２Ｄ」ＤＩＣ株式会社製）：１００部に対して、フェノキシ樹脂（商品名「ＥＰ４２５０」ＪＥＲ株式会社製）：４０部、フェノール樹脂（商品名「ＭＥＨ−８０００」明和化成株式会社製）：１２９部、球状シリカ（商品名「ＳＯ−２５Ｒ」株式会社アドマテックス製）：１１３７部、染料（商品名「ＯＩＬ ＢＬＡＣＫ ＢＳ」オリエント化学工業（株）製）：１４部、硬化触媒１部（商品名「２ＰＨＺ−ＰＷ」四国化成工業（株））をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる樹脂組成物の溶液（「樹脂組成物溶液Ｂ」と称する場合がある）を調製した。
この樹脂組成物溶液Ｂを、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）６０μｍのフリップチップ型半導体裏面用フィルムＢを作製した。
＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
上記フリップチップ型半導体裏面用フィルムＢを、ダイシングテープ（商品名「Ｖ−８−Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
（比較例１）
＜フリップチップ型半導体裏面用フィルムの作製＞
エポキシ樹脂（商品名「ＨＰ４０３２Ｄ」ＤＩＣ株式会社製）：１００部に対して、フェノキシ樹脂（商品名「ＥＰ４２５０」ＪＥＲ株式会社製）：４０部、フェノール樹脂（商品名「ＭＥＨ−８０００」明和化成株式会社製）：１２９部、球状シリカ（商品名「ＳＯ−２５Ｒ」株式会社アドマテックス製）：４２６部、染料（商品名「ＯＩＬ ＢＬＡＣＫ ＢＳ」オリエント化学工業株式会社製）：１４部、硬化触媒１部（商品名「２ＰＨＺ−ＰＷ」四国化成工業（株））をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる樹脂組成物の溶液（「樹脂組成物溶液Ｃ」と称する場合がある）を調製した。
この樹脂組成物溶液Ｃを、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）８０μｍのフリップチップ型半導体裏面用フィルムＣを作製した。
＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
上記フリップチップ型半導体裏面用フィルムＣを、ダイシングテープ（商品名「Ｖ−８−Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
（熱硬化前後の引張貯蔵弾性率）
各実施例及び比較例で作製したダイシングテープ一体型半導体裏面用フィルムＡ〜Ｃから、それぞれ長さ３０ｍｍ、幅２ｍｍの短冊状の試料を、カッターナイフで切り出した。引張測定装置（ＴＡ Ｉｎｓｔｒｕｍｅｎｔ製、ＲＳＡIII）により−５０℃から２５０℃まで３℃／分で昇温させ、室温２５℃での引張貯蔵弾性率の値を測定した。
また、前記ダイシングテープ一体型半導体裏面用フィルムＡ〜Ｃから、前記と同様にして短冊状の試料を切り出し、これらを１６５℃で２時間加熱して熱硬化させた。熱硬化後の試料を前記と同様の条件下で測定を行い、室温２５℃における引張貯蔵弾性率の値を測定した。
（半導体パッケージの反り量）
半導体チップの反りの発生の有無は、半導体パッケージの反り量を測定することで評価した。
即ち、先ず、ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、半導体ウエハ（直径８インチ、厚さ１００μｍ；シリコンミラーウエハ）を半導体裏面用フィルム上に７０℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは１０ｍｍ角のチップサイズとなる様にフルカットした。なお、貼り合わせ条件、ダイシング条件は、下記のとおりである。
［貼り合わせ条件］
貼り付け装置：商品名「ＭＡ−３０００III」日東精機株式会社製
貼り付け速度計：１０ｍｍ／ｍｉｎ
貼り付け圧力：０．１５ＭＰａ
貼り付け時のステージ温度：７０℃
［ダイシング条件］
ダイシング装置：商品名「ＤＦＤ−６３６１」ディスコ社製
ダイシングリング：「２−８−１」（ディスコ社製）
ダイシング速度：３０ｍｍ／ｓｅｃ
ダイシングブレード：
Ｚ１；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＤＤ」
Ｚ２；ディスコ社製「２０３Ｏ−ＳＥ ２７ＨＣＢＢ」
ダイシングブレード回転数：
Ｚ１；４０，０００ｒ／ｍｉｎ
Ｚ２；４５，０００ｒ／ｍｉｎ
カット方式：ステップカット
ウェハチップサイズ：１０．０ｍｍ角
次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られた半導体チップをフリップチップ型半導体裏面用フィルムとともに粘着剤層からピックアップした。なお、ピックアップ条件は、下記のとおりである。
［ピックアップ条件］
ピックアップ装置：商品名「ＳＰＡ−３００」株式会社新川社製
ピックアップニードル本数：９本
ニードル突き上げ速度：２０ｍｍ／ｓ
ニードル突き上げ量 ： ５００μｍ
ピックアップ時間：１秒
ダイシングテープ エキスパンド量 : ３ｍｍ
続いて、半導体チップをＢＴ基板［三菱瓦斯化学社製のＢＴレジン（ビスマレイイミドトリアジン系樹脂）を使用した基板］上にフリップチップボンディングした。このとき半導体チップの回路面がＢＴ基板に対向させ、半導体チップの回路面に形成されているバンプを、ＢＴ基板の接続パッドに被着された接合用の導電材（半田）と接触させて押圧しながら、温度を２６０℃まで上げて導電材を溶融させ、その後、室温まで冷却させて行った。更に、半導体チップとＢＴ基板の間隙に封止樹脂としてのアンダーフィル材を注入させた。このときのアンダーフィル（封止材）の厚さは２０μｍであった。続いて、１６５℃、２時間の条件下で加熱した後、半導体パッケージの反り量を測定した。
反り量の測定は、先ず、前記ＢＴ基板が下側になる様に半導体パッケージを平板上に載置し、平板上から浮いているＢＴ基板の高さ、即ち反り量（μｍ）を測定した。測定は、接触式の表面粗さ計（Ｖｅｅｃｏ社製、ＤＥＫＴＡＫ８）を用いて、測定速度１．５ｍｍ／ｓ、加重１ｇの条件下で行った。測定の結果、反り量が２００μｍ以上のものを○とし、２００μｍ未満のものを×とした。結果を下記表１に示す。
Figure 0005528936
（結果）
表１から分かる通り、実施例１及び２の様に、熱硬化前の引張貯蔵弾性率に対する熱硬化後の引張貯蔵弾性率が４倍〜２０倍の範囲であると、裏面に半導体裏面用フィルムが貼着された半導体チップの反り量を何れも２００μｍ以上にすることができ、これにより半導体パッケージ全体としての反りの発生を防止するのが確認された。その一方、比較例１の様に、熱硬化前の引張貯蔵弾性率に対する熱硬化後の引張貯蔵弾性率が３倍であると、裏面に半導体裏面用フィルムが貼着された半導体チップの反り量が２００μｍ未満となった。その結果、半導体パッケージ全体としての反りの発生を防止することが困難であることが確認された。
１ ダイシングテープ一体型半導体裏面用フィルム
２ 半導体裏面用フィルム
３ ダイシングテープ
３１ 基材
３２ 粘着剤層
３３ 半導体ウエハの貼着部分に対応する部分
４ 半導体ウエハ
５ 半導体チップ
５１ 半導体チップ５の回路面側に形成されているバンプ
６ 被着体
６１ 被着体６の接続パッドに被着された接合用の導電材

Claims (9)

  1. 被着体上にフリップチップ接続された半導体素子の裏面のみに形成するためのフリップチップ型半導体裏面用フィルムであって、
    １６５℃で２時間加熱して熱硬化させた後の２５℃における引張貯蔵弾性率が１０ＧＰａ〜３０ＧＰａの範囲であり、かつ、熱硬化前の２５℃における引張貯蔵弾性率に対して４倍〜２０倍の範囲であり、
    前記フリップチップ型半導体裏面用フィルムを形成する樹脂組成物は、充填剤の配合量が前記樹脂組成物に対して６５重量％〜９５重量％であり、
    前記樹脂組成物がエポキシ樹脂を含むフリップチップ型半導体裏面用フィルム。
    （前記引張貯蔵弾性率は、長さ３０ｍｍ、幅２ｍｍの短冊状の試料について、引張測定装置により−５０℃から２５０℃まで３℃／分で昇温させて測定することにより得られた値である。）
  2. 熱硬化前の２５℃における引張貯蔵弾性率は、０．５ＧＰａ〜７ＧＰａである請求項１に記載のフリップチップ型半導体裏面用フィルム。
  3. 前記樹脂組成物が熱可塑性樹脂成分を含む請求項１又は２に記載のフリップチップ型半導体裏面用フィルム。
  4. 請求項１〜３の何れか１項に記載のフリップチップ型半導体裏面用フィルムが、ダイシングテープ上に積層されたダイシングテープ一体型半導体裏面用フィルムであって、
    前記ダイシングテープは基材上に粘着剤層が積層された構造であり、前記フリップチップ型半導体裏面用フィルムは前記粘着剤層上に積層されているダイシングテープ一体型半導体裏面用フィルム。
  5. 請求項４に記載のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、
    前記ダイシングテープ一体型半導体裏面用フィルムに於けるフリップチップ型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、
    前記半導体ウエハをダイシングして半導体素子を形成する工程と、
    前記半導体素子を前記フリップチップ型半導体裏面用フィルムと共に、ダイシングテープの粘着剤層から剥離する工程と、
    前記半導体素子を前記被着体上にフリップチップ接続する工程とを具備する半導体装置の製造方法。
  6. 前記フリップチップ接続の工程に於いては、前記被着体上にフリップチップボンディングされた半導体素子と、当該被着体との間の間隙に封止樹脂を封入した後、前記封止樹脂を熱硬化させる工程を具備する請求項５に記載の半導体装置の製造方法。
  7. 前記半導体ウェハとして、厚さが２０μｍ〜３００μｍの範囲のものを使用する請求項５又は６に記載の半導体装置の製造方法。
  8. 前記封止樹脂はエポキシ樹脂を含む樹脂組成物である請求項６に記載の半導体装置の製造方法。
  9. 請求項５〜８の何れか１項に記載の半導体装置の製造方法により製造されたものであるフリップチップ型半導体装置。
JP2010169551A 2010-07-28 2010-07-28 フリップチップ型半導体裏面用フィルム Active JP5528936B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2010169551A JP5528936B2 (ja) 2010-07-28 2010-07-28 フリップチップ型半導体裏面用フィルム
TW100126435A TWI465542B (zh) 2010-07-28 2011-07-26 覆晶型半導體背面用膜
CN201110212304.0A CN102382586B (zh) 2010-07-28 2011-07-27 倒装芯片型半导体背面用膜
KR20110074629A KR101484810B1 (ko) 2010-07-28 2011-07-27 플립 칩형 반도체 이면용 필름
US13/192,068 US8450189B2 (en) 2010-07-28 2011-07-27 Film for flip chip type semiconductor back surface

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010169551A JP5528936B2 (ja) 2010-07-28 2010-07-28 フリップチップ型半導体裏面用フィルム

Publications (2)

Publication Number Publication Date
JP2012033555A JP2012033555A (ja) 2012-02-16
JP5528936B2 true JP5528936B2 (ja) 2014-06-25

Family

ID=45525917

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010169551A Active JP5528936B2 (ja) 2010-07-28 2010-07-28 フリップチップ型半導体裏面用フィルム

Country Status (5)

Country Link
US (1) US8450189B2 (ja)
JP (1) JP5528936B2 (ja)
KR (1) KR101484810B1 (ja)
CN (1) CN102382586B (ja)
TW (1) TWI465542B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768362B (zh) 2013-03-28 2020-09-08 东芝北斗电子株式会社 发光装置及其制造方法
JPWO2015146892A1 (ja) * 2014-03-27 2017-04-13 三菱マテリアル電子化成株式会社 黒色酸窒化チタン顔料及びその製造方法並びに黒色酸窒化チタン顔料を用いた半導体封止用樹脂化合物
JP6497998B2 (ja) * 2015-03-19 2019-04-10 日東電工株式会社 封止用シートおよびパッケージの製造方法
JP6454580B2 (ja) * 2015-03-30 2019-01-16 デクセリアルズ株式会社 熱硬化性接着シート、及び半導体装置の製造方法
JP2016213236A (ja) * 2015-04-30 2016-12-15 日東電工株式会社 半導体装置用フィルム、及び、半導体装置の製造方法
CN108353496B (zh) * 2015-12-11 2021-09-14 Dic株式会社 柔性印刷配线板增强用热固性材料、带有增强部的柔性印刷配线板、其制造方法及电子设备
CN108076669B (zh) * 2016-03-31 2021-01-15 古河电气工业株式会社 电子器件封装用带
JP6961387B2 (ja) * 2017-05-19 2021-11-05 日東電工株式会社 ダイシングダイボンドフィルム
JP7217175B2 (ja) * 2019-03-01 2023-02-02 日東電工株式会社 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP3966808B2 (ja) * 2002-12-03 2007-08-29 古河電気工業株式会社 粘接着テープ
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) * 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
KR101036728B1 (ko) * 2005-03-25 2011-05-24 스미토모 베이클라이트 가부시키가이샤 반도체장치, 버퍼 코트용 수지 조성물, 다이 본딩용 수지 조성물 및 봉지용 수지 조성물
JP4865312B2 (ja) * 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) * 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) * 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5043494B2 (ja) * 2007-04-12 2012-10-10 日東電工株式会社 封止用熱硬化型接着シート
TWI390621B (zh) * 2007-11-08 2013-03-21 半導體用接著片及切割膠帶一體型半導體用接著片
JP5324114B2 (ja) * 2008-03-27 2013-10-23 リンテック株式会社 発光モジュール用シートの製造方法、発光モジュール用シート
JP5581576B2 (ja) 2008-04-02 2014-09-03 日立化成株式会社 フラックス活性剤、接着剤樹脂組成物、接着ペースト、接着フィルム、半導体装置の製造方法、及び半導体装置
JP2010031183A (ja) * 2008-07-30 2010-02-12 Furukawa Electric Co Ltd:The エネルギー線硬化型チップ保護用フィルム
JP5885325B2 (ja) * 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
WO2011132647A1 (ja) * 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム

Also Published As

Publication number Publication date
KR101484810B1 (ko) 2015-01-20
CN102382586B (zh) 2014-10-29
JP2012033555A (ja) 2012-02-16
US20120025404A1 (en) 2012-02-02
TWI465542B (zh) 2014-12-21
TW201224101A (en) 2012-06-16
KR20120022579A (ko) 2012-03-12
US8450189B2 (en) 2013-05-28
CN102382586A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
JP5820170B2 (ja) 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5048815B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
TWI539546B (zh) A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device
JP5528936B2 (ja) フリップチップ型半導体裏面用フィルム
JP5465284B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5592811B2 (ja) 半導体装置の製造方法
TWI530544B (zh) Cutting tape One type semiconductor back film
JP6435088B2 (ja) 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP5681377B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP6322317B2 (ja) ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP6077922B2 (ja) ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置
JP6129629B2 (ja) ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP5479991B2 (ja) フリップチップ型半導体裏面用フィルム
JP5384443B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5356326B2 (ja) 半導体装置の製造方法
JP2014135468A (ja) ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP5681375B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2016035066A (ja) 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5550108B2 (ja) フリップチップ型半導体裏面用フィルム
JP6389537B2 (ja) 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP5479992B2 (ja) フリップチップ型半導体裏面用フィルム
JP5813928B2 (ja) フリップチップ型半導体裏面用フィルム
JP5681376B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140416

R150 Certificate of patent or registration of utility model

Ref document number: 5528936

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250