TWI539546B - A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device - Google Patents

A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device Download PDF

Info

Publication number
TWI539546B
TWI539546B TW100113778A TW100113778A TWI539546B TW I539546 B TWI539546 B TW I539546B TW 100113778 A TW100113778 A TW 100113778A TW 100113778 A TW100113778 A TW 100113778A TW I539546 B TWI539546 B TW I539546B
Authority
TW
Taiwan
Prior art keywords
film
back surface
semiconductor
semiconductor back
resin
Prior art date
Application number
TW100113778A
Other languages
English (en)
Other versions
TW201203425A (en
Inventor
Naohide Takamoto
Goji Shiga
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010097240A external-priority patent/JP5681377B2/ja
Priority claimed from JP2010097229A external-priority patent/JP5681375B2/ja
Priority claimed from JP2010097236A external-priority patent/JP5681376B2/ja
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201203425A publication Critical patent/TW201203425A/zh
Application granted granted Critical
Publication of TWI539546B publication Critical patent/TWI539546B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/203—Adhesives in the form of films or foils characterised by their carriers characterised by the structure of the release feature on the carrier layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive

Description

覆晶型半導體背面用膜、切晶帶一體型半導體背面用膜、半導體裝置之製造方法及覆晶型半導體裝置
本發明係關於一種覆晶型半導體背面用膜及切晶帶一體型半導體背面用膜。覆晶型半導體背面用膜用於保護半導體晶片等半導體元件之背面、及提高強度等。又，本發明係關於一種使用切晶帶一體型半導體背面用膜之半導體裝置之製造方法及覆晶安裝之半導體裝置。
近年來，進一步要求半導體裝置及其封裝之薄型化、小型化。因此，作為半導體裝置及其封裝，廣泛使用藉由覆晶接合將半導體晶片等半導體元件安裝(覆晶連接)於基板上之覆晶型半導體裝置。該覆晶連接係以半導體晶片之電路面與基板之電極形成面相對向之形態固定者。此種半導體裝置等中，有時藉由保護膜來保護半導體晶片之背面，而防止半導體晶片之損傷等。
先前技術文獻 專利文獻
專利文獻1：日本專利特開2008-166451號公報
專利文獻2：日本專利特開2008-006386號公報
專利文獻3：日本專利特開2007-261035號公報
專利文獻4：日本專利特開2007-250970號公報
專利文獻5：日本專利特開2007-158026號公報
專利文獻6：日本專利特開2004-221169號公報
專利文獻7：日本專利特開2004-214288號公報
專利文獻8：日本專利特開2004-142430號公報
專利文獻9：日本專利特開2004-072108號公報
專利文獻10：日本專利特開2004-063551號公報
然而，為了藉由上述保護膜來保護半導體晶片之背面，而必須追加用以在切晶步驟中所得之半導體晶片之背面貼附保護膜的新步驟。其結果係步驟數增加，製造成本等增加。又，由於近年來之薄型化，而有時於半導體晶片之拾取步驟中，於半導體晶片上產生損傷。因此，直至拾取步驟為止，為了增加半導體晶圓或半導體晶片之機械強度，而要求將該等強化。特別是由於半導體晶片之薄型化，而有時於該半導體晶片產生翹曲，而要求將其抑制或防止。
本發明係鑒於上述問題點而成者，其目的在於提供一種能抑制或防止於覆晶連接於被黏接體上之半導體元件產生翹曲的覆晶型半導體背面用膜、及切晶帶一體型半導體背面用膜。
又，本發明之另一目的在於提供一種能抑制翹曲之產生，而使半導體元件覆晶連接於被黏接體上，結果能提高良率之半導體裝置之製造方法。
本申請案發明者等人，為了解決上述先前之問題點而進行研究，結果發現，藉由控制覆晶型半導體背面用膜因熱硬化所致之收縮量而可降低於覆晶連接於被黏接體上的半導體元件產生翹曲，從而完成本發明。
即，本發明之覆晶型半導體背面用膜係用以形成於覆晶連接於被黏接體上之半導體元件之背面者，且相對於熱硬化前之覆晶型半導體背面用膜之總體積，因熱硬化所致之收縮量為2體積%以上30體積%以下。
覆晶安裝中，通常不使用將半導體封裝整體密封之鑄模樹脂，而藉由被稱為底部填充材料之密封樹脂僅將被黏接體與半導體元件之間的凸塊連接部分密封。因此，半導體元件之背面露出。此處，例如使密封樹脂熱硬化時，藉由其硬化收縮而對半導體元件施加應力，因該應力而於半導體元件產生翹曲。特別是於厚度為300 μm以下(進而厚度為200 μm以下)之各種薄型半導體元件中，該翹曲之產生較為顯著。
本發明之覆晶型半導體背面用膜係藉由形成於覆晶連接於被黏接體上之半導體元件之背面，而發揮保護該半導體元件之功能者。又，本發明之覆晶型半導體背面用膜由於相對於熱硬化前之覆晶型半導體背面用膜之總體積，因熱硬化所致之收縮量為2體積%以上，因此於上述各種密封樹脂之熱硬化時，會同時硬化收縮。因此，對於作用於半導體元件之上述應力而言，可將其抵消，或使緩和之應力施加於該半導體元件。其結果可有效地抑制或防止半導體元件之翹曲。又，藉由使上述收縮量為30體積%以下，而可與底部填充材料之收縮量相關。再者，上述半導體元件之背面係指與形成有電路之面相反側之面。
又，較佳為本發明之覆晶型半導體背面用膜至少含有熱硬化性樹脂。藉由至少含有熱硬化性樹脂，而半導體背面用膜可有效地發揮出作為接著劑層之功能。
又，較佳為本發明之覆晶型半導體背面用膜含有熱硬化性樹脂，上述熱硬化性樹脂之含量相對於覆晶型半導體背面用膜之全部樹脂成分而為40重量%以上90重量%以下。
本發明之覆晶型半導體背面用膜若含有熱硬化性樹脂，且熱硬化性樹脂之含量相對於覆晶型半導體背面用膜之全部樹脂成分而為40重量%以上，則可藉由熱硬化而使覆晶型半導體背面用膜某種程度地較大地收縮。其結果，於上述各種密封樹脂熱硬化時，會同時硬化收縮。因此，對於作用於半導體元件之上述應力而言，可將其抵消，或使緩和之應力施加於該半導體元件。其結果可有效地抑制或防止半導體元件之翹曲。又，若熱硬化性樹脂之上述含量為40重量%以上，則使密封樹脂熱硬化時，可使半導體背面用膜充分地熱硬化，而可製造確實地接著固定於半導體元件之背面而不剝離的覆晶型半導體裝置。又，藉由使熱硬化性樹脂之上述含量為90重量%以下，而可有效地製作適度收縮量之覆晶型半導體背面用膜。
又，較佳為本發明之覆晶型半導體背面用膜含有熱硬化性樹脂及熱硬化促進觸媒，上述熱硬化促進觸媒之比例相對於上述熱硬化性樹脂總量而為1.5重量%以上20重量%以下。
本發明之覆晶型半導體背面用膜若含有熱硬化性樹脂及熱硬化促進觸媒，且熱硬化促進觸媒之比例相對於熱硬化性樹脂總量而為1.5重量%以上，則可藉由熱硬化而使覆晶型半導體背面用膜某種程度地較大地收縮。其結果，於上述各種密封樹脂熱硬化時，會同時硬化收縮。因此，對於作用於半導體元件之上述應力而言，可將其抵消，或使緩和之應力施加於該半導體元件。其結果可有效地抑制或防止半導體元件之翹曲。又，若熱硬化促進觸媒之上述比例為1.5重量%以上，則使密封樹脂熱硬化時，可使半導體背面用膜充分地熱硬化，而可製造確實地接著固定於半導體元件之背面而不剝離之覆晶型半導體裝置。又，藉由使熱硬化促進觸媒之上述比例為20重量%以下，而覆晶型半導體背面用膜之收縮量不會變得過大，並可控制為適度的大小。
較佳為上述覆晶型半導體背面用膜之厚度為2 μm~200 μm之範圍內。藉由使上述厚度為2 μm以上，而可提高該膜之機械強度，並確保良好的自持性。另一方面，藉由使上述厚度為200 μm以下，而可實現包含覆晶安裝於被黏接體上之半導體元件的半導體裝置之薄型化。
較佳為上述半導體元件之厚度為20 μm~300 μm之範圍內。
又，本發明之切晶帶一體型半導體背面用膜係包含：含有基材及積層於基材上之黏著劑層之切晶帶、及積層於上述切晶帶上之上述記載之覆晶型半導體背面用膜，且上述覆晶型半導體背面用膜積層於上述黏著劑層上者。
上述構成之切晶帶一體型半導體背面用膜由於切晶帶與覆晶型半導體背面用膜一體地形成，因此亦可供於將半導體晶圓切晶而製作半導體元件之切晶步驟或其後之拾取步驟。即，切晶步驟之前將切晶帶貼附於半導體晶圓背面時，亦可貼附於上述半導體背面用膜，因此無需僅使半導體背面用膜貼附之步驟(半導體背面用膜貼附步驟)。其結果可實現步驟數降低。且，由於半導體背面用膜保護半導體晶圓或藉由切晶形成之半導體元件之背面，因此於切晶步驟或其以後之步驟(拾取步驟等)中，可降低或防止該半導體元件之損傷。其結果可實現覆晶型半導體裝置之製造良率的提高。
又，本發明之半導體裝置之製造方法係使用上述記載之切晶帶一體型半導體背面用膜者，且包括：於上述切晶帶一體型半導體背面用膜之覆晶型半導體背面用膜上貼附半導體晶圓之步驟，將上述半導體晶圓切晶而形成半導體元件之步驟，將上述半導體元件與上述覆晶型半導體背面用膜一起自切晶帶之黏著劑層剝離之步驟，將上述半導體元件覆晶連接於上述被黏接體上之步驟。
上述方法中，由於將切晶帶一體型半導體背面用膜貼附於半導體晶圓之背面，因此無需僅使半導體背面用膜貼附之步驟(半導體背面用膜貼附步驟)。又，於半導體晶圓之切晶、或藉由該切晶形成之半導體元件之拾取中，由於藉由半導體背面用膜保護半導體晶圓及半導體元件之背面，因此可防止損傷等。其結果可提高製造良率而製造覆晶型半導體裝置。
較佳為於上述覆晶連接之步驟中包括：在覆晶接合於上述被黏接體上之半導體元件與該被黏接體之間的間隙封入密封樹脂後，使上述密封樹脂熱硬化之步驟。
使密封樹脂熱硬化時，由於其硬化收縮而對半導體元件施加應力，因該應力而於半導體元件產生翹曲。特別是於厚度為300 μm以下(進而厚度為200 μm以下)之各種薄型半導體元件中，該翹曲之產生較為顯著。但是於上述方法中，使用相對於熱硬化前之覆晶型半導體背面用膜之總體積，而因熱硬化所致之收縮量為2體積%以上之覆晶型半導體背面用膜，因此於密封樹脂之熱硬化時，該半導體背面用膜亦硬化收縮。藉此，可將因密封樹脂之硬化收縮而對半導體元件施加之應力抵消或緩和，而可抑制或防止半導體元件之翹曲。
又，若使用含有熱硬化性樹脂，且熱硬化性樹脂之含量相對於覆晶型半導體背面用膜之全部樹脂成分而為40重量%以上之覆晶型半導體背面用膜，則於密封樹脂熱硬化時，該半導體背面用膜亦硬化收縮。藉此，可將因密封樹脂之硬化收縮而對半導體元件施加之應力抵消、或緩和，而可抑制或防止半導體元件產生翹曲。又，若使用熱硬化性樹脂之上述含量為40重量%以上之覆晶型半導體背面用膜，則使密封樹脂熱硬化時，可使半導體背面用膜充分地熱硬化，並可製造確實地接著固定於半導體元件之背面而不剝離之覆晶型半導體裝置。
又，若使用含有熱硬化性樹脂及熱硬化促進觸媒，且熱硬化促進觸媒之比例相對於熱硬化性樹脂總量而為1.5重量%以上之覆晶型半導體背面用膜，則密封樹脂熱硬化時，該半導體背面用膜亦硬化收縮。藉此，可將因密封樹脂之硬化收縮而對半導體元件施加之應力抵消、或緩和，而可抑制或防止半導體元件產生翹曲。又，若使用熱硬化促進觸媒之上述比例為1.5重量%以上之覆晶型半導體背面用膜，則使密封樹脂熱硬化時，可使半導體背面用膜充分地熱硬化，而可製造確實地接著固定於半導體元件之背面而不剝離之覆晶型半導體裝置。
又，本發明之覆晶型半導體裝置可藉由上述記載之半導體裝置之製造方法而製造。
根據本發明之覆晶型半導體背面用膜，由於形成於覆晶連接於被黏接體上之半導體元件之背面，因此發揮出保護該半導體元件之功能。又，本發明之覆晶型半導體背面用膜由於相對於熱硬化前之覆晶型半導體背面用膜之總體積，因熱硬化所致之收縮量為2體積%以上，因此可有效地抑制或防止使半導體元件覆晶連接於被黏接體上時所產生的半導體元件之翹曲。
又，本發明之覆晶型半導體背面用膜若含有熱硬化性樹脂，且熱硬化性樹脂之含量相對於覆晶型半導體背面用膜之全部樹脂成分而為40重量%以上，則可特別有效地抑制或防止使半導體元件覆晶連接於被黏接體上時所產生的半導體元件之翹曲。
又，本發明之覆晶型半導體背面用膜若含有熱硬化性樹脂及熱硬化促進觸媒，且熱硬化促進觸媒之比例相對於熱硬化性樹脂總量而為1.5重量%以上，則可特別有效地抑制或防止使半導體元件覆晶連接於被黏接體上時所產生的半導體元件之翹曲。
又，根據本發明之切晶帶一體型半導體背面用膜，由於切晶帶與覆晶型半導體背面用膜一體地形成，因此亦可供於將半導體晶圓切晶而製作半導體元件之切晶步驟或其後之拾取步驟。其結果係無需僅使半導體背面用膜貼附之步驟(半導體背面用膜貼附步驟)。進而，於其後之切晶步驟或拾取步驟中，由於在半導體晶圓之背面或藉由切晶形成之半導體元件之背面貼附半導體背面用膜，因此可有效地保護半導體晶圓或半導體元件，並可抑制或防止半導體元件之損傷。又，使半導體元件覆晶連接於被黏接體上時，可防止半導體元件產生翹曲。
進而，根據本發明之半導體裝置之製造方法，由於使切晶帶一體型半導體背面用膜貼附於半導體晶圓之背面，因此無需僅使半導體背面用膜貼附之步驟。又，於半導體晶圓之切晶、或藉由該切晶形成之半導體元件之拾取中，由於藉由半導體背面用膜保護半導體晶圓及半導體元件之背面，因此可防止損傷等。又，使半導體元件覆晶連接於被黏接體上時，可防止半導體元件產生翹曲。其結果可提高製造良率而製造覆晶型半導體裝置。
一面參照圖1一面對本發明之一實施形態進行說明，但本發明並不限定於該等例。圖1係表示本實施形態之切晶帶一體型半導體背面用膜之一例的剖面示意圖。再者，本說明書中，圖中說明時省略不需要之部分，又，為了容易說明，而有放大或縮小等進行圖示之部分。
(切晶帶一體型半導體背面用膜)
如圖1所示，切晶帶一體型半導體背面用膜1係包括於基材31上設置有黏著劑層32之切晶帶3、及設置於上述黏著劑層上之覆晶型半導體背面用膜(以下有時稱為「半導體背面用膜」)2之構成。又，本發明之切晶帶一體型半導體背面用膜如圖1所示般，可為於切晶帶3之黏著劑層32上，僅於與半導體晶圓之貼附部分相對應之部分33形成有半導體背面用膜2之構成，亦可為於黏著劑層32之整面形成有半導體背面用膜之構成，又，可為於大於與半導體晶圓之貼附部分相對應之部分33且小於黏著劑層32之整面的部分形成有半導體背面用膜之構成。再者，半導體背面用膜2之表面(貼附於晶圓之背面之側的表面)，於直至貼附於晶圓背面之間，可藉由分隔件等來保護。
(覆晶型半導體背面用膜)
半導體背面用膜2具有膜狀形態。半導體背面用膜2通常於作為製品之切晶帶一體型半導體背面用膜之形態中為未硬化狀態(包括半硬化狀態)，於將切晶帶一體型半導體背面用膜貼附於半導體晶圓後進行熱硬化(詳細內容於後闡述)。
本實施形態之半導體背面用膜2具有以下特性：相對於熱硬化前之半導體背面用膜2之總體積，因熱硬化所致之收縮量(以下有時稱為「熱硬化收縮量」)為2體積%以上30體積%以下。若上述熱硬化收縮量為2體積%以上，則即便覆晶連接於被黏接體上之半導體元件為薄型(例如即便厚度為300 μm以下、進而為200 μm以下)，亦可有效地抑制或防止其翹曲。於覆晶連接中，於被黏接體上覆晶接合半導體元件後，藉由密封材料(稱為底部填充材料之密封樹脂等)僅使被黏接體與半導體元件之連接部分密封。進而，雖然使密封材料熱硬化，但由於此時之密封材料之硬化收縮等，而會對半導體元件施加應力(因硬化收縮引起之應力)而產生翹曲。但是，本實施形態之半導體背面用膜2由於上述熱硬化收縮量為2體積%以上，因此使上述密封材料熱硬化時，會與密封材料一起硬化收縮。藉此，自半導體背面用膜2亦可對半導體元件施加應力，而可使因密封材料之硬化收縮引起之應力抵消或緩和。其結果可抑制或防止半導體元件產生翹曲。又，藉由使上述熱硬化收縮量為30體積%以下，而可達到與密封材料之收縮量相對應的適度收縮量。作為半導體背面用膜2之上述熱硬化收縮量之下限值，較佳為3體積%以上(更佳為3.5體積%以上)。又，作為半導體背面用膜2之上述熱硬化收縮量之上限值，較佳為20體積%以下(更佳為10體積%以下)。
此處，半導體背面用膜可為單層亦可為積層了複數層之積層膜，於半導體背面用膜為積層膜時，上述熱硬化收縮量以積層膜整體計為2體積%以上30體積%以下之範圍即可。半導體背面用膜之上述熱硬化收縮量可藉由熱硬化性樹脂之種類及其含量等而控制。再者，半導體背面用膜之上述熱硬化收縮量可根據實施例所記載之方法來測定。
上述半導體背面用膜較佳為至少由熱硬化性樹脂形成，更佳為至少由熱硬化性樹脂及熱塑性樹脂形成。藉由至少由熱硬化性樹脂形成，而半導體背面用膜可有效地發揮出作為接著劑層之功能。
作為上述熱塑性樹脂，例如可列舉：天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、6-尼龍或6,6-尼龍等聚醯胺樹脂、苯氧樹脂、丙烯酸系樹脂、PET(聚對苯二甲酸乙二酯)或PBT(聚對苯二甲酸丁二酯)等飽和聚酯樹脂、聚醯胺醯亞胺樹脂、或氟樹脂等。熱塑性樹脂可單獨使用或併用2種以上而使用。該等熱塑性樹脂中，特佳為離子性雜質較少、耐熱性較高、能確保半導體元件之可靠性之丙烯酸系樹脂。
作為上述丙烯酸系樹脂，並無特別限定，可列舉：將具有碳數為30以下(較佳為碳數4~18、更佳為碳數6~10、特佳為碳數8或9)之直鏈或支鏈烷基之丙烯酸或甲基丙烯酸之酯的1種或2種以上作為成分的聚合物等。即，本發明中，丙烯酸系樹脂係亦包括甲基丙烯酸系樹脂之廣義的含義。作為上述烷基，例如可列舉：甲基、乙基、丙基、異丙基、正丁基、第三丁基、異丁基、戊基、異戊基、己基、庚基、2-乙基己基、辛基、異辛基、壬基、異壬基、癸基、異癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基、十八烷基等。
又，作為用以形成上述丙烯酸系樹脂之其他單體(烷基之碳數為30以下之丙烯酸或甲基丙烯酸之烷基酯以外的單體)，並無特別限定，例如可列舉：丙烯酸、甲基丙烯酸、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、順丁烯二酸、反丁烯二酸或丁烯酸等各種含羧基之單體，順丁烯二酸酐或衣康酸酐等各種酸酐單體，(甲基)丙烯酸2-羥基乙酯、(甲基)丙烯酸2-羥基丙酯、(甲基)丙烯酸4-羥基丁酯、(甲基)丙烯酸6-羥基己酯、(甲基)丙烯酸8-羥基辛酯、(甲基)丙烯酸10-羥基癸酯、(甲基)丙烯酸12-羥基月桂酯或丙烯酸(4-羥基甲基環己基)甲酯等各種含羥基之單體，苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙磺酸、(甲基)丙烯醯胺丙磺酸、(甲基)丙烯酸磺丙酯或(甲基)丙烯醯氧基萘磺酸等各種含磺酸基之單體，或2-羥基乙基丙烯醯基磷酸酯等各種含磷酸基之單體等。再者，(甲基)丙烯酸係指丙烯酸及/或甲基丙烯酸，本發明之(甲基)全為相同之含義。
又，作為上述熱硬化性樹脂，除了環氧樹脂、酚樹脂外，可列舉：胺基樹脂、不飽和聚酯樹脂、聚胺基甲酸酯樹脂、聚矽氧樹脂、熱硬化性聚醯亞胺樹脂等。熱硬化性樹脂可單獨使用或併用2種以上而使用。作為熱硬化性樹脂，特佳為使半導體元件腐蝕之離子性雜質等含量較少之環氧樹脂。又，作為環氧樹脂之硬化劑，可較佳地使用酚樹脂。
作為環氧樹脂，並無特別限定，例如可使用：雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、溴化雙酚A型環氧樹脂、氫化雙酚A型環氧樹脂、雙酚AF型環氧樹脂、聯苯型環氧樹脂、萘型環氧樹脂、茀型環氧樹脂、苯酚酚醛清漆型環氧樹脂、鄰甲酚酚醛清漆型環氧樹脂、三羥基苯基甲烷型環氧樹脂、四苯酚基乙烷型環氧樹脂等二官能環氧樹脂或多官能環氧樹脂，或乙內醯脲型環氧樹脂、異氰尿酸三縮水甘油酯型環氧樹脂或縮水甘油胺型環氧樹脂等環氧樹脂。
作為環氧樹脂，特佳為上述例示中之酚醛清漆型環氧樹脂、聯苯型環氧樹脂、三羥基苯基甲烷型環氧樹脂、四苯酚基乙烷型環氧樹脂。原因係該等環氧樹脂富有與作為硬化劑之酚樹脂之反應性，且耐熱性等優異。
進而，上述酚樹脂係作為上述環氧樹脂之硬化劑而發揮作用者，例如可列舉：苯酚酚醛清漆樹脂、苯酚芳烷基樹脂、甲酚酚醛清漆樹脂、第三丁基苯酚酚醛清漆樹脂、壬基苯酚酚醛清漆樹脂等酚醛清漆型酚樹脂，可溶型酚樹脂，聚對羥基苯乙烯等聚羥基苯乙烯等。酚樹脂可單獨使用或併用2種以上而使用。特佳為該等酚樹脂中之苯酚酚醛清漆樹脂、苯酚芳烷基構脂。原因係可提高半導體裝置之連接可靠性。
至於環氧樹脂與酚樹脂之調配比例，例如較佳為以相對於上述環氧樹脂成分中之環氧基1當量而酚樹脂中之羥基為0.5當量~2.0當量之方式進行調配。更佳為0.8當量~1.2當量。即原因係若兩者之調配比例超出上述範圍外，則不會進行充分之硬化反應，環氧樹脂硬化物之特性容易劣化。
至於上述熱硬化性樹脂之含量，相對於半導體背面用膜之全部樹脂成分，較佳為5重量%以上、更佳為10重量%以上、尤佳為15重量%以上、特佳為40重量%以上、最佳為50重量%以上。藉由使上述含量為5重量%以上，而可容易使熱硬化收縮量為2體積%以上。又，使密封樹脂熱硬化時，可使半導體背面用膜充分地熱硬化，而可製造確實地接著固定於半導體元件之背面而不剝離的覆晶型半導體裝置。另一方面，上述熱硬化性樹脂之含量相對於半導體背面用膜之全部樹脂成分，較佳為90重量%以下、更佳為85重量%以下、尤佳為80重量%以下。藉由使上述含量為90重量%以下，而可獲得良好之膜。
作為上述熱硬化性樹脂之含量之特佳範圍，相對於半導體背面用膜之全部樹脂成分，宜為40重量%以上90重量%以下。若熱硬化性樹脂之上述含量為40重量%以上，則即便覆晶連接於被黏接體上之半導體元件為薄型(例如即便厚度為300 μm以下、進而為200 μm以下)，亦可有效地抑制或防止其翹曲。於覆晶連接中，將半導體元件覆晶連接於被黏接體上後，藉由密封材料(稱為底部填充材料之密封樹脂等)僅使被黏接體與半導體元件之連接部分密封。進而，使密封材料熱硬化，但由於此時之密封材料之硬化收縮等，而會對半導體元件施加應力而產生翹曲。但是，若熱硬化性樹脂之上述含量為40重量%以上，則使上述密封材料熱硬化時，會與密封材料一起進行某種程度地較大地硬化收縮。藉此，亦可自半導體背面用膜2對半導體元件施加應力(因硬化收縮引起之應力)，而將因密封材料之硬化收縮引起之應力抵消或緩和。其結果可抑制或防止半導體元件產生翹曲。又，若熱硬化性樹脂之上述含量為40量量%以上，則使密封樹脂熱硬化時，亦可使半導體背面用膜充分地熱硬化，而可製造確實地接著固定於半導體元件之背面而不剝離之覆晶型半導體裝置。又，藉由使熱硬化性樹脂之上述含量為90重量%以下，而可有效地製作適度收縮量之覆晶型半導體背面用膜。
此處，半導體背面用膜可為單層，亦可為積層了複數層之積層膜，於半導體背面用膜為積層膜時，熱硬化性樹脂之上述含量以積層膜整體計為40重量%以上90重量%以下之範圍即可。
本發明中，半導體背面用膜較佳為與熱硬化性樹脂一起含有熱硬化促進觸媒。作為上述熱硬化促進觸媒，並無特別限制，可自公知之熱硬化促進觸媒中適當選擇使用。熱硬化促進觸媒可單獨使用或組合2種以上而使用。作為熱硬化促進觸媒，例如可使用：胺系硬化促進劑、磷系硬化促進劑、咪唑系硬化促進劑、硼系硬化促進劑、磷-硼系硬化促進劑等。
作為上述胺系硬化促進劑，並無特別限定，例如可列舉：單乙醇胺三氟硼酸酯(STELLA CHEMIFA(股)製造)、二氰基二醯胺(Nacalai Tesque(股)製造)等。
作為上述磷系硬化促進劑，並無特別限定，例如可列舉：三苯基膦、三丁基膦、三(對甲基苯基)膦、三(壬基苯基)膦、二苯基甲苯基膦等三有機膦，四苯基溴化鏻(商品名；TPP-PB)、甲基三苯基鏻(商品名；TPP-MB)、甲基三苯基氯化鏻(商品名；TPP-MC)、甲氧基甲基三苯基鏻(商品名；TPP-MOC)、苄基三苯基氯化鏻(商品名；TPP-ZC)等(均為北興化學(股)製造)。又，作為上述三苯基膦系化合物，較佳為對環氧樹脂實質上表現非溶解性者。若對環氧樹脂為非溶解性，則可抑制熱硬化過度進行。作為具有三苯基膦結構，且對環氧樹脂實質上表現非溶解性之熱硬化觸媒，例如可例示：甲基三苯基鏻(商品名；TPP-MB)等。再者，上述「非溶解性」係指包含三苯基膦系化合物之熱硬化觸媒對包含環氧樹脂之溶劑為不溶性，更詳細而言，係指於溫度10~40℃之範圍內10重量%以上不溶解。
作為上述咪唑系硬化促進劑，可列舉：2-甲基咪唑(商品名；2MZ)、2-十一烷基咪唑(商品名；C11-Z)、2-十七烷基咪唑(商品名；C17Z)、1,2-二甲基咪唑(商品名；1.2DMZ)、2-乙基-4-甲基咪唑(商品名；2E4MZ)、2-苯基咪唑(商品名；2PZ)、2-苯基-4-甲基咪唑(商品名；2P4MZ)、1-苄基-2-甲基咪唑(商品名；1B2MZ)、1-苄基-2-苯基咪唑(商品名：1B2PZ)、1-氰基乙基-2-甲基咪唑(商品名；2MZ-CN)、1-氰基乙基-2-十一烷基咪唑(商品名；C11Z-CN)、1-氰基乙基-2-苯基咪唑鎓偏苯三甲酸鹽(商品名；2PZCNS-PW)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-均三(商品名；2MZ-A)、2,4-二胺基-6-[2'-十一烷基咪唑基-(1')]-乙基-均三(商品名；C11Z-A)、2,4-二胺基-6-[2'-乙基-4'-甲基咪唑基-(1')]-乙基-均三(商品名；2E4MZ-A)、2,4-二胺基-6-[2'-甲基咪唑基-(1')]-乙基-均三異氰尿酸加成物(商品名；2MA-OK)、2-苯基-4,5-二羥基甲基咪唑(商品名；2PHZ-PW)、2-苯基-4-甲基-5-羥基甲基咪唑(商品名；2P4MHZ-PW)等(均為四國化成工業(股)製造)。
作為上述硼系硬化促進劑，並無特別限定，例如可列舉三氯硼烷等。
作為上述磷-硼系硬化促進劑，並無特別限定，例如可列舉：四苯基鏻四苯基硼酸鹽(商品名；TPP-K)、四苯基鏻四對三硼酸鹽(商品名；TPP-MK)、苄基三苯基鏻四苯基硼酸鹽(商品名；TPP-ZK)、三苯基膦三苯基硼烷(商品名；TPP-S)等(均為北興化學(股)製造)。
上述熱硬化促進觸媒之比例相對於熱硬化性樹脂總量，較佳為1.5重量%以上20重量%以下。若熱硬化促進觸媒之上述比例為1.5重量%以上，則即便覆晶連接於被黏接體上之半導體元件為薄型(例如即便厚度為300 μm以下、進而為200 μm以下)，亦可有效地抑制或防止其翹曲。於覆晶連接中，將半導體元件覆晶接合於被黏接體上後，藉由密封材料(稱為底部填充材料之密封樹脂等)僅使被黏接體與半導體元件之連接部分密封。進而，使密封材料熱硬化，但由於此時之密封材料硬化收縮等，而會對半導體元件施加應力而產生翹曲。但是，若半導體背面用膜2中之熱硬化促進觸媒之上述比例為1.5重量%以上，則使上述密封材料熱硬化時，會與密封材料一起某種程度地較大地硬化收縮。藉此，亦可自半導體背面用膜2對半導體元件施加應力，而使因密封材料之硬化收縮引起之應力抵消或緩和。其結果可抑制或防止半導體元件產生翹曲。又，若熱硬化促進觸媒之上述比例為1.5重量%以上，則使密封樹脂熱硬化時，亦可使半導體背面用膜充分地熱硬化，而能製造確實地接著固定於半導體元件之背面而不剝離之覆晶型半導體裝置。又，藉由使熱硬化促進觸媒之上述比例為20重量%以下，而覆晶型半導體背面用膜之收縮量不會變得過大，而可控制為適度的大小。作為熱硬化促進觸媒之上述比例之下限值，更佳為2重量%以上。又，作為上限值，更佳為10重量%以下(尤佳為5重量%以下)。再者，本發明中，視情況，熱硬化促進觸媒之比例相對於熱硬化性樹脂總量可為1.5重量%以下。作為此種情況下之熱硬化促進觸媒之比例之下限值，例如較為重要的是相對於熱硬化性樹脂總量而為0.01重量%以上(更佳為0.1重量%以上)。
此處，半導體背面用膜可為單層亦可為積層了複數層之積層膜，於半導體背面用膜為積層膜時，熱硬化促進觸媒之上述比例以積層膜整體計相對於熱硬化性樹脂總量為1.5重量%以上20重量%以下之範圍即可。
又，作為半導體背面用膜含有熱硬化促進觸媒時之上述熱硬化性樹脂之含量，相對於半導體背面用膜之全部樹脂成分，較佳為40重量%以上90重量%以下，更佳為50重量%以上90重量%以下，尤佳為60重量%以上90重量%以下。藉由使上述含量為40重量%以上，而可容易使熱硬化收縮量為2體積%以上。又，於使密封樹脂熱硬化時，可使半導體背面用膜充分地熱硬化，而能製造確實地接著固定於半導體元件之背面而不剝離之覆晶型半導體裝置。另一方面，藉由使上述含量為90重量%以下，而可對膜賦予可撓性。
作為上述半導體背面用膜，較佳為由包含環氧樹脂及酚樹脂之樹脂組合物，包含環氧樹脂、酚樹脂及丙烯酸系樹脂之樹脂組合物形成。該等樹脂由於離子性雜質較少且耐熱性較高，因此可確保半導體元件之可靠性。
至於半導體背面用膜2，對於半導體晶圓之背面(電路非形成面)具有接著性(密接性)半導體背面用膜2例如可由包含作為熱硬化性樹脂之環氧樹脂的樹脂組合物形成。為了預先使半導體背面用膜2某種程度交聯，較佳為於製作時預先添加與聚合物之分子鏈末端之官能基等反應的多官能性化合物作為交聯劑。藉此，可提高於高溫下之接著特性，並實現耐熱性之改善。
半導體背面用膜對於半導體晶圓之接著力(23℃、剝離角度180度、剝離速度300 mm/分鐘)較佳為0.5 N/20 mm~15 N/20 mm之範圍，更佳為0.7 N/20 mm~10 N/20 mm之範圍。藉由為0.5 N/20 mm以上，能以優異之密接性貼附於半導體晶圓或半導體元件，並且能防止隆起等產生。又，亦可防止於半導體晶圓之切晶時產生晶片分散。另一方面，藉由為15 N/20 mm以下，而可容易地自切晶帶剝離。
作為上述交聯劑，並無特別限制，可使用公知之交聯劑。具體而言，例如可列舉：異氰酸酯系交聯劑、環氧系交聯劑、三聚氰胺系交聯劑、過氧化物系交聯劑，此外可列舉：尿素系交聯劑、金屬烷氧化物系交聯劑、金屬螯合物系交聯劑、金屬鹽系交聯劑、碳二醯亞胺系交聯劑、唑啉系交聯劑、氮丙啶系交聯劑、胺系交聯劑等。作為交聯劑，較佳為異氰酸酯系交聯劑或環氧系交聯劑。又，上述交聯劑可單獨使用或組合2種以上而使用。
作為上述異氰酸酯系交聯劑，例如可列舉：二異氰酸1,2-乙二酯、二異氰酸1,4-丁二酯、二異氰酸1,6-己二酯等低級脂肪族聚異氰酸酯類；二異氰酸環戊二酯、二異氰酸環己二酯、異佛爾酮二異氰酸酯、氫化甲苯二異氰酸酯、氫化二甲苯二異氰酸酯等脂環族聚異氰酸酯類；2,4-甲苯二異氰酸酯、2,6-甲苯二異氰酸酯、4,4'-二苯基甲烷二異氰酸酯、二甲苯二異氰酸酯等芳香族聚異氰酸酯類等，此外亦可使用：三羥甲基丙烷/甲苯二異氰酸酯三聚物加成物[日本聚胺酯工業(NIPPON POLYURETHANE INDUSTRY)(股)製造、商品名「Coronate L」]、三羥甲基丙烷/二異氰酸己二酯三聚物加成物[日本聚胺酯工業(股)製造、商品名「Coronate HL」]等。又，作為上述環氧系交聯劑，例如可列舉：N,N,N',N'-四縮水甘油基-間二甲苯二胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、季戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、山梨糖醇酐聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、三縮水甘油基-三(2-羥基乙基)異氰尿酸酯、間苯二酚二縮水甘油醚、雙酚S-二縮水甘油醚，此外亦可列舉分子內具有2個以上環氧基之環氧系樹脂等。
再者，交聯劑之使用量並無特別限制，可根據交聯之程度而適當選擇。具體而言，作為交聯劑之使用量，例如相對於聚合物成分(特別是分子鏈末端具有官能基之聚合物)100重量份，通常較佳為7重量份以下(例如為0.05重量份~7重量份)。若交聯劑之使用量相對於聚合物成分100重量份而多於7重量份，則接著力降低而欠佳。再者，就提高凝聚力之觀點而言，較佳為交聯劑之使用量相對於聚合物成分100重量份而為0.05重量份以上。
再者，本發明中，亦可藉由電子束或紫外線等之照射實施交聯處理來代替使用交聯劑，或使用交聯劑之同時藉由電子束或紫外線等之照射實施交聯處理。
較佳為將上述半導體背面用膜著色。藉此可發揮出優異之標記性及外觀性，可製成具有附加價值之外觀的半導體裝置。如此，經著色之半導體背面用膜由於具有優異之標記性，因此可藉由在半導體元件或使用該半導體元件之半導體裝置之非電路面側之面經由半導體背面用膜，利用印刷方法或雷射標記方法等各種標記方法實施標記，而賦予文字資訊或圖形資訊等各種資訊。特別是藉由控制著色之色，而能以優異之視認性辨別藉由標記而賦予之資訊(文字資訊、圖形資訊等)。又，由於將半導體背面用膜著色，因此可容易區別切晶帶與半導體背面用膜，並可提高作業性等。進而，例如作為半導體裝置，亦可將製品分成不同顏色。使半導體背面用膜成為有色時(非無色‧透明時)，作為因著色而呈現之色，並無特別限制，例如較佳為黑色、藍色、紅色等濃色，特佳為黑色。
於本實施形態中，所謂濃色，係指基本上由L*a*b*表色系所規定之L*為60以下(0~60)[較佳為50以下(0~50)、更佳為40以下(0~40)之濃色。
又，所謂黑色，係指基本上由L*a*b*表色系所規定之L*為35以下(0~35)[較佳為30以下(0~30)、更佳為25以下(0~25)]之黑色系色。再者，黑色中，L*a*b*表色系所規定之a*或b*可分別根據L*之值進行適當選擇。作為a*或b*，例如兩者均較佳為-10~10，更佳為-5~5，特佳為-3~3之範圍(其中為0或約為0)。
再者，本實施形態中，L*a*b*表色系所規定之L*、a*、b*可藉由使用色彩色差計(商品名「CR-200」Minolta公司製造；色彩色差計)進行測定而求得。再者，L*a*b*表色系係國際照明委員會(CIE)於1976年推薦之色空間，係指被稱為CIE1976(L*a*b*)表色系之色空間。又，L*a*b*表色系於日本工業標準中由JIS Z 8729所規定。
將半導體背面用膜著色時，根據目標色，可使用色材(著色劑)。作為此種色材，可較佳地使用黑系色材、藍系色材、紅系色材等各種濃色系色材，特佳為黑系色材。作為色材，可為顏料、染料等任一種。色材可單獨使用或組合2種以上而使用。再者，作為染料，即便是酸性染料、反應染料、直接染料、分散染料、陽離子染料等之任一形態之染料亦可使用。又，顏料之形態亦無特別限制，可自公知之顏料中適當選擇而使用。
特別是若使用染料作為色材，則半導體背面用膜中，染料由於溶解而成為均勻或大致均勻分散之狀態，因此可容易地製造著色濃度均勻或大致均勻之半導體背面用膜(進而切晶帶一體型半導體背面用膜)。因此，若使用染料作為色材，則切晶帶一體型半導體背面用膜中之半導體背面用膜可使著色濃度均勻或大致均勻，並提高標記性或外觀性。
作為黑系色材，並無特別限制，例如可自無機黑系顏料、黑系染料中適當選擇。又，作為黑系色材，可為氰系色材(藍綠系色材)、洋紅系色材(紅紫系色材)及黃系色材(黃系色材)混合而成之色材混合物。黑系色材可單獨使用或組合2種以上而使用。當然黑系色材亦可與黑以外之色的色材併用。
具體而言，作為黑系色材，例如可列舉：碳黑(爐黑、槽黑、乙炔黑、熱解黑、燈黑等)、石墨(graphite)、氧化銅、二氧化錳、偶氮系顏料(甲亞胺偶氮黑等)、苯胺黑、苝黑、鈦黑、花青黑、活性碳、鐵氧體(非磁性鐵氧體、磁性鐵氧體等)、磁鐵、氧化鉻、氧化鐵、二硫化鉬、鉻錯合物、複合氧化物系黑色色素、蒽醌系有機黑色色素等。
本發明中，作為黑系色材，亦可使用：C.I.溶劑黑3、C.I.溶劑黑7、C.I.溶劑黑22、C.I.溶劑黑27、C.I.溶劑黑29、C.I.溶劑黑34、C.I.溶劑黑43、C.I.溶劑黑70，C.I.直接黑17、C.I.直接黑19、C.I.直接黑22、C.I.直接黑32、C.I.直接黑38、C.I.直接黑51、C.I.直接黑71，C.I.酸性黑1、C.I.酸性黑2、C.I.酸性黑24、C.I.酸性黑26、C.I.酸性黑31、C.I.酸性黑48、C.I.酸性黑52、C.I.酸性黑107、C.I.酸性黑109、C.I.酸性黑110、C.I.酸性黑119、C.I.酸性黑154，C.I.分散黑1、C.I.分散黑3、C.I.分散黑10、C.I.分散黑24等黑系染料；C.I.顏料黑1、C.I.顏料黑7等黑系顏料等。
作為此種黑系色材，例如市售有：商品名「Oil Black BY」、商品名「Oil Black BS」、商品名「Oil Black HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(Orient Chemical Industries股份有限公司製造)等。
作為黑系色材以外之色材，例如可列舉氰系色材、洋紅系色材、黃系色材等。作為氰系色材，例如可列舉：C.I.溶劑藍25、C.I.溶劑藍36、C.I.溶劑藍60、C.I.溶劑藍70、C.I.溶劑藍93、C.I.溶劑藍95；C.I.酸性藍6、C.I.酸性藍45等氰系染料；C.I.顏料藍1、C.I.顏料藍2、C.I.顏料藍3、C.I.顏料藍15、C.I.顏料藍15：1、C.I.顏料藍15：2、C.I.顏料藍15：3、C.I.顏料藍15：4、C.I.顏料藍15：5、C.I.顏料藍15：6、C.I.顏料藍16、C.I.顏料藍17、C.I.顏料藍17：1、C.I.顏料藍18、C.I.顏料藍22、C.I.顏料藍25、C.I.顏料藍56、C.I.顏料藍60、C.I.顏料藍63、C.I.顏料藍65、C.I.顏料藍66；C.I.還原藍4、C.I.還原藍60；C.I.顏料綠7等氰系顏料等。
又，於洋紅系色材中，作為洋紅系染料，例如可列舉：C.I.溶劑紅1、C.I.溶劑紅3、C.I.溶劑紅8、C.I.溶劑紅23、C.I.溶劑紅24、C.I.溶劑紅25、C.I.溶劑紅27、C.I.溶劑紅30、C.I.溶劑紅49、C.I.溶劑紅52、C.I.溶劑紅58、C.I.溶劑紅63、C.I.溶劑紅81、C.I.溶劑紅82、C.I.溶劑紅83、C.I.溶劑紅84、C.I.溶劑紅100、C.I.溶劑紅109、C.I.溶劑紅111、C.I.溶劑紅121、C.I.溶劑紅122；C.I.分散紅9；C.I.溶劑紫8、C.I.溶劑紫13、C.I.溶劑紫14、C.I.溶劑紫21、C.I.溶劑紫27；C.I.分散紫1；C.I.鹼性紅1、C.I.鹼性紅2、C.I.鹼性紅9、C.I.鹼性紅12、C.I.鹼性紅13、C.I.鹼性紅14、C.I.鹼性紅15、C.I.鹼性紅17、C.I.鹼性紅18、C.I.鹼性紅22、C.I.鹼性紅23、C.I.鹼性紅24、C.I.鹼性紅27、C.I.鹼性紅29、C.I.鹼性紅32、C.I.鹼性紅34、C.I.鹼性紅35、C.I.鹼性紅36、C.I.鹼性紅37、C.I.鹼性紅38、C.I.鹼性紅39、C.I.鹼性紅40；C.I.鹼性紫1、C.I.鹼性紫3、C.I.鹼性紫7、C.I.鹼性紫10、C.I.鹼性紫14、C.I.鹼性紫15、C.I.鹼性紫21、C.I.鹼性紫25、C.I.鹼性紫26、C.I.鹼性紫27、C.I.鹼性紫28等。
於洋紅系色材中，作為洋紅系顏料，例如可列舉：C.I.顏料紅1、C.I.顏料紅2、C.I.顏料紅3、C.I.顏料紅4、C.I.顏料紅5、C.I.顏料紅6、C.I.顏料紅7、C.I.顏料紅8、C.I.顏料紅9、C.I.顏料紅10、C.I.顏料紅11、C.I.顏料紅12、C.I.顏料紅13、C.I.顏料紅14、C.I.顏料紅15、C.I.顏料紅16、C.I.顏料紅17、C.I.顏料紅18、C.I.顏料紅19、C.I.顏料紅21、C.I.顏料紅22、C.I.顏料紅23、C.I.顏料紅30、C.I.顏料紅31、C.I.顏料紅32、C.I.顏料紅37、C.I.顏料紅38、C.I.顏料紅39、C.I.顏料紅40、C.I.顏料紅41、C.I.顏料紅42、C.I.顏料紅48：1、C.I.顏料紅48：2、C.I.顏料紅48：3、C.I.顏料紅48：4、C.I.顏料紅49、C.I.顏料紅49：1、C.I.顏料紅50、C.I.顏料紅51、C.I.顏料紅52、C.I.顏料紅52：2、C.I.顏料紅53：1、C.I.顏料紅54、C.I.顏料紅55、C.I.顏料紅56、C.I.顏料紅57：1、C.I.顏料紅58、C.I.顏料紅60、C.I.顏料紅60：1、C.I.顏料紅63、C.I.顏料紅63：1、C.I.顏料紅63：2、C.I.顏料紅64、C.I.顏料紅64：1、C.I.顏料紅67、C.I.顏料紅68、C.I.顏料紅81、C.I.顏料紅83、C.I.顏料紅87、C.I.顏料紅88、C.I.顏料紅89、C.I.顏料紅90、C.I.顏料紅92、C.I.顏料紅101、C.I.顏料紅104、C.I.顏料紅105、C.I.顏料紅106、C.I.顏料紅108、C.I.顏料紅112、C.I.顏料紅114、C.I.顏料紅122、C.I.顏料紅123、C.I.顏料紅139、C.I.顏料紅144、C.I.顏料紅146、C.I.顏料紅147、C.I.顏料紅149、C.I.顏料紅150、C.I.顏料紅151、C.I.顏料紅163、C.I.顏料紅166、C.I.顏料紅168、C.I.顏料紅170、C.I.顏料紅171、C.I.顏料紅172、C.I.顏料紅175、C.I.顏料紅176、C.I.顏料紅177、C.I.顏料紅178、C.I.顏料紅179、C.I.顏料紅184、C.I.顏料紅185、C.I.顏料紅187、C.I.顏料紅190、C.I.顏料紅193、C.I.顏料紅202、C.I.顏料紅206、C.I.顏料紅207、C.I.顏料紅209、C.I.顏料紅219、C.I.顏料紅222、C.I.顏料紅224、C.I.顏料紅238、C.I.顏料紅245；C.I.顏料紫3、C.I.顏料紫9、C.I.顏料紫19、C.I.顏料紫23、C.I.顏料紫31、C.I.顏料紫32、C.I.顏料紫33、C.I.顏料紫36、C.I.顏料紫38、C.I.顏料紫43、C.I.顏料紫50；C.I.還原紅1、C.I.還原紅2、C.I.還原紅10、C.I.還原紅13、C.I.還原紅15、C.I.還原紅23、C.I.還原紅29、C.I.還原紅35等。
又，作為黃系色材，例如可列舉：C.I.溶劑黃19、C.I.溶劑黃44、C.I.溶劑黃77、C.I.溶劑黃79、C.I.溶劑黃81、C.I.溶劑黃82、C.I.溶劑黃93、C.I.溶劑黃98、C.I.溶劑黃103、C.I.溶劑黃104、C.I.溶劑黃112、C.I.溶劑黃162等黃系染料；C.I.顏料橙31、C.I.顏料橙43；C.I.顏料黃1、C.I.顏料黃2、C.I.顏料黃3、C.I.顏料黃4、C.I.顏料黃5、C.I.顏料黃6、C.I.顏料黃7、C.I.顏料黃10、C.I.顏料黃11、C.I.顏料黃12、C.I.顏料黃13、C.I.顏料黃14、C.I.顏料黃15、C.I.顏料黃16、C.I.顏料黃17、C.I.顏料黃23、C.I.顏料黃24、C.I.顏料黃34、C.I.顏料黃35、C.I.顏料黃37、C.I.顏料黃42、C.I.顏料黃53、C.I.顏料黃55、C.I.顏料黃65、C.I.顏料黃73、C.I.顏料黃74、C.I.顏料黃75、C.I.顏料黃81、C.I.顏料黃83、C.I.顏料黃93、C.I.顏料黃94、C.I.顏料黃95、C.I.顏料黃97、C.I.顏料黃98、C.I.顏料黃100、C.I.顏料黃101、C.I.顏料黃104、C.I.顏料黃108、C.I.顏料黃109、C.I.顏料黃110、C.I.顏料黃113、C.I.顏料黃114、C.I.顏料黃116、C.I.顏料黃117、C.I.顏料黃120、C.I.顏料黃128、C.I.顏料黃129、C.I.顏料黃133、C.I.顏料黃138、C.I.顏料黃139、C.I.顏料黃147、C.I.顏料黃150、C.I.顏料黃151、C.I.顏料黃153、C.I.顏料黃154、C.I.顏料黃155、C.I.顏料黃156、C.I.顏料黃167、C.I.顏料黃172、C.I.顏料黃173、C.I.顏料黃180、C.I.顏料黃185、C.I.顏料黃195；C.I.還原黃1、C.I.還原黃3、C.I.還原黃20等黃系顏料等。
氰系色材、洋紅系色材、黃系色材等各種色材分別可單獨使用或組合2種以上而使用。再者，使用2種以上之氰系色材、洋紅系色材、黃系色材等各種色材時，作為該等色材之混合比例(或調配比例)，並無特別限制，可根據各色材之種類或目標色等進行適當選擇。
使半導體背面用膜2著色時，其著色形態並無特別限制。例如半導體背面用膜可為添加了著色劑之單層膜狀物。又，亦可為至少積層了至少由熱硬化性樹脂形成之樹脂層與著色劑層之積層膜。再者，半導體背面用膜2為樹脂層與著色劑層之積層膜時，作為積層形態之半導體背面用膜2，較佳為具有樹脂層/著色劑層/樹脂層之積層形態。此時，著色劑層兩側之2層樹脂層可為相同組成之樹脂層，亦可為不同組成之樹脂層。
半導體背面用膜2視需要可適當調配其他添加劑。作為其他添加劑，例如可列舉：填充劑(填料)、阻燃劑、矽烷偶合劑、離子捕捉劑，此外可列舉：增量劑、抗老化劑、抗氧化劑、界面活性劑等。
作為上述填充劑，可為無機填充劑、有機填充劑之任一種，較佳為無機填充劑。藉由調配無機填充劑等填充劑，而可實現對半導體背面用膜賦予導電性或提高導熱性、調節彈性模數等。再者，作為半導體背面用膜2，可為導電性，亦可為非導電性。作為上述無機填充劑，例如可列舉：二氧化矽、黏土、石膏、碳酸鈣、硫酸鋇、氧化鋁、氧化鈹、碳化矽、氮化矽等陶瓷類，鋁、銅、銀、金、鎳、鉻、鉛、錫、鋅、鈀、焊錫等金屬或合金類，此外可列舉包含碳等之各種無機粉末等。填充劑可單獨或併用2種以上而使用。作為填充劑，其中較佳為二氧化矽，特佳為熔融二氧化矽。再者，無機填充劑之平均粒徑較佳為0.1 μm~80 μm之範圍內。無機填充劑之平均粒徑例如可藉由雷射繞射型粒度分佈測定裝置而測定。
上述填充劑(特別是無機填充劑)之調配量相對於有機樹脂成分100重量份，較佳為80重量份以下(0重量份~80重量份)，特佳為0重量份~70重量份。
又，作為上述阻燃劑，例如可列舉：三氧化銻、五氧化銻、溴化環氧樹脂等。阻燃劑可單獨使用或併用2種以上而使用。作為上述矽烷偶合劑，例如可列舉：β-(3,4-環氧環己基)乙基三甲氧基矽烷、γ-縮水甘油氧基丙基三甲氧基矽烷、γ-縮水甘油氧基丙基甲基二乙氧基矽烷等。矽烷偶合劑可單獨使用或併用2種以上而使用。作為上述離子捕捉劑，例如可列舉水滑石類、氫氧化鉍等。離子捕捉劑可單獨使用或併用2種以上而使用。
半導體背面用膜2例如可利用以下慣用之方法而形成：混合環氧樹脂等熱硬化性樹脂、視需要之丙烯酸系樹脂等熱塑性樹脂、及視需要之溶劑或其他添加劑等而製備樹脂組合物，並形成為膜狀層。具體而言，例如可藉由以下方法而形成作為半導體背面用膜之膜狀層(接著劑層)：將上述樹脂組合物塗佈於切晶帶之黏著劑層32上之方法；於適當之分隔件(剝離紙等)上塗佈上述樹脂組合物而形成樹脂層(或接著劑層)，並將其轉印(移著)於黏著劑層32上之方法等。再者，上述樹脂組合物可為溶液亦可為分散液。
再者，於半導體背面用膜2由包含環氧樹脂等熱硬化性樹脂之樹脂組合物形成時，在半導體背面用膜應用於半導體晶圓之前的階段，熱硬化性樹脂為未硬化或部分硬化之狀態。此時，在應用於半導體晶圓後(具體而言，通常於覆晶接合步驟中將密封材料固化時)，使半導體背面用膜中之熱硬化性樹脂完全或大致完全地硬化。
如此，即便半導體背面用膜包含熱硬化性樹脂，該熱硬化性樹脂亦為未硬化或部分硬化之狀態，因此作為半導體背面用膜之凝膠分率，並無特別限制，例如可自50重量%以下(0重量%~50重量%)之範圍內適當選擇，較佳為30重量%以下(0重量%~30重量%)，特佳為10重量%以下(0重量%~10重量%)。半導體背面用膜之凝膠分率之測定方法可藉由以下測定方法而測定。
<凝膠分率之測定方法>
自半導體背面用膜取樣並精確稱取約0.1 g(試料之重量)，用網狀片包裹該樣品後，於約50 ml之甲苯中於室溫下浸漬1週。然後，將溶劑不溶分(網狀片之內容物)自甲苯取出，於130℃下乾燥約2小時，稱量乾燥後之溶劑不溶分(浸漬‧乾燥後之重量)，根據下述式(a)算出凝膠分率(重量%)。
凝膠分率(重量%)=[(浸漬‧乾燥後之重量)/(試料之重量)]×100　(a)
再者，半導體背面用膜之凝膠分率除了藉由樹脂成分之種類或其含量、交聯劑之種類或其含量外，還可藉由加熱溫度或加熱時間等來控制。
本發明中，在半導體背面用膜為由包含環氧樹脂等熱硬化性樹脂之樹脂組合物形成之膜狀物時，可有效地發揮對半導體晶圓之密接性。
再者，於半導體晶圓之切晶步驟中由於使用切削水，因此有半導體背面用膜吸濕而成為常態以上之含水率的情況。若於此種高含水率之狀態下進行覆晶接合，則存在半導體背面用膜2與半導體晶圓或其加工體(半導體)之接著介面滯留水蒸氣而產生隆起之情況。因此，作為半導體背面用膜，藉由成為將透濕性較高之核心材料設置於兩面之構成，水蒸氣會擴散而可避免該問題。就該觀點而言，可將於核心材料之單面或兩面形成半導體背面用膜2之多層結構用作半導體背面用膜。作為上述核心材料，可列舉：膜(例如聚醯亞胺膜、聚酯膜、聚對苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、經玻璃纖維或塑膠製不織纖維強化之樹脂基板、矽基板或玻璃基板等。
半導體背面用膜2之厚度(積層膜時為總厚)並無特別限定，例如可自2 μm~200 μm左右之範圍適當選擇。進而上述厚度較佳為4 μm~160 μm左右，更佳為6 μm~100 μm左右，特佳為10 μm~80 μm左右。
上述半導體背面用膜2之未硬化狀態之23℃之拉伸儲存彈性模數較佳為1 GPa以上(例如為10 GPa~50 GPa)，更佳為2 GPa以上，特佳為3 GPa以上。若上述拉伸儲存彈性模數為1 GPa以上，則將半導體晶片與半導體背面用膜2一起自切晶帶之黏著劑層32剝離後，將半導體背面用膜2載置於支持體上進行輸送等時，可有效地抑制或防止半導體背面用膜貼附於支持體。再者，上述支持體例如係指載帶之頂帶或底帶等。再者，在半導體背面用膜2由包含熱硬化性樹脂之樹脂組合物形成時，如上所述，由於熱硬化性樹脂通常為未硬化或部分硬化之狀態，因此半導體背面用膜之23℃之彈性模數通常成為熱硬化性樹脂為未硬化狀態或部分硬化狀態下之23℃之彈性模數。
此處，半導體背面用膜2可為單層亦可為積層了複數層之積層膜，為積層膜時，上述未硬化狀態之23℃之拉伸儲存彈性模數以積層膜整體計為1 GPa以上(例如為1 GPa~50 GPa)之範圍即可。又，半導體背面用膜之未硬化狀態之上述拉伸儲存彈性模數(23℃)可藉由樹脂成分(熱塑性樹脂、熱硬化性樹脂)之種類或其含量、二氧化矽填料等填充材料之種類或其含量等而控制。再者，於半導體背面用膜2為積層了複數層之積層膜時(半導體背面用膜具有積層之形態時)，作為其積層形態，例如可例示：包含晶圓接著層與雷射標記層之積層形態等。又，於此種晶圓接著層與雷射標記層之間可設置其他層(中間層、光線阻斷層、強化層、著色層、基材層、電磁波阻斷層、導熱層、黏著層等)。再者，晶圓接著層係對晶圓發揮出優異之密接性(接著性)之層，係與晶圓之背面接觸之層。另一方面，雷射標記層係發揮出優異之雷射標記性之層，係於半導體晶片之背面進行雷射標記時利用之層。
再者，上述拉伸儲存彈性模數係不積層於切晶帶3而製作未硬化狀態之半導體背面用膜2，使用Rheometrics公司製造之動態黏彈性測定裝置「Solid Analyzer RS A2」，藉由拉伸模式，於樣品寬度：10 mm、樣品長度：22.5 mm、樣品厚度：0.2 mm、頻率：1 Hz、升溫速度：10℃/分鐘、氮氣環境下，藉由特定溫度(23℃)進行測定而得之拉伸儲存彈性模數之值。
上述半導體背面用膜2較佳為至少一個面由分隔件(剝離襯墊)保護(未圖示)。例如於切晶帶一體型半導體背面用膜1時，可僅於半導體背面用膜之一個面設置分隔件，另一方面，於未與切晶帶一體化之半導體背面用膜時，可於半導體背面用膜之單面或兩面設置分隔件。分隔件具有作為保護半導體背面用膜直至供於實用之保護材料的功能。又，於切晶帶一體型半導體背面用膜1時，分隔件進而可用作將半導體背面用膜2轉印至切晶帶之基材上之黏著劑層32時之支持基材。分隔件於在半導體背面用膜上貼附半導體晶圓時剝離。作為分隔件，亦可使用：聚乙烯、聚丙烯，或藉由氟系剝離劑、丙烯酸長鏈烷基酯系剝離劑等剝離劑進行表面塗佈之塑膠膜(聚對苯二甲酸乙二酯等)或紙等。再者，分隔件可藉由先前公知之方法而形成。又，分隔件之厚度等亦無特別限制。
於半導體背面用膜2未積層於切晶帶3時，半導體背面用膜2可使用1片兩面具有剝離層之分隔件而以捲繞成輥狀之形態，藉由兩面具有剝離層之分隔件保護，亦可藉由至少一面具有剝離層之分隔件保護。
又，半導體背面用膜2之可見光(波長：400 nm~800 nm)之光線透射率(可見光透射率)並無特別限制，例如較佳為20%以下(0%~20%)之範圍，更佳為10%以下(0%~10%)，特佳為5%以下(0%~5%)。若半導體背面用膜2之可見光透射率大於20%，則由於光線通過而可能對半導體元件造成不良影響。又，上述可見光透射率(%)可藉由半導體背面用膜2之樹脂成分之種類或其含量、著色劑(顏料或染料等)之種類或其含量、無機填充材料之含量等來控制。
半導體背面用膜2之可見光透射率(%)可如以下方式測定。即製作厚度(平均厚度)為20 μm之半導體背面用膜2單體。繼而，對半導體背面用膜2以特定強度照射波長：400 nm~800 nm之可見光線[裝置：島津製作所製造之可見光產生裝置(商品名「ABSORPTION SPECTRO PHOTOMETR」)]，測定所透射之可見光線之強度。進而，根據可見光線透射半導體背面用膜2之前後的強度變化，可求出可見光透射率值。再者，亦可根據不為20 μm之厚度之半導體背面用膜2的可見光透射率(%；波長：400 nm~800 nm)之值，導出厚度為20 μm之半導體背面用膜2之可見光透射率(%；波長：400 nm~800 nm)。又，本發明中，雖然求出於厚度為20 μm之半導體背面用膜2時之可見光透射率(%)，但本發明之半導體背面用膜並非旨在限定於厚度為20 μm者。
又，作為半導體背面用膜2，較佳為其吸濕率較低。具體而言，上述吸濕率較佳為1重量%以下，更佳為0.8重量%以下。藉由使上述吸濕率為1重量%以下，可提高雷射標記性。又，例如於回焊步驟中，可於半導體背面用膜2與半導體元件之間抑制或防止空隙之產生等。再者，上述吸濕率係根據將半導體背面用膜2於溫度85℃、相對濕度85%RH之環境下放置168小時之前後的重量變化而算出之值。於半導體背面用膜2由包含熱硬化性樹脂之樹脂組合物形成時，上述吸濕率係指對熱硬化後之半導體背面用膜於溫度85℃、相對濕度85%RH之環境下放置168小時之值。又，上述吸濕率例如可藉由改變無機填料之添加量來調整。
又，作為半導體背面用膜2，較佳為揮發分之比例較少。具體而言，加熱處理後之半導體背面用膜2之重量減少率(重量減少量之比例)較佳為1重量%以下，更佳為0.8重量%以下。加熱處理之條件例如為加熱溫度250℃、加熱時間1小時。藉由使上述重量減少率為1重量%以下，而可提高雷射標記性。又，例如可於回焊步驟中抑制或防止覆晶型半導體裝置產生龜裂。上述重量減少率例如可藉由添加無鉛回焊時能減少龜裂產生之無機物來調整。再者，半導體背面用膜2由包含熱硬化性樹脂之樹脂組合物形成時，上述重量減少率係指對熱硬化後之半導體背面用膜於加熱溫度250℃、加熱時間1小時之條件下加熱時之值。
(切晶帶)
上述切晶帶3係於基材31上形成黏層劑層32而構成。如此，切晶帶3具有積層基材31與黏著劑層32之構成即可。基材(支持基材)可用作黏著劑層等之支持母體。上述基材31較佳為具有放射線透射性。作為上述基材31，例如可使用：紙等紙系基材；布、不織布、毛氈、網狀物等纖維系基材；金屬箔、金屬板等金屬系基材；塑膠之膜或片等塑膠系基材；橡膠片等橡膠系基材；發泡片等發泡體、或該等之積層體[特別是塑膠系基材與其他基材之積層體、或塑膠膜(或片)彼此之積層體等]等適當的薄片體。本發明中，作為基材，可較佳地使用塑膠之膜或片等塑膠系基材。作為此種塑膠材料之素材，例如可列舉：聚乙烯(PE)、聚丙烯(PP)、乙烯-丙烯共聚物等烯烴系樹脂；乙烯-乙酸乙烯酯共聚物(EVA)、離子聚合物樹脂、乙烯-(甲基)丙烯酸共聚物、乙烯-(甲基)丙烯酸酯(無規、交替)共聚物等以乙烯為單體成分之共聚物；聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚對苯二甲酸丁二酯(PBT)等聚酯；丙烯酸系樹脂；聚氯乙烯(PVC)；聚胺基甲酸酯；聚碳酸酯；聚苯硫醚(PPS)；聚醯胺(尼龍)、全芳香族聚醯胺(芳香族聚醯胺)等醯胺系樹脂；聚醚醚酮(PEEK)；聚醯亞胺；聚醚醯亞胺；聚偏二氯乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；纖維素系樹脂；聚矽氧樹脂；氟樹脂等。
又，作為基材31之材料，可列舉上述樹脂之交聯體等聚合物。上述塑膠膜可無延伸而使用，視需要亦可使用實施了單軸或雙軸延伸處理者。根據藉由延伸處理等而賦予熱收縮性之樹脂片，藉由切晶後使該基材31熱收縮而降低黏著劑層32與半導體背面用膜2之接著面積從而實現半導體晶片之回收的容易化。
基材31之表面為了提高與鄰接之層的密接性、保持性等，而可實施慣用之表面處理，例如鉻酸處理、臭氧暴露、火焰暴露、高壓電擊暴露、離子化放射線處理等化學或物理處理，及藉由底塗劑(例如後述之黏著物質)之塗佈處理。
上述基材31可適當選擇使用同種或不同種者，視需要可使用將數種混合者。又，基材31為了賦予抗靜電性能，而可於上述基材31上設置包含金屬、合金、該等之氧化物等之厚度為30~500 左右之導電性物質之蒸鍍層。基材31可為單層或可為2種以上之複層。
基材31之厚度(於積層體時為總厚)並無特別限制，可根據強度或柔軟性、使用目的等而適當選擇，例如通常為1000 μm以下(例如為1 μm~1000 μm)，較佳為10 μm~500 μm，更佳為20 μm~300 μm，特佳為30 μm~200 μm左右，但並不限定於該等。
再者，基材31可於不損及本發明之效果等之範圍內，包含各種添加劑(著色劑、填充劑、塑化劑、抗老化劑、抗氧化劑、界面活性劑、阻燃劑等)。
上述黏著劑層32由黏著劑形成，具有黏著性。作為此種黏著劑，並無特別限制，可自公知之黏著劑中適當選擇。具體而言，作為黏著劑，例如可自丙烯酸系黏著劑、橡膠系黏著劑、乙烯基烷基醚系黏著劑、聚矽氧系黏著劑、聚酯系黏著劑、聚醯胺系黏著劑、胺基甲酸酯系黏著劑、氟系黏著劑、苯乙烯-二烯嵌段共聚物系黏著劑、於該等黏著劑中調配熔點約200℃以下之熱熔融性樹脂之潛變特性改良型黏著劑等公知黏著劑(例如參照日本專利特開昭56-61468號公報、日本專利特開昭61-174857號公報、日本專利特開昭63-17981號公報、日本專利特開昭56-13040號公報等)中適當選擇使用具有上述特性之黏著劑。又，作為黏著劑，亦可使用放射線硬化型黏著劑(或能量線硬化型黏著劑)、或熱膨脹性黏著劑。黏著劑可單獨使用或組合2種以上而使用。
作為上述黏著劑，可較佳地使用丙烯酸系黏著劑、橡膠系黏著劑，特佳為丙烯酸系黏著劑。作為丙烯酸系黏著劑，可列舉：將使用(甲基)丙烯酸烷基酯之1種或2種以上作為單體成分之丙烯酸系聚合物(均聚物或共聚物)作為基礎聚合物之丙烯酸系黏著劑。
作為上述丙烯酸系黏著劑之(甲基)丙烯酸烷基酯，例如可列舉：(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸異丁酯、(甲基)丙烯酸第二丁酯、(甲基)丙烯酸第三丁酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸異辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸異壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸異癸酯、(甲基)丙烯酸十一烷基酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸十三烷基酯、(甲基)丙烯酸十四烷基酯、(甲基)丙烯酸十五烷基酯、(甲基)丙烯酸十六烷基酯、(甲基)丙烯酸十七烷基酯、(甲基)丙烯酸十八烷基酯、(甲基)丙烯酸十九烷基酯、(甲基)丙烯酸二十烷基酯等(甲基)丙烯酸烷基酯等。作為(甲基)丙烯酸烷基酯，較佳為烷基之碳數為4~18之(甲基)丙烯酸烷基酯。再者，(甲基)丙烯酸烷基酯之烷基可為直鏈狀或支鏈狀之任一種。
再者，上述丙烯酸系聚合物為了改質凝聚力、耐熱性、交聯性等，視需要可包含對應於能與上述(甲基)丙烯酸烷基酯共聚合之其他單體成分(共聚合性單體成分)之單元。作為此種共聚合性單體成分，例如可列舉：(甲基)丙烯酸(丙烯酸、甲基丙烯酸)、丙烯酸羧基乙酯、丙烯酸羧基戊酯、衣康酸、順丁烯二酸、反丁烯二酸、丁烯酸等含羧基之單體；順丁烯二酸酐、衣康酸酐等含酸酐基之單體；(甲基)丙烯酸羥基乙酯、(甲基)丙烯酸羥基丙酯、(甲基)丙烯酸羥基丁酯、(甲基)丙烯酸羥基己酯、(甲基)丙烯酸羥基辛酯、(甲基)丙烯酸羥基癸酯、(甲基)丙烯酸羥基月桂酯、甲基丙烯酸(4-羥基甲基環己基)甲酯等含羥基之單體；苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙磺酸、(甲基)丙烯醯胺丙磺酸、(甲基)丙烯酸磺丙酯、(甲基)丙烯醯氧基萘磺酸等含磺酸基之單體；2-羥基乙基丙烯醯基磷酸酯等含磷酸基之單體；(甲基)丙烯醯胺、N,N-二甲基(甲基)丙烯醯胺、正丁基(甲基)丙烯醯胺、N-羥甲基(甲基)丙烯醯胺、N-羥甲基丙烷(甲基)丙烯醯胺等(N-取代)醯胺系單體；(甲基)丙烯酸胺基乙酯、(甲基)丙烯酸N,N-二甲基胺基乙酯、(甲基)丙烯酸第三丁基胺基乙酯等(甲基)丙烯酸胺基烷基酯系單體；(甲基)丙烯酸甲氧基乙酯、(甲基)丙烯酸乙氧基乙酯等(甲基)丙烯酸烷氧基烷基酯系單體；丙烯腈、甲基丙烯腈等氰基丙烯酸酯單體；(甲基)丙烯酸縮水甘油酯等含環氧基之丙烯酸系單體；苯乙烯、α-甲基苯乙烯等苯乙烯系單體；乙酸乙烯酯、丙酸乙烯酯等乙烯酯系單體；異戊二烯、丁二烯、異丁烯等烯烴系單體；乙烯醚等乙烯醚系單體；N-乙烯基吡咯烷酮、甲基乙烯基吡咯烷酮、乙烯基吡啶、乙烯基哌啶酮、乙烯基嘧啶、乙烯基哌、乙烯基吡、乙烯基吡咯、乙烯基咪唑、乙烯基唑、乙烯基啉、N-乙烯基羧酸醯胺類、N-乙烯基己內醯胺等含氮之單體；N-環己基順丁烯二醯亞胺、N-異丙基順丁烯二醯亞胺、N-月桂基順丁烯二醯亞胺、N-苯基順丁烯二醯亞胺等順丁烯二醯亞胺系單體；N-甲基衣康醯亞胺、N-乙基衣康醯亞胺、N-丁基衣康醯亞胺、N-辛基衣康醯亞胺、N-2-乙基己基衣康醯亞胺、N-環己基衣康醯亞胺、N-月桂基衣康醯亞胺等衣康醯亞胺系單體；N-(甲基)丙烯醯氧基亞甲基琥珀醯亞胺、N-(甲基)丙烯醯基-6-氧基六亞甲基琥珀醯亞胺、N-(甲基)丙烯醯基-8-氧基八亞甲基琥珀醯亞胺等琥珀醯亞胺系單體；(甲基)丙烯酸聚乙二醇酯、(甲基)丙烯酸聚丙二醇酯、(甲基)丙烯酸甲氧基乙二醇酯、(甲基)丙烯酸甲氧基聚丙二醇酯等二醇系丙烯酸酯單體；(甲基)丙烯酸四氫糠酯、氟(甲基)丙烯酸酯、聚矽氧(甲基)丙烯酸酯等具有雜環、鹵素原子、矽原子等之丙烯酸酯系單體；己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、季戊四醇二(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、季戊四醇三(甲基)丙烯酸酯、二季戊四醇六(甲基)丙烯酸酯、環氧丙烯酸酯、聚酯丙烯酸酯、丙烯酸胺基甲酸酯、二乙烯苯、丁基二(甲基)丙烯酸酯、己基二(甲基)丙烯酸酯等多官能單體等。該等共聚合性單體成分可使用1種或2種以上。
使用放射線硬化型黏著劑(或能量線硬化型黏著劑)作為黏著劑時，作為放射線硬化型黏著劑(組合物)，例如可列舉：使用聚合物側鏈或主鏈中或主鏈末端具有自由基反應性碳-碳雙鍵之聚合物作為基礎聚合物之內在型放射線硬化型黏著劑、或黏著劑中調配有紫外線硬化性單體成分或寡聚物成分之放射線硬化型黏著劑等。又，於使用熱膨脹性黏著劑作為黏著劑時，作為熱膨脹性黏著劑，例如可列舉包含黏著劑與發泡劑(特別是熱膨脹性微小球)之熱膨脹性黏著劑等。
本發明中，黏著劑層32於不損及本發明之效果之範圍內可含有各種添加劑(例如增黏樹脂、著色劑、增黏劑、增量劑、填充劑、塑化劑、抗老化劑、抗氧化劑、界面活性劑、交聯劑等)。
作為上述交聯劑，並無特別限制，可使用公知之交聯劑。具體而言，作為交聯劑，除了異氰酸酯系交聯劑、環氧系交聯劑、三聚氰胺系交聯劑、過氧化物系交聯劑外，還可列舉：尿素系交聯劑、金屬烷氧化物系交聯劑、金屬螯合物系交聯劑、金屬鹽系交聯劑、碳二醯亞胺系交聯劑、唑啉系交聯劑、氮丙啶系交聯劑、胺系交聯劑等，較佳為異氰酸酯系交聯劑或環氧系交聯劑。交聯劑可單獨使用或組合2種以上而使用。再者，交聯劑之使用量並無特別限制。
作為上述異氰酸酯系交聯劑，例如可列舉：二異氰酸1,2-乙二酯、二異氰酸1,4-丁二酯、二異氰酸1,6-己二酯等低級脂肪族聚異氰酸酯類；二異氰酸環戊二酯、二異氰酸環己二酯、異佛爾酮二異氰酸酯、氫化甲苯二異氰酸酯、氫化二甲苯二異氰酸酯等脂環族聚異氰酸酯類；2,4-甲苯二異氰酸酯、2,6-甲苯二異氰酸酯、4,4'-二苯基甲烷二異氰酸酯、二甲苯二異氰酸酯等芳香族聚異氰酸酯類等，此外亦可使用：三羥甲基丙烷/甲苯二異氰酸酯三聚物加成物[日本聚胺酯工業(股)製造、商品名「Coronate L」]、三羥甲基丙烷/二異氰酸己二酯三聚物加成物[日本聚胺酯工業(股)製造、商品名「Coronate HL」]等。又，作為上述環氧系交聯劑，例如可列舉：N,N,N',N'-四縮水甘油基-間二甲苯二胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、季戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、山梨糖醇酐聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、三縮水甘油基-三(2-羥基乙基)異氰尿酸酯、間苯二酚二縮水甘油醚、雙酚-S-二縮水甘油醚，此外還可列舉分子內具有2個以上環氧基之環氧系樹脂等。
再者，本發明中，亦可藉由電子束或紫外線等之照射實施交聯處理來代替使用交聯劑，或使用交聯劑之同時藉由電子束或紫外線等之照射實施交聯處理。
黏著劑層32例如可利用以下慣用方法形成：將黏著劑(感壓接著劑)及視需要之溶劑或其他添加劑等混合，並形成為片狀層。具體而言，例如可藉由以下方法等而形成黏著劑層32：將包含黏著劑及視需要之溶劑或其他添加劑之混合物塗佈於基材31上之方法；於適當之分隔件(剝離紙等)上塗佈上述混合物而形成黏著劑層32，並將其轉印(移著)至基材31上之方法等。
黏著劑層32之厚度並無特別限制，例如為5 μm~300 μm(較佳為5 μm~200 μm、更佳為5 μm~100 μm、特佳為7 μm~50 μm)左右。若黏著劑屠32之厚度為上述範圍內，則可發揮適度之黏著力。再者，黏著劑層32可為單層、複層之任一種。
上述切晶帶3之黏著劑層32對於覆晶型半導體背面用膜2之接著力(23℃、剝離角度180度、剝離速度300 mm/分鐘)，較佳為0.02 N/20 mm~10 N/20 mm之範圍，更佳為0.05 N/20 mm~5 N/20 mm之範圍。藉由使上述接著力為0.02 N/20 mm以上，而可防止於半導體晶圓之切晶時半導體元件發生晶片飛散。另一方面，藉由使上述接著力為10 N/20 mm以下，而可防止於拾取半導體元件時，該半導體元件之剝離變得困難，或者產生糊殘留。
再者，本發明中，可使覆晶型半導體背面用膜2、或切晶帶一體型半導體背面用膜1具有抗靜電性能。藉此，可防止於其接著時及剝離時等產生靜電或由此導致之半導體晶圓等因帶電而將電路破壞。抗靜電性能之賦予可藉由以下適當方式來進行，於基材31、黏著劑層32或半導體背面用膜2添加抗靜電劑或導電性物質之方法、於基材31設置包含電荷轉移錯合物或金屬膜等之導電層之方法等。作為該等方式，較佳為不易產生有可能使半導體晶圓變質之雜質離子之方式。作為為了賦予導電性、提高導熱性等而調配之導電性物質(導電填料)，可列舉：銀、鋁、金、銅、鎳、導電性合金等之球狀、針狀、鱗片狀金屬粉，氧化鋁等金屬氧化物，非晶碳黑、石墨等。但就可實現不漏電之方面而言，較佳為上述半導體背面用膜2為非導電性。
又，覆晶型半導體背面用膜2、或切晶帶一體型半導體背面用膜1能以捲繞成輥狀之形態形成，亦能以積層了片(膜)之形態形成。例如於具有捲繞成輥狀之形態時，可將半導體背面用膜2或半導體背面用膜2與切晶帶3之積層體以視需要藉由分隔件保護之狀態捲繞成輥狀，而製作為捲繞成輥狀之狀態或形態之半導體背面用膜2或切晶帶一體型半導體背面用膜1。再者，作為捲繞成輥狀之狀態或形態之切晶帶一體型半導體背面用膜1，可由基材31、形成於上述基材31之一個面之黏著劑層32、形成於上述黏著劑層32上之半導體背面用膜、以及形成於上述基材31之另一個面之剝離處理層(背面處理層)構成。
再者，作為切晶帶一體型半導體背面用膜1之厚度(半導體背面用膜之厚度與包含基材31及黏著劑層32之切晶帶之厚度的總厚)，例如可自8 μm~1500 μm之範圍中選擇，較佳為20 μm~850 μm(更佳為31 μm~500 μm、特佳為47 μm~330 μm)。
再者，於切晶帶一體型半導體背面用膜1中，藉由控制半導體背面用膜2之厚度與切晶帶3之黏著劑層32之厚度之比、或半導體背面用膜2之厚度與切晶帶3之厚度(基材31及黏著劑層32之總厚)之比，而可提高切晶步驟時之切晶性、拾取步驟時之拾取性等，可於半導體晶圓之切晶步驟~半導體晶片之覆晶接合步驟間有效利用切晶帶一體型半導體背面用膜1。
(切晶帶一體型半導體背面用膜之製造方法)
關於本實施形態之切晶帶一體型半導體背面用膜之製造方法，以圖1所示之切晶帶一體型半導體背面用膜1為例進行說明。首先，基材31可藉由先前公知之製膜方法而製膜。作為該製膜方法，例如可例示：壓光製膜法、有機溶劑中之澆鑄法、密閉體系中之膨脹擠出出法、T模擠出法、共擠出法、乾式層壓法等。
繼而，於基材31上塗佈黏著劑組合物進行乾燥(視需要進行加熱交聯)而形成黏著劑層32。作為塗佈方式，可列舉：輥塗法、網版塗佈、凹版塗佈等。再者，可將黏著劑層組合物直接塗佈於基材31，而於基材31上形成黏著劑層32，又，可將黏著劑組合物塗佈於對表面進行剝離處理之剝離紙等而形成黏著劑層32後，將該黏著劑層32轉印至基材31。藉此，製作於基材31上形成黏著劑層32之切晶帶3。
另一方面，以乾燥後之厚度成為特定厚度之方式，將用以形成半導體背面用膜2之形成材料塗佈於剝離紙上，進而於特定條件下進行乾燥(在需要熱硬化時等，視需要實施加熱處理並乾燥)，而形成塗佈層。藉由將該塗佈層轉印至上述黏著劑層32上而將半導體背面用膜2形成於黏著劑層32上。再者，於上述黏著劑層32上直接塗佈用以形成半導體背面用膜2之形成材料後，於特定條件下進行乾燥(在需要熱硬化時等，視需要實施加熱處理並乾燥)，亦可於黏著劑層32上形成半導體背面用膜2。根據以上所述，可獲得本發明之切晶帶一體型半導體背面用膜1。再者，於形成半導體背面用膜2時進行熱硬化時，較為重要的是以成為部分硬化之狀態之程度進行熱硬化，較佳為不進行熱硬化。
本發明之切晶帶一體型半導體背面用膜1可於製造具備覆晶接合步驟之半導體裝置時較佳地使用。即，本發明之切晶帶一體型半導體背面用膜1於製造覆晶安裝之半導體裝置時使用，以於半導體晶片之背面貼附切晶帶一體型半導體背面用膜1之半導體背面用膜2之狀態或形態，製造覆晶安裝之半導體裝置。因此，本發明之切晶帶一體型半導體背面用膜1可用於覆晶安裝之半導體裝置(半導體晶片於基板等被黏接體上以覆晶接合方式固定之狀態或形態之半導體裝置)。
再者，半導體背面用膜2與切晶帶一體型半導體背面用膜1同樣，可用於覆晶安裝之半導體裝置(半導體晶片於基板等被黏接體上以覆晶接合方式固定之狀態或形態之半導體裝置)。
(半導體晶圓)
作為半導體晶圓，若為公知或慣用之半導體晶圓，則並無特別限制，可自各種素材之半導體晶圓中適當選擇使用。本發明中，作為半導體晶圓，可較佳地使用矽晶圓。
(半導體裝置之製造方法)
關於本實施形態之半導體裝置之製造方法，以下一面參照圖2一面進行說明。圖2(a)~2(d)係表示使用上述切晶帶一體型半導體背面用膜1時之半導體裝置之製造方法之剖面示意圖。
上述半導體裝置之製造方法可使用上述切晶帶一體型半導體背面用膜1而製造半導體裝置。具體而言，至少包括：於上述切晶帶一體型半導體背面用膜上貼附半導體晶圓之步驟、將上述半導體晶圓切晶之步驟、將藉由切晶而得之半導體元件拾取之步驟、將上述半導體元件覆晶連接於被黏接體上之步驟。
再者，為半導體背面用膜2時，可藉由依據使用切晶帶一體型半導體背面用膜1時之半導體裝置之製造方法的方法而製造半導體裝置。例如，半導體背面用膜2可與切晶帶貼合，製成與切晶帶一體化之切晶帶一體型半導體背面用膜而使用，而製造半導體裝置。此時，使用半導體背面用膜2之半導體裝置之製造方法成為以下之製造方法：於上述切晶帶一體型半導體背面用膜之製造方法的步驟中，進而包括使半導體背面用膜與切晶帶以半導體背面用膜與切晶帶之黏著劑層接觸之形態貼合的步驟。
又，半導體背面用膜2亦可不與切晶帶一體化而貼附於半導體晶圓而使用。此時，使用半導體背面用膜2之半導體裝置之製造方法成為以下之製造方法：使於上述切晶帶一體型半導體背面用膜之製造方法中之切晶帶一體型半導體背面用膜上貼附半導體晶圓之步驟，成為將半導體背面用膜貼附於半導體晶圓之步驟，及在貼附於半導體晶圓之半導體背面用膜上使切晶帶以半導體背面用膜與切晶帶之黏著劑層接觸之形態貼合之步驟。
又，半導體背面用膜2亦可貼附於將半導體晶圓個片化之半導體晶片而使用。此時，使用半導體背面用膜2之半導體裝置之製造方法例如可為至少包括以下步驟之製造方法：將切晶帶貼附於半導體晶圓之步驟、將上述半導體晶圓切晶之步驟、將藉由切晶而得之半導體元件拾取之步驟、將上述半導體元件覆晶連接被黏接體上之步驟、及於半導體元件上貼附半導體背面用膜之步驟。
[安裝步驟]
首先，如圖2(a)所示般，將任意設置於切晶帶一體型半導體背面用膜1之半導體背面用膜2上之分隔件適當剝離，於該半導體背面用膜2上貼附半導體晶圓4，使其接著保持而固定(安裝步驟)。此時上述半導體背面用膜2處於未硬化狀態(包括半硬化狀態)。又，切晶帶一體型半導體背面用膜1貼附於半導體晶圓4之背面。半導體晶圓4之背面係指與電路面相反側之面(亦稱為非電路面、非電極形成面等)。貼附方法並無特別限定，較佳為壓接之方法。壓接通常藉由壓接輥等擠壓機構一面擠壓一面進行。
[切晶步驟]
繼而，如圖2(b)所示般，進行半導體晶圓4之切晶。藉此將半導體晶圓4切割成特定尺寸而個片化(小片化)，從而製造半導體晶片5。切晶例如自半導體晶圓4之電路面側根據常法進行。又，本步驟中，例如可採用切入至切晶帶一體型半導體背面用膜1之被稱為全切之切割方式等。作為本步驟中所用之切晶裝置，並無特別限定，可使用先前公知者。又，半導體晶圓4藉由具有半導體背面用膜之切晶帶一體型半導體背面用膜1而以優異之密接性接著固定，因此可抑制晶片缺失或晶片飛散，並且亦可抑制半導體晶圓4之破損。再者，若半導體背面用膜2由包含環氧樹脂之樹脂組合物形成，則即便藉由切晶進行切割，亦可抑制或防止於其切剖面產生半導體背面用膜之接著劑層之糊溢出。其結果可抑制或防止切剖面彼此再附著(黏連)，並可更加良好地進行後述之拾取。
再者，進行切晶帶一體型半導體背面用膜1之延伸時，該延伸可使用先前公知之延伸裝置來進行。延伸裝置具有：可經由切晶環而將切晶帶一體型半導體背面用膜1向下方壓下之環形狀之外環、以及直徑小於外環且支持切晶帶一體型半導體背面用膜之內環。藉由該延伸步驟，可於後述之拾取步驟中防止相鄰之半導體晶片彼此接觸而破損。
[拾取步驟]
為了回收接著固定於切晶帶一體型半導體背面用膜1之半導體晶片5，如圖2(c)所示般，進行半導體晶片5之拾取，而使半導體晶片5與半導體背面用膜2一起自切晶帶3剝離。作為拾取之方法，並無特別限定，可使用先前公知之各種方法。例如可列舉：藉由針自切晶帶一體型半導體背面用膜1之基材31側將各半導體晶片5頂起，藉由拾取裝置將頂起之半導體晶片5拾取之方法等。再者，所拾取之半導體晶片5之背面藉由半導體背面用膜2保護。
[覆晶連接步驟]
所拾取之半導體晶片5如圖2(d)所示般，藉由覆晶接合方式(覆晶安裝方式)固定於基板等被黏接體。具體而言，使半導體晶片5以半導體晶片5之電路面(亦稱為表面、電路圖案形成面、電極形成面等)與被黏接體6對向之形態，根據常法固定於被黏接體6。例如使形成於半導體晶片5之電路面側之凸塊51與被黏接於被黏接體6之連接墊上之接合用導電材料(焊錫等)61接觸而擠壓並使導電材料熔融，藉此可確保半導體晶片5與被黏接體6之電性導通，並使半導體晶片5固定於被黏接體6(覆晶接合步驟)。此時，於半導體晶片5與被黏接體6之間形成空隙，該空隙間距離通常為30 μm~300 μm左右。再者較為重要的是，將半導體晶片5覆晶接合(覆晶連接)於被黏接體6上後，清洗半導體晶片5與被黏接體6之對向面或間隙，於該間隙填充密封材料(密封樹脂等)進行密封。
作為被黏接體6，可使用導線架或電路基板(配線電路基板等)等各種基板。作為此種基板之材質，並無特別限定，可列舉陶瓷基板、或塑膠基板。作為塑膠基板，例如可列舉環氧基板、雙順丁烯二醯亞胺三基板、聚醯亞胺基板等。
於覆晶接合步驟中，作為凸塊或導電材料之材質，並無特別限定，例如可列舉：錫-鉛系金屬材料、錫-銀系金屬材料、錫-銀-銅系金屬材料、錫-鋅系金屬材料、錫-鋅-鉍系金屬材料等焊錫類(合金)，或金系金屬材料、銅系金屬材料等。
再者，於覆晶接合步驟中，使導電材料熔融，而使半導體晶片5之電路面側之凸塊、與被黏接體6之表面之導電材料連接，作為該導電材料之熔融時的溫度，通常為260℃左右(例如250℃~300℃)。本發明之切晶帶一體型半導體背面用膜由於由環氧樹脂等形成半導體背面用膜，因此可製成具有亦能承受該覆晶接合步驟中之高溫的耐熱性者。
本步驟中，較佳為清洗半導體晶片5與被黏接體6之對向面(電極形成面)或間隙。作為該清洗所用之清洗液，並無特別限制，例如可列舉有機系清洗液、或水系清洗液。本發明之切晶帶一體型半導體背面用膜中之半導體背面用膜具有對清洗液之耐溶劑性，對於該等清洗液實質上不具有溶解性。因此如上所述，作為清洗液，可使用各種清洗液，無須特別之清洗液，可藉由先前之方法來清洗。
繼而，進行用以將經覆晶接合之半導體晶片5與被黏接體6之間的間隙密封之密封步驟。密封步驟使用密封樹脂來進行。作為此時之密封條件，並無特別限定，通常於175℃下加熱60秒~90秒，藉此進行密封樹脂之熱硬化，但本發明並不限定於此，例如可於165℃~185℃進行數分鐘固化。於該步驟之熱處理中，不僅密封樹脂而且半導體背面用膜2之熱硬化亦同時進行。藉此，密封樹脂及半導體背面用膜2之兩者隨著熱硬化進行而進行硬化收縮。其結果，因密封樹脂之硬化收縮而對半導體晶片5施加之應力可藉由半導體背面用膜2硬化收縮而抵消或緩和。又，藉由該步驟，可使半導體背面用膜2完全或大致完全地熱硬化，並能以優異之密接性貼附於半導體元件之背面。進而，本發明之半導體背面用膜2即便為未硬化狀態，亦可於該密封步驟時與密封材料一起熱硬化，因此無須新追加用以使半導體背面用膜2熱硬化之步驟。
作為上述密封樹脂，若為具有絕緣性之樹脂(絕緣樹脂)，則並無特別限制，可自公知之密封樹脂等密封材料中適當選擇使用，更佳為具有彈性之絕緣樹脂。作為密封樹脂，例如可列舉包含環氧樹脂之樹脂組合物等。作為環氧樹脂，可列舉上述所例示之環氧樹脂等。又，作為包含環氧樹脂之樹脂組合物之密封樹脂，樹脂成分除了環氧樹脂以外，亦可包含環氧樹脂以外之熱硬化性樹脂(酚樹脂等)、或熱塑性樹脂等。再者，作為酚樹脂，亦可用作環氧樹脂之硬化劑，作為此種酚樹脂，可列舉上述所例示之酚樹脂等。
使用上述切晶帶一體型半導體背面用膜1或半導體背面用膜2而製造之半導體裝置(覆晶安裝之半導體裝置)，於半導體晶片之背面貼附有半導體背面用膜，因此能以優異之視認性實施各種標記。特別是即便標記方法為雷射標記方法，亦可藉由優異之對比度比實施標記，並可良好地辨別藉由雷射標記而實施之各種資訊(文字資訊、圖形資訊等)。再者，進行雷射標記時，可利用公知之雷射標記裝置。又，作為雷射，可利用氣體雷射、固體雷射、液體雷射等各種雷射。具體而言，作為氣體雷射，並無特別限制，可利用公知之氣體雷射，較佳為二氧化碳雷射(CO2雷射)、準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射等)。又，作為固體雷射，並無特別限制，可利用公知之固體雷射，較佳為YAG雷射(Nd：YAG雷射等)、YVO4雷射。
使用本發明之切晶帶一體型半導體背面用膜或半導體背面用膜而製造之半導體裝置，由於為藉由覆晶安裝方式安裝之半導體裝置，因此與藉由黏晶安裝方式安裝之半導體裝置相比，成為薄型化、小型化之形狀。因此，可較佳地用作各種電子設備‧電子零件或該等之材料‧構件。具體而言，作為利用本發明之覆晶安裝之半導體裝置的電子設備，可列舉：所謂「行動電話」或「PHS」、小型電腦(例如所謂「PDA」(個人數位助理)、所謂「筆記型電腦」、所謂「Netbook(商標)」、所謂「可穿著電腦」等)、「行動電話」及電腦一體化之小型電子設備、所謂「Digital Camera(商標)」、所謂「數位攝影機」、小型電視機、小型遊戲設備、小型數位元聲訊播放機、所謂「電子記事簿」、所謂「電子詞典」、所謂「電子書」用電子設備終端、小型數位型表等移動型電子設備(可移動之電子設備)等，當然亦可為移動型以外(設置型等)電子設備(例如所謂「台式電腦」、薄型電視機、錄影‧再生用電子設備(硬碟錄影機、DVD播放機等)、投影儀、微機器等)等。又，作為電子零件或電子設備‧電子零件之材料‧構件，例如可列舉：所謂「CPU」之構件、各種存儲裝置(所謂「記憶體」、硬碟等)之構件等。
實施例
以下，使用實施例對本發明進行詳細說明，但本發明只要不超出其宗旨，則並不限定於以下實施例。又，各例中，份只要無特別說明，均為重量基準。
(實施例1)
<覆晶型半導體背面用膜之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：117份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：117份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：83份、染料(商品名「OIL BLACK BS」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：1.7份溶解於甲基乙基酮，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜A。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜A貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(實施例2)
<覆晶型半導體背面用膜之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：200份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：200份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：125份、染料(商品名「OIL GREEN 502」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：5份溶解於甲基乙基酮中，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜B。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜B貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(熱硬化收縮量)
於各實施例中所製作之覆晶型半導體背面用膜之一個面貼附聚對苯二甲酸乙二酯膜(厚度：38 μm)。於該狀態下藉由規尺測定體積。繼而於165℃、2小時之條件下加熱後，使覆晶型半導體背面用膜自聚對苯二甲酸乙二酯膜剝離，藉由規尺測定體積。繼而，求出熱硬化後之體積相對於熱硬化前之總體積的收縮量(體積%)。將結果示於下述表1。
(半導體封裝之翹曲量)
半導體晶片有無產生翹曲係藉由測定半導體封裝之翹曲量來評價。
即，首先自切晶帶一體型半導體背面用膜剝離分隔件後，將半導體晶圓(直徑8英吋、厚度200 μm；矽鏡面晶圓)於70℃下進行輥壓接於半導體背面用膜上而使其貼合。進而，進行半導體晶圓之切晶。切晶係以成為10 mm見方之晶片尺寸之方式全切。再者，貼合條件、切晶條件如下所述。
[貼合條件]
貼附裝置：商品名「MA-3000III」日東精機股份有限公司製造
貼附速度計：10 mm/min
貼附壓力：0.15 MPa
貼附時之平台溫度：70℃
[切晶條件]
切晶裝置：商品名「DFD-6361」DISCO公司製造
切晶環：「2-8-1」(DISCO公司製造)
切晶速度：30 mm/sec
切晶刀片：
Z1；DISCO公司製造「2030-SE 27HCDD」
Z2；DISCO公司製造「2030-SE 27HCBB」
切晶刀片轉速：
Z1；40,000 r/min
Z2；45,000 r/min
切割方式：階梯切割
晶圓晶片尺寸：10.0 mm見方
繼而，藉由針自切晶帶一體型半導體背面用膜之切晶帶側頂起，而將藉由切晶而得之半導體晶片與覆晶型半導體背面用膜一起自黏著劑層拾取。再者，拾取條件如下所述。
[拾取條件]
拾取裝置：商品名「SPA-300」新川公司股份有限公司製造
拾取針根數：9根
針頂起速度：20 mm/s
針頂起量：500 μm
拾取時間：1秒
切晶帶延伸量：3 mm
繼而，將半導體晶片覆晶接合於BT基板[使用三菱瓦斯化學公司製造之BT樹脂(雙順丁烯二醯亞胺三系樹脂)之基板]上。此時使半導體晶片之電路面與BT基板對向，使形成於半導體晶片之電路面之凸塊與被黏接於BT基板之連接墊上之接合用導電材料(焊錫)接觸進行擠壓，並將溫度升高至260℃使導電材料熔融，然後冷卻至室溫而進行。進而於半導體晶片與BT基板之間隙注入作為密封樹脂之底部填充材料。此時之底部填充材料(密封材料)之厚度為20 μm。繼而，於165℃、2小時之條件下加熱後，測定半導體封裝之翹曲量。
至於翹曲量之測定，首先以上述BT基板成為下側之方式將半導體封裝載置於平板上，測定自平板上隆起之BT基板之高度、即翹曲量(μm)。測定係使用接觸式表面粗度計(Veeco公司製造、DEKTAK8)於測定速度1.5 mm/s、負荷1 g之條件下進行。測定之結果係將翹曲量為100 μm以下者設為○，將超過100 μm者設為×。將結果示於下述表1。
(結果)
根據表1可知，如實施例1及2，若係熱硬化收縮量為2體積%以上之半導體背面用膜，則可確認可將半導體封裝之翹曲量均抑制為100 μm以下。
(實施例3)
<覆晶型半導體背面用膜之製作>
相對於丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：68份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：68份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：83份、染料(商品名「OIL BLACK BS」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：1.7份溶解於甲基乙基酮中，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜C。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜C貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(實施例4)
<覆晶型半導體背面用膜之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：98份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：98份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：125份、染料(商品名「OIL BLACK BS」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：1.7份溶解於甲基乙基酮中，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜D。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜D貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(比較例1)
<覆晶型半導體背面用膜之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：29份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：29份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：185份、染料(商品名「OIL BLACK BS」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：1.7份溶解於甲基乙基酮中，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜E。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜E貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(熱硬化收縮量)
於各實施例及比較例中所製作之覆晶型半導體背面用膜之一個面貼附聚對苯二甲酸乙二酯膜(厚度：38 μm)。於該狀態下，藉由規尺測定體積。繼而，於165℃、2小時之條件下加熱後，自聚對苯二甲酸乙二酯膜剝離覆晶型半導體背面用膜，藉由規尺測定體積。繼而，求出熱硬化後之體積相對於熱硬化前之總體積的收縮量(體積%)。將結果示於下述表2。
(半導體封裝之翹曲量)
半導體晶片有無產生翹曲係藉由測定半導體封裝之翹曲量來評價。
即，首先自切晶帶一體型半導體背面用膜剝離分隔件後，於70℃下將半導體晶圓(直徑8英吋、厚度200 μm；矽鏡面晶圓)輥壓接於半導體背面用膜上而貼合。進而進行半導體晶圓之切晶。切晶係以成為10 mm見方之晶片尺寸之方式進行全切。再者，貼合條件、切晶條件如下所述。
[貼合條件]
貼附裝置：商品名「MA-3000III」日東精機股份有限公司製造
貼附速度計：10 mm/min
貼附壓力：0.15 MPa
貼附時之平台溫度：70℃
[切晶條件]
切晶裝置：商品名「DFD-6361」DISCO公司製造
切晶環：「2-8-1」(DISCO公司製造)
切晶速度：30 mm/sec
切晶刀片：
Z1；DISCO公司製造「2030-SE 27HCDD」
Z2；DISCO公司製造「2030-SE 27HCBB」
切晶刀片轉速：
Z1；40,000 r/min
Z2；45,000 r/min
切割方式；階梯切割
晶圓晶片尺寸：10.0 mm見方
進而，藉由針自切晶帶一體型半導體裏畫用膜之切晶帶側頂起，將藉由切晶而得之半導體晶片與覆晶型半導體背面用膜一起自黏著劑層拾取。再者，拾取條件如下所述。
[拾取條件]
拾取裝置：商品名「SPA-300」新川公司股份有限公司製造
拾取針根數：9根
針頂起速度：20 mm/s
針頂起量：500 μm
拾取時間：1秒
切晶帶延伸量：3 mm
進而，將半導體晶片覆晶接合於BT基板[使用三菱瓦斯化學公司製造之BT樹脂(雙順丁烯二醯亞胺三系樹脂)之基板]上。此時使半導體晶片之電路面與BT基板對向，使形成於半導體晶片之電路面的凸塊與被黏接於BT基板之連接墊之接合用導電材料(焊錫)接觸而擠壓，並將溫度升高至260℃而使導電材料熔融，然後冷卻至室溫而進行。進而於半導體晶片與BT基板之間隙注入作為密封樹脂之底部填充材料。此時之底部填充材料(密封材料)之厚度為20 μm。繼而，於165℃、2小時之條件下加熱後，測定半導體封裝之翹曲量。
至於翹曲量之測定，首先以上述BT基板成為下側之方式將半導體封裝載置於平板上，測定自平板上隆起之BT基板之高度、即翹曲量(μm)。測定係使用接觸式表面粗度計(Veeco公司製造、DEKTAK8)，於測定速度1.5 mm/s、負荷1 g之條件下進行。測定之結果係將翹曲量為100 μm以下者設為○，將超過100 μm者設為×。將結果示於下述表2。
(結果)
根據表2可知，如實施例3及4，若係熱硬化性樹脂之含量相對於半導體背面用膜中全部樹脂成分為40重量%以上之半導體背面用膜，則可確認可將半導體封裝之翹曲量均抑制在100 μm以下。另一方面，如比較例1，若係熱硬化性樹脂之上述含量為37重量%之半導體背面用膜，則無法將半導體封裝之翹曲量降低至100 μm以下。
(實施例5)
<覆晶型半導體背面用膜之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：75份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：75份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：185份、染料(商品名「OIL BLACK BS」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：3.0份溶解於甲基乙基酮中，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜F。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜F貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(實施例6)
<覆晶型半導體背面用膜之製作>
相對於以丙烯酸乙酯-甲基丙烯酸甲酯為主成分之丙烯酸酯系聚合物(商品名「Paracron W-197CM」根上工業股份有限公司製造)：100份，而將環氧樹脂(商品名「Epikote 1004」JER股份有限公司製造)：75份、酚樹脂(商品名「Milex XLC-4L」三井化學股份有限公司製造)：75份、球狀二氧化矽(商品名「SO-25R」Admatechs股份有限公司製造)：185份、染料(商品名「OIL BLACK BS」Orient Chemical Industries股份有限公司製造)：4份、熱硬化促進觸媒(商品名「2PHZ-PW」四國化成工業股份有限公司製造)：2.3份溶解於甲基乙基酮中，而製備固體成分濃度為23.6重量%之接著劑組合物之溶液。
將該接著劑組合物之溶液塗佈於作為剝離襯墊(分隔件)的經聚矽氧脫模處理之厚度為50 μm之包含聚對苯二甲酸乙二酯膜的脫模處理膜上後，於130℃下乾燥2分鐘，藉此製作厚度(平均厚度)為30 μm之覆晶型半導體背面用膜G。
<切晶帶一體型半導體背面用膜之製作>
使用手壓輥將上述覆晶型半導體背面用膜G貼合於切晶帶(商品名「V-8-T」日東電工股份有限公司製造；基材之平均厚度：65 μm、黏著劑層之平均厚度：10 μm)之黏著劑層上，而製作切晶帶一體型半導體背面用膜。
(熱硬化收縮量)
於各實施例中所製作之覆晶型半導體背面用膜之一個面貼附聚對苯二甲酸乙二酯膜(厚度：38 μm)。於該狀態下，藉由規尺測定體積。繼而，於165℃、2小時之條件下加熱後，自聚對苯二甲酸乙二酯膜剝離覆晶型半導體背面用膜，藉由規尺測定體積。繼而，求出熱硬化後之體積相對於熱硬化前之總體積的收縮量(體積%)。將結果示於下述表3。
(半導體封裝之翹曲量)
半導體晶片有無產生翹曲係藉由測定半導體封裝之翹曲量來評價。
即，首先自切晶帶一體型半導體背面用膜剝離分隔件後，於70℃下將半導體晶圓(直徑8英吋、厚度200 μm；矽鏡面晶圓)輥壓接於半導體背面用膜上而貼合。進而進行半導體晶圓之切晶。切晶係以成為10 mm見方之晶片尺寸之方式進行全切。再者，貼合條件、切晶條件如下所述。
[貼合條件]
貼附裝置：商品名「MA-3000III」日東精機股份有限公司製造
貼附速度計：10 mm/min
貼附壓力：0.15 MPa
貼附時之平台溫度：70℃
[切晶條件]
切晶裝置：商品名「DFD-6361」DISCO公司製造
切晶環：「2-8-1」(DISCO公司製造)
切晶速度：30 mm/sec
切晶刀片：
Z1；DISCO公司製造「2030-SE 27HCDD」
Z2；DISCO公司製造「2030-SE 27HCBB」
切晶刀片轉速：
Z1；40,000 r/min
Z2；45,000 r/min
切割方式：階梯切割
晶圓晶片尺寸：10.0 mm見方
繼而，藉由針自切晶帶一體型半導體背面用膜之切晶帶側頂起，將藉由切晶而得之半導體晶片與覆晶型半導體背面用膜一起自黏著劑層拾取。再者，拾取條件如下所述。
[拾取條件]
拾取裝置：商品名「SPA-300」新川公司股份有限公司製造
拾取針根數：9根
針頂起速度：20 mm/s
針頂起量：500 μm
拾取時間：1秒
切晶帶延伸量：3 mm
繼而，將半導體晶片覆晶接合於BT基板[使用三菱瓦斯化學公司製造之BT樹脂(雙順丁烯二醯亞胺三系樹脂)之基板]上。此時使半導體晶片之電路面與BT基板對向，使形成於半導體晶片之電路面之凸塊與被黏接於BT基板之連接墊之接合用導電材料(焊錫)接觸而擠壓，並將溫度升高至260℃而使導電材料熔融，然後，冷卻至室濕而進行。進而，於半導體晶片與BT基板之間隙注入作為密封樹脂之底部填充材料。此時之底部填充材料(密封材料)之厚度為20 μm。繼而，於165℃、2小時之條件下加熱後，測定半導體封裝之翹曲量。
至於翹曲量之測定，首先以上述BT基板成為下側之方式將半導體封裝載置於平板上，測定自平板上隆起之BT基板之高度、即翹曲量(μm)。測定係使用接觸式表面粗度計(Veeco公司製造、DEKTAK8)於測定速度1.5 mm/s、負荷1 g之條件下進行。測定之結果係將翹曲量為100 μm以下者設為○，將超過100 μm者設為×。將結果示於下述表3。
(結果)
根據表3可知，如實施例5及6，若係熱硬化促進觸媒之比例相對於熱硬化性樹脂含量為1.5重量%以上之半導體背面用膜，則可確認可將半導體封裝之翹曲量均抑制在100 μm以下。
參照特定態樣詳細地說明了本發明，但業者明白在不脫離本發明之精神與範圍的情況下可進行各種變更及修正。
再者，本申請案係基於2010年4月20日提出申請之日本專利申請案(日本專利特願2010-097229)、2010年4月20日提出申請之日本專利申請案(日本專利特願2010-097236)及2010年4月20日提出申請之日本專利申請案(日本專利特願2010-097240)，其整體藉由引用而援用。
產業上之可利用性
根據本發明之覆晶型半導體背面用膜，由於形成於覆晶連接於被黏接體上之半導體元件的背面，因此發揮出保護該半導體元件之功能。又，本發明之覆晶型半導體背面用膜相對於熱硬化前之覆晶型半導體背面用膜之總體積，因熱硬化所致之收縮量為2體積%以上，因此可有效地抑制或防止使半導體元件覆晶連接於被黏接體上時產生之半導體元件之翹曲。
1．．．切晶帶一體型半導體背面用膜
2．．．半導體背面用膜
3．．．切晶帶
4．．．半導體晶圓
5．．．半導體晶片
6．．．被黏接體
31．．．基材
32．．．黏著劑層
33．．．與半導體晶圓之貼附部分對應之部分
51．．．形成於半導體晶片5之電路面側之凸塊
61．．．被黏接於被黏接體6之連接墊之接合用導電材料
圖1係表示本發明之切晶帶一體型半導體背面用膜之一例的剖面示意圖。
圖2(a)~2(d)係表示使用本發明之切晶帶一體型半導體背面用膜之半導體裝置之製造方法之一例的剖面示意圖。
1．．．切晶帶一體型半導體背面用膜
2．．．半導體背面用膜
3．．．切晶帶
31．．．基材
32．．．黏著劑層
33．．．與半導體晶圓之貼附部分對應之部分

Claims (12)

  1. 一種覆晶型半導體背面用膜，其特徵在於：其係用以形成於覆晶連接在被黏接體上之半導體元件之背面者，且相對於熱硬化前之覆晶型半導體背面用膜之總體積，因熱硬化所致之收縮量為2體積%以上30體積%以下；且於溫度85℃、相對濕度85%RH之環境下放置168小時之覆晶型半導體背面用膜的吸濕率為1重量%以下。
  2. 如請求項1之覆晶型半導體背面用膜，其中至少含有熱硬化性樹脂。
  3. 如請求項2之覆晶型半導體背面用膜，其中上述熱硬化性樹脂之含量相對於覆晶型半導體背面用膜之全部樹脂成分為40重量%以上90重量%以下。
  4. 如請求項2之覆晶型半導體背面用膜，其中進而含有熱硬化促進觸媒，上述熱硬化促進觸媒之比例相對於上述熱硬化性樹脂總量為1.5重量%以上20重量%以下。
  5. 如請求項3之覆晶型半導體背面用膜，其中進而含有熱硬化促進觸媒，上述熱硬化促進觸媒之比例相對於上述熱硬化性樹脂總量為1.5重量%以上20重量%以下。
  6. 如請求項1至5中任一項之覆晶型半導體背面用膜，其中上述覆晶型半導體背面用膜之厚度為2μm~200μm之範圍內。
  7. 如請求項1至5中任一項之覆晶型半導體背面用膜，其中上述半導體元件之厚度為20μm~300μm之範圍內。
  8. 如請求項6之覆晶型半導體背面用膜，其中上述半導體 元件之厚度為20μm~300μm之範圍內。
  9. 一種切晶帶一體型半導體背面用膜，其係包含：含有基材及積層於基材上之黏著劑層之切晶帶、積層於上述切晶帶上之如請求項1至8中任一項之覆晶型半導體背面用膜者，且上述覆晶型半導體背面用膜積層於上述黏著劑層上。
  10. 一種半導體裝置之製造方法，其特徵在於：其係使用如請求項9之切晶帶一體型半導體背面用膜者，且包括：於上述切晶帶一體型半導體背面用膜之覆晶型半導體背面用膜上貼附半導體晶圓之步驟，將上述半導體晶圓切晶而形成半導體元件之步驟，以及將上述半導體元件與上述覆晶型半導體背面用膜一起自切晶帶之黏著劑層剝離之步驟，將上述半導體元件覆晶連接於上述被黏接體上之步驟。
  11. 如請求項10之半導體裝置之製造方法，其中於上述覆晶連接之步驟中包括：於覆晶接合於上述被黏接體上之半導體元件與該被黏接體之間的間隙封入密封樹脂後，使上述密封樹脂熱硬化之步驟。
  12. 一種覆晶型半導體裝置，其特徵在於：其係藉由如請求項10或11之半導體裝置之製造方法而製造者。
TW100113778A 2010-04-20 2011-04-20 A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device TWI539546B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010097240A JP5681377B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2010097229A JP5681375B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2010097236A JP5681376B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法、及び、フリップチップ型半導体装置

Publications (2)

Publication Number Publication Date
TW201203425A TW201203425A (en) 2012-01-16
TWI539546B true TWI539546B (zh) 2016-06-21

Family

ID=44834167

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100113778A TWI539546B (zh) 2010-04-20 2011-04-20 A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device

Country Status (5)

Country Link
US (1) US9196533B2 (zh)
KR (1) KR20130056863A (zh)
CN (1) CN102947930B (zh)
TW (1) TWI539546B (zh)
WO (1) WO2011132648A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103797567B (zh) * 2011-09-30 2018-05-11 琳得科株式会社 具有保护膜形成层的切割膜片和芯片的制造方法
US9085685B2 (en) * 2011-11-28 2015-07-21 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
JP2013149737A (ja) 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6435088B2 (ja) 2013-04-09 2018-12-05 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
CN105452408B (zh) * 2013-09-30 2019-03-19 琳得科株式会社 树脂膜形成用复合片
JP6334197B2 (ja) * 2014-02-25 2018-05-30 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
WO2015146892A1 (ja) * 2014-03-27 2015-10-01 三菱マテリアル電子化成株式会社 黒色酸窒化チタン顔料及びその製造方法並びに黒色酸窒化チタン顔料を用いた半導体封止用樹脂化合物
US9558120B2 (en) * 2014-03-27 2017-01-31 Intel Corporation Method, apparatus and system to cache sets of tags of an off-die cache memory
JP6940508B2 (ja) * 2016-08-30 2021-09-29 リンテック株式会社 樹脂組成物、樹脂シート、及び半導体装置
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN111902503A (zh) * 2018-03-30 2020-11-06 琳得科株式会社 固化密封体的防翘曲用层叠体、以及固化密封体的制造方法
JP7240378B2 (ja) * 2018-03-30 2023-03-15 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
CN112300722B (zh) * 2019-07-23 2022-09-20 山太士股份有限公司 复合贴材及电子产品的制造方法
JP2022156407A (ja) * 2021-03-31 2022-10-14 日東電工株式会社 熱硬化性シート及びダイシングダイボンドフィルム

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476685B2 (ja) 1998-08-21 2003-12-10 リンテック株式会社 粘着シートおよびその使用方法
JP2001135598A (ja) 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001134916A (ja) 1999-11-04 2001-05-18 Tdk Corp Ｉｃチップ、ヘッドサスペンションアセンブリ並びに該ｉｃチップ及び該ヘッドサスペンションアセンブリの製造方法
US6680436B2 (en) * 2000-07-12 2004-01-20 Seagate Technology Llc Reflow encapsulant
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US20030064579A1 (en) * 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP2005026311A (ja) 2003-06-30 2005-01-27 Sony Corp ダイシングフィルム、フリップチップ実装方法、及び半導体装置
JP2005302971A (ja) 2004-04-09 2005-10-27 Toshiba Corp 半導体チップ実装体の製造方法、半導体チップ実装体
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP4812392B2 (ja) 2005-10-14 2011-11-09 日東電工株式会社 熱硬化性樹脂シート
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
US20100112272A1 (en) 2006-10-06 2010-05-06 Sumitomo Bakelite Co., Ltd. Film for use in manufacturing semiconductor devices, method for producing the film and semiconductor device
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5180507B2 (ja) 2007-03-30 2013-04-10 リンテック株式会社 チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2009130320A (ja) 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
US9911683B2 (en) 2010-04-19 2018-03-06 Nitto Denko Corporation Film for back surface of flip-chip semiconductor

Also Published As

Publication number Publication date
TW201203425A (en) 2012-01-16
CN102947930A (zh) 2013-02-27
US20130095639A1 (en) 2013-04-18
KR20130056863A (ko) 2013-05-30
CN102947930B (zh) 2016-08-10
US9196533B2 (en) 2015-11-24
WO2011132648A1 (ja) 2011-10-27

Similar Documents

Publication Publication Date Title
TWI539546B (zh) A method for producing a semiconductor device for a back side of a flip chip, a method for manufacturing a semiconductor device, and a flip chip type semiconductor device
TWI581323B (zh) A film for a semiconductor device, a film for a flip chip type, and a thin film for a monolithic semiconductor
JP5048815B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
TWI530544B (zh) Cutting tape One type semiconductor back film
JP5465284B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5592811B2 (ja) 半導体装置の製造方法
JP5528936B2 (ja) フリップチップ型半導体裏面用フィルム
JP6435088B2 (ja) 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP5681377B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP6129629B2 (ja) ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP5479991B2 (ja) フリップチップ型半導体裏面用フィルム
JP5356326B2 (ja) 半導体装置の製造方法
TWI615453B (zh) 切晶帶一體型接著片材、使用切晶帶一體型接著片材之半導體裝置之製造方法、及半導體裝置
JP5681375B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2016035066A (ja) 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5550108B2 (ja) フリップチップ型半導体裏面用フィルム
JP6389537B2 (ja) 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP5479992B2 (ja) フリップチップ型半導体裏面用フィルム
JP5813928B2 (ja) フリップチップ型半導体裏面用フィルム
JP5681376B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置