WO2011132648A1 - フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 - Google Patents

フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 Download PDF

Info

Publication number
WO2011132648A1
WO2011132648A1 PCT/JP2011/059558 JP2011059558W WO2011132648A1 WO 2011132648 A1 WO2011132648 A1 WO 2011132648A1 JP 2011059558 W JP2011059558 W JP 2011059558W WO 2011132648 A1 WO2011132648 A1 WO 2011132648A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
semiconductor
back surface
semiconductor back
flip
Prior art date
Application number
PCT/JP2011/059558
Other languages
English (en)
French (fr)
Inventor
尚英 高本
豪士 志賀
Original Assignee
日東電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2010097236A external-priority patent/JP5681376B2/ja
Priority claimed from JP2010097240A external-priority patent/JP5681377B2/ja
Priority claimed from JP2010097229A external-priority patent/JP5681375B2/ja
Application filed by 日東電工株式会社 filed Critical 日東電工株式会社
Priority to US13/642,229 priority Critical patent/US9196533B2/en
Priority to CN201180030498.0A priority patent/CN102947930B/zh
Priority to KR1020127027329A priority patent/KR20130056863A/ko
Publication of WO2011132648A1 publication Critical patent/WO2011132648A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/203—Adhesives in the form of films or foils characterised by their carriers characterised by the structure of the release feature on the carrier layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C09J7/22—Plastics; Metallised plastics
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/35—Heat-activated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/10—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet
    • C09J2301/16—Additional features of adhesives in the form of films or foils characterized by the structural features of the adhesive tape or sheet by the structure of the carrier layer
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2301/00—Additional features of adhesives in the form of films or foils
    • C09J2301/40—Additional features of adhesives in the form of films or foils characterized by the presence of essential components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/16258—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive

Definitions

  • the present invention relates to a flip chip type semiconductor back film and a dicing tape integrated semiconductor back film.
  • the flip chip type semiconductor back film is used for protecting the back surface of a semiconductor element such as a semiconductor chip and improving the strength.
  • the present invention also relates to a method for manufacturing a semiconductor device using a dicing tape-integrated film for semiconductor back surface, and a flip-chip mounted semiconductor device.
  • a flip chip type semiconductor device in which a semiconductor element such as a semiconductor chip is mounted on a substrate by flip chip bonding (flip chip connection) is widely used as a semiconductor device and its package.
  • the flip chip connection is fixed in such a manner that the circuit surface of the semiconductor chip faces the electrode forming surface of the substrate.
  • the back surface of the semiconductor chip may be protected by a protective film to prevent the semiconductor chip from being damaged.
  • Japanese Unexamined Patent Publication No. 2008-166451 Japanese Unexamined Patent Publication No. 2008-006386 Japanese Laid-Open Patent Publication No. 2007-261035 Japanese Unexamined Patent Publication No. 2007-250970 Japanese Unexamined Patent Publication No. 2007-158026 Japanese Unexamined Patent Publication No. 2004-221169 Japanese Unexamined Patent Publication No. 2004-214288 Japanese Unexamined Patent Publication No. 2004-142430 Japanese Unexamined Patent Publication No. 2004-072108 Japanese Unexamined Patent Publication No. 2004-063551
  • the semiconductor chip may be damaged in the semiconductor chip pickup process. Therefore, in order to increase the mechanical strength of the semiconductor wafer or the semiconductor chip until the pickup process, it is required to reinforce them. In particular, the semiconductor chip may be warped due to the thinning of the semiconductor chip, and suppression or prevention thereof is required.
  • the present invention has been made in view of the above-described problems, and an object of the present invention is to provide a flip-chip type semiconductor back surface capable of suppressing or preventing warpage of a semiconductor element flip-chip connected on an adherend. It is providing the film for semiconductors, and the film for semiconductor back surfaces integrated with a dicing tape.
  • Another object of the present invention is to provide a method of manufacturing a semiconductor device that can suppress the occurrence of warpage and flip-chip-connect a semiconductor element on an adherend, thereby improving yield. Is to provide.
  • the inventors of the present application have studied to solve the above-described conventional problems, and as a result, the semiconductor element flip-chip connected to the adherend by controlling the amount of shrinkage of the flip-chip type semiconductor back surface film by thermosetting. The inventors have found that the occurrence of warpage can be reduced and have completed the present invention.
  • the flip chip type semiconductor back film according to the present invention is a flip chip type semiconductor back film to be formed on the back side of a semiconductor element flip chip connected on an adherend,
  • the shrinkage due to thermosetting with respect to the entire volume of the flip chip type semiconductor back film is 2% by volume or more and 30% by volume or less.
  • a mold resin that seals the entire semiconductor package is not used, and only a bump connection portion between the adherend and the semiconductor element is generally sealed with a sealing resin called an underfill. It is. For this reason, the back surface of the semiconductor element is exposed.
  • the sealing resin is thermally cured, stress is applied to the semiconductor element due to the curing shrinkage, and the semiconductor element may be warped due to the stress.
  • the occurrence of the warp becomes significant.
  • the film for flip-chip type semiconductor back surface of the present invention is formed on the back surface of the semiconductor element flip-chip connected on the adherend, thereby fulfilling the function of protecting the semiconductor element.
  • the flip chip type semiconductor back film of the present invention has a shrinkage amount of 2% by volume or more with respect to the entire volume of the flip chip type semiconductor back film before thermosetting, and thus the sealing as described above.
  • the resin thermally cured, it simultaneously cures and shrinks. Therefore, it is possible to apply a stress that cancels or relaxes the stress acting on the semiconductor element to the semiconductor element. As a result, the warpage of the semiconductor element can be effectively suppressed or prevented. Further, by making the shrinkage amount 30% by volume or less, it is possible to correlate with the shrinkage amount of the underfill.
  • the back surface of the semiconductor element means a surface opposite to the surface on which a circuit is formed.
  • the film for flip chip type semiconductor back surfaces of the present invention contains at least a thermosetting resin.
  • the film for a semiconductor back surface can effectively exhibit the function as an adhesive layer.
  • the flip chip type semiconductor back film according to the present invention contains a thermosetting resin, and the content of the thermosetting resin is 40% by weight with respect to all resin components in the flip chip type semiconductor back film. % Or more and 90% by weight or less is preferable.
  • the film for flip chip type semiconductor back surface of the present invention contains a thermosetting resin, and the content of the thermosetting resin is 40% by weight or more based on the total resin components in the film for flip chip type semiconductor back surface. And the film for flip chip type semiconductor back surfaces can be shrunk to some extent by thermosetting.
  • thermosetting resin as described above is thermally cured, it simultaneously cures and shrinks. Therefore, it is possible to apply a stress that cancels or relaxes the stress acting on the semiconductor element to the semiconductor element. As a result, the warpage of the semiconductor element can be effectively suppressed or prevented.
  • thermosetting resin when the content of the thermosetting resin is 40% by weight or more, when the sealing resin is thermoset, the film for the backside of the semiconductor can be sufficiently thermoset, and the backside of the semiconductor element is surely provided. By bonding and fixing, a flip chip type semiconductor device without peeling can be manufactured. Moreover, by making the content of the thermosetting resin 90% by weight or less, it is possible to effectively produce a film for flip chip type semiconductor back surface having an appropriate shrinkage amount.
  • the flip-chip type semiconductor back film according to the present invention contains a thermosetting resin and a thermosetting acceleration catalyst, and the ratio of the thermosetting acceleration catalyst is 1.5% by weight with respect to the total amount of the thermosetting resin. % To 20% by weight is preferable.
  • the film for flip chip type semiconductor back surface of the present invention contains a thermosetting resin and a thermosetting acceleration catalyst, and the ratio of the thermosetting acceleration catalyst is 1.5% by weight or more based on the total amount of the thermosetting resin.
  • the film for flip chip type semiconductor back surface can be shrunk to some extent by heat curing. As a result, when the sealing resin as described above is thermally cured, it simultaneously cures and shrinks. Therefore, it is possible to apply a stress that cancels or relaxes the stress acting on the semiconductor element to the semiconductor element. As a result, the warpage of the semiconductor element can be effectively suppressed or prevented.
  • stimulation catalyst when the said ratio of the thermosetting acceleration
  • the thickness of the flip chip type semiconductor back film is preferably in the range of 2 ⁇ m to 200 ⁇ m.
  • the thickness is preferably in the range of 2 ⁇ m to 200 ⁇ m.
  • the thickness of the semiconductor element is preferably in the range of 20 ⁇ m to 300 ⁇ m.
  • the dicing tape-integrated film for semiconductor back surface includes a dicing tape including a base material and an adhesive layer laminated on the base material, and the flip described in the previous term laminated on the dicing tape.
  • a dicing tape-integrated film for semiconductor back surface including a chip-type semiconductor back film, wherein the flip chip-type semiconductor back film is laminated on the pressure-sensitive adhesive layer.
  • the dicing tape-integrated film for semiconductor back surface having the above-described configuration is formed integrally with the dicing tape and the film for flip chip type semiconductor back surface, the dicing process for dicing the semiconductor wafer to produce a semiconductor element and the subsequent pickup It can also be used for the process. That is, when the dicing tape is attached to the back surface of the semiconductor wafer before the dicing step, the film for semiconductor back surface can also be attached, so the step of attaching only the film for semiconductor back surface (film attachment for semiconductor back surface) No wearing process is required. As a result, the number of processes can be reduced.
  • the semiconductor back film protects the back surface of the semiconductor wafer or the semiconductor element formed by dicing, the damage to the semiconductor element can be reduced or prevented in the dicing process and subsequent processes (pickup process, etc.). Can do. As a result, the manufacturing yield of the flip chip type semiconductor device can be improved.
  • a method for manufacturing a semiconductor device is a method for manufacturing a semiconductor device using the dicing tape-integrated film for semiconductor back surface as described above, wherein the dicing tape-integrated film for semiconductor back surface is a flip chip type.
  • a step of flip-chip connecting the semiconductor element onto the adherend is a method for manufacturing a semiconductor device using the dicing tape-integrated film for semiconductor back surface as described above, wherein the dicing tape-integrated film for semiconductor back surface is a flip chip type.
  • the dicing tape-integrated film for semiconductor back surface is attached to the back surface of the semiconductor wafer, a step of attaching only the film for semiconductor back surface (film attaching step for semiconductor back surface) is not required. Further, in the semiconductor wafer dicing and the pickup of the semiconductor element formed by the dicing, the semiconductor wafer and the back surface of the semiconductor element are protected by the film for semiconductor back surface, so that damage or the like can be prevented. As a result, a manufacturing yield can be improved and a flip chip type semiconductor device can be manufactured.
  • a sealing resin is sealed in a gap between a semiconductor element flip-chip bonded on the adherend and the adherend, and then the sealing resin is heated. It is preferable to provide the process to harden.
  • the sealing resin When the sealing resin is thermally cured, stress is applied to the semiconductor element due to the curing shrinkage, and the semiconductor element may be warped due to the stress. In particular, in a thin semiconductor element having a thickness of 300 ⁇ m or less (further, a thickness of 200 ⁇ m or less), the occurrence of the warp becomes significant.
  • the shrinkage amount due to thermal curing is 2% by volume or more with respect to the total volume of the flip chip type semiconductor back film before thermosetting.
  • the film for semiconductor back surface also cures and shrinks. Thereby, the stress applied to the semiconductor element due to the curing shrinkage of the sealing resin can be offset or alleviated, and the occurrence of warpage of the semiconductor element can be suppressed or prevented.
  • thermosetting resin when a flip chip type semiconductor back film is used that contains a thermosetting resin and the content of the thermosetting resin is 40% by weight or more based on the total resin component in the flip chip type semiconductor back film, When the sealing resin is thermally cured, the film for semiconductor back surface is also cured and contracted. Thereby, the stress applied to the semiconductor element due to the curing shrinkage of the sealing resin can be offset or alleviated, and the occurrence of warpage of the semiconductor element can be suppressed or prevented. Further, when a flip chip type semiconductor back film having a content of 40% by weight or more of the thermosetting resin is used, the semiconductor back film can be sufficiently thermoset when the sealing resin is thermoset. Therefore, it is possible to manufacture a flip chip type semiconductor device without peeling by securely bonding and fixing to the back surface of the semiconductor element. *
  • thermosetting resin a thermosetting resin and a thermosetting accelerating catalyst and having a ratio of the thermosetting accelerating catalyst of 1.5% by weight or more with respect to the total amount of the thermosetting resin
  • sealing is performed.
  • the film for semiconductor back surface also cures and shrinks.
  • the stress applied to the semiconductor element due to the curing shrinkage of the sealing resin can be offset or alleviated, and the occurrence of warpage of the semiconductor element can be suppressed or prevented.
  • the film for flip-chip type semiconductor back surface having the above-mentioned ratio of the thermosetting acceleration catalyst of 1.5% by weight or more is used, the film for semiconductor back surface can be sufficiently heat-cured when the sealing resin is heat-cured.
  • the flip-chip type semiconductor device according to the present invention is manufactured by the semiconductor device manufacturing method described above.
  • the film for flip-chip type semiconductor back surface of the present invention is formed on the back surface of the semiconductor element flip-chip connected on the adherend, and thus functions to protect the semiconductor element.
  • the flip chip type semiconductor back film of the present invention has a shrinkage amount of 2% by volume or more with respect to the entire volume of the flip chip type semiconductor back film before thermosetting, the semiconductor is formed on the adherend. It is possible to effectively suppress or prevent warping of the semiconductor element that occurs when the elements are flip-chip connected.
  • the flip chip type semiconductor back film of the present invention contains a thermosetting resin, and the content of the thermosetting resin is 40% by weight or more based on the total resin component in the flip chip type semiconductor back film. In this case, it is possible to particularly effectively suppress or prevent the warpage of the semiconductor element that occurs when the semiconductor element is flip-chip connected to the adherend.
  • the flip-chip type semiconductor back film of the present invention contains a thermosetting resin and a thermosetting acceleration catalyst, and the ratio of the thermosetting acceleration catalyst is 1.5% by weight or more based on the total amount of the thermosetting resin. If it exists, the curvature of the semiconductor element produced when flip-chip-connecting a semiconductor element on a to-be-adhered body can be suppressed or prevented especially effectively.
  • the dicing tape-integrated film for semiconductor back surface of the present invention since the dicing tape and the film for flip chip type semiconductor back surface are integrally formed, a dicing process for manufacturing a semiconductor element by dicing the semiconductor wafer It can also be used for the subsequent pick-up process. As a result, a step of attaching only the film for semiconductor back surface (film attaching step for semiconductor back surface) is not required. Further, in the subsequent dicing process and pick-up process, the film for semiconductor back surface is adhered to the back surface of the semiconductor wafer or the back surface of the semiconductor element formed by dicing, so that the semiconductor wafer and the semiconductor element can be effectively protected. And damage to the semiconductor element can be suppressed or prevented. In addition, when the semiconductor element is flip-chip connected to the adherend, the semiconductor element can be prevented from warping.
  • the dicing tape-integrated film for semiconductor back surface is attached to the back surface of the semiconductor wafer, so that the step of attaching only the film for semiconductor back surface is not required. Further, in the semiconductor wafer dicing and the pickup of the semiconductor element formed by the dicing, the semiconductor wafer and the back surface of the semiconductor element are protected by the film for semiconductor back surface, so that damage or the like can be prevented. In addition, when the semiconductor element is flip-chip connected to the adherend, the semiconductor element can be prevented from warping. As a result, a manufacturing yield can be improved and a flip chip type semiconductor device can be manufactured.
  • FIG. 1 is a schematic cross-sectional view showing an example of a dicing tape-integrated film for semiconductor back surface of the present invention.
  • 2A to 2D are schematic cross-sectional views showing an example of a method for manufacturing a semiconductor device using the dicing tape-integrated film for semiconductor back surface of the present invention.
  • FIG. 1 is a schematic cross-sectional view showing an example of a dicing tape-integrated film for semiconductor back surface according to the present embodiment. Note that in this specification, parts unnecessary for description are omitted in the drawings, and there are parts illustrated in an enlarged or reduced manner for ease of description.
  • the dicing tape-integrated film for semiconductor back surface 1 includes a dicing tape 3 in which a pressure-sensitive adhesive layer 32 is provided on a base material 31, and a flip-chip type semiconductor provided on the pressure-sensitive adhesive layer.
  • the backside film hereinafter, sometimes referred to as “semiconductor backside film” 2 is provided.
  • the dicing tape-integrated film for semiconductor back surface of the present invention has a semiconductor only on the portion 33 corresponding to the bonded portion of the semiconductor wafer on the adhesive layer 32 of the dicing tape 3.
  • the structure in which the film 2 for back surfaces was formed may be sufficient, the structure in which the film for semiconductor back surfaces was formed in the whole surface of the adhesive layer 32 may be sufficient, and it is larger than the part 33 corresponding to the adhesion part of a semiconductor wafer. And the structure by which the film for semiconductor back surfaces was formed in the part smaller than the whole surface of the adhesive layer 32 may be sufficient.
  • the surface (surface of the side stuck on the back surface of a wafer) of the film 2 for semiconductor back surfaces may be protected by the separator etc. until it is stuck on the wafer back surface.
  • the film 2 for semiconductor back surface has a film-like form.
  • the film for semiconductor back surface 2 is normally in an uncured state (including a semi-cured state) in the form of a dicing tape integrated semiconductor back surface film as a product, and the dicing tape integrated film for semiconductor back surface is attached to a semiconductor wafer. After being applied, it is cured by heat (details will be described later).
  • the film for semiconductor back surface 2 has a shrinkage amount due to heat curing (hereinafter sometimes referred to as “thermosetting shrinkage amount”) of 2% by volume with respect to the entire volume of the film for semiconductor back surface 2 before heat curing. It has the characteristic of 30 volume% or less.
  • thermosetting shrinkage amount 2% by volume or more, even if the semiconductor element flip-chip connected on the adherend is thin (for example, even if the thickness is 300 ⁇ m or less, further 200 ⁇ m or less), The warpage can be effectively suppressed or prevented.
  • a sealing material such as a sealing resin called underfill
  • the encapsulant is thermally cured, and stress (stress caused by the cure shrinkage) is applied to the semiconductor element due to cure shrinkage or the like of the encapsulant at that time, causing warpage.
  • the film 2 for semiconductor back surface according to the present embodiment has a thermosetting shrinkage amount of 2% by volume or more, the film shrinks together with the sealing material when the sealing material is thermoset.
  • thermosetting shrinkage amount of the film 2 for semiconductor back surface is preferably 3% by volume or more (more preferably 3.5% by volume or more).
  • an upper limit of the said thermosetting shrinkage amount of the film 2 for semiconductor back surfaces it is preferably 20 volume% or less (more preferably 10 volume% or less).
  • the film for semiconductor back surface may be a single layer or a laminated film in which a plurality of layers are laminated.
  • the thermosetting shrinkage amount is 2 as the whole laminated film. It may be in the range of volume% or more and 30 volume% or less.
  • the thermosetting shrinkage amount of the film for semiconductor back surface can be controlled by the type and content of the thermosetting resin.
  • the said thermosetting shrinkage amount of the film for semiconductor back surfaces can be measured according to the method as described in an Example.
  • the film for semiconductor back surface is preferably formed of at least a thermosetting resin, and more preferably formed of at least a thermosetting resin and a thermoplastic resin. By forming at least with a thermosetting resin, the film for semiconductor back surface can effectively exhibit the function as an adhesive layer.
  • thermoplastic resin examples include natural rubber, butyl rubber, isoprene rubber, chloroprene rubber, ethylene-vinyl acetate copolymer, ethylene-acrylic acid copolymer, ethylene-acrylic acid ester copolymer, polybutadiene resin, and polycarbonate resin.
  • a thermoplastic resin can be used individually or in combination of 2 or more types. Among these thermoplastic resins, an acrylic resin that has few ionic impurities and high heat resistance and can ensure the reliability of the semiconductor element is particularly preferable.
  • the acrylic resin is not particularly limited, and is linear or branched having 30 or less carbon atoms (preferably 4 to 18 carbon atoms, more preferably 6 to 10 carbon atoms, and particularly preferably 8 or 9 carbon atoms). And polymers having one or more esters of acrylic acid or methacrylic acid having an alkyl group as a component. That is, in the present invention, acrylic resin has a broad meaning including methacrylic resin.
  • alkyl group examples include a methyl group, an ethyl group, a propyl group, an isopropyl group, an n-butyl group, a t-butyl group, an isobutyl group, a pentyl group, an isopentyl group, a hexyl group, a heptyl group, and a 2-ethylhexyl group.
  • Octyl group isooctyl group, nonyl group, isononyl group, decyl group, isodecyl group, undecyl group, dodecyl group (lauryl group), tridecyl group, tetradecyl group, stearyl group, octadecyl group and the like.
  • the other monomer for forming the acrylic resin is not particularly limited.
  • acrylic acid Methacrylic acid, carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid or crotonic acid-containing monomer, such as maleic anhydride or itaconic anhydride, etc.
  • thermosetting resin examples include an epoxy resin, a phenol resin, an amino resin, an unsaturated polyester resin, a polyurethane resin, a silicone resin, and a thermosetting polyimide resin.
  • a thermosetting resin can be used individually or in combination of 2 or more types.
  • an epoxy resin containing a small amount of ionic impurities that corrode semiconductor elements is particularly suitable.
  • a phenol resin can be used suitably as a hardening
  • the epoxy resin is not particularly limited.
  • bisphenol A type epoxy resin bisphenol F type epoxy resin, bisphenol S type epoxy resin, brominated bisphenol A type epoxy resin, hydrogenated bisphenol A type epoxy resin, bisphenol AF type epoxy.
  • Bifunctional epoxy such as resin, biphenyl type epoxy resin, naphthalene type epoxy resin, fluorene type epoxy resin, phenol novolac type epoxy resin, orthocresol novolac type epoxy resin, trishydroxyphenylmethane type epoxy resin, tetraphenylolethane type epoxy resin
  • Epoxy such as resin, polyfunctional epoxy resin, hydantoin type epoxy resin, trisglycidyl isocyanurate type epoxy resin or glycidylamine type epoxy resin It can be used fat.
  • epoxy resin among the above examples, novolak type epoxy resin, biphenyl type epoxy resin, trishydroxyphenylmethane type epoxy resin, and tetraphenylolethane type epoxy resin are particularly preferable. This is because these epoxy resins are rich in reactivity with a phenol resin as a curing agent and are excellent in heat resistance and the like.
  • the phenol resin acts as a curing agent for the epoxy resin.
  • examples include resol-type phenolic resins and polyoxystyrenes such as polyparaoxystyrene.
  • a phenol resin can be used individually or in combination of 2 or more types. Of these phenol resins, phenol novolac resins and phenol aralkyl resins are particularly preferred. This is because the connection reliability of the semiconductor device can be improved.
  • the mixing ratio of the epoxy resin and the phenol resin is preferably such that, for example, the hydroxyl group in the phenol resin is 0.5 equivalent to 2.0 equivalents per equivalent of epoxy group in the epoxy resin component. More preferred is 0.8 equivalents to 1.2 equivalents. That is, if the blending ratio of both is out of the above range, sufficient curing reaction does not proceed and the properties of the cured epoxy resin are likely to deteriorate.
  • the content of the thermosetting resin is preferably 5% by weight or more, more preferably 10% by weight or more, still more preferably 15% by weight or more, particularly preferably 40% by weight, based on the total resin components in the film for semiconductor back surface. As mentioned above, More preferably, it is 50 weight% or more. . By making the content 5% by weight or more, the thermosetting shrinkage can be easily made 2% by volume or more. In addition, when the sealing resin is thermally cured, the film for the semiconductor back surface can be sufficiently thermoset, and the flip chip type semiconductor device without peeling can be manufactured by securely bonding and fixing to the back surface of the semiconductor element. It becomes possible.
  • the content of the thermosetting resin is preferably 90% by weight or less, more preferably 85% by weight or less, and still more preferably 80% by weight or less with respect to all resin components in the film for semiconductor back surface. By setting the content to 90% by weight or less, a good film can be obtained.
  • the particularly preferable range of the content of the thermosetting resin is 40% by weight or more and 90% by weight or less with respect to all resin components in the film for semiconductor back surface.
  • the content of the thermosetting resin is 40% by weight or more, even if the semiconductor element flip-chip connected to the adherend is thin (for example, the thickness is 300 ⁇ m or less, and further 200 ⁇ m or less, The warpage can be effectively suppressed or prevented.
  • a sealing material such as a sealing resin called underfill.
  • the encapsulant is thermally cured, and stress is applied to the semiconductor element due to curing shrinkage of the encapsulant at that time, causing warpage.
  • the content of the thermosetting resin is 40% by weight or more
  • when the sealing material is thermoset it is hardened and contracted to some extent with the sealing material. Thereby, it becomes possible to apply stress (stress caused by curing shrinkage) to the semiconductor element also from the film 2 for semiconductor back surface, and it is possible to cancel or relax the stress caused by curing shrinkage of the sealing material. As a result, the occurrence of warpage of the semiconductor element can be suppressed or prevented.
  • thermosetting resin when the content of the thermosetting resin is 40% by weight or more, when the sealing resin is thermally cured, the film for the back surface of the semiconductor can be sufficiently cured, and the back surface of the semiconductor element is surely provided. By bonding and fixing, a flip chip type semiconductor device without peeling can be manufactured. Moreover, by making the content of the thermosetting resin 90% by weight or less, it is possible to effectively produce a film for flip chip type semiconductor back surface having an appropriate shrinkage amount.
  • the film for semiconductor back surface may be a single layer or a laminated film in which a plurality of layers are laminated, but when the film for semiconductor back surface is a laminated film, the content of the thermosetting resin is laminated.
  • the whole film may be in the range of 40% by weight to 90% by weight.
  • the film for the backside of the semiconductor contains a thermosetting acceleration catalyst together with the thermosetting resin.
  • the thermosetting acceleration catalyst is not particularly limited, and can be appropriately selected from known thermosetting acceleration catalysts.
  • stimulation catalyst can be used individually or in combination of 2 or more types.
  • an amine-based curing accelerator, a phosphorus-based curing accelerator, an imidazole-based curing accelerator, a boron-based curing accelerator, a phosphorus-boron-based curing accelerator, or the like can be used as the thermosetting acceleration catalyst.
  • the amine curing accelerator is not particularly limited, and examples thereof include monoethanolamine trifluoroborate (manufactured by Stella Chemifa Corporation), dicyandiamide (manufactured by Nacalai Tesque Corporation), and the like.
  • the phosphorus curing accelerator is not particularly limited, and examples thereof include triorganophosphine such as triphenylphosphine, tributylphosphine, tri (p-methylphenyl) phosphine, tri (nonylphenyl) phosphine, diphenyltolylphosphine, and the like.
  • triorganophosphine such as triphenylphosphine, tributylphosphine, tri (p-methylphenyl) phosphine, tri (nonylphenyl) phosphine, diphenyltolylphosphine, and the like.
  • Tetraphenylphosphonium bromide (trade name; TPP-PB), methyltriphenylphosphonium (trade name; TPP-MB), methyltriphenylphosphonium chloride (trade name; TPP-MC), methoxymethyltriphenylphosphonium (trade name; TPP-MOC), benzyltriphenylphosphonium chloride (trade name; TPP-ZC), and the like (all manufactured by Hokuko Chemical Co., Ltd.).
  • the triphenylphosphine compound is preferably substantially insoluble in the epoxy resin. It can suppress that thermosetting progresses too much that it is insoluble with respect to an epoxy resin.
  • thermosetting catalyst having a triphenylphosphine structure and substantially insoluble in an epoxy resin examples include methyltriphenylphosphonium (trade name: TPP-MB).
  • TPP-MB methyltriphenylphosphonium
  • the “insoluble” means that the thermosetting catalyst made of a triphenylphosphine compound is insoluble in a solvent made of an epoxy resin, and more specifically, a temperature range of 10 to 40 ° C. It means that 10% by weight or more does not dissolve.
  • imidazole curing accelerator examples include 2-methylimidazole (trade name; 2MZ), 2-undecylimidazole (trade name; C11-Z), 2-heptadecylimidazole (trade name; C17Z), 1,2- Dimethylimidazole (trade name; 1.2DMZ), 2-ethyl-4-methylimidazole (trade name; 2E4MZ), 2-phenylimidazole (trade name; 2PZ), 2-phenyl-4-methylimidazole (trade name; 2P4MZ) ), 1-benzyl-2-methylimidazole (trade name; 1B2MZ), 1-benzyl-2-phenylimidazole (trade name; 1B2PZ), 1-cyanoethyl-2-methylimidazole (trade name; 2MZ-CN), 1 -Cyanoethyl-2-undecylimidazole (trade name; C11Z-CN), 1-sia Ethyl-2-phenylim
  • the boron-based curing accelerator is not particularly limited, and examples thereof include trichloroborane.
  • the phosphorus-boron curing accelerator is not particularly limited, and examples thereof include tetraphenylphosphonium tetraphenylborate (trade name; TPP-K), tetraphenylphosphonium tetra-p-triborate (trade name; TPP-MK), and benzyl.
  • examples include triphenylphosphonium tetraphenylborate (trade name; TPP-ZK), triphenylphosphine triphenylborane (trade name; TPP-S), and the like (all manufactured by Hokuko Chemical Co., Ltd.).
  • the ratio of the thermosetting accelerating catalyst is preferably 1.5% by weight or more and 20% by weight or less with respect to the total amount of the thermosetting resin.
  • the ratio of the thermosetting acceleration catalyst is 1.5% by weight or more, even if the semiconductor element flip-chip connected on the adherend is thin (for example, the thickness is 300 ⁇ m or less, and further 200 ⁇ m or less). Even), the warpage can be effectively suppressed or prevented.
  • a sealing material such as a sealing resin called underfill
  • the encapsulant is thermally cured, and stress is applied to the semiconductor element due to curing shrinkage of the encapsulant at that time, causing warpage.
  • the ratio of the thermosetting accelerating catalyst in the film 2 for semiconductor back surface is 1.5% by weight or more
  • the sealing material is thermally cured, the curing shrinks to some extent with the sealing material.
  • the film for semiconductor back surfaces can also be fully thermoset, and it is reliable on the back surface of a semiconductor element. It is possible to manufacture a flip-chip type semiconductor device that does not peel off. Moreover, by making the said ratio of a thermosetting acceleration
  • stimulation catalyst More preferably, it is 2 weight% or more. The upper limit is more preferably 10% by weight or less (more preferably 5% by weight or less).
  • the ratio of the thermosetting acceleration catalyst may be 1.5% by weight or less based on the total amount of the thermosetting resin.
  • the lower limit value of the ratio of the thermosetting acceleration catalyst is, for example, 0.01% by weight or more (more preferably 0.1% by weight or more) with respect to the total amount of the thermosetting resin. is there.
  • the film for the semiconductor back surface may be a single layer or a laminated film in which a plurality of layers are laminated, but when the film for the semiconductor back surface is a laminated film, the ratio of the thermosetting acceleration catalyst is the laminated film. It may be in the range of 1.5 wt% or more and 20 wt% or less with respect to the total amount of the thermosetting resin as a whole.
  • the content of the thermosetting resin in the case where the film for semiconductor back surface contains a thermosetting acceleration catalyst is 40% by weight or more and 90% by weight or less with respect to the total resin components in the film for semiconductor back surface.
  • the content is 50% by weight or more and 90% by weight or less, and more preferably 60% by weight or more and 90% by weight or less.
  • the thermosetting shrinkage can be easily made 2% by volume or more.
  • the sealing resin is thermally cured, the film for the semiconductor back surface can be sufficiently thermoset, and the flip chip type semiconductor device without peeling can be manufactured by securely bonding and fixing to the back surface of the semiconductor element. It becomes possible.
  • by setting the content to 90% by weight or less flexibility can be imparted to the film.
  • the semiconductor back film is preferably formed of a resin composition containing an epoxy resin and a phenol resin, or a resin composition containing an epoxy resin, a phenol resin and an acrylic resin. Since these resins have few ionic impurities and high heat resistance, the reliability of the semiconductor element can be ensured.
  • the film for semiconductor back surface 2 is adhesive (adhesive) to the back surface (circuit non-formed surface) of the semiconductor wafer.
  • the film for semiconductor back surface 2 is formed of a resin composition containing, for example, an epoxy resin as a thermosetting resin. can do.
  • a polyfunctional compound that reacts with the functional group at the molecular chain end of the polymer as a crosslinking agent.
  • the adhesive strength of the film for semiconductor back surface to the semiconductor wafer (23 ° C., peeling angle 180 °, peeling speed 300 mm / min) is preferably in the range of 0.5 N / 20 mm to 15 N / 20 mm, and 0.7 N / 20 mm to 10 N / 20 mm. The range of is more preferable.
  • By setting it to 0.5 N / 20 mm or more it is stuck to a semiconductor wafer or a semiconductor element with excellent adhesion, and the occurrence of floating or the like can be prevented. Further, it is possible to prevent the occurrence of chip jumping during dicing of the semiconductor wafer.
  • 15 N / 20 mm or less it can be easily peeled from the dicing tape.
  • the crosslinking agent is not particularly limited, and a known crosslinking agent can be used. Specifically, for example, an isocyanate crosslinking agent, an epoxy crosslinking agent, a melamine crosslinking agent, a peroxide crosslinking agent, a urea crosslinking agent, a metal alkoxide crosslinking agent, a metal chelate crosslinking agent, a metal salt Examples thereof include a system crosslinking agent, a carbodiimide crosslinking agent, an oxazoline crosslinking agent, an aziridine crosslinking agent, and an amine crosslinking agent.
  • the crosslinking agent an isocyanate crosslinking agent or an epoxy crosslinking agent is suitable.
  • the said crosslinking agent can be used individually or in combination of 2 or more types.
  • isocyanate-based crosslinking agent examples include lower aliphatic polyisocyanates such as 1,2-ethylene diisocyanate, 1,4-butylene diisocyanate, and 1,6-hexamethylene diisocyanate; cyclopentylene diisocyanate, cyclohexylene diisocyanate, Cycloaliphatic polyisocyanates such as isophorone diisocyanate, hydrogenated tolylene diisocyanate, hydrogenated xylene diisocyanate; 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 4,4'- Aromatic polyisocyanates such as diphenylmethane diisocyanate and xylylene diisocyanate, and the like, and trimethylolpropane / tolylene diisocyanate trimer adduct [Nippon Polyurethane Industry Co., Ltd.
  • epoxy crosslinking agent examples include N, N, N ′, N′-tetraglycidyl-m-xylenediamine, diglycidylaniline, 1,3-bis (N, N-glycidylaminomethyl) cyclohexane, 1,6-hexanediol diglycidyl ether, neopentyl glycol diglycidyl ether, ethylene glycol diglycidyl ether, propylene glycol diglycidyl ether, polyethylene glycol diglycidyl ether, polypropylene glycol diglycidyl ether, sorbitol polyglycidyl ether, glycerol polyglycidyl ether , Pentaerythritol polyglycidyl ether, polyglycerol polyglycidyl ether, sorbitan polyglycidyl ether, trimethylolpropane poly In addition to lysidyl ether, a
  • the usage-amount of a crosslinking agent in particular is not restrict
  • the amount of the crosslinking agent used is, for example, usually 7 parts by weight or less (for example, 0.05 parts by weight) with respect to 100 parts by weight of the polymer component (particularly, the polymer having a functional group at the molecular chain end). To 7 parts by weight).
  • the amount of the crosslinking agent used is more than 7 parts by weight based on 100 parts by weight of the polymer component, the adhesive force is lowered, which is not preferable.
  • the amount of crosslinking agent used is preferably 0.05 parts by weight or more with respect to 100 parts by weight of the polymer component.
  • the semiconductor back film is preferably colored. As a result, excellent marking properties and appearance can be exhibited, and a semiconductor device having an added-value appearance can be obtained. Thus, since the colored film for semiconductor back surface has excellent marking properties, the film for semiconductor back surface is formed on the surface of the semiconductor element or the non-circuit surface side of the semiconductor device using the semiconductor element. Accordingly, by using various marking methods such as a printing method and a laser marking method, marking can be performed and various information such as character information and graphic information can be given. In particular, by controlling the color of coloring, information (character information, graphic information, etc.) given by marking can be visually recognized with excellent visibility.
  • various marking methods such as a printing method and a laser marking method
  • the film for semiconductor back surface is colored, the dicing tape and the film for semiconductor back surface can be easily distinguished, and workability and the like can be improved. Further, for example, as a semiconductor device, it is possible to color-code according to products.
  • the color exhibited by coloring is not particularly limited, but is preferably a dark color such as black, blue, red, etc., particularly black It is preferable that
  • the dark basically, L * a * b * L * is defined by a color system, 60 or less (0 to 60) [preferably 50 or less (0 to 50) More preferably, it means a dark color of 40 or less (0 to 40)].
  • L * a * b * L * defined by the color system is 35 or less (0 to 35) [preferably 30 or less (0 to 30), more preferably 25 This means a blackish color which is (0 to 25) below.
  • a * and b * defined in the L * a * b * color system can be appropriately selected according to the value of L * .
  • a * and b * for example, both are preferably ⁇ 10 to 10, more preferably ⁇ 5 to 5, particularly in the range of ⁇ 3 to 3 (in particular, 0 or almost 0). Is preferred.
  • L * , a * , and b * defined in the L * a * b * color system are color difference meters (trade name “CR-200” manufactured by Minolta Co .; color difference meter). It is calculated
  • the L * a * b * color system is a color space recommended by the International Commission on Illumination (CIE) in 1976, and is a color space called the CIE 1976 (L * a * b * ) color system. It means that.
  • the L * a * b * color system is defined in JIS Z 8729 in the Japanese Industrial Standard.
  • a color material (colorant) can be used according to the target color.
  • a color material various dark color materials such as a black color material, a blue color material, and a red color material can be suitably used, and a black color material is particularly suitable.
  • the color material any of a pigment, a dye and the like may be used. Color materials can be used alone or in combination of two or more.
  • the dye any form of dyes such as acid dyes, reactive dyes, direct dyes, disperse dyes, and cationic dyes can be used.
  • the form of the pigment is not particularly limited, and can be appropriately selected from known pigments.
  • the dye when a dye is used as a coloring material, the dye is dissolved or uniformly dispersed in the semiconductor back film, so that the film for semiconductor back (and hence dicing tape) having a uniform or almost uniform coloring density is obtained.
  • Integrated film for semiconductor back surface can be easily manufactured. Therefore, when a dye is used as the coloring material, the film for semiconductor back surface in the dicing tape-integrated film for semiconductor back surface can make the coloring density uniform or almost uniform, and can improve the marking property and appearance.
  • the black color material is not particularly limited, and can be appropriately selected from, for example, inorganic black pigments and black dyes.
  • a black color material a color material mixture in which a cyan color material (blue-green color material), a magenta color material (red purple color material) and a yellow color material (yellow color material) are mixed. It may be.
  • Black color materials can be used alone or in combination of two or more.
  • the black color material can be used in combination with a color material other than black.
  • the black color material for example, carbon black (furnace black, channel black, acetylene black, thermal black, lamp black, etc.), graphite (graphite), copper oxide, manganese dioxide, azo pigment (azomethine) Azo black, etc.), aniline black, perylene black, titanium black, cyanine black, activated carbon, ferrite (nonmagnetic ferrite, magnetic ferrite, etc.), magnetite, chromium oxide, iron oxide, molybdenum disulfide, chromium complex, complex oxide black Examples thereof include dyes and anthraquinone organic black dyes.
  • black color material C.I. I. Solvent Black 3, 7, 22, 27, 29, 34, 43, 70, C.I. I. Direct Black 17, 19, 19, 22, 32, 38, 51, 71, C.I. I. Acid Black 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154C.
  • Black dyes such as Disperse Black 1, 3, 10, and 24;
  • Black pigments such as CI Pigment Black 1 and 7 can also be used.
  • Examples of such a black color material include a product name “Oil Black BY”, a product name “OilBlack BS”, a product name “OilBlack HBB”, a product name “Oil Black 803”, a product name “Oil Black 860”, Product name “Oil Black 5970 “, trade name” Oil Black 5906 “, trade name” Oil Black 5905 “(manufactured by Orient Chemical Co., Ltd.) and the like are commercially available.
  • color materials other than black color materials include cyan color materials, magenta color materials, and yellow color materials.
  • cyan color materials include C.I. I. Solvent Blue 25, 36, 60, 70, 93, 95; I. Cyan dyes such as Acid Blue 6 and 45; I. Pigment Blue 1, 2, 3, 15, 15: 1, 15: 2, 15: 3, 15: 3, 15: 4, 15: 5, 15: 6, 16, 16, 17 17: 1, 18, 22, 25, 56, 60, 63, 65, 66; I. Bat Blue 4; 60, C.I. I. And cyan pigments such as CI Pigment Green 7.
  • magenta dye examples include C.I. I. Solvent Red 1, 3, 8, 23, 24, 25, 27, 30, 30, 49, 52, 58, 63, 81, 82, 83, 84, the same 100, 109, 111, 121, 122; I. Disper thread 9; I. Solvent Violet 8, 13, 13, 21, and 27; C.I. I. Disperse violet 1; C.I. I. Basic Red 1, 2, 9, 9, 13, 14, 15, 17, 17, 18, 22, 23, 24, 27, 29, 32, 34, the same 35, 36, 37, 38, 39, 40; I. Basic Violet 1, 3, 7, 10, 14, 15, 21, 21, 25, 26, 27, 28 and the like.
  • magenta pigment examples include C.I. I. Pigment Red 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48: 1, 48: 2, 48: 3, 48: 4, 49, 49: 1, 50, 51, 52, 52: 2, 53: 1, 54, 55, 56, 57: 1, 58, 60, 60: 1, 63, 63: 1, 63: 2, 64, 64: 1, 67, 68, 81, 83, etc.
  • yellow color materials include C.I. I. Solvent Yellow 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 and the like yellow dyes; C.I. I. Pigment Orange 31 and 43; C.I. I.
  • Various color materials such as a cyan color material, a magenta color material, and a yellow color material can be used alone or in combination of two or more.
  • the mixing ratio (or blending ratio) of these color materials is not particularly limited, and each color material. It can be selected as appropriate according to the type and the target color.
  • the coloring form is not particularly limited.
  • the film for semiconductor back surface may be a single layer film-like material to which a colorant is added. Further, it may be a laminated film in which at least a resin layer formed of a thermosetting resin and a colorant layer are laminated.
  • the film 2 for semiconductor back surfaces is a laminated film of a resin layer and a colorant layer
  • the film 2 for semiconductor back surface of the laminated form has a laminated form of resin layer / colorant layer / resin layer. It is preferable.
  • the two resin layers on both sides of the colorant layer may be resin layers having the same composition or may be resin layers having different compositions.
  • the semiconductor back film 2 may be appropriately mixed with other additives as necessary.
  • additives include fillers (fillers), flame retardants, silane coupling agents, ion trapping agents, bulking agents, antioxidants, antioxidants, and surfactants.
  • the filler may be either an inorganic filler or an organic filler, but an inorganic filler is preferred.
  • a filler such as an inorganic filler
  • the film for semiconductor back surface 2 may be conductive or non-conductive.
  • the inorganic filler include silica, clay, gypsum, calcium carbonate, barium sulfate, alumina, beryllium oxide, silicon carbide, silicon nitride, and other ceramics, aluminum, copper, silver, gold, nickel, chromium, lead.
  • a filler can be used individually or in combination of 2 or more types. Among them, silica, particularly fused silica is suitable as the filler.
  • the average particle size of the inorganic filler is preferably in the range of 0.1 ⁇ m to 80 ⁇ m. The average particle diameter of the inorganic filler can be measured by, for example, a laser diffraction type particle size distribution measuring apparatus.
  • the blending amount of the filler is preferably 80 parts by weight or less (0 to 80 parts by weight), particularly 0 to 70 parts by weight with respect to 100 parts by weight of the organic resin component. It is preferable that
  • examples of the flame retardant include antimony trioxide, antimony pentoxide, brominated epoxy resin, and the like.
  • a flame retardant can be used individually or in combination of 2 or more types.
  • examples of the silane coupling agent include ⁇ - (3,4-epoxycyclohexyl) ethyltrimethoxysilane, ⁇ -glycidoxypropyltrimethoxysilane, ⁇ -glycidoxypropylmethyldiethoxysilane, and the like.
  • a silane coupling agent can be used individually or in combination of 2 or more types.
  • examples of the ion trapping agent include hydrotalcites and bismuth hydroxide. An ion trap agent can be used individually or in combination of 2 or more types.
  • the film for semiconductor back surface 2 is a resin composition obtained by mixing, for example, a thermosetting resin such as an epoxy resin, a thermoplastic resin such as an acrylic resin as necessary, and a solvent or other additives as necessary. It can be formed using conventional methods of preparing the product and forming it into a film-like layer. Specifically, for example, the resin composition is applied onto the pressure-sensitive adhesive layer 32 of the dicing tape, or the resin composition is applied onto an appropriate separator (such as release paper) to form a resin layer (or adhesive).
  • a film-like layer (adhesive layer) as a film for a semiconductor back surface can be formed by a method of forming a layer) and transferring (transferring) the layer onto the pressure-sensitive adhesive layer 32.
  • the resin composition may be a solution or a dispersion.
  • the film 2 for semiconductor back surfaces is formed with the resin composition containing thermosetting resins, such as an epoxy resin
  • the film for semiconductor back surfaces is a thermosetting resin in the step before applying to a semiconductor wafer. It is an uncured or partially cured state. In this case, after being applied to the semiconductor wafer (specifically, usually when the sealing material is cured in the flip chip bonding process), the thermosetting resin in the film for semiconductor back surface is completely or almost completely cured. .
  • the gel fraction of the film for semiconductor back surface is particularly limited. However, it can be appropriately selected from the range of, for example, 50% by weight or less (0% by weight to 50% by weight), preferably 30% by weight or less (0% by weight to 30% by weight), particularly 10% by weight. The following (0 to 10% by weight) is preferable.
  • the measuring method of the gel fraction of the film for semiconductor back surface can be measured by the following measuring method. ⁇ Method for measuring gel fraction> About 0.1 g from the film for semiconductor back surface is sampled and weighed accurately (weight of the sample).
  • the gel fraction of the film for semiconductor back surface can be controlled by the heating temperature and the heating time in addition to the kind and content of the resin component, the kind and content of the crosslinking agent.
  • the film for semiconductor back surface is a film-like product formed of a resin composition containing a thermosetting resin such as an epoxy resin, it can effectively exhibit adhesion to a semiconductor wafer.
  • the film for the semiconductor back surface may absorb moisture, resulting in a moisture content higher than that in the normal state.
  • water vapor may accumulate at the bonding interface between the semiconductor back film 2 and the semiconductor wafer or its processed body (semiconductor), and floating may occur. Therefore, as a film for semiconductor back surface, by providing a core material with high moisture permeability on both sides, water vapor diffuses and this problem can be avoided. From such a viewpoint, a multilayer structure in which the film for semiconductor back surface 2 is formed on one surface or both surfaces of the core material may be used as the film for semiconductor back surface.
  • the core material examples include a film (for example, a polyimide film, a polyester film, a polyethylene terephthalate film, a polyethylene naphthalate film, and a polycarbonate film), a resin substrate reinforced with glass fibers or plastic non-woven fibers, a silicon substrate, a glass substrate, or the like. Is mentioned.
  • the thickness of the semiconductor back film 2 is not particularly limited, but can be appropriately selected from a range of about 2 ⁇ m to 200 ⁇ m, for example. Further, the thickness is preferably about 4 ⁇ m to 160 ⁇ m, more preferably about 6 ⁇ m to 100 ⁇ m, and particularly preferably about 10 ⁇ m to 80 ⁇ m.
  • the tensile storage elastic modulus at 23 ° C. in the uncured state of the film 2 for semiconductor back surface is preferably 1 GPa or more (for example, 1 GPa to 50 GPa), more preferably 2 GPa or more, particularly 3 GPa or more. Is preferred.
  • the semiconductor chip is peeled from the adhesive layer 32 of the dicing tape together with the semiconductor back surface film 2, and then the semiconductor back surface film 2 is placed on the support, When transporting or the like, it is possible to effectively suppress or prevent the semiconductor back film from sticking to the support.
  • the said support body says the top tape in a carrier tape, a bottom tape, etc., for example.
  • the film 2 for semiconductor back surfaces is formed with the resin composition containing a thermosetting resin
  • the thermosetting resin is usually in an uncured or partially cured state as described above
  • the semiconductor back surface The elastic modulus at 23 ° C. of the film for use is usually the elastic modulus at 23 ° C. when the thermosetting resin is uncured or partially cured.
  • the film for semiconductor back surface 2 may be a single layer or a laminated film in which a plurality of layers are laminated.
  • the tensile storage modulus at 23 ° C. in the uncured state is a laminated film. It may be in the range of 1 GPa or more (for example, 1 GPa to 50 GPa) as a whole.
  • the tensile storage modulus (23 ° C.) of the film for semiconductor back surface in the uncured state is the type of resin component (thermoplastic resin, thermosetting resin) and the content thereof, the type of filler such as silica filler, It can be controlled by its content.
  • the laminated form may be, for example, a wafer adhesive layer and a laser.
  • a laminated form composed of a mark layer can be exemplified.
  • other layers (intermediate layer, light blocking layer, reinforcing layer, colored layer, substrate layer, electromagnetic wave blocking layer, heat conducting layer, adhesive layer, etc.) ) May be provided.
  • the wafer adhesive layer is a layer that exhibits excellent adhesion (adhesiveness) to the wafer, and is a layer that contacts the back surface of the wafer.
  • the laser mark layer is a layer that exhibits excellent laser marking properties, and is a layer that is used when laser marking is performed on the back surface of a semiconductor chip.
  • the tensile storage elastic modulus was not laminated on the dicing tape 3, but an uncured semiconductor back film 2 was prepared, and a dynamic viscoelasticity measuring device “Solid Analyzer RS A2” manufactured by Rheometric was used.
  • the tension mode the sample width: 10 mm, the sample length: 22.5 mm, the sample thickness: 0.2 mm, the frequency: 1 Hz, the heating rate: 10 ° C./min, a predetermined temperature under a nitrogen atmosphere ( 23 ° C.) and the obtained tensile storage modulus was obtained.
  • the semiconductor back film 2 is preferably protected on at least one surface by a separator (release liner) (not shown).
  • a separator may be provided only on one surface of the film for semiconductor back surface, while in the case of a film for semiconductor back surface that is not integrated with the dicing tape, A separator may be provided on one or both sides of the film for semiconductor back surface.
  • the separator has a function as a protective material for protecting the film for semiconductor back surface until it is practically used.
  • the separator can be further used as a support base material when the semiconductor back surface film 2 is transferred to the adhesive layer 32 on the base material of the dicing tape.
  • the separator is peeled off when the semiconductor wafer is stuck on the film for semiconductor back surface.
  • the separator it is also possible to use polyethylene, polypropylene, plastic films (polyethylene terephthalate, etc.), paper or the like whose surface is coated with a release agent such as a fluorine release agent or a long-chain alkyl acrylate release agent.
  • the separator can be formed by a conventionally known method. Further, the thickness of the separator is not particularly limited.
  • the semiconductor back surface film 2 When the semiconductor back surface film 2 is not laminated on the dicing tape 3, the semiconductor back surface film 2 is wound in a roll using one separator having a release layer on both sides, and the release layer is provided on both sides. It may be protected by the separator which has, and may be protected by the separator which has a peeling layer in at least one surface.
  • the light transmittance (visible light transmittance) of visible light (wavelength: 400 nm to 800 nm) in the film 2 for semiconductor back surface is not particularly limited, but is, for example, in the range of 20% or less (0% to 20%). It is preferably 10% or less (0% to 10%), particularly preferably 5% or less (0% to 5%). If the visible light transmittance of the film 2 for semiconductor back surface is larger than 20%, the semiconductor element may be adversely affected by the passage of light.
  • the visible light transmittance (%) depends on the type and content of the resin component of the film 2 for semiconductor back surface, the type and content of colorant (pigment, dye, etc.), the content of inorganic filler, etc. Can be controlled.
  • the visible light transmittance (%) of the film 2 for semiconductor back surface can be measured as follows. That is, a single film for semiconductor back surface 2 having a thickness (average thickness) of 20 ⁇ m is produced. Next, the film for semiconductor back surface 2 was irradiated with visible light having a wavelength of 400 nm to 800 nm [apparatus: visible light generator manufactured by Shimadzu Corporation (trade name “ABSORPTION SPECTRO PHOTOMETR”)] at a predetermined intensity and transmitted. Measure the intensity of visible light. Furthermore, the value of visible light transmittance can be determined from the intensity change before and after the visible light passes through the film 2 for semiconductor back surface.
  • the visible light transmittance (%; wavelength: 20 ⁇ m) of the film 2 for semiconductor back surface is 20% by the value of the visible light transmittance (%; wavelength: 400 nm to 800 nm) of the film 2 for semiconductor back surface. 400 nm to 800 nm) can also be derived.
  • the visible light transmittance (%) in the case of the film 2 for semiconductor back surfaces of 20 micrometers is calculated
  • required, the film for semiconductor back surfaces which concerns on this invention is limited to the thing of thickness 20 micrometers. is not.
  • the moisture absorption rate is lower. Specifically, the moisture absorption rate is preferably 1% by weight or less, more preferably 0.8% by weight or less. By making the moisture absorption rate 1% by weight or less, the laser marking property can be improved. Further, for example, in the reflow process, it is possible to suppress or prevent the generation of voids between the film for semiconductor back surface 2 and the semiconductor element.
  • the said moisture absorption is the value computed by the weight change before and behind leaving the film 2 for semiconductor back surfaces in the atmosphere of temperature 85 degreeC and relative humidity 85% RH for 168 hours.
  • the moisture absorption rate is under an atmosphere of a temperature of 85 ° C. and a relative humidity of 85% RH with respect to the film for semiconductor back surface after thermosetting. Means the value when left for 168 hours. Moreover, the said moisture absorption rate can be adjusted by changing the addition amount of an inorganic filler, for example.
  • the weight reduction rate (weight reduction ratio) of the film 2 for semiconductor back surface after the heat treatment is preferably 1% by weight or less, and more preferably 0.8% by weight or less.
  • the conditions for the heat treatment are, for example, a heating temperature of 250 ° C. and a heating time of 1 hour.
  • the weight reduction rate can be adjusted, for example, by adding an inorganic substance that can reduce the generation of cracks during lead-free solder reflow.
  • the said weight decreasing rate is heating temperature 250 degreeC with respect to the film for semiconductor back surfaces after thermosetting, and heating time 1 hour. Means the value when heated under the conditions of
  • the dicing tape 3 is configured by forming an adhesive layer 32 on a base material 31.
  • the dicing tape 3 should just have the structure by which the base material 31 and the adhesive layer 32 were laminated
  • the substrate support substrate
  • the substrate 31 preferably has a radiation transparency.
  • the substrate 31 examples include paper-based substrates such as paper; fiber-based substrates such as cloth, nonwoven fabric, felt, and net; metal-based substrates such as metal foils and metal plates; plastic films and sheets Plastic base materials; Rubber base materials such as rubber sheets; Foams such as foam sheets, and laminates thereof [particularly, laminates of plastic base materials and other base materials, and plastic films (or sheets) An appropriate thin leaf body such as a laminated body of each other] can be used.
  • a plastic substrate such as a plastic film or sheet can be suitably used as the substrate.
  • plastic material examples include olefin resins such as polyethylene (PE), polypropylene (PP), and ethylene-propylene copolymer; ethylene-vinyl acetate copolymer (EVA), ionomer resin, ethylene- Copolymers containing ethylene as a monomer component such as (meth) acrylic acid copolymers and ethylene- (meth) acrylic acid ester (random, alternating) copolymers; polyethylene terephthalate (PET), polyethylene naphthalate (PEN), Polyester such as polybutylene terephthalate (PBT); Acrylic resin; Polyvinyl chloride (PVC); Polyurethane; Polycarbonate; Polyphenylene sulfide (PPS); Amide resin such as polyamide (nylon) and wholly aromatic polyamide (aramid); Ether ether ketone (PEEK); polyimides; polyetherimides; polyvinylidene chloride; ABS (acrylonitrile - butadiene -
  • the material of the base material 31 includes a polymer such as a crosslinked body of the resin.
  • the plastic film may be used unstretched or may be uniaxially or biaxially stretched as necessary. According to the resin sheet imparted with heat shrinkability by stretching or the like, the adhesive area between the pressure-sensitive adhesive layer 32 and the semiconductor back surface film 2 is reduced by thermally shrinking the base material 31 after dicing, The collection can be facilitated.
  • the surface of the base material 31 is chemically treated by conventional surface treatments such as chromic acid treatment, ozone exposure, flame exposure, high piezoelectric impact exposure, ionizing radiation treatment, etc. in order to improve adhesion and retention with adjacent layers.
  • a physical treatment or a coating treatment with a primer for example, an adhesive substance described later can be performed.
  • the base material 31 can be appropriately selected from the same type or different types, and can be used by blending several types as necessary.
  • the base material 31 is provided with a vapor-deposited layer of a conductive material having a thickness of about 30 to 500 mm made of a metal, an alloy, an oxide of these, or the like on the base material 31 in order to impart an antistatic ability. be able to.
  • the base material 31 may be a single layer or a multilayer of two or more types.
  • the thickness of the base material 31 is not particularly limited and can be appropriately selected according to strength, flexibility, purpose of use, and the like, for example, generally 1000 ⁇ m or less (for example, 1 ⁇ m to 1000 ⁇ m), preferably 10 ⁇ m to 500 ⁇ m, more preferably 20 ⁇ m to 300 ⁇ m, particularly about 30 ⁇ m to 200 ⁇ m, but is not limited thereto.
  • the base material 31 includes various additives (coloring agent, filler, plasticizer, anti-aging agent, antioxidant, surfactant, flame retardant, etc.) as long as the effects of the present invention are not impaired. It may be.
  • the pressure-sensitive adhesive layer 32 is formed of a pressure-sensitive adhesive and has adhesiveness.
  • Such an adhesive is not particularly limited, and can be appropriately selected from known adhesives.
  • examples of the adhesive include acrylic adhesive, rubber adhesive, vinyl alkyl ether adhesive, silicone adhesive, polyester adhesive, polyamide adhesive, urethane adhesive, fluorine Type adhesives, styrene-diene block copolymer adhesives, and known adhesives such as a creep property-improving adhesive in which a hot-melt resin having a melting point of about 200 ° C.
  • an adhesive having the above characteristics can be appropriately selected and used.
  • a pressure sensitive adhesive a radiation curable pressure sensitive adhesive (or energy ray curable pressure sensitive adhesive) or a thermally expandable pressure sensitive adhesive can be used.
  • An adhesive can be used individually or in combination of 2 or more types.
  • an acrylic pressure-sensitive adhesive or a rubber-based pressure-sensitive adhesive can be preferably used, and an acrylic pressure-sensitive adhesive is particularly preferable.
  • an acrylic adhesive an acrylic adhesive based on an acrylic polymer (homopolymer or copolymer) using one or more (meth) acrylic acid alkyl esters as monomer components. Agents.
  • Examples of the (meth) acrylic acid alkyl ester in the acrylic pressure-sensitive adhesive include, for example, methyl (meth) acrylate, ethyl (meth) acrylate, propyl (meth) acrylate, isopropyl (meth) acrylate, and (meth) acrylic.
  • the (meth) acrylic acid alkyl ester is preferably a (meth) acrylic acid alkyl ester having an alkyl group having 4 to 18 carbon atoms.
  • the alkyl group of the (meth) acrylic acid alkyl ester may be either linear or branched.
  • the said acrylic polymer is another monomer component (for example) copolymerizable with the said (meth) acrylic-acid alkylester as needed for the purpose of modification
  • a unit corresponding to the copolymerizable monomer component may be included.
  • copolymerizable monomer components include (meth) acrylic acid (acrylic acid, methacrylic acid), carboxyl such as carboxyethyl acrylate, carboxypentyl acrylate, itaconic acid, maleic acid, fumaric acid, and crotonic acid.
  • Acid anhydride group-containing monomer such as maleic anhydride, itaconic anhydride; hydroxyethyl (meth) acrylate, hydroxypropyl (meth) acrylate, hydroxybutyl (meth) acrylate, hydroxy (meth) acrylate Hydroxyl group-containing monomers such as hexyl, hydroxyoctyl (meth) acrylate, hydroxydecyl (meth) acrylate, hydroxylauryl (meth) acrylate, (4-hydroxymethylcyclohexyl) methyl methacrylate; styrene sulfonic acid, Sulfonic acid group-containing monomers such as rylsulfonic acid, 2- (meth) acrylamide-2-methylpropanesulfonic acid, (meth) acrylamidepropanesulfonic acid, sulfopropyl (meth) acrylate, (meth) acryloyloxynaphthalenes
  • Succinimide monomers such as N-imide
  • glycol-based acrylic ester monomers such as (meth) acrylic acid polyethylene glycol, (meth) acrylic acid polypropylene glycol, (meth) acrylic acid methoxyethylene glycol, (meth) acrylic acid methoxypolypropylene glycol
  • Acrylic acid ester monomer having heterocycle such as tetrahydrofurfuryl acrylate, fluorine (meth) acrylate, silicone (meth) acrylate, halogen atom, silicon atom, etc .
  • a radiation curable pressure sensitive adhesive or energy beam curable pressure sensitive adhesive
  • examples of the radiation curable pressure sensitive adhesive include a radical reactive carbon-carbon double bond having a polymer side chain or main chain.
  • Intrinsic radiation curable adhesives that use polymers in the chain or at the end of the main chain as the base polymer, and radiation curable adhesives that contain UV-curable monomer or oligomer components in the adhesive It is done.
  • the heat-expandable adhesive as an adhesive
  • the heat-expandable adhesive containing an adhesive and a foaming agent especially heat-expandable microsphere
  • the pressure-sensitive adhesive layer 32 has various additives (for example, a tackifier resin, a colorant, a thickener, a bulking agent, a filler, a plasticizer, and an anti-aging agent as long as the effects of the present invention are not impaired. , Antioxidants, surfactants, cross-linking agents, etc.).
  • additives for example, a tackifier resin, a colorant, a thickener, a bulking agent, a filler, a plasticizer, and an anti-aging agent as long as the effects of the present invention are not impaired. , Antioxidants, surfactants, cross-linking agents, etc.).
  • the crosslinking agent is not particularly limited, and a known crosslinking agent can be used. Specifically, as the crosslinking agent, an isocyanate crosslinking agent, an epoxy crosslinking agent, a melamine crosslinking agent, a peroxide crosslinking agent, a urea crosslinking agent, a metal alkoxide crosslinking agent, a metal chelate crosslinking agent. , Metal salt crosslinking agents, carbodiimide crosslinking agents, oxazoline crosslinking agents, aziridine crosslinking agents, amine crosslinking agents, and the like, and isocyanate crosslinking agents and epoxy crosslinking agents are preferred.
  • a crosslinking agent can be used individually or in combination of 2 or more types. In addition, the usage-amount of a crosslinking agent is not restrict
  • isocyanate-based crosslinking agent examples include lower aliphatic polyisocyanates such as 1,2-ethylene diisocyanate, 1,4-butylene diisocyanate, and 1,6-hexamethylene diisocyanate; cyclopentylene diisocyanate, cyclohexylene diisocyanate, Cycloaliphatic polyisocyanates such as isophorone diisocyanate, hydrogenated tolylene diisocyanate, hydrogenated xylene diisocyanate; 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 4,4'- Aromatic polyisocyanates such as diphenylmethane diisocyanate and xylylene diisocyanate, and the like, and trimethylolpropane / tolylene diisocyanate trimer adduct [Nippon Polyurethane Industry Co., Ltd.
  • epoxy crosslinking agent examples include N, N, N ′, N′-tetraglycidyl-m-xylenediamine, diglycidylaniline, 1,3-bis (N, N-glycidylaminomethyl) cyclohexane, 1,6-hexanediol diglycidyl ether, neopentyl glycol diglycidyl ether, ethylene glycol diglycidyl ether, propylene glycol diglycidyl ether, polyethylene glycol diglycidyl ether, polypropylene glycol diglycidyl ether, sorbitol polyglycidyl ether, glycerol polyglycidyl ether , Pentaerythritol polyglycidyl ether, polyglycerol polyglycidyl ether, sorbitan polyglycidyl ether, trimethylolpropane poly In addition to lysidyl ether, a
  • the pressure-sensitive adhesive layer 32 is formed by using, for example, a conventional method of forming a sheet-like layer by mixing a pressure-sensitive adhesive (pressure-sensitive adhesive) and, if necessary, a solvent or other additives. be able to. Specifically, for example, a method of applying a mixture containing a pressure-sensitive adhesive and, if necessary, a solvent and other additives onto the base material 31, and applying the mixture onto an appropriate separator (such as a release paper)
  • the pressure-sensitive adhesive layer 32 can be formed by a method in which the pressure-sensitive adhesive layer 32 is formed and transferred (transferred) onto the substrate 31.
  • the thickness of the adhesive layer 32 is not particularly limited, and is, for example, about 5 ⁇ m to 300 ⁇ m (preferably 5 ⁇ m to 200 ⁇ m, more preferably 5 ⁇ m to 100 ⁇ m, particularly preferably 7 ⁇ m to 50 ⁇ m). When the thickness of the pressure-sensitive adhesive layer 32 is within the above range, an appropriate pressure-sensitive adhesive force can be exhibited.
  • the pressure-sensitive adhesive layer 32 may be either a single layer or multiple layers.
  • the adhesive force (23 ° C., peel angle 180 °, peel speed 300 mm / min) of the adhesive layer 32 of the dicing tape 3 to the flip chip type semiconductor back film 2 is in the range of 0.02 N / 20 mm to 10 N / 20 mm.
  • a range of 0.05 N / 20 mm to 5 N / 20 mm is more preferable.
  • the flip chip type semiconductor back film 2 and the dicing tape integrated semiconductor back film 1 can be provided with an antistatic ability.
  • the antistatic ability is imparted by a method of adding an antistatic agent or a conductive substance to the base material 31, the adhesive layer 32 or the semiconductor backside film 2, a conductive layer comprising a charge transfer complex or a metal film to the base material 31. It can be performed by an appropriate method, such as a method of attaching a mark.
  • a method in which impurity ions that may change the quality of the semiconductor wafer are less likely to be generated is preferable.
  • a conductive substance (conductive filler) blended for the purpose of imparting conductivity and improving thermal conductivity spherical, needle-like, and flaky shapes such as silver, aluminum, gold, copper, nickel, and conductive alloys
  • metal powders, metal oxides such as alumina, amorphous carbon black, and graphite examples thereof include metal powders, metal oxides such as alumina, amorphous carbon black, and graphite.
  • the film 2 for a semiconductor back surface is non-conductive from the viewpoint of preventing electrical leakage.
  • the film 2 for flip chip type semiconductor back surfaces and the film 1 for semiconductor back surfaces integrated with a dicing tape may be formed in a form wound in a roll shape, or formed in a form in which sheets (films) are laminated. May be.
  • it rolls in the state which protected the laminated body of the film 2 for semiconductor back surfaces, or the film 2 for semiconductor back surfaces, and the dicing tape 3 with the separator as needed.
  • It can be produced as a film 2 for semiconductor back surface or a film 1 for semiconductor back surface integrated with dicing tape in a state or form wound in a roll shape.
  • a base material 31 As the dicing tape-integrated film for semiconductor back surface 1 in a state or form wound in a roll shape, a base material 31, an adhesive layer 32 formed on one surface of the base material 31, and the adhesive You may be comprised with the film for semiconductor back surfaces formed on the agent layer 32, and the peeling process layer (back process layer) formed in the other surface of the said base material 31.
  • FIG. 1 As the dicing tape-integrated film for semiconductor back surface 1 in a state or form wound in a roll shape, a base material 31, an adhesive layer 32 formed on one surface of the base material 31, and the adhesive You may be comprised with the film for semiconductor back surfaces formed on the agent layer 32, and the peeling process layer (back process layer) formed in the other surface of the said base material 31.
  • the thickness of the dicing tape-integrated film for semiconductor back surface 1 (the thickness of the film for semiconductor back surface and the total thickness of the dicing tape composed of the base material 31 and the adhesive layer 32) is, for example, 8 ⁇ m to 1500 ⁇ m.
  • the range is preferably 20 ⁇ m to 850 ⁇ m (more preferably 31 ⁇ m to 500 ⁇ m, particularly preferably 47 ⁇ m to 330 ⁇ m).
  • the ratio of the thickness of the film for semiconductor back surface 2 to the thickness of the adhesive layer 32 of the dicing tape 3, the thickness of the film for semiconductor back surface 2, and the thickness of the dicing tape 3 By controlling the ratio with the thickness (total thickness of the base material 31 and the adhesive layer 32), the dicing property during the dicing process, the picking property during the pick-up process, etc. can be improved, and the dicing tape integrated semiconductor
  • the back film 1 can be effectively used in a semiconductor wafer dicing process to a semiconductor chip flip chip bonding process.
  • the base material 31 can be formed by a conventionally known film forming method.
  • the film forming method include a calendar film forming method, a casting method in an organic solvent, an inflation extrusion method in a closed system, a T-die extrusion method, a co-extrusion method, and a dry lamination method.
  • the pressure-sensitive adhesive composition is applied on the substrate 31 and dried (heat-crosslinked as necessary) to form the pressure-sensitive adhesive layer 32.
  • the coating method include roll coating, screen coating, and gravure coating.
  • the pressure-sensitive adhesive layer composition may be applied directly to the base material 31 to form the pressure-sensitive adhesive layer 32 on the base material 31.
  • a release paper or the like that has been subjected to a release treatment on the surface of the pressure-sensitive adhesive composition.
  • the pressure-sensitive adhesive layer 32 may be transferred to the substrate 31 after being applied to the substrate. Thereby, the dicing tape 3 in which the adhesive layer 32 is formed on the base material 31 is produced.
  • the forming material for forming the film 2 for the semiconductor back surface is applied on the release paper so that the thickness after drying becomes a predetermined thickness, and further dried under predetermined conditions (in the case where thermosetting is necessary, If necessary, heat treatment is performed and drying is performed to form a coating layer.
  • the semiconductor back surface film 2 is formed on the pressure-sensitive adhesive layer 32.
  • it dries on predetermined conditions (In the case where thermosetting is required, it heat-processes as needed.
  • the film for semiconductor back surface 2 can also be formed on the pressure-sensitive adhesive layer 32 by applying and drying.
  • the dicing tape-integrated film for semiconductor back surface 1 according to the present invention can be obtained.
  • heat-curing when heat-curing when forming the film 2 for semiconductor back surfaces, it is important to perform heat-curing to such an extent that it will be in the state of partial hardening, However Preferably heat-curing is not performed.
  • the dicing tape-integrated film for semiconductor back surface 1 of the present invention can be suitably used for manufacturing a semiconductor device having a flip chip bonding process. That is, the dicing tape-integrated film for semiconductor back surface 1 of the present invention is used when manufacturing a flip-chip mounted semiconductor device, and the film for semiconductor back surface of the dicing tape-integrated film for semiconductor back surface 1 is formed on the back surface of the semiconductor chip.
  • a flip-chip mounted semiconductor device is manufactured in a state or form in which 2 is adhered.
  • the dicing tape-integrated film for semiconductor back surface 1 of the present invention is applied to a flip-chip mounted semiconductor device (a semiconductor device in a state or form in which the semiconductor chip is fixed to an adherend such as a substrate by a flip-chip bonding method). Can be used.
  • the semiconductor back film 2 is a flip chip mounted semiconductor device (in a state where the semiconductor chip is fixed to an adherend such as a substrate or the like by a flip chip bonding method, similarly to the dicing tape integrated semiconductor back film 1. It can be used for the semiconductor device of the embodiment
  • the semiconductor wafer is not particularly limited as long as it is a known or commonly used semiconductor wafer, and can be appropriately selected from semiconductor wafers of various materials.
  • a silicon wafer can be suitably used as the semiconductor wafer.
  • FIG. 2 (a) to 2 (d) are schematic cross-sectional views showing a method of manufacturing a semiconductor device when the dicing tape-integrated film for semiconductor back surface 1 is used.
  • the semiconductor device manufacturing method can manufacture a semiconductor device using the dicing tape-integrated film for semiconductor back surface 1. Specifically, a step of attaching a semiconductor wafer on the dicing tape-integrated film for semiconductor back surface, a step of dicing the semiconductor wafer, a step of picking up a semiconductor element obtained by dicing, and the semiconductor element And at least a flip-chip connection process on the adherend.
  • a semiconductor device can be manufactured by the method according to the manufacturing method of the semiconductor device at the time of using the film 1 for semiconductor back surfaces integrated with a dicing tape.
  • the semiconductor back surface film 2 can be used as a dicing tape-integrated film for semiconductor back surface, which is bonded to a dicing tape and integrated with the dicing tape.
  • the manufacturing method of the semiconductor device using the film for semiconductor back surface 2 further includes the step of the method for manufacturing the film for semiconductor back surface integrated with the dicing tape, and further includes a film for semiconductor back surface and a dicing tape. And a dicing tape pressure-sensitive adhesive layer in contact with each other.
  • the film 2 for a semiconductor back surface can be used by being attached to a semiconductor wafer without being integrated with a dicing tape.
  • the manufacturing method of the semiconductor device using the film for semiconductor back surface 2 includes a step of attaching a semiconductor wafer on the film for dicing tape integrated semiconductor back surface in the method for manufacturing the film for semiconductor back integrated dicing tape, A process of adhering a film for semiconductor back surface to a semiconductor wafer, a process of adhering a dicing tape to a film for semiconductor back surface adhered to a semiconductor wafer in a form in which the film for semiconductor back surface and the adhesive layer of the dicing tape are in contact with each other
  • the manufacturing method is as follows.
  • the film 2 for a semiconductor back surface can be used by being attached to a semiconductor chip obtained by dividing a semiconductor wafer.
  • a method for manufacturing a semiconductor device using the film for semiconductor back surface 2 includes, for example, a step of sticking a dicing tape to a semiconductor wafer, a step of dicing the semiconductor wafer, and a semiconductor element obtained by dicing.
  • the manufacturing method may include at least a step of performing a flip-chip connection of the semiconductor element on the adherend, and a step of attaching a film for semiconductor back surface to the semiconductor element.
  • a separator arbitrarily provided on the film 2 for semiconductor back surface of the film 1 for semiconductor back surface integrated with dicing tape is appropriately peeled off, and the film 2 for semiconductor back surface is formed.
  • the semiconductor wafer 4 is attached, and this is adhered and held and fixed (mounting process).
  • the film 2 for semiconductor back surface is in an uncured state (including a semi-cured state).
  • the dicing tape-integrated film for semiconductor back surface 1 is attached to the back surface of the semiconductor wafer 4.
  • the back surface of the semiconductor wafer 4 means a surface opposite to the circuit surface (also referred to as a non-circuit surface or a non-electrode forming surface).
  • the sticking method is not specifically limited, the method by pressure bonding is preferable.
  • the crimping is usually performed while pressing with a pressing means such as a crimping roll.
  • the semiconductor wafer 4 is diced. As a result, the semiconductor wafer 4 is cut into a predetermined size and divided into pieces (small pieces), whereby the semiconductor chip 5 is manufactured. Dicing is performed according to a conventional method from the circuit surface side of the semiconductor wafer 4, for example. Further, in this step, for example, a cutting method called full cut in which cutting is performed up to the dicing tape-integrated film for semiconductor back surface 1 can be employed. It does not specifically limit as a dicing apparatus used at this process, A conventionally well-known thing can be used.
  • the semiconductor wafer 4 is bonded and fixed with excellent adhesion by the dicing tape-integrated semiconductor back surface film 1 having the semiconductor back surface film, chip chipping and chip jumping can be suppressed, and the semiconductor wafer 4 is damaged. Can also be suppressed.
  • the film 2 for semiconductor back surface is formed with the resin composition containing an epoxy resin, even if it cut
  • the expanding can be performed using a conventionally known expanding apparatus.
  • the expander supports a donut-shaped outer ring capable of pushing down the dicing tape-integrated semiconductor back film 1 through the dicing ring, and a dicing tape-integrated semiconductor back film having a smaller diameter than the outer ring. And an inner ring.
  • the semiconductor chip 5 is picked up as shown in FIG.
  • the film 2 is peeled off from the dicing tape 3.
  • the pickup method is not particularly limited, and various conventionally known methods can be employed. For example, a method of pushing up individual semiconductor chips 5 from the substrate 31 side of the dicing tape-integrated film for semiconductor back surface 1 with a needle and picking up the pushed-up semiconductor chips 5 with a pickup device or the like can be mentioned. Note that the back surface of the picked-up semiconductor chip 5 is protected by the film 2 for semiconductor back surface.
  • the picked-up semiconductor chip 5 is fixed to an adherend such as a substrate by a flip chip bonding method (flip chip mounting method).
  • the semiconductor chip 5 is always placed on the adherend 6 such that the circuit surface (also referred to as a surface, a circuit pattern formation surface, an electrode formation surface, etc.) of the semiconductor chip 5 faces the adherend 6.
  • the circuit surface also referred to as a surface, a circuit pattern formation surface, an electrode formation surface, etc.
  • the bump 51 formed on the circuit surface side of the semiconductor chip 5 is brought into contact with a bonding conductive material (solder or the like) 61 attached to the connection pad of the adherend 6 while pressing the conductive material.
  • the semiconductor chip 5 and the adherend 6 By melting, it is possible to secure electrical continuity between the semiconductor chip 5 and the adherend 6 and fix the semiconductor chip 5 to the adherend 6 (flip chip bonding step). At this time, a gap is formed between the semiconductor chip 5 and the adherend 6, and the air gap distance is generally about 30 ⁇ m to 300 ⁇ m. After the flip chip bonding (flip chip connection) of the semiconductor chip 5 on the adherend 6, the facing surface and the gap between the semiconductor chip 5 and the adherend 6 are cleaned, and a sealing material (sealing) is placed in the gap. It is important to seal by filling with a stop resin or the like.
  • various substrates such as a lead frame and a circuit substrate (such as a wiring circuit substrate) can be used.
  • the material of such a substrate is not particularly limited, and examples thereof include a ceramic substrate and a plastic substrate.
  • the plastic substrate include an epoxy substrate, a bismaleimide triazine substrate, and a polyimide substrate.
  • the material of the bump or the conductive material is not particularly limited, and for example, a tin-lead metal material, a tin-silver metal material, a tin-silver-copper metal material, a tin-zinc metal Materials, solders (alloys) such as tin-zinc-bismuth metal materials, gold metal materials, copper metal materials, and the like.
  • the conductive material is melted to connect the bumps on the circuit surface side of the semiconductor chip 5 and the conductive material on the surface of the adherend 6.
  • the temperature is usually about 260 ° C. (for example, 250 ° C. to 300 ° C.).
  • the dicing tape-integrated film for semiconductor back surface of the present invention can have heat resistance that can withstand high temperatures in the flip chip bonding process by forming the film for semiconductor back surface with an epoxy resin or the like.
  • the cleaning liquid used for the cleaning is not particularly limited, and examples thereof include an organic cleaning liquid and an aqueous cleaning liquid.
  • the film for semiconductor back surface in the dicing tape-integrated film for semiconductor back surface of the present invention has solvent resistance to the cleaning liquid, and has substantially no solubility in these cleaning liquids. Therefore, as described above, various cleaning liquids can be used as the cleaning liquid, and no special cleaning liquid is required, and cleaning can be performed by a conventional method.
  • a sealing step is performed to seal the gap between the flip chip bonded semiconductor chip 5 and the adherend 6.
  • the sealing step is performed using a sealing resin.
  • the sealing conditions at this time are not particularly limited.
  • the sealing resin is thermally cured by heating at 175 ° C. for 60 seconds to 90 seconds, but the present invention is not limited to this. For example, it can be cured at 165 ° C. to 185 ° C. for several minutes.
  • the heat treatment in this step not only the sealing resin but also the thermosetting of the semiconductor back film 2 is performed at the same time. Thereby, both sealing resin and the film 2 for semiconductor back surfaces carry out hardening shrinkage with progress of thermosetting.
  • the stress applied to the semiconductor chip 5 due to the curing shrinkage of the sealing resin can be offset or alleviated by the semiconductor back film 2 being cured and shrunk.
  • the film 2 for semiconductor back surfaces can be thermoset completely or substantially completely, and it can be made to adhere to the back surface of a semiconductor element with the outstanding adhesiveness.
  • the film for semiconductor back surface 2 according to the present invention can be thermally cured together with the sealing material in the sealing step even in an uncured state, the film for semiconductor back surface 2 is thermally cured. There is no need to add a new process.
  • the sealing resin is not particularly limited as long as it is an insulating resin (insulating resin), and can be appropriately selected from sealing materials such as known sealing resins. Is more preferable.
  • sealing resin the resin composition containing an epoxy resin etc. are mentioned, for example.
  • the epoxy resin include the epoxy resins exemplified above.
  • a thermosetting resin other than an epoxy resin such as a phenol resin
  • a thermoplastic resin may be included as a resin component. Good.
  • a phenol resin it can utilize also as a hardening
  • the semiconductor device manufactured using the dicing tape-integrated film 1 for semiconductor back surface and the film 2 for semiconductor back surface has the film for semiconductor back surface attached to the back surface of the semiconductor chip.
  • Various markings can be applied with excellent visibility.
  • marking method is a laser marking method
  • marking can be performed with an excellent contrast ratio, and various information (character information, Zuken information, etc.) applied by laser marking can be seen well. is there.
  • a well-known laser marking apparatus can be utilized.
  • the laser various lasers such as a gas laser, a solid laser, and a liquid laser can be used.
  • the gas laser is not particularly limited, and a known gas laser can be used, but a carbon dioxide laser (CO 2 laser), an excimer laser (ArF laser, KrF laser, XeCl laser, XeF laser). Etc.) are preferred.
  • the solid laser is not particularly limited, and a known solid laser can be used, but a YAG laser (Nd: YAG laser or the like) and a YVO 4 laser are preferable.
  • the semiconductor device manufactured using the dicing tape-integrated film for semiconductor back surface and the film for semiconductor back surface of the present invention is a semiconductor device mounted by a flip chip mounting method, the semiconductor device mounted by a die bonding mounting method Instead, the shape is reduced in thickness and size. For this reason, it can use suitably as various electronic devices and electronic components, or those materials and members.
  • a so-called “mobile phone” or “PHS” a so-called “mobile phone” or “PHS”
  • a small computer for example, a so-called “PDA” (personal digital assistant)
  • PDA personal digital assistant
  • Netbook a so-called “Netbook (trademark)”
  • wearable computer etc.
  • mobile phone and small electronic devices integrated with a computer
  • digital camera so-called “digital”
  • Mobile devices such as video cameras, small TVs, small game devices, small digital audio players, so-called “electronic notebooks”, so-called “electronic dictionaries”, so-called “electronic books” electronic device terminals, small digital-type watches, etc.
  • Type electronic devices may be an electronic device other than a mobile type (such as a setting type) (for example, a so-called “disc top PC”, a flat-screen TV, a recording / playback electronic device (hard disk recorder, DVD player, etc.), a projector, a micromachine, etc.) .
  • a mobile type such as a setting type
  • Examples of materials and members of electronic components or electronic devices / electronic components include so-called “CPU” members, members of various storage devices (so-called “memory”, hard disks, etc.), and the like.
  • Example 1 Preparation of flip chip type semiconductor backside film> Acrylic ester polymer based on ethyl acrylate-methyl methacrylate (trade name “Paracron W-197CM” manufactured by Negami Kogyo Co., Ltd.): 100 parts epoxy resin (trade name “Epicoat 1004” JER Corporation 117 parts, phenol resin (trade name “Millex XLC-4L” manufactured by Mitsui Chemicals): 117 parts, spherical silica (trade name “SO-25R” manufactured by Admatechs): 83 parts, dye (product) Name “OIL BLACK BS” manufactured by Orient Chemical Industry Co., Ltd .: 4 parts, heat curing catalyst (trade name “2PHZ-PW” manufactured by Shikoku Kasei Kogyo Co., Ltd.): 1.7 parts dissolved in methyl ethyl ketone to obtain a solid content A solution of the adhesive composition having a concentration of 23.6% by weight was prepared.
  • epoxy resin trade name “E
  • thermosetting shrinkage A polyethylene terephthalate film (thickness: 38 ⁇ m) was adhered to one surface of the flip chip type semiconductor back film produced in each example. In this state, the volume was measured with a ruler. Next, after heating at 165 ° C. for 2 hours, the flip-chip type semiconductor back film was peeled from the polyethylene terephthalate film, and the volume was measured with a ruler. And the shrinkage
  • Warpage amount of semiconductor package The presence or absence of warpage of the semiconductor chip was evaluated by measuring the warpage amount of the semiconductor package. That is, first, the separator was peeled from the dicing tape-integrated film for semiconductor back surface, and then a semiconductor wafer (diameter 8 inches, thickness 200 ⁇ m; silicon mirror wafer) was roll-bonded onto the film for semiconductor back surface at 70 ° C. and bonded. It was. Further, the semiconductor wafer was diced. Dicing was fully cut so as to obtain a 10 mm square chip size. Bonding conditions and dicing conditions are as follows.
  • Pasting device Trade name “MA-3000III” manufactured by Nitto Seiki Co., Ltd.
  • Pasting speed meter 10 mm / min Pasting pressure: 0.15 MPa
  • Stage temperature at the time of pasting 70 ° C
  • Dicing machine Product name “DFD-6361” manufactured by Disco Corporation Dicing ring: “2-8-1” (manufactured by Disco Corporation)
  • Dicing speed 30mm / sec Dicing blade: Z1; "203O-SE 27HCDD” manufactured by DISCO Z2: “203O-SE 27HCBB” manufactured by Disco Corporation
  • Dicing blade rotation speed Z1; 40,000 r / min Z2; 45,000 r / min Cut method: Step cut Wafer chip size: 10.0mm square
  • the dicing tape-integrated film for semiconductor back surface was pushed up with a needle from the dicing tape side, and the semiconductor chip obtained by dicing was picked up from the adhesive layer together with the flip chip type semiconductor back surface film.
  • the pickup conditions are as follows.
  • the semiconductor chip was flip-chip bonded onto a BT substrate [a substrate using BT resin (bismaleimide triazine resin) manufactured by Mitsubishi Gas Chemical Company, Inc.].
  • BT resin bismaleimide triazine resin
  • the circuit surface of the semiconductor chip is opposed to the BT substrate, and the bump formed on the circuit surface of the semiconductor chip is brought into contact with the bonding conductive material (solder) attached to the connection pad of the BT substrate and pressed. While the temperature was raised to 260 ° C., the conductive material was melted and then cooled to room temperature. Further, an underfill material as a sealing resin was injected into the gap between the semiconductor chip and the BT substrate. At this time, the thickness of the underfill (sealing material) was 20 ⁇ m. Subsequently, after heating at 165 ° C. for 2 hours, the amount of warpage of the semiconductor package was measured.
  • the semiconductor package was placed on a flat plate so that the BT substrate was on the lower side, and the height of the BT substrate floating from the flat plate, that is, the amount of warpage ( ⁇ m) was measured.
  • the measurement was performed using a contact-type surface roughness meter (Veeco, DEKTAK8) under the conditions of a measurement speed of 1.5 mm / s and a load of 1 g.
  • a case where the warpage amount was 100 ⁇ m or less was rated as “ ⁇ ”
  • a case where the warpage amount exceeded 100 ⁇ m was rated as “X”.
  • Table 1 The results are shown in Table 1 below.
  • Example 4 Preparation of flip chip type semiconductor backside film> Acrylic ester polymer based on ethyl acrylate-methyl methacrylate (trade name “Paracron W-197CM” manufactured by Negami Kogyo Co., Ltd.): 100 parts epoxy resin (trade name “Epicoat 1004” JER Corporation 98 parts, phenolic resin (trade name “Millex XLC-4L” manufactured by Mitsui Chemicals): 98 parts, spherical silica (trade name “SO-25R” manufactured by Admatex Co., Ltd.): 125 parts, dye (product) Name “OIL BLACK BS” manufactured by Orient Chemical Industry Co., Ltd .: 4 parts, heat curing catalyst (trade name “2PHZ-PW” manufactured by Shikoku Kasei Kogyo Co., Ltd.): 1.7 parts dissolved in methyl ethyl ketone to obtain a solid content A solution of the adhesive composition having a concentration of 23.6% by weight was prepared.
  • thermosetting shrinkage A polyethylene terephthalate film (thickness: 38 ⁇ m) was attached to one surface of the flip chip type semiconductor back film produced in each of the examples and comparative examples. In this state, the volume was measured with a ruler. Next, after heating at 165 ° C. for 2 hours, the flip-chip type semiconductor back film was peeled from the polyethylene terephthalate film, and the volume was measured with a ruler. And the shrinkage
  • Warpage amount of semiconductor package The presence or absence of warpage of the semiconductor chip was evaluated by measuring the warpage amount of the semiconductor package. That is, first, the separator was peeled from the dicing tape-integrated film for semiconductor back surface, and then a semiconductor wafer (diameter 8 inches, thickness 200 ⁇ m; silicon mirror wafer) was roll-bonded onto the film for semiconductor back surface at 70 ° C. and bonded. It was. Further, the semiconductor wafer was diced. Dicing was fully cut so as to obtain a 10 mm square chip size. Bonding conditions and dicing conditions are as follows.
  • Pasting device Trade name “MA-3000III” manufactured by Nitto Seiki Co., Ltd.
  • Pasting speed meter 10 mm / min Pasting pressure: 0.15 MPa
  • Stage temperature at the time of pasting 70 ° C
  • Dicing machine Product name “DFD-6361” manufactured by Disco Corporation Dicing ring: “2-8-1” (manufactured by Disco Corporation)
  • Dicing speed 30mm / sec Dicing blade: Z1; "203O-SE 27HCDD” manufactured by DISCO Z2: “203O-SE 27HCBB” manufactured by Disco Corporation
  • Dicing blade rotation speed Z1; 40,000 r / min Z2; 45,000 r / min Cut method: Step cut Wafer chip size: 10.0mm square
  • the dicing tape-integrated film for semiconductor back surface was pushed up with a needle from the dicing tape side, and the semiconductor chip obtained by dicing was picked up from the adhesive layer together with the flip chip type semiconductor back surface film.
  • the pickup conditions are as follows.
  • the semiconductor chip was flip-chip bonded onto a BT substrate [a substrate using BT resin (bismaleimide triazine resin) manufactured by Mitsubishi Gas Chemical Company, Inc.].
  • BT resin bismaleimide triazine resin
  • the circuit surface of the semiconductor chip is opposed to the BT substrate, and the bump formed on the circuit surface of the semiconductor chip is brought into contact with the bonding conductive material (solder) attached to the connection pad of the BT substrate and pressed. While the temperature was raised to 260 ° C., the conductive material was melted and then cooled to room temperature. Further, an underfill material as a sealing resin was injected into the gap between the semiconductor chip and the BT substrate. At this time, the thickness of the underfill (sealing material) was 20 ⁇ m. Subsequently, after heating at 165 ° C. for 2 hours, the amount of warpage of the semiconductor package was measured.
  • the semiconductor package was placed on a flat plate so that the BT substrate was on the lower side, and the height of the BT substrate floating from the flat plate, that is, the amount of warpage ( ⁇ m) was measured.
  • the measurement was performed using a contact-type surface roughness meter (Veeco, DEKTAK8) under the conditions of a measurement speed of 1.5 mm / s and a load of 1 g.
  • a case where the warpage amount was 100 ⁇ m or less was rated as “ ⁇ ”
  • a case where the warpage amount exceeded 100 ⁇ m was rated as “X”.
  • Table 2 The results are shown in Table 2 below.
  • thermosetting resin As can be seen from Table 2, as in Examples 3 and 4, when the content of the thermosetting resin is a film for semiconductor back surface of 40% by weight or more based on the total resin component in the film for semiconductor back surface, It was confirmed that the amount of warpage can be suppressed to 100 ⁇ m or less. On the other hand, if the content of the thermosetting resin is 37% by weight as in Comparative Example 1, the amount of warpage of the semiconductor package could not be reduced to 100 ⁇ m or less.
  • thermosetting shrinkage A polyethylene terephthalate film (thickness: 38 ⁇ m) was adhered to one surface of the flip chip type semiconductor back film produced in each example. In this state, the volume was measured with a ruler. Next, after heating at 165 ° C. for 2 hours, the flip-chip type semiconductor back film was peeled from the polyethylene terephthalate film, and the volume was measured with a ruler. And the shrinkage
  • Warpage amount of semiconductor package The presence or absence of warpage of the semiconductor chip was evaluated by measuring the warpage amount of the semiconductor package. That is, first, the separator was peeled from the dicing tape-integrated film for semiconductor back surface, and then a semiconductor wafer (diameter 8 inches, thickness 200 ⁇ m; silicon mirror wafer) was roll-bonded onto the film for semiconductor back surface at 70 ° C. and bonded. It was. Further, the semiconductor wafer was diced. Dicing was fully cut so as to obtain a 10 mm square chip size. Bonding conditions and dicing conditions are as follows.
  • Pasting device Trade name “MA-3000III” manufactured by Nitto Seiki Co., Ltd.
  • Pasting speed meter 10 mm / min Pasting pressure: 0.15 MPa
  • Stage temperature at the time of pasting 70 ° C
  • Dicing machine Product name “DFD-6361” manufactured by Disco Corporation Dicing ring: “2-8-1” (manufactured by Disco Corporation)
  • Dicing speed 30mm / sec Dicing blade: Z1; "203O-SE 27HCDD” manufactured by DISCO Z2: “203O-SE 27HCBB” manufactured by Disco Corporation
  • Dicing blade rotation speed Z1; 40,000 r / min Z2; 45,000 r / min Cut method: Step cut Wafer chip size: 10.0mm square
  • the dicing tape-integrated film for semiconductor back surface was pushed up with a needle from the dicing tape side, and the semiconductor chip obtained by dicing was picked up from the adhesive layer together with the flip chip type semiconductor back surface film.
  • the pickup conditions are as follows.
  • the semiconductor chip was flip-chip bonded onto a BT substrate [a substrate using BT resin (bismaleimide triazine resin) manufactured by Mitsubishi Gas Chemical Company, Inc.].
  • BT resin bismaleimide triazine resin
  • the circuit surface of the semiconductor chip is opposed to the BT substrate, and the bump formed on the circuit surface of the semiconductor chip is brought into contact with the bonding conductive material (solder) attached to the connection pad of the BT substrate and pressed. While the temperature was raised to 260 ° C., the conductive material was melted and then cooled to room temperature. Further, an underfill material as a sealing resin was injected into the gap between the semiconductor chip and the BT substrate. At this time, the thickness of the underfill (sealing material) was 20 ⁇ m. Subsequently, after heating at 165 ° C. for 2 hours, the amount of warpage of the semiconductor package was measured.
  • the semiconductor package was placed on a flat plate so that the BT substrate was on the lower side, and the height of the BT substrate floating from the flat plate, that is, the amount of warpage ( ⁇ m) was measured.
  • the measurement was performed using a contact-type surface roughness meter (Veeco, DEKTAK8) under the conditions of a measurement speed of 1.5 mm / s and a load of 1 g.
  • a case where the warpage amount was 100 ⁇ m or less was rated as “ ⁇ ”
  • a case where the warpage amount exceeded 100 ⁇ m was rated as “X”.
  • Table 3 The results are shown in Table 3 below.
  • thermosetting acceleration catalyst As can be seen from Table 3, as in Examples 5 and 6, when the ratio of the thermosetting acceleration catalyst is 1.5% by weight or more with respect to the total amount of the thermosetting resin, the amount of warpage of the semiconductor package It was confirmed that both can be suppressed to 100 ⁇ m or less.
  • the film for flip-chip type semiconductor back surface of the present invention is formed on the back surface of the semiconductor element flip-chip connected on the adherend, and thus functions to protect the semiconductor element.
  • the flip chip type semiconductor back film of the present invention has a shrinkage amount of 2% by volume or more with respect to the entire volume of the flip chip type semiconductor back film before thermosetting, the semiconductor is formed on the adherend. It is possible to effectively suppress or prevent warping of the semiconductor element that occurs when the elements are flip-chip connected.

Abstract

　本発明は、被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上３０体積％以下であるフリップチップ型半導体裏面用フィルムに関する。本発明のフリップチップ型半導体裏面用フィルムによれば、被着体上にフリップチップ接続された半導体素子の裏面に形成されるので、当該半導体素子を保護する機能を果たす。また、本発明のフリップチップ型半導体裏面用フィルムは、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上であるので、被着体上に半導体素子をフリップチップ接続させる際に生じる半導体素子の反りを有効に抑制又は防止することができる。

Description

フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
　本発明は、フリップチップ型半導体裏面用フィルム及びダイシングテープ一体型半導体裏面用フィルムに関する。フリップチップ型半導体裏面用フィルムは、半導体チップ等の半導体素子の裏面の保護と、強度向上等のために用いられる。また本発明は、ダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法及びフリップチップ実装の半導体装置に関する。
　近年、半導体装置及びそのパッケージの薄型化、小型化がより一層求められている。そのため、半導体装置及びそのパッケージとして、半導体チップ等の半導体素子が基板上にフリップチップボンディングにより実装された（フリップチップ接続された）フリップチップ型の半導体装置が広く利用されている。当該フリップチップ接続は半導体チップの回路面が基板の電極形成面と対向する形態で固定されるものである。このような半導体装置等では、半導体チップの裏面を保護フィルムにより保護し、半導体チップの損傷等を防止している場合がある。
日本国特開２００８－１６６４５１号公報 日本国特開２００８－００６３８６号公報 日本国特開２００７－２６１０３５号公報 日本国特開２００７－２５０９７０号公報 日本国特開２００７－１５８０２６号公報 日本国特開２００４－２２１１６９号公報 日本国特開２００４－２１４２８８号公報 日本国特開２００４－１４２４３０号公報 日本国特開２００４－０７２１０８号公報 日本国特開２００４－０６３５５１号公報
　しかしながら、前記保護フィルムにより半導体チップの裏面を保護するためには、ダイシング工程で得られた半導体チップに対し、その裏面に保護フィルムを貼り付けるための新たな工程を追加する必要がある。その結果、工程数が増え、製造コスト等が増加することになる。また、近年の薄型化により、半導体チップのピックアップ工程において、半導体チップに損傷が生じる場合がある。その為、ピックアップ工程までは、半導体ウエハ又は半導体チップの機械的強度を増すため、これらを補強することが求められている。特に、半導体チップの薄型化により、当該半導体チップに反りが生じる場合があり、その抑制又は防止が求められている。
　本発明は前記問題点に鑑みなされたものであり、その目的は、被着体上にフリップチップ接続された半導体素子に反りが発生するのを抑制又は防止することが可能なフリップチップ型半導体裏面用フィルム、及びダイシングテープ一体型半導体裏面用フィルムを提供することにある。
　また、本発明の他の目的は、反りの発生を抑制させて、被着体上に半導体素子をフリップチップ接続させることができ、その結果、歩留まりを向上させることが可能な半導体装置の製造方法を提供することにある。
　本願発明者らは、上記従来の問題点を解決すべく検討した結果、フリップチップ型半導体裏面用フィルムの熱硬化による収縮量を制御することにより被着体上にフリップチップ接続させた半導体素子に反りが発生するのを低減できることを見出し本発明を完成させるに至った。
　即ち、本発明に係るフリップチップ型半導体裏面用フィルムは、被着体上にフリップチップ接続された半導体素子の裏面に形成されるためのフリップチップ型半導体裏面用フィルムであって、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上３０体積％以下である。
　フリップチップ実装においては、半導体パッケージ全体を封止するモールド樹脂は使用されず、アンダーフィルと呼ばれる封止樹脂で、被着体と半導体素子の間のバンプ接続部分のみを封止するのが一般的である。この為、半導体素子の裏面は剥き出しになっている。ここで、例えば、封止樹脂を熱硬化させる際には、その硬化収縮により半導体素子に応力が加わり、この応力に起因して半導体素子に反りが生じることがある。特に、厚さが３００μｍ以下（更に厚さが２００μｍ以下）の様な薄型の半導体素子においては、当該反りの発生は顕著となる。
　本発明のフリップチップ型半導体裏面用フィルムは、被着体上にフリップチップ接続された半導体素子の裏面に形成されることで、当該半導体素子を保護する機能を果たすものである。また、本発明のフリップチップ型半導体裏面用フィルムは、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上であるため、前記の様な封止樹脂の熱硬化の際に、同時に硬化収縮する。従って、半導体素子に作用する前記応力に対して、これを相殺し、又は緩和させる応力を当該半導体素子に加えることができる。その結果、半導体素子の反りを有効に抑制又は防止することができる。また、前記収縮量を３０体積％以下にすることにより、アンダーフィルの収縮量と相関させることができる。尚、前記半導体素子の裏面とは、回路が形成された面とは反対側の面を意味する。
また、本発明のフリップチップ型半導体裏面用フィルムは少なくとも熱硬化性樹脂を含有することが好ましい。少なくとも熱硬化性樹脂を含有することで、半導体裏面用フィルムは接着剤層としての機能を有効に発揮させることができる。
　また、本発明に係るフリップチップ型半導体裏面用フィルムは、熱硬化性樹脂を含有しており、前記熱硬化性樹脂の含有量がフリップチップ型半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上９０重量％以下であることが好ましい。
　本発明のフリップチップ型半導体裏面用フィルムが、熱硬化性樹脂を含有しており、熱硬化性樹脂の含有量がフリップチップ型半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上であると、熱硬化によりフリップチップ型半導体裏面用フィルムをある程度大きく収縮させることができる。その結果、前記の様な封止樹脂の熱硬化の際に、同時に硬化収縮する。従って、半導体素子に作用する前記応力に対して、これを相殺し、又は緩和させる応力を当該半導体素子に加えることができる。その結果、半導体素子の反りを有効に抑制又は防止することができる。また、熱硬化性樹脂の前記含有量が４０重量％以上であると、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。また、熱硬化性樹脂の前記含有量を９０重量％以下にすることにより、適度な収縮量のフリップチップ型半導体裏面用フィルムを有効に作製することができる。
　また、本発明に係るフリップチップ型半導体裏面用フィルムは、熱硬化性樹脂と熱硬化促進触媒とを含有し、前記熱硬化促進触媒の割合が前記熱硬化性樹脂全量に対して１．５重量％以上２０重量％以下であることが好ましい。
　本発明のフリップチップ型半導体裏面用フィルムが、熱硬化性樹脂と熱硬化促進触媒とを含有し、熱硬化促進触媒の割合が熱硬化性樹脂全量に対して１．５重量％以上であると、熱硬化によりフリップチップ型半導体裏面用フィルムをある程度大きく収縮させることができる。その結果、前記の様な封止樹脂の熱硬化の際に、同時に硬化収縮する。従って、半導体素子に作用する前記応力に対して、これを相殺し、又は緩和させる応力を当該半導体素子に加えることができる。その結果、半導体素子の反りを有効に抑制又は防止することができる。また、熱硬化促進触媒の前記割合が１．５重量％以上であると、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。また、熱硬化促進触媒の前記割合を２０重量％以下にすることにより、フリップチップ型半導体裏面用フィルムの収縮量が過大とならず、適度な大きさにコントロールすることができる。
　前記フリップチップ型半導体裏面用フィルムの厚さは２μｍ～２００μｍの範囲内であることが好ましい。前記厚さを２μｍ以上にすることにより、当該フィルムの機械的強度を向上させ、良好な自己支持性を確保することができる。その一方、前記厚さを２００μｍ以下にすることにより、被着体上にフリップチップ実装された半導体素子からなる半導体装置の薄型化が可能になる。
　前記半導体素子の厚さは２０μｍ～３００μｍの範囲内であることが好ましい。
　また、本発明に係るダイシングテープ一体型半導体裏面用フィルムは、基材と、基材上に積層された粘着剤層とを含むダイシングテープと、前記ダイシングテープ上に積層された前期に記載のフリップチップ型半導体裏面用フィルムとを含むダイシングテープ一体型半導体裏面用フィルムであって、前記フリップチップ型半導体裏面用フィルムが前記粘着剤層上に積層されたものである。
　前記構成のダイシングテープ一体型半導体裏面用フィルムは、ダイシングテープとフリップチップ型半導体裏面用フィルムが一体的に形成されているので、半導体ウエハをダイシングして半導体素子を作製するダイシング工程やその後のピックアップ工程にも供することができる。即ち、ダイシング工程の前にダイシングテープを半導体ウエハ裏面に貼着させる際に、前記半導体裏面用フィルムも貼着させることができるので、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。その結果、工程数の低減が図れる。しかも、半導体ウエハや、ダイシングにより形成された半導体素子の裏面を半導体裏面用フィルムが保護するので、ダイシング工程やそれ以降の工程（ピックアップ工程など）において、当該半導体素子の損傷を低減又は防止することができる。その結果、フリップチップ型半導体装置の製造歩留まりの向上が図れる。
　また、本発明に係る半導体装置の製造方法は、前記に記載のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、前記ダイシングテープ一体型半導体裏面用フィルムにおけるフリップチップ型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、前記半導体ウエハをダイシングして半導体素子を形成する工程と、前記半導体素子を前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、前記半導体素子を前記被着体上にフリップチップ接続する工程とを具備する。
　前記方法に於いては、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハの裏面に貼着させるので、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。また、半導体ウエハのダイシングや、当該ダイシングにより形成された半導体素子のピックアップでは、半導体ウエハ及び半導体素子の裏面が半導体裏面用フィルムにより保護されているので、損傷等を防止することができる。その結果、製造歩留まりを向上させて、フリップチップ型の半導体装置を製造することができる。
　前記フリップチップ接続の工程に於いては、前記被着体上にフリップチップボンディングされた半導体素子と、当該被着体との間の間隙に封止樹脂を封入した後、前記封止樹脂を熱硬化させる工程を具備することが好ましい。
　封止樹脂を熱硬化させる際には、その硬化収縮により半導体素子に応力が加わり、この応力に起因して半導体素子に反りが生じることがある。特に、厚さが３００μｍ以下（更に厚さが２００μｍ以下）の様な薄型の半導体素子においては、当該反りの発生は顕著となる。しかし、前記方法においては、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上のフリップチップ型半導体裏面用フィルムを使用するので、封止樹脂の熱硬化の際に、当該半導体裏面用フィルムも硬化収縮する。これにより、封止樹脂の硬化収縮に起因して半導体素子に加えられる応力を相殺し、又は緩和することができ、半導体素子の反りの発生を抑制又は防止することができる。
　また、熱硬化性樹脂を含有しており、熱硬化性樹脂の含有量がフリップチップ型半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上のフリップチップ型半導体裏面用フィルムを使用すると、封止樹脂の熱硬化の際に、当該半導体裏面用フィルムも硬化収縮する。これにより、封止樹脂の硬化収縮に起因して半導体素子に加えられる応力を相殺し、又は緩和することができ、半導体素子の反りの発生を抑制又は防止することができる。また、熱硬化性樹脂の前記含有量が４０重量％以上のフリップチップ型半導体裏面用フィルムを使用すると、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。　　
　また、熱硬化性樹脂と熱硬化促進触媒とを含有し、熱硬化促進触媒の割合が熱硬化性樹脂全量に対して１．５重量％以上のフリップチップ型半導体裏面用フィルムを使用すると、封止樹脂の熱硬化の際に、当該半導体裏面用フィルムも硬化収縮する。これにより、封止樹脂の硬化収縮に起因して半導体素子に加えられる応力を相殺し、又は緩和することができ、半導体素子の反りの発生を抑制又は防止することができる。また、熱硬化促進触媒の前記割合が１．５重量％以上のフリップチップ型半導体裏面用フィルムを使用すると、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。
　また、本発明に係るフリップチップ型半導体装置は、前記に記載の半導体装置の製造方法により製造されたものである。
　本発明のフリップチップ型半導体裏面用フィルムによれば、被着体上にフリップチップ接続された半導体素子の裏面に形成されるので、当該半導体素子を保護する機能を果たす。また、本発明のフリップチップ型半導体裏面用フィルムは、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上であるので、被着体上に半導体素子をフリップチップ接続させる際に生じる半導体素子の反りを有効に抑制又は防止することができる。
　また、本発明のフリップチップ型半導体裏面用フィルムが、熱硬化性樹脂を含有しており、熱硬化性樹脂の含有量がフリップチップ型半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上であると、被着体上に半導体素子をフリップチップ接続させる際に生じる半導体素子の反りを特に有効に抑制又は防止することができる。
　また、本発明のフリップチップ型半導体裏面用フィルムが、熱硬化性樹脂と熱硬化促進触媒とを含有し、熱硬化促進触媒の割合が熱硬化性樹脂全量に対して１．５重量％以上であると、被着体上に半導体素子をフリップチップ接続させる際に生じる半導体素子の反りを特に有効に抑制又は防止することができる。
　また、本発明のダイシングテープ一体型半導体裏面用フィルムによれば、ダイシングテープとフリップチップ型半導体裏面用フィルムが一体的に形成されているので、半導体ウエハをダイシングして半導体素子を作製するダイシング工程やその後のピックアップ工程にも供することができる。その結果、半導体裏面用フィルムのみを貼着させる工程（半導体裏面用フィルム貼着工程）を必要としない。更に、その後のダイシング工程やピックアップ工程では、半導体ウエハの裏面又はダイシングにより形成された半導体素子の裏面に半導体裏面用フィルムが貼着されているので、半導体ウエハや半導体素子を有効に保護することができ、半導体素子の損傷を抑制又は防止することができる。また、半導体素子を被着体上にフリップチップ接続させる際に、半導体素子の反りが発生するのを防止することができる。
　更に、本発明の半導体装置の製造方法によれば、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハの裏面に貼着させるので、半導体裏面用フィルムのみを貼着させる工程を必要としない。また、半導体ウエハのダイシングや、当該ダイシングにより形成された半導体素子のピックアップでは、半導体ウエハ及び半導体素子の裏面が半導体裏面用フィルムにより保護されているので、損傷等を防止することができる。また、半導体素子を被着体上にフリップチップ接続させる際に、半導体素子の反りが発生するのを防止することができる。その結果、製造歩留まりを向上させて、フリップチップ型の半導体装置を製造することができる。
図１は、本発明のダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。 図２（ａ）～２（ｄ）は、本発明のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法の一例を示す断面模式図である。
　本発明の実施の一形態について、図１を参照しながら説明するが、本発明はこれらの例に限定されない。図１は、本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの一例を示す断面模式図である。なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。
　（ダイシングテープ一体型半導体裏面用フィルム）
　図１で示されるように、ダイシングテープ一体型半導体裏面用フィルム１は、基材３１上に粘着剤層３２が設けられたダイシングテープ３と、前記粘着剤層上に設けられたフリップチップ型半導体裏面用フィルム（以下、「半導体裏面用フィルム」という場合がある）２とを備える構成である。また、本発明のダイシングテープ一体型半導体裏面用フィルムは、図１で示されているように、ダイシングテープ３の粘着剤層３２上において、半導体ウエハの貼着部分に対応する部分３３のみに半導体裏面用フィルム２が形成された構成であってもよいが、粘着剤層３２の全面に半導体裏面用フィルムが形成された構成でもよく、また、半導体ウエハの貼着部分に対応する部分３３より大きく且つ粘着剤層３２の全面よりも小さい部分に半導体裏面用フィルムが形成された構成でもよい。なお、半導体裏面用フィルム２の表面（ウエハの裏面に貼着される側の表面）は、ウエハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
　（フリップチップ型半導体裏面用フィルム）
　半導体裏面用フィルム２はフィルム状の形態を有している。半導体裏面用フィルム２は、通常、製品としてのダイシングテープ一体型半導体裏面用フィルムの形態では、未硬化状態（半硬化状態を含む）であり、ダイシングテープ一体型半導体裏面用フィルムを半導体ウエハに貼着させた後に熱硬化される（詳細については後述する）。
　本実施の形態に係る半導体裏面用フィルム２は、熱硬化前の半導体裏面用フィルム２の全体積に対する、熱硬化による収縮量（以下、「熱硬化収縮量」という場合がある）が２体積％以上３０体積％以下の特性を有している。前記熱硬化収縮量が２体積％以上であると、被着体上にフリップチップ接続させた半導体素子が薄型であっても（例えば、厚さが３００μｍ以下、更に２００μｍ以下であっても）、その反りを有効に抑制又は防止することができる。フリップチップ接続においては、被着体上に半導体素子をフリップチップボンディングした後、被着体と半導体素子の接続部分のみを封止材（アンダーフィルと呼ばれる封止樹脂など）により封止させる。更に、封止材を熱硬化させるが、その際の封止材の硬化収縮等により、半導体素子に応力（硬化収縮に起因する応力）が加わり反りが生じる。しかし、本実施の形態に係る半導体裏面用フィルム２は、前記熱硬化収縮量が２体積％以上であるので、前記封止材を熱硬化させる際に、封止材と共に硬化収縮する。これにより、半導体裏面用フィルム２からも半導体素子に応力を加えることが可能になり、封止材の硬化収縮に起因する応力を相殺ないし緩和させることができる。その結果、半導体素子の反りの発生を抑制又は防止することができる。また、前記熱硬化収縮量を３０体積％以下にすることにより、封止材の収縮量に対応した適度な収縮量とすることができる。半導体裏面用フィルム２の前記熱硬化収縮量の下限値としては、好ましくは３体積％以上（より好ましくは３．５体積％以上）である。また、半導体裏面用フィルム２の前記熱硬化収縮量の上限値としては、好ましくは２０体積％以下（より好ましくは１０体積％以下）である。
　ここで、半導体裏面用フィルムは単層でもよく複数の層が積層された積層フィルムであってもよいが、半導体裏面用フィルムが積層フィルムである場合、前記熱硬化収縮量は積層フィルム全体として２体積％以上３０体積％以下の範囲であればよい。半導体裏面用フィルムの前記熱硬化収縮量は、熱硬化性樹脂の種類とその含有量などによりコントロールすることができる。なお、半導体裏面用フィルムの前記熱硬化収縮量は、実施例に記載の方法に従って測定することができる。
　前記半導体裏面用フィルムは、少なくとも熱硬化性樹脂により形成されていることが好ましく、更に少なくとも熱硬化性樹脂と熱可塑性樹脂とにより形成されていることがより好ましい。少なくとも熱硬化性樹脂により形成することで、半導体裏面用フィルムは接着剤層としての機能を有効に発揮させることができる。
　前記熱可塑性樹脂としては、例えば、天然ゴム、ブチルゴム、イソプレンゴム、クロロプレンゴム、エチレン－酢酸ビニル共重合体、エチレン－アクリル酸共重合体、エチレン－アクリル酸エステル共重合体、ポリブタジエン樹脂、ポリカーボネート樹脂、熱可塑性ポリイミド樹脂、６－ナイロンや６，６－ナイロン等のポリアミド樹脂、フェノキシ樹脂、アクリル樹脂、ＰＥＴ（ポリエチレンテレフタレート）やＰＢＴ（ポリブチレンテレフタレート）等の飽和ポリエステル樹脂、ポリアミドイミド樹脂、又はフッ素樹脂等が挙げられる。熱可塑性樹脂は単独で又は２種以上を併用して用いることができる。これらの熱可塑性樹脂のうち、イオン性不純物が少なく耐熱性が高く、半導体素子の信頼性を確保できるアクリル樹脂が特に好ましい。
　前記アクリル樹脂としては、特に限定されるものではなく、炭素数３０以下（好ましくは炭素数４～１８、更に好ましくは炭素数６～１０、特に好ましくは炭素数８又は９）の直鎖若しくは分岐のアルキル基を有するアクリル酸又はメタクリル酸のエステルの１種又は２種以上を成分とする重合体等が挙げられる。すなわち、本発明では、アクリル樹脂とは、メタクリル樹脂も含む広義の意味である。前記アルキル基としては、例えば、メチル基、エチル基、プロピル基、イソプロピル基、ｎ－ブチル基、ｔ－ブチル基、イソブチル基、ペンチル基、イソペンチル基、へキシル基、ヘプチル基、２－エチルヘキシル基、オクチル基、イソオクチル基、ノニル基、イソノニル基、デシル基、イソデシル基、ウンデシル基、ドデシル基（ラウリル基）、トリデシル基、テトラデシル基、ステアリル基、オクタデシル基等が挙げられる。
　また、前記アクリル樹脂を形成するための他のモノマー（アルキル基の炭素数が３０以下のアクリル酸又はメタクリル酸のアルキルエステル以外のモノマー）としては、特に限定されるものではなく、例えば、アクリル酸、メタクリル酸、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸若しくはクロトン酸等の様なカルボキシル基含有モノマー、無水マレイン酸若しくは無水イタコン酸等の様な酸無水物モノマー、（メタ）アクリル酸２－ヒドロキシエチル、（メタ）アクリル酸２－ヒドロキシプロピル、（メタ）アクリル酸４－ヒドロキシブチル、（メタ）アクリル酸６－ヒドロキシヘキシル、（メタ）アクリル酸８－ヒドロキシオクチル、（メタ）アクリル酸１０－ヒドロキシデシル、（メタ）アクリル酸１２－ヒドロキシラウリル若しくは（４－ヒドロキシメチルシクロヘキシル）－メチルアクリレート等の様なヒドロキシル基含有モノマー、スチレンスルホン酸、アリルスルホン酸、２－（メタ）アクリルアミド－２－メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート若しくは（メタ）アクリロイルオキシナフタレンスルホン酸等の様なスルホン酸基含有モノマー、又は２－ヒドロキシエチルアクリロイルホスフェート等の様な燐酸基含有モノマーなどが挙げられる。尚、（メタ）アクリル酸とはアクリル酸及び／又はメタクリル酸をいい、本発明の（メタ）とは全て同様の意味である。
　また、前記熱硬化性樹脂としては、エポキシ樹脂、フェノール樹脂の他、アミノ樹脂、不飽和ポリエステル樹脂、ポリウレタン樹脂、シリコーン樹脂、熱硬化性ポリイミド樹脂等が挙げられる。熱硬化性樹脂は、単独で又は２種以上併用して用いることができる。熱硬化性樹脂としては、特に、半導体素子を腐食させるイオン性不純物等含有が少ないエポキシ樹脂が好適である。また、エポキシ樹脂の硬化剤としてはフェノール樹脂を好適に用いることができる。
　エポキシ樹脂としては、特に限定は無く、例えば、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ビスフェノールＳ型エポキシ樹脂、臭素化ビスフェノールＡ型エポキシ樹脂、水添ビスフェノールＡ型エポキシ樹脂、ビスフェノールＡＦ型エポキシ樹脂、ビフェニル型エポキシ樹脂、ナフタレン型エポキシ樹脂、フルオンレン型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、オルソクレゾールノボラック型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂等の二官能エポキシ樹脂や多官能エポキシ樹脂、又はヒダントイン型エポキシ樹脂、トリスグリシジルイソシアヌレート型エポキシ樹脂若しくはグリシジルアミン型エポキシ樹脂等のエポキシ樹脂を用いることができる。
　エポキシ樹脂としては、前記例示のうちノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、トリスヒドロキシフェニルメタン型エポキシ樹脂、テトラフェニロールエタン型エポキシ樹脂が特に好ましい。これらのエポキシ樹脂は、硬化剤としてのフェノール樹脂との反応性に富み、耐熱性等に優れるからである。
　更に、前記フェノール樹脂は、前記エポキシ樹脂の硬化剤として作用するものであり、例えば、フェノールノボラック樹脂、フェノールアラルキル樹脂、クレゾールノボラック樹脂、ｔｅｒｔ－ブチルフェノールノボラック樹脂、ノニルフェノールノボラック樹脂等のノボラック型フェノール樹脂、レゾール型フェノール樹脂、ポリパラオキシスチレン等のポリオキシスチレン等が挙げられる。フェノール樹脂は単独で又は２種以上を併用して用いることができる。これらのフェノール樹脂のうちフェノールノボラック樹脂、フェノールアラルキル樹脂が特に好ましい。半導体装置の接続信頼性を向上させることができるからである。
　エポキシ樹脂とフェノール樹脂の配合割合は、例えば、前記エポキシ樹脂成分中のエポキシ基１当量当たりフェノール樹脂中の水酸基が０．５当量～２．０当量になるように配合することが好適である。より好適なのは、０．８当量～１．２当量である。即ち、両者の配合割合が前記範囲を外れると、十分な硬化反応が進まず、エポキシ樹脂硬化物の特性が劣化し易くなるからである。
　前記熱硬化性樹脂の含有量は、半導体裏面用フィルムにおける全樹脂成分に対して好ましくは５重量％以上、より好ましくは１０重量％以上、さらに好ましくは１５重量％以上、特に好ましくは４０重量％以上、よりさらに好ましくは５０重量％以上である。。前記含有量を、５重量％以上にすることにより、熱硬化収縮量を２体積％以上とし易くすることができる。また、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。一方、前記熱硬化性樹脂の含有量は、半導体裏面用フィルムにおける全樹脂成分に対して好ましくは９０重量％以下、より好ましくは８５重量％以下、さらに好ましくは８０重量％以下である。前記含有量を９０重量％以下にすることにより、良好なフィルムを得ることができる。
　前記熱硬化性樹脂の含有量の特に好ましい範囲としては、半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上９０重量％以下である。熱硬化性樹脂の前記含有量が４０重量％以上であると、被着体上にフリップチップ接続させた半導体素子が薄型であっても（例えば、厚さが３００μｍ以下、更に２００μｍ以下であっても）、その反りを有効に抑制又は防止することができる。フリップチップ接続においては、被着体上に半導体素子をフリップチップボンディングした後、被着体と半導体素子の接続部分のみを封止材（アンダーフィルと呼ばれる封止樹脂など）により封止させる。更に、封止材を熱硬化させるが、その際の封止材の硬化収縮等により、半導体素子に応力が加わり反りが生じる。しかし、熱硬化性樹脂の前記含有量が４０重量％以上であると、前記封止材を熱硬化させる際に、封止材と共にある程度大きく硬化収縮する。これにより、半導体裏面用フィルム２からも半導体素子に応力（硬化収縮に起因する応力）を加えることが可能になり、封止材の硬化収縮に起因する応力を相殺ないし緩和させることができる。その結果、半導体素子の反りの発生を抑制又は防止することができる。また、熱硬化性樹脂の前記含有量が４０重量％以上であると、封止樹脂を熱硬化させる際に、半導体裏面用フィルムも十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。また、熱硬化性樹脂の前記含有量を９０重量％以下にすることにより、適度な収縮量のフリップチップ型半導体裏面用フィルムを有効に作製することができる。
　ここで、半導体裏面用フィルムは単層でもよく複数の層が積層された積層フィルムであってもよいが、半導体裏面用フィルムが積層フィルムである場合、熱硬化性樹脂の前記含有量は、積層フィルム全体として４０重量％以上９０重量％以下の範囲であればよい。
　本発明においては、半導体裏面用フィルムが、熱硬化性樹脂とともに熱硬化促進触媒を含有していることが好ましい。前記熱硬化促進触媒としては、特に制限されず、公知の熱硬化促進触媒の中から適宜選択して用いることができる。熱硬化促進触媒は単独で又は２種以上を組み合わせて用いることができる。熱硬化促進触媒としては、例えば、アミン系硬化促進剤、リン系硬化促進剤、イミダゾール系硬化促進剤、ホウ素系硬化促進剤、リン－ホウ素系硬化促進剤などを用いることができる。
　前記アミン系硬化促進剤としては特に限定されず、例えば、モノエタノールアミントリフルオロボレート（ステラケミファ（株）製）、ジシアンジアミド（ナカライテスク（株）製）等が挙げられる。
　前記リン系硬化促進剤としては特に限定されず、例えば、トリフェニルフォスフィン、トリブチルフォスフィン、トリ（ｐ－メチルフェニル）フォスフィン、トリ（ノニルフェニル）フォスフィン、ジフェニルトリルフォスフィン等のトリオルガノフォスフィン、テトラフェニルホスホニウムブロマイド（商品名；ＴＰＰ－ＰＢ）、メチルトリフェニルホスホニウム（商品名；ＴＰＰ－ＭＢ）、メチルトリフェニルホスホニウムクロライド（商品名；ＴＰＰ－ＭＣ）、メトキシメチルトリフェニルホスホニウム（商品名；ＴＰＰ－ＭＯＣ）、ベンジルトリフェニルホスホニウムクロライド（商品名；ＴＰＰ－ＺＣ）等が挙げられる（いずれも北興化学（株）製）。また、前記トリフェニルフォスフィン系化合物としては、エポキシ樹脂に対し実質的に非溶解性を示すものであることが好ましい。エポキシ樹脂に対し非溶解性であると、熱硬化が過度に進行するのを抑制することができる。トリフェニルフォスフィン構造を有し、かつエポキシ樹脂に対し実質的に非溶解性を示す熱硬化触媒としては、例えば、メチルトリフェニルホスホニウム（商品名；ＴＰＰ－ＭＢ）等が例示できる。尚、前記「非溶解性」とは、トリフェニルフォスフィン系化合物からなる熱硬化触媒がエポキシ樹脂からなる溶媒に対し不溶性であることを意味し、より詳細には、温度１０～４０℃の範囲において１０重量％以上溶解しないことを意味する。
　前記イミダゾール系硬化促進剤としては、２－メチルイミダゾール（商品名；２ＭＺ）、２－ウンデシルイミダゾール（商品名；Ｃ１１－Ｚ）、２－ヘプタデシルイミダゾール（商品名；Ｃ１７Ｚ）、１，２－ジメチルイミダゾール（商品名；１．２ＤＭＺ）、２－エチル－４－メチルイミダゾール（商品名；２Ｅ４ＭＺ）、２－フェニルイミダゾール（商品名；２ＰＺ）、２－フェニル－４－メチルイミダゾール（商品名；２Ｐ４ＭＺ）、１－ベンジル－２－メチルイミダゾール（商品名；１Ｂ２ＭＺ）、１－ベンジル－２－フェニルイミダゾール（商品名；１Ｂ２ＰＺ）、１－シアノエチル－２－メチルイミダゾール（商品名；２ＭＺ－ＣＮ）、１－シアノエチル－２－ウンデシルイミダゾール（商品名；Ｃ１１Ｚ－ＣＮ）、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト（商品名；２ＰＺＣＮＳ－ＰＷ）、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；２ＭＺ－Ａ）、２，４－ジアミノ－６－［２’－ウンデシルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；Ｃ１１Ｚ－Ａ）、２，４－ジアミノ－６－［２’－エチル－４’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジン（商品名；２Ｅ４ＭＺ－Ａ）、２，４－ジアミノ－６－［２’－メチルイミダゾリル－（１’）］－エチル－ｓ－トリアジンイソシアヌル酸付加物（商品名；２ＭＡ－ＯＫ）、２－フェニル－４，５－ジヒドロキシメチルイミダゾール（商品名；２ＰＨＺ－ＰＷ）、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール（商品名；２Ｐ４ＭＨＺ－ＰＷ）等が挙げられる（いずれも四国化成工業（株）製）。
　前記ホウ素系硬化促進剤としては特に限定されず、例えば、トリクロロボラン等が挙げられる。
　前記リン－ホウ素系硬化促進剤としては特に限定されず、例えば、テトラフェニルホスホニウムテトラフェニルボレート（商品名；ＴＰＰ－Ｋ）、テトラフェニルホスホニウムテトラ－ｐ－トリボレート（商品名；ＴＰＰ－ＭＫ）、ベンジルトリフェニルホスホニウムテトラフェニルボレート（商品名；ＴＰＰ－ＺＫ）、トリフェニルホスフィントリフェニルボラン（商品名；ＴＰＰ－Ｓ）等が挙げられる（いずれも北興化学(株)製）。
　前記熱硬化促進触媒の割合は、熱硬化性樹脂全量に対して１．５重量％以上２０重量％以下であることが好ましい。熱硬化促進触媒の前記割合が１．５重量％以上であると、被着体上にフリップチップ接続させた半導体素子が薄型であっても（例えば、厚さが３００μｍ以下、更に２００μｍ以下であっても）、その反りを有効に抑制又は防止することができる。フリップチップ接続においては、被着体上に半導体素子をフリップチップボンディングした後、被着体と半導体素子の接続部分のみを封止材（アンダーフィルと呼ばれる封止樹脂など）により封止させる。更に、封止材を熱硬化させるが、その際の封止材の硬化収縮等により、半導体素子に応力が加わり反りが生じる。しかし、半導体裏面用フィルム２における熱硬化促進触媒の前記割合が１．５重量％以上であると、前記封止材を熱硬化させる際に、封止材と共にある程度大きく硬化収縮する。これにより、半導体裏面用フィルム２からも半導体素子に応力を加えることが可能になり、封止材の硬化収縮に起因する応力を相殺ないし緩和させることができる。その結果、半導体素子の反りの発生を抑制又は防止することができる。また、熱硬化促進触媒の前記割合が１．５重量％以上であると、封止樹脂を熱硬化させる際に、半導体裏面用フィルムも十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。また、熱硬化促進触媒の前記割合を２０重量％以下にすることにより、フリップチップ型半導体裏面用フィルムの収縮量が過大とならず、適度な大きさにコントロールすることができる。熱硬化促進触媒の前記割合の下限値としては、より好ましくは２重量％以上である。また、上限値としては、より好ましくは１０重量％以下（さらに好ましくは５重量％以下）である。なお、本発明ではにおいては、場合によっては、熱硬化促進触媒の割合は熱硬化性樹脂全量に対して１．５重量％以下であってもよい。そのような場合の熱硬化促進触媒の割合の下限値としては、例えば、熱硬化性樹脂全量に対して０．０１重量％以上（より好ましくは０．１重量％以上）であることが重要である。
　ここで、半導体裏面用フィルムは単層でもよく複数の層が積層された積層フィルムであってもよいが、半導体裏面用フィルムが積層フィルムである場合、熱硬化促進触媒の前記割合は、積層フィルム全体として熱硬化性樹脂全量に対して１．５重量％以上２０重量％以下の範囲であればよい。
　また、半導体裏面用フィルムが熱硬化促進触媒を含有する場合における前記熱硬化性樹脂の含有量としては、半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上９０重量％以下であることが好ましく、５０重量％以上９０重量％以下であることがより好ましく、６０重量％以上９０重量％以下であることがさらに好ましい。前記含有量を、４０重量％以上にすることにより、熱硬化収縮量を２体積％以上とし易くすることができる。また、封止樹脂を熱硬化させる際に、半導体裏面用フィルムを十分に熱硬化させることができ、半導体素子の裏面に確実に接着固定させて、剥離のないフリップチップ型の半導体装置の製造が可能になる。一方、前記含有量を９０重量％以下にすることにより、フィルムに可とう性を付与することができる。
　前記半導体裏面用フィルムとしては、エポキシ樹脂及びフェノール樹脂を含む樹脂組成物や、エポキシ樹脂、フェノール樹脂及びアクリル樹脂を含む樹脂組成物により形成されていることが好適である。これらの樹脂は、イオン性不純物が少なく耐熱性が高いので、半導体素子の信頼性を確保できる。
　半導体裏面用フィルム２は、半導体ウエハの裏面（回路非形成面）に対して接着性（密着性）半導体裏面用フィルム２は、例えば、熱硬化性樹脂としてのエポキシ樹脂を含む樹脂組成物により形成することができる。半導体裏面用フィルム２を予めある程度架橋させておく為、作製に際し、重合体の分子鎖末端の官能基等と反応する多官能性化合物を架橋剤として添加させておくことが好ましい。これにより、高温下での接着特性を向上させ、耐熱性の改善を図ることができる。
　半導体裏面用フィルムの半導体ウエハに対する接着力（２３℃、剥離角度１８０度、剥離速度３００ｍｍ／分）は、０．５Ｎ／２０ｍｍ～１５Ｎ／２０ｍｍの範囲が好ましく、０．７Ｎ／２０ｍｍ～１０Ｎ／２０ｍｍの範囲がより好ましい。０．５Ｎ／２０ｍｍ以上にすることにより、優れた密着性で半導体ウエハや半導体素子に貼着されており、浮き等の発生を防止することができる。また、半導体ウエハのダイシングの際にチップ飛びが発生するのを防止することもできる。一方、１５Ｎ／２０ｍｍ以下にすることにより、ダイシングテープから容易に剥離することができる。
　前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、例えば、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられる。架橋剤としては、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。また、前記架橋剤は単独で又は２種以上組み合わせて使用することができる。
　前記イソシアネート系架橋剤としては、例えば、１，２－エチレンジイソシアネート、１，４－ブチレンジイソシアネート、１，６－ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類；シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ－ト、水素添加キシレンジイソシアネ－トなどの脂環族ポリイソシアネート類；２，４－トリレンジイソシアネート、２，６－トリレンジイソシアネート、４，４’－ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン／トリレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＬ」］、トリメチロールプロパン／ヘキサメチレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＨＬ」］なども用いられる。また、前記エポキシ系架橋剤としては、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラグリシジル－ｍ－キシレンジアミン、ジグリシジルアニリン、１，３－ビス（Ｎ，Ｎ－グリシジルアミノメチル）シクロヘキサン、１，６－ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、ｏ－フタル酸ジグリシジルエステル、トリグリシジル－トリス（２－ヒドロキシエチル）イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール－Ｓ－ジグリシジルエーテルの他、分子内にエポキシ基を２つ以上有するエポキシ系樹脂などが挙げられる。
　なお、架橋剤の使用量は、特に制限されず、架橋させる程度に応じて適宜選択することができる。具体的には、架橋剤の使用量としては、例えば、ポリマー成分（特に、分子鎖末端の官能基を有する重合体）１００重量部に対し、通常７重量部以下（例えば、０．０５重量部～７重量部）とするのが好ましい。架橋剤の使用量がポリマー成分１００重量部に対して７重量部より多いと、接着力が低下するので好ましくない。なお、凝集力向上の観点からは、架橋剤の使用量はポリマー成分１００重量部に対して０．０５重量部以上であることが好ましい。
　なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
　前記半導体裏面用フィルムは着色されていることが好ましい。これにより、優れたマーキング性及び外観性を発揮させることができ、付加価値のある外観の半導体装置とすることが可能になる。このように、着色された半導体裏面用フィルムは、優れたマーキング性を有しているので、半導体素子又は該半導体素子が用いられた半導体装置の非回路面側の面に、半導体裏面用フィルムを介して、印刷方法やレーザーマーキング方法などの各種マーキング方法を利用することにより、マーキングを施し、文字情報や図形情報などの各種情報を付与させることができる。特に、着色の色をコントロールすることにより、マーキングにより付与された情報（文字情報、図形情報など）を、優れた視認性で視認することが可能になる。また、半導体裏面用フィルムは着色されているので、ダイシングテープと、半導体裏面用フィルムとを、容易に区別することができ、作業性等を向上させることができる。更に、例えば半導体装置として、製品別に色分けすることも可能である。半導体裏面用フィルムを有色にする場合（無色・透明ではない場合）、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、特に黒色であることが好適である。
　本実施の形態において、濃色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、６０以下（０～６０）［好ましくは５０以下（０～５０）、さらに好ましくは４０以下（０～４０）］となる濃い色のことを意味している。
　また、黒色とは、基本的には、Ｌ*ａ*ｂ*表色系で規定されるＬ*が、３５以下（０～３５）［好ましくは３０以下（０～３０）、さらに好ましくは２５以下（０～２５）］となる黒色系色のことを意味している。なお、黒色において、Ｌ*ａ*ｂ*表色系で規定されるａ*やｂ*は、それぞれ、Ｌ*の値に応じて適宜選択することができる。ａ*やｂ*としては、例えば、両方とも、－１０～１０であることが好ましく、より好ましくは－５～５であり、特に－３～３の範囲（中でも０又はほぼ０）であることが好適である。
　なお、本実施の形態において、Ｌ*ａ*ｂ*表色系で規定されるＬ*、ａ*、ｂ*は、色彩色差計（商品名「ＣＲ－２００」ミノルタ社製；色彩色差計）を用いて測定することにより求められる。なお、Ｌ*ａ*ｂ*表色系は、国際照明委員会（ＣＩＥ）が１９７６年に推奨した色空間であり、ＣＩＥ１９７６（Ｌ*ａ*ｂ*）表色系と称される色空間のことを意味している。また、Ｌ*ａ*ｂ*表色系は、日本工業規格では、ＪＩＳ Ｚ ８７２９に規定されている。
　半導体裏面用フィルムを着色する際には、目的とする色に応じて、色材（着色剤）を用いることができる。このような色材としては、黒系色材、青系色材、赤系色材などの各種濃色系色材を好適に用いることができ、特に黒系色材が好適である。色材としては、顔料、染料などいずれであってもよい。色材は単独で又は２種以上を組み合わせて用いることができる。なお、染料としては、酸性染料、反応染料、直接染料、分散染料、カチオン染料等のいずれの形態の染料であっても用いることが可能である。また、顔料も、その形態は特に制限されず、公知の顔料から適宜選択して用いることができる。
　特に、色材として染料を用いると、半導体裏面用フィルム中には、染料が溶解により均一又はほぼ均一に分散した状態となるため、着色濃度が均一又はほぼ均一な半導体裏面用フィルム（ひいてはダイシングテープ一体型半導体裏面用フィルム）を容易に製造することができる。そのため、色材として染料を用いると、ダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、着色濃度を均一又はほぼ均一とすることができ、マーキング性や外観性を向上させることができる。
　黒系色材としては、特に制限されないが、例えば、無機の黒系顔料、黒系染料から適宜選択することができる。また、黒系色材としては、シアン系色材（青緑系色材）、マゼンダ系色材（赤紫系色材）およびイエロー系色材（黄系色材）が混合された色材混合物であってもよい。黒系色材は単独で又は２種以上を組み合わせて用いることができる。もちろん、黒系色材は、黒以外の色の色材と併用することもできる。
　具体的には、黒系色材としては、例えば、カーボンブラック（ファーネスブラック、チャンネルブラック、アセチレンブラック、サーマルブラック、ランプブラックなど）、グラファイト（黒鉛）、酸化銅、二酸化マンガン、アゾ系顔料（アゾメチンアゾブラックなど）、アニリンブラック、ペリレンブラック、チタンブラック、シアニンブラック、活性炭、フェライト（非磁性フェライト、磁性フェライトなど）、マグネタイト、酸化クロム、酸化鉄、二硫化モリブデン、クロム錯体、複合酸化物系黒色色素、アントラキノン系有機黒色色素などが挙げられる。
　本発明では、黒系色材としては、Ｃ．Ｉ．ソルベントブラック３、同７、同２２、同２７、同２９、同３４、同４３、同７０、Ｃ．Ｉ．ダイレクトブラック１７、同１９、同２２、同３２、同３８、同５１、同７１、Ｃ．Ｉ．アシッドブラック１、同２、同２４、同２６、同３１、同４８、同５２、同１０７、同１０９、同１１０、同１１９、同１５４Ｃ．Ｉ．ディスパーズブラック１、同３、同１０、同２４等のブラック系染料；Ｃ．Ｉ．ピグメントブラック１、同７等のブラック系顔料なども利用することができる。
　このような黒系色材としては、例えば、商品名「Ｏｉｌ Ｂｌａｃｋ ＢＹ」、商品名「ＯｉｌＢｌａｃｋ ＢＳ」、商品名「ＯｉｌＢｌａｃｋ ＨＢＢ」、商品名「Ｏｉｌ Ｂｌａｃｋ ８０３」、商品名「Ｏｉｌ Ｂｌａｃｋ ８６０」、商品名「Ｏｉｌ Ｂｌａｃｋ
　５９７０」、商品名「Ｏｉｌ Ｂｌａｃｋ ５９０６」、商品名「Ｏｉｌ Ｂｌａｃｋ５９０５」（オリエント化学工業株式会社製）などが市販されている。
　黒系色材以外の色材としては、例えば、シアン系色材、マゼンダ系色材、イエロー系色材などが挙げられる。シアン系色材としては、例えば、Ｃ．Ｉ．ソルベントブルー２５、同３６、同６０、同７０、同９３、同９５；Ｃ．Ｉ．アシッドブルー６、同４５等のシアン系染料；Ｃ．Ｉ．ピグメントブルー１、同２、同３、同１５、同１５：１、同１５：２、同１５：３、同１５：４、同１５：５、同１５：６、同１６、同１７、同１７：１、同１８、同２２、同２５、同５６、同６０、同６３、同６５、同６６；Ｃ．Ｉ．バットブルー４；同６０、Ｃ．Ｉ．ピグメントグリーン７等のシアン系顔料などが挙げられる。
　また、マゼンダ系色材において、マゼンダ系染料としては、例えば、Ｃ．Ｉ．ソルベントレッド１、同３、同８、同２３、同２４、同２５、同２７、同３０、同４９、同５２、同５８、同６３、同８１、同８２、同８３、同８４、同１００、同１０９、同１１１、同１２１、同１２２；Ｃ．Ｉ．ディスパースレッド９；Ｃ．Ｉ．ソルベントバイオレット８、同１３、同１４、同２１、同２７；Ｃ．Ｉ．ディスパースバイオレット１；Ｃ．Ｉ．ベーシックレッド１、同２、同９、同１２、同１３、同１４、同１５、同１７、同１８、同２２、同２３、同２４、同２７、同２９、同３２、同３４、同３５、同３６、同３７、同３８、同３９、同４０；Ｃ．Ｉ．ベーシックバイオレット１、同３、同７、同１０、同１４、同１５、同２１、同２５、同２６、同２７、２８などが挙げられる。
　マゼンダ系色材において、マゼンダ系顔料としては、例えば、Ｃ．Ｉ．ピグメントレッド１、同２、同３、同４、同５、同６、同７、同８、同９、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同１８、同１９、同２１、同２２、同２３、同３０、同３１、同３２、同３７、同３８、同３９、同４０、同４１、同４２、同４８：１、同４８：２、同４８：３、同４８：４、同４９、同４９：１、同５０、同５１、同５２、同５２：２、同５３：１、同５４、同５５、同５６、同５７：１、同５８、同６０、同６０：１、同６３、同６３：１、同６３：２、同６４、同６４：１、同６７、同６８、同８１、同８３、同８７、同８８、同８９、同９０、同９２、同１０１、同１０４、同１０５、同１０６、同１０８、同１１２、同１１４、同１２２、同１２３、同１３９、同１４４、同１４６、同１４７、同１４９、同１５０、同１５１、同１６３、同１６６、同１６８、同１７０、同１７１、同１７２、同１７５、同１７６、同１７７、同１７８、同１７９、同１８４、同１８５、同１８７、同１９０、同１９３、同２０２、同２０６、同２０７、同２０９、同２１９、同２２２、同２２４、同２３８、同２４５；Ｃ．Ｉ．ピグメントバイオレット３、同９、同１９、同２３、同３１、同３２、同３３、同３６、同３８、同４３、同５０；Ｃ．Ｉ．バットレッド１、同２、同１０、同１３、同１５、同２３、同２９、同３５などが挙げられる。
　また、イエロー系色材としては、例えば、Ｃ．Ｉ．ソルベントイエロー１９、同４４、同７７、同７９、同８１、同８２、同９３、同９８、同１０３、同１０４、同１１２、同１６２等のイエロー系染料；Ｃ．Ｉ．ピグメントオレンジ３１、同４３；Ｃ．Ｉ．ピグメントイエロー１、同２、同３、同４、同５、同６、同７、同１０、同１１、同１２、同１３、同１４、同１５、同１６、同１７、同２３、同２４、同３４、同３５、同３７、同４２、同５３、同５５、同６５、同７３、同７４、同７５、同８１、同８３、同９３、同９４、同９５、同９７、同９８、同１００、同１０１、同１０４、同１０８、同１０９、同１１０、同１１３、同１１４、同１１６、同１１７、同１２０、同１２８、同１２９、同１３３、同１３８、同１３９、同１４７、同１５０、同１５１、同１５３、同１５４、同１５５、同１５６、同１６７、同１７２、同１７３、同１８０、同１８５、同１９５；Ｃ．Ｉ．バットイエロー１、同３、同２０等のイエロー系顔料などが挙げられる。
　シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材は、それぞれ、単独で又は２種以上を組み合わせて用いることができる。なお、シアン系色材、マゼンダ系色材、イエロー系色材などの各種色材を２種以上用いる場合、これらの色材の混合割合（または配合割合）としては、特に制限されず、各色材の種類や目的とする色などに応じて適宜選択することができる。
　半導体裏面用フィルム２を着色させる場合、その着色形態は特に制限されない。例えば、半導体裏面用フィルムは、着色剤が添加された単層のフィルム状物であってもよい。また、少なくとも熱硬化性樹脂により形成された樹脂層と、着色剤層とが少なくとも積層された積層フィルムであってもよい。なお、半導体裏面用フィルム２が樹脂層と着色剤層との積層フィルムである場合、積層形態の半導体裏面用フィルム２としては、樹脂層／着色剤層／樹脂層の積層形態を有していることが好ましい。この場合、着色剤層の両側の２つの樹脂層は、同一の組成の樹脂層であってもよく、異なる組成の樹脂層であってもよい。
　半導体裏面用フィルム２には、必要に応じて他の添加剤を適宜に配合することができる。他の添加剤としては、例えば、充填剤（フィラー）、難燃剤、シランカップリング剤、イオントラップ剤の他、増量剤、老化防止剤、酸化防止剤、界面活性剤などが挙げられる。
　前記充填剤としては、無機充填剤、有機充填剤のいずれであってもよいが、無機充填剤が好適である。無機充填剤等の充填剤の配合により、半導体裏面用フィルムに導電性の付与や熱伝導性の向上、弾性率の調節等を図ることができる。なお、半導体裏面用フィルム２としては導電性であっても、非導電性であってもよい。前記無機充填剤としては、例えば、シリカ、クレー、石膏、炭酸カルシウム、硫酸バリウム、酸化アルミナ、酸化ベリリウム、炭化珪素、窒化珪素等のセラミック類、アルミニウム、銅、銀、金、ニッケル、クロム、鉛、錫、亜鉛、パラジウム、半田などの金属、又は合金類、その他カーボンなどからなる種々の無機粉末などが挙げられる。充填剤は単独で又は２種以上を併用して用いることができる。充填剤としては、なかでも、シリカ、特に溶融シリカが好適である。なお、無機充填剤の平均粒径は０．１μｍ～８０μｍの範囲内であることが好ましい。無機充填剤の平均粒径は、例えば、レーザー回折型粒度分布測定装置によって測定することができる。
　前記充填剤（特に無機充填剤）の配合量は、有機樹脂成分１００重量部に対して８０重量部以下（０重量部～８０重量部）であることが好ましく、特に０重量部～７０重量部であることが好適である。
　また、前記難燃剤としては、例えば、三酸化アンチモン、五酸化アンチモン、臭素化エポキシ樹脂等が挙げられる。難燃剤は、単独で、又は２種以上を併用して用いることができる。前記シランカップリング剤としては、例えば、β－（３、４－エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリメトキシシラン、γ－グリシドキシプロピルメチルジエトキシシラン等が挙げられる。シランカップリング剤は、単独で又は２種以上を併用して用いることができる。前記イオントラップ剤としては、例えばハイドロタルサイト類、水酸化ビスマス等が挙げられる。イオントラップ剤は、単独で又は２種以上を併用して用いることができる。
　半導体裏面用フィルム２は、例えば、エポキシ樹脂等の熱硬化性樹脂と、必要に応じてアクリル樹脂等の熱可塑性樹脂と、必要に応じて溶媒やその他の添加剤などとを混合して樹脂組成物を調製し、フィルム状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、前記樹脂組成物を、ダイシングテープの粘着剤層３２上に塗布する方法、適当なセパレータ（剥離紙など）上に前記樹脂組成物を塗布して樹脂層（又は接着剤層）を形成し、これを粘着剤層３２上に転写（移着）する方法などにより、半導体裏面用フィルムとしてのフィルム状の層（接着剤層）を形成することができる。なお、前記樹脂組成物は、溶液であっても分散液であってもよい。
　なお、半導体裏面用フィルム２が、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されている場合、半導体裏面用フィルムは、半導体ウエハに適用する前の段階では、熱硬化性樹脂が未硬化又は部分硬化の状態である。この場合、半導体ウエハに適用後に（具体的には、通常、フリップチップボンディング工程で封止材をキュアする際に）、半導体裏面用フィルム中の熱硬化性樹脂を完全に又はほぼ完全に硬化させる。
　このように、半導体裏面用フィルムは、熱硬化性樹脂を含んでいても、該熱硬化性樹脂は未硬化又は部分硬化の状態であるため、半導体裏面用フィルムのゲル分率としては、特に制限されないが、例えば、５０重量％以下（０重量％～５０重量％）の範囲より適宜選択することができ、好ましくは３０重量％以下（０重量％～３０重量％）であり、特に１０重量％以下（０重量％～１０重量％）であることが好適である。半導体裏面用フィルムのゲル分率の測定方法は、以下の測定方法により測定することができる。
　＜ゲル分率の測定方法＞
　半導体裏面用フィルムから約０．１ｇをサンプリングして精秤し（試料の重量）、該サンプルをメッシュ状シートで包んだ後、約５０ｍｌのトルエン中に室温で１週間浸漬させる。その後、溶剤不溶分（メッシュ状シートの内容物）をトルエンから取り出し、１３０℃で約２時間乾燥させ、乾燥後の溶剤不溶分を秤量し（浸漬・乾燥後の重量）、下記式（ａ）よりゲル分率（重量％）を算出する。
　ゲル分率（重量％）＝［（浸漬・乾燥後の重量）／（試料の重量）］×１００　（ａ）
　なお、半導体裏面用フィルムのゲル分率は、樹脂成分の種類やその含有量、架橋剤の種類やその含有量の他、加熱温度や加熱時間などによりコントロールすることができる。
　本発明において、半導体裏面用フィルムは、エポキシ樹脂等の熱硬化性樹脂を含む樹脂組成物により形成されたフィルム状物である場合、半導体ウエハに対する密着性を有効に発揮することができる。
　尚、半導体ウエハのダイシング工程では切削水を使用することから、半導体裏面用フィルムが吸湿して、常態以上の含水率になる場合がある。この様な高含水率のまま、フリップチップボンディングを行うと、半導体裏面用フィルム２と半導体ウエハ又はその加工体（半導体）との接着界面に水蒸気が溜まり、浮きが発生する場合がある。従って、半導体裏面用フィルムとしては、透湿性の高いコア材料を両面に設けた構成とすることにより、水蒸気が拡散して、かかる問題を回避することが可能となる。かかる観点から、コア材料の片面又は両面に半導体裏面用フィルム２を形成した多層構造を半導体裏面用フィルムとして用いてもよい。前記コア材料としては、フィルム（例えばポリイミドフィルム、ポリエステルフィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルム等）、ガラス繊維やプラスチック製不織繊維で強化された樹脂基板、シリコン基板又はガラス基板等が挙げられる。
　半導体裏面用フィルム２の厚さ（積層フィルムの場合は総厚）は特に限定されないが、例えば、２μｍ～２００μｍ程度の範囲から適宜選択することができる。更に、前記厚さは４μｍ～１６０μｍ程度が好ましく、６μｍ～１００μｍ程度がより好ましく、１０μｍ～８０μｍ程度が特に好ましい。
　前記半導体裏面用フィルム２の未硬化状態における２３℃での引張貯蔵弾性率は１ＧＰａ以上（例えば、１ＧＰａ～５０ＧＰａ）であることが好ましく、より好ましくは２ＧＰａ以上であり、特に３ＧＰａ以上であることが好適である。前記引張貯蔵弾性率が１ＧＰａ以上であると、半導体チップを半導体裏面用フィルム２と共に、ダイシングテープの粘着剤層３２から剥離させた後、半導体裏面用フィルム２を支持体上に載置して、輸送等を行った際に、半導体裏面用フィルムが支持体に貼着するのを有効に抑制又は防止することができる。尚、前記支持体は、例えば、キャリアテープにおけるトップテープやボトムテープなどをいう。なお、半導体裏面用フィルム２が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前述のように、熱硬化性樹脂は、通常、未硬化又は部分硬化の状態であるので、半導体裏面用フィルムの２３℃における弾性率は、通常、熱硬化性樹脂が未硬化状態又は部分硬化状態での２３℃における弾性率となる。
　ここで、半導体裏面用フィルム２は単層でもよく複数の層が積層された積層フィルムであってもよいが、積層フィルムの場合、前記未硬化状態における２３℃での引張貯蔵弾性率は積層フィルム全体として１ＧＰａ以上（例えば、１ＧＰａ～５０ＧＰａ）の範囲であればよい。また、半導体裏面用フィルムの未硬化状態における前記引張貯蔵弾性率（２３℃）は、樹脂成分（熱可塑性樹脂、熱硬化性樹脂）の種類やその含有量、シリカフィラー等の充填材の種類やその含有量などによりコントロールすることができる。なお、半導体裏面用フィルム２が複数の層が積層された積層フィルムである場合（半導体裏面用フィルムが積層の形態を有している場合）、その積層形態としては、例えば、ウエハ接着層とレーザーマーク層とからなる積層形態などを例示することができる。また、このようなウエハ接着層とレーザーマーク層との間には、他の層（中間層、光線遮断層、補強層、着色層、基材層、電磁波遮断層、熱伝導層、粘着層など）が設けられていてもよい。なお、ウエハ接着層はウエハに対して優れた密着性（接着性）を発揮する層であり、ウエハの裏面と接触する層である。一方、レーザーマーク層は優れたレーザーマーキング性を発揮する層であり、半導体チップの裏面にレーザーマーキングを行う際に利用される層である。
　尚、前記引張貯蔵弾性率は、ダイシングテープ３に積層させずに、未硬化状態の半導体裏面用フィルム２を作製し、レオメトリック社製の動的粘弾性測定装置「Ｓｏｌｉｄ　Ａｎａｌｙｚｅｒ　ＲＳ　Ａ２」を用いて、引張モードにて、サンプル幅：１０ｍｍ、サンプル長さ：２２．５ｍｍ、サンプル厚さ：０．２ｍｍで、周波数：１Ｈｚ、昇温速度：１０℃／分、窒素雰囲気下、所定の温度（２３℃）にて測定して、得られた引張貯蔵弾性率の値とした。
　前記半導体裏面用フィルム２は、少なくとも一方の面がセパレータ（剥離ライナー）により保護されていることが好ましい（図示せず）。例えば、ダイシングテープ一体型半導体裏面用フィルム１の場合、半導体裏面用フィルムの一方の面のみにセパレータが設けられていてもよく、一方、ダイシングテープと一体化されていない半導体裏面用フィルムの場合、半導体裏面用フィルムの片面又は両面にセパレータが設けられていてもよい。セパレータは、実用に供するまで半導体裏面用フィルムを保護する保護材としての機能を有している。また、ダイシングテープ一体型半導体裏面用フィルム１の場合、セパレータは、更に、ダイシングテープの基材上の粘着剤層３２に半導体裏面用フィルム２を転写する際の支持基材として用いることができる。セパレータは、半導体裏面用フィルム上に半導体ウエハを貼着する際に剥がされる。セパレータとしては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム（ポリエチレンテレフタレートなど）や紙等も使用可能である。なお、セパレータは従来公知の方法により形成することができる。また、セパレータの厚さ等も特に制限されない。
　半導体裏面用フィルム２がダイシングテープ３に積層されていない場合、半導体裏面用フィルム２は、両面に剥離層を有するセパレータを１枚用いてロール状に巻回された形態で、両面に剥離層を有するセパレータにより保護されていてもよく、少なくとも一方の面に剥離層を有するセパレータにより保護されていてもよい。
　また、半導体裏面用フィルム２における可視光（波長：４００ｎｍ～８００ｎｍ）の光線透過率（可視光透過率）は、特に制限されないが、例えば、２０％以下（０％～２０％）の範囲であることが好ましく、より好ましくは１０％以下（０％～１０％）、特に好ましくは５％以下（０％～５％）である。半導体裏面用フィルム２は、可視光透過率が２０％より大きいと、光線通過により、半導体素子に悪影響を及ぼす恐れがある。また、前記可視光透過率（％）は、半導体裏面用フィルム２の樹脂成分の種類やその含有量、着色剤（顔料や染料など）の種類やその含有量、無機充填材の含有量などによりコントロールすることができる。
　半導体裏面用フィルム２の可視光透過率（％）は、次の通りにして測定することができる。即ち、厚さ（平均厚さ）２０μｍの半導体裏面用フィルム２単体を作製する。次に、半導体裏面用フィルム２に対し、波長：４００ｎｍ～８００ｎｍの可視光線［装置：島津製作所製の可視光発生装置（商品名「ＡＢＳＯＲＰＴＩＯＮ　ＳＰＥＣＴＲＯ　ＰＨＯＴＯＭＥＴＲ」）］を所定の強度で照射し、透過した可視光線の強度を測定する。更に、可視光線が半導体裏面用フィルム２を透過する前後の強度変化より、可視光透過率の値を求めることができる。尚、２０μｍの厚さでない半導体裏面用フィルム２の可視光透過率（％；波長：４００ｎｍ～８００ｎｍ）の値により、厚さ：２０μｍの半導体裏面用フィルム２の可視光透過率（％；波長：４００ｎｍ～８００ｎｍ）を導き出すことも可能である。また、本発明では、厚さ２０μｍの半導体裏面用フィルム２の場合における可視光透過率（％）を求めているが、本発明に係る半導体裏面用フィルムは厚さ２０μｍのものに限定される趣旨ではない。
　また、半導体裏面用フィルム２としては、その吸湿率が低い方が好ましい。具体的には、前記吸湿率は１重量％以下が好ましく、より好ましくは０．８重量％以下である。前記吸湿率を１重量％以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、半導体裏面用フィルム２と半導体素子との間でボイドの発生などを抑制又は防止することもできる。尚、前記吸湿率は、半導体裏面用フィルム２を、温度８５℃、相対湿度８５％ＲＨの雰囲気下で１６８時間放置する前後の重量変化により算出した値である。半導体裏面用フィルム２が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記吸湿率は、熱硬化後の半導体裏面用フィルムに対し、温度８５℃、相対湿度８５％ＲＨの雰囲気下で１６８時間放置したときの値を意味する。また、前記吸湿率は、例えば、無機フィラーの添加量を変化させることにより調整することができる。
　また、半導体裏面用フィルム２としては、揮発分の割合が少ない方が好ましい。具体的には、加熱処理後の半導体裏面用フィルム２の重量減少率（重量減少量の割合）が１重量％以下が好ましく、０．８重量％以下がより好ましい。加熱処理の条件は、例えば、加熱温度２５０℃、加熱時間１時間である。前記重量減少率を１重量％以下にすることにより、レーザーマーキング性を向上させることができる。また、例えば、リフロー工程に於いて、フリップチップ型の半導体装置にクラックが発生するのを抑制又は防止することができる。前記重量減少率は、例えば、鉛フリーハンダリフロー時のクラック発生を減少させ得る無機物を添加することにより、調整することができる。なお、半導体裏面用フィルム２が熱硬化性樹脂を含む樹脂組成物により形成されている場合、前記重量減少率は、熱硬化後の半導体裏面用フィルムに対し、加熱温度２５０℃、加熱時間１時間の条件下で加熱したときの値を意味する。
　（ダイシングテープ）
　前記ダイシングテープ３は、基材３１上に粘着剤層３２が形成されて構成されている。このように、ダイシングテープ３は、基材３１と、粘着剤層３２とが積層された構成を有していればよい。基材（支持基材）は粘着剤層等の支持母体として用いることができる。前記基材３１は放射線透過性を有していることが好ましい。前記基材３１としては、例えば、紙などの紙系基材；布、不織布、フェルト、ネットなどの繊維系基材；金属箔、金属板などの金属系基材；プラスチックのフィルムやシートなどのプラスチック系基材；ゴムシートなどのゴム系基材；発泡シートなどの発泡体や、これらの積層体［特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム（又はシート）同士の積層体など］等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン（ＰＥ）、ポリプロピレン（ＰＰ）、エチレン－プロピレン共重合体等のオレフィン系樹脂；エチレン－酢酸ビニル共重合体（ＥＶＡ）、アイオノマー樹脂、エチレン－（メタ）アクリル酸共重合体、エチレン－（メタ）アクリル酸エステル（ランダム、交互）共重合体等のエチレンをモノマー成分とする共重合体；ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリブチレンテレフタレート（ＰＢＴ）等のポリエステル；アクリル系樹脂；ポリ塩化ビニル（ＰＶＣ）；ポリウレタン；ポリカーボネート；ポリフェニレンスルフィド（ＰＰＳ）；ポリアミド（ナイロン）、全芳香族ポリアミド（アラミド）等のアミド系樹脂；ポリエーテルエーテルケトン（ＰＥＥＫ）；ポリイミド；ポリエーテルイミド；ポリ塩化ビニリデン；ＡＢＳ（アクリロニトリル－ブタジエン－スチレン共重合体）；セルロース系樹脂；シリコーン樹脂；フッ素樹脂などが挙げられる。
　また基材３１の材料としては、前記樹脂の架橋体等のポリマーが挙げられる。前記プラスチックフィルムは、無延伸で用いてもよく、必要に応じて一軸又は二軸の延伸処理を施したものを用いてもよい。延伸処理等により熱収縮性を付与した樹脂シートによれば、ダイシング後にその基材３１を熱収縮させることにより粘着剤層３２と半導体裏面用フィルム２との接着面積を低下させて、半導体チップの回収の容易化を図ることができる。
　基材３１の表面は、隣接する層との密着性、保持性等を高める為、慣用の表面処理、例えば、クロム酸処理、オゾン暴露、火炎暴露、高圧電撃暴露、イオン化放射線処理等の化学的又は物理的処理、下塗剤（例えば、後述する粘着物質）によるコーティング処理を施すことができる。
　前記基材３１は、同種又は異種のものを適宜に選択して使用することができ、必要に応じて数種をブレンドしたものを用いることができる。また、基材３１には、帯電防止能を付与する為、前記の基材３１上に金属、合金、これらの酸化物等からなる厚さが３０～５００Å程度の導電性物質の蒸着層を設けることができる。基材３１は単層あるいは２種以上の複層でもよい。
　基材３１の厚さ（積層体の場合は総厚）は、特に制限されず強度や柔軟性、使用目的などに応じて適宜に選択でき、例えば、一般的には１０００μｍ以下（例えば、１μｍ～１０００μｍ）、好ましくは１０μｍ～５００μｍ、さらに好ましくは２０μｍ～３００μｍ、特に３０μｍ～２００μｍ程度であるが、これらに限定されない。
　なお、基材３１には、本発明の効果等を損なわない範囲で、各種添加剤（着色剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、難燃剤など）が含まれていてもよい。
　前記粘着剤層３２は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン－ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約２００℃以下の熱溶融性樹脂を配合したクリ－プ特性改良型粘着剤などの公知の粘着剤（例えば、日本国特開昭５６－６１４６８号公報、日本国特開昭６１－１７４８５７号公報、日本国特開昭６３－１７９８１号公報、日本国特開昭５６－１３０４０号公報等参照）の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤（又はエネルギー線硬化型粘着剤）や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は２種以上組み合わせて使用することができる。
　前記粘着剤としては、アクリル系粘着剤、ゴム系粘着剤を好適に用いることができ、特にアクリル系粘着剤が好適である。アクリル系粘着剤としては、（メタ）アクリル酸アルキルエステルの１種又は２種以上を単量体成分として用いたアクリル系重合体（単独重合体又は共重合体）をベースポリマーとするアクリル系粘着剤が挙げられる。
　前記アクリル系粘着剤における（メタ）アクリル酸アルキルエステルとしては、例えば、（メタ）アクリル酸メチル、（メタ）アクリル酸エチル、（メタ）アクリル酸プロピル、（メタ）アクリル酸イソプロピル、（メタ）アクリル酸ブチル、（メタ）アクリル酸イソブチル、（メタ）アクリル酸ｓ－ブチル、（メタ）アクリル酸ｔ－ブチル、（メタ）アクリル酸ペンチル、（メタ）アクリル酸ヘキシル、（メタ）アクリル酸ヘプチル、（メタ）アクリル酸オクチル、（メタ）アクリル酸２－エチルヘキシル、（メタ）アクリル酸イソオクチル、（メタ）アクリル酸ノニル、（メタ）アクリル酸イソノニル、（メタ）アクリル酸デシル、（メタ）アクリル酸イソデシル、（メタ）アクリル酸ウンデシル、（メタ）アクリル酸ドデシル、（メタ）アクリル酸トリデシル、（メタ）アクリル酸テトラデシル、（メタ）アクリル酸ペンタデシル、（メタ）アクリル酸ヘキサデシル、（メタ）アクリル酸ヘプタデシル、（メタ）アクリル酸オクタデシル、（メタ）アクリル酸ノナデシル、（メタ）アクリル酸エイコシルなどの（メタ）アクリル酸アルキルエステルなどが挙げられる。（メタ）アクリル酸アルキルエステルとしては、アルキル基の炭素数が４～１８の（メタ）アクリル酸アルキルエステルが好適である。なお、（メタ）アクリル酸アルキルエステルのアルキル基は、直鎖状又は分岐鎖状の何れであっても良い。
　なお、前記アクリル系重合体は、凝集力、耐熱性、架橋性などの改質を目的として、必要に応じて、前記（メタ）アクリル酸アルキルエステルと共重合可能な他の単量体成分（共重合性単量体成分）に対応する単位を含んでいてもよい。このような共重合性単量体成分としては、例えば、（メタ）アクリル酸（アクリル酸、メタクリル酸）、カルボキシエチルアクリレート、カルボキシペンチルアクリレート、イタコン酸、マレイン酸、フマル酸、クロトン酸などのカルボキシル基含有モノマー；無水マレイン酸、無水イタコン酸などの酸無水物基含有モノマー；（メタ）アクリル酸ヒドロキシエチル、（メタ）アクリル酸ヒドロキシプロピル、（メタ）アクリル酸ヒドロキシブチル、（メタ）アクリル酸ヒドロキシヘキシル、（メタ）アクリル酸ヒドロキシオクチル、（メタ）アクリル酸ヒドロキシデシル、（メタ）アクリル酸ヒドロキシラウリル、（４－ヒドロキシメチルシクロヘキシル）メチルメタクリレートなどのヒドロキシル基含有モノマー；スチレンスルホン酸、アリルスルホン酸、２－（メタ）アクリルアミド－２－メチルプロパンスルホン酸、（メタ）アクリルアミドプロパンスルホン酸、スルホプロピル（メタ）アクリレート、（メタ）アクリロイルオキシナフタレンスルホン酸などのスルホン酸基含有モノマー；２－ヒドロキシエチルアクリロイルホスフェートなどのリン酸基含有モノマー；（メタ）アクリルアミド、Ｎ，Ｎ－ジメチル（メタ）アクリルアミド、Ｎ－ブチル（メタ）アクリルアミド、Ｎ－メチロール（メタ）アクリルアミド、Ｎ－メチロールプロパン（メタ）アクリルアミドなどの（Ｎ－置換）アミド系モノマー；（メタ）アクリル酸アミノエチル、（メタ）アクリル酸Ｎ，Ｎ－ジメチルアミノエチル、（メタ）アクリル酸ｔ－ブチルアミノエチルなどの（メタ）アクリル酸アミノアルキル系モノマー；（メタ）アクリル酸メトキシエチル、（メタ）アクリル酸エトキシエチルなどの（メタ）アクリル酸アルコキシアルキル系モノマー；アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー；（メタ）アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー；スチレン、α－メチルスチレンなどのスチレン系モノマー；酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー；イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー；ビニルエーテルなどのビニルエーテル系モノマー；Ｎ－ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、Ｎ－ビニルカルボン酸アミド類、Ｎ－ビニルカプロラクタムなどの窒素含有モノマー；Ｎ－シクロヘキシルマレイミド、Ｎ－イソプロピルマレイミド、Ｎ－ラウリルマレイミド、Ｎ－フェニルマレイミドなどのマレイミド系モノマー；Ｎ－メチルイタコンイミド、Ｎ－エチルイタコンイミド、Ｎ－ブチルイタコンイミド、Ｎ－オクチルイタコンイミド、Ｎ－２－エチルヘキシルイタコンイミド、Ｎ－シクロヘキシルイタコンイミド、Ｎ－ラウリルイタコンイミドなどのイタコンイミド系モノマー；Ｎ－（メタ）アクリロイルオキシメチレンスクシンイミド、Ｎ－（メタ）アクルロイル－６－オキシヘキサメチレンスクシンイミド、Ｎ－（メタ）アクリロイル－８－オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー；（メタ）アクリル酸ポリエチレングリコール、（メタ）アクリル酸ポリプロピレングリコール、（メタ）アクリル酸メトキシエチレングリコール、（メタ）アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー；（メタ）アクリル酸テトラヒドロフルフリル、フッ素（メタ）アクリレート、シリコーン（メタ）アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー；ヘキサンジオールジ（メタ）アクリレート、（ポリ）エチレングリコールジ（メタ）アクリレート、（ポリ）プロピレングリコールジ（メタ）アクリレート、ネオペンチルグリコールジ（メタ）アクリレート、ペンタエリスリトールジ（メタ）アクリレート、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ（メタ）アクリレート、ヘキシルジ（メタ）アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は１種又は２種以上使用できる。
　粘着剤として放射線硬化型粘着剤（又はエネルギー線硬化型粘着剤）を用いる場合、放射線硬化型粘着剤（組成物）としては、例えば、ラジカル反応性炭素－炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に有するポリマーをベースポリマーとして用いた内在型の放射線硬化型粘着剤や、粘着剤中に紫外線硬化性のモノマー成分やオリゴマー成分が配合された放射線硬化型粘着剤などが挙げられる。また、粘着剤として熱膨張性粘着剤を用いる場合、熱膨張性粘着剤としては、例えば、粘着剤と発泡剤（特に熱膨張性微小球）とを含む熱膨張性粘着剤などが挙げられる。
　本発明では、粘着剤層３２には、本発明の効果を損なわない範囲で、各種添加剤（例えば、粘着付与樹脂、着色剤、増粘剤、増量剤、充填剤、可塑剤、老化防止剤、酸化防止剤、界面活性剤、架橋剤など）が含まれていても良い。
　前記架橋剤としては、特に制限されず、公知の架橋剤を用いることができる。具体的には、架橋剤としては、イソシアネート系架橋剤、エポキシ系架橋剤、メラミン系架橋剤、過酸化物系架橋剤の他、尿素系架橋剤、金属アルコキシド系架橋剤、金属キレート系架橋剤、金属塩系架橋剤、カルボジイミド系架橋剤、オキサゾリン系架橋剤、アジリジン系架橋剤、アミン系架橋剤などが挙げられ、イソシアネート系架橋剤やエポキシ系架橋剤が好適である。架橋剤は単独で又は２種以上組み合わせて使用することができる。なお、架橋剤の使用量は、特に制限されない。
　前記イソシアネート系架橋剤としては、例えば、１，２－エチレンジイソシアネート、１，４－ブチレンジイソシアネート、１，６－ヘキサメチレンジイソシアネートなどの低級脂肪族ポリイソシアネート類；シクロペンチレンジイソシアネート、シクロへキシレンジイソシアネート、イソホロンジイソシアネート、水素添加トリレンジイソシアネ－ト、水素添加キシレンジイソシアネ－トなどの脂環族ポリイソシアネート類；２，４－トリレンジイソシアネート、２，６－トリレンジイソシアネート、４，４’－ジフェニルメタンジイソシアネート、キシリレンジイソシアネートなどの芳香族ポリイソシアネート類などが挙げられ、その他、トリメチロールプロパン／トリレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＬ」］、トリメチロールプロパン／ヘキサメチレンジイソシアネート３量体付加物［日本ポリウレタン工業（株）製、商品名「コロネートＨＬ」］なども用いられる。また、前記エポキシ系架橋剤としては、例えば、Ｎ，Ｎ，Ｎ’，Ｎ’－テトラグリシジル－ｍ－キシレンジアミン、ジグリシジルアニリン、１，３－ビス（Ｎ，Ｎ－グリシジルアミノメチル）シクロヘキサン、１，６－ヘキサンジオールジグリシジルエーテル、ネオペンチルグリコールジグリシジルエーテル、エチレングリコールジグリシジルエーテル、プロピレングリコールジグリシジルエーテル、ポリエチレングリコールジグリシジルエーテル、ポリプロピレングリコールジグリシジルエーテル、ソルビトールポリグリシジルエーテル、グリセロールポリグリシジルエーテル、ペンタエリスリトールポリグリシジルエーテル、ポリグリセロールポリグリシジルエーテル、ソルビタンポリグリシジルエーテル、トリメチロールプロパンポリグリシジルエーテル、アジピン酸ジグリシジルエステル、ｏ－フタル酸ジグリシジルエステル、トリグリシジル－トリス（２－ヒドロキシエチル）イソシアヌレート、レゾルシンジグリシジルエーテル、ビスフェノール－Ｓ－ジグリシジルエーテルの他、分子内にエポキシ基を２つ以上有するエポキシ系樹脂などが挙げられる。
　なお、本発明では、架橋剤を用いる代わりに、あるいは、架橋剤を用いるとともに、電子線や紫外線などの照射により架橋処理を施すことも可能である。
　粘着剤層３２は、例えば、粘着剤（感圧接着剤）と、必要に応じて溶媒やその他の添加剤などとを混合して、シート状の層に形成する慣用の方法を利用し形成することができる。具体的には、例えば、粘着剤および必要に応じて溶媒やその他の添加剤を含む混合物を、基材３１上に塗布する方法、適当なセパレータ（剥離紙など）上に前記混合物を塗布して粘着剤層３２を形成し、これを基材３１上に転写（移着）する方法などにより、粘着剤層３２を形成することができる。
　粘着剤層３２の厚さは特に制限されず、例えば、５μｍ～３００μｍ（好ましくは５μｍ～２００μｍ、さらに好ましくは５μｍ～１００μｍ、特に好ましくは７μｍ～５０μｍ）程度である。粘着剤層３２の厚さが前記範囲内であると、適度な粘着力を発揮することができる。なお、粘着剤層３２は単層、複層の何れであってもよい。
　前記ダイシングテープ３の粘着剤層３２のフリップチップ型半導体裏面用フィルム２に対する接着力（２３℃、剥離角度１８０度、剥離速度３００ｍｍ／分）は、０．０２Ｎ／２０ｍｍ～１０Ｎ／２０ｍｍの範囲が好ましく、０．０５Ｎ／２０ｍｍ～５Ｎ／２０ｍｍの範囲がより好ましい。前記接着力を０．０２Ｎ／２０ｍｍ以上にすることにより、半導体ウエハのダイシングの際に半導体素子がチップ飛びするのを防止することができる。その一方、前記接着力を１０Ｎ／２０ｍｍ以下にすることにより、半導体素子をピックアップする際に、当該半導体素子の剥離が困難になったり、糊残りが発生するのを防止することができる。
　なお、本発明では、フリップチップ型半導体裏面用フィルム２や、ダイシングテープ一体型半導体裏面用フィルム１には、帯電防止能を持たせることができる。これにより、その接着時及び剥離時等に於ける静電気の発生やそれによる半導体ウエハ等の帯電で回路が破壊されること等を防止することができる。帯電防止能の付与は、基材３１、粘着剤層３２乃至半導体裏面用フィルム２へ帯電防止剤や導電性物質を添加する方法、基材３１への電荷移動錯体や金属膜等からなる導電層を付設する方法等、適宜な方式で行うことができる。これらの方式としては、半導体ウエハを変質させるおそれのある不純物イオンが発生しにくい方式が好ましい。導電性の付与、熱伝導性の向上等を目的として配合される導電性物質（導電フィラー）としては、銀、アルミニウム、金、銅、ニッケル、導電性合金等の球状、針状、フレーク状の金属粉、アルミナ等の金属酸化物、アモルファスカーボンブラック、グラファイト等が挙げられる。ただし、前記半導体裏面用フィルム２は、非導電性であることが、電気的にリークしないようにできる点から好ましい。
　また、フリップチップ型半導体裏面用フィルム２や、ダイシングテープ一体型半導体裏面用フィルム１は、ロール状に巻回された形態で形成されていてもよく、シート（フィルム）が積層された形態で形成されていてもよい。例えば、ロール状に巻回された形態を有している場合、半導体裏面用フィルム２又は、半導体裏面用フィルム２とダイシングテープ３との積層体を、必要に応じてセパレータにより保護した状態でロール状に巻回して、ロール状に巻回された状態又は形態の半導体裏面用フィルム２やダイシングテープ一体型半導体裏面用フィルム１として作製することができる。なお、ロール状に巻回された状態又は形態のダイシングテープ一体型半導体裏面用フィルム１としては、基材３１と、前記基材３１の一方の面に形成された粘着剤層３２と、前記粘着剤層３２上に形成された半導体裏面用フィルムと、前記基材３１の他方の面に形成された剥離処理層（背面処理層）とで構成されていてもよい。
　なお、ダイシングテープ一体型半導体裏面用フィルム１の厚さ（半導体裏面用フィルムの厚さと、基材３１及び粘着剤層３２からなるダイシングテープの厚さの総厚）としては、例えば、８μｍ～１５００μｍの範囲から選択することができ、好ましくは２０μｍ～８５０μｍ（さらに好ましくは３１μｍ～５００μｍ、特に好ましくは４７μｍ～３３０μｍ）である。
　なお、ダイシングテープ一体型半導体裏面用フィルム１において、半導体裏面用フィルム２の厚さと、ダイシングテープ３の粘着剤層３２の厚さとの比や、半導体裏面用フィルム２の厚さと、ダイシングテープ３の厚さ（基材３１及び粘着剤層３２の総厚）との比をコントロールすることにより、ダイシング工程時のダイシング性、ピックアップ工程時のピックアップ性などを向上させることができ、ダイシングテープ一体型半導体裏面用フィルム１を半導体ウエハのダイシング工程～半導体チップのフリップチップボンディング工程にかけて有効に利用することができる。
　（ダイシングテープ一体型半導体裏面用フィルムの製造方法）
　本実施の形態に係るダイシングテープ一体型半導体裏面用フィルムの製造方法について、図１に示すダイシングテープ一体型半導体裏面用フィルム１を例にして説明する。先ず、基材３１は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Ｔダイ押出法、共押出し法、ドライラミネート法等が例示できる。
　次に、基材３１上に粘着剤組成物を塗布し、乾燥させて（必要に応じて加熱架橋させて）粘着剤層３２を形成する。塗布方式としては、ロール塗工、スクリーン塗工、グラビア塗工等が挙げられる。なお、粘着剤層組成物を直接基材３１に塗布して、基材３１上に粘着剤層３２を形成してもよく、また、粘着剤組成物を表面に剥離処理を行った剥離紙等に塗布して粘着剤層３２を形成させた後、該粘着剤層３２を基材３１に転写させてもよい。これにより、基材３１上に粘着剤層３２を形成されたダイシングテープ３が作製される。
　一方、半導体裏面用フィルム２を形成する為の形成材料を剥離紙上に乾燥後の厚みが所定厚みとなる様に塗布し、更に所定条件下で乾燥して（熱硬化が必要な場合などでは、必要に応じて加熱処理を施し乾燥して）、塗布層を形成する。この塗布層を前記粘着剤層３２上に転写することにより、半導体裏面用フィルム２を粘着剤層３２上に形成する。なお、前記粘着剤層３２上に、半導体裏面用フィルム２を形成する為の形成材料を直接塗布した後、所定条件下で乾燥する（熱硬化が必要な場合などでは、必要に応じて加熱処理を施して乾燥する）ことによっても、半導体裏面用フィルム２を粘着剤層３２上に形成することができる。以上により、本発明に係るダイシングテープ一体型半導体裏面用フィルム１を得ることができる。なお、半導体裏面用フィルム２を形成する際に熱硬化を行う場合、部分硬化の状態となる程度で熱硬化を行うことが重要であるが、好ましくは熱硬化を行わない。
　本発明のダイシングテープ一体型半導体裏面用フィルム１は、フリップチップボンディング工程を具備する半導体装置の製造の際に好適に用いることができる。すなわち、本発明のダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ実装の半導体装置を製造する際に用いられ、半導体チップの裏面に、ダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム２が貼着している状態又は形態で、フリップチップ実装の半導体装置が製造される。従って、本発明のダイシングテープ一体型半導体裏面用フィルム１は、フリップチップ実装の半導体装置（半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置）に対して用いることができる。
　なお、半導体裏面用フィルム２は、ダイシングテープ一体型半導体裏面用フィルム１と同様に、フリップチップ実装の半導体装置（半導体チップが基板等の被着体に、フリップチップボンディング方式で固定された状態又は形態の半導体装置）に対して用いることができる。
　（半導体ウエハ）
　半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
　（半導体装置の製造方法）
　本実施の形態に係る半導体装置の製造方法について、図２を参照しながら以下に説明する。図２（ａ）～２（ｄ）は、前記ダイシングテープ一体型半導体裏面用フィルム１を用いた場合の半導体装置の製造方法を示す断面模式図である。
　前記半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルム１を用いて半導体装置を製造することができる。具体的には、前記ダイシングテープ一体型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、前記半導体ウエハをダイシングする工程と、ダイシングにより得られた半導体素子をピックアップする工程と、前記半導体素子を被着体上にフリップチップ接続する工程とを少なくとも具備する。
　なお、半導体裏面用フィルム２の場合、ダイシングテープ一体型半導体裏面用フィルム１を用いた場合の半導体装置の製造方法に準じた方法により、半導体装置を製造することができる。例えば、半導体裏面用フィルム２はダイシングテープと貼り合わせて、ダイシングテープと一体化させたダイシングテープ一体型半導体裏面用フィルムとして用いて、半導体装置を製造することができる。この場合、半導体裏面用フィルム２を用いた半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルムの製造方法における工程に、さらに、半導体裏面用フィルムとダイシングテープとを、半導体裏面用フィルムとダイシングテープの粘着剤層が接触する形態で貼り合わせる工程を具備した製造方法になる。
　また、半導体裏面用フィルム２は、ダイシングテープと一体化せずに、半導体ウエハに貼着させて用いることもできる。この場合、半導体裏面用フィルム２を用いた半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルムの製造方法におけるダイシングテープ一体型半導体裏面用フィルム上に半導体ウエハを貼着する工程を、半導体裏面用フィルムを半導体ウエハに貼着する工程、半導体ウエハに貼着されている半導体裏面用フィルムに、ダイシングテープを、半導体裏面用フィルムとダイシングテープの粘着剤層が接触する形態で貼り合わせる工程とした製造方法になる。
　また、半導体裏面用フィルム２は、半導体ウエハを個片化した半導体チップに貼着させて用いることもできる。この場合、半導体裏面用フィルム２を用いた半導体装置の製造方法は、例えば、ダイシングテープを半導体ウエハに貼着する工程と、前記半導体ウエハをダイシングする工程と、ダイシングにより得られた半導体素子をピックアップする工程と、前記半導体素子を被着体上にフリップチップ接続する工程と、半導体素子に、半導体裏面用フィルムを貼着する工程とを少なくとも具備した製造方法であってもよい。
　　［マウント工程］
　先ず、図２（ａ）で示されるように、ダイシングテープ一体型半導体裏面用フィルム１の半導体裏面用フィルム２上に任意に設けられたセパレータを適宜に剥離し、当該半導体裏面用フィルム２上に半導体ウエハ４を貼着して、これを接着保持させ固定する（マウント工程）。このとき前記半導体裏面用フィルム２は未硬化状態（半硬化状態を含む）にある。また、ダイシングテープ一体型半導体裏面用フィルム１は、半導体ウエハ４の裏面に貼着される。半導体ウエハ４の裏面とは、回路面とは反対側の面（非回路面、非電極形成面などとも称される）を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
　　［ダイシング工程」
　次に、図２（ｂ）で示されるように、半導体ウエハ４のダイシングを行う。これにより、半導体ウエハ４を所定のサイズに切断して個片化（小片化）し、半導体チップ５を製造する。ダイシングは、例えば、半導体ウエハ４の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム１まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ４は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム１により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ４の破損も抑制できる。なお、半導体裏面用フィルム２がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着（ブロッキング）することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
　なお、ダイシングテープ一体型半導体裏面用フィルム１のエキスパンドを行う場合、該エキスパンドは従来公知のエキスパンド装置を用いて行うことができる。エキスパンド装置は、ダイシングリングを介してダイシングテープ一体型半導体裏面用フィルム１を下方へ押し下げることが可能なドーナッツ状の外リングと、外リングよりも径が小さくダイシングテープ一体型半導体裏面用フィルムを支持する内リングとを有している。このエキスパンド工程により、後述のピックアップ工程において、隣り合う半導体チップ同士が接触して破損するのを防ぐことが出来る。
　　［ピックアップ工程］
　ダイシングテープ一体型半導体裏面用フィルム１に接着固定された半導体チップ５を回収する為に、図２（ｃ）で示されるように、半導体チップ５のピックアップを行って、半導体チップ５を半導体裏面用フィルム２とともにダイシングテープ３より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ５をダイシングテープ一体型半導体裏面用フィルム１の基材３１側からニードルによって突き上げ、突き上げられた半導体チップ５をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ５は、その裏面が半導体裏面用フィルム２により保護されている。
　　［フリップチップ接続工程］
　ピックアップした半導体チップ５は、図２（ｄ）で示されるように、基板等の被着体に、フリップチップボンディング方式（フリップチップ実装方式）により固定させる。具体的には、半導体チップ５を、半導体チップ５の回路面（表面、回路パターン形成面、電極形成面などとも称される）が被着体６と対向する形態で、被着体６に常法に従い固定させる。例えば、半導体チップ５の回路面側に形成されているバンプ５１を、被着体６の接続パッドに被着された接合用の導電材（半田など）６１に接触させて押圧しながら導電材を溶融させることにより、半導体チップ５と被着体６との電気的導通を確保し、半導体チップ５を被着体６に固定させることができる（フリップチップボンディング工程）。このとき、半導体チップ５と被着体６との間には空隙が形成されており、その空隙間距離は、一般的に３０μｍ～３００μｍ程度である。尚、半導体チップ５を被着体６上にフリップチップボンディング（フリップチップ接続）した後は、半導体チップ５と被着体６との対向面や間隙を洗浄し、該間隙に封止材（封止樹脂など）を充填させて封止することが重要である。
　被着体６としては、リードフレームや回路基板（配線回路基板など）等の各種基板を用いることができる。このような基板の材質としては、特に限定されるものではないが、セラミック基板や、プラスチック基板が挙げられる。プラスチック基板としては、例えば、エポキシ基板、ビスマレイミドトリアジン基板、ポリイミド基板等が挙げられる。
　フリップチップボンディング工程において、バンプや導電材の材質としては、特に限定されず、例えば、錫－鉛系金属材、錫－銀系金属材、錫－銀－銅系金属材、錫－亜鉛系金属材、錫－亜鉛－ビスマス系金属材等の半田類（合金）や、金系金属材、銅系金属材などが挙げられる。
　なお、フリップチップボンディング工程では、導電材を溶融させて、半導体チップ５の回路面側のバンプと、被着体６の表面の導電材とを接続させているが、この導電材の溶融時の温度としては、通常、２６０℃程度（例えば、２５０℃～３００℃）となっている。本発明のダイシングテープ一体型半導体裏面用フィルムは、半導体裏面用フィルムをエポキシ樹脂等により形成することにより、このフリップチップボンディング工程における高温にも耐えられる耐熱性を有するものとすることができる。
　本工程では、半導体チップ５と被着体６との対向面（電極形成面）や間隙の洗浄を行うのが好ましい。当該洗浄に用いられる洗浄液としては、特に制限されず、例えば、有機系の洗浄液や、水系の洗浄液が挙げられる。本発明のダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムは、洗浄液に対する耐溶剤性を有しており、これらの洗浄液に対して実質的に溶解性を有していない。そのため、前述のように、洗浄液としては、各種洗浄液を用いることができ、特別な洗浄液を必要とせず、従来の方法により洗浄させることができる。
　次に、フリップチップボンディングされた半導体チップ５と被着体６との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、１７５℃で６０秒間～９０秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば１６５℃～１８５℃で、数分間キュアすることができる。当該工程における熱処理においては、封止樹脂だけでなく半導体裏面用フィルム２の熱硬化も同時に行われる。これにより、封止樹脂及び半導体裏面用フィルム２の双方が、熱硬化の進行に伴い硬化収縮をする。その結果、封止樹脂の硬化収縮に起因して半導体チップ５に加えられる応力は、半導体裏面用フィルム２が硬化収縮することにより相殺ないし緩和することができる。また、当該工程により、半導体裏面用フィルム２を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明に係る半導体裏面用フィルム２は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム２を熱硬化させるための工程を新たに追加する必要がない。
　前記封止樹脂としては、絶縁性を有する樹脂（絶縁樹脂）であれば特に制限されず、公知の封止樹脂等の封止材から適宜選択して用いることができるが、弾性を有する絶縁樹脂がより好ましい。封止樹脂としては、例えば、エポキシ樹脂を含む樹脂組成物等が挙げられる。エポキシ樹脂としては、前記に例示のエポキシ樹脂等が挙げられる。また、エポキシ樹脂を含む樹脂組成物による封止樹脂としては、樹脂成分として、エポキシ樹脂以外に、エポキシ樹脂以外の熱硬化性樹脂（フェノール樹脂など）や、熱可塑性樹脂などが含まれていてもよい。なお、フェノール樹脂としては、エポキシ樹脂の硬化剤としても利用することができ、このようなフェノール樹脂としては、前記に例示のフェノール樹脂などが挙げられる。
　前記ダイシングテープ一体型半導体裏面用フィルム１や半導体裏面用フィルム２を用いて製造された半導体装置（フリップチップ実装の半導体装置）は、半導体チップの裏面に半導体裏面用フィルムが貼着されているため、各種マーキングを優れた視認性で施すことができる。特に、マーキング方法がレーザーマーキング方法であっても、優れたコントラスト比でマーキングを施すことができ、レーザーマーキングにより施された各種情報（文字情報、図研情報など）を良好に視認することが可能である。なお、レーザーマーキングを行う際には、公知のレーザーマーキング装置を利用することができる。また、レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー（ＣＯ２レーザー）、エキシマレーザー（ＡｒＦレーザー、ＫｒＦレーザー、ＸｅＣｌレーザー、ＸｅＦレーザーなど）が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、ＹＡＧレーザー（Ｎｄ：ＹＡＧレーザーなど）、ＹＶＯ４レーザーが好適である。
　本発明のダイシングテープ一体型半導体裏面用フィルムや半導体裏面用フィルムを用いて製造された半導体装置は、フリップチップ実装方式で実装された半導体装置であるので、ダイボンディング実装方式で実装された半導体装置よりも、薄型化、小型化された形状となっている。このため、各種の電子機器・電子部品又はそれらの材料・部材として好適に用いることができる。具体的には、本発明のフリップチップ実装の半導体装置が利用される電子機器としては、いわゆる「携帯電話」や「ＰＨＳ」、小型のコンピュータ（例えば、いわゆる「ＰＤＡ」（携帯情報端末）、いわゆる「ノートパソコン」、いわゆる「ネットブック（商標）」、いわゆる「ウェアラブルコンピュータ」など）、「携帯電話」及びコンピュータが一体化された小型の電子機器、いわゆる「デジタルカメラ（商標）」、いわゆる「デジタルビデオカメラ」、小型のテレビ、小型のゲーム機器、小型のデジタルオーディオプレイヤー、いわゆる「電子手帳」、いわゆる「電子辞書」、いわゆる「電子書籍」用電子機器端末、小型のデジタルタイプの時計などのモバイル型の電子機器（持ち運び可能な電子機器）などが挙げられるが、もちろん、モバイル型以外（設置型など）の電子機器（例えば、いわゆる「ディスクトップパソコン」、薄型テレビ、録画・再生用電子機器（ハードディスクレコーダー、ＤＶＤプレイヤー等）、プロジェクター、マイクロマシンなど）などであってもよい。また、電子部品又は、電子機器・電子部品の材料・部材としては、例えば、いわゆる「ＣＰＵ」の部材、各種記憶装置（いわゆる「メモリー」、ハードディスクなど）の部材などが挙げられる。
　以下、本発明に関し実施例を用いて詳細に説明するが、本発明はその要旨を超えない限り、以下の実施例に限定されるものではない。また、各例中、部は特記がない限りいずれも重量基準である。
　（実施例１）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：１１７部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：１１７部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：８３部、染料（商品名「ＯＩＬ　ＢＬＡＣＫ　ＢＳ」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：１．７部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＡを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＡを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（実施例２）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：２００部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：２００部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：１２５部、染料（商品名「ＯＩＬ　ＧＲＥＥＮ　５０２」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：５部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＢを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＢを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（熱硬化収縮量）
　各実施例で作製したフリップチップ型半導体裏面用フィルムの一方の面に、ポリエチレンテレフタレートフィルム（厚さ：３８μｍ）を貼着させた。この状態で、定規により体積を測定した。次に、１６５℃、２時間の条件下で加熱した後、ポリエチレンテレフタレートフィルムからフリップチップ型半導体裏面用フィルムを剥離させ、定規により体積を測定した。そして、熱硬化前の全体積に対する、熱硬化後の収縮量（体積％）を求めた。結果を下記表１に示す。
　（半導体パッケージの反り量）
　半導体チップの反りの発生の有無は、半導体パッケージの反り量を測定することで評価した。
　即ち、先ず、ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、半導体ウエハ（直径８インチ、厚さ２００μｍ；シリコンミラーウエハ）を半導体裏面用フィルム上に７０℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは１０ｍｍ角のチップサイズとなる様にフルカットした。なお、貼り合わせ条件、ダイシング条件は、下記のとおりである。
　　［貼り合わせ条件］
　貼り付け装置：商品名「ＭＡ－３０００III」日東精機株式会社製
　貼り付け速度計：１０ｍｍ／ｍｉｎ
　貼り付け圧力：０．１５ＭＰａ
　貼り付け時のステージ温度：７０℃
　　［ダイシング条件］
　ダイシング装置：商品名「ＤＦＤ－６３６１」ディスコ社製
　ダイシングリング：「２－８－１」（ディスコ社製）
　ダイシング速度：３０ｍｍ／ｓｅｃ
　ダイシングブレード：
　　Ｚ１；ディスコ社製「２０３Ｏ－ＳＥ　２７ＨＣＤＤ」
　　Ｚ２；ディスコ社製「２０３Ｏ－ＳＥ　２７ＨＣＢＢ」
　ダイシングブレード回転数：
　　Ｚ１；４０，０００ｒ／ｍｉｎ
　　Ｚ２；４５，０００ｒ／ｍｉｎ
　カット方式：ステップカット
　ウェハチップサイズ：１０．０ｍｍ角
　次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られた半導体チップをフリップチップ型半導体裏面用フィルムとともに粘着剤層からピックアップした。なお、ピックアップ条件は、下記のとおりである。
　　［ピックアップ条件］
　ピックアップ装置：商品名「ＳＰＡ－３００」株式会社新川社製
　ピックアップニードル本数：９本
　ニードル突き上げ速度：２０ｍｍ／ｓ
　ニードル突き上げ量　：　５００μｍ
　ピックアップ時間：１秒
　ダイシングテープ　エキスパンド量　:　３ｍｍ
　続いて、半導体チップをＢＴ基板［三菱瓦斯化学社製のＢＴレジン（ビスマレイイミドトリアジン系樹脂）を使用した基板］上にフリップチップボンディングした。このとき半導体チップの回路面がＢＴ基板に対向させ、半導体チップの回路面に形成されているバンプを、ＢＴ基板の接続パッドに被着された接合用の導電材（半田）と接触させて押圧しながら、温度を２６０℃まで上げて導電材を溶融させ、その後、室温まで冷却させて行った。更に、半導体チップとＢＴ基板の間隙に封止樹脂としてのアンダーフィル材を注入させた。このときのアンダーフィル（封止材）の厚さは２０μｍであった。続いて、１６５℃、２時間の条件下で加熱した後、半導体パッケージの反り量を測定した。
　反り量の測定は、先ず、前記ＢＴ基板が下側になる様に半導体パッケージを平板上に載置し、平板上から浮いているＢＴ基板の高さ、即ち反り量（μｍ）を測定した。測定は、接触式の表面粗さ計（Ｖｅｅｃｏ社製、ＤＥＫＴＡＫ８）を用いて、測定速度１．５ｍｍ／ｓ、加重１ｇの条件下で行った。測定の結果、反り量が１００μｍ以下のものを○とし、１００μｍを超えるものを×とした。結果を下記表１に示す。
Figure JPOXMLDOC01-appb-T000001
　（結果）
　表１から分かる通り、実施例１及び２の様に、熱硬化収縮量が２体積％以上の半導体裏面用フィルムであると、半導体パッケージの反り量を何れも１００μｍ以下に抑制できることが確認された。
　（実施例３）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：６８部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：６８部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：８３部、染料（商品名「ＯＩＬ　ＢＬＡＣＫ　ＢＳ」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：１．７部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＣを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＣを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（実施例４）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：９８部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：９８部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：１２５部、染料（商品名「ＯＩＬ　ＢＬＡＣＫ　ＢＳ」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：１．７部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＤを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＤを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（比較例１）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：２９部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：２９部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：１８５部、染料（商品名「ＯＩＬ　ＢＬＡＣＫ　ＢＳ」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：１．７部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＥを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＥを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（熱硬化収縮量）
　各実施例及び比較例で作製したフリップチップ型半導体裏面用フィルムの一方の面に、ポリエチレンテレフタレートフィルム（厚さ：３８μｍ）を貼着させた。この状態で、定規により体積を測定した。次に、１６５℃、２時間の条件下で加熱した後、ポリエチレンテレフタレートフィルムからフリップチップ型半導体裏面用フィルムを剥離させ、定規により体積を測定した。そして、熱硬化前の全体積に対する、熱硬化後の収縮量（体積％）を求めた。結果を下記表２に示す。
　（半導体パッケージの反り量）
　半導体チップの反りの発生の有無は、半導体パッケージの反り量を測定することで評価した。
　即ち、先ず、ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、半導体ウエハ（直径８インチ、厚さ２００μｍ；シリコンミラーウエハ）を半導体裏面用フィルム上に７０℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは１０ｍｍ角のチップサイズとなる様にフルカットした。なお、貼り合わせ条件、ダイシング条件は、下記のとおりである。
　　［貼り合わせ条件］
　貼り付け装置：商品名「ＭＡ－３０００III」日東精機株式会社製
　貼り付け速度計：１０ｍｍ／ｍｉｎ
　貼り付け圧力：０．１５ＭＰａ
　貼り付け時のステージ温度：７０℃
　　［ダイシング条件］
　ダイシング装置：商品名「ＤＦＤ－６３６１」ディスコ社製
　ダイシングリング：「２－８－１」（ディスコ社製）
　ダイシング速度：３０ｍｍ／ｓｅｃ
　ダイシングブレード：
　　Ｚ１；ディスコ社製「２０３Ｏ－ＳＥ　２７ＨＣＤＤ」
　　Ｚ２；ディスコ社製「２０３Ｏ－ＳＥ　２７ＨＣＢＢ」
　ダイシングブレード回転数：
　　Ｚ１；４０，０００ｒ／ｍｉｎ
　　Ｚ２；４５，０００ｒ／ｍｉｎ
　カット方式：ステップカット
　ウェハチップサイズ：１０．０ｍｍ角
　次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られた半導体チップをフリップチップ型半導体裏面用フィルムとともに粘着剤層からピックアップした。なお、ピックアップ条件は、下記のとおりである。
　　［ピックアップ条件］
　ピックアップ装置：商品名「ＳＰＡ－３００」株式会社新川社製
　ピックアップニードル本数：９本
　ニードル突き上げ速度：２０ｍｍ／ｓ
　ニードル突き上げ量　：　５００μｍ
　ピックアップ時間：１秒
　ダイシングテープ　エキスパンド量　:　３ｍｍ
　続いて、半導体チップをＢＴ基板［三菱瓦斯化学社製のＢＴレジン（ビスマレイイミドトリアジン系樹脂）を使用した基板］上にフリップチップボンディングした。このとき半導体チップの回路面がＢＴ基板に対向させ、半導体チップの回路面に形成されているバンプを、ＢＴ基板の接続パッドに被着された接合用の導電材（半田）と接触させて押圧しながら、温度を２６０℃まで上げて導電材を溶融させ、その後、室温まで冷却させて行った。更に、半導体チップとＢＴ基板の間隙に封止樹脂としてのアンダーフィル材を注入させた。このときのアンダーフィル（封止材）の厚さは２０μｍであった。続いて、１６５℃、２時間の条件下で加熱した後、半導体パッケージの反り量を測定した。
　反り量の測定は、先ず、前記ＢＴ基板が下側になる様に半導体パッケージを平板上に載置し、平板上から浮いているＢＴ基板の高さ、即ち反り量（μｍ）を測定した。測定は、接触式の表面粗さ計（Ｖｅｅｃｏ社製、ＤＥＫＴＡＫ８）を用いて、測定速度１．５ｍｍ／ｓ、加重１ｇの条件下で行った。測定の結果、反り量が１００μｍ以下のものを○とし、１００μｍを超えるものを×とした。結果を下記表２に示す。
Figure JPOXMLDOC01-appb-T000002
　（結果）
　表２から分かる通り、実施例３及び４の様に、熱硬化性樹脂の含有量が半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上の半導体裏面用フィルムであると、半導体パッケージの反り量を何れも１００μｍ以下に抑制できることが確認された。その一方、比較例１の様に、熱硬化性樹脂の前記含有量が３７重量％の半導体裏面用フィルムであると、半導体パッケージの反り量を１００μｍ以下に低減することができなかった。
　（実施例５）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：７５部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：７５部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：１８５部、染料（商品名「ＯＩＬ　ＢＬＡＣＫ　ＢＳ」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：３．０部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＦを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＦを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（実施例６）
　＜フリップチップ型半導体裏面用フィルムの作製＞
　アクリル酸エチル－メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー（商品名「パラクロンＷ－１９７ＣＭ」根上工業株式会社製）：１００部に対して、エポキシ樹脂（商品名「エピコート１００４」ＪＥＲ株式会社製）：７５部、フェノール樹脂（商品名「ミレックスＸＬＣ－４Ｌ」三井化学株式会社製）：７５部、球状シリカ（商品名「ＳＯ－２５Ｒ」株式会社アドマテックス製）：１８５部、染料（商品名「ＯＩＬ　ＢＬＡＣＫ　ＢＳ」オリエント化学工業株式会社製）：４部、熱硬化促進触媒（商品名「２ＰＨＺ－ＰＷ」四国化成工業株式会社製）：２．３部をメチルエチルケトンに溶解して、固形分濃度が２３．６重量％となる接着剤組成物の溶液を調製した。
　この接着剤組成物の溶液を、剥離ライナ（セパレータ）としてシリコーン離型処理した厚さが５０μｍのポリエチレンテレフタレートフィルムからなる離型処理フィルム上に塗布した後、１３０℃で２分間乾燥させることにより、厚さ（平均厚さ）３０μｍのフリップチップ型半導体裏面用フィルムＧを作製した。
　＜ダイシングテープ一体型半導体裏面用フィルムの作製＞
　上記フリップチップ型半導体裏面用フィルムＧを、ダイシングテープ（商品名「Ｖ－８－Ｔ」日東電工株式会社製；基材の平均厚さ：６５μｍ、粘着剤層の平均厚さ：１０μｍ）の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
　（熱硬化収縮量）
　各実施例で作製したフリップチップ型半導体裏面用フィルムの一方の面に、ポリエチレンテレフタレートフィルム（厚さ：３８μｍ）を貼着させた。この状態で、定規により体積を測定した。次に、１６５℃、２時間の条件下で加熱した後、ポリエチレンテレフタレートフィルムからフリップチップ型半導体裏面用フィルムを剥離させ、定規により体積を測定した。そして、熱硬化前の全体積に対する、熱硬化後の収縮量（体積％）を求めた。結果を下記表３に示す。
　（半導体パッケージの反り量）
　半導体チップの反りの発生の有無は、半導体パッケージの反り量を測定することで評価した。
　即ち、先ず、ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、半導体ウエハ（直径８インチ、厚さ２００μｍ；シリコンミラーウエハ）を半導体裏面用フィルム上に７０℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは１０ｍｍ角のチップサイズとなる様にフルカットした。なお、貼り合わせ条件、ダイシング条件は、下記のとおりである。
　　［貼り合わせ条件］
　貼り付け装置：商品名「ＭＡ－３０００III」日東精機株式会社製
　貼り付け速度計：１０ｍｍ／ｍｉｎ
　貼り付け圧力：０．１５ＭＰａ
　貼り付け時のステージ温度：７０℃
　　［ダイシング条件］
　ダイシング装置：商品名「ＤＦＤ－６３６１」ディスコ社製
　ダイシングリング：「２－８－１」（ディスコ社製）
　ダイシング速度：３０ｍｍ／ｓｅｃ
　ダイシングブレード：
　　Ｚ１；ディスコ社製「２０３Ｏ－ＳＥ　２７ＨＣＤＤ」
　　Ｚ２；ディスコ社製「２０３Ｏ－ＳＥ　２７ＨＣＢＢ」
　ダイシングブレード回転数：
　　Ｚ１；４０，０００ｒ／ｍｉｎ
　　Ｚ２；４５，０００ｒ／ｍｉｎ
　カット方式：ステップカット
　ウェハチップサイズ：１０．０ｍｍ角
　次に、ダイシングテープ一体型半導体裏面用フィルムのダイシングテープ側からニードルで突き上げて、ダイシングにより得られた半導体チップをフリップチップ型半導体裏面用フィルムとともに粘着剤層からピックアップした。なお、ピックアップ条件は、下記のとおりである。
　　［ピックアップ条件］
　ピックアップ装置：商品名「ＳＰＡ－３００」株式会社新川社製
　ピックアップニードル本数：９本
　ニードル突き上げ速度：２０ｍｍ／ｓ
　ニードル突き上げ量　：　５００μｍ
　ピックアップ時間：１秒
　ダイシングテープ　エキスパンド量　:　３ｍｍ
　続いて、半導体チップをＢＴ基板［三菱瓦斯化学社製のＢＴレジン（ビスマレイイミドトリアジン系樹脂）を使用した基板］上にフリップチップボンディングした。このとき半導体チップの回路面がＢＴ基板に対向させ、半導体チップの回路面に形成されているバンプを、ＢＴ基板の接続パッドに被着された接合用の導電材（半田）と接触させて押圧しながら、温度を２６０℃まで上げて導電材を溶融させ、その後、室温まで冷却させて行った。更に、半導体チップとＢＴ基板の間隙に封止樹脂としてのアンダーフィル材を注入させた。このときのアンダーフィル（封止材）の厚さは２０μｍであった。続いて、１６５℃、２時間の条件下で加熱した後、半導体パッケージの反り量を測定した。
　反り量の測定は、先ず、前記ＢＴ基板が下側になる様に半導体パッケージを平板上に載置し、平板上から浮いているＢＴ基板の高さ、即ち反り量（μｍ）を測定した。測定は、接触式の表面粗さ計（Ｖｅｅｃｏ社製、ＤＥＫＴＡＫ８）を用いて、測定速度１．５ｍｍ／ｓ、加重１ｇの条件下で行った。測定の結果、反り量が１００μｍ以下のものを○とし、１００μｍを超えるものを×とした。結果を下記表３に示す。
Figure JPOXMLDOC01-appb-T000003
　（結果）
　表３から分かる通り、実施例５及び６の様に、熱硬化促進触媒の割合が熱硬化性樹脂全量に対して１．５重量％以上の半導体裏面用フィルムであると、半導体パッケージの反り量を何れも１００μｍ以下に抑制できることが確認された。
　本発明を特定の態様を参照して詳細に説明したが、本発明の精神と範囲を離れることなく様々な変更および修正が可能であることは、当業者にとって明らかである。
　なお、本出願は、２０１０年４月２０日付けで出願された日本特許出願（特願２０１０－０９７２２９）、２０１０年４月２０日付けで出願された日本特許出願（特願２０１０－０９７２３６）及び２０１０年４月２０日付けで出願された日本特許出願（特願２０１０－０９７２４０）に基づいており、その全体が引用により援用される。
　本発明のフリップチップ型半導体裏面用フィルムによれば、被着体上にフリップチップ接続された半導体素子の裏面に形成されるので、当該半導体素子を保護する機能を果たす。また、本発明のフリップチップ型半導体裏面用フィルムは、熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上であるので、被着体上に半導体素子をフリップチップ接続させる際に生じる半導体素子の反りを有効に抑制又は防止することができる。
　１　　ダイシングテープ一体型半導体裏面用フィルム
　２　　半導体裏面用フィルム
　３　　ダイシングテープ
　３１　基材
　３２　粘着剤層
　３３　半導体ウエハの貼着部分に対応する部分
　４　　半導体ウエハ
　５　　半導体チップ
　５１　半導体チップ５の回路面側に形成されているバンプ
　６　　被着体
　６１　被着体６の接続パッドに被着された接合用の導電材

Claims (11)

  1. 　被着体上にフリップチップ接続された半導体素子の裏面に形成するためのフリップチップ型半導体裏面用フィルムであって、
    　熱硬化前のフリップチップ型半導体裏面用フィルムの全体積に対する、熱硬化による収縮量が２体積％以上３０体積％以下であることを特徴とするフリップチップ型半導体裏面用フィルム。
  2. 　少なくとも熱硬化性樹脂を含有する請求項１に記載のフリップチップ型半導体裏面用フィルム。
  3. 　前記熱硬化性樹脂の含有量がフリップチップ型半導体裏面用フィルムにおける全樹脂成分に対して４０重量％以上９０重量％以下であることを特徴とする請求項２に記載のフリップチップ型半導体裏面用フィルム。
  4. 　さらに熱硬化促進触媒を含有し、前記熱硬化促進触媒の割合が前記熱硬化性樹脂全量に対して１．５重量％以上２０重量％以下であることを特徴とする請求項２に記載のフリップチップ型半導体裏面用フィルム。
  5. 　さらに熱硬化促進触媒を含有し、前記熱硬化促進触媒の割合が前記熱硬化性樹脂全量に対して１．５重量％以上２０重量％以下であることを特徴とする請求項３に記載のフリップチップ型半導体裏面用フィルム。
  6. 　前記フリップチップ型半導体裏面用フィルムの厚さは２μｍ～２００μｍの範囲内であることを特徴とする請求項１～５のいずれか１に記載のフリップチップ型半導体裏面用フィルム。
  7. 　前記半導体素子の厚さは２０μｍ～３００μｍの範囲内であることを特徴とする請求項１～６のいずれか１に記載のフリップチップ型半導体裏面用フィルム。
  8. 　　基材と、基材上に積層された粘着剤層とを含むダイシングテープと、
    前記ダイシングテープ上に積層された請求項１～１１の何れか１項に記載のフリップチップ型半導体裏面用フィルムと、
    を含むダイシングテープ一体型半導体裏面用フィルムであって、
    　前記フリップチップ型半導体裏面用フィルムは前記粘着剤層上に積層されているダイシングテープ一体型半導体裏面用フィルム。
  9. 　請求項８に記載のダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、
    　前記ダイシングテープ一体型半導体裏面用フィルムにおけるフリップチップ型半導体裏面用フィルム上に半導体ウエハを貼着する工程と、
    　前記半導体ウエハをダイシングして半導体素子を形成する工程と、
    　前記半導体素子を前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、
    　前記半導体素子を前記被着体上にフリップチップ接続する工程とを具備することを特徴とする半導体装置の製造方法。
  10. 　前記フリップチップ接続の工程に於いては、前記被着体上にフリップチップボンディングされた半導体素子と、当該被着体との間の間隙に封止樹脂を封入した後、前記封止樹脂を熱硬化させる工程を具備する請求項９に記載の半導体装置の製造方法。
  11. 　請求項９又は１０に記載の半導体装置の製造方法により製造されたものであることを特徴とするフリップチップ型半導体装置。
PCT/JP2011/059558 2010-04-20 2011-04-18 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 WO2011132648A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US13/642,229 US9196533B2 (en) 2010-04-20 2011-04-18 Film for back surface of flip-chip semiconductor, dicing-tape-integrated film for back surface of semiconductor, process for producing semiconductor device, and flip-chip semiconductor device
CN201180030498.0A CN102947930B (zh) 2010-04-20 2011-04-18 倒装芯片型半导体背面用膜、半导体背面用切割带集成膜、半导体器件的生产方法和倒装芯片型半导体器件
KR1020127027329A KR20130056863A (ko) 2010-04-20 2011-04-18 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2010-097236 2010-04-20
JP2010097236A JP5681376B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2010097240A JP5681377B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2010097229A JP5681375B2 (ja) 2010-04-20 2010-04-20 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2010-097229 2010-04-20
JP2010-097240 2010-04-20

Publications (1)

Publication Number Publication Date
WO2011132648A1 true WO2011132648A1 (ja) 2011-10-27

Family

ID=44834167

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/059558 WO2011132648A1 (ja) 2010-04-20 2011-04-18 フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置

Country Status (5)

Country Link
US (1) US9196533B2 (ja)
KR (1) KR20130056863A (ja)
CN (1) CN102947930B (ja)
TW (1) TWI539546B (ja)
WO (1) WO2011132648A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047674A1 (ja) * 2011-09-30 2013-04-04 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
CN103131355A (zh) * 2011-11-28 2013-06-05 日东电工株式会社 底填剂材料及半导体装置的制造方法
JP2015157461A (ja) * 2014-02-25 2015-09-03 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
JPWO2019189530A1 (ja) * 2018-03-30 2021-04-01 リンテック株式会社 粘着性積層体、粘着性積層体の使用方法、及び硬化樹脂膜付き硬化封止体の製造方法
JPWO2019187248A1 (ja) * 2018-03-30 2021-04-08 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013149737A (ja) 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
US9484260B2 (en) * 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6435088B2 (ja) 2013-04-09 2018-12-05 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
US9558120B2 (en) * 2014-03-27 2017-01-31 Intel Corporation Method, apparatus and system to cache sets of tags of an off-die cache memory
WO2015146892A1 (ja) * 2014-03-27 2015-10-01 三菱マテリアル電子化成株式会社 黒色酸窒化チタン顔料及びその製造方法並びに黒色酸窒化チタン顔料を用いた半導体封止用樹脂化合物
JP6940508B2 (ja) * 2016-08-30 2021-09-29 リンテック株式会社 樹脂組成物、樹脂シート、及び半導体装置
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
CN112300722B (zh) * 2019-07-23 2022-09-20 山太士股份有限公司 复合贴材及电子产品的制造方法
JP2022156407A (ja) * 2021-03-31 2022-10-14 日東電工株式会社 熱硬化性シート及びダイシングダイボンドフィルム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214288A (ja) * 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3476685B2 (ja) 1998-08-21 2003-12-10 リンテック株式会社 粘着シートおよびその使用方法
JP2001135598A (ja) 1999-08-26 2001-05-18 Seiko Epson Corp ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2001134916A (ja) 1999-11-04 2001-05-18 Tdk Corp Ｉｃチップ、ヘッドサスペンションアセンブリ並びに該ｉｃチップ及び該ヘッドサスペンションアセンブリの製造方法
US6680436B2 (en) * 2000-07-12 2004-01-20 Seagate Technology Llc Reflow encapsulant
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
US20030064579A1 (en) * 2001-09-27 2003-04-03 Masafumi Miyakawa Surface protecting adhesive film for semiconductor wafer and protecting method for semiconductor wafer using said adhesive film
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP2005026311A (ja) 2003-06-30 2005-01-27 Sony Corp ダイシングフィルム、フリップチップ実装方法、及び半導体装置
JP2005302971A (ja) 2004-04-09 2005-10-27 Toshiba Corp 半導体チップ実装体の製造方法、半導体チップ実装体
JP4812392B2 (ja) 2005-10-14 2011-11-09 日東電工株式会社 熱硬化性樹脂シート
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
WO2008047610A1 (fr) 2006-10-06 2008-04-24 Sumitomo Bakelite Company Limited Film pour semi-conducteur, procédé de production de film pour semi-conducteur et dispositif à semiconducteurs
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5180507B2 (ja) 2007-03-30 2013-04-10 リンテック株式会社 チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2009130320A (ja) 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
US7936060B2 (en) * 2009-04-29 2011-05-03 International Business Machines Corporation Reworkable electronic device assembly and method
WO2011132647A1 (ja) 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214288A (ja) * 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013047674A1 (ja) * 2011-09-30 2013-04-04 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5363662B2 (ja) * 2011-09-30 2013-12-11 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
US9786541B2 (en) 2011-09-30 2017-10-10 Lintec Corporation Dicing sheet with protective film forming layer and chip fabrication method
CN103131355A (zh) * 2011-11-28 2013-06-05 日东电工株式会社 底填剂材料及半导体装置的制造方法
US9368421B2 (en) 2011-11-28 2016-06-14 Nitto Denko Corporation Under-fill material and method for producing semiconductor device
JP2015157461A (ja) * 2014-02-25 2015-09-03 リンテック株式会社 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法
JPWO2019189530A1 (ja) * 2018-03-30 2021-04-01 リンテック株式会社 粘着性積層体、粘着性積層体の使用方法、及び硬化樹脂膜付き硬化封止体の製造方法
JPWO2019187249A1 (ja) * 2018-03-30 2021-04-01 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JPWO2019187248A1 (ja) * 2018-03-30 2021-04-08 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JPWO2019187247A1 (ja) * 2018-03-30 2021-04-15 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JP7240378B2 (ja) 2018-03-30 2023-03-15 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JP7240377B2 (ja) 2018-03-30 2023-03-15 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JP7240376B2 (ja) 2018-03-30 2023-03-15 リンテック株式会社 硬化封止体の反り防止用積層体、及び、硬化封止体の製造方法
JP7340515B2 (ja) 2018-03-30 2023-09-07 リンテック株式会社 粘着性積層体、粘着性積層体の使用方法、及び硬化樹脂膜付き硬化封止体の製造方法

Also Published As

Publication number Publication date
US20130095639A1 (en) 2013-04-18
US9196533B2 (en) 2015-11-24
TW201203425A (en) 2012-01-16
CN102947930A (zh) 2013-02-27
TWI539546B (zh) 2016-06-21
KR20130056863A (ko) 2013-05-30
CN102947930B (zh) 2016-08-10

Similar Documents

Publication Publication Date Title
JP5820170B2 (ja) 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5048815B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
WO2011132648A1 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5465284B2 (ja) フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5592811B2 (ja) 半導体装置の製造方法
JP5528936B2 (ja) フリップチップ型半導体裏面用フィルム
WO2011132647A1 (ja) フリップチップ型半導体裏面用フィルム
JP6435088B2 (ja) 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP5681377B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP6322317B2 (ja) ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP6077922B2 (ja) ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置
JP6129629B2 (ja) ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP2014135469A (ja) 接着シート、ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置
JP5479991B2 (ja) フリップチップ型半導体裏面用フィルム
JP5384443B2 (ja) フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5356326B2 (ja) 半導体装置の製造方法
JP2014135468A (ja) ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
JP5681375B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP2016035066A (ja) 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP5550108B2 (ja) フリップチップ型半導体裏面用フィルム
JP6389537B2 (ja) 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP5681376B2 (ja) 半導体装置の製造方法、及び、フリップチップ型半導体装置
JP5479992B2 (ja) フリップチップ型半導体裏面用フィルム
JP5813928B2 (ja) フリップチップ型半導体裏面用フィルム

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201180030498.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11771983

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127027329

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 13642229

Country of ref document: US

122 Ep: pct application non-entry in european phase

Ref document number: 11771983

Country of ref document: EP

Kind code of ref document: A1