JP5592811B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5592811B2 JP5592811B2 JP2011015397A JP2011015397A JP5592811B2 JP 5592811 B2 JP5592811 B2 JP 5592811B2 JP 2011015397 A JP2011015397 A JP 2011015397A JP 2011015397 A JP2011015397 A JP 2011015397A JP 5592811 B2 JP5592811 B2 JP 5592811B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor back
- semiconductor
- back surface
- adhesive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
- C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
- H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
- H01L2224/83862—Heat curing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Dicing (AREA)
Description
また、粘着剤層付き半導体裏面用フィルムの粘着剤層にダイシングリングを貼り付けた後に(工程Cの後に)、フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う(工程Dを行う)ため、レーザーマーキングの段階では、ダイシングリングが貼り付けられている。従って、フリップチップ型半導体裏面用フィルムを半導体ウェハとの位置関係を維持したまま確実に固定することができ、レーザーマーキングする際のマーキングの位置決めの精度を高く維持することができる。
図1及び図2に示すように、粘着剤層付き半導体裏面用フィルム10は、長尺の剥離層12と、剥離層12上に設けられた平面視で円形状のフリップチップ型半導体裏面用フィルム(以下、「半導体裏面用フィルム」ともいう)14と、半導体裏面用フィルム14の外周上に設けられたリング状の粘着剤層16とを備える。フリップチップ型半導体裏面用フィルム14は、貼り付けられるダイシングリング22(図3参照)の外径と同じ又はそれよりも大きい径を有しており、一定の間隔をあけて剥離層12上に積層されている。粘着剤層16は、貼り付けられるダイシングリング22(図3参照)に対応する形状をしている。また、粘着剤層付き半導体裏面用フィルム10は、フリップチップ型半導体裏面用フィルム14及び粘着剤層16上に、剥離層12と対応する形状のカバーライナー18(図1には図示せず)が積層されている。カバーライナー18は、半導体ウェハ20やダイシングリング22が貼り付けられるまでの間、導体裏面用フィルム14及び粘着剤層16を保護するものである。
半導体裏面用フィルム14はフィルム状の形態を有している。半導体裏面用フィルム14は、未硬化状態(半硬化状態を含む)であり、半導体ウエハに貼着させた後に熱硬化される。
<ゲル分率の測定方法>
半導体裏面用フィルムから約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mlのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式(a)よりゲル分率(重量%)を算出する。
ゲル分率(重量%)=[(浸漬・乾燥後の重量)/(試料の重量)]×100 (a)
剥離層12としては、例えば、紙などの紙系基材;布、不織布、フェルト、ネットなどの繊維系基材;金属箔、金属板などの金属系基材;プラスチックのフィルムやシートなどのプラスチック系基材;ゴムシートなどのゴム系基材;発泡シートなどの発泡体や、これらの積層体[特に、プラスチック系基材と他の基材との積層体や、プラスチックフィルム(又はシート)同士の積層体など]等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、エチレン−プロピレン共重合体等のオレフィン系樹脂;エチレン−酢酸ビニル共重合体(EVA)、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体等のエチレンをモノマー成分とする共重合体;ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリブチレンテレフタレート(PBT)等のポリエステル;アクリル系樹脂;ポリ塩化ビニル(PVC);ポリウレタン;ポリカーボネート;ポリフェニレンスルフィド(PPS);ポリアミド(ナイロン)、全芳香族ポリアミド(アラミド)等のアミド系樹脂;ポリエーテルエーテルケトン(PEEK);ポリイミド;ポリエーテルイミド;ポリ塩化ビニリデン;ABS(アクリロニトリル−ブタジエン−スチレン共重合体);セルロース系樹脂;シリコーン樹脂;フッ素樹脂などが挙げられる。
粘着剤層16は粘着剤により形成されており、粘着性を有している。このような粘着剤としては、特に制限されず、公知の粘着剤の中から適宜選択することができる。具体的には、粘着剤としては、例えば、アクリル系粘着剤、ゴム系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、フッ素系粘着剤、スチレン−ジエンブロック共重合体系粘着剤、これらの粘着剤に融点が約200℃以下の熱溶融性樹脂を配合したクリ−プ特性改良型粘着剤などの公知の粘着剤(例えば、特開昭56−61468号公報、特開昭61−174857号公報、特開昭63−17981号公報、特開昭56−13040号公報等参照)の中から、前記特性を有する粘着剤を適宜選択して用いることができる。また、粘着剤としては、放射線硬化型粘着剤(又はエネルギー線硬化型粘着剤)や、熱膨張性粘着剤を用いることもできる。粘着剤は単独で又は2種以上組み合わせて使用することができる。
カバーライナー18は、半導体ウェハ20及びダイシングリング22を貼着する際に剥がされる。カバーライナー18としては、ポリエチレン、ポリプロピレンや、フッ素系剥離剤、長鎖アルキルアクリレート系剥離剤等の剥離剤により表面コートされたプラスチックフィルム(ポリエチレンテレフタレートなど)や紙等も使用可能である。なお、カバーライナー18は従来公知の方法により形成することができる。また、カバーライナー18の厚さ等も特に制限されない。
本実施の形態に係る粘着剤層付き半導体裏面用フィルム10の製造方法について、図1及び図2に示す粘着剤層付き半導体裏面用フィルム10を例にして説明する。先ず、剥離層12は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。
半導体ウエハとしては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
本実施形態に係る半導体装置の製造方法について、図3〜図8を参照しながら以下に説明する。図3〜図8は、本実施形態に係る粘着剤層付き半導体裏面用フィルムを用いた半導体装置の製造方法を示す断面模式図である。
まず、粘着剤層付き半導体裏面用フィルム10(図1、図2参照)を準備する。粘着剤層付き半導体裏面用フィルム10は、前述の粘着剤層付き半導体裏面用フィルム10の製造方法により製造することができる。
次に、粘着剤層付き半導体裏面用フィルム10の半導体裏面用フィルム14及び粘着剤層16上に設けられたカバーライナー18を剥離し、図3に示すように、平面視で粘着剤層16よりも内側の、粘着剤層16が積層されていないフリップチップ型半導体裏面用フィルム14上に、半導体ウエハ20を貼り付ける。具体的には、例えば、搬送される粘着剤層付き半導体裏面用フィルム10に対して垂直方向に光(例えば、赤外線)を照射し、透過率が変化した箇所に基づいて半導体裏面用フィルム14の位置を検出した上で、粘着剤層16よりも内側の、粘着剤層16が積層されていないフリップチップ型半導体裏面用フィルム14上に、半導体ウエハ20を貼り付ける。また、位置合わせは、画像認識装置により行うこともできる。なお、このとき半導体裏面用フィルム14は未硬化状態(半硬化状態を含む)にある。また、半導体裏面用フィルム14は、半導体ウエハ20の裏面に貼着される。半導体ウエハ20の裏面とは、回路面とは反対側の面(非回路面、非電極形成面などとも称される)を意味する。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
次に、図3に示すように、ダイシングリング22に対応するリング形状の粘着剤層16上に、ダイシングリング22を貼り付ける。具体的には、例えば、搬送される粘着剤層付き半導体裏面用フィルム10に対して垂直方向に光(例えば、赤外線)を照射し、透過率が変化した箇所に基づいて粘着剤層16の位置を検出した上で、粘着剤層16上に、ダイシングリング22を貼り付ける。なお、位置合わせは、画像認識装置により行うこともできる。なお、工程Bと工程Cの順序は、逆であってもよい。
次に、剥離層12を半導体裏面用フィルム14から剥離する。このとき、ダイシングリング22が粘着剤層16を介して半導体裏面用フィルム14に貼り付けられているため、半導体裏面用フィルム14に、しわ等が発生することを防止することができる。
次に、図4に示すように、レーザー光24を照射することにより、半導体裏面用フィルム14にレーザーマーキングを行う。レーザーマーキングは、半導体裏面用フィルム14の半導体ウェハ20が貼り付けられている面とは反対側の面に行う。具体的には、例えば、搬送される粘着剤層付き半導体裏面用フィルム10に対して垂直方向に光(例えば、赤外線)を照射し、透過率が変化した箇所に基づいて半導体裏面用フィルム14の位置を検出した上で、その位置を基に、所定位置にレーザーマーキングを行う。なお、位置合わせは、画像認識装置により行うこともできる。前記工程B及び前記工程Cを終了した段階では、半導体ウエハ20及び半導体裏面用フィルム14は個片化されていない。従って、半導体ウエハ20及び半導体裏面用フィルム14の位置決めを一度行えば、当該半導体裏面用フィルム14付きの半導体ウエハ20から得られる全ての半導体裏面用フィルム14付き半導体チップ21に対して、レーザーマーキングを行うことができる。その結果、個片化された後の半導体裏面用フィルム付き半導体チップを個別に位置決めしてレーザーマーキングを行う方法に比して、生産性を向上させることができる。また、粘着剤層16にダイシングリング22を貼り付けた後に(工程Cの後に)、半導体裏面用フィルム14にレーザーマーキングを行う(工程Dを行う)ため、レーザーマーキングの段階では、ダイシングリング22が貼り付けられている。従って、半導体裏面用フィルム14を半導体ウェハとの位置関係を維持したまま確実に固定することができ、レーザーマーキングする際のマーキングの位置決めの精度を高く維持することができる。また、剥離層12を剥離した後(工程Xの後)に半導体裏面用フィルム14にレーザーマーキングを行う(工程Dを行う)ため、剥離層12にレーザー光が散乱されることがない。従って、精度の高いレーザーマーキングを行うことが可能となる。レーザーマーキングは、公知のレーザーマーキング装置を利用することができる。レーザーとしては、気体レーザー、個体レーザー、液体レーザーなどの各種レーザーを利用することができる。具体的には、気体レーザーとしては、特に制限されず、公知の気体レーザーを利用することができるが、炭酸ガスレーザー(CO2レーザー)、エキシマレーザー(ArFレーザー、KrFレーザー、XeClレーザー、XeFレーザーなど)が好適である。また、固体レーザーとしては、特に制限されず、公知の固体レーザーを利用することができるが、YAGレーザー(Nd:YAGレーザーなど)、YVO4レーザーが好適である。
次に、図5で示すように、半導体裏面用フィルム14にダイシングテープ3を貼り付ける。ダイシングテープ3としては、基材31上に粘着剤層32が積層された従来公知のものを用いることができる。基材31の材料としては、特に限定されないが、例えば、剥離層12と同様のものを用いることができる。また、粘着剤層32の材料としては、特に限定されないが、例えば、粘着剤層16と同様のものを用いることができる。なお、ダイシングテープの積層構造については、ダイシングテープ3のような積層構造に限定されず、従来公知のものを適宜使用することができる。上記の貼り付けは、半導体裏面用フィルム14の半導体ウェハ20が貼り付けられている面とは反対側の面と、ダイシングテープ3の粘着剤層32とを貼り合わせ面として行う。貼着方法は特に限定されないが、圧着による方法が好ましい。圧着は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
次に、図6で示すように、半導体ウエハ20を、レーザーマーキングが施された半導体裏面用フィルム14と共にダイシングする。これにより、半導体ウエハ20を所定のサイズに切断して個片化(小片化)し、半導体チップ21を製造する。ダイシングは、例えば、半導体ウエハ20の回路面側から常法に従い行われる。また、本工程では、例えば、基材31の途中まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ20は、半導体裏面用フィルム14により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ20の破損も抑制できる。なお、半導体裏面用フィルム14がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルム(接着剤層)の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
ダイシングテープ3に固定された半導体チップ21を回収する為に、図7で示すように、半導体チップ21のピックアップを行って、半導体チップ21を半導体裏面用フィルム14とともにダイシングテープ3から剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ21をダイシングテープ3の基材31側からニードルによって突き上げ、突き上げられた半導体チップ21をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ21は、その裏面が半導体裏面用フィルム14により保護されている。
ピックアップした半導体チップ21は、図8で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ21を、半導体チップ21の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させる。例えば、半導体チップ21の回路面側に形成されているバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材を溶融させることにより、半導体チップ21と被着体6との電気的導通を確保し、半導体チップ21を被着体6に固定させることができる(フリップチップボンディング工程)。このとき、半導体チップ21と被着体6との間には空隙が形成されており、その空隙間距離は、一般的に30μm〜300μm程度である。尚、半導体チップ21を被着体6上にフリップチップボンディング(フリップチップ接続)した後は、半導体チップ21と被着体6との対向面や間隙を洗浄し、該間隙に封止材(封止樹脂など)を充填させて封止することが重要である。
次に、フリップチップボンディングされた半導体チップ21と被着体6との間の間隙を封止するための封止工程を行う。封止工程は、封止樹脂を用いて行われる。このときの封止条件としては特に限定されないが、通常、175℃で60秒間〜90秒間の加熱を行うことにより、封止樹脂の熱硬化が行われるが、本発明はこれに限定されず、例えば165℃〜185℃で、数分間キュアすることができる。当該工程における熱処理においては、封止樹脂だけでなく半導体裏面用フィルム14の熱硬化も同時に行われる。これにより、封止樹脂及び半導体裏面用フィルム14の双方が、熱硬化の進行に伴い硬化収縮をする。その結果、封止樹脂の硬化収縮に起因して半導体チップ21に加えられる応力は、半導体裏面用フィルム14が硬化収縮することにより相殺ないし緩和することができる。また、当該工程により、半導体裏面用フィルム14を完全に又はほぼ完全に熱硬化させることができ、優れた密着性で半導体素子の裏面に貼着させることができる。更に、本発明に係る半導体裏面用フィルム14は、未硬化状態であっても当該封止工程の際に、封止材と共に熱硬化させることができるので、半導体裏面用フィルム14を熱硬化させるための工程を新たに追加する必要がない。
10 粘着剤層付き半導体裏面用フィルム
12 剥離層
14 フリップチップ型半導体裏面用フィルム
16 (リング状の)粘着剤層
18 カバーライナー
20 半導体ウエハ
21 半導体チップ
22 ダイシングリング
51 半導体チップの回路面側に形成されているバンプ
6 被着体
61 被着体の接続パッドに被着された接合用の導電材
Claims (3)
- 剥離層と、前記剥離層上に設けられたフリップチップ型半導体裏面用フィルムと、前記フリップチップ型半導体裏面用フィルムの外周上に設けられたリング状の粘着剤層とを有する粘着剤層付き半導体裏面用フィルムを用意する工程Aと、
前記粘着剤層よりも内側の、前記粘着剤層が積層されていない前記フリップチップ型半導体裏面用フィルム上に、半導体ウエハを貼り付ける工程Bと、
前記粘着剤層にダイシングリングを貼り付ける工程Cと、
前記工程B及び前記工程Cの後に、前記剥離層を剥離する工程Xと、
前記工程Xの後に、前記フリップチップ型半導体裏面用フィルムにレーザーマーキングを行う工程Dと
を具備することを特徴とする半導体装置の製造方法。 - 前記フリップチップ型半導体裏面用フィルムにダイシングテープを貼り付ける工程Eと、
前記半導体ウエハを、レーザーマーキングが施されたフリップチップ型半導体裏面用フィルムと共にダイシングする工程Fと
を具備することを特徴とする請求項1に記載の半導体装置の製造方法。 - ダイシングにより個片化されたフリップチップ型半導体裏面用フィルム付きの半導体素子をダイシングテープから剥離する工程G
を具備することを特徴とする請求項2に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015397A JP5592811B2 (ja) | 2011-01-27 | 2011-01-27 | 半導体装置の製造方法 |
TW101102727A TWI545664B (zh) | 2011-01-27 | 2012-01-20 | Manufacturing method of semiconductor device |
PCT/JP2012/051444 WO2012102270A1 (ja) | 2011-01-27 | 2012-01-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015397A JP5592811B2 (ja) | 2011-01-27 | 2011-01-27 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156377A JP2012156377A (ja) | 2012-08-16 |
JP5592811B2 true JP5592811B2 (ja) | 2014-09-17 |
Family
ID=46580836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011015397A Expired - Fee Related JP5592811B2 (ja) | 2011-01-27 | 2011-01-27 | 半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5592811B2 (ja) |
TW (1) | TWI545664B (ja) |
WO (1) | WO2012102270A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6405556B2 (ja) | 2013-07-31 | 2018-10-17 | リンテック株式会社 | 保護膜形成フィルム、保護膜形成用シートおよび検査方法 |
JP6210201B2 (ja) * | 2013-08-19 | 2017-10-11 | 東洋紡株式会社 | フレキシブル電子デバイスの製造方法 |
JP6096085B2 (ja) * | 2013-08-30 | 2017-03-15 | 富士フイルム株式会社 | 積層体およびその応用 |
JP6188495B2 (ja) * | 2013-08-30 | 2017-08-30 | 富士フイルム株式会社 | 積層体及びその応用 |
JP6235279B2 (ja) * | 2013-09-18 | 2017-11-22 | 株式会社ディスコ | ウエーハの加工方法 |
JP6147631B2 (ja) * | 2013-09-26 | 2017-06-14 | 株式会社ディスコ | 加工方法 |
WO2015105002A1 (ja) | 2014-01-08 | 2015-07-16 | リンテック株式会社 | 保護膜形成用複合シート |
JP2017008255A (ja) | 2015-06-25 | 2017-01-12 | リンテック株式会社 | 保護膜形成用複合シート、保護膜付きチップ、及び保護膜付きチップの製造方法 |
JP6729050B2 (ja) * | 2016-06-22 | 2020-07-22 | 住友ベークライト株式会社 | 半導体素子保護用粘着テープおよび半導体素子保護用粘着テープの製造方法 |
JP6401364B2 (ja) * | 2017-10-12 | 2018-10-10 | リンテック株式会社 | 保護膜形成用複合シートおよびレーザー印字方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0541399A (ja) * | 1991-08-05 | 1993-02-19 | Fuji Electric Co Ltd | フリツプチツプのマーキング方法 |
JP4515129B2 (ja) * | 2004-03-26 | 2010-07-28 | シャープ株式会社 | 半導体装置の製造方法 |
JP4642436B2 (ja) * | 2004-11-12 | 2011-03-02 | リンテック株式会社 | マーキング方法および保護膜形成兼ダイシング用シート |
JP5805367B2 (ja) * | 2009-01-30 | 2015-11-04 | 日東電工株式会社 | ダイシングテープ一体型ウエハ裏面保護フィルム |
-
2011
- 2011-01-27 JP JP2011015397A patent/JP5592811B2/ja not_active Expired - Fee Related
-
2012
- 2012-01-20 TW TW101102727A patent/TWI545664B/zh not_active IP Right Cessation
- 2012-01-24 WO PCT/JP2012/051444 patent/WO2012102270A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
TWI545664B (zh) | 2016-08-11 |
JP2012156377A (ja) | 2012-08-16 |
TW201246409A (en) | 2012-11-16 |
WO2012102270A1 (ja) | 2012-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5820170B2 (ja) | 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム | |
JP5048815B2 (ja) | フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム | |
JP5592811B2 (ja) | 半導体装置の製造方法 | |
WO2011132648A1 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5465284B2 (ja) | フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム | |
JP5528936B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP6435088B2 (ja) | 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法 | |
WO2011132647A1 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5681377B2 (ja) | 半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP6322317B2 (ja) | ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置 | |
JP6077922B2 (ja) | ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置 | |
JP6129629B2 (ja) | ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法 | |
JP2014135469A (ja) | 接着シート、ダイシングテープ一体型接着シート、半導体装置の製造方法、及び、半導体装置 | |
JP5479991B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5384443B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5356326B2 (ja) | 半導体装置の製造方法 | |
JP2014135468A (ja) | ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法 | |
JP5681375B2 (ja) | 半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP2016035066A (ja) | 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム | |
JP5927249B2 (ja) | 半導体装置製造用フィルムを用いた半導体装置の製造方法 | |
JP5550108B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP6389537B2 (ja) | 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法 | |
JP5681376B2 (ja) | 半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5479992B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5813928B2 (ja) | フリップチップ型半導体裏面用フィルム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131016 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140709 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140801 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5592811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |