KR20140116204A - 플립 칩형 반도체 장치의 제조 방법 - Google Patents

플립 칩형 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20140116204A
KR20140116204A KR1020147022731A KR20147022731A KR20140116204A KR 20140116204 A KR20140116204 A KR 20140116204A KR 1020147022731 A KR1020147022731 A KR 1020147022731A KR 20147022731 A KR20147022731 A KR 20147022731A KR 20140116204 A KR20140116204 A KR 20140116204A
Authority
KR
South Korea
Prior art keywords
semiconductor
film
backing film
resin
meth
Prior art date
Application number
KR1020147022731A
Other languages
English (en)
Inventor
고지 시가
후미테루 아사이
나오히데 다카모토
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20140116204A publication Critical patent/KR20140116204A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68336—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding involving stretching of the auxiliary support post dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54413—Marks applied to semiconductor devices or parts comprising digital information, e.g. bar codes, data matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명의 목적은, 각종 정보가 시인 가능한 상태로 부여된 플립 칩형 반도체 장치의 제조 방법으로서, 공정이 간략화된 제조 방법을 제공하는 것에 있다.
피착체상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름을, 반도체 웨이퍼에 라미네이트하는 공정 A, 상기 반도체 웨이퍼를 다이싱하는 공정 B, 및 상기 플립 칩형 반도체 이면용 필름을 레이저 마킹하는 공정 C를 포함하고, 상기 공정 C의 플립 칩형 반도체 이면용 필름이 미경화인 것을 특징으로 하는 플립 칩형 반도체 장치의 제조 방법이다.

Description

플립 칩형 반도체 장치의 제조 방법{METHOD FOR MANUFACTURING FLIP-CHIP SEMICONDUCTOR DEVICE}
본 발명은, 플립 칩형 반도체 장치의 제조 방법 및 상기 방법에 의해 얻어진 플립 칩형 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 보다 한층 요구되고 있다. 그 때문에, 반도체 장치 및 그 패키지로서, 반도체 칩 등의 반도체 소자가 기판상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다.
상기 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극 형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다.
그러나, 상기 보호 필름에 의해 반도체 칩의 이면을 보호하기 위해서는, 다이싱 공정에서 얻어진 반도체 칩에 대해, 그 이면에 보호 필름을 부착하기 위한 새로운 공정을 추가할 필요가 있다. 그 결과, 공정 수가 증가하여, 제조 비용 등이 증가하게 된다. 또한, 최근의 박형화에 의해, 반도체 칩의 픽업(pick up) 공정에 있어서, 반도체 칩에 손상이 생기는 경우가 있다. 그 때문에, 픽업 공정까지는, 반도체 웨이퍼 또는 반도체 칩의 기계적 강도를 증대하기 위해, 이들을 보강하는 것이 요구되고 있다.
또한, 종래, 제조된 반도체 칩이나, 상기 반도체 칩을 이용하여 제조된 반도체 장치에 있어서는, 제품의 관리 등의 목적을 위해, 각종 정보(예를 들면, 제품 번호 등의 문자 정보나, 2 차원 코드 등의 도형 정보)가 제품에 시인 가능한 상태로 부여되어 있는 것이 요구되고 있다.
그런데, 반도체 칩의 제조 방법으로서, 보호막 형성층과 박리 시트를 박리하는 공정, 가열 또는 에너지선 조사에 의해 보호막 형성층을 경화하는 공정, 반도체 웨이퍼 및 보호막 형성층을 회로마다 다이싱하는 공정을 포함하는 방법이 알려져 있다(예를 들면, 특허 문헌 1 및 2 참조). 그러나, 특허 문헌 1, 2에 기재된 방법에 있어서는, 상기 반도체 칩에 각종 정보를 부여하고자 했을 경우, 보호막 형성층을 경화한 후에 행할 필요가 있었다.
(선행 기술 문헌)
(특허 문헌)
특허 문헌 1 : 일본 특개 제2002－280329호 공보
특허 문헌 2 : 일본 특개 제2004－260190호 공보
본 발명의 목적은, 각종 정보가 시인 가능한 상태로 부여된 플립 칩형 반도체 장치의 제조 방법으로서, 공정이 간략화된 제조 방법을 제공하는 것에 있다.
본원 발명자 등은, 피착체상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름을, 반도체 웨이퍼에 라미네이트하는 공정 A, 상기 반도체 웨이퍼를 다이싱하는 공정 B, 및 미경화의 플립 칩형 반도체 이면용 필름을 레이저 마킹하는 공정 C를 포함하는 제조 방법으로 함으로써, 상기 목적을 달성할 수 있는 것을 발견하여, 본 발명을 완성시키는 데에 이르렀다.
이와 같이, 본 발명의 제조 방법에 있어서는, 공정 C보다 전에 플립 칩형 반도체 이면용 필름을 경화시키는 공정을 포함하지 않기 때문에, 제조 공정의 간략화가 가능해지는 것이다. 또한, 본 발명의 제조 방법에 의해 얻어진 플립 칩형 반도체 장치는, 반도체 소자가 보호되어 있고, 또한, 상기 반도체 소자를 이용하여 제조된 플립 칩 실장의 반도체 장치에 각종 정보를 시인할 수 있는 상태로 부여되어 있는 것이다.
상기 반도체 이면용 필름이, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물로부터 형성되고, 또한, 에폭시 수지, 페놀 수지의 합계량이 상기 수지 조성물(수지, 필러(filler), 착색제를 포함하는 용매 이외의 모든 성분) 100 중량부에 대해서 25 중량부 이하인 것이 바람직하다.
상기 플립 칩형 반도체 이면용 필름의 미경화 상태에서의 탄성률은, 10MPa∼10GPa인 것이 바람직하고, 100MPa∼5GPa인 것이 보다 바람직하다. 탄성률을 10GPa 이하로 함으로써, 반도체 웨이퍼와의 밀착성을 충분히 확보할 수 있다.
상기 플립 칩형 반도체 이면용 필름은, 수지 조성물(수지, 필러, 착색제를 포함하는 용매 이외의 모든 성분) 100 중량부에 대해서 0.01∼10 중량부의 착색제를 함유하는 것이 바람직하다. 착색제의 함유량을 0.01 중량부 이상으로 함으로써, 광선 투과율을 낮게 할 수 있음과 아울러, 레이저 마킹한 후의 마킹부와 마킹부 이외의 콘트라스트를 높게 할 수 있다. 한편, 착색제의 함유량을 10 중량부 이하로 함으로써, 양호한 콘트라스트를 유효하게 발휘(발현)할 수 있다.
또한, 본 발명은, 상기 제조 방법에 의해 얻어진 플립 칩형 반도체 장치에 관한 것이다.
본 발명의 플립 칩형 반도체 장치의 제조 방법에 의하면, 각종 정보가 시인 가능한 상태로 부여된 플립 칩형 반도체 장치를 제공할 수 있다. 또한, 종래의 제조 방법보다 공정이 간략화된 제조 방법을 제공할 수 있다.
도 1은 본 발명에서 이용할 수 있는 플립 칩형 반도체 이면용 필름이 다이싱 테이프상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름의 일례를 나타내는 단면 모식도이다.
도 2는 본 발명의 플립 칩형 반도체 장치의 제조 방법의 일례를 나타내는 단면 모식도이다.
본 실시 형태에 따른 반도체 장치의 제조 방법에 있어서, 도면을 참조하면서 설명하지만, 본 실시 형태에 따른 제조 방법은 이러한 예로 한정되는 것은 아니다. 도 1은, 본 발명의 실시 형태에 따른 플립 칩형 반도체 이면용 필름(2)(이하, 반도체 이면용 필름(2)이라고도 함)가, 다이싱 테이프(3)상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름(1)의 일례를 나타내는 단면 모식도이다. 도 2는, 상기 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용했을 경우의 반도체 장치의 제조 방법을 나타내는 단면 모식도이다. 또한, 본 명세서에 있어서, 도면에는, 설명에 불필요한 부분은 생략하고, 또한, 설명을 용이하게 하기 위해서 확대 또는 축소 등을 하여 도시한 부분이 있다.
본 발명의 반도체 장치의 제조 방법은, 피착체상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름을, 반도체 웨이퍼에 라미네이트하는 공정 A, 상기 반도체 웨이퍼를 다이싱하는 공정 B, 및, 상기 플립 칩형 반도체 이면용 필름에 레이저 마킹하는 공정 C를 포함하는 것이다. 상기 공정 A∼C의 순서로서는, 공정 A가 최초이면 좋고, 공정 A, 공정 B, 공정 C의 순서이어도, 공정 A, 공정 C, 공정 B의 순서이어도 좋다. 또한, 공정 A∼C 이외의 공정을 포함해도 좋고, 그 외의 공정에 대해서는 후술한다. 이하에, 각 공정에 대해 상세하게 설명을 한다.
(1) 공정 A
공정 A에서는, 반도체 이면용 필름(2)을 반도체 웨이퍼(4)에 라미네이트한다. 본 발명에 있어서 이용하는 반도체 이면용 필름(2)에 대해서는, 후술하는 바와 같이, 반도체 이면용 필름(2) 단독으로 반도체 웨이퍼에 접착해도 좋지만, 다이싱 테이프(3)상에 적층된 다이싱 테이프 일체형 반도체 이면용 필름(1)(도 1)으로서 반도체 웨이퍼(4)에 접착하는 것이 바람직하다. 이하, 바람직한 형태인 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용했을 경우의 라미네이트 방법에 있어서 설명한다.
먼저, 도 2(a)에서 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)상에 임의로 마련된 세퍼레이터(separator)를 적절하게 박리하고, 상기 반도체 이면용 필름(2)상에 반도체 웨이퍼(4)를 접착하고, 이것을 접착 유지시켜 고정한다(마운트 공정). 이 때 상기 반도체 이면용 필름(2)은 미경화 상태에 있다. 여기서, 미경화 상태란, 본 명세서 중에서 정의되어 있는 상태와 동일하다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 웨이퍼(4)의 이면에 접착된다. 반도체 웨이퍼(4)의 이면이란, 회로 형성면과는 반대측의 면(비회로면, 비전극 형성면 등이라고도 칭해짐)을 의미한다. 접착 방법은 특히 한정되지 않지만, 압착에 의한 방법이 바람직하다. 압착은, 통상, 압착 롤 등의 가압 수단에 의해 가압하면서 행해진다. 이하, 공정 A에서 이용하는 반도체 이면용 필름(2) 등에 대해 상세하게 설명한다.
(1－1) 플립 칩형 반도체 이면용 필름
본 발명에서 이용하는 반도체 이면용 필름(2)은 필름 형상의 형태를 갖고 있다. 종래부터 알려져 있는 반도체 이면용 필름은, 웨이퍼 접착 후에 반도체 이면용 필름을 경화시킬 필요가 있었지만, 본 발명에 있어서 이용하는 반도체 이면용 필름(2)은, 사전에 경화시키는 일 없이 레이저 마킹이나, 다이싱 테이프로부터의 박리, 리플로우 공정을 행할 수 있다.
상기 반도체 이면용 필름(2)은, 수지 조성물에 의해 형성할 수 있고, 열 가소성 수지와 열 경화성 수지를 포함하는 수지 조성물, 열 경화성 수지가 이용되지 않은 열 가소성 수지 조성물, 열 가소성 수지가 이용되지 않은 열 경화성 수지 조성물에 의해 구성할 수 있다.
상기 열 가소성 수지로서는, 예를 들면, 천연 고무, 부틸 고무, 이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 비닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스테르 공중합체, 폴리부타디엔 수지, 폴리카보네이트 수지, 열 가소성 폴리이미드 수지, 6－나일론이나 6, 6－나일론 등의 폴리아미드 수지, 페녹시 수지, 아크릴 수지, 폴리에틸렌 테레프탈레이트(PET)나 폴리부틸렌 테레프탈레이트(PBT) 등의 포화 폴리에스테르 수지, 폴리 아미드이미드 수지, 또는, 불소 수지 등을 들 수 있다. 열 가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 중에서도, 이온성 불순물이 적고 내열성이 높으며, 반도체 소자의 신뢰성을 확보할 수 있는 점으로부터, 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특히 한정되는 것은 아니며, 탄소 수 30 이하(바람직하게는 탄소 수 1∼18, 더욱 바람직하게는 탄소 수 1∼10, 특히 바람직하게는 탄소 수 1∼5)의 직쇄(直鎖) 혹은 분기(分岐)의 알킬기를 가지는 아크릴산 또는 메타크릴산의 에스테르의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란, 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예를 들면, 메틸기, 에틸기, 프로필기, 이소프로필기, n－부틸기, t－부틸기, 이소부틸기, 펜틸기, 이소펜틸기, 헥실기, 헵틸기, 2－에틸 헥실기, 옥틸기, 이소옥틸기, 노닐기, 이소노닐기, 데실기, 이소데실기, 운데실기, 도데실기(라우릴기), 트리데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머로서는, 상기 탄소 수 30 이하의 직쇄 혹은 분기의 알킬기를 가지는 아크릴산 또는 메타크릴산의 에스테르 이외의 모노머이면 특히 한정되는 것은 아니다. 구체적으로는, 예를 들면, 아크릴산, 메타크릴산, 카르복시에틸아크릴레이트, 카르복시펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산 혹은 크로톤산 등의 카르복실기 함유 모노머, 무수 말레산 혹은 무수 이타콘산 등의 산무수물 모노머, (메타) 아크릴산 2－히드록시에틸, (메타) 아크릴산 2－히드록시프로필, (메타) 아크릴산 4－히드록시부틸, (메타) 아크릴산 6－히드록시헥실, (메타) 아크릴산 8－히드록시옥틸, (메타) 아크릴산 10－히드록시데실, (메타) 아크릴산 12－히드록시라우릴 혹은 (4－히드록시메틸시클로헥실)－메틸 아크릴레이트 등의 히드록실기 함유 모노머, 스티렌 술폰산, 아릴 술폰산, 2－(메타) 아크릴 아미드-2－메틸 프로판 술폰산, (메타) 아크릴 아미드 프로판 술폰산, 술포프로필 (메타) 아크릴레이트 혹은 (메타) 아크릴로일옥시나프탈렌 술폰산 등의 술폰산기 함유 모노머, 또는, 2－히드록시에틸 아크릴로일 포스페이트 등의 인산기 함유 모노머 등을 들 수 있다. 또한,(메타) 아크릴산이란 아크릴산 및/또는 메타크릴산을 말하며, 본 명세서 중의 (메타)는 모두 마찬가지의 의미이다.
또한, 상기 열 경화성 수지로서는, 에폭시 수지, 페놀 수지의 이외에, 아미노 수지, 불포화 폴리에스테르 수지, 폴리우레탄 수지, 실리콘 수지, 열 경화성 폴리이미드 수지 등을 들 수 있다. 열 경화성 수지는, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열 경화성 수지로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물 등 함유가 적은 에폭시 수지가 바람직하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 바람직하게 이용할 수 있다.
에폭시 수지로서는, 특히 한정은 없고, 예를 들면, 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수소 첨가 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 비페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, 오르소크레졸 노블락형 에폭시 수지, 트리스 히드록시페닐 메탄형 에폭시 수지, 테트라페니롤 에탄형 에폭시 수지 등의 2 관능 에폭시 수지나 다관능 에폭시 수지, 또는 히단트인형 에폭시 수지, 트리스 글리시딜 이소시아누레이트형 에폭시 수지 혹은 글리시딜 아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다. 이들 중에서도, 노볼락형 에폭시 수지, 비페닐형 에폭시 수지, 트리스 히드록시페닐 메탄형 에폭시 수지, 테트라페니롤 에탄형 에폭시 수지가 특히 바람직하다. 이러한 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하여, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예를 들면, 페놀 노볼락 수지, 페놀 아랄킬 수지, 크레졸 노볼락 수지, tert－부틸 페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지, 레졸형 페놀 수지, 폴리파라 옥시스티렌 등의 폴리옥시 스티렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 중에서도, 반도체 장치의 접속 신뢰성을 향상시킬 수 있는 점으로부터, 페놀 노볼락 수지, 페놀 아랄킬 수지가 특히 바람직하다.
에폭시 수지와 페놀 수지의 배합 비율은, 예를 들면, 상기 에폭시 수지 성분 중의 에폭시기 1 당량 당 페놀 수지 중의 수산기가 0.5∼2.0 당량으로 되도록 배합하는 것이 바람직하고, 0.8∼1.2 당량이 보다 바람직하다.
본 발명에서는, 에폭시 수지와 페놀 수지의 열 경화 촉진 촉매를 이용할 수도 있다. 열 경화 촉진 촉매로서는, 특히 제한되지 않고, 공지의 열 경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열 경화 촉진 촉매는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 열 경화 촉진 촉매로서는, 예를 들면, 아민계 경화 촉진제, 인계 경화 촉진제, 이미다졸계 경화 촉진제, 붕소계 경화 촉진제, 인-붕소계 경화 촉진제 등을 이용할 수 있다.
상기 반도체 이면용 필름(2)은, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물로부터 형성되는 것이 바람직하고, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물로부터 형성되는 것이 보다 바람직하다. 상기 수지 조성물은, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다. 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물의 배합비는, 예를 들면, 아크릴 수지 100 중량부에 대해서, 에폭시 수지와 페놀 수지의 합계량이 10∼100 중량부인 것이 바람직하고, 10∼70 중량부인 것이 보다 바람직하다. 에폭시 수지와 페놀 수지의 합계량이 상기 범위내에 있는 것에 의해, 열 경화 전후의 물성 변화가 적기 때문에, 공정 C에 있어서 반도체 이면용 필름(2)을 미경화 상태로 레이저 마킹할 수 있는 것이다.
또한, 상기 에폭시 수지, 페놀 수지의 합계량은, 수지 조성물(수지, 필러, 착색제를 포함하는 용매 이외의 모든 성분) 100 중량부에 대해서 25 중량부 이하인 것이 바람직하고, 10∼25 중량부인 것이 보다 바람직하다. 에폭시 수지와 페놀 수지의 합계량이 수지 조성물 중에서 상기 범위내에 있는 것에 의해, 고온에 있어서의 탄성률이 높아져, 열을 동반하는 프로세스(예를 들면, 레이저 마크 처리)를 경화하지 않고 행할 수 있다. 또한, 레이저 마크성(시인성)도 우수한 것이다. 한편, 에폭시 수지의 배합 비율이 높아지면, 고온에서의 탄성률이 낮아지기 때문에, 상기 열을 동반하는 프로세스를 경화 전에 행하는 것이 곤란하게 되는 경향이 있다. 또한, 에폭시 수지 및 페놀 수지의 합계량이 25 중량부를 넘으면, 상기 레이저 마크 처리(열을 동반하는 프로세스) 후의 수지의 반응에 의해, 레이저 가공된 형상이 유지되지 않고, 레이저 마크성(시인성)이 열화하는 경향이 있다. 또한, 에폭시 수지 및 페놀 수지의 합계량이 25 중량부를 넘으면, 다이싱 버(dicing burr)가 발생하는 경향도 있기 때문에 바람직하지 않다.
반도체 이면용 필름(2)은, 반도체 웨이퍼(4)의 이면(회로 비형성면)에 대해서 접착성(밀착성)을 갖고 있는 것이 중요하다.
반도체 이면용 필름(2)의 반도체 웨이퍼(4)에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300mm/분)은, 1N/10mm 폭 이상이 바람직하고, 2N/10mm 폭 이상이 보다 바람직하고, 4N/10mm 폭 이상인 것이 더욱 바람직하다. 또한, 상한값으로서는 특히 한정되지 않지만, 10N/10mm 폭 이하인 것이 바람직하고, 8N/10mm 폭 이하인 것이 보다 바람직하다. 1N/10mm 폭 이상으로 함으로써, 우수한 밀착성으로 반도체 웨이퍼나 반도체 소자에 접착되어 있고, 플로팅 등의 발생을 방지할 수 있다. 또한, 반도체 웨이퍼의 다이싱 시에 칩 튀어오름이 발생하는 것을 방지할 수도 있다. 또한, 반도체 이면용 필름(2)의 반도체 웨이퍼에 대한 상기 접착력은, 예를 들면, 다음과 같이 하여 측정한 값이다.
＜접착력＞
반도체 이면용 필름(2)의 한쪽의 면에, 접착 테이프(상품명 「BT315」닛토 덴코(주)제)를 접착하여 이면 보강한다. 그 후, 이면 보강한 길이 150mm, 폭 10mm의 반도체 이면용 필름(2)의 표면에, 두께 0.6mm의 반도체 웨이퍼(4)를, 50℃에서 2kg의 롤러를 일 왕복하여 열 라미네이트법에 의해 접착한다. 그 후, 열판상(50℃)에 2분간 정치(靜置; still standing)한 후, 상온(23℃ 정도)에서 20분 정치한다. 정치 후, 박리 시험기(상품명 「오토 그래프 AGS－J」, (주)시마즈 제작소제)를 이용하여, 온도 23℃ 하에서, 박리 각도：180°, 인장(引張) 속도：300mm/min의 조건 하에서, 이면 보강된 반도체 이면용 필름(2)을 떼어낸다. 상기 접착력은, 이 때의 반도체 이면용 필름과 반도체 웨이퍼의 계면에서 박리시켜 측정된 값(N/10mm 폭)이다.
또한, 상기 수지 조성물에는, 중합체의 분자쇄 말단의 관능기 등과 반응하는 다관능성 화합물을 가교제로서 첨가해 두는 것이 바람직하다. 이에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 도모할 수 있다. 상기 가교제로서는, 특히 제한되지 않고, 공지의 가교제를 이용할 수 있다. 구체적으로는, 예를 들면, 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제의 이외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 이소시아네이트계 가교제나 에폭시계 가교제가 바람직하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 이소시아네이트계 가교제로서는, 예를 들면, 1, 2－에틸렌 디이소시아네이트, 1, 4－부틸렌 디이소시아네이트, 1, 6－헥사메틸렌 디이소시아네이트 등의 저급 지방족 폴리이소시아네이트류； 시클로 펜틸렌 이소시아네이트, 시클로 헥실렌 디이소시아네이트, 이소포론 디이소시아네이트, 수소 첨가 토릴렌 디이소시아네이트, 수소 첨가 크실렌 디이소시아네이트 등의 지환족 폴리이소시아네이트류； 2, 4－토릴렌 디이소시아네이트, 2, 6－토릴렌 디이소시아네이트, 4, 4＇－디페닐 메탄 디이소시아네이트, 크실렌 디이소시아네이트 등의 방향족 폴리이소시아네이트류 등을 들 수 있고, 그 외에, 트리메티롤프로판/토릴렌 디이소시아네이트 3량체 부가물(일본 폴리우레탄 공업(주)제, 상품명 「콜로네이트 L」), 트리메티롤프로판/헥사메틸렌 디이소시아네이트 3량체 부가물(일본 폴리우레탄 공업(주)제, 상품명 「콜로네이트 HL」) 등도 이용된다.
또한, 상기 에폭시계 가교제로서는, 예를 들면, N, N, N＇, N＇－테트라글리시딜－m－크실렌 디아민, 디글리시딜 아닐린, 1, 3－비스(N, N－글리시딜 아미노메틸) 시클로 헥산, 1, 6－헥산디올 디글리시딜 에테르, 네오펜틸 글리콜 디글리시딜 에테르, 에틸렌 글리콜 디글리시딜 에테르, 프로필렌 글리콜 디글리시딜 에테르, 폴리에틸렌 글리콜 디글리시딜 에테르, 폴리프로필렌 글리콜 디글리시딜 에테르, 졸비톨 폴리글리시딜 에테르, 글리세롤 폴리글리시딜 에테르, 펜타에리스리톨 폴리글리시딜 에테르, 폴리글리세롤 폴리글리시딜 에테르, 졸비탄 폴리글리시딜 에테르, 트리메티롤프로판 폴리글리시딜 에테르, 아디핀산 디글리시딜 에스테르, o－프탈산 디글리시딜 에스테르, 트리글리시딜 트리스(2－히드록시에틸) 이소시아누레이트, 레졸신 디글리시딜 에테르, 비스페놀-S－디글리시딜 에테르의 이외에, 분자내에 에폭시기를 2개 이상 가지는 에폭시계 수지 등을 들 수 있다.
또한, 가교제의 사용량은, 특히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예를 들면, 폴리머 성분(특히, 분자쇄 말단의 관능기를 가지는 중합체) 100 중량부에 대해, 7 중량부 이하인 것이 바람직하고, 0.05∼7 중량부가 보다 바람직하다. 가교제의 사용량이 폴리머 성분 100 중량부에 대해서 7 중량부보다 많으면, 접착력이 저하하는 경향이 있다. 또한, 응집력 향상의 관점으로부터는, 가교제의 사용량은 폴리머 성분 100 중량부에 대해서 0.05 중량부 이상인 것이 바람직하다.
또한, 본 발명에서는, 가교제를 이용하는 대신에, 혹은, 가교제를 이용함과 아울러, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
상기 반도체 이면용 필름(2)은 착색되어 있는 것이 바람직하다. 이에 의해, 우수한 마킹성 및 외관성을 발휘시킬 수 있고, 부가 가치가 있는 외관의 반도체 장치로 하는 것이 가능하게 된다. 이와 같이, 착색된 반도체 이면용 필름(2)은, 우수한 마킹성을 갖고 있으므로, 반도체 소자 또는 상기 반도체 소자가 이용된 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름(2)을 거쳐서, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용함으로써, 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 제어함으로써, 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를, 우수한 시인성으로 시인하는 것이 가능하게 된다. 이와 같이 반도체 이면용 필름(2)이 착색되어 있는 경우, 다이싱 테이프와, 반도체 이면용 필름(2)을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있기 때문에 바람직하다. 또한, 예를 들면 반도체 장치로서, 제품별로 색 분류하는 것도 가능하다. 반도체 이면용 필름(2)을 유색으로 하는 경우(무색·투명하지 않는 경우), 착색에 의해 나타내고 있는 색으로서는 특히 제한되지 않지만, 예를 들면, 흑색, 청색, 적색 등의 짙은 색인 것이 바람직하고, 특히 흑색인 것이 바람직하다.
본 실시 형태에 있어서, 짙은 색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가, 60 이하(0∼60)로 되는 짙은 색을 의미하고 있다. 상기 L*는, 50 이하(0∼50)가 바람직하고, 40 이하(0∼40)가 보다 바람직하다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계에서 규정되는 L*가, 35 이하(0∼35)로 되는 흑색계색을 의미하고 있다. 상기 L*는, 30 이하(0∼30)가 바람직하고, 25 이하(0∼25)가 보다 바람직하다. 또한, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각, L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예를 들면, 양쪽 모두, －10∼10인 것이 바람직하고, 보다 바람직하게는 -5∼5이며, 특히 -3∼3의 범위(그 중에서도 0 또는 거의 0)인 것이 바람직하다.
또한, 본 실시 형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채색차계(상품명 「CR－200」미놀타사제； 색채색차계)를 이용하여 측정함으로써 구해진다. 또한, L*a*b* 표색계는, 국제 조명 위원회(CIE)가 1976년에 추천한 색 공간이며, CIE1976(L*a*b*) 표색계라고 칭해지는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본 공업 규격으로는, JISZ 8729로 규정되어 있다.
반도체 이면용 필름(2)을 착색할 때에는, 목적으로 하는 색에 따라, 색재(착색제)를 이용할 수 있다. 이러한 색재로서는, 흑색계 색재, 청색계 색재, 적색계 색재 등의 각종 짙은 색계 색재를 바람직하게 이용할 수 있고, 특히 흑색계 색재가 바람직하다. 색재로서는, 안료, 염료 등 어느 하나이어도 좋다. 색재는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 또한, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 하나의 형태의 염료이더라도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특히 제한되지 않고, 공지의 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 색재로서 염료를 이용하면, 반도체 이면용 필름 중에는, 염료가 용해에 의해 균일 또는 거의 균일하게 분산한 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(2)(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름)를 용이하게 제조할 수 있다. 그 때문에, 색재로서 염료를 이용하면, 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름(2)은, 착색 농도를 균일 또는 거의 균일로 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑색계 색재로서는, 특히 제한되지 않지만, 예를 들면, 무기의 흑색계 안료, 흑색계 염료로부터 적절히 선택할 수 있다. 또한, 흑색계 색재로서는, 시안계 색재(청록색계 색재), 마젠타계 색재(적자계 색재) 및 옐로우계 색재(황색계 색재)가 혼합된 색재 혼합물이어도 좋다. 흑색계 색재는 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 물론, 흑색계 색재는, 흑색 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑색계 색재로서는, 예를 들면, 카본 블랙(퍼니스(furnace) 블랙, 채널 블랙, 아세틸렌 블랙, 서멀(thermal) 블랙, 램프 블랙 등), 그래파이트(흑연), 산화 구리, 이산화 망간, 아조계 안료(아조메틴 아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티탄 블랙, 시아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화 크롬, 산화 철, 이황화 몰리브덴, 크롬 착체, 복합 산화물계 흑색 색소, 안트라퀴논계 유기 흑색 색소 등을 들 수 있다.
본 발명에서는, 흑색계 색재로서는, C.I.솔벤트 블랙3, 동(同)7, 동22, 동27, 동29, 동34, 동43, 동70, C.I.다이렉트 블랙17, 동19, 동22, 동32, 동38, 동51, 동71, C.I.애시드 블랙1, 동2, 동24, 동26, 동31, 동48, 동52, 동107, 동109, 동110, 동119, 동154 C.I.디스퍼스(disperse) 블랙1, 동3, 동10, 동24 등의 블랙계 염료； C.I. 피그먼트 블랙1, 동7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑색계 색재로서는, 예를 들면, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트 화학공업(주)제) 등이 시판되고 있다.
흑색계 색재 이외의 색재로서는, 예를 들면, 시안계 색재, 마젠타계 색재, 옐로우계 색재 등을 들 수 있다. 시안계 색재로서는, 예를 들면, C.I.솔벤트 블루25, 동36, 동60, 동70, 동93, 동95； C.I.애시드 블루6, 동45 등의 시안계 염료； C.I.피그먼트 블루1, 동2, 동3, 동15, 동15：1, 동15：2, 동15：3, 동15：4, 동15：5, 동15：6, 동16, 동17, 동17：1, 동18, 동22, 동25, 동56, 동60, 동63, 동65, 동66； C.I.바트(vat) 블루4； 동60, C.I.피그먼트 그린7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예를 들면, C.I.솔벤트 레드1, 동3, 동8, 동23, 동24, 동25, 동27, 동30, 동49, 동52, 동58, 동63, 동81, 동82, 동83, 동84, 동100, 동109, 동111, 동121, 동122； C.I.디스퍼스 레드9； C.I.솔벤트 바이올렛8, 동13, 동14, 동21, 동27； C.I.디스퍼스 바이올렛1； C.I.베이직 레드1, 동2, 동9, 동12, 동13, 동14, 동15, 동17, 동18, 동22, 동23, 동24, 동27, 동29, 동32, 동34, 동35, 동36, 동37, 동38, 동39, 동40； C.I.베이직 바이올렛1, 동3, 동7, 동10, 동14, 동15, 동21, 동25, 동26, 동27, 동28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예를 들면, C.I.피그먼트 레드1, 동2, 동3, 동4, 동5, 동6, 동7, 동8, 동9, 동10, 동11, 동12, 동13, 동14, 동15, 동16, 동17, 동18, 동19, 동21, 동22, 동23, 동30, 동31, 동32, 동37, 동38, 동39, 동40, 동41, 동42, 동48：1, 동48：2, 동48：3, 동48：4, 동49, 동49：1, 동50, 동51, 동52, 동52：2, 동53：1, 동54, 동55, 동56, 동57：1, 동58, 동60, 동60：1, 동63, 동63：1, 동63：2, 동64, 동64：1, 동67, 동68, 동81, 동83, 동87, 동88, 동89, 동90, 동92, 동101, 동104, 동105, 동106, 동108, 동112, 동114, 동122, 동123, 동139, 동144, 동146, 동147, 동149, 동150, 동151, 동163, 동166, 동168, 동170, 동171, 동172, 동175, 동176, 동177, 동178, 동179, 동184, 동185, 동187, 동190, 동193, 동202, 동206, 동207, 동209, 동219, 동222, 동224, 동238, 동245； C.I.피그먼트 바이올렛3, 동9, 동19, 동23, 동31, 동32, 동33, 동36, 동38, 동43, 동50； C.I.바트 레드1, 동2, 동10, 동13, 동15, 동23, 동29, 동35 등을 들 수 있다.
또한, 옐로우계 색재로서는, 예를 들면, C.I.솔벤트 옐로우19, 동44, 동77, 동79, 동81, 동82, 동93, 동98, 동103, 동104, 동112, 동162 등의 옐로우계 염료； C.I.피그먼트 오렌지31, 동43； C.I.피그먼트 옐로우1, 동2, 동3, 동4, 동5, 동6, 동7, 동10, 동11, 동12, 동13, 동14, 동15, 동16, 동17, 동23, 동24, 동34, 동35, 동37, 동42, 동53, 동55, 동65, 동73, 동74, 동75, 동81, 동83, 동93, 동94, 동95, 동97, 동98, 동100, 동101, 동104, 동108, 동109, 동110, 동113, 동114, 동116, 동117, 동120, 동128, 동129, 동133, 동138, 동139, 동147, 동150, 동151, 동153, 동154, 동155, 동156, 동167, 동172, 동173, 동180, 동185, 동195； C.I.바트 옐로우1, 동3, 동20 등의 옐로우계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로우계 색재 등의 각종 색재는, 각각, 단독으로 또는 2종 이상을 조합하여 이용할 수 있다. 또한, 시안계 색재, 마젠타계 색재, 옐로우계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들의 색재의 혼합 비율(또는 배합 비율)로서는, 특히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
상기 착색제의 함유량은, 수지 조성물(수지, 필러, 착색제를 포함하는 용매 이외의 모든 성분) 100 중량부에 대해서 0.01∼10 중량부인 것이 바람직하고, 0.5∼8 중량부인 것이 보다 바람직하고, 1∼5 중량부인 것이 더욱 바람직하다. 상기 함유량을 0.01 중량부 이상으로 함으로써, 광선 투과율을 낮게 할 수 있음과 아울러, 레이저 마킹한 후의 마킹부와 마킹부 이외의 콘트라스트를 높게 할 수 있다. 또한, 반도체 이면용 필름(2)은 단층으로도 좋고 복수의 층이 적층된 적층 필름이어도 좋지만, 적층 필름인 경우, 상기 착색제의 함유량은, 적층 필름 전체로서, 0.01∼10 중량부의 범위내이면 좋다.
반도체 이면용 필름(2)을 착색시키는 경우, 그 착색 형태는 특히 제한되지 않는다. 예를 들면, 반도체 이면용 필름(2)은, 착색제가 첨가된 단층의 필름 형상물이어도 좋고, 적어도 열 경화성 수지에 의해 형성된 수지층과, 착색제층이 적어도 적층된 적층 필름이어도 좋다. 또한, 반도체 이면용 필름(2)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 반도체 이면용 필름(2)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층의 양측의 2개의 수지층은, 동일한 조성의 수지층이어도 좋고, 상이한 조성의 수지층이어도 좋다.
본 발명에서 이용하는 반도체 이면용 필름(2)의 미경화 상태에 있어서의 23℃에서의 인장 저장 탄성률은, 10MPa∼10GPa인 것이 바람직하고, 100MPa∼5GPa인 것이 보다 바람직하고, 100MPa∼3GPa인 것이 더욱 바람직하고, 100MPa∼1GPa인 것이 더욱 바람직하고, 100MPa∼0.7GPa인 것이 특히 바람직하다. 탄성률을 10GPa 이하로 함으로써, 반도체 웨이퍼와의 밀착성을 충분히 확보할 수 있다.
여기서, 반도체 이면용 필름(2)은 단층이어도 좋고 복수의 층이 적층된 적층 필름이어도 좋지만, 적층 필름인 경우, 상기 미경화 상태에 있어서의 23℃에서의 저장 탄성률은 적층 필름 전체로서 상기 범위내이면 좋다. 또한, 반도체 이면용 필름의 미경화 상태에 있어서의 상기 인장 저장 탄성률(23℃)은, 수지 성분(열 가소성 수지, 열 경화성 수지)의 종류나 그 함유량, 실리카 필러 등의 충진제의 종류나 그 함유량 등에 의해 제어할 수 있다.
또한, 상기 인장 저장 탄성률은, 다이싱 테이프(3)에 적층시키지 않고, 미경화 상태의 반도체 이면용 필름(2)을 제작하여, 레오 메트릭(Leo metric)사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭：10mm, 샘플 길이：22.5mm, 샘플 두께：0.2mm로, 주파수：1Hz, 온도 상승 속도：10℃／분, 질소 분위기 하, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률의 값으로 했다.
또한, 본 발명에서 이용하는 반도체 이면용 필름(2)의 경화 후의 탄성률은, 10M∼10GPa인 것이 바람직하고, 100MPa∼5GPa인 것이 보다 바람직하고, 100MPa∼3GPa인 것이 더욱 바람직하고, 100MPa∼1GPa인 것이 특히 바람직하다. 또한, 탄성률의 측정 방법에 있어서서는, 상기 측정 방법에 있어서, 반도체 이면용 필름(2)을 경화(175℃, 1시간)한 것 이외에는, 마찬가지의 방법에 의해 측정한 것이다.
본 발명에서 이용하는 반도체 이면용 필름(2)은, 파장 532nm 또는 1064nm에 있어서의 광선 투과율이 20% 이하인 것이 바람직하고, 15% 이하인 것이 보다 바람직하고, 10% 이하인 것이 더욱 바람직하다. 광선 투과율의 하한값로서는 특히 한정되는 것은 아니며, 0% 이상이면 좋다. 파장 532nm 또는 1064nm에 있어서의 광선 투과율이 20% 이하인 것에 의해, 레이저광의 조사에 의한 가공성이 우수하다. 또한, 파장 532nm 또는 1064nm에 있어서의 광선 투과율이 20% 이하이면, 레이저광이 투과하기 어렵기 때문에, 반도체 소자(특히, 반도체 소자의 이면)가 레이저광에 노출되는 것이 적다. 그 결과, 반도체 소자에 악영향이 미치는 것을 효과적으로 방지할 수 있어, 제조 양품율을 향상시킬 수 있다. 또한, 반도체 이면용 필름(2)은 단층이어도 좋고 복수의 층이 적층된 적층 필름이어도 좋지만, 적층 필름인 경우, 상기 광선 투과율은, 적층 필름 전체로서 0∼20%의 범위내이면 좋다. 반도체 이면용 필름(2)의 광선 투과율(%)은, 이하의 방법에 의해 구할 수 있다.
＜광선 투과율＞
(1) 다이싱 테이프에 적층시키지 않고, 두께(평균 두께：20μm)의 반도체 이면용 필름을 제작한다.
(2) 상기 반도체 이면용 필름에, 파장：300∼1100nm의 광선［장치：(주)시마즈 제작소제의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETR」)］를, 소정의 강도로 조사한다.
(3) 분광 광도계((주)시마즈 제작소제의 분광 광도계 「ABSORPTION SPECTRO PHOTOMETR UV－2550」)를 이용하여, 투과한 파장 532nm 및 1064nm의 광선의 강도를 측정한다.
(4) 파장 532nm 및 1064nm의 광선의 반도체 이면용 필름의 투과 전후의 강도의 변화에 의해, 파장 532nm 및 1064nm의 광선 투과율(%)을 구한다.
또한, 광선 투과율(%)의 상기 산출 방법은, 두께가 20μm가 아닌 반도체 이면용 필름의 광선 투과율(%)의 산출에도 적용할 수 있다. 구체적으로는, 람베르트 베르(Lambert-Beer)의 법칙에 의해, 두께 20μm에서의 흡광도 A20를 아래와 같이 산출할 수 있다.
Figure pct00001
(식 중에서, L20는 광로 길이,α은 흡광 계수, C는 시료 농도를 나타냄)
또한, 두께 X(μm)에서의 흡광도 AX는 하기 식(2)에 의해 나타낼 수 있다.
Figure pct00002
또한, 두께 20μm에서의 흡광도 A20는 하기 식(3)에 의해 나타낼 수 있다.
Figure pct00003
(식 중에서, T20는 두께 20μm에서의 광선 투과율을 나타냄)
상기 식(1)∼(3)으로부터, 흡광도 AX는,
Figure pct00004
로 나타낼 수 있다. 이에 의해, 두께 X(μm)에서의 광선 투과율 TX(%)는, 하기 식에 의해 산출할 수 있다.
Figure pct00005
또한, 상기 광선 투과율(%)의 산출 방법에 있어서의 반도체 이면용 필름의 두께를 20μm로 하는 것에 대해서는, 특히 본 발명에서 사용하는 반도체 이면용 필름(2)의 두께를 한정하는 것은 아니다. 측정 시에, 편의상 채용한 두께이다.
반도체 이면용 필름(2)의 광선 투과율(%)은, 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충진제의 함유량 등에 의해 제어할 수 있다.
반도체 이면용 필름(2)은, 레이저 마킹한 후의 마킹부와 마킹부 이외의 콘트라스트가 20% 이상인 것이 바람직하다. 상기 콘트라스트의 하한값은, 25%인 것이 보다 바람직하고, 30%인 것이 더욱 바람직하다. 또한, 상기 콘트라스트는, 크면 클수록 바람직하지만, 상한값으로서는, 예를 들면, 250%, 200%, 150%, 100%, 60% 등을 들 수 있다. 반도체 이면용 필름(2)은, 레이저 마킹한 후의 마킹부와 마킹부 이외의 콘트라스트가 20% 이상이며, 우수한 콘트라스트를 가지기 때문에, 레이저 마킹에 의해 부여된 각종 정보(예를 들면, 문자 정보나 도형 정보)의 시인성이 양호하다.
콘트라스트는, 키엔스(Keyence)(주)제 CV-5000에 의해 반도체 이면용 필름의 마킹부와 마킹부 이외의 개소(비마킹부)의 명도를 측정한 후, 이하의 계산식에 의해 구할 수 있다.
Figure pct00006
또한, 반도체 이면용 필름(2)은 단층이어도 좋고 복수의 층이 적층된 적층 필름이어도 좋지만, 적층 필름인 경우, 상기 콘트라스트는, 적층 필름 전체로서 20% 이상의 범위내인 것이 바람직하다.
반도체 이면용 필름(2)에는, 필요에 따라서 다른 첨가제를 적절하게 배합할 수 있다. 다른 첨가제로서는, 예를 들면, 충진제(필러), 난연제, 실란 커플링제, 이온 트랩제 이외에, 증량제, 노화 방지제, 산화 방지제, 계면 활성제 등을 들 수 있다.
상기 충진제로서는, 무기 충진제, 유기 충진제 중 어느 하나이어도 좋지만, 무기 충진제가 바람직하다. 무기 충진제 등의 충진제의 배합에 의해, 반도체 이면용 필름(2)에 도전성의 부여나 열 전도성의 향상, 탄성률의 조절 등을 도모할 수 있다. 또한, 반도체 이면용 필름(2)으로서는 도전성이어도, 비도전성이어도 좋다. 상기 무기 충진제로서는, 예를 들면, 실리카, 클레이, 석고, 탄산 칼슘, 황산 바륨, 산화 알루미나, 산화 베릴륨, 탄화 규소, 질화 규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크롬, 납, 주석, 아연, 팔라듐, 땜납 등의 금속, 또는 합금류, 그 외 카본 등으로 이루지는 각종의 무기 분말 등을 들 수 있다. 충진제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충진제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 바람직하다. 또한, 무기 충진제의 평균 입경은 0.1∼80μm의 범위내인 것이 바람직하다. 무기 충진제의 평균 입경은, 예를 들면, 레이저 회절형 입도 분포 측정 장치에 의해 측정할 수 있다.
상기 충진제의 배합량은, 유기 수지 성분 100 중량부에 대해서 80 중량부 이하인 것이 바람직하고, 특히 0∼75 중량부인 것이 바람직하다.
또한, 상기 난연제로서는, 예를 들면, 3산화 안티몬, 5산화 안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실란 커플링제로서는, 예를 들면, β－(3, 4－에폭시 사이클로헥실) 에틸 트리메톡시 실란, γ－글리시독시프로필 트리메톡시 실란, γ－글리시독시프로필 메틸디에톡시 실란 등을 들 수 있다. 실란 커플링제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예를 들면 하이드로탈사이트류, 수산화 비스머스 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
반도체 이면용 필름(2)은, 예를 들면, 에폭시 수지 등의 열 경화성 수지와, 필요에 따라서 아크릴 수지 등의 열 가소성 수지와, 필요에 따라서 용매나 그 외의 첨가제 등을 혼합하여 수지 조성물을 조제하고, 필름 형상의 층에 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들면, 상기 수지 조성물을, 다이싱 테이프의 접착제층(32)상에 도포하는 방법, 적절한 세퍼레이터(박리지 등) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성하고, 이것을 접착제층(32)상에 전사(이착)하는 방법 등에 의해, 반도체 이면용 필름(2)으로서의 필름 형상의 층(접착제층)을 형성할 수 있다. 또한, 상기 수지 조성물은, 용액이어도 분산액이어도 좋다.
또한, 반도체 이면용 필름(2)은, 반도체 웨이퍼에 적용하기 전의 단계에서는, 열 경화성 수지가 미경화 상태이다. 또한, 여기서 말하는 미경화 상태란, 본 명세서 중에서 정의되어 있는 상태와 동일하다.
반도체 이면용 필름(2)의 겔 분율로서는, 특히 제한되지 않지만, 예를 들면, 50 중량% 이하의 범위로부터 적절히 선택할 수 있고, 바람직하게는 0∼30 중량%이며, 특히 0∼10 중량%인 것이 바람직하다. 반도체 이면용 필름(2)의 겔 분율의 측정 방법은, 이하의 측정 방법에 의해 측정할 수 있다.
＜겔 분율의 측정 방법＞
반도체 이면용 필름(2)으로부터 약 0.1g를 샘플링하여 중량 측정하고(시료의 중량), 상기 샘플을 메쉬 형상 시트로 감싼 후, 약 50mL의 톨루엔 중에 실온에서 1주간 침지시킨다. 그 후, 용제 불용분(메쉬 형상 시트의 내용물)을 톨루엔으로부터 취출하여, 130℃에서 약 2시간 건조시켜, 건조 후의 용제 불용분을 중량 측정하여(침지·건조 후의 중량), 하기 식으로부터 겔 분율(중량%)을 산출한다.
Figure pct00007
또한, 반도체 이면용 필름(2)의 겔 분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 이외에, 가열 온도나 가열 시간 등에 의해 제어할 수 있다.
본 발명에 있어서, 반도체 이면용 필름(2)은, 에폭시 수지 등의 열 경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름 형상물인 경우, 반도체 웨이퍼에 대한 밀착성을 유효하게 발휘할 수 있다.
또한, 반도체 웨이퍼의 다이싱 공정에서는 절삭수(切削水)를 사용하므로, 반도체 이면용 필름(2)이 흡습하여, 통상의 상태 이상의 함수율로 되는 경우가 있다. 이와 같은 고 함수율인 채로, 플립 칩 본딩을 행하면, 반도체 이면용 필름(2)과 반도체 웨이퍼 또는 그 가공체(반도체)의 접착 계면에 수증기가 모여져서, 플로팅이 발생하는 경우가 있다. 따라서, 반도체 이면용 필름(2)으로서는, 투습성이 높은 코어 재료를 양면에 마련한 구성으로 함으로써, 수증기가 확산하여, 이러한 문제를 회피하는 것이 가능해진다. 이러한 관점으로부터, 코어 재료의 한쪽면 또는 양면에 반도체 이면용 필름을 형성한 다층 구조를 반도체 이면용 필름으로서 이용해도 좋다. 상기 코어 재료로서는, 필름(예를 들면 폴리이미드 필름, 폴리에스테르 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
반도체 이면용 필름(2)의 두께(적층 필름인 경우에는 총 두께)는 특히 한정되지 않지만, 예를 들면, 2∼200μm 정도의 범위로부터 적절히 선택할 수 있다. 또한, 상기 두께는 4∼160μm 정도가 바람직하고, 6∼100μm 정도가 보다 바람직하고, 10∼80μm 정도가 특히 바람직하다.
상기 반도체 이면용 필름(2)은, 적어도 한쪽의 면이 세퍼레이터(박리 라이너)에 의해 보호되어 있는 것이 바람직하다(도시하지 않음). 예를 들면, 다이싱 테이프 일체형 반도체 이면용 필름(1)인 경우, 반도체 이면용 필름의 한쪽의 면에만 세퍼레이터가 마련되어 있어도 좋고, 또한, 다이싱 테이프와 일체화되어 있지 않은 반도체 이면용 필름인 경우, 반도체 이면용 필름의 한쪽 면 또는 양면에 세퍼레이터가 마련되어 있어도 좋다. 세퍼레이터는, 실용으로 제공할 때까지 반도체 이면용 필름을 보호하는 보호재로서의 기능을 갖고 있다. 또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)인 경우, 세퍼레이터는, 또한, 다이싱 테이프의 기재상의 접착제층(32)에 반도체 이면용 필름(2)을 전사할 때의 지지 기재로서 이용할 수 있다. 세퍼레이터는, 반도체 이면용 필름 상에 반도체 웨이퍼를 접착할 때에 벗겨진다. 세퍼레이터로서는, 폴리에틸렌, 폴리프로필렌이나, 불소계 박리제, 장쇄(長鎖) 알킬 아크릴레이트계 박리제 등의 박리제에 의해 표면 코팅된 플라스틱 필름(폴리에틸렌 테레프탈레이트 등)이나 종이 등도 사용 가능하다. 또한, 세퍼레이터는 종래 공지의 방법에 의해 형성할 수 있다. 또한, 세퍼레이터의 두께 등도 특히 제한되지 않는다.
반도체 이면용 필름(2)이 다이싱 테이프(3)에 적층되어 있지 않은 경우, 반도체 이면용 필름(2)은, 양면에 박리층을 가지는 세퍼레이터를 1매 이용하여 롤 형상으로 권회된 형태로, 양면에 박리층을 가지는 세퍼레이터에 의해 보호되어 있어도 좋고, 적어도 한쪽의 면에 박리층을 가지는 세퍼레이터에 의해 보호되어 있어도 좋다.
또한, 반도체 이면용 필름(2)으로서는, 그 흡습율이 낮은 것이 바람직하다. 구체적으로는, 상기 흡습율은 1 중량% 이하가 바람직하고, 보다 바람직하게는 0.8 중량% 이하이다. 상기 흡습율을 1 중량% 이하로 함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들면, 리플로우 공정에 있어서, 반도체 이면용 필름(2)과 반도체 소자의 사이에 보이드의 발생 등을 억제 또는 방지할 수도 있다. 또한, 상기 흡습율은, 반도체 이면용 필름(2)을, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치하는 전후의 중량 변화에 의해 산출한 값이다. 반도체 이면용 필름(2)이 열 경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습율은, 열 경화 후의 반도체 이면용 필름에 대해, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습율은, 예를 들면, 무기 필러의 첨가량을 변화시킴으로써 조정할 수 있다.
또한, 반도체 이면용 필름(2)으로서는, 휘발분의 비율이 적은 것이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(2)의 중량 감소율(중량 감소량의 비율)이, 1 중량% 이하인 것이 바람직하고, 0.8 중량% 이하인 것이 보다 바람직하다. 가열 처리의 조건은, 예를 들면, 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1 중량% 이하로 함으로써, 레이저 마킹성을 향상시킬 수 있다. 또한, 예를 들면, 리플로우 공정에 있어서, 플립 칩형의 반도체 장치에 크랙이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예를 들면, 납이 없는 땜납 리플로우시의 크랙 발생을 감소시킬 수 있는 무기물을 첨가함으로써 조정할 수 있다. 또한, 반도체 이면용 필름(2)이 열 경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열 경화 후의 반도체 이면용 필름에 대해, 가열 온도 250℃, 가열 시간 1시간의 조건 하에서 가열했을 때의 값을 의미한다.
본 발명에 있어서는, 상술한 바와 같이 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용하는 것이 바람직하지만, 반도체 이면용 필름(2)을 다이싱 테이프와 일체화하지 않고 이용하는 경우에는, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 이용했을 경우의 반도체 장치의 제조 방법에 준한 방법에 의해, 반도체 장치를 제조할 수 있다. 반도체 이면용 필름(2)을 이용한 반도체 장치의 제조 방법은, 상기 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 있어서의 공정에, 또한, 반도체 이면용 필름과 다이싱 테이프를, 반도체 이면용 필름과 다이싱 테이프의 접착제층이 접촉하는 형태로 접착하는 공정을 구비한 제조 방법으로 된다.
또한, 반도체 이면용 필름(2)은, 반도체 웨이퍼를 개편화(個片化))한 반도체 칩에 접착시켜 이용할 수도 있다. 이 경우, 반도체 이면용 필름(2)을 이용한 반도체 장치의 제조 방법은, 예를 들면, 다이싱 테이프를 반도체 웨이퍼에 접착하는 공정과, 상기 반도체 웨이퍼를 다이싱하는 공정과, 다이싱에 의해 얻어진 반도체 소자를 픽업하는 공정과, 상기 반도체 소자를 피착체상에 플립 칩 접속하는 공정과, 반도체 소자에, 반도체 이면용 필름을 접착하는 공정을 적어도 구비한 제조 방법이어도 좋다.
(1－2) 다이싱 테이프
상기 다이싱 테이프(3)는, 기재(31)상에 접착제층(32)이 형성되어 구성되어 있다.
기재(지지 기재)는 접착제층 등의 지지 모체로서 이용할 수 있다. 상기 기재(31)는 방사선 투과성을 갖고 있는 것이 바람직하다. 상기 기재(31)로서는, 예를 들면, 종이 등의 종이계 기재； 옷감, 부직포, 펠트, 네트 등의 섬유계 기재； 금속박, 금속판 등의 금속계 기재； 플라스틱의 필름이나 시트 등의 플라스틱계 기재； 고무 시트 등의 고무계 기재； 발포 시트 등의 발포체나, 이들의 적층체［특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등］등의 적절한 박엽체(薄葉體)를 이용할 수 있다. 이들 중에서도, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 바람직하게 이용할 수 있다.
이러한 플라스틱재에 있어서의 소재로서는, 예를 들면, 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지； 에틸렌-아세트산 비닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메타) 아크릴산 공중합체, 에틸렌-(메타) 아크릴산 에스테르(랜덤, 교호) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체； 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리부틸렌 테레프탈레이트(PBT) 등의 폴리에스테르； 아크릴계 수지； 폴리염화비닐(PVC)； 폴리우레탄； 폴리카보네이트； 폴리페닐렌 술피드(PPS)； 폴리아미드(나일론), 모든 방향족 폴리아미드(아라미드) 등의 아미드계 수지； 폴리에테르에테르케톤(PEEK)； 폴리이미드； 폴리에테르이미드； 폴리염화비닐리덴； ABS(아크릴로니트릴-부타디엔-스티렌 공중합체)； 셀룰로스계 수지； 실리콘 수지； 불소 수지 등을 들 수 있다.
또한 기재(31)의 재료로서는, 상기 수지의 가교체 등도 들 수 있다. 상기 플라스틱 필름은, 무연신으로 이용해도 좋고, 필요에 따라서 1축 또는 2축의 연신 처리를 실시한 것을 이용해도 좋다. 연신 처리 등에 의해 열 수축성을 부여한 수지 시트에 의하면, 다이싱 후에 그 기재(31)을 열 수축시킴으로써 접착제층(32)과 반도체 이면용 필름(2)의 접착 면적을 저하시켜, 반도체 칩의 회수의 용이화를 도모할 수 있다.
기재(31)의 표면은, 인접하는 층과의 밀착성, 유지성 등을 높이기 위해, 관용의 표면 처리, 예를 들면, 크롬산 처리, 오존 노출, 화염 노출, 고압 전격(電擊) 노출, 이온화 방사선 처리 등의 화학적 또는 물리적 처리, 하층제(下塗劑, 밑칠제)(예를 들면, 후술하는 접착 물질)에 의한 코팅 처리를 실시할 수 있다.
상기 기재(31)는, 동종 또는 이종의 것을 적절하게 선택하여 사용할 수 있고, 필요에 따라서 여러 종을 혼합한 것을 이용할 수 있다. 또한, 기재(31)에는, 대전 방지능을 부여하기 위해, 상기의 기재(31)상에 금속, 합금, 이들의 산화물 등으로 이루어지는 두께가 30∼500Å 정도의 도전성 물질의 증착층을 마련할 수 있다. 기재(31)는 단층 혹은 2종 이상의 복층이라도 좋다.
기재(31)의 두께(적층체인 경우에는 총 두께)는, 특히 제한되는 것은 아니며, 강도나 유연성, 사용 목적 등에 따라 적절하게 선택할 수 있고, 예를 들면, 일반적으로는 1000μm 이하이며, 1∼1000μm가 바람직하고, 10∼500μm가 보다 바람직하고, 20∼300μm가 더욱 바람직하고, 30∼200μm 정도가 특히 바람직하다.
또한, 기재(31)에는, 본 발명의 효과 등을 저해하지 않는 범위에서, 각종 첨가제(착색제, 충진제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 난연제 등)가 포함되어 있어도 좋다.
상기 접착제층(32)은 접착제에 의해 형성되어 있고, 접착성을 갖고 있다. 이러한 접착제로서는, 특히 제한되지 않고, 공지의 접착제 중에서 적절히 선택할 수 있다. 구체적으로는, 접착제로서는, 예를 들면, 아크릴계 접착제, 고무계 접착제, 비닐 알킬 에테르계 접착제, 실리콘계 접착제, 폴리에스테르계 접착제, 폴리아미드계 접착제, 우레탄계 접착제, 불소계 접착제, 스티렌 디엔 블록 공중합체계 접착제, 이들의 접착제에 융점이 약 200℃ 이하의 열 용융성 수지를 배합한 크리프(creep) 특성 개량형 접착제 등의 공지의 접착제(예를 들면, 일본 특개소 제56－61468호 공보, 특개소 제61－174857호 공보, 특개소 제63－17981호 공보, 특개소 제56－13040호 공보 등 참조) 중에서, 상기 특성을 가지는 접착제를 적절히 선택하여 이용할 수 있다. 또한, 접착제로서는, 방사선 경화형 접착제(또는 에너지선 경화형 접착제)나, 열 팽창성 접착제를 이용할 수도 있다. 접착제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 접착제로서는, 아크릴계 접착제, 고무계 접착제를 바람직하게 이용할 수 있고, 특히 아크릴계 접착제가 바람직하다. 아크릴계 접착제로서는, (메타) 아크릴산 알킬 에스테르의 1종 또는 2종 이상을 단량체 성분으로서 이용한 아크릴계 중합체(단독 중합체 또는 공중합체)를 베이스 폴리머로 하는 아크릴계 접착제를 들 수 있다.
상기 아크릴계 접착제에 있어서의 (메타) 아크릴산 알킬 에스테르로서는, 예를 들면, (메타) 아크릴산 메틸, (메타) 아크릴산 에틸, (메타) 아크릴산 프로필, (메타) 아크릴산 이소프로필, (메타) 아크릴산 부틸, (메타) 아크릴산 이소부틸, (메타) 아크릴산 s－부틸, (메타) 아크릴산 t－부틸, (메타) 아크릴산 펜틸, (메타) 아크릴산 헥실, (메타) 아크릴산 헵틸, (메타) 아크릴산 옥틸, (메타) 아크릴산 2－에틸 헥실, (메타) 아크릴산 이소옥틸, (메타) 아크릴산 노닐, (메타) 아크릴산 이소노닐, (메타) 아크릴산 데실, (메타) 아크릴산 이소데실, (메타) 아크릴산 운데실, (메타) 아크릴산 도데실, (메타) 아크릴산 트리데실, (메타) 아크릴산 테트라데실, (메타) 아크릴산 펜타데실, (메타) 아크릴산 헥사데실, (메타) 아크릴산 헵타데실, (메타) 아크릴산 옥타데실, (메타) 아크릴산 노나데실, (메타) 아크릴산 에이코실 등의 (메타) 아크릴산 알킬 에스테르 등을 들 수 있다. (메타) 아크릴산 알킬 에스테르로서는, 알킬기의 탄소 수가 4∼18의 (메타) 아크릴산 알킬 에스테르가 바람직하다. 또한,(메타) 아크릴산 알킬 에스테르의 알킬기는, 직쇄 형상 또는 분기쇄 형상 중 어느 하나이어도 좋다.
또한, 상기 아크릴계 중합체는, 응집력, 내열성, 가교성 등의 개질을 목적으로 하고, 필요에 따라서, 상기 (메타) 아크릴산 알킬 에스테르와 공중합 가능한 다른 단량체 성분(공중합성 단량체 성분)에 대응하는 단위를 포함하고 있어도 좋다. 이러한 공중합성 단량체 성분으로서는, 예를 들면, (메타) 아크릴산(아크릴산, 메타크릴산), 카르복시 에틸아크릴레이트, 카르복시 펜틸아크릴레이트, 이타콘산, 말레산, 푸마르산, 크로톤산 등의 카르복실기 함유 모노머； 무수 말레산, 무수 이타콘산 등의 산무수물기 함유 모노머； (메타) 아크릴산 히드록시에틸, (메타) 아크릴산 히드록시프로필, (메타) 아크릴산 히드록시부틸, (메타) 아크릴산 히드록시헥실, (메타) 아크릴산 히드록시옥틸, (메타) 아크릴산 히드록시데실, (메타) 아크릴산 히드록시라우릴, (4－히드록시메틸 시클로헥실) 메틸 메타크릴레이트 등의 히드록실기 함유 모노머； 스티렌 술폰산, 아릴 술폰산, 2－(메타) 아크릴 아미드-2－메틸 프로판 술폰산, (메타) 아크릴 아미드 프로판 술폰산, 술포프로필(메타) 아크릴레이트, (메타) 아크릴로 일옥시 나프탈렌 술폰산 등의 술폰산기 함유 모노머； 2－히드록시에틸 아크릴로일 포스페이트 등의 인산기 함유 모노머； (메타) 아크릴 아미드, N, N－디메틸(메타) 아크릴 아미드, N－부틸(메타) 아크릴 아미드, N－메티롤(메타) 아크릴 아미드, N－메티롤 프로판(메타) 아크릴 아미드 등의 (N－치환) 아미드계 모노머； (메타) 아크릴산 아미노 에틸, (메타) 아크릴산N, N－디메틸 아미노 에틸, (메타) 아크릴산 t－부틸 아미노 에틸 등의 (메타) 아크릴산 아미노 알킬계 모노머； (메타) 아크릴산 메톡시 에틸, (메타) 아크릴산 에톡시 에틸 등의 (메타) 아크릴산 알콕시 알킬계 모노머； 아크릴로니트릴, 메타크리로니트릴 등의 시아노아크릴레이트 모노마； (메타) 아크릴산 글리시딜 등의 에폭시기 함유 아크릴계 모노머； 스티렌, α－메틸 스티렌 등의 스티렌계 모노머； 아세트산 비닐, 프로피온산 비닐 등의 비닐 에스테르계 모노머； 이소프렌, 부타디엔, 이소부틸렌 등의 올레핀계 모노머； 비닐 에테르 등의 비닐 에테르계 모노머；N－비닐 피롤리돈, 메틸 비닐 피롤리돈, 비닐 피리딘, 비닐 피펠리돈, 비닐 피리미진, 비닐 피페라진, 비닐 삐라진, 비닐 피롤레, 비닐 이미다졸, 비닐 옥사졸, 비닐 모르폴린, N－비닐 카복실산 아미드류, N－비닐 카프로락탐 등의 질소 함유 모노머；N－시클로헥실 말레이미드, N－이소프로필 말레이미드, N－라우릴 말레이미드, N－페닐 말레이미드 등의 말레이미드계 모노머；N－메틸이타콘 이미드, N－에틸이타콘 이미드, N－부틸이타콘 이미드, N－옥틸이타콘 이미드, N－2－에틸헥실 이타콘 이미드, N－시클로헥실 이타콘 이미드, N－라우릴 이타콘 이미드 등의 이타콘 이미드계 모노머；N－(메타) 아크릴로일옥시메틸렌 석신이미드, N－(메타) 악 르러이 루 6－옥시헥사메틸렌 석신이미드, N－(메타) 아크릴로 일-8－옥시옥타메틸렌 석신이미드 등의 석신 이미드계 모노머； (메타) 아크릴산 폴리에틸렌 글리콜, (메타) 아크릴산 폴리프로필렌 글리콜, (메타) 아크릴산 메톡시 에틸렌 글리콜, (메타) 아크릴산 메톡시 폴리프로필렌 글리콜 등의 글리콜계 아크릴 에스테르 모노머； (메타) 아크릴산 테트라히드로 푸르프릴, 불소(메타) 아크릴레이트, 실리콘(메타) 아크릴레이트 등의 복소환, 할로겐 원자, 규소 원자 등을 가지는 아크릴산 에스테르계 모노머； 헥산디올지(메타) 아크릴레이트, (폴리) 에티렌 글리콜지(메타) 아크릴레이트, (폴리) 프로필렌글리콜 디(메타) 아크릴레이트, 네오펜틸글리졸 디(메타) 아크릴레이트, 펜타에리스리톨 디(메타) 아크릴레이트, 트리메티롤프로판 트리(메타) 아크릴레이트, 펜타에리스리톨 트리(메타) 아크릴레이트, 디펜타에리스리톨 헥사(메타) 아크릴레이트, 에폭시 아크릴레이트, 폴리에스테르 아크릴레이트, 우레탄 아크릴레이트, 디비닐 벤젠, 부틸지(메타) 아크릴레이트, 헥실지(메타) 아크릴레이트 등의 다관능 모노머 등을 들 수 있다. 이러한 공중합성 단량체 성분은 1종 또는 2종 이상 사용할 수 있다.
접착제로서 방사선 경화형 접착제(또는 에너지선 경화형 접착제)를 이용하는 경우, 방사선 경화형 접착제(조성물)로서는, 예를 들면, 래디칼 반응성 탄소-탄소 이중 결합을 폴리머 측쇄 또는 주쇄 중 혹은 주쇄 말단에 가지는 폴리머를 베이스 폴리머로서 이용한 내재형의 방사선 경화형 접착제나, 접착제 중에 자외선 경화성의 모노머 성분이나 올리고머 성분이 배합된 방사선 경화형 접착제 등을 들 수 있다. 또한, 접착제로서 열 팽창성 접착제를 이용하는 경우, 열 팽창성 접착제로서는, 예를 들면, 접착제와 발포제(특히 열 팽창성 미소구)를 포함하는 열 팽창성 접착제 등을 들 수 있다.
본 발명에서는, 접착제층(32)에는, 본 발명의 효과를 저해하지 않는 범위에서, 각종 첨가제(예를 들면, 접착 부여 수지, 착색제, 증점제, 증량제, 충진제, 가소제, 노화 방지제, 산화 방지제, 계면 활성제, 가교제 등)가 포함되어 있어도 좋다.
상기 가교제로서는, 특히 제한되지 않고, 공지의 가교제를 이용할 수 있다. 구체적으로는, 가교제로서는, 이소시아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제의 이외에, 요소계 가교제, 금속 알콕시드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카르보디이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있고, 이소시아네이트계 가교제나 에폭시계 가교제가 바람직하다. 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다. 또한, 가교제의 사용량은, 특히 제한되지 않는다.
상기 이소시아네이트계 가교제로서는, 상기 반도체 이면용 필름(2)용의 수지 조성물에 첨가할 수 있는 이소시아네이트계 가교제로서 본 명세서 중에 열거된 것과 마찬가지의 것을 들 수 있다.
또한, 본 발명에서는, 가교제를 이용하는 대신에, 혹은, 가교제를 이용함과 아울러, 전자선이나 자외선 등의 조사에 의해 가교 처리를 실시하는 것도 가능하다.
접착제층(32)은, 예를 들면, 접착제(감압 접착제)와, 필요에 따라서 용매나 그 외의 첨가제 등을 혼합하여, 시트 형상의 층에 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예를 들면, 접착제 및 필요에 따라서 용매나 그 외의 첨가제를 포함하는 혼합물을, 기재(31)상에 도포하는 방법, 적절한 세퍼레이터(박리지 등)상에 상기 혼합물을 도포하여 접착제층(32)을 형성하고, 이것을 기재(31)상에 전사(이착)하는 방법 등에 의해, 접착제층(32)을 형성할 수 있다.
접착제층(32)의 두께는 특히 제한되지 않고, 예를 들면, 5∼300μm가 바람직하고, 5∼200μm가 보다 바람직하고, 5∼100μm가 더욱 바람직하고, 7∼50μm 정도가 특히 바람직하다. 접착제층(32)의 두께가 상기 범위내이면, 적절한 접착력을 발휘할 수 있다. 또한, 접착제층(32)은 단층, 복층 중 어느 하나이어도 좋다.
상기 다이싱 테이프(3)의 접착제층(32)의 플립 칩형 반도체 이면용 필름(2)에 대한 접착력(23℃, 박리 각도 180도, 박리 속도 300mm/분)은, 0.02∼10N/20mm가 바람직하고, 0.05∼5N/20mm가 보다 바람직하다. 상기 접착력을 0.02N/20mm 이상으로 함으로써, 반도체 웨이퍼의 다이싱 시에 반도체 소자의 칩이 튀어 오르는 것을 방지할 수 있다. 그 한편, 상기 접착력을 10N/20mm 이하로 함으로써, 반도체 소자를 픽업할 때에, 상기 반도체 소자의 박리가 곤란하게 되거나, 접착제 잔유물이 발생하는 것을 방지할 수 있다.
(1－3) 다이싱 테이프 일체형 반도체 이면용 필름(1)
도 1에서 나타낸 바와 같이, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 기재(31)상에 접착제층(32)이 마련된 다이싱 테이프(3)와, 상기 접착제층(32)상에 마련된 반도체 이면용 필름(2)을 구비하는 구성이다. 또한, 본 발명에서 사용할 수 있는 다이싱 테이프 일체형 반도체 이면용 필름은, 도 1에 도시되어 있는 바와 같이, 다이싱 테이프(3)의 접착제층(32)상에 있어서, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)에만 반도체 이면용 필름(2)이 형성된 구성이어도 좋지만, 접착제층(32)의 전체면에 반도체 이면용 필름이 형성된 구성이어도 좋고, 또한, 반도체 웨이퍼의 접착 부분에 대응하는 부분(33)보다 크고 또한 접착제층(32)의 전체면보다 작은 부분에 반도체 이면용 필름이 형성된 구성이어도 좋다. 또한, 반도체 이면용 필름(2)의 표면(웨이퍼의 이면에 접착되는 측의 표면)은, 웨이퍼 이면에 접착될 때까지, 세퍼레이터 등에 의해 보호되어 있어도 좋다.
또한, 본 발명에서는, 플립 칩형 반도체 이면용 필름(2)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)에는, 대전 방지 기능을 갖게 할 수 있다. 이에 의해, 그 접착시 및 박리시 등에 있어서 정전기의 발생이나 그에 따른 반도체 웨이퍼 등의 대전으로 회로가 파괴되는 것 등을 방지할 수 있다. 대전 방지 기능의 부여는, 기재(31), 접착제층(32) 내지 반도체 이면용 필름(2)에 대전 방지제나 도전성 물질을 첨가하는 방법, 기재(31)로의 전하 이동 착체나 금속막 등으로 이루어지는 도전층을 부설하는 방법 등, 적절한 방식으로 행할 수 있다. 이러한 방식으로서는, 반도체 웨이퍼를 변질시킬 우려가 있는 불순물 이온이 발생하기 어려운 방식이 바람직하다. 도전성의 부여, 열 전도성의 향상 등을 목적으로 하여 배합되는 도전성 물질(도전 필러)로서는, 은, 알루미늄, 금, 구리, 니켈, 도전성 합금 등의 구 형상, 침 형상, 플레이크 형상의 금속가루, 알루미나 등의 금속 산화물, 비정질 카본 블랙, 그래파이트 등을 들 수 있다. 단, 상기 반도체 이면용 필름(2)은, 비도전성인 것이, 전기적으로 누설하지 않도록 할 수 있는 점으로부터 바람직하다.
또한, 플립 칩형 반도체 이면용 필름(2)이나, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 롤 형상으로 권회된 형태로 형성되어 있어도 좋고, 시트(필름)가 적층된 형태로 형성되어 있어도 좋다. 예를 들면, 롤 형상으로 권회된 형태를 갖고 있는 경우, 반도체 이면용 필름(2) 또는, 반도체 이면용 필름(2)과 다이싱 테이프(3)의 적층체를, 필요에 따라서 세퍼레이터에 의해 보호한 상태로 롤 형상으로 권회하고, 롤 형상으로 권회된 상태 또는 형태의 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서 제작할 수 있다. 또한, 롤 형상으로 권회된 상태 또는 형태의 반도체 이면용 필름(2)이나 다이싱 테이프 일체형 반도체 이면용 필름(1)으로서는, 기재(31)와, 상기 기재(31)의 한쪽의 면에 형성된 접착제층(32)과, 상기 접착제층(32)상에 형성된 반도체 이면용 필름과, 상기 기재(31)의 한쪽의 면에 형성된 박리 처리층(배면 처리층)으로 구성되어 있어도 좋다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 두께(반도체 이면용 필름의 두께와, 기재(31) 및 접착제층(32)으로 이루어지는 다이싱 테이프의 두께의 총 두께)로서는, 예를 들면, 8∼1500μm의 범위로부터 선택할 수 있고, 바람직하게는 20∼850μm, 더욱 바람직하게는 31∼500μm, 특히 바람직하게는 47∼330μm이다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)에 있어서, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 접착제층(32)의 두께의 비나, 반도체 이면용 필름(2)의 두께와, 다이싱 테이프(3)의 두께(기재(31) 및 접착제층(32)의 총 두께)의 비를 제어함으로써, 다이싱 공정시의 다이싱성, 픽업 공정시의 픽업성 등을 향상시킬 수 있고, 다이싱 테이프 일체형 반도체 이면용 필름(1)을 반도체 웨이퍼의 다이싱 공정∼반도체 칩의 플립 칩 본딩 공정에 걸쳐 유효하게 이용할 수 있다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름의 제조 방법에 있어서, 도 1에 나타내는 다이싱 테이프 일체형 반도체 이면용 필름(1)을 예로 하여 설명한다. 먼저, 기재(31)는, 종래 공지의 제막방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예를 들면 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 건식 라미네이트법 등을 예시할 수 있다.
다음에, 기재(31)상에 접착제 조성물을 도포하여, 건조시켜(필요에 따라서 가열 가교시켜) 접착제층(32)을 형성한다. 도포 방식으로서는, 롤 도공(塗工), 스크린 도공, 그라비아 도공 등을 들 수 있다. 또한, 접착제층 조성물을 직접 기재(31)에 도포하여, 기재(31)상에 접착제층(32)을 형성해도 좋고, 또한, 접착제 조성물을 표면에 박리 처리를 행한 박리지 등에 도포하여 접착제층(32)을 형성시킨 후, 상기 접착제층(32)을 기재(31)에 전사시켜도 좋다. 이에 의해, 기재(31)상에 접착제층(32)이 형성된 다이싱 테이프(3)가 제작된다.
한편, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 또한 소정 조건 하에서 건조하여, 도포층을 형성한다. 이 도포층을 상기 접착제층(32)상에 전사함으로써, 반도체 이면용 필름(2)을 접착제층(32)상에 형성한다. 또한, 상기 접착제층(32)상에, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건 하에서 건조하는 것에 의해서도, 반도체 이면용 필름(2)을 접착제층(32)상에 형성할 수 있다. 이상에 의해, 본 발명에 따른 다이싱 테이프 일체형 반도체 이면용 필름(1)을 얻을 수 있다.
본 발명에서 이용하는 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 본 발명의 플립 칩형 반도체 장치의 제조 방법에 있어서 바람직하게 이용할 수 있다. 즉, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 반도체 칩의 이면에, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 반도체 이면용 필름(2)이 접착하고 있는 상태 또는 형태로, 플립 칩 실장의 반도체 장치가 제조된다. 따라서, 다이싱 테이프 일체형 반도체 이면용 필름(1)은, 플립 칩 실장의 반도체 장치(반도체 칩이 기판 등의 피착체에, 플립 칩 본딩 방식으로 고정된 상태 또는 형태의 반도체 장치)에 대해서 이용할 수 있다. 또한, 반도체 이면용 필름(2)도, 다이싱 테이프 일체형 반도체 이면용 필름(1)과 마찬가지로, 플립 칩 실장의 반도체 장치에 대해서 이용할 수 있다.
(1－4) 반도체 웨이퍼
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 바람직하게 이용할 수 있다.
(2) 공정 B
다음에, 도 2(b)에 나타낸 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이에 의해, 반도체 웨이퍼(4)를 소정의 사이즈에 절단하고 개편화(소편화(小片化))하여, 반도체 칩(5)을 제조한다. 다이싱은, 예를 들면, 반도체 웨이퍼(4)의 회로면측으로부터 통상의 방법에 따라 행해진다. 또한, 본 공정에서는, 예를 들면, 다이싱 테이프 일체형 반도체 이면용 필름(1)까지 절단을 행하는 풀 컷(full cut)이라 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특히 한정되지 않고, 종래 공지의 것을 이용할 수 있다. 또한, 반도체 웨이퍼(4)는, 반도체 이면용 필름을 가지는 다이싱 테이프 일체형 반도체 이면용 필름(1)에 의해 우수한 밀착성으로 접착 고정되어 있으므로, 칩 누락이나 칩 튀어오름을 억제할 수 있음과 아울러, 반도체 웨이퍼(4)의 파손도 억제할 수 있다. 또한, 반도체 이면용 필름(2)이 에폭시 수지를 포함하는 수지 조성물에 의해 형성되어 있으면, 다이싱에 의해 절단되어도, 그 절단면에 있어서 반도체 이면용 필름의 접착제층의 접착제 넘쳐 나옴이 생기는 것을 억제 또는 방지할 수 있다. 그 결과, 절단면끼리가 재부착(블로킹)하는 것을 억제 또는 방지할 수 있어, 후술의 픽업을 한층 양호하게 행할 수 있다.
또한, 다이싱 테이프 일체형 반도체 이면용 필름(1)의 확장을 행하는 경우, 상기 확장은 종래 공지의 확장 장치를 이용하여 행할 수 있다. 확장 장치는, 다이싱 링을 거쳐서 다이싱 테이프 일체형 반도체 이면용 필름(1)을 하부에 가압하는 것이 가능한 도너츠 형상의 외부 링과, 외부 링보다 직경이 작고 다이싱 테이프 일체형 반도체 이면용 필름을 지지하는 내부 링을 갖고 있다. 이 확장 공정에 의해, 후술의 픽업 공정에 있어서, 서로 인접하는 반도체 칩끼리가 접촉하여 파손되는 것을 방지할 수 있다.
(3) 공정 C
공정 C에서는, 상기 반도체 이면용 필름(2)을 레이저 마킹하는 것으로, 상기 공정 C에서의 반도체 이면용 필름(2)은 미경화 상태이다. 여기서, 미경화 상태란, 완전 경화 전의 상태를 나타내고, 경화하지 않을 정도로 가교 반응이 진행된 반경화 상태도 포함하는 것이다. 즉, 공정 C의 전에, 반도체 이면용 필름(2)을 경화하는 공정을 포함하지 않는 것을 의미하는 것이다.
본 발명에 있어서는, 반도체 이면용 필름(2)이 미경화 상태에 있어서도 레이저 마킹하는 것이 가능하고, 반도체 이면용 필름(2)은, 상기 봉지 공정 시에, 봉지재와 함께 열 경화시킬 수 있으므로, 반도체 이면용 필름(2)을 열 경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
레이저 마킹시의 가공 깊이는, 바람직하게는 0∼10%이며, 보다 바람직하게는 0∼5%이다. 또한, 가공 깊이란, 반도체 이면용 필름(2)의 두께에 대한 가공 깊이를 말한다.
레이저 마킹을 행할 때에는, 공지의 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특히 제한되지 않고, 공지의 기체 레이저를 이용할 수 있지만, 탄산 가스 레이저(CO2 레이저), 엑시머 레이져(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 바람직하다. 또한, 고체 레이저로서는, 특히 제한되지 않고, 공지의 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd：YAG 레이저 등), YVO4 레이저가 바람직하다.
레이저 마킹을 행할 때의 레이저의 조사 조건으로서는, 마킹부와 마킹부 이외의 콘트라스트나 가공 깊이 등을 고려하여 적절히 설정할 수 있고, 예를 들면, 레이저 마킹 장치：상품명 「MD－S9900」, 키엔스사제를 이용했을 경우에는, 이하의 범위내로 할 수 있다.
(레이저 조사 조건)
파장：532nm
강도：1.0W
스캔 스피드：700mm/sec
Q 스위치 주파수：64kHz
(4) 그 외의 공정
(4－1) 픽업 공정
다이싱 테이프 일체형 반도체 이면용 필름(1)에 접착 고정된 반도체 칩(5)을 회수하기 위해, 도 2(c)에서 나타낸 바와 같이, 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 반도체 이면용 필름(2)과 함께 다이싱 테이프(3)로부터 박리시킨다. 픽업의 방법으로서는 특히 한정되지 않고, 종래 공지의 각종의 방법을 채용할 수 있다. 예를 들면, 개개의 반도체 칩(5)을 다이싱 테이프 일체형 반도체 이면용 필름(1)의 기재(31)측으로부터 니들(needle)에 의해 밀어 올리고, 밀어 올려진 반도체 칩(5)을 픽업 장치에 의해 픽업하는 방법 등을 들 수 있다. 또한, 픽업된 반도체 칩(5)은, 그 이면이 반도체 이면용 필름(2)에 의해 보호되어 있다.
(4－2) 플립 칩 접속 공정
픽업 한 반도체 칩(5)은, 도 2(d)에서 나타낸 바와 같이, 기판 등의 피착체에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로 패턴 형성면, 전극 형성면 등이라고도 칭해짐)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상의 방법에 따라 고정시킨다. 예를 들면, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 가압하면서 도전재를 용융시킴으로써, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하여, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이 때, 반도체 칩(5)과 피착체(6)의 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30∼300μm 정도이다. 또한, 반도체 칩(5)을 피착체(6)상에 플립 칩 본딩(플립 칩 접속)한 후에는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하여, 상기 간극에 봉지재(봉지 수지 등)를 충진시켜 봉지하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선 회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특히 한정되는 것은 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예를 들면, 에폭시 기판, 비스말레이미드 트리아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특히 한정되지 않고, 예를 들면, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스머스계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
또한, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있지만, 이 도전재의 용융시의 온도로서는, 통상, 260℃ 정도(예를 들면, 250∼300℃)로 되어 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름은, 반도체 이면용 필름을 에폭시 수지 등에 의해 형성함으로써, 이 플립 칩 본딩 공정에 있어서의 고온에도 견딜 수 있는 내열성을 가지는 것으로 할 수 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극 형성면)이나 간극의 세정을 행하는 것이 바람직하다. 상기 세정에 이용되는 세정액으로서는, 특히 제한되지 않고, 예를 들면, 유기계의 세정액이나, 수계의 세정액을 들 수 있다. 본 발명의 다이싱 테이프 일체형 반도체 이면용 필름에 있어서의 반도체 이면용 필름은, 세정액에 대한 내용제성을 갖고 있고, 이들의 세정액에 대해서 실질적으로 용해성을 가지지 않는다. 그 때문에, 전술한 바와 같이, 세정액으로서는, 각종 세정액을 이용할 수 있고, 특별한 세정액을 필요로 하지 않고, 종래의 방법에 의해 세정시킬 수 있다.
다음에, 플립 칩 본딩된 반도체 칩(5)과 피착체(6)의 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 행해진다. 이 때의 봉지 조건으로서는 특히 한정되지 않지만, 통상, 175℃에서 60∼90초간의 가열을 행함으로써, 봉지 수지의 열 경화가 행해지지만, 본 발명은 이것으로 한정되지 않고, 예를 들면 165∼185℃에서, 수 분간 경화할 수 있다. 상기 공정에 있어서의 열 처리에 있어서는, 봉지 수지 뿐만 아니라 반도체 이면용 필름(2)의 열 경화도 동시에 행해진다. 또한, 상기 공정에 의해, 반도체 이면용 필름(2)을 완전하게 또는 거의 완전하게 열 경화시킬 수 있어, 우수한 밀착성으로 반도체 소자의 이면에 접착시킬 수 있다. 또한, 본 발명에서 이용하는 반도체 이면용 필름(2)은, 레이저 마킹하는 공정까지는 미경화 상태이며, 상기 봉지 공정 시에, 봉지재와 함께 열 경화시킬 수 있으므로, 반도체 이면용 필름(2)을 열 경화시키기 위한 공정을 새롭게 추가할 필요가 없다.
상기 봉지 수지로서는, 절연성을 가지는 수지(절연 수지)이면 특히 제한되지 않고, 공지의 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있지만, 탄성을 가지는 절연 수지가 보다 바람직하다. 봉지 수지로서는, 예를 들면, 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기 예시의 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물에 의한 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열 경화성 수지(페놀 수지 등)나, 열 가소성 수지 등이 포함되어 있어도 좋다. 또한, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기 예시의 페놀 수지 등을 들 수 있다.
다음에, 통상, 반도체 패키지를 기판(메인보드 등)에 실장할 때에, 열 처리(레이저 마킹한 후에 행해지는 리플로우 공정)가 행해진다. 이 열 처리의 조건(온도나 시간 등)으로서는, 반도체 기술 협회(JEDEC)에 의한 규격에 준해 행해진다. 예를 들면, 온도(상한)가 210∼270℃의 범위이며, 그 시간이 5∼50초로 행할 수 있다. 상기 공정에 의해, 반도체 패키지를 기판(메인보드 등)에 실장할 수 있다. 이 때, 상기의 레이저 마킹한 후에 행해지는 리플로우 공정 후의 콘트라스트의 저하율이 20% 이하이면, 레이저 마킹된 각종 정보의 시인성이 상기 리플로우 공정 후에 있어서도 양호한 것으로 된다.
상기 다이싱 테이프 일체형 반도체 이면용 필름(1)이나 반도체 이면용 필름(2)을 이용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이더라도, 우수한 콘트라스트비로 마킹을 실시할 수 있고, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 도형 정보 등)를 양호하게 시인하는 것이 가능하다.
본 발명의 제조 방법에 의해 얻어진 플립 칩형 반도체 장치는, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 바람직하게 이용할 수 있다. 구체적으로는, 본 발명의 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대 전화」나 「PHS」, 소형의 컴퓨터(예를 들면, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 퍼스널 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터(wearable computer)」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형의 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형의 텔레비젼, 소형의 게임 기기, 소형의 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자 서적」용 전자 기기 단말, 소형의 디지털 타입의 시계 등의 모바일형의 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등)의 전자 기기(예를 들면, 이른바 「데스크탑 퍼스널 컴퓨터」, 박형 TV, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로 머신 등) 등이어도 좋다. 또한, 전자 부품 또는, 전자 기기·전자 부품의 재료·부재로서는, 예를 들면, 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
(실시예)
이하에, 본 발명의 바람직한 실시예를 예시적으로 상세하게 설명한다. 단, 본 실시예에 기재되어 있는 재료나 배합량 등은, 특히 한정적인 기재가 없는 한, 본 발명의 요지를 이들만으로 한정하는 취지인 것은 아니다. 또한, 이하에 있어서, 부라고 하는 것은 중량부를 의미한다.
실시예 1 ＜착색 반도체 이면용 필름 A의 제작＞
에틸 아크릴레이트-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 폴리머(상품명 「파라크로 W-197CM」, 네가미 공업(주)제) 100부에 대해서, 에폭시 수지(상품명 「에피코트 1004」, JER(주)제) 12부, 페놀 수지(상품명 「미렉스 XLC－4L」, 미츠이 화학(주)제) 13부, 구 형상 실리카(상품명 「SO－25R」, (주)어드마텍스제) 92부, 염료 1(상품명 「OIL GREEN 502」, 오리엔트 화학공업(주)제) 2부, 염료 2(상품명 「Oil BlACK BS」, 오리엔트 화학공업(주)제) 2부를 메틸 에틸 케톤으로 용해하여, 고형분 농도가 23.6 중량%로 되는 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 20μm의 착색 반도체 이면용 필름 A를 제작했다.
실시예 2 ＜착색 반도체 이면용 필름 B의 제작＞
에틸 아크릴레이트-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 폴리머(상품명 「파라크로 W-197CM」, 네가미 공업(주)제) 100부에 대해서, 에폭시 수지(상품명 「에피코트 1004」, JER(주)제) 20부, 페놀 수지(상품명 「미렉스 XLC－4L」, 미츠이 화학(주)제) 22부, 구 형상 실리카(상품명 「SO－25R」, (주)아드마텍스제) 104부, 염료 1(상품명 「OIL GREEN 502」, 오리엔트 화학공업(주)제) 2부, 염료 2(상품명 「Oil BlACK BS」, 오리엔트 화학공업(주)제) 2부를 메틸 에틸 케톤으로 용해하여, 고형분 농도가 23.6 중량%로 되는 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 20μm의 착색 반도체 이면용 필름 B를 제작했다.
실시예 3 ＜착색 반도체 이면용 필름 C의 제작＞
에틸 아크릴레이트-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 폴리머(상품명 「파라크로 W-197CM」, 네가미 공업(주)제) 100부에 대해서, 에폭시 수지(상품명 「에피코트 1004」, JER(주)제) 32부, 페놀 수지(상품명 「미렉스 XLC－4L」, 미츠이 화학(주)제) 35부, 구 형상 실리카(상품명 「SO－25R」, (주)아드마텍스제) 123부, 염료 1(상품명 「OIL GREEN 502」, 오리엔트 화학공업(주)제) 2.5부, 염료 2(상품명 「Oil BlACK BS」, 오리엔트 화학공업(주)제) 2.5부를 메틸 에틸 케톤으로 용해하여, 고형분 농도가 23.6 중량%로 되는 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 20μm의 착색 반도체 이면용 필름 C를 제작했다.
비교예 1 ＜착색 반도체 이면용 필름 D의 제작＞
에틸 아크릴레이트-메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스테르계 폴리머(상품명 「파라크로 W-197CM」, 네가미 공업(주)제) 100부에 대해서, 에폭시 수지 1(상품명 「에피코트 1004」, JER(주)제) 56부, 에폭시 수지 2(상품명 「에피코트 828」, JER(주)제) 56부, 페놀 수지(상품명 「미렉스 XLC－4L」, 미츠이 화학(주)제) 121부, 구 형상 실리카(상품명 「SO－25R」, (주)아드마텍스제) 246부, 염료 1(상품명 「OIL GREEN 502」, 오리엔트 화학공업(주)제) 5부, 염료 2(상품명 「Oil BlACK BS」, 오리엔트 화학공업(주)제) 5부, 촉매(상품명 「TPP」홋코우 과학(주)제) 1.7부를 메틸 에틸 케톤으로 용해하여, 고형분 농도가 23.6 중량%로 되는 접착제 조성물의 용액을 조제했다.
이 접착제 조성물의 용액을, 박리 라이너(세퍼레이터)로서 실리콘 이형 처리한 두께가 50μm의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 이형 처리 필름 상에 도포한 후, 130℃에서 2분간 건조시켰다. 이에 의해, 두께 20μm의 착색 반도체 이면용 필름 D를 제작했다.
(평가)
실시예 1∼3 및 비교예 1에서 제작한 반도체 이면용 필름에 대해, 다이싱 버의 발생, 픽업성(%), 리플로우 후의 레이저 마크 시인성, 탄성률, Si 웨이퍼 접착력을, 하기의 평가 또는 측정 방법에 의해 평가 또는 측정했다. 평가 또는 측정 결과는 표 1에 나타냈다.
(다이싱 테이프로의 접착)
상기 착색 반도체 이면용 필름 A∼D를, 다이싱 테이프(상품명 「V－8－T」, 닛토 덴코(주)제)의 접착제층 상에, 핸드 롤러를 이용하여 접착해서, 다이싱 시트 일체형 웨이퍼 이면 보호 시트 A∼D를 제작했다.
(반도체 웨이퍼의 연삭 조건, 접착, 다이싱)
반도체 웨이퍼(직경 8 인치, 두께 0.6mm； 실리콘 미러 웨이퍼)를 두께 0.2mm로 될 때까지, 이면 연삭했다. 다이싱 테이프 일체형 반도체 이면용 필름 A∼D로부터 세퍼레이터를 박리한 후, 상기 반도체 웨이퍼를 반도체 이면용 필름 상에 70℃에서 롤 압착하여 접착했다. 또한, 반도체 웨이퍼의 다이싱을 행했다. 다이싱은 10mm각의 칩 사이즈로 되도록 풀 컷했다. 또한, 반도체 웨이퍼의 연삭 조건, 접착 조건, 다이싱 조건은, 하기와 같다.
［반도체 웨이퍼 연삭 조건］
연삭 장치：상품명 「DFG－8560」디스코사제
반도체 웨이퍼：8 인치 직경(두께 0.6mm로부터 0.2mm로 이면 연삭)
［접착 조건］
접착 장치：상품명 「MA－3000III」닛토 정밀 기계(주)제
접착 속도계：10mm/min
접착 압력：0.15MPa
접착시의 스테이지 온도：70℃
［다이싱 조건］
다이싱 장치：상품명 「DFD－6361」디스코사제
다이싱 링：「2－8－1」(디스코사제)
다이싱 속도：30mm/sec
다이싱 블레이드：
Z1； 디스코사제 「203O－SE 27HCDD」
Z2； 디스코사제 「203O－SE 27HCBB」
다이싱 블레이드 회전 수：
Z1； 40,000rpm
Z2； 45,000rpm
컷 방식：스텝 컷
웨이퍼 칩 사이즈：10.0mm각
＜다이싱 버의 평가 방법＞
상기 다이싱으로, 30개의 반도체 칩을 형성했다. 현미경에 의해, 얻어진 반도체 칩을 관찰하고, 버의 발생 상황을 확인하여, 이하의 평가 기준에 의해 평가했다.
○ ：버의 발생이 없었다.
×：100μm 길이 이상의 버가 1개 이상 발생했다.
＜픽업성의 평가 방법＞
다음에, 다이싱 테이프 일체형 반도체 이면용 필름의 다이싱 테이프측으로부터 니들로 밀어 올려지고, 다이싱에 의해 얻어진 칩 형상 워크를 반도체 이면용 필름과 함께 다이싱 테이프의 접착제층으로부터 박리시켜, 이면이 반도체 이면용 필름의 보다 보호된 상태의 칩 형상 워크를 픽업시켰다. 이 때의 칩(전체 개수：400개)의 픽업율(%)을 구하여, 픽업성을 평가했다. 따라서, 픽업성은, 픽업율이 100%에 가까울수록 양호하다. 또한, 픽업 조건은, 하기와 같다.
［반도체 웨이퍼 픽업 조건］
픽업 장치：상품명 「SPA－300」, (주)신카와제
픽업 니들 개수：9개
니들 밀어올림 속도：20mm/s
니들 밀어올림량：500μm
픽업 시간：1초
다이싱 테이프 확장량: 3mm
＜리플로우 후의 레이저 마크 시인성＞
다음에, 상기 얻어진 칩 형상 워크에 대해, 칩 형상 워크의 표면(회로면)이, 상기 회로면에 대응한 배선을 구비한 회로 기판의 표면에 대향하는 형태로, 칩 형상 워크의 회로면에 형성되어 있는 범프가, 회로 기판의 접속 패드에 피착된 접합용의 도전재(땜납)와 접촉시켜 가압하면서, 온도를 260℃까지 올려 도전재를 용융시키고, 그 후, 실온까지 냉각시킴으로써, 칩 형상 워크를 회로 기판에 고정시켜, 반도체 장치를 제작했다. 얻어진 반도체 장치의 반도체 이면 보호 필름(두께：20μm) 면에, 이하의 조건에 의해, 문자 및 2차원 코드의 가공을 행하여, 이하의 평가 기준에 의해 평가했다.
○ ：레이저 마킹에 의해 형성된 문자가 육안(육안 거리：약 40cm)으로 시인할 수 있고, 또한, 2차원 코드 판독기(키엔스사제, 제품명 「SR－600」, 판독시의 2차원 코드와 2차원 코드 판독기의 거리：10cm 이하)로 판독 가능했다.
×：레이저 마킹에 의해 형성된 문자가 육안으로 시인할 수 없거나, 또는, 2차원 코드 판독기로 판독 불가능했다.
［레이저 마킹 조건］
레이저 마킹 장치：상품명 「MD－S9900」, 키엔스사제
파장：532nm
강도：1.0W
스캔 스피드：700mm/sec
Q 스위치 주파수：64kHz
전체의 사이즈로서 약 4mm×약 4mm이며, 각 셀의 사이즈가 0.08mm×0.24mm의 2차원 코드를 가공했다. 또한, 문자로서는, 특히 제한되지 않는다.
＜미경화 상태의 탄성률＞
얻어진 미경화 상태의 착색 반도체 이면용 필름 A∼D를, 레오 메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭：10mm, 샘플 길이：22.5mm, 샘플 두께：0.2mm로, 주파수：1Hz, 온도 상승 속도：10℃／분, 질소 분위기하, 소정의 온도(23℃)에서 측정하여, 얻어진 인장 저장 탄성률의 값으로 했다.
＜경화 후의 탄성률＞
상기 ＜미경화 상태의 탄성률＞의 측정 방법에 있어서, 반도체 이면용 필름(2)을 경화(175℃, 1시간)한 것 이외에는, 마찬가지의 방법에 의해 측정했다.
＜Si 웨이퍼 접착력＞
얻어진 미경화 상태의 착색 반도체 이면용 필름 A∼D의 한쪽의 면에, 접착 테이프(상품명 「BT315」닛토 덴코(주)제)를 접착하여 이면 보강했다. 그 후, 이면 보강한 길이 150mm, 폭 10mm의 착색 반도체 이면용 필름 A∼D의 표면에, 두께 0.6mm의 반도체 웨이퍼(4)를, 50℃에서 2kg의 롤러를 일 왕복하여 열 라미네이트법에 의해 접착했다. 그 후, 열판상(50℃)에 2분간 정치한 후, 상온(23℃ 정도)에서 20분 정치했다. 정치 후, 박리 시험기(상품명 「오토 그래프 AGS－J」, (주)시마즈 제작소제)를 이용하여, 온도 23℃ 하에서, 박리 각도：180°, 인장 속도：300mm/min의 조건 하에서, 이면 보강된 착색 반도체 이면용 필름 A∼D를 벗겨 냈다. 상기 접착력은, 이 때의 착색 반도체 이면용 필름 A∼D와 반도체 웨이퍼의 계면에서 박리시켜 측정된 값(N/10mm 폭)이다.
Figure pct00008
실시예 1∼3에서는, 버의 발생이 없고, 양호한 픽업성, 레이저 마크 시인성을 갖고 있었다. 한편, 비교예 1에서는, 버가 발생하고, 픽업성, 레이저 마크 시인성이 뒤떨어지는 것이었다. 비교예 1의 착색 반도체 이면용 필름 D에 레이저 마킹하는 경우에는, 상기 필름을 경화한 후에 행할 필요가 있었다.
1 : 다이싱 테이프 일체형 반도체 이면용 필름
2 : 반도체 이면용 필름
3 : 다이싱 테이프
31 : 기재
32 : 접착제층
33 : 반도체 웨이퍼의 접착 부분에 대응하는 부분
4 : 반도체 웨이퍼
5 : 반도체 칩
51 : 반도체 칩(5)의 회로면측에 형성되어 있는 범프
6 : 피착체
61 : 피착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (4)

  1. 피착체상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름을, 반도체 웨이퍼에 라미네이트하는 공정 A,
    상기 반도체 웨이퍼를 다이싱하는 공정 B, 및
    상기 플립 칩형 반도체 이면용 필름을 레이저 마킹하는 공정 C를 포함하고,
    상기 공정 C의 플립 칩형 반도체 이면용 필름이 미경화인
    것을 특징으로 하는 플립 칩형 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 반도체 이면용 필름은, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물로 형성되고, 또한, 에폭시 수지, 페놀 수지의 합계량이 상기 수지 조성물 100 중량부에 대해서 25 중량부 이하인 플립 칩형 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플립 칩형 반도체 이면용 필름이, 수지 조성물 100 중량부에 대해서 0.01∼10 중량부의 착색제를 함유하는 플립 칩형 반도체 장치의 제조 방법.
  4. 청구항 1 내지 3 중 어느 한 항에 기재된 제조 방법에 의해 얻어진 플립 칩형 반도체 장치.
KR1020147022731A 2012-01-18 2013-01-15 플립 칩형 반도체 장치의 제조 방법 KR20140116204A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012008148A JP2013149737A (ja) 2012-01-18 2012-01-18 フリップチップ型半導体装置の製造方法
JPJP-P-2012-008148 2012-01-18
PCT/JP2013/050580 WO2013108755A1 (ja) 2012-01-18 2013-01-15 フリップチップ型半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR20140116204A true KR20140116204A (ko) 2014-10-01

Family

ID=48799180

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147022731A KR20140116204A (ko) 2012-01-18 2013-01-15 플립 칩형 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (1) US9324616B2 (ko)
JP (1) JP2013149737A (ko)
KR (1) KR20140116204A (ko)
CN (1) CN104054161A (ko)
TW (1) TWI605504B (ko)
WO (1) WO2013108755A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742216B2 (en) 2016-04-15 2023-08-29 Amkor Technology Singapore Holding Pte. Ltd. System and method for laser assisted bonding of an electronic device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015046529A1 (ja) * 2013-09-30 2015-04-02 リンテック株式会社 樹脂膜形成用複合シート
KR101602782B1 (ko) * 2014-07-03 2016-03-11 주식회사 이오테크닉스 웨이퍼 마킹 방법
JP2016096239A (ja) * 2014-11-14 2016-05-26 住友ベークライト株式会社 半導体用ウエハ加工用粘着テープ
JP2016213236A (ja) * 2015-04-30 2016-12-15 日東電工株式会社 半導体装置用フィルム、及び、半導体装置の製造方法
JP2016210837A (ja) * 2015-04-30 2016-12-15 日東電工株式会社 裏面保護フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法
JP6577341B2 (ja) * 2015-11-13 2019-09-18 日東電工株式会社 積層体および半導体装置の製造方法
JP7217175B2 (ja) * 2019-03-01 2023-02-02 日東電工株式会社 半導体背面密着フィルムおよびダイシングテープ一体型半導体背面密着フィルム
JP7500169B2 (ja) 2019-08-30 2024-06-17 リンテック株式会社 保護膜形成用複合シート
JP7451150B2 (ja) 2019-11-20 2024-03-18 日東電工株式会社 ダイシングテープ一体型半導体背面密着フィルム
US11688718B2 (en) * 2021-09-07 2023-06-27 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage during LAB
JP2023147738A (ja) 2022-03-30 2023-10-13 リンテック株式会社 保護膜形成フィルム、保護膜形成用複合シート、半導体装置の製造方法、及び保護膜形成フィルムの使用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62136861A (ja) * 1985-12-10 1987-06-19 Nitto Electric Ind Co Ltd 樹脂封止半導体装置
JP2600029B2 (ja) * 1991-06-25 1997-04-16 住友デュレズ株式会社 炭酸ガスレーザー印字に適したエポキシ樹脂組成物
US6023094A (en) * 1998-01-14 2000-02-08 National Semiconductor Corporation Semiconductor wafer having a bottom surface protective coating
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4505293B2 (ja) 2004-01-16 2010-07-21 テクノポリマー株式会社 多色発色レーザーマーキング用有彩色着色剤、多色発色レーザーマーキング用組成物及びそれを含む成形品並びにレーザーマーキング方法
JP4271597B2 (ja) 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
CN105047597B (zh) * 2009-06-15 2018-04-03 日东电工株式会社 半导体背面用切割带集成膜
JP2011060848A (ja) * 2009-09-07 2011-03-24 Nitto Denko Corp 熱硬化型ダイボンドフィルム、ダイシング・ダイボンドフィルム、及び、半導体装置
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP5681377B2 (ja) 2010-04-20 2015-03-04 日東電工株式会社 半導体装置の製造方法、及び、フリップチップ型半導体装置
KR20130056863A (ko) 2010-04-20 2013-05-30 닛토덴코 가부시키가이샤 플립칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조방법, 및 플립칩형 반도체 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742216B2 (en) 2016-04-15 2023-08-29 Amkor Technology Singapore Holding Pte. Ltd. System and method for laser assisted bonding of an electronic device

Also Published As

Publication number Publication date
TWI605504B (zh) 2017-11-11
US9324616B2 (en) 2016-04-26
JP2013149737A (ja) 2013-08-01
TW201340195A (zh) 2013-10-01
WO2013108755A1 (ja) 2013-07-25
CN104054161A (zh) 2014-09-17
US20140361443A1 (en) 2014-12-11

Similar Documents

Publication Publication Date Title
KR101933339B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
KR101516028B1 (ko) 플립 칩형 반도체 이면용 필름
JP5681374B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
KR101640349B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101920083B1 (ko) 반도체 장치용 접착 필름, 플립 칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름
KR102479621B1 (ko) 반도체 이면용 필름 및 그의 용도
KR101606224B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
KR20140116204A (ko) 플립 칩형 반도체 장치의 제조 방법
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20120032402A (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
KR101539471B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR20150132004A (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
KR20140074816A (ko) 다이싱 테이프 일체형 접착 시트, 다이싱 테이프 일체형 접착 시트를 이용한 반도체 장치의 제조 방법 및 반도체 장치
JP2011228451A (ja) ダイシングテープ一体型半導体裏面用フィルム
KR101563765B1 (ko) 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치
KR20150143594A (ko) 반도체 장치의 제조에 이용되는 접착 시트, 다이싱 테이프 일체형 접착 시트, 반도체 장치, 및 반도체 장치의 제조 방법
KR20120022579A (ko) 플립 칩형 반도체 이면용 필름
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2014123743A (ja) ダイシングテープ一体型半導体裏面用フィルム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application