KR101563765B1 - 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치 - Google Patents

플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치 Download PDF

Info

Publication number
KR101563765B1
KR101563765B1 KR1020110074649A KR20110074649A KR101563765B1 KR 101563765 B1 KR101563765 B1 KR 101563765B1 KR 1020110074649 A KR1020110074649 A KR 1020110074649A KR 20110074649 A KR20110074649 A KR 20110074649A KR 101563765 B1 KR101563765 B1 KR 101563765B1
Authority
KR
South Korea
Prior art keywords
film
semiconductor
flip chip
resin
back surface
Prior art date
Application number
KR1020110074649A
Other languages
English (en)
Other versions
KR20120062606A (ko
Inventor
고지 시가
나오히데 다카모토
후미테루 아사이
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20120062606A publication Critical patent/KR20120062606A/ko
Application granted granted Critical
Publication of KR101563765B1 publication Critical patent/KR101563765B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G59/00—Polycondensates containing more than one epoxy group per molecule; Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups
    • C08G59/18—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing
    • C08G59/40—Macromolecules obtained by polymerising compounds containing more than one epoxy group per molecule using curing agents or catalysts which react with the epoxy groups ; e.g. general methods of curing characterised by the curing agents used
    • C08G59/62—Alcohols or phenols
    • C08G59/621—Phenols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08L—COMPOSITIONS OF MACROMOLECULAR COMPOUNDS
    • C08L63/00—Compositions of epoxy resins; Compositions of derivatives of epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J163/00—Adhesives based on epoxy resins; Adhesives based on derivatives of epoxy resins
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/38—Layered products comprising a layer of synthetic resin comprising epoxy resins
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31511—Of epoxy ether
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/04—Processes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Dicing (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은, 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름으로서, 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 신장률을 A로 하고, 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률을 B로 했을 때에, A/B가 1 내지 8×103(%/GPa)의 범위 내인 플립 칩형 반도체 이면용 필름에 관한 것이다.

Description

플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치{FILM FOR FLIP CHIP TYPE SEMICONDUCTOR BACK SURFACE, PROCESS FOR PRODUCING STRIP FILM FOR SEMICONDUCTOR BACK SURFACE, AND FLIP CHIP TYPE SEMICONDUCTOR DEVICE}
본 발명은 반도체 장치 제조용 필름에 관한 것이다. 또한, 본 발명은 플립 칩형 반도체 이면용 필름을 이용한 단책상(短冊狀; strip) 반도체 이면용 필름의 제조방법 및 플립 칩 실장(flip chip-mounted)의 반도체 장치에 관한 것이다.
최근, 반도체 장치 및 그 패키지의 박형화, 소형화가 더 한층 요구되고 있다. 그 때문에, 반도체 장치 및 그 패키지로서, 반도체 칩 등의 반도체 소자가 기판 상에 플립 칩 본딩에 의해 실장된(플립 칩 접속된) 플립 칩형의 반도체 장치가 널리 이용되고 있다. 상기 플립 칩 접속은 반도체 칩의 회로면이 기판의 전극형성면과 대향하는 형태로 고정되는 것이다. 이러한 반도체 장치 등에서는, 반도체 칩의 이면을 보호 필름에 의해 보호하여, 반도체 칩의 손상 등을 방지하고 있는 경우가 있다(특허문헌 1 내지 10 참조).
일본 특허공개 2008-166451호 공보 일본 특허공개 2008-006386호 공보 일본 특허공개 2007-261035호 공보 일본 특허공개 2007-250970호 공보 일본 특허공개 2007-158026호 공보 일본 특허공개 2004-221169호 공보 일본 특허공개 2004-214288호 공보 일본 특허공개 2004-142430호 공보 일본 특허공개 2004-072108호 공보 일본 특허공개 2004-063551호 공보
본 발명자들은, 반도체 칩의 이면에 필름을 접착하는 방법에 대하여 검토했다. 그 결과, (1) 반도체 소자(예컨대, 반도체 칩)의 이면의 폭에 맞춰 플립 칩형 반도체 이면용 필름을 소정 폭으로 절단하여 단책상 반도체 이면용 필름으로 하고, (2) 이 단책상 반도체 이면용 필름을 추가로, 반도체 소자의 이면의 형상에 맞춰 절단하고, (3) 반도체 소자의 이면에, 절단한 플립 칩형 반도체 이면용 필름(단책상 반도체 이면용 필름)을 접착하는 방법을 발명하기에 이르렀다. 그러나 상기 방법을 채용한 경우, 절단된 플립 칩형 반도체 이면용 필름의 절단 정밀도가 낮은 경우가 있어, 반도체 소자의 이면에 좋은 정밀도로 접착될 수 없거나, 절단면에 크랙(cracking), 치핑(chipping)이 발생한다고 하는 새로운 과제가 발생했다.
본 발명은 상기 문제점에 비추어 이루어진 것으로, 그 목적은, 플립 칩형 반도체 이면용 필름의 절단 정밀도를 높게 유지하고, 또한 크랙, 치핑을 억제 또는 방지하는 것이 가능한 플립 칩형 반도체 이면용 필름을 제공하는 것에 있다.
본원 발명자들은, 상기 종래의 문제점을 해결하기 위해 검토한 결과, 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 신장률을 A(%)로 하고, 상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률을 B(GPa)로 했을 때에, A/B를 소정의 범위 내로 하는 것에 의해, 플립 칩형 반도체 이면용 필름을 우수한 폭 정밀도로 소정 폭으로 절단할 수 있음과 아울러, 크랙, 치핑을 억제 또는 방지할 수 있는 것을 알아내어, 본 발명을 완성하기에 이르렀다.
즉, 본 발명에 따른 플립 칩형 반도체 이면용 필름은, 상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 신장률을 A(%)로 하고, 상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률을 B(GPa)로 했을 때에, A/B가 1 내지 8×103(%/GPa)의 범위 내인 것을 특징으로 한다.
플립 칩형 반도체 이면용 필름에 있어서는, 반도체 제조 공정에서의 칩 보강을 위해, 일정 이상의 경도, 즉, 일정 이상의 인장 저장 탄성률을 갖는 것이 요구된다. 그리고, 이러한 인장 저장 탄성률이 높은 필름은 일반적으로 신장하기 어려운 성질을 갖는다. 그러나 플립 칩형 반도체 이면용 필름을 소정 폭으로 절단하는 경우에는, 절단시의 절단면에 크랙, 치핑이 발생하지 않고, 우수한 폭 정밀도로 절단할 필요가 있기 때문에, 어느 정도 신장하는 성질을 가질 것이 요구된다.
상기 구성에 의하면, 상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 신장률을 A로 하고, 상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률을 B로 했을 때에, A/B가 1 내지 8×103(%/GPa)의 범위 내이다. 상기 A/B가 1 내지 8×103이기 때문에, 상기 플립 칩형 반도체 이면용 필름은, 어느 정도의 경도를 갖고, 또한 어느 정도 신장하는 성질을 갖는다. 따라서, 절단할 때에, 우수한 폭 정밀도로 소정 폭으로 절단하는 것이 가능해진다. 또한, 절단했을 때에, 단면에 크랙이나 치핑이 발생하는 것을 억제할 수 있다. 이와 같이, 본 발명의 플립 칩형 반도체 이면용 필름은, 반도체 소자의 이면의 형상에 맞춰 양호한 정밀도로 절단할 수 있기 때문에, 반도체 소자의 이면에 양호한 정밀도로 접착할 수 있음과 아울러, 단면의 크랙이나 치핑에 기인하는 이물질 오염의 영향을 대폭 해소할 수 있다.
상기 구성에 있어서, 상기 인장 저장 탄성률은, 0.01 내지 4.0GPa의 범위 내인 것이 바람직하다. 상기 인장 저장 탄성률이 0.01GPa 이상이면, 반도체 이면용 필름이 제조 공정에서 변형하는 일없이 절단할 수 있고, 반도체 소자의 이면의 형상에 맞춰 양호한 정밀도로 절단할 수 있다. 한편, 상기 인장 저장 탄성률이 4.0GPa 이하이면, 반도체 이면용 필름의 절단 단면에 크랙, 치핑 없이 절단할 수 있어, 이물질 오염의 영향을 대폭 해소할 수 있다.
상기 구성에 있어서, 상기 플립 칩형 반도체 이면용 필름은, 에폭시 수지와 페놀 수지를 함유하고 있고, 상기 에폭시 수지와 상기 페놀 수지의 합계량이, 플립 칩형 반도체 이면용 필름의 전체 수지 성분에 대하여 5 내지 90중량%의 범위 내이며, 상기 에폭시 수지 및 상기 페놀 수지는, 융점이 25℃ 이하인 것이 바람직하다. 상기 에폭시 수지와 상기 페놀 수지의 합계량이 플립 칩형 반도체 이면용 필름의 전체 수지 성분에 대하여 5 내지 90중량%의 범위 내이고, 상기 에폭시 수지 및 상기 페놀 수지의 융점이 25℃ 이하이면, 열경화 전의 인장 저장 탄성률을 높게 유지할 수 있음과 아울러, 열경화 전의 신장률을 높게 할 수 있다.
또한, 본 발명에 따른 단책상 반도체 이면용 필름의 제조방법은, 상기에 기재의 플립 칩형 반도체 이면용 필름을 소정 폭으로 절단하여 단책상 반도체 이면용 필름을 얻는 공정을 구비하는 것을 특징으로 한다.
상기 구성에 의하면, 상기 열경화 전의 23℃에서의 신장률을 A로 하고, 열경화 전의 23℃에서의 인장 저장 탄성률을 B로 했을 때에, A/B가 1 내지 8×103(%/GPa)의 범위 내인 플립 칩형 반도체 이면용 필름을 사용하기 때문에, 우수한 폭 정밀도로 소정 폭으로 절단된 단책상 반도체 이면용 필름을 얻는 것이 가능해진다.
또한, 본 발명에 따른 플립 칩형 반도체 장치는, 상기에 기재한 단책상 반도체 이면용 필름의 제조방법에 의해 제조된 단책상 반도체 이면용 필름을 이용하여 제조된 것이다.
도 1은 본 실시형태에 따른 플립 칩형 반도체 이면용 필름을 갖추는 반도체 장치 제조용 필름의 일례를 나타내는 단면 모식도이다.
도 2a 내지 2d는 도 1에 나타낸 반도체 장치 제조용 필름을 이용한 경우의 반도체 장치의 제조방법을 나타내는 단면 모식도이다.
도 3a 및 3b는 도 1에 나타낸 반도체 장치 제조용 필름을 이용한 경우의 반도체 장치의 제조방법을 나타내는 단면 모식도이다.
본 발명의 실시의 한 형태에 대하여 도 1을 참조하면서 설명하지만, 본 발명은 이들 예에 한정되지 않는다. 도 1은, 본 실시형태에 따른 플립 칩형 반도체 이면용 필름을 갖추는 반도체 장치 제조용 필름의 일례를 나타내는 단면 모식도이다. 한편, 본 명세서에 있어서, 도면에는, 설명에 불필요한 부분은 생략하고, 또한 설명을 쉽게 하기 위해서 확대 또는 축소 등에 의해 도시한 부분이 있다.
(플립 칩형 반도체 이면용 필름)
플립 칩형 반도체 이면용 필름(이하, 「반도체 이면용 필름」 또는 「반도체 이면 보호 필름」이라고도 한다)(2)은 필름상의 형태를 갖고 있다. 반도체 이면용 필름(2)은, 반도체 칩의 이면의 폭에 맞춰 소정 폭으로 절단되어 단책상 반도체 이면용 필름으로서 사용된다.
반도체 이면용 필름(2)은, 도 1에 나타낸 바와 같이, 그의 한쪽 면(도 1 중 하측)에 세퍼레이터(42)가 적층된 반도체 장치 제조용 필름(40)의 형태로 할 수 있다. 세퍼레이터(42)는, 반도체 이면용 필름(2)과 함께 반도체 칩에 접착된 후, 반도체 이면용 필름(2)으로부터 박리되는 것이다. 한편, 본 발명에 있어서, 플립 칩형 반도체 이면용 필름은, 그 양면에 세퍼레이터가 적층되어 있더라도 좋다. 또한, 세퍼레이터에 적층되어 있지 않더라도 좋고, 플립 칩형 반도체 이면용 필름 단체(單體)이더라도 좋다.
반도체 이면용 필름(2)은, 열경화 전의 23℃에서의 신장률을 A(이하, 「신장률 A」라고도 함)로 하고, 열경화 전의 23℃에서의 인장 저장 탄성률을 B(이하, 「인장 저장 탄성률 B」라고도 함)로 했을 때에, A/B가 1 내지 8×103(%/GPa)의 범위 내이다. 상기 A/B는 2 내지 7×103(%/GPa)의 범위 내인 것이 바람직하고, 3 내지 6×103(%/GPa)의 범위 내인 것이 보다 바람직하다.
반도체 이면용 필름(2)에 있어서는, 반도체 제조 공정에서의 칩 보강을 위해, 일정 이상의 경도, 즉, 일정 이상의 인장 저장 탄성률을 갖는 것이 요구된다. 그리고, 이러한 인장 저장 탄성률이 높은 필름은 일반적으로 신장하기 어려운 성질을 갖는다. 그러나, 반도체 이면용 필름(2)을 소정 폭으로 절단하여 단책상으로 하는 경우에는, 반도체 이면용 필름의 절단면의 크랙, 치핑을 억제, 또는 방지한다는 이유로, 어느 정도 신장하는 성질을 가질 것이 요구된다. 상기 A/B가 1 내지 8×103이기 때문에, 반도체 이면용 필름(2)은 어느 정도의 경도를 갖고, 또한 어느 정도 신장하는 성질을 갖는다. 따라서, 절단할 때에, 우수한 폭 정밀도로 소정 폭으로 절단하는 것이 가능해진다. 또한, 절단했을 때에, 단면에 크랙이나 치핑이 발생하는 것을 억제할 수 있다. 이와 같이, 반도체 이면용 필름(2)은, 반도체 칩의 이면의 형상에 맞춰 양호한 정밀도로 절단할 수 있기 때문에, 반도체 칩의 이면에 양호한 정밀도로 접착할 수 있음과 아울러, 단면의 크랙이나 치핑에 기인하는 이물질 오염의 영향을 대폭 해소할 수 있다.
상기 반도체 이면용 필름은, 적어도 열경화성 수지에 의해 형성되어 있는 것이 바람직하고, 또한 적어도 열경화성 수지와 열가소성 수지에 의해 형성되어 있는 것이 보다 바람직하다. 적어도 열경화성 수지에 의해 형성할 경우, 반도체 이면용 필름은 접착제층으로서의 기능을 유효하게 발휘할 수 있다.
상기 열가소성 수지로서는, 예컨대 천연 고무, 뷰틸 고무, 아이소프렌 고무, 클로로프렌 고무, 에틸렌-아세트산 바이닐 공중합체, 에틸렌-아크릴산 공중합체, 에틸렌-아크릴산 에스터 공중합체, 폴리뷰타다이엔 수지, 폴리카보네이트 수지, 열가소성 폴리이미드 수지, 6-나일론이나 6,6-나일론 등의 폴리아마이드 수지, 페녹시 수지, 아크릴 수지, PET(폴리에틸렌 테레프탈레이트)나 PBT(폴리뷰틸렌 테레프탈레이트) 등의 포화 폴리에스터 수지, 폴리아마이드이미드 수지, 또는 불소 수지 등을 들 수 있다. 열가소성 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 열가소성 수지 중, 이온성 불순물이 적고 내열성이 높아, 반도체 소자의 신뢰성을 확보할 수 있는 아크릴 수지가 특히 바람직하다.
상기 아크릴 수지로서는, 특별히 한정되는 것이 아니고, 탄소수 30 이하(바람직하게는 탄소수 4 내지 18, 더욱 바람직하게는 탄소수 6 내지 10, 특히 바람직하게는 탄소수 8 또는 9)의 직쇄 또는 분기의 알킬기를 갖는 아크릴산 또는 메타크릴산의 에스터의 1종 또는 2종 이상을 성분으로 하는 중합체 등을 들 수 있다. 즉, 본 발명에서는, 아크릴 수지란 메타크릴 수지도 포함하는 광의의 의미이다. 상기 알킬기로서는, 예컨대 메틸기, 에틸기, 프로필기, 아이소프로필기, n-뷰틸기, t-뷰틸기, 아이소뷰틸기, 펜틸기, 아이소펜틸기, 헥실기, 헵틸기, 2-에틸헥실기, 옥틸기, 아이소옥틸기, 노닐기, 아이소노닐기, 데실기, 아이소데실기, 운데실기, 도데실기(라우릴기), 트라이데실기, 테트라데실기, 스테아릴기, 옥타데실기 등을 들 수 있다.
또한, 상기 아크릴 수지를 형성하기 위한 다른 모노머(알킬기의 탄소수가 30 이하인 아크릴산 또는 메타크릴산의 알킬 에스터 이외의 모노머)로서는, 특별히 한정되는 것이 아니고, 예컨대 아크릴산, 메타크릴산, 카복시에틸 아크릴레이트, 카복시펜틸 아크릴레이트, 이타콘산, 말레산, 퓨마르산 및 크로톤산과 같은 카복실기 함유 모노머; 무수 말레산 및 무수 이타콘산과 같은 산 무수물 모노머; (메트)아크릴산 2-하이드록시에틸, (메트)아크릴산 2-하이드록시프로필, (메트)아크릴산 4-하이드록시뷰틸, (메트)아크릴산 6-하이드록시헥실, (메트)아크릴산 8-하이드록시옥틸, (메트)아크릴산 10-하이드록시데실, (메트)아크릴산 12-하이드록시라우릴 및 (4-하이드록시메틸사이클로헥실)-메틸 아크릴레이트와 같은 하이드록실기 함유 모노머; 스타이렌설폰산, 알릴설폰산, 2-(메트)아크릴아미도-2-메틸프로페인설폰산, (메트)아크릴아마이드프로페인설폰산, 설포프로필 (메트)아크릴레이트 및 (메트)아크릴로일옥시나프탈렌설폰산과 같은 설폰산기 함유 모노머; 및 2-하이드록시에틸아크릴로일 포스페이트와 같은 인산기 함유 모노머 등을 들 수 있다. 한편, (메트)아크릴산이란 아크릴산 및/또는 메타크릴산을 말하고, (메트)아크릴레이트는 아크릴레이트 및/또는 메타크릴레이트를 말하며, (메트)아크릴은 아크릴 및/또는 메타크릴을 말하는 등, 이는 전체 명세서에 걸쳐 적용된다.
또한, 상기 열경화성 수지로서는, 에폭시 수지, 페놀 수지 외에, 아미노 수지, 불포화 폴리에스터 수지, 폴리우레탄수지, 실리콘 수지, 열경화성 폴리이미드 수지 등을 들 수 있다. 열경화성 수지는, 단독으로 또는 2종 이상 병용하여 이용할 수 있다. 열경화성 수지로서는, 특히, 반도체 소자를 부식시키는 이온성 불순물을 소량으로만 함유하는 에폭시 수지가 적합하다. 또한, 에폭시 수지의 경화제로서는 페놀 수지를 적합하게 이용할 수 있다.
에폭시 수지로서는, 특별히 한정은 없고, 예컨대 비스페놀 A형 에폭시 수지, 비스페놀 F형 에폭시 수지, 비스페놀 S형 에폭시 수지, 브롬화 비스페놀 A형 에폭시 수지, 수첨 비스페놀 A형 에폭시 수지, 비스페놀 AF형 에폭시 수지, 바이페닐형 에폭시 수지, 나프탈렌형 에폭시 수지, 플루오렌형 에폭시 수지, 페놀 노볼락형 에폭시 수지, o-크레졸 노볼락형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지 등의 2작용 에폭시 수지나 다작용 에폭시 수지, 또는 하이단토인형 에폭시 수지, 트리스글리시딜아이소사이아누레이트형 에폭시 수지 또는 글리시딜아민형 에폭시 수지 등의 에폭시 수지를 이용할 수 있다. 그 중에서도, 융점이 25℃ 이하인 것이 바람직하다.
에폭시 수지로서는, 상기 예시 중 노볼락형 에폭시 수지, 바이페닐형 에폭시 수지, 트리스하이드록시페닐메테인형 에폭시 수지, 테트라페닐올에테인형 에폭시 수지가 특히 바람직하다. 이들 에폭시 수지는, 경화제로서의 페놀 수지와의 반응성이 풍부하고, 내열성 등이 우수하기 때문이다.
또한, 상기 페놀 수지는, 상기 에폭시 수지의 경화제로서 작용하는 것으로, 예컨대 페놀 노볼락 수지, 페놀 아르알킬 수지, 크레졸 노볼락 수지, tert-뷰틸페놀 노볼락 수지, 노닐 페놀 노볼락 수지 등의 노볼락형 페놀 수지; 레졸형 페놀 수지; 폴리-p-옥시스타이렌 등의 폴리옥시스타이렌 등을 들 수 있다. 페놀 수지는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 이들 페놀 수지 중 페놀 노볼락 수지, 페놀 아르알킬 수지가 특히 바람직하다. 반도체 장치의 접속 신뢰성을 향상시킬 수 있기 때문이다. 그 중에서도, 융점이 25℃ 이하인 것이 바람직하다.
에폭시 수지와 페놀 수지의 배합 비율은, 예컨대 상기 에폭시 수지 성분 중의 에폭시기 1당량당 페놀 수지 중의 하이드록실기가 0.5당량 내지 2.0당량이 되도록 배합하는 것이 적합하다. 보다 적합한 것은, 0.8당량 내지 1.2당량이다. 즉, 양자의 배합 비율이 상기 범위를 벗어나면, 충분한 경화 반응이 진행하지 않아, 에폭시 수지 경화물의 특성이 열화되기 쉽게 되기 때문이다.
상기 열경화성 수지의 함유량으로서는, 반도체 이면용 필름에 있어서의 전체 수지 성분에 대하여 5중량% 이상 90중량% 이하인 것이 바람직하고, 10중량% 이상 85중량% 이하인 것이 보다 바람직하고, 15중량% 이상 80중량% 이하인 것이 더 바람직하다. 상기 함유량을 5중량% 이상으로 함으로써 내열성을 유지할 수 있다. 또한, 수지 봉지 공정보다도 전에 반도체 이면용 필름을 반도체 칩에 접착하는 경우에는, 봉지 수지를 열경화시킬 때에, 반도체 이면용 필름을 충분히 열경화시킬 수 있어, 반도체 소자의 이면에 확실히 접착 고정시켜, 박리가 없는 플립 칩형의 반도체 장치의 제조가 가능하게 된다. 한편, 상기 함유량을 90중량% 이하로 하는 것에 의해, 패키지(PKG: 플립 칩형 반도체 장치)의 휨을 억제할 수 있다.
상기 열경화성 수지로서는, 에폭시 수지와 페놀 수지를 함유하는 것이 바람직하다. 그 중에서도, 에폭시 수지와 페놀 수지의 합계량이, 플립 칩형 반도체 이면용 필름의 전체 수지 성분에 대하여 5 내지 90중량%의 범위 내이며, 상기 에폭시 수지 및 상기 페놀 수지는, 융점이 25℃ 이하인 것이 바람직하다. 에폭시 수지와 상기 페놀 수지의 상기 합계는, 10 내지 85중량%의 범위 내인 것이 보다 바람직하고, 15 내지 80중량%의 범위 내인 것이 더 바람직하다. 상기 에폭시 수지와 상기 페놀 수지의 합계량이 반도체 이면용 필름(2)의 전체 수지 성분에 대하여 5 내지 90중량%의 범위 내이며, 상기 에폭시 수지 및 상기 페놀 수지의 융점이 25℃ 이하이면, 열경화 전의 인장 저장 탄성률을 높게 유지할 수 있음과 아울러, 열경화 전의 신장률을 높게 할 수 있다.
에폭시 수지와 페놀 수지의 열경화 촉진 촉매로서는, 특별히 제한되지 않고, 공지된 열경화 촉진 촉매 중에서 적절히 선택하여 이용할 수 있다. 열경화 촉진 촉매는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 열경화 촉진 촉매로서는, 예컨대 아민계 경화 촉진 촉매, 인계 경화 촉진 촉매, 이미다졸계 경화 촉진 촉매, 붕소계 경화 촉진 촉매, 인-붕소계 경화 촉진 촉매를을 이용할 수 있다.
상기 반도체 이면용 필름으로서는, 에폭시 수지 및 페놀 수지를 포함하는 수지 조성물이나, 에폭시 수지, 페놀 수지 및 아크릴 수지를 포함하는 수지 조성물에 의해 형성되어 있는 것이 적합하다. 이들 수지는, 이온성 불순물이 적고 내열성이 높기 때문에, 반도체 소자의 신뢰성을 확보할 수 있다.
반도체 이면용 필름(2)은, 반도체 웨이퍼의 이면(회로비형성면)에 대하여 접착성(밀착성)을 갖고 있는 것이 중요하다. 반도체 이면용 필름(2)은, 예컨대, 열경화성 수지로서의 에폭시 수지를 포함하는 수지 조성물에 의해 형성할 수 있다. 반도체 이면용 필름(2)을 미리 어느 정도 가교시켜 놓기 위해서, 제작에 임하여, 중합체의 분자쇄 말단의 작용기 등과 반응하는 다작용성 화합물을 가교제로서 첨가시켜 놓는 것이 바람직하다. 이것에 의해, 고온 하에서의 접착 특성을 향상시켜, 내열성의 개선을 꾀할 수 있다.
반도체 이면용 필름의 반도체 소자에 대한 접착력(23℃, 박리 각도 180°, 박리 속도 300mm/분)은 0.5N/20mm 내지 15N/20mm의 범위가 바람직하고, 0.7N/20mm 내지 10N/20mm의 범위가 보다 바람직하다. 0.5N/20mm 이상으로 함으로써 우수한 밀착성으로 반도체 소자에 접착되어 있어, 들뜸(lifting) 등의 발생을 방지할 수 있다. 한편, 15N/20mm 이하로 하는 것에 의해, 세퍼레이터(42)로부터 용이하게 박리할 수 있다.
상기 가교제로서는, 특별히 제한되지 않고, 공지된 가교제를 이용할 수 있다. 구체적으로는, 예컨대 아이소사이아네이트계 가교제, 에폭시계 가교제, 멜라민계 가교제, 과산화물계 가교제 외에, 요소계 가교제, 금속 알콕사이드계 가교제, 금속 킬레이트계 가교제, 금속염계 가교제, 카보다이이미드계 가교제, 옥사졸린계 가교제, 아지리딘계 가교제, 아민계 가교제 등을 들 수 있다. 가교제로서는, 아이소사이아네이트계 가교제나 에폭시계 가교제가 적합하다. 또한, 상기 가교제는 단독으로 또는 2종 이상 조합하여 사용할 수 있다.
상기 아이소사이아네이트계 가교제로서는, 예컨대 1,2-에틸렌 다이아이소사이아네이트, 1,4-뷰틸렌 다이아이소사이아네이트, 1,6-헥사메틸렌 다이아이소사이아네이트 등의 저급 지방족 폴리아이소사이아네이트류; 사이클로펜틸렌 다이아이소사이아네이트, 사이클로헥실렌 다이아이소사이아네이트, 아이소포론 다이아이소사이아네이트, 수소첨가 톨릴렌 다이아이소사이아네이트, 수소첨가 자일렌 다이아이소사이아네이트 등의 지환족 폴리아이소사이아네이트류; 2,4-톨릴렌 다이아이소사이아네이트, 2,6-톨릴렌 다이아이소사이아네이트, 4,4'-다이페닐메테인다이아이소사이아네이트, 자일렌 다이아이소사이아네이트 등의 방향족 폴리아이소사이아네이트류 등을 들 수 있고, 그 밖에, 트라이메틸올프로페인/톨릴렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)(Nippon Polyurethane Industry Co., Ltd.)제, 상품명 「콜로네이트(COLONATE) L」], 트라이메틸올프로페인/헥사메틸렌 다이아이소사이아네이트 3량체 부가물[닛폰폴리우레탄공업(주)제, 상품명 「콜로네이트 HL」] 등도 사용된다. 또한, 상기 에폭시계 가교제로서는, 예컨대 N,N,N',N'-테트라글리시딜-m-자일렌다이아민, 다이글리시딜아닐린, 1,3-비스(N,N-글리시딜아미노메틸)사이클로헥세인, 1,6-헥세인다이올 다이글리시딜 에터, 네오펜틸글리콜 다이글리시딜 에터, 에틸렌 글리콜 다이글리시딜 에터, 프로필렌 글리콜 다이글리시딜 에터, 폴리에틸렌 글리콜 다이글리시딜 에터, 폴리프로필렌 글리콜 다이글리시딜 에터, 소르비톨 폴리글리시딜 에터, 글리세롤 폴리글리시딜 에터, 펜타에리트리톨 폴리글리시딜 에터, 폴리글리세롤 폴리글리시딜 에터, 소르비탄 폴리글리시딜 에터, 트라이메틸올프로페인 폴리글리시딜 에터, 아디프산 다이글리시딜 에스터, o-프탈산 다이글리시딜 에스터, 트라이글리시딜-트리스(2-하이드록시에틸)아이소사이아누레이트, 레소르신 다이글리시딜 에터, 비스페놀-S-다이글리시딜 에터 외에, 분자 내에 에폭시기를 2개 이상 갖는 에폭시계 수지 등을 들 수 있다.
한편, 가교제의 사용량은, 특별히 제한되지 않고, 가교시키는 정도에 따라 적절히 선택할 수 있다. 구체적으로는, 가교제의 사용량으로서는, 예컨대 폴리머 성분(특히, 분자쇄 말단의 작용기를 갖는 중합체) 100중량부에 대하여, 통상 7중량부 이하(예컨대, 0.05중량부 내지 7중량부)로 하는 것이 바람직하다. 가교제의 사용량이 폴리머 성분 100중량부에 대하여 7중량부보다 많으면, 접착력이 저하되기 때문에 바람직하지 못하다. 한편, 응집력 향상의 관점에서는, 가교제의 사용량은 폴리머 성분 100중량부에 대하여 0.05중량부 이상인 것이 바람직하다.
한편, 본 발명에서는, 가교제를 이용하는 대신에, 또는 가교제를 이용함과 함께, 전자선이나 자외선 등의 조사에 의해 가교처리를 실시하는 것도 가능하다.
상기 반도체 이면용 필름은 착색되어 있는 것이 바람직하다. 이것에 의해, 우수한 마킹성 및 외관성을 발휘시킬 수 있어, 부가가치가 있는 외관의 반도체 장치로 할 수 있게 된다. 이와 같이, 착색된 반도체 이면용 필름은, 우수한 마킹성을 갖고 있기 때문에, 반도체 소자 또는 상기 반도체 소자가 사용되는 반도체 장치의 비회로면측의 면에, 반도체 이면용 필름을 통해서, 인쇄 방법이나 레이저 마킹 방법 등의 각종 마킹 방법을 이용함으로써 마킹을 실시하여, 문자 정보나 도형 정보 등의 각종 정보를 부여시킬 수 있다. 특히, 착색의 색을 제어함으로써 마킹에 의해 부여된 정보(문자 정보, 도형 정보 등)를 우수한 시인성으로 시인하는 것이 가능하게 된다. 또한, 반도체 이면용 필름은 착색되어 있기 때문에, 다이싱 테이프와 반도체 이면용 필름을 용이하게 구별할 수 있어, 작업성 등을 향상시킬 수 있다. 또한, 예컨대 반도체 장치로서, 제품별로 구분하는 것도 가능하다. 착색에 의해 보이는 색으로서는 특별히 제한되지 않지만, 예컨대, 흑색, 청색, 적색 등의 농색(濃色; dark color)인 것이 바람직하고, 특히 흑색인 것이 적합하다.
본 실시형태에 있어서, 농색이란 기본적으로는, L*a*b* 표색계로 규정되는 L*가 60 이하(0 내지 60), 바람직하게는 50 이하(0 내지 50), 더 바람직하게는 40 이하(0 내지 40)가 되는 진한 색을 의미한다.
또한, 흑색이란, 기본적으로는, L*a*b* 표색계로 규정되는 L*가, 35 이하(0 내지 35), 바람직하게는 30 이하(0 내지 30), 더 바람직하게는 25 이하(0 내지 25)가 되는 흑색계 색을 뜻한다. 한편, 흑색에 있어서, L*a*b* 표색계에서 규정되는 a*나 b*는, 각각 L*의 값에 따라 적절히 선택할 수 있다. a*나 b*로서는, 예컨대, 양쪽 모두 -10 내지 10인 것이 바람직하고, 보다 바람직하게는 -5 내지 5이며, 특히 -3 내지 3의 범위(그 중에서도 0 또는 거의 0)인 것이 적합하다.
한편, 본 실시형태에 있어서, L*a*b* 표색계에서 규정되는 L*, a*, b*는, 색채색차계(상품명 「CR-200」 미놀타사(Minolta Ltd.)제; 색채색차계)를 이용하여 측정하는 것에 의해 구해진다. 한편, L*a*b* 표색계는, 국제조명위원회(Commission Internationale de l'Eclairage; CIE)가 1976년에 추장한 색 공간이며, CIE 1976(L*a*b*) 표색계라 지칭되는 색 공간을 의미하고 있다. 또한, L*a*b* 표색계는, 일본공업규격에서는 JIS Z8729에 규정되어 있다.
반도체 이면용 필름을 착색할 때는, 목적으로 하는 색에 따라, 색재(착색제)를 이용할 수 있다. 이러한 색재로서는, 흑계 색재, 청계 색재, 적계 색재 등의 각종 농색계 색재를 적합하게 이용할 수 있고, 특히 흑계 색재가 적합하다. 색재로서는, 안료, 염료 등 어느 것이더라도 좋다. 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 염료로서는, 산성 염료, 반응 염료, 직접 염료, 분산 염료, 양이온 염료 등의 어느 형태의 염료이더라도 이용하는 것이 가능하다. 또한, 안료도, 그 형태는 특별히 제한되지 않고, 공지된 안료로부터 적절히 선택하여 이용할 수 있다.
특히, 색재로서 염료를 이용하면, 반도체 이면용 필름 중에는, 염료가 용해에 의해 균일 또는 거의 균일히 분산된 상태로 되기 때문에, 착색 농도가 균일 또는 거의 균일한 반도체 이면용 필름(나아가서는 다이싱 테이프 일체형 반도체 이면용 필름)을 용이하게 제조할 수 있다. 그 때문에, 색재로서 염료를 이용하면, 반도체 이면용 필름은, 착색 농도를 균일 또는 거의 균일하게 할 수 있어, 마킹성이나 외관성을 향상시킬 수 있다.
흑계 색재로서는, 특별히 제한되지 않지만, 예컨대, 무기 흑계 안료 및 흑계 염료로부터 적절히 선택할 수 있다. 또한, 흑계 색재로서는, 시안계 색재(청록계 색재), 마젠타계 색재(적자계 색재) 및 옐로계 색재(황계 색재)가 혼합된 색재 혼합물이더라도 좋다. 흑계 색재는 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 물론, 흑계 색재는, 흑 이외의 색의 색재와 병용할 수도 있다.
구체적으로는, 흑계 색재로서는, 예컨대, 카본 블랙(퍼니스 블랙, 채널 블랙, 아세틸렌 블랙, 써멀 블랙, 램프 블랙 등), 흑연, 산화구리, 이산화망간, 아조계 안료(아조메틴 아조 블랙 등), 아닐린 블랙, 페릴렌 블랙, 티타늄 블랙, 사이아닌 블랙, 활성탄, 페라이트(비자성 페라이트, 자성 페라이트 등), 마그네타이트, 산화크로뮴, 산화철, 이황화몰리브덴, 크로뮴 착체, 복합 산화물계 흑색 안료, 안트라퀴논계 유기 흑색 안료 등을 들 수 있다.
본 발명에서는, 흑계 색재로서는, C.I. 솔벤트 블랙 3, 7, 22, 27, 29, 34, 43, 70, C.I. 다이렉트 블랙 17, 19, 22, 32, 38, 51, 71, C.I. 애시드 블랙 1, 2, 24, 26, 31, 48, 52, 107, 109, 110, 119, 154, C.I. 디스퍼스 블랙 1, 3, 10, 24 등의 블랙계 염료; C.I. 피그먼트 블랙 1, 7 등의 블랙계 안료 등도 이용할 수 있다.
이러한 흑계 색재로서는, 예컨대, 상품명 「Oil Black BY」, 상품명 「Oil Black BS」, 상품명 「Oil Black HBB」, 상품명 「Oil Black 803」, 상품명 「Oil Black 860」, 상품명 「Oil Black 5970」, 상품명 「Oil Black 5906」, 상품명 「Oil Black 5905」(오리엔트 화학공업 주식회사(Orient Chemical Industries Co., Ltd.)제) 등이 시판되고 있다.
흑계 색재 이외의 색재로서는, 예컨대, 시안계 색재, 마젠타계 색재, 옐로계 색재 등을 들 수 있다. 시안계 색재로서는, 예컨대, C.I. 솔벤트 블루 25, 36, 60, 70, 93, 95; C.I. 애시드 블루 6, 45 등의 시안계 염료; C.I. 피그먼트 블루 1, 2, 3, 15, 15:1, 15:2, 15:3, 15:4, 15:5, 15:6, 16, 17, 17:1, 18, 22, 25, 56, 60, 63, 65, 66; C.I. 배트 블루 4, 60; C.I. 피그먼트 그린 7 등의 시안계 안료 등을 들 수 있다.
또한, 마젠타계 색재에 있어서, 마젠타계 염료로서는, 예컨대, C.I. 솔벤트 레드 1, 3, 8, 23, 24, 25, 27, 30, 49, 52, 58, 63, 81, 82, 83, 84, 100, 109, 111, 121, 122; C.I. 디스퍼스 레드 9; C.I. 솔벤트 바이올렛 8, 13, 14, 21, 27; C.I. 디스퍼스 바이올렛 1; C.I. 베이직 레드 1, 2, 9, 12, 13, 14, 15, 17, 18, 22, 23, 24, 27, 29, 32, 34, 35, 36, 37, 38, 39, 40: C.I. 베이직 바이올렛 1, 3, 7, 10, 14, 15, 21, 25, 26, 27, 28 등을 들 수 있다.
마젠타계 색재에 있어서, 마젠타계 안료로서는, 예컨대, C.I. 피그먼트 레드 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12, 13, 14, 15, 16, 17, 18, 19, 21, 22, 23, 30, 31, 32, 37, 38, 39, 40, 41, 42, 48:1, 48:2, 48:3, 48:4, 49, 49:1, 50, 51, 52, 52:2, 53:1, 54, 55, 56, 57:1, 58, 60, 60:1, 63, 63:1, 63:2, 64, 64:1, 67, 68, 81, 83, 87, 88, 89, 90, 92, 101, 104, 105, 106, 108, 112, 114, 122, 123, 139, 144, 146, 147, 149, 150, 151, 163, 166, 168, 170, 171, 172, 175, 176, 177, 178, 179, 184, 185, 187, 190, 193, 202, 206, 207, 209, 219, 222, 224, 238, 245; C.I. 피그먼트 바이올렛 3, 9, 19, 23, 31, 32, 33, 36, 38, 43, 50; C.I. 배트 레드 1, 2, 10, 13, 15, 23, 29, 35 등을 들 수 있다.
또한, 옐로계 색재로서는, 예컨대, C.I. 솔벤트 옐로 19, 44, 77, 79, 81, 82, 93, 98, 103, 104, 112, 162 등의 옐로계 염료; C.I. 피그먼트 오렌지 31, 43; C.I. 피그먼트 옐로 1, 2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14, 15, 16, 17, 23, 24, 34, 35, 37, 42, 53, 55, 65, 73, 74, 75, 81, 83, 93, 94, 95, 97, 98, 100, 101, 104, 108, 109, 110, 113, 114, 116, 117, 120, 128, 129, 133, 138, 139, 147, 150, 151, 153, 154, 155, 156, 167, 172, 173, 180, 185, 195; C.I. 배트 옐로 1, 3, 20 등의 옐로계 안료 등을 들 수 있다.
시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재는, 각각, 단독으로 또는 2종 이상을 조합시켜 이용할 수 있다. 한편, 시안계 색재, 마젠타계 색재, 옐로계 색재 등의 각종 색재를 2종 이상 이용하는 경우, 이들 색재의 혼합 비율(또는 배합 비율)로서는, 특별히 제한되지 않고, 각 색재의 종류나 목적으로 하는 색 등에 따라 적절히 선택할 수 있다.
반도체 이면용 필름(2)을 착색시키는 경우, 그 착색 형태는 특별히 제한되지 않는다. 예컨대, 반도체 이면용 필름은, 착색제가 첨가된 단층의 필름상물이더라도 좋다. 또한, 적어도 열경화성 수지 성분에 의해 형성된 수지층과, 착색제층이 적어도 적층된 적층 필름이더라도 좋다. 한편, 반도체 이면용 필름(2)이 수지층과 착색제층의 적층 필름인 경우, 적층 형태의 반도체 이면용 필름(2)으로서는, 수지층/착색제층/수지층의 적층 형태를 갖고 있는 것이 바람직하다. 이 경우, 착색제층의 양측의 2개의 수지층은, 동일 조성의 수지층이더라도 좋고, 다른 조성의 수지층이더라도 좋다.
반도체 이면용 필름(2)에는, 필요에 따라 다른 첨가제를 적당히 배합할 수 있다. 다른 첨가제로서는, 예컨대, 충전제(filler), 난연제, 실레인 커플링제, 이온 트랩제 외에, 증량제, 노화방지제, 산화방지제, 계면활성제 등을 들 수 있다.
상기 충전제로서는, 무기 충전제, 유기 충전제의 어느 것이더라도 좋지만, 무기 충전제가 적합하다. 무기 충전제 등의 충전제의 배합에 의해, 반도체 이면용 필름에 도전성의 부여나 열전도성의 향상, 탄성율의 조절 등을 꾀할 수 있다. 한편, 반도체 이면용 필름(2)으로서는 도전성이더라도, 비도전성이더라도 좋다. 상기 무기 충전제로서는, 예컨대, 실리카, 클레이, 석고, 탄산칼슘, 황산바륨, 산화알루미나, 산화베릴륨, 탄화규소, 질화규소 등의 세라믹류, 알루미늄, 구리, 은, 금, 니켈, 크로뮴, 납, 주석, 아연, 팔라듐, 땜납 등의 금속 또는 합금류, 카본 등으로 이루어지는 여러 가지 무기 분말 등을 들 수 있다. 충전제는 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 충전제로서는, 그 중에서도, 실리카, 특히 용융 실리카가 적합하다. 한편, 무기 충전제의 평균 입경은 0.1㎛ 내지 80㎛의 범위 내인 것이 바람직하다. 무기 충전제의 평균 입경은 예컨대 레이저 회절형 입도 분포 측정 장치에 의해서 측정할 수 있다.
상기 충전제(특히 무기 충전제)의 배합량은, 유기 수지 성분 100중량부에 대하여 80중량부 이하(0중량부 내지 80중량부)인 것이 바람직하고, 특히 0중량부 내지 70중량부인 것이 적합하다.
또한, 상기 난연제로서는, 예컨대 삼산화안티몬, 오산화안티몬, 브롬화 에폭시 수지 등을 들 수 있다. 난연제는, 단독으로, 또는 2종 이상을 병용하여 이용할 수 있다. 상기 실레인 커플링제로서는, 예컨대, β-(3,4-에폭시사이클로헥실)에틸트라이메톡시실레인, γ-글리시독시프로필트라이메톡시실레인, γ-글리시독시프로필메틸다이에톡시실레인 등을 들 수 있다. 실레인 커플링제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다. 상기 이온 트랩제로서는, 예컨대 하이드로탈사이트류, 수산화 비스무트 등을 들 수 있다. 이온 트랩제는, 단독으로 또는 2종 이상을 병용하여 이용할 수 있다.
반도체 이면용 필름(2)은, 예컨대, 에폭시 수지 등의 열경화성 수지와, 필요에 따라 아크릴 수지 등의 열가소성 수지와, 필요에 따라 용매나 그 밖의 첨가제 등을 혼합하여 수지 조성물을 조제하여, 필름상의 층으로 형성하는 관용의 방법을 이용하여 형성할 수 있다. 구체적으로는, 예컨대, 세퍼레이터(42) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성하는 방법이나, 수지층 형성용 시트(박리지 등) 상에 상기 수지 조성물을 도포하여 수지층(또는 접착제층)을 형성하고, 이것을 세퍼레이터(42) 상에 전사(이착)하는 방법 등에 의해, 반도체 이면용 필름으로서의 필름상의 층(접착제층)을 형성할 수 있다. 한편, 상기 수지 조성물은, 용액이더라도 분산액이더라도 좋다.
한편, 반도체 이면용 필름(2)은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있기 때문에, 반도체 이면용 필름(2)은, 반도체 소자에 적용하기 전의 단계에서는, 열경화성 수지가 미경화 또는 부분 경화된 상태이다. 이 경우, 반도체 소자에 적용 후에, 반도체 이면용 필름 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다. 구체적으로는, 플립 칩 본딩 공정보다도 전에 반도체 이면용 필름(2)을 반도체 소자에 접착하는 경우에는, 플립 칩 본딩 공정에서 봉지재를 경화시킬 때에 반도체 이면용 필름 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다. 또한, 플립 칩 본딩 공정보다도 후에 반도체 이면용 필름(2)을 반도체 소자에 접착하는 경우에는, 예컨대, 레이저 마킹한 후 등에 실시되는 열처리(레이저 마킹한 후에 실시되는 리플로우 공정)에 의해, 반도체 이면용 필름 중의 열경화성 수지를 완전히 또는 거의 완전히 경화시킨다.
이와 같이, 반도체 이면용 필름은, 열경화성 수지를 포함하고 있더라도, 상기 열경화성 수지는 미경화 또는 부분 경화된 상태이기 때문에, 반도체 이면용 필름의 겔분율로서는, 특별히 제한되지 않지만, 예컨대, 50중량% 이하(0중량% 내지 50중량%)의 범위로부터 적절히 선택할 수 있고, 바람직하게는 30중량% 이하(0중량% 내지 30중량%)이며, 특히 10중량% 이하(0중량% 내지 10중량%)인 것이 적합하다. 반도체 이면용 필름의 겔분율은 이하의 측정 방법에 의해 측정할 수 있다.
<겔분율의 측정 방법>
반도체 이면용 필름으로부터 약 0.1g을 샘플링하여 정밀하게 칭량하고(시료의 중량), 상기 샘플을 메쉬상 시트로 싼 후, 약 50ml의 톨루엔 중에 실온에서 일주일 침지시켰다. 그 후, 용제 불용분(메쉬상 시트의 내용물)을 톨루엔으로부터 빼내고, 130℃에서 약 2시간 건조시키고, 건조 후의 용제 불용분을 칭량하여(침지·건조 후의 중량), 다음 수학식(a)로부터 겔분율(중량%)을 산출한다.
겔분율(중량%)=[(침지·건조 후의 중량)/(시료의 중량)]×100‥(a)
한편, 반도체 이면용 필름의 겔분율은, 수지 성분의 종류나 그 함유량, 가교제의 종류나 그 함유량 외에, 가열 온도나 가열 시간 등에 의해 제어할 수 있다.
본 발명에 있어서, 반도체 이면용 필름은, 에폭시 수지 등의 열경화성 수지를 포함하는 수지 조성물에 의해 형성된 필름상물인 경우, 반도체 소자에 대한 밀착성을 유효하게 발휘할 수 있다.
한편, 반도체 장치 제조 프로세스에서는 절삭수가 사용되기 때문에, 반도체 이면용 필름이 흡습하여, 정상 상태 이상의 함수율이 되는 경우가 있다. 이러한 고함수율의 상태로 가열되면, 반도체 이면용 필름(2)과 반도체 소자의 접착 계면에 수증기가 괴어, 들뜸이 발생하는 경우가 있다. 따라서, 반도체 이면용 필름에서는, 투습성이 높은 코어 재료를 양면에 설치한 구성으로 하는 것에 의해, 수증기가 확산하여, 이러한 문제를 회피하는 것이 가능해진다. 이러한 관점에서, 코어 재료의 한 면 또는 양면에 반도체 이면용 필름을 형성한 다층 구조를 반도체 이면용 필름으로서 사용할 수 있다. 상기 코어 재료로서는, 필름(예컨대 폴리이미드 필름, 폴리에스터 필름, 폴리에틸렌 테레프탈레이트 필름, 폴리에틸렌 나프탈레이트 필름, 폴리카보네이트 필름 등), 유리 섬유나 플라스틱제 부직 섬유로 강화된 수지 기판, 실리콘 기판 또는 유리 기판 등을 들 수 있다.
반도체 이면용 필름(2)의 두께(적층 필름의 경우는 총 두께)는 특별히 한정되지 않지만, 예컨대 2㎛ 내지 200㎛ 정도의 범위로부터 적절히 선택할 수 있다. 또한, 상기 두께는 4㎛ 내지 160㎛ 정도가 바람직하고, 6㎛ 내지 100㎛ 정도가 보다 바람직하고, 10㎛ 내지 80㎛ 정도가 특히 바람직하다.
반도체 이면용 필름(2)의 열경화 전의 23℃에서의 인장 저장 탄성률 B는, 0.01 내지 4.0GPa의 범위 내인 것이 바람직하다. 반도체 이면용 필름(2)의 상기 인장 저장 탄성률 B는, 0.05 내지 3.5GPa의 범위 내인 것이 보다 바람직하고, 0.07 내지 30GPa의 범위 내인 것이 더 바람직하다. 상기 인장 저장 탄성률이 0.01GPa 이상이면, 반도체 이면용 필름이 변형하는 일없이 소정 폭으로 절단하여 단책상으로 할 수 있다. 한편, 상기 인장 저장 탄성률이 4.0GPa 이하이면, 절단면에 크랙, 치핑 없이 소정 폭으로 절단할 수 있다. 한편, 전술한 바와 같이, 열경화성 수지는, 통상, 미경화 또는 부분 경화된 상태이기 때문에, 상기 인장 저장 탄성률 B는, 통상, 열경화성 수지가 미경화 상태 또는 부분 경화 상태에서의 23℃에서의 인장 저장 탄성률이 된다.
한편, 상기 인장 저장 탄성률은, 미경화 상태의 반도체 이면용 필름을 제작하여, 레오메트릭사(Rheometrics Co., Ltd.)제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여, 인장 모드에서, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께 0.2mm에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하에 소정의 온도(23℃)에서 측정하여, 수득된 인장 저장 탄성률의 값으로 했다.
반도체 이면용 필름(2)의 열경화 전의 23℃에서의 신장률 A는, 1 내지 700%의 범위 내인 것이 바람직하다. 반도체 이면용 필름(2)의 상기 신장률 A는, 1.5 내지 600%의 범위 내인 것이 보다 바람직하고, 2 내지 500%의 범위 내인 것이 더 바람직하다. 상기 신장률 A를 1% 이상으로 하는 것에 의해, 적합하게, 반도체 이면용 필름(2)을 소정 폭으로 절단하여 단책상으로 할 수 있다. 한편, 상기 신장률 A를 700% 이하로 하는 것에 의해, 반도체 이면용 필름이 변형하는 일없이 소정 폭으로 절단하여 단책상으로 할 수 있다. 상기 신장률 A는, 실시예에 기재된 방법에 의해서 얻을 수 있다.
여기서, 반도체 이면용 필름(2)은 단층이라도 좋고 복수의 층이 적층된 적층 필름이더라도 좋지만, 적층 필름의 경우, 상기 인장 저장 탄성률 B는 적층 필름 전체로서 0.01 내지 4.0GPa의 범위 내이면 된다. 또한, 적층 필름의 경우, 상기 신장률 A는 적층 필름 전체로서 1 내지 700%의 범위 내이면 된다. 상기 신장률 A 및 인장 저장 탄성률 B는, 수지 성분(열가소성 수지 및/또는 열경화성 수지)의 종류나 그 함유량, 실리카 충전제 등의 충전제의 종류나 그 함유량 등에 의해 제어할 수 있다. 한편, 반도체 이면용 필름(2)이 복수의 층이 적층된 적층 필름인 경우(반도체 이면용 필름이 적층 형태를 갖고 있는 경우), 그 적층 형태로서는, 예컨대 웨이퍼 접착층과 레이저 마킹층으로 이루어지는 적층 형태 등을 예시할 수 있다. 또한, 이러한 웨이퍼 접착층과 레이저 마킹층 사이에는, 다른 층(중간층, 광선차단층, 보강층, 착색층, 기재층, 전자파차단층, 열전도층, 점착층 등)이 설치되어 있더라도 좋다. 한편, 웨이퍼 접착층은 웨이퍼에 대하여 우수한 밀착성(접착성)을 발휘하는 층이며, 웨이퍼의 이면과 접촉하는 층이다. 한편, 레이저 마킹층은 우수한 레이저 마킹성을 발휘하는 층이며, 반도체 칩의 이면에 레이저 마킹을 행할 때에 이용되는 층이다.
또한, 반도체 이면용 필름(2)에 있어서의 가시광(파장: 400nm 내지 800nm)의 광선투과율(가시광투과율)은 특별히 제한되지 않지만, 예컨대 20% 이하(0% 내지 20%)의 범위인 것이 바람직하고, 보다 바람직하게는 10% 이하(0% 내지 10%), 특히 바람직하게는 5% 이하(0% 내지 5%)이다. 반도체 이면용 필름(2)은, 가시광투과율이 20%보다 크면, 광선 통과에 의해, 반도체 소자에 악영향을 미칠 우려가 있다. 또한, 상기 가시광투과율(%)은, 반도체 이면용 필름(2)의 수지 성분의 종류나 그 함유량, 착색제(안료나 염료 등)의 종류나 그 함유량, 무기 충전재의 함유량 등에 의해 제어할 수 있다.
반도체 이면용 필름(2)의 가시광투과율(%)은, 다음과 같이 하여 측정할 수 있다. 즉, 두께(평균 두께) 20㎛의 반도체 이면용 필름(2) 단체를 제작한다. 다음으로 반도체 이면용 필름(2)에 대하여, 파장: 400nm 내지 800nm의 가시광선[장치: 시마즈제작소(Shimadzu Corporation)제의 가시광 발생 장치(상품명 「ABSORPTION SPECTRO PHOTOMETER」)]를 소정의 강도로 조사하여, 투과한 가시광선의 강도를 측정한다. 또한, 가시광선이 반도체 이면용 필름(2)을 투과하는 전후의 강도 변화로부터, 가시광투과율의 값을 구할 수 있다. 한편, 20㎛의 두께가 아닌 반도체 이면용 필름(2)의 가시광투과율(%; 파장: 400nm 내지 800nm)의 값에 의해, 두께: 20㎛의 반도체 이면용 필름(2)의 가시광투과율(%; 파장: 400nm 내지 800nm)을 도출하는 것도 가능하다. 또한, 본 발명에서는, 두께 20㎛의 반도체 이면용 필름(2)의 경우에서의 가시광투과율(%)을 구하고 있지만, 본 발명에 따른 반도체 이면용 필름은 두께 20㎛의 것에 한정되는 취지가 아니다.
또한, 반도체 이면용 필름(2)으로서는, 그 흡습율이 낮은 편이 바람직하다. 구체적으로는, 상기 흡습율은 1중량% 이하가 바람직하고, 보다 바람직하게는 0.8중량% 이하이다. 상기 흡습율을 1중량% 이하로 하는 것에 의해 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대, 리플로우 공정에 있어서, 반도체 이면용 필름(2)과 반도체 소자 사이에서 보이드의 발생 등을 억제 또는 방지할 수도 있다. 한편, 상기 흡습율은, 반도체 이면용 필름(2)을, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치하는 전후의 중량 변화에 의해 산출한 값이다. 반도체 이면용 필름(2)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 흡습율은, 열경화 후의 반도체 이면용 필름에 대하여, 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치했을 때의 값을 의미한다. 또한, 상기 흡습율은, 예컨대 무기 충전재의 첨가량을 변화시키는 것에 의해 조정할 수 있다.
또한, 반도체 이면용 필름(2)으로서는, 휘발분의 비율이 적은 편이 바람직하다. 구체적으로는, 가열 처리 후의 반도체 이면용 필름(2)의 중량 감소율(중량 감소량의 비율)이 1중량% 이하가 바람직하고, 0.8중량% 이하가 보다 바람직하다. 가열 처리의 조건은, 예컨대, 가열 온도 250℃, 가열 시간 1시간이다. 상기 중량 감소율을 1중량% 이하로 하는 것에 의해, 레이저 마킹성을 향상시킬 수 있다. 또한, 예컨대, 리플로우 공정에 있어서, 플립 칩형의 반도체 장치에 크랙이 발생하는 것을 억제 또는 방지할 수 있다. 상기 중량 감소율은, 예컨대, 납 프리 땜납 리플로우시의 크랙 발생을 감소시킬 수 있는 무기물을 첨가함으로써 조정할 수 있다. 한편, 반도체 이면용 필름(2)이 열경화성 수지를 포함하는 수지 조성물에 의해 형성되어 있는 경우, 상기 중량 감소율은, 열경화 후의 반도체 이면용 필름에 대하여 가열 온도 250℃, 가열 시간 1시간의 조건하에서 가열했을 때의 값을 의미한다.
상기 반도체 이면용 필름(2)은, 한쪽 면에 세퍼레이터가 적층된 상태, 즉, 반도체 장치 제조용 필름(40)의 형태로 롤 형상으로 권회되어 있는 것이 바람직하다. 이것에 의해, 반도체 이면용 필름(2)의 세퍼레이터(42)가 적층되어 있지 않은 측의 면을, 상기 표면측에 위치하는 세퍼레이터(42)(세퍼레이터(42)의 이면)에 당접시켜, 실용될 때까지 반도체 이면용 필름을 보호할 수 있다. 특히, 반도체 이면용 필름(2)은, 접착되는 반도체 소자의 이면의 형상에 맞춰 절단된 후, 상기 반도체 소자에 접착된다. 그 때문에, 반도체 장치 제조용 필름(40)은, 반도체 소자의 폭(세로 폭 또는 가로 폭)에 맞추어 소정 폭으로 절단하여, 단책상 반도체 이면용 필름의 상태로 롤 형상으로 권회되어 있는 것이 보다 바람직하다. 한편, 상기 반도체 이면용 필름(2)은, 양면에 세퍼레이터가 적층된 상태로 롤 형상으로 권회되어 있더라도 좋다.
(세퍼레이터)
세퍼레이터(42)로서는, 예컨대 종이 등의 종이계 기재; 천, 부직포, 펠트, 네트 등의 섬유계 기재; 금속 박, 금속 판 등의 금속계 기재; 플라스틱의 필름이나 시트 등의 플라스틱계 기재; 고무 시트 등의 고무계 기재; 발포 시트 등의 발포체나, 이들의 적층체[특히, 플라스틱계 기재와 다른 기재의 적층체나, 플라스틱 필름(또는 시트)끼리의 적층체 등] 등의 적당한 박엽체(薄葉體; thin material)를 이용할 수 있다. 본 발명에서는, 기재로서는, 플라스틱의 필름이나 시트 등의 플라스틱계 기재를 적합하게 이용할 수 있다. 이러한 플라스틱재에 있어서의 소재로서는, 예컨대, 폴리에틸렌(PE), 폴리프로필렌(PP), 에틸렌-프로필렌 공중합체 등의 올레핀계 수지; 에틸렌-아세트산 바이닐 공중합체(EVA), 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스터(랜덤, 교대) 공중합체 등의 에틸렌을 모노머 성분으로 하는 공중합체; 폴리에틸렌 테레프탈레이트(PET), 폴리에틸렌 나프탈레이트(PEN), 폴리뷰틸렌 테레프탈레이트(PBT) 등의 폴리에스터; 아크릴계 수지; 폴리염화바이닐(PVC); 폴리우레탄; 폴리카보네이트; 폴리페닐렌 설파이드(PPS); 폴리아마이드(나일론), 전방향족 폴리아마이드(아라미드) 등의 아마이드계 수지; 폴리에터 에터 케톤(PEEK); 폴리이미드; 폴리에터 이미드; 폴리염화바이닐리덴; ABS(아크릴로나이트릴-뷰타다이엔-스타이렌 공중합체); 셀룰로스계 수지; 실리콘 수지; 불소 수지 등을 들 수 있다. 세퍼레이터(42)는 단층이더라도 좋고 2종 이상의 복층이라도 좋다. 세퍼레이터(42)는, 반도체 장치 제조용 필름(40)의 상태로 반도체 이면용 필름(2)과 함께 반도체 소자의 표면의 형상에 맞춰 절단된 후, 반도체 이면용 필름(2)과 함께 반도체 소자에 접착된다. 그 후, 리플로우 공정의 전 또는 후에, 반도체 이면용 필름(2)으로부터 박리된다. 한편, 세퍼레이터(42)의 제조방법으로서는, 종래 공지된 방법에 의해 형성할 수 있다.
세퍼레이터(42)는, 양면이 박리 처리되어 있더라도 좋다. 세퍼레이터(42)의 양면이 박리 처리되어 있으면 상기 반도체 이면용 필름(2)의 한쪽 면에만 세퍼레이터가 적층된 상태, 즉, 반도체 장치 제조용 필름(40)의 형태로 롤 형상으로 권회될 수 있어, 칩 형상으로 절단하고, 칩 이면에 접착할 때에 또 한쪽 면의 세퍼레이터를 박리하는 공정을 없앨 수 있다.
상기 박리 처리에 사용되는 이형제로서는, 불소계 박리제, 장쇄 알킬 아크릴레이트계 박리제, 실리콘계 이형제 등을 들 수 있다. 그중에서도, 실리콘계 박리제가 바람직하다. 세퍼레이터(42)가 실리콘계 박리제에 의해 박리 처리가 실시되어 있으면, 반도체 이면용 필름으로부터 세퍼레이터(42)를 용이하게 박리할 수 있다.
세퍼레이터(42)의 두께는, 특별히 제한되지 않지만, 7 내지 400㎛가 바람직하고, 10 내지 300㎛가 보다 바람직하고, 20 내지 200㎛가 더 바람직하다.
한편, 반도체 장치 제조용 필름(40)의 두께(반도체 이면용 필름(2)의 두께와 세퍼레이터(42)의 두께의 총 두께)로서는, 예컨대 9㎛ 내지 600㎛으로 할 수 있고, 14㎛ 내지 460㎛로 하는 것이 바람직하다.
(플립 칩형 반도체 이면용 필름의 제조방법)
반도체 이면용 필름(2)은, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 추가로 소정 조건하에서 건조함으로써 얻어진다.
(반도체 장치 제조용 필름의 제조방법)
또한, 반도체 이면용 필름(2)은, 그 한쪽 면에 세퍼레이터(42)가 적층된 반도체 장치 제조용 필름(40)의 형태로 하는 경우에는, 아래와 같이 하여 제조할 수 있다. 이 경우에 대하여, 도 1에 나타내는 반도체 장치 제조용 필름(40)을 예로 하여 설명한다. 우선, 세퍼레이터(42)는, 종래 공지된 제막 방법에 의해 제막할 수 있다. 상기 제막 방법으로서는, 예컨대 캘린더 제막법, 유기 용매 중에서의 캐스팅법, 밀폐계에서의 인플레이션 압출법, T 다이 압출법, 공압출법, 드라이라미네이트법 등을 예시할 수 있다. 다음으로 필요에 따라 세퍼레이터(42)의 한 면 또는 양면에 이형제를 도포하는 박리 처리를 행한다.
다음으로 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 박리지 상에 건조 후의 두께가 소정 두께로 되도록 도포하고, 추가로 소정 조건하에서 건조하여, 도포층을 형성한다. 이 도포층을 세퍼레이터(42) 상에 전사함으로써 반도체 이면용 필름(2)의 한쪽 면에, 세퍼레이터(42)가 적층된 반도체 장치 제조용 필름(40)이 얻어진다. 한편, 세퍼레이터(42) 상에, 반도체 이면용 필름(2)을 형성하기 위한 형성 재료를 직접 도포한 후, 소정 조건하에서 건조하는(열경화가 필요한 경우 등에는, 필요에 따라 가열 처리를 실시하여 건조하는) 것에 의해서도, 반도체 장치 제조용 필름(40)을 얻을 수 있다. 한편, 반도체 이면용 필름(2)을 형성할 때에 열경화를 행하는 경우, 부분 경화의 상태로 될 정도로 열경화를 행하는 것이 중요하지만, 바람직하게는 열경화를 행하지 않는다.
(반도체 웨이퍼)
반도체 웨이퍼로서는, 공지 내지 관용의 반도체 웨이퍼이면 특별히 제한되지 않고, 각종 소재의 반도체 웨이퍼로부터 적절히 선택하여 이용할 수 있다. 본 발명에서는, 반도체 웨이퍼로서는, 실리콘 웨이퍼를 적합하게 이용할 수 있다.
(단책상 반도체 이면용 필름의 제조방법)
단책상 반도체 이면용 필름은, 반도체 이면용 필름(2)을 소정 폭으로 절단하는 것에 의해 얻을 수 있다. 이러한 절단에는, 예컨대, 슬리터(slitter)나 재단 장치를 이용할 수 있다. 반도체 이면용 필름(2)은, 상술한 바와 같이, 열경화 전의 23℃에서의 신장률 A와, 열경화 전의 23℃에서의 인장 저장 탄성률 B의 비, 즉 A/B가 1 내지 8×103(%/GPa)의 범위 내이기 때문에, 어느 정도의 경도를 갖고, 또한, 어느 정도 신장하는 성질을 갖는다. 그 결과, 우수한 폭 정밀도로 소정 폭으로 절단할 수 있다. 한편, 단책상 반도체 이면용 필름은, 세퍼레이터 부착 상태, 즉, 반도체 장치 제조용 필름(40)의 상태로 소정 폭으로 절단할 수도 있고, 단책상 반도체 이면용 필름 단체의 상태로 소정 폭으로 절단할 수도 있다.
(반도체 장치의 제조방법)
본 실시형태에 따른 반도체 장치의 제조방법에 대하여, 도 2 및 도 3을 참조하면서 이하에 설명한다. 도 2 및 도 3은, 도 1에 나타낸 반도체 장치 제조용 필름을 이용한 경우의 반도체 장치의 제조방법을 나타내는 단면 모식도이다.
본 실시형태에 따른 반도체 장치는, 상기 단책상 반도체 이면용 필름의 제조방법에 의해 제조된 단책상 반도체 이면용 필름을 이용하여 제조할 수 있다. 구체적으로는, 다이싱 테이프 상에 반도체 웨이퍼를 접착하는 공정, 상기 반도체 웨이퍼를 다이싱하는 공정, 다이싱에 의해 수득된 반도체 소자를 픽업하는 공정, 상기 반도체 소자를 피착체 상에 플립 칩 접속하는 공정, 및 상기 반도체 소자의 이면의 형상에 맞춰 절단된 상기 단책상 반도체 이면용 필름을 상기 반도체 소자의 이면에 접착하는 공정을 적어도 구비한다.
(마운트 공정)
우선, 도 2a에 나타낸 바와 같이, 기재(31) 상에 점착제층(32)이 설치된 종래 공지된 다이싱 테이프(3)에 반도체 웨이퍼(4)를 접착하여, 이것을 고정한다(마운트 공정). 한편, 다이싱 테이프(3)는, 반도체 웨이퍼(4)의 이면에 접착된다. 반도체 웨이퍼(4)의 이면이란, 회로면과는 반대측의 면(비회로면, 비전극형성면 등으로도 지칭된다)을 의미한다. 접착 방법은 특별히 한정되지 않지만, 압착(press bonding)에 의한 방법이 바람직하다. 압착은, 통상, 프레스 롤 등의 가압 수단에 의해 가압하면서 실시된다.
(다이싱 공정)
다음으로 도 2b에 나타낸 바와 같이, 반도체 웨이퍼(4)의 다이싱을 행한다. 이것에 의해, 반도체 웨이퍼(4)를 소정의 크기로 절단하여 개편화(소편화)하여, 반도체 칩(5)을 제조한다. 다이싱은, 예컨대, 반도체 웨이퍼(4)의 회로면측으로부터 통상적 방법에 따라서 실시된다. 또한, 본 공정에서는, 예컨대, 다이싱 테이프(3)까지 절단을 행하는 풀컷트(full-cut)라고 불리는 절단 방식 등을 채용할 수 있다. 본 공정에서 이용하는 다이싱 장치로서는 특별히 한정되지 않고, 종래 공지된 것을 이용할 수 있다.
한편, 다이싱 테이프(3)의 팽창(expand)을 행하는 경우, 상기 팽창은 종래 공지된 팽창 장치를 이용하여 행할 수 있다. 팽창 장치는, 다이싱 링을 통해서 다이싱 테이프(3)를 아래쪽으로 밀어 내리는 것이 가능한 도넛 모양의 외부 링과, 외부 링보다도 직경이 작고 다이싱 테이프(3)를 지지하는 내부 링을 갖고 있다. 이 팽창 공정에 의해, 후술하는 픽업 공정에 있어서 이웃하는 반도체 칩끼리가 접촉하여 파손되는 것을 막을 수 있다.
(픽업 공정)
다이싱 테이프(3)에 접착 고정된 반도체 칩(5)을 회수하기 위하여, 도 2c에 나타낸 바와 같이, 반도체 칩(5)의 픽업을 행하여, 반도체 칩(5)을 다이싱 테이프(3)로부터 박리시킨다. 픽업의 방법으로서는 특별히 한정되지 않고, 종래 공지된 여러 가지 방법을 채용할 수 있다. 예컨대, 개개의 반도체 칩(5)을 다이싱 테이프(3)의 기재(31)측으로부터 니들(needle)에 의해서 밀어 올려, 밀려 올라간 반도체 칩(5)을 픽업 장치에 의해서 픽업하는 방법 등을 들 수 있다.
(플립 칩 접속 공정)
픽업한 반도체 칩(5)은, 도 2d에 나타낸 바와 같이, 기판 등의 피착체에, 플립 칩 본딩 방식(플립 칩 실장 방식)에 의해 고정시킨다. 구체적으로는, 반도체 칩(5)을, 반도체 칩(5)의 회로면(표면, 회로패턴형성면, 전극형성면 등으로도 지칭된다)이 피착체(6)와 대향하는 형태로, 피착체(6)에 통상적 방법에 따라서 고정시킨다. 예컨대, 반도체 칩(5)의 회로면측에 형성되어 있는 범프(51)를, 피착체(6)의 접속 패드에 피착된 접합용의 도전재(땜납 등)(61)에 접촉시켜 가압하면서 도전재를 용융시키는 것에 의해, 반도체 칩(5)과 피착체(6)의 전기적 도통을 확보하고, 반도체 칩(5)을 피착체(6)에 고정시킬 수 있다(플립 칩 본딩 공정). 이 때, 반도체 칩(5)과 피착체(6) 사이에는 공극이 형성되어 있고, 그 공극간 거리는, 일반적으로 30㎛ 내지 300㎛ 정도이다. 한편, 반도체 칩(5)을 피착체(6) 상에 플립 칩 본딩(플립 칩 접속)한 후는, 반도체 칩(5)과 피착체(6)의 대향면이나 간극을 세정하여, 상기 간극에 봉지재(봉지 수지 등)를 충전시켜 봉지하는 것이 중요하다.
피착체(6)로서는, 리드 프레임이나 회로 기판(배선회로 기판 등) 등의 각종 기판을 이용할 수 있다. 이러한 기판의 재질로서는, 특별히 한정되는 것이 아니지만, 세라믹 기판이나, 플라스틱 기판을 들 수 있다. 플라스틱 기판으로서는, 예컨대 에폭시 기판, 비스말레이미드트라이아진 기판, 폴리이미드 기판 등을 들 수 있다.
플립 칩 본딩 공정에 있어서, 범프나 도전재의 재질로서는, 특별히 한정되지 않고, 예컨대, 주석-납계 금속재, 주석-은계 금속재, 주석-은-구리계 금속재, 주석-아연계 금속재, 주석-아연-비스무트계 금속재 등의 땜납류(합금)나, 금계 금속재, 구리계 금속재 등을 들 수 있다.
한편, 플립 칩 본딩 공정에서는, 도전재를 용융시켜, 반도체 칩(5)의 회로면측의 범프와, 피착체(6)의 표면의 도전재를 접속시키고 있지만, 이 범프나 도전재의 용융시의 온도로서는, 통상 260℃ 정도(예컨대, 250℃ 내지 300℃)로 되어 있다.
본 공정에서는, 반도체 칩(5)과 피착체(6)의 대향면(전극형성면)이나 간극의 세정을 하는 것이 바람직하다. 상기 세정에 사용되는 세정액으로서는, 특별히 제한되지 않고, 예컨대 유기계 세정액이나, 수계 세정액을 들 수 있다.
다음으로 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한다. 봉지 공정은, 봉지 수지를 이용하여 실시된다. 이 때의 봉지 조건으로서는 특별히 한정되지 않지만, 통상, 175℃에서 60초간 내지 90초간의 가열을 행하는 것에 의해 봉지 수지의 열경화가 행하여지지만, 본 발명은 이것에 한정되지 않고, 예컨대 165℃ 내지 185℃에서 수분간 경화시킬 수 있다.
상기 봉지 수지로서는, 절연성을 갖는 수지(절연 수지)이면 특별히 제한되지 않고, 공지된 봉지 수지 등의 봉지재로부터 적절히 선택하여 이용할 수 있다. 상기 봉지 수지는 바람직하게는 탄성을 갖는 절연 수지이다. 봉지 수지로서는, 예컨대 에폭시 수지를 포함하는 수지 조성물 등을 들 수 있다. 에폭시 수지로서는, 상기에 예시한 에폭시 수지 등을 들 수 있다. 또한, 에폭시 수지를 포함하는 수지 조성물로 구성된 봉지 수지로서는, 수지 성분으로서, 에폭시 수지 이외에, 에폭시 수지 이외의 열경화성 수지(페놀 수지 등)나, 열가소성 수지 등이 포함되어 있더라도 좋다. 한편, 페놀 수지로서는, 에폭시 수지의 경화제로서도 이용할 수 있고, 이러한 페놀 수지로서는, 상기에 예시한 페놀 수지 등을 들 수 있다.
다음으로 상기 단책상 반도체 이면용 필름을, 반도체 칩(5)의 이면의 형상에 맞춰 절단한다. 이 절단은, 톰슨 블레이드 등의 펀칭 블레이드나 레이저를 이용하는 것에 의해 행할 수 있다.
다음으로 도 3a에 나타낸 바와 같이, 플립 칩 본딩된 반도체 칩(5)의 이면에, 세퍼레이터(42) 붙은 절단한 상기 단책상 반도체 이면용 필름(개편화된 반도체 장치 제조용 필름(40))을 접착한다.
다음으로 도 3b에 나타낸 바와 같이, 반도체 칩(5)의 이면에 접착된 반도체 장치 제조용 필름(40)으로부터 세퍼레이터(42)를 박리한다.
상기 반도체 장치 제조용 필름(40)을 이용하여 제조된 반도체 장치(플립 칩 실장의 반도체 장치)는, 반도체 칩의 이면에 반도체 이면용 필름이 접착되어 있기 때문에, 각종 마킹을 우수한 시인성으로 실시할 수 있다. 특히, 마킹 방법이 레이저 마킹 방법이더라도, 우수한 콘트라스트비로 마킹을 실시할 수 있어, 레이저 마킹에 의해 실시된 각종 정보(문자 정보, 도형 정보 등)를 양호하게 시인하는 것이 가능하다. 한편, 레이저 마킹을 행할 때는, 공지된 레이저 마킹 장치를 이용할 수 있다. 또한, 레이저로서는, 기체 레이저, 고체 레이저, 액체 레이저 등의 각종 레이저를 이용할 수 있다. 구체적으로는, 기체 레이저로서는, 특별히 제한되지 않고, 공지된 기체 레이저를 이용할 수 있지만, 탄산가스 레이저(CO2 레이저), 엑시머 레이저(ArF 레이저, KrF 레이저, XeCl 레이저, XeF 레이저 등)가 적합하다. 또한, 고체 레이저로서는, 특별히 제한되지 않고 공지된 고체 레이저를 이용할 수 있지만, YAG 레이저(Nd:YAG 레이저 등), YVO4 레이저가 적합하다.
한편, 반도체 이면용 필름(2)에 레이저 마킹한 후, 필요에 따라, 열처리(레이저 마킹한 후에 실시되는 리플로우 공정)를 행하더라도 좋다. 이 열처리 조건으로서는 특별히 한정되지 않지만, 세계반도체표준협회(Joint Electron Device Engineering Council; JEDEC)에 의한 규격에 준하여 행할 수 있다. 예컨대, 온도(상한)가 210 내지 270℃의 범위이고, 그 시간이 5 내지 50초에서 행할 수 있다. 상기 공정에 의해, 반도체 패키지를 기판(마더 보드 등)에 실장할 수 있다.
상술한 반도체 장치의 제조방법에서는, 플립 칩 본딩된 반도체 칩(5)과 피착체(6) 사이의 간극을 봉지하기 위한 봉지 공정을 행한 후에, 반도체 칩(5)의 이면에, 반도체 이면용 필름(2)(반도체 장치 제조용 필름(40))을 접착하는 경우에 대하여 설명했다. 그러나 본 발명에 있어서, 반도체 칩의 이면에 플립 칩형 반도체 이면용 필름을 접착하는 타이밍은, 이 예에 한정되지 않고, 예컨대 상기 봉지 공정보다도 전이더라도 좋다.
상술한 반도체 장치의 제조방법에서는, 반도체 칩(5)의 이면에, 세퍼레이터(42) 붙은 반도체 이면용 필름(2)(개편화된 반도체 장치 제조용 필름(40))을 접착하는 경우에 대하여 설명했지만, 본 발명에 있어서는, 이 예에 한정되지 않고, 반도체 소자의 이면에, 반도체 소자의 이면의 형상에 맞춰 절단된 플립 칩형 반도체 이면용 필름을 단체로 접착하는 것으로 해도 좋다.
본 발명의 반도체 장치 제조용 필름을 이용하여 제조된 반도체 장치는, 플립 칩 실장 방식으로 실장된 반도체 장치이므로, 다이 본딩 실장 방식으로 실장된 반도체 장치보다도 박형화, 소형화된 형상으로 되어 있다. 이 때문에, 각종의 전자 기기·전자 부품 또는 그들의 재료·부재로서 적합하게 이용할 수 있다. 구체적으로는, 본 발명의 플립 칩 실장의 반도체 장치가 이용되는 전자 기기로서는, 이른바 「휴대 전화」나 「PHS」, 소형 컴퓨터(예컨대, 이른바 「PDA」(휴대 정보 단말), 이른바 「노트북 컴퓨터」, 이른바 「넷북(상표)」, 이른바 「웨어러블 컴퓨터」 등), 「휴대 전화」 및 컴퓨터가 일체화된 소형 전자 기기, 이른바 「디지털 카메라(상표)」, 이른바 「디지털 비디오 카메라」, 소형 텔레비젼, 소형 게임 기기, 소형 디지털 오디오 플레이어, 이른바 「전자 수첩」, 이른바 「전자 사전」, 이른바 「전자서적」용 전자 기기 단말, 소형 디지털형 시계 등의 모바일형 전자 기기(운반 가능한 전자 기기) 등을 들 수 있지만, 물론, 모바일형 이외(설치형 등의 전자 기기(예컨대, 이른바 「데스크탑 퍼스널 컴퓨터」, 박형 텔레비젼, 녹화·재생용 전자 기기(하드 디스크 레코더, DVD 플레이어 등), 프로젝터, 마이크로머신 등) 등이더라도 좋다. 또한, 전자 부품, 또는 전자 기기·전자 부품의 재료·부재로서는, 예컨대 이른바 「CPU」의 부재, 각종 기억 장치(이른바 「메모리」, 하드 디스크 등)의 부재 등을 들 수 있다.
실시예
이하에, 이 발명의 바람직한 실시예를 예시적으로 자세히 설명한다. 단, 이 실시예에 기재되어 있는 재료나 배합량 등은, 특별히 한정적인 기재가 없는 한은, 이 발명의 범위를 그들로만 한정하는 취지의 것이 아니고, 단순한 설명예에 불과하다. 또한, 각 예 중, 부는 특기가 없는 한 어느 것이나 중량 기준이다.
(실시예 1)
<플립 칩형 반도체 이면용 필름의 제작>
에폭시 수지(상품명 「HP4032D」 DIC 주식회사(DIC, Inc.)제): 100부에 대하여, 페녹시 수지(상품명 「EP4250」 JER 주식회사(JER Co., Ltd.)제): 40부, 페놀 수지(상품명 「MEH-8000」 메이와화성주식회사(Meiwa Chemical Co., Ltd.)제): 129부, 구상 실리카(상품명 「SO-25 R」 주식회사 아드마텍스(Admatechs Company Limited)제): 1137부, 염료(상품명 「OIL BLACK BS」 오리엔트 화학공업 주식회사제): 14부, 경화 촉매 1부(상품명 「2PHZ-PW」 시코쿠화성(Shikoku Chemicals Corporation)제)를 메틸 에틸 케톤에 용해하여, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액(「수지 조성물 용액 A」라고 칭하는 경우가 있음)을 조제했다.
상기 수지 조성물 용액 A를, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 1 세퍼레이터 상에 도포하고, 130℃에서 2분간 건조시켰다. 다음으로 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 2 세퍼레이터를 60℃에서 접합하는 것에 의해, 두께 20㎛의 플립 칩형 반도체 이면용 필름(「반도체 이면용 필름 A」라 지칭하는 경우가 있음)을 제작했다.
(실시예 2)
<플립 칩형 반도체 이면용 필름의 제작>
아크릴산 에틸 및 메틸 메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론(Paracron) W-197CM」 네가미공업주식회사(Negami Chemical Industrial Co., Ltd.)제): 100부에 대하여, 에폭시 수지(상품명 「에피코트(Epicote) 1004」 JER주식회사제): 48부, 페놀 수지(상품명 「미렉스(Mirex) XLC-4L」 미쓰이화학주식회사(Mitsui Chemicals, Inc.)제): 55부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스제): 135부, 염료 1(상품명 「OIL GREEN 502」 오리엔트화학공업주식회사제): 5부, 염료 2(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 5부를 메틸 에틸 케톤에 용해하고, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액(「수지 조성물 용액 B」라고 지칭하는 경우가 있다)을 조제했다.
상기 수지 조성물 용액 B를, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 1 세퍼레이터 상에 도포하고, 130℃에서 2분간 건조시켰다. 다음으로 실리콘 이형 처리한 두께가 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 2 세퍼레이터를 60℃에서 접합하는 것에 의해 의해, 두께 20㎛의 플립 칩형 반도체 이면용 필름(「플립 칩형 반도체 이면용 필름 B」라고 지칭하는 경우가 있다)을 제작했다.
(실시예 3)
<플립 칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론 W-197CM」 네가미공업주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 12부, 페놀 수지(상품명 「미렉스 XLC-4L」 미쓰이화학주식회사제): 13부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스제): 180부, 염료 1(상품명 「OIL GREEN 502」 오리엔트화학공업주식회사제): 5부, 염료 2(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 5부를 메틸 에틸 케톤에 용해하고, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액(「수지 조성물 용액 C」라고 지칭하는 경우가 있다)을 조제했다.
상기 수지 조성물 용액 C를, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 1 세퍼레이터 상에 도포하고, 130℃에서 2분간 건조시켰다. 다음으로 실리콘 이형 처리한 두께가 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 2 세퍼레이터를 60℃에서 접합하는 것에 의해 두께 20㎛의 플립 칩형 반도체 이면용 필름(「반도체 이면용 필름 C」라고 지칭하는 경우가 있다)을 제작했다.
(비교예 1)
<플립 칩형 반도체 이면용 필름의 제작>
아크릴산 에틸-메틸메타크릴레이트를 주성분으로 하는 아크릴산 에스터계 폴리머(상품명 「파라크론 W-197CM」 네가미공업주식회사제): 100부에 대하여, 에폭시 수지(상품명 「에피코트 1004」 JER 주식회사제): 113부, 페놀 수지(상품명 「미렉스 XLC-4L」 미쓰이화학주식회사제): 121부, 구상 실리카(상품명 「SO-25R」 주식회사 아드마텍스제): 246부, 염료 1(상품명 「OIL GREEN 502」 오리엔트화학공업주식회사제): 5부, 염료 2(상품명 「OIL BLACK BS」 오리엔트화학공업주식회사제): 5부를 메틸 에틸 케톤에 용해하고, 고형분 농도가 23.6중량%가 되는 수지 조성물의 용액(「수지 조성물 용액 D」라고 지칭하는 경우가 있다)을 조제했다.
상기 수지 조성물 용액 D를, 실리콘 이형 처리한 두께가 50㎛인 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 1 세퍼레이터 상에 도포하고, 130℃에서 2분간 건조시켰다. 다음으로 실리콘 이형 처리한 두께가 50㎛의 폴리에틸렌 테레프탈레이트 필름으로 이루어지는 제 2 세퍼레이터를 60℃에서 접합하는 것에 의해, 두께 20㎛의 플립 칩형 반도체 이면용 필름(「반도체 이면용 필름 D」라고 지칭하는 경우가 있다)을 제작했다.
(평가)
실시예 1 내지 3 및 비교예 1로 제작한 플립 칩형 반도체 이면용 필름에 대하여, 인장 저장 탄성률, 신장률, 슬릿성을, 하기의 평가 또는 측정 방법에 의해 평가 또는 측정했다. 평가 또는 측정 결과는 표 1에 병기했다.
<열경화 전의 23℃에서의 인장 저장 탄성률의 측정>
플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률 B는, 플립 칩형 반도체 이면용 필름을 단체로 제작하여, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여 측정했다. 측정용 샘플은, 샘플 폭: 10mm, 샘플 길이: 22.5mm, 샘플 두께: 0.2mm로 했다. 측정 조건은, 인장 모드에서, 주파수: 1Hz, 승온 속도: 10℃/분, 질소 분위기하에 23℃에서 했다.
<열경화 전의 23℃에서의 신장률의 측정>
플립 칩형 반도체 이면용 필름의 신장률 A는, 플립 칩형 반도체 이면용 필름을 단체로 제작하여, 레오메트릭사제의 동적 점탄성 측정 장치 「Solid Analyzer RS A2」를 이용하여 측정했다. 측정용 샘플은, 샘플 폭: 10mm, 샘플 길이: 20mm, 샘플 두께: 0.2mm로 했다. 측정은, 상기 동적 점탄성 측정 장치를 이용하여 상하 척간 거리가 10mm가 되도록 샘플을 끼고, 인장 속도: 50 mm/s에서 행하여, 수득된 파단점 신장률의 값을 신장률 A로 했다.
<슬릿성의 평가 방법>
각 실시예 및 비교예에 따른 플립 칩형 반도체 이면용 필름을 이용하여, 슬리터로 9mm 폭으로 절단하여, 단책상의 웨이퍼 이면 보호 필름을 제작했다. 슬리터의 절단 조건은 20m/min으로 했다.
(슬릿성의 평가 기준)
양호: 슬릿 후의 플립 칩형 반도체 이면용 필름의 단면에 치핑 또는 크랙이 발생하지 않았다.
불량: 슬릿 후의 플립 칩형 반도체 이면용 필름의 단면에 치핑 또는 크랙이 발생했다.
열경화전 신장률 A (%) 열경화전 탄성률 B
(GPa)		 슬릿성
실시예 1 4 3.0 양호
실시예 2 200 1.3 양호
실시예 3 500 0.07 양호
비교예 1 1 4.0 불량
본 발명이 그의 구체적인 실시형태를 참조하여 상세히 설명되었지만, 당업자에게는 본 발명의 범위를 벗어나지 않고 다양한 변화 및 변경이 이루어질 수 있음이 명백할 것이다.
본 출원은 본원에 참고로 전체가 인용된 2010년 7월 28일자로 출원된 일본 특허출원 2010-169559호에 근거한 것이다.
2: 플립 칩형 반도체 이면용 필름
4: 반도체 웨이퍼
40: 반도체 장치 제조용 필름
42: 세퍼레이터
5: 반도체 칩
51: 반도체 칩(5)의 회로면측에 형성되어 있는 범프
6: 피착체
61: 피착체(6)의 접속 패드에 피착된 접합용의 도전재

Claims (9)

  1. 피착체 상에 플립 칩 접속된 반도체 소자의 이면에 형성하기 위한 플립 칩형 반도체 이면용 필름으로서,
    반도체 소자의 이면의 형상에 맞춰 절단된 후에, 상기 반도체 소자의 이면에 접착되어 사용되는 것이고,
    상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 신장률을 A(%)로 하고, 상기 플립 칩형 반도체 이면용 필름의 열경화 전의 23℃에서의 인장 저장 탄성률을 B(GPa)로 했을 때에, A/B가 1 내지 8×103(%/GPa)의 범위 내이며,
    상기 플립 칩형 반도체 이면용 필름을 온도 85℃, 상대 습도 85% RH의 분위기 하에서 168시간 방치한 때의 흡습율이 1중량% 이하이고,
    착색제를 함유하는 것을 특징으로 하는 플립 칩형 반도체 이면용 필름.
  2. 제 1 항에 있어서,
    상기 인장 저장 탄성률은 0.01 내지 4.0GPa의 범위 내인 것을 특징으로 하는 플립 칩형 반도체 이면용 필름.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 플립 칩형 반도체 이면용 필름은 에폭시 수지와 페놀 수지를 함유하고 있고,
    상기 에폭시 수지와 상기 페놀 수지의 합계량이, 플립 칩형 반도체 이면용 필름의 전체 수지 성분에 대하여 5 내지 90중량%의 범위 내이며,
    상기 에폭시 수지 및 상기 페놀 수지는 융점이 25℃ 이하인 것을 특징으로 하는 플립 칩형 반도체 이면용 필름.
  4. 제 1 항 또는 제 2 항에 기재된 플립 칩형 반도체 이면용 필름을 소정 폭으로 절단하여 단책상 반도체 이면용 필름을 얻는 공정을 구비하는 것을 특징으로 하는 단책상 반도체 이면용 필름의 제조방법.
  5. 제 4 항에 기재된 단책상 반도체 이면용 필름의 제조방법에 의해 제조된 단책상 반도체 이면용 필름을 이용하여 제조된 것을 특징으로 하는 플립 칩형 반도체 장치.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
KR1020110074649A 2010-07-28 2011-07-27 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치 KR101563765B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010169559A JP5066231B2 (ja) 2010-07-28 2010-07-28 フリップチップ型半導体裏面用フィルム、短冊状半導体裏面用フィルムの製造方法、及び、フリップチップ型半導体装置
JPJP-P-2010-169559 2010-07-28

Publications (2)

Publication Number Publication Date
KR20120062606A KR20120062606A (ko) 2012-06-14
KR101563765B1 true KR101563765B1 (ko) 2015-10-27

Family

ID=45527041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110074649A KR101563765B1 (ko) 2010-07-28 2011-07-27 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치

Country Status (5)

Country Link
US (2) US20120028050A1 (ko)
JP (1) JP5066231B2 (ko)
KR (1) KR101563765B1 (ko)
CN (1) CN102382585B (ko)
TW (1) TWI408205B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140470B1 (ko) * 2012-11-30 2020-08-03 린텍 가부시키가이샤 칩용 수지막 형성용 시트 및 반도체 장치의 제조 방법
JP6435088B2 (ja) * 2013-04-09 2018-12-05 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP6273875B2 (ja) * 2014-02-04 2018-02-07 デクセリアルズ株式会社 異方性導電フィルム及びその製造方法
JP6541359B2 (ja) * 2015-02-03 2019-07-10 リンテック株式会社 保護膜形成用シート、及び保護膜形成用複合シート
JP6530242B2 (ja) * 2015-06-01 2019-06-12 日東電工株式会社 半導体裏面用フィルム及びその用途
JP2017177315A (ja) * 2016-03-31 2017-10-05 デクセリアルズ株式会社 接着フィルムの切断方法、接着フィルム、及び巻装体
JP6422462B2 (ja) * 2016-03-31 2018-11-14 古河電気工業株式会社 電子デバイスパッケージ用テープ
TWI731986B (zh) * 2016-06-29 2021-07-01 日商迪愛生股份有限公司 苯酚酚醛清漆樹脂、硬化性樹脂組成物及其硬化物
JP6389537B2 (ja) * 2017-01-19 2018-09-12 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007002173A (ja) * 2005-06-27 2007-01-11 Hitachi Chem Co Ltd 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5147732B2 (ko) * 1973-08-07 1976-12-16
JP4448617B2 (ja) * 1998-07-01 2010-04-14 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6469275B2 (en) * 1999-01-20 2002-10-22 Lsp Technologies, Inc Oblique angle laser shock processing
US20020005374A1 (en) * 2000-02-15 2002-01-17 Bearden Roby Heavy feed upgrading based on solvent deasphalting followed by slurry hydroprocessing of asphalt from solvent deasphalting (fcb-0009)
KR100628363B1 (ko) * 2002-11-01 2006-09-27 미쓰이 가가쿠 가부시키가이샤 액정 실링제 조성물 및 그것을 이용한 액정 표시 패널의제조 방법
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
TWI318649B (en) * 2003-06-06 2009-12-21 Hitachi Chemical Co Ltd Sticking sheep, connecting sheet unified with dicing tape,and fabricating method of semiconductor device
JP2005015527A (ja) * 2003-06-23 2005-01-20 Fujitsu Ltd 封止樹脂組成物およびそれを用いた半導体装置とその製造方法
JP4865312B2 (ja) * 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2008166451A (ja) * 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP2009049400A (ja) * 2007-07-25 2009-03-05 Nitto Denko Corp 熱硬化型ダイボンドフィルム
KR101557171B1 (ko) * 2007-11-08 2015-10-02 히타치가세이가부시끼가이샤 반도체용 접착 시트 및 다이싱 테이프 일체형 반도체용 접착 시트
JP5136641B2 (ja) * 2008-03-21 2013-02-06 株式会社村田製作所 圧電ファン及び圧電ファンを用いた空冷装置
JP2009283925A (ja) * 2008-04-22 2009-12-03 Hitachi Chem Co Ltd ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートの製造方法、及び半導体装置の製造方法
JP2010074136A (ja) * 2008-08-20 2010-04-02 Hitachi Chem Co Ltd 半導体装置の製造方法
KR20110011410A (ko) * 2009-07-28 2011-02-08 삼성전자주식회사 온도에 따라 선형적으로 넓은 범위로 가변되는 센싱 신호를 출력할 수 있는 디스플레이 드라이버 장치의 온도 센서 및 이를 구비하는 디스플레이 드라이버 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007002173A (ja) * 2005-06-27 2007-01-11 Hitachi Chem Co Ltd 接着シート及びその製造方法、並びに、半導体装置の製造方法及び半導体装置
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法

Also Published As

Publication number Publication date
KR20120062606A (ko) 2012-06-14
US20120028050A1 (en) 2012-02-02
US20180346640A1 (en) 2018-12-06
JP2012031234A (ja) 2012-02-16
CN102382585B (zh) 2015-11-25
TWI408205B (zh) 2013-09-11
JP5066231B2 (ja) 2012-11-07
CN102382585A (zh) 2012-03-21
TW201207082A (en) 2012-02-16

Similar Documents

Publication Publication Date Title
KR101581643B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름을 이용하는 반도체 장치의 제조 방법
KR101563765B1 (ko) 플립 칩형 반도체 이면용 필름, 단책상 반도체 이면용 필름의 제조방법, 및 플립 칩형 반도체 장치
KR101647260B1 (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP5681374B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5439264B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
KR101640349B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름
KR101596199B1 (ko) 반도체 장치 제조용 필름, 반도체 장치 제조용 필름의 제조 방법, 및 반도체 장치의 제조 방법
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
KR101688237B1 (ko) 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
KR20120032402A (ko) 플립칩형 반도체 이면용 필름 및 그의 용도
JP2011151362A (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5580719B2 (ja) ダイシングテープ一体型半導体裏面用フィルム
JP5705354B2 (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP2011151361A (ja) フリップチップ型半導体裏面用フィルム
KR20150143594A (ko) 반도체 장치의 제조에 이용되는 접착 시트, 다이싱 테이프 일체형 접착 시트, 반도체 장치, 및 반도체 장치의 제조 방법
KR20150097446A (ko) 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치
JP2013021270A (ja) 半導体装置製造用フィルム
JP5978333B2 (ja) ダイシングテープ一体型ウエハ裏面保護フィルム
JP6387047B2 (ja) ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee