JP2011151362A - ダイシングテープ一体型半導体裏面用フィルム - Google Patents
ダイシングテープ一体型半導体裏面用フィルム Download PDFInfo
- Publication number
- JP2011151362A JP2011151362A JP2010253088A JP2010253088A JP2011151362A JP 2011151362 A JP2011151362 A JP 2011151362A JP 2010253088 A JP2010253088 A JP 2010253088A JP 2010253088 A JP2010253088 A JP 2010253088A JP 2011151362 A JP2011151362 A JP 2011151362A
- Authority
- JP
- Japan
- Prior art keywords
- film
- back surface
- semiconductor back
- dicing tape
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3157—Partial encapsulation or coating
- H01L23/3164—Partial encapsulation or coating the coating being a foil
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
- H01L2224/13111—Tin [Sn] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81053—Bonding environment
- H01L2224/81095—Temperature settings
- H01L2224/81096—Transient conditions
- H01L2224/81097—Heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/81399—Material
- H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/818—Bonding techniques
- H01L2224/81801—Soldering or alloying
- H01L2224/81815—Reflow soldering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/14—Layer or component removable to expose adhesive
- Y10T428/1476—Release layer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
Abstract
【解決手段】 基材上に粘着剤層を有するダイシングテープと、該粘着剤層上に設けられたフリップチップ型半導体裏面用フィルムとを有するダイシングテープ一体型半導体裏面用フィルムであって、前記ダイシングテープの粘着剤層と前記フリップチップ型半導体裏面用フィルムとの剥離力(温度:23℃、剥離角度:180°、引張速度:300mm/min)が、0.05N/20mm〜1.5N/20mmであるダイシングテープ一体型半導体裏面用フィルム。
【選択図】図1
Description
前記のダイシングテープ一体型半導体裏面用フィルムのフリップチップ型半導体裏面用フィルムにおけるウエハ接着層上にワークを貼着する工程と、
前記ワークをダイシングしてチップ状ワークを形成する工程と、
前記チップ状ワークを前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、
前記チップ状ワークを被着体にフリップチップボンディングにより固定する工程
とを具備することを特徴とする半導体装置の製造方法を提供する。
半導体裏面用フィルムはフィルム状の形態を有している。半導体裏面用フィルムは、前述のように、ダイシングテープの粘着剤層に対する剥離力(温度:23℃、剥離角度:180°、引張速度:300mm/min)が、0.05N/20mm〜1.5N/20mmである特性を有しているので、該半導体裏面用フィルム上に貼着されているワーク(半導体ウエハ)をチップ状に切断する切断加工工程(ダイシング工程)では、ワークに密着して支持する機能を有しており、切断片を飛散させない密着性を発揮することができるとともに、ダイシング工程の後のピックアップ工程では、ダイシングされたチップ状ワークを半導体裏面用フィルムともにダイシングテープより容易に剥離させることができる。さらに、ピックアップ工程の後(ダイシングされたチップ状ワークを半導体裏面用フィルムともにダイシングテープより剥離させた後)では、チップ状ワーク(半導体チップ)の裏面には半導体裏面用フィルムが優れた密着性で貼着しているので、チップ状ワークの裏面が保護され、且つ優れた外観性を発揮する機能を有することができる。もちろん、チップ状ワークの裏面のマーキング性も良好である。
本発明では、半導体裏面用フィルムは着色されていることが好ましい。このように、半導体裏面用フィルムが有色となっている場合(無色・透明ではない場合)、着色により呈している色としては特に制限されないが、例えば、黒色、青色、赤色などの濃色であることが好ましく、黒色であることがより好ましい。
なる黒色系色のことを意味している。なお、黒色において、L*a*b*表色系で規定されるa*b*は、それぞれ、L*の値に応じて適宜選択することができる。a*やb*としては、例えば、両方とも、−10〜10であることが好ましく、−5〜5であることがより好ましく、−3〜3の範囲(中でも0又はほぼ0)であることがさらに好ましい。
なお、黒色系色として、シアン系色材、マゼンダ系色材及びイエロー系色材が混合された色材混合物を用いる場合、これらの色材はそれぞれ単独で、又は2種以上を組み合わせて用いることができる。また、混合インク組成物中のシアン系色材、マゼンダ系色材およびイエロー系色材の混合割合(または配合割合)としては、黒色系色(例えば、L*a*b*表色系で規定されるL*、a*やb*が、前記範囲となる黒色系色)を呈することができれば特に制限されず、各色材の種類などに応じて適宜選択することができる。混合インク組成物中におけるシアン系色材、マゼンダ系色材およびイエロー系色材の各色材の含有割合は、例えば、色材の総量に対して、シアン系色材/マゼンダ系色材/イエロー系色材=10重量%〜50重量%/10重量%〜50重量%/10重量%〜50重量%(好ましくは20重量%〜40重量%/20重量%〜40重量%/20重量%〜40重量%)の範囲から適宜選択することができる。
てのフィルム状の層を形成することができる。
半導体裏面用フィルムから約0.1gをサンプリングして精秤し(試料の重量)、該サンプルをメッシュ状シートで包んだ後、約50mLのトルエン中に室温で1週間浸漬させる。その後、溶剤不溶分(メッシュ状シートの内容物)をトルエンから取り出し、130℃で約2時間乾燥させ、乾燥後の溶剤不溶分を秤量し(浸漬・乾燥後の重量)、下記式(a)よりゲル分率(重量%)を算出する。
ゲル分率(重量%)=[(浸漬・乾燥後の重量)/(試料の重量)]×100 (a)
可視光線透過率(%)=((半導体裏面用フィルム2の透過後の可視光線の光強度)/(可視光線の初期の光強度))×100
(式中、L20は光路長、αは吸光係数、Cは試料濃度を表す)
また、厚さX(μm)での吸光度AXは下記式(2)により表すことができる。
AX=α×LX×C (2)
更に、厚さ20μmでの吸光度A20は下記式(3)により表すことができる。
A20=−log10T20 (3)
(式中、T20は厚さ20μmでの光線透過率を表す)
前記式(1)〜(3)より、吸光度AXは、
AX=A20×(LX/L20)
=−[log10(T20)]×(LX/L20)
と表すことができる。これにより、厚さX(μm)での光線透過率TX(%)は、下記式により算出することができる。
TX=10−AX
但し、AX=−[log10(T20)]×(LX/L20)
吸湿率(重量%)=(((半導体裏面用フィルムの放置後の重量)−(半導体裏面用フィルムの放置前の重量))/(半導体裏面用フィルムの放置前の重量))×100
重量減少率(重量%)=(((半導体裏面用フィルムの放置前の重量)−(半導体裏面用フィルムの放置後の重量))/(半導体裏面用フィルムの放置前の重量))×100
ダイシングテープは、基材及び該基材上に形成された粘着剤層により構成されている。このように、ダイシングテープは、基材と、粘着剤層とが積層された構成を有していればよい。基材(支持基材)は粘着剤層等の支持母体として用いることができる。基材としては、例えば、紙などの紙系基材;布、不織布、フェルト、ネットなどの繊維系基材;金属箔、金属板などの金属系基材;プラスチックのフィルムやシートなどのプラスチック系基材;ゴムシートなどのゴム系基材;発泡シートなどの発泡体や、これらの積層体[プラスチック系基材と他の基材との積層体や、プラスチックフィルム(又はシート)同士の積層体など]等の適宜な薄葉体を用いることができる。本発明では、基材としては、プラスチックのフィルムやシートなどのプラスチック系基材を好適に用いることができる。このようなプラスチック材における素材としては、例えば、ポリエチレン(PE)、ポリプロピレン(PP)、エチレン−プロピレン共重合体等のオレフィン系樹脂;エチレン−酢酸ビニル共重合体(EVA)、アイオノマー樹脂、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル(ランダム、交互)共重合体等のエチレンをモノマー成分とする共重合体;ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリブチレンテレフタレート(PBT)等のポリエステル;アクリル系樹脂;ポリ塩化ビニル(PVC);ポリウレタン;ポリカーボネート;ポリフェニレンスルフィド(PPS);ポリアミド(ナイロン)、全芳香族ポリアミド(アラミド)等のアミド系樹脂;ポリエーテルエーテルケトン(PEEK);ポリイミド;ポリエーテルイミド;ポリ塩化ビニリデン;ABS(アクリロニトリル−ブタジエン−スチレン共重合体);セルロース系樹脂;シリコーン樹脂;フッ素樹脂などが挙げられる。また基材の材料としては、前記樹脂の架橋体等のポリマーも用いることができる。これらの素材は単独で又は2種以上組み合わせて使用することができる。
モノマー;アクリロニトリル、メタクリロニトリルなどのシアノアクリレートモノマー;(メタ)アクリル酸グリシジルなどのエポキシ基含有アクリル系モノマー;スチレン、α−メチルスチレンなどのスチレン系モノマー;酢酸ビニル、プロピオン酸ビニルなどのビニルエステル系モノマー;イソプレン、ブタジエン、イソブチレンなどのオレフィン系モノマー;ビニルエーテルなどのビニルエーテル系モノマー;N−ビニルピロリドン、メチルビニルピロリドン、ビニルピリジン、ビニルピペリドン、ビニルピリミジン、ビニルピペラジン、ビニルピラジン、ビニルピロール、ビニルイミダゾール、ビニルオキサゾール、ビニルモルホリン、N−ビニルカルボン酸アミド類、N−ビニルカプロラクタムなどの窒素含有モノマー;N−シクロヘキシルマレイミド、N−イソプロピルマレイミド、N−ラウリルマレイミド、N−フェニルマレイミドなどのマレイミド系モノマー;N−メチルイタコンイミド、N−エチルイタコンイミド、N−ブチルイタコンイミド、N−オクチルイタコンイミド、N−2−エチルヘキシルイタコンイミド、N−シクロヘキシルイタコンイミド、N−ラウリルイタコンイミドなどのイタコンイミド系モノマー;N−(メタ)アクリロイルオキシメチレンスクシンイミド、N−(メタ)アクルロイル−6−オキシヘキサメチレンスクシンイミド、N−(メタ)アクリロイル−8−オキシオクタメチレンスクシンイミドなどのスクシンイミド系モノマー;(メタ)アクリル酸ポリエチレングリコール、(メタ)アクリル酸ポリプロピレングリコール、(メタ)アクリル酸メトキシエチレングリコール、(メタ)アクリル酸メトキシポリプロピレングリコールなどのグリコール系アクリルエステルモノマー;(メタ)アクリル酸テトラヒドロフルフリル、フッ素(メタ)アクリレート、シリコーン(メタ)アクリレートなどの複素環、ハロゲン原子、ケイ素原子などを有するアクリル酸エステル系モノマー;ヘキサンジオールジ(メタ)アクリレート、(ポリ)エチレングリコールジ(メタ)アクリレート、(ポリ)プロピレングリコールジ(メタ)アクリレート、ネオペンチルグリコールジ(メタ)アクリレート、ペンタエリスリトールジ(メタ)アクリレート、トリメチロールプロパントリ(メタ)アクリレート、ペンタエリスリトールトリ(メタ)アクリレート、ジペンタエリスリトールヘキサ(メタ)アクリレート、エポキシアクリレート、ポリエステルアクリレート、ウレタンアクリレート、ジビニルベンゼン、ブチルジ(メタ)アクリレート、ヘキシルジ(メタ)アクリレートなどの多官能モノマー等が挙げられる。これらの共重合性単量体成分は1種又は2種以上使用できる。
本発明のダイシングテープ一体型半導体裏面用フィルムの製造方法について、ダイシングテープ一体型半導体裏面用フィルム1を例にして説明する。先ず、基材31は、従来公知の製膜方法により製膜することができる。当該製膜方法としては、例えばカレンダー製膜法、有機溶媒中でのキャスティング法、密閉系でのインフレーション押出法、Tダイ押出法、共押出し法、ドライラミネート法等が例示できる。
ワーク(半導体ウエハ)としては、公知乃至慣用の半導体ウエハであれば特に制限されず、各種素材の半導体ウエハから適宜選択して用いることができる。本発明では、半導体ウエハとしては、シリコンウエハを好適に用いることができる。
本発明の半導体装置の製造方法は、前記ダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であれば特に制限されないが、例えば、下記の工程を具備する製造方法などが挙げられる。
前記ダイシングテープ一体型半導体裏面用フィルムの半導体裏面用フィルム上にワークを貼着する工程(マウント工程)
前記ワークをダイシングしてチップ状ワークを形成する工程(ダイシング工程)
前記チップ状ワークを前記半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程(ピックアップ工程)
前記チップ状ワークを被着体にフリップチップボンディングにより固定する工程(フリップチップボンディング工程)
先ず、図2(a)で示されるように、ダイシングテープ一体型半導体裏面用フィルム1における半導体裏面用フィルム2のウエハ接着層22上に半導体ウエハ(ワーク)4を貼着し(特に圧着し)、これを密着保持させて固定する(マウント工程)。なお、本工程は、通常、圧着ロール等の押圧手段により押圧しながら行われる。
次に、図2(b)で示されるように、半導体ウエハ4のダイシングを行う。これにより、半導体ウエハ4を所定のサイズに切断して個片化(小片化)し、半導体チップ(チップ状ワーク)5を製造する。ダイシングは、例えば、半導体ウエハ4の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム1まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本発明では、ダイシング工程では、ワークはフルカット(完全切断)することが重要であり、この際、半導体裏面用フィルムも完全切断させて、ワークを半導体裏面用フィルムとともにダイシングすることが重要である。すなわち、本工程は、ワークを半導体裏面用フィルムとともにダイシングしてチップ状ワークを形成する工程であることが重要である。なお、ワークを半導体裏面用フィルムとともにダイシングする際には、ダイシングテープには切り込みをいれない形態や、ダイシングテープにも少なくとも部分的に(好ましくは、ダイシングテープが切断されない程度に部分的に)切り込みをいれる形態で、ダイシングを行うことができる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ4は、半導体裏面用フィルムを有するダイシングテープ一体型半導体裏面用フィルム1により優れた密着性で密着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ4の破損も抑制できる。なお、半導体裏面用フィルム2がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルムの糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
ダイシングテープ一体型半導体裏面用フィルム1に密着固定された半導体チップ5を回収する為に、図2(c)で示されるように、半導体チップ5のピックアップを行って、半導体チップ5を半導体裏面用フィルム2とともにダイシングテープ3より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ5をダイシングテープ一体型半導体裏面用フィルム1の基材31側からニードルによって突き上げ、突き上げられた半導体チップ5をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、その裏面(非回路面、非電極形成面などとも称される)が半導体裏面用フィルム2により保護されている。
ピックアップした半導体チップ5は、図2(d)で示されるように、基板等の被着体に、フリップチップボンディング方式(フリップチップ実装方式)により固定させる。具体的には、半導体チップ5を、半導体チップ5の回路面(表面、回路パターン形成面、電極形成面などとも称される)が被着体6と対向する形態で、被着体6に常法に従い固定させ
る。例えば、半導体チップ5の回路面側に形成されているバンプ51を、被着体6の接続パッドに被着された接合用の導電材(半田など)61に接触させて押圧しながら導電材を溶融させることにより、半導体チップ5と被着体6との電気的導通を確保し、半導体チップ5を被着体6に固定させることができる。なお、このような半導体チップ5の被着体6への固定に際しては、半導体チップ5と被着体6との対向面や間隙を洗浄し、該間隙に封止材(封止樹脂など)を充填させることが重要である。
<半導体裏面用フィルムの作製>
アクリル酸エチル−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業株式会社製):100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER株式会社製):113部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学株式会社製):121部、球状シリカ(商品名「SO−25R」、株式会社アドマテックス製、平均粒径0.5μm):246部、染料1(商品名「OIL GREEN 502」、オリエント化学工業株式会社製):5部、染料2(商品名「OIL BLACK BS」、オリエント化学工業株式会社製):5部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる樹脂組成物の溶液を調製した。
上記半導体裏面用フィルムAを、ダイシングテープ(商品名「V−8−S」、日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:10μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<半導体裏面用フィルムの作製>
実施例1と同様にして、厚さ(平均厚さ)20μmの半導体裏面用フィルムAを作製した。
上記半導体裏面用フィルムAを、ダイシングテープ(商品名「V−8−T」、日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:10μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<半導体裏面用フィルムの作製>
実施例1と同様にして、厚さ(平均厚さ)20μmの半導体裏面用フィルムAを作製した。
上記半導体裏面用フィルムAを、ダイシングテープ(商品名「V−8−M」、日東電工株式会社製;基材の平均厚さ:65μm、粘着剤層の平均厚さ:10μm)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
<半導体裏面用フィルムの作製>
実施例1と同様にして、厚さ(平均厚さ)20μmの半導体裏面用フィルムAを作製した。
冷却管、窒素導入管、温度計、及び攪拌装置を備えた反応容器に、アクリル酸−2−エチルヘキシル86.4部、アクリル酸−2−ヒドロキシエチル13.6部、過酸化ベンゾイル0.2部、及びトルエン65部を入れ、窒素気流中で61℃にて6時間重合処理をし、アクリル系ポリマーAを得た。
上記半導体裏面用フィルムAを、上記ダイシングテープAの粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
実施例及び比較例で作製したダイシングテープ一体型半導体裏面用フィルムにおける半導体裏面用フィルムAの可視光線透過率(%)、吸湿率(重量%)、重量減少率(重量%)を、それぞれ下記の通りに測定した。測定結果を下記表1に示す。
実施例及び比較例で作製した着色半導体裏面用フィルム(平均厚さ20μm)に、「ABSORPTION SPECTRO PHOTOMETER」(商品名、(株)島津製作所)を用いて、可視光線を照射した。可視光線の波長は400nm〜800nmである。この照射により半導体裏面用フィルムを透過した可視光線の光強度を測定し、次式により算出した。
可視光線透過率(%)=((半導体裏面用フィルムの透過後の可視光線の光強度)/(可視光線の初期の光強度))×100
実施例及び比較例で作製した半導体裏面用フィルムA〜Fを、温度85℃、相対湿度85%Rhの恒温恒湿槽に168時間放置して、放置前後の重量を測定し、下記式から吸湿率(重量%)を算出した。
吸湿率(重量%)=(((半導体裏面用フィルムの放置後の重量)−(半導体裏面用フィルムの放置前の重量))/(半導体裏面用フィルムの放置前の重量))×100
実施例及び比較例で作製した半導体裏面用フィルムA〜Fを、温度250℃の乾燥機に1時間放置して、放置前後の重量を測定し、下記式から重量減少率(重量%)を算出した。
重量減少率(重量%)=(((半導体裏面用フィルムの放置前の重量)−(半導体裏面用フィルムの放置後の重量))/(半導体裏面用フィルムの放置前の重量))×100
実施例1〜2及び比較例1〜2で作製したダイシングテープ一体型半導体裏面用フィルムについて、半導体裏面用フィルムとダイシングテープの粘着剤層との剥離力、ダイシング性、ピックアップ性、フリップチップボンディング性、ウエハ裏面のマーキング性、ウエハ裏面の外観性を、下記の評価又は測定方法により評価又は測定した。評価又は測定結果は表2に示した。
半導体裏面用フィルムとダイシングテープの粘着剤層との剥離力は、実施例1〜2及び比較例1〜2のダイシングテープ一体型半導体裏面用フィルムを、剥離試験機(商品名「オートグラフAGS−J」島津製作所社製)を用いて、温度23℃の条件下で、剥離角度:180°、引張速度:300mm/minの条件で、半導体裏面用フィルムをダイシングテープより(すなわち、ダイシングテープの粘着剤層より)引き剥がして(半導体裏面用フィルムとダイシングテープの粘着剤層との界面で剥離させて)、この引き剥がした時の荷重の最大荷重(測定初期のピークトップを除いた荷重の最大値)を測定し、この最大荷重を半導体裏面用フィルムとダイシングテープの粘着剤層と間の剥離力(ダイシングテープの粘着剤層の半導体裏面用フィルムに対する接着力)(接着力;N/20mm幅)を求めた。
実施例1〜2及び比較例1〜2のダイシングテープ一体型半導体裏面用フィルムを用いて、以下の要領で、実際に半導体ウエハのダイシングを行ってダイシング性を評価し、その後に剥離性の評価を行い、ダイシングテープ一体型半導体裏面用フィルムのダイシング性能とピックアップ性能を評価した。
研削装置:商品名「DFG−8560」ディスコ社製
半導体ウエハ:8インチ径(厚さ0.6mmから0.2mmに裏面研削)
(貼り合わせ条件)
貼り付け装置:商品名「MA−3000III」日東精機株式会社製
貼り付け速度計:10mm/min
貼り付け圧力:0.15MPa
貼り付け時のステージ温度:70℃
(ダイシング条件)
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000r/min
Z2;45,000r/min
カット方式:ステップカット
ウエハチップサイズ:10.0mm角
(半導体ウエハピックアップ条件)
ピックアップ装置:商品名「SPA−300」株式会社新川社製
ピックアップニードル本数:9本
ニードル突き上げ速度:20mm/s
ニードル突き上げ量 : 500μm
ピックアップ時間:1秒
ダイシングテープ エキスパンド量 : 3mm
各実施例又は各比較例に係るダイシングテープ一体型半導体裏面用フィルムを用いて、前記の<ダイシング性・ピックアップ性の評価方法>により得られた各実施例又は各比較例に係るチップ状ワークについて、チップ状ワークの表面(回路面)が、該回路面に対応した配線を備えた回路基板の表面に対向する形態で、チップ状ワークの回路面に形成されているバンプが、回路基板の接続パッドに被着された接合用の導電材(半田)と接触させて押圧しながら、温度を260℃まで上げて導電材を溶融させ、その後、室温まで冷却させることにより、チップ状ワークを回路基板に固定させて、半導体装置を作製した。この際のフリップチップボンディング性について、下記の評価基準により評価した。
○:問題なく、フリップチップボンディング方法により、実装できる
×:フリップチップボンディング方法により、実装できない
前記の<フリップチップボンディング性の評価方法>により得られた半導体装置におけるチップ状ワークの裏面(すなわち、半導体裏面用フィルムの最外層の表面)に、YAGレーザーによりレーザーマーキングを施し、該レーザーマーキングにより得られた情報(バーコード情報)について、下記の評価基準により、各実施例又は各比較例に係るダイシングテープ一体型半導体裏面用フィルムを用いて得られた半導体装置のマーキング性(レーザーマーキング性)を評価した。
○:無作為に選んだ成人10人中、レーザーマーキングにより得られた情報を良好に視認できると判断した人数が8人以上である
×:無作為に選んだ成人10人中、レーザーマーキングにより得られた情報を良好に視認できると判断した人数が7人以下である
各実施例に係るダイシングテープ一体型半導体裏面用フィルムを用いて、前記の<ダイシング性・ピックアップ性の評価方法>により得られた各実施例に係るチップ状ワークについて、該チップ状ワークの裏面の外観性を、下記の評価基準により目視により評価した。
○:チップ状ワークにおけるウエハ(シリコンウエハ)の裏面と半導体裏面用フィルムと間に剥離(浮き)が無い
×:チップ状ワークにおけるウエハ(シリコンウエハ)の裏面と半導体裏面用フィルムと間に剥離(浮き)がある
2 半導体裏面用フィルム
3 ダイシングテープ
31 基材
32 粘着剤層
4 半導体ウエハ(ワーク)
5 半導体チップ(チップ状ワーク)
51 半導体チップ5の回路面側に形成されているバンプ
6 被着体
61 被着体6の接続パッドに被着された接合用の導電材
Claims (6)
- 基材上に粘着剤層を有するダイシングテープと、該粘着剤層上に設けられたフリップチップ型半導体裏面用フィルムとを有するダイシングテープ一体型半導体裏面用フィルムであって、
前記ダイシングテープの粘着剤層と前記フリップチップ型半導体裏面用フィルムとの剥離力(温度:23℃、剥離角度:180°、引張速度:300mm/min)が、0.05N/20mm〜1.5N/20mmであることを特徴とするダイシングテープ一体型半導体裏面用フィルム。 - フリップチップ型半導体裏面用フィルムが着色されている請求項1記載のダイシングテープ一体型半導体裏面用フィルム。
- フリップチップ型半導体裏面用フィルムが、レーザーマーキング性を有する請求項1又は2記載のダイシングテープ一体型半導体裏面用フィルム。
- フリップチップ実装の半導体装置に用いられる請求項1〜3の何れかの項に記載のダイシングテープ一体型半導体裏面用フィルム。
- ダイシングテープ一体型半導体裏面用フィルムを用いた半導体装置の製造方法であって、
請求項1〜4の何れかの項に記載のダイシングテープ一体型半導体裏面用フィルムのフリップチップ型半導体裏面用フィルムにおけるウエハ接着層上にワークを貼着する工程と、
前記ワークをダイシングしてチップ状ワークを形成する工程と、
前記チップ状ワークを前記フリップチップ型半導体裏面用フィルムとともに、ダイシングテープの粘着剤層から剥離する工程と、
前記チップ状ワークを被着体にフリップチップボンディングにより固定する工程
とを具備することを特徴とする半導体装置の製造方法。 - フリップチップ実装の半導体装置であって、請求項1〜4の何れかの項に記載のダイシングテープ一体型半導体裏面用フィルムを用いて作製され、且つチップ状ワークの裏面に、ダイシングテープ一体型半導体裏面用フィルムのフリップチップ型半導体裏面用フィルムが貼着された構成を有していることを特徴とするフリップチップ実装の半導体装置。
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010253088A JP2011151362A (ja) | 2009-12-24 | 2010-11-11 | ダイシングテープ一体型半導体裏面用フィルム |
US12/976,112 US8692389B2 (en) | 2009-12-24 | 2010-12-22 | Dicing tape-integrated film for semiconductor back surface |
KR1020100133478A KR101823676B1 (ko) | 2009-12-24 | 2010-12-23 | 다이싱 테이프 일체형 반도체 이면용 필름 |
TW099145899A TWI545638B (zh) | 2009-12-24 | 2010-12-24 | 半導體背面用切晶帶一體膜 |
CN201010621812.XA CN102161869B (zh) | 2009-12-24 | 2010-12-24 | 半导体背面用切割带集成膜 |
CN201510486937.9A CN105086867B (zh) | 2009-12-24 | 2010-12-24 | 半导体背面用切割带集成膜 |
US14/182,543 US20140159254A1 (en) | 2009-12-24 | 2014-02-18 | Dicing tape-integrated film for semiconductor back surface |
KR1020180007792A KR20180042825A (ko) | 2009-12-24 | 2018-01-22 | 다이싱 테이프 일체형 반도체 이면용 필름 |
KR1020180007786A KR20180011300A (ko) | 2009-12-24 | 2018-01-22 | 다이싱 테이프 일체형 반도체 이면용 필름 |
KR1020180007801A KR20180042826A (ko) | 2009-12-24 | 2018-01-22 | 다이싱 테이프 일체형 반도체 이면용 필름 |
KR1020180132773A KR20180121855A (ko) | 2009-12-24 | 2018-11-01 | 다이싱 테이프 일체형 반도체 이면용 필름 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009292769 | 2009-12-24 | ||
JP2009292769 | 2009-12-24 | ||
JP2010253088A JP2011151362A (ja) | 2009-12-24 | 2010-11-11 | ダイシングテープ一体型半導体裏面用フィルム |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014037993A Division JP6377368B2 (ja) | 2009-12-24 | 2014-02-28 | ダイシングテープ一体型半導体裏面用フィルム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011151362A true JP2011151362A (ja) | 2011-08-04 |
Family
ID=44186476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010253088A Pending JP2011151362A (ja) | 2009-12-24 | 2010-11-11 | ダイシングテープ一体型半導体裏面用フィルム |
Country Status (5)
Country | Link |
---|---|
US (2) | US8692389B2 (ja) |
JP (1) | JP2011151362A (ja) |
KR (5) | KR101823676B1 (ja) |
CN (2) | CN105086867B (ja) |
TW (1) | TWI545638B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014135467A (ja) * | 2012-12-10 | 2014-07-24 | Nitto Denko Corp | ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置 |
WO2014157426A1 (ja) | 2013-03-27 | 2014-10-02 | リンテック株式会社 | 保護膜形成用複合シート |
KR20160037177A (ko) | 2013-08-01 | 2016-04-05 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
WO2016125835A1 (ja) * | 2015-02-05 | 2016-08-11 | リンテック株式会社 | 樹脂膜形成用複合シート、及び樹脂膜付きチップの製造方法 |
KR20170008749A (ko) | 2014-05-23 | 2017-01-24 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
KR20170044108A (ko) | 2014-08-22 | 2017-04-24 | 린텍 가부시키가이샤 | 보호막 형성용 시트 및 보호막이 형성된 반도체 칩의 제조 방법 |
JP2018019022A (ja) * | 2016-07-29 | 2018-02-01 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
KR20210130275A (ko) | 2013-08-01 | 2021-10-29 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4107417B2 (ja) * | 2002-10-15 | 2008-06-25 | 日東電工株式会社 | チップ状ワークの固定方法 |
KR100963675B1 (ko) * | 2008-03-14 | 2010-06-15 | 제일모직주식회사 | 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법 |
EP2671248A4 (en) * | 2011-02-01 | 2015-10-07 | Henkel Corp | ON A PRECUTED WAFER APPLIED FILM ON A DICING TAPE |
KR101960982B1 (ko) | 2011-02-01 | 2019-07-15 | 헨켈 아이피 앤드 홀딩 게엠베하 | 사전 절단되어 웨이퍼상에 도포된 언더필 필름 |
JP5820170B2 (ja) * | 2011-07-13 | 2015-11-24 | 日東電工株式会社 | 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム |
JP2013149737A (ja) * | 2012-01-18 | 2013-08-01 | Nitto Denko Corp | フリップチップ型半導体装置の製造方法 |
US9484260B2 (en) * | 2012-11-07 | 2016-11-01 | Semiconductor Components Industries, Llc | Heated carrier substrate semiconductor die singulation method |
US9136173B2 (en) * | 2012-11-07 | 2015-09-15 | Semiconductor Components Industries, Llc | Singulation method for semiconductor die having a layer of material along one major surface |
US9530718B2 (en) * | 2012-12-26 | 2016-12-27 | Intel Corporation | DBF film as a thermal interface material |
US9490173B2 (en) * | 2013-10-30 | 2016-11-08 | Infineon Technologies Ag | Method for processing wafer |
WO2015146936A1 (ja) * | 2014-03-24 | 2015-10-01 | リンテック株式会社 | 保護膜形成フィルム、保護膜形成用シート、ワークまたは加工物の製造方法、検査方法、良品と判断されたワーク、および良品と判断された加工物 |
MY184452A (en) * | 2016-03-31 | 2021-04-01 | Furukawa Electric Co Ltd | Tape for electronic device packaging |
US10373869B2 (en) | 2017-05-24 | 2019-08-06 | Semiconductor Components Industries, Llc | Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus |
WO2019058425A1 (ja) * | 2017-09-19 | 2019-03-28 | 日立化成株式会社 | 半導体装置製造用接着フィルム |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134689A (ja) * | 2002-10-15 | 2004-04-30 | Nitto Denko Corp | ダイシング・ダイボンドフィルム |
JP2004214288A (ja) * | 2002-12-27 | 2004-07-29 | Lintec Corp | チップ用保護膜形成用シート |
JP2004260190A (ja) * | 2004-02-27 | 2004-09-16 | Lintec Corp | チップ用保護膜形成用シート |
JP2006140348A (ja) * | 2004-11-12 | 2006-06-01 | Lintec Corp | マーキング方法および保護膜形成兼ダイシング用シート |
WO2008038345A1 (fr) * | 2006-09-27 | 2008-04-03 | Fujitsu Microelectronics Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
JP2008124141A (ja) * | 2006-11-09 | 2008-05-29 | Shin Etsu Chem Co Ltd | ダイシング・ダイボンド用接着フィルム |
JP2009130320A (ja) * | 2007-11-28 | 2009-06-11 | Furukawa Electric Co Ltd:The | チップ保護用フィルム |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7214424B2 (en) * | 1999-03-01 | 2007-05-08 | Nitto Denko Corporation | Heat-peelable pressure-sensitive adhesive sheet |
US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
JP3544362B2 (ja) * | 2001-03-21 | 2004-07-21 | リンテック株式会社 | 半導体チップの製造方法 |
JP2003141516A (ja) * | 2001-10-31 | 2003-05-16 | Matsushita Electric Ind Co Ltd | 虹彩撮像装置及び虹彩認証装置 |
US20030091817A1 (en) * | 2001-11-08 | 2003-05-15 | Nitto Denko Corporation | Pressure-sensitive adhesive members and processes for producing the same |
US20050224978A1 (en) * | 2002-06-24 | 2005-10-13 | Kohichiro Kawate | Heat curable adhesive composition, article, semiconductor apparatus and method |
JP2004063551A (ja) | 2002-07-25 | 2004-02-26 | Hitachi Chem Co Ltd | 半導体素子表面保護用フィルム及び半導体素子ユニット |
DE10235482B3 (de) | 2002-08-02 | 2004-01-22 | Süss Microtec Lithography Gmbh | Vorrichtung zum Fixieren dünner und flexibler Substrate |
JP4341343B2 (ja) | 2002-10-04 | 2009-10-07 | 日立化成工業株式会社 | 表面保護フィルム及びその製造方法 |
JP2004221169A (ja) | 2003-01-10 | 2004-08-05 | Hitachi Chem Co Ltd | 半導体素子保護材、及び半導体装置 |
JP4279177B2 (ja) | 2003-06-18 | 2009-06-17 | 古河電気工業株式会社 | 半導体ウエハダイシング−ダイボンド用粘接着テープ |
JP4275522B2 (ja) * | 2003-12-26 | 2009-06-10 | 日東電工株式会社 | ダイシング・ダイボンドフィルム |
KR20060126594A (ko) * | 2004-03-11 | 2006-12-07 | 닛토덴코 가부시키가이샤 | 가열 박리형 점착 시트 및 상기 가열 박리형 점착 시트를사용한 피착체의 가공 방법 |
JP4865312B2 (ja) | 2005-12-05 | 2012-02-01 | 古河電気工業株式会社 | チップ用保護膜形成用シート |
JP2007250970A (ja) | 2006-03-17 | 2007-09-27 | Hitachi Chem Co Ltd | 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法 |
JP4846406B2 (ja) | 2006-03-28 | 2011-12-28 | リンテック株式会社 | チップ用保護膜形成用シート |
JP2008006386A (ja) | 2006-06-29 | 2008-01-17 | Furukawa Electric Co Ltd:The | チップ用保護膜形成用シートによる保護膜形成方法。 |
JP2008066688A (ja) | 2006-08-11 | 2008-03-21 | Furukawa Electric Co Ltd:The | ウェハ加工用テープ |
JP2008144116A (ja) * | 2006-12-13 | 2008-06-26 | Nitto Denko Corp | 両面粘着シートおよび液晶表示装置 |
JP4999066B2 (ja) | 2006-12-20 | 2012-08-15 | 古河電気工業株式会社 | ウェハ加工用テープ |
JP2008166451A (ja) | 2006-12-27 | 2008-07-17 | Furukawa Electric Co Ltd:The | チップ保護用フィルム |
US7691225B2 (en) * | 2007-01-15 | 2010-04-06 | Nitto Denko Corporation | Thermal-release double-coated pressure-sensitive adhesive tape or sheet and method of processing adherend |
JP4618738B2 (ja) | 2007-08-24 | 2011-01-26 | 日東電工株式会社 | ダイシング・ダイボンドフィルム及び半導体チップの固定方法 |
JP5805367B2 (ja) * | 2009-01-30 | 2015-11-04 | 日東電工株式会社 | ダイシングテープ一体型ウエハ裏面保護フィルム |
-
2010
- 2010-11-11 JP JP2010253088A patent/JP2011151362A/ja active Pending
- 2010-12-22 US US12/976,112 patent/US8692389B2/en not_active Expired - Fee Related
- 2010-12-23 KR KR1020100133478A patent/KR101823676B1/ko active IP Right Grant
- 2010-12-24 TW TW099145899A patent/TWI545638B/zh active
- 2010-12-24 CN CN201510486937.9A patent/CN105086867B/zh active Active
- 2010-12-24 CN CN201010621812.XA patent/CN102161869B/zh active Active
-
2014
- 2014-02-18 US US14/182,543 patent/US20140159254A1/en not_active Abandoned
-
2018
- 2018-01-22 KR KR1020180007801A patent/KR20180042826A/ko active Search and Examination
- 2018-01-22 KR KR1020180007792A patent/KR20180042825A/ko active Search and Examination
- 2018-01-22 KR KR1020180007786A patent/KR20180011300A/ko active Search and Examination
- 2018-11-01 KR KR1020180132773A patent/KR20180121855A/ko not_active Application Discontinuation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004134689A (ja) * | 2002-10-15 | 2004-04-30 | Nitto Denko Corp | ダイシング・ダイボンドフィルム |
JP2004214288A (ja) * | 2002-12-27 | 2004-07-29 | Lintec Corp | チップ用保護膜形成用シート |
JP2004260190A (ja) * | 2004-02-27 | 2004-09-16 | Lintec Corp | チップ用保護膜形成用シート |
JP2006140348A (ja) * | 2004-11-12 | 2006-06-01 | Lintec Corp | マーキング方法および保護膜形成兼ダイシング用シート |
WO2008038345A1 (fr) * | 2006-09-27 | 2008-04-03 | Fujitsu Microelectronics Limited | Procédé de fabrication d'un dispositif à semi-conducteur |
JP2008124141A (ja) * | 2006-11-09 | 2008-05-29 | Shin Etsu Chem Co Ltd | ダイシング・ダイボンド用接着フィルム |
JP2009130320A (ja) * | 2007-11-28 | 2009-06-11 | Furukawa Electric Co Ltd:The | チップ保護用フィルム |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014135467A (ja) * | 2012-12-10 | 2014-07-24 | Nitto Denko Corp | ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置 |
JPWO2014157426A1 (ja) * | 2013-03-27 | 2017-02-16 | リンテック株式会社 | 保護膜形成用複合シート |
WO2014157426A1 (ja) | 2013-03-27 | 2014-10-02 | リンテック株式会社 | 保護膜形成用複合シート |
KR101570959B1 (ko) | 2013-03-27 | 2015-11-20 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
US10030174B2 (en) | 2013-03-27 | 2018-07-24 | Lintec Corporation | Composite sheet for forming protective film |
KR20160037177A (ko) | 2013-08-01 | 2016-04-05 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
KR20210130275A (ko) | 2013-08-01 | 2021-10-29 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
KR20170008749A (ko) | 2014-05-23 | 2017-01-24 | 린텍 가부시키가이샤 | 보호막 형성용 복합 시트 |
KR20170044108A (ko) | 2014-08-22 | 2017-04-24 | 린텍 가부시키가이샤 | 보호막 형성용 시트 및 보호막이 형성된 반도체 칩의 제조 방법 |
KR20170044652A (ko) | 2014-08-22 | 2017-04-25 | 린텍 가부시키가이샤 | 보호막 형성용 시트 및 보호막이 형성된 반도체 칩의 제조 방법 |
JPWO2016125835A1 (ja) * | 2015-02-05 | 2017-11-16 | リンテック株式会社 | 樹脂膜形成用複合シート、及び樹脂膜付きチップの製造方法 |
WO2016125835A1 (ja) * | 2015-02-05 | 2016-08-11 | リンテック株式会社 | 樹脂膜形成用複合シート、及び樹脂膜付きチップの製造方法 |
JP2018019022A (ja) * | 2016-07-29 | 2018-02-01 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105086867B (zh) | 2018-07-10 |
KR101823676B1 (ko) | 2018-01-30 |
CN102161869A (zh) | 2011-08-24 |
KR20180042826A (ko) | 2018-04-26 |
US8692389B2 (en) | 2014-04-08 |
TWI545638B (zh) | 2016-08-11 |
TW201131633A (en) | 2011-09-16 |
KR20110074473A (ko) | 2011-06-30 |
KR20180042825A (ko) | 2018-04-26 |
CN102161869B (zh) | 2015-09-09 |
KR20180121855A (ko) | 2018-11-09 |
KR20180011300A (ko) | 2018-01-31 |
US20140159254A1 (en) | 2014-06-12 |
US20110156280A1 (en) | 2011-06-30 |
CN105086867A (zh) | 2015-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5501938B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5456440B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5805367B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5456441B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5885325B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5249290B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5546985B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
JP2011151362A (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5456642B2 (ja) | フリップチップ型半導体裏面用フィルム | |
JP5580719B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5576188B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5641641B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
JP5705354B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP2016225496A (ja) | 半導体裏面用フィルム及びその用途 | |
JP2013149737A (ja) | フリップチップ型半導体装置の製造方法 | |
JP2011249738A (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
JP5384443B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
JP5978333B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5927249B2 (ja) | 半導体装置製造用フィルムを用いた半導体装置の製造方法 | |
JP6387047B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法 | |
JP5976857B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
JP5612747B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121127 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20130121 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20130212 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131203 |