TWI545638B - 半導體背面用切晶帶一體膜 - Google Patents

半導體背面用切晶帶一體膜 Download PDF

Info

Publication number
TWI545638B
TWI545638B TW099145899A TW99145899A TWI545638B TW I545638 B TWI545638 B TW I545638B TW 099145899 A TW099145899 A TW 099145899A TW 99145899 A TW99145899 A TW 99145899A TW I545638 B TWI545638 B TW I545638B
Authority
TW
Taiwan
Prior art keywords
film
back surface
semiconductor back
semiconductor
sensitive adhesive
Prior art date
Application number
TW099145899A
Other languages
English (en)
Other versions
TW201131633A (en
Inventor
高本尚英
松村健
志賀豪士
Original Assignee
日東電工股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日東電工股份有限公司 filed Critical 日東電工股份有限公司
Publication of TW201131633A publication Critical patent/TW201131633A/zh
Application granted granted Critical
Publication of TWI545638B publication Critical patent/TWI545638B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81007—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a permanent auxiliary member being left in the finished device, e.g. aids for holding or protecting the bump connector during or after the bonding process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

半導體背面用切晶帶一體膜
本發明係關於一種半導體背面用切晶帶一體膜。將一覆晶型半導體背面用膜用於保護一晶片成形工件(諸如，一半導體晶片)之一背面且增強強度。此外，本發明係關於一種使用該半導體背面用切晶帶一體膜之半導體器件及一種用於生產該器件之程序。
近來，已日益需要半導體器件及其封裝之薄化及小型化。因此，作為半導體器件及其封裝，已廣泛地利用如下半導體器件及其封裝：其中按半導體晶片(晶片成形工件)之電路面與基板之電極形成面相對置的形式將半導體晶片固定至基板(亦即，藉由覆晶接合生產之半導體晶片，或覆晶安裝式半導體器件)。在此半導體器件或其類似者中，在一些狀況下，用保護膜來保護半導體晶片(晶片成形工件)之背面以阻止半導體晶片之損壞(見(例如)專利文件1至10)。
專利文件1：JP-A-2008-166451
專利文件2：JP-A-2008-006386
專利文件3：JP-A-2007-261035
專利文件4：JP-A-2007-250970
專利文件5：JP-A-2007-158026
專利文件6：JP-A-2004-221169
專利文件7：JP-A-2004-214288
專利文件8：JP-A-2004-142430
專利文件9：JP-A-2004-072108
專利文件10：JP-A-2004-063551
然而，用於保護半導體晶片之背面之背面保護膜至藉由在切晶步驟中對半導體晶圓進行切晶獲得之半導體晶片之背面的附著導致添加用於該附著之步驟，使得步驟之數目增加，且成本及其類似者增加。此外，歸因於近年來之薄化，在一些狀況下，在切晶步驟之後的半導體晶片之拾取步驟中，半導體晶片可能會受到損壞。因此，需要在拾取步驟以前加強半導體晶圓或半導體晶片。
已考慮到前述問題而設計出本發明，且本發明之一目標係提供一種半導體背面用切晶帶一體膜，其能夠自半導體晶圓之切晶步驟至半導體晶片之覆晶接合步驟加以利用。此外，本發明之另一目標係提供一種半導體背面用切晶帶一體膜，其能夠在半導體晶圓之切晶步驟中展現極佳固持力、能夠在切晶步驟之後的拾取步驟中以極佳拾取屬性自切晶帶之壓敏性黏著層連同覆晶型半導體背面用膜一起剝落藉由切晶形成之半導體晶片，且進一步能夠在半導體晶片之覆晶接合步驟之後展現極佳外觀屬性。
作為用於解決上述習知問題之深入研究的結果，本發明之發明人已發現，當將覆晶型半導體背面用膜層壓於具有基底材料及壓敏性黏著層之切晶帶之壓敏性黏著層上以按一體方式形成切晶帶及覆晶型半導體背面用膜且另外將覆晶型半導體背面用膜與切晶帶之壓敏性黏著層之間的剝落力(或黏著力)設定於特定值時，可自半導體晶圓之切晶步驟至半導體晶片之覆晶接合步驟利用切晶帶及覆晶型半導體背面用膜係按一體方式形成之層壓物(半導體背面用切晶帶一體膜)，以及可在半導體晶圓之切晶步驟中展現極佳固持力、可在切晶步驟之後的拾取步驟中以極佳拾取屬性自切晶帶之壓敏性黏著層連同覆晶型半導體背面用膜一起剝落藉由切晶形成之半導體晶片，且可在半導體晶片之覆晶接合步驟之後展現極佳外觀屬性，藉此實現本發明。
即，本發明提供一種半導體背面用切晶帶一體膜，其包含：一切晶帶，其包含一基底材料及一形成於該基底材料上之壓敏性黏著層；及一覆晶型半導體背面用膜，其形成於該切晶帶之該壓敏性黏著層上，其中該切晶帶之該壓敏性黏著層與該覆晶型半導體背面用膜之間的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)為0.05 N/20 mm至1.5 N/20 mm。
如上，根據本發明之半導體背面用切晶帶一體膜係按如下形式形成：覆晶型半導體背面用膜與具有基底材料及壓敏性黏著層之切晶帶成一體，且切晶帶之壓敏性黏著層與覆晶型半導體背面用膜之間的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)為0.05 N/20 mm至1.5 N/20 mm。因此，藉由在對晶圓(半導體晶圓)進行切晶時將半導體背面用切晶帶一體膜附著至工件(半導體晶圓)上，可在固持工件的同時有效地對工件進行切晶。又，在工件經切晶以形成晶片成形工件(半導體晶片)之後，可容易以極佳拾取屬性自切晶帶之壓敏性黏著層連同覆晶型半導體背面用膜一起剝落晶片成形工件，且可容易獲得背面受保護晶片成形工件。此外，晶片成形工件具有極佳外觀屬性，此係因為覆晶型半導體背面用膜係以極佳緊密黏著性而附著至晶片成形工件之背面。不言而喻，因為晶片成形工件具有形成於背面上之覆晶型半導體背面用膜，所以背面之標記屬性良好。
此外，在根據本發明之半導體背面用切晶帶一體膜中，因為按如上文所提到之一體方式形成切晶帶及覆晶型半導體背面用膜，所以亦可在切晶步驟之前將切晶帶附著至半導體晶圓之背面時附著覆晶型半導體背面用膜，且因此，單獨地附著覆晶型半導體背面用膜之步驟(覆晶型半導體背面用膜附著步驟)並非必要。此外，在後續切晶步驟及拾取步驟中，因為覆晶型半導體背面用膜附著於半導體晶圓之背面或藉由切晶形成之半導體晶片之背面上，所以可有效地保護半導體晶圓或半導體晶片，且因此，可在切晶步驟或後續步驟(拾取步驟，等等)中抑制或防止半導體晶片之損壞。
在本發明中，覆晶型半導體背面用膜較佳地著色。當覆晶型半導體背面用膜著色時，不僅會改良雷射標記屬性，而且可容易將切晶帶與覆晶型半導體背面用膜相互區分，使得可增強可加工性及其類似者。
此外，覆晶型半導體背面用膜較佳地具有雷射標記屬性。本發明之半導體背面用切晶帶一體膜可合適地用於覆晶安裝式半導體器件。
本發明亦提供一種用於生產一半導體器件之程序，該程序包含：將一工件附著至上述半導體背面用切晶帶一體膜之覆晶型半導體背面用膜上；對該工件進行切晶以形成一晶片成形工件；自切晶帶之壓敏性黏著層連同該覆晶型半導體背面用膜一起剝落該晶片成形工件；及藉由覆晶接合將該晶片成形工件固定至一黏著物。
此外，本發明進一步提供一種覆晶安裝式半導體器件，其係使用上述半導體背面用切晶帶一體膜加以製造，該半導體器件包含一晶片成形工件，且覆晶型半導體背面用膜附著至該晶片成形工件之一背面。
因為按一體方式形成切晶帶及覆晶型半導體背面用膜，以及將切晶帶之壓敏性黏著層與覆晶型半導體背面用膜之間的剝落力設定於特定值，所以可自半導體晶圓之切晶步驟至半導體晶片之覆晶接合步驟利用本發明之半導體背面用切晶帶一體膜。具體言之，根據本發明之半導體背面用切晶帶一體膜可在半導體晶圓之切晶步驟中展現極佳固持力，可在切晶步驟之後的拾取步驟中以極佳拾取屬性自切晶帶之壓敏性黏著層連同覆晶型半導體背面用膜一起剝落藉由切晶形成之半導體晶片，且亦可在半導體晶片之覆晶接合步驟期間及之後展現極佳外觀屬性。此外，在覆晶接合步驟及其類似者中，因為用覆晶型半導體背面用膜來保護半導體晶片之背面，所以可有效地抑制或防止半導體晶片之破損、破裂、翹曲及其類似者。不言而喻，本發明之半導體背面用切晶帶一體膜可在除了自切晶步驟至半導體晶片之覆晶接合步驟之步驟以外的步驟中有效地展現其功能。
參看圖1描述本發明之一實施例，但本發明不限於此實施例。圖1為展示根據本發明的半導體背面用切晶帶一體膜之一實施例的橫截面示意圖。在圖1中，1為半導體背面用切晶帶一體膜(在下文中有時亦被稱作「切晶帶一體半導體背面保護膜」、「具有切晶帶之半導體背面用膜」或「具有切晶帶之半導體背面保護膜」)，2為覆晶型半導體背面用膜(在下文中有時亦被稱作「半導體背面用膜」或「半導體背面保護膜」)，3為切晶帶，31為基底材料，且32為壓敏性黏著層。
附帶言之，在本說明書之圖中，未給出對於描述不必要之部分，且存在為了使描述容易而藉由放大、縮小等等展示之部分。
如圖1所示，半導體背面用切晶帶一體膜1具有如下構造：半導體背面用膜2形成於切晶帶3之壓敏性黏著層32上，切晶帶3包括基底材料31及形成於基底材料31上之壓敏性黏著層32。半導體背面用膜2具有如下屬性：在23℃之溫度、180°之剝落角度及300 mm/min之拉伸速率的量測條件下，切晶帶3之壓敏性黏著層32與半導體背面用膜2之間的剝落力(黏著力或壓敏性黏著力)為0.05 N/20 mm至1.5 N/20 mm。在此方面，可在將半導體背面用膜2之表面(待附著至晶圓之背面的表面)附著至晶圓之背面以前的時期期間用分離器或其類似者保護該表面。
附帶言之，半導體背面用切晶帶一體膜可具有如下構造：半導體背面用膜形成於切晶帶之壓敏性黏著層上的整個表面上；或可具有如下構造：半導體背面用膜被部分地形成。舉例而言，如圖1所示，半導體背面用切晶帶一體膜可具有如下構造：半導體背面用膜在切晶帶之壓敏性黏著層上僅形成於半導體晶圓待附著至之部分上。
(覆晶型半導體背面用膜)
半導體背面用膜具有膜形狀。因為半導體背面用膜具有如下屬性：對切晶帶之壓敏性黏著層的剝落力(溫度：23℃；剝落角度：180°；拉引速率：300 mm/min)為0.05 N/20 mm至1.5 N/20 mm，所以在將附著於半導體背面用膜上之工件(半導體晶圓)切割成晶片形狀之切割處理步驟中，半導體背面用膜具有藉由緊密黏著至工件來支撐工件之功能，且因此可展現緊密黏著性，使得切割件不會散開。又，在切晶步驟之後的拾取步驟中，可容易自切晶帶連同半導體背面用膜一起剝落經切晶之晶片成形工件。此外，在拾取步驟之後(在自切晶帶連同半導體背面用膜一起剝落經切晶之晶片成形工件之後)，因為半導體背面用膜係以極佳緊密黏著性附著至晶片成形工件(半導體晶片)之背面，所以半導體背面用膜可具有保護晶片成形工件之背面且亦展現極佳外觀屬性之功能。不言而喻，晶片成形工件之背面之標記屬性亦良好。
如上文所提到，因為半導體背面用膜具有極佳標記屬性，所以可藉由利用通過半導體背面用膜之各種標記方法(諸如，印刷方法及雷射標記方法)來執行標記，以將諸如文字資訊及圖形資訊的各種種類之資訊賦予至晶片成形工件或使用晶片成形工件之半導體器件之非電路側上的面。當半導體背面用膜著色時，藉由控制著色之色彩，有可能以極佳可見性觀察到藉由標記賦予之資訊(例如，文字資訊及圖形資訊)。
詳言之，因為半導體背面用膜具有至半導體晶圓或半導體晶片之極佳緊密黏著性，所以不會觀察到起皺(lifting)或其類似者。又，因為半導體背面用膜可展現極佳外觀屬性，所以可獲得具有極佳附加價值外觀屬性之半導體器件。舉例而言，作為半導體器件，有可能藉由使用不同色彩而對半導體器件之產品進行分類。
附帶言之，作為半導體背面用膜，重要的是具有緊密黏著性，使得切割件在工件之切割處理時不會散開。
如上，半導體背面用膜不係用於將半導體晶片晶粒接合至諸如基板之黏著物，而是用於保護待覆晶安裝(或已經覆晶安裝)之半導體晶片之背面(非電路面)，且具有最適於該背面之功能及構造。在此方面，在將半導體晶片強固地黏著至諸如基板之黏著物之使用應用中待使用的晶粒接合膜為黏著層且係用囊封材料予以囊封，使得該膜不具有雷射標記層且亦不具有雷射標記屬性。因此，本發明中之半導體背面用膜具有不同於晶粒接合膜之功能或構造，且因此，不適合將該膜用作晶粒接合膜。
如上文所提到，在本發明中，重要的是使半導體背面用膜具有0.05 N/20 mm至1.5 N/20 mm的對切晶帶之壓敏性黏著層的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)。雖然半導體背面用膜對切晶帶之壓敏性黏著層的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)的上限可為1.5 N/20 mm或1.5 N/20 mm以下，但其較佳為1.2 N/20 mm或1.2 N/20 mm以下，且更佳為1 N/20 mm或1 N/20 mm以下。另一方面，雖然半導體背面用膜對切晶帶之壓敏性黏著層的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)的下限可為0.05 N/20 mm或0.05 N/20 mm以上，但其較佳為0.08 N/20 mm或0.08 N/20 mm以上，且更佳為0.1 N/20 mm或0.1 N/20 mm以上。因此，半導體背面用膜與切晶帶之壓敏性黏著層之間的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)可為0.08 N/20 mm至1.2 N/20 mm，且亦可為0.1 N/20 mm至1 N/20 mm。
附帶言之，在半導體背面用膜係由含有如下文所提到之熱固性樹脂之樹脂組合物形成的狀況下，熱固性樹脂通常處於未固化或部分固化狀態下，使得半導體背面用膜對切晶帶之壓敏性黏著層的剝落力通常為熱固性樹脂處於未固化或部分固化狀態下時之剝落力。
半導體背面用膜對切晶帶之壓敏性黏著層的剝落力(半導體背面用膜與切晶帶之壓敏性黏著層之間的剝落力)(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)為藉由如下方式量測之值(N/20 mm寬度)：形成具有形成於切晶帶之壓敏性黏著層上之半導體背面用膜的半導體背面用切晶帶一體膜，且藉由在半導體背面用膜與切晶帶之壓敏性黏著層之間的界面處使用剝落測定器(商標名：AUTOGRAPH AGS-J，由Shimadzu Corporation製造)在23℃之溫度、180°之剝落角度及300 mm/min之拉伸速率的條件下剝落半導體背面用膜。
半導體背面用膜對切晶帶之壓敏性黏著層的剝落力可藉由構成樹脂組分之種類及含量、交聯劑之種類及含量、填充劑之種類及含量以及其類似者控制。
在本發明中，半導體背面用膜可由樹脂組合物形成，且較佳地係由含有熱塑性樹脂及熱固性樹脂之樹脂組合物構成。在此方面，半導體背面用膜可由不使用熱固性樹脂之熱塑性樹脂組合物構成，或可由不使用熱塑性樹脂之熱固性樹脂組合物構成。
熱塑性樹脂之實例包括天然像膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、諸如6-耐綸及6,6-耐綸之聚醯胺樹脂、苯氧基樹脂、丙烯酸樹脂、諸如PET(聚對苯二甲酸伸乙酯)及PBT(聚對苯二甲酸丁二酯)之飽和聚酯樹脂、聚醯胺醯亞胺樹脂或碳氟化合物樹脂。可單獨地或按兩種或兩種以上種類之組合使用熱塑性樹脂。在此等熱塑性樹脂當中，僅含有少量離子雜質、具有高耐熱性且能夠保證半導體元件之可靠性的丙烯酸樹脂係較佳的。
丙烯酸樹脂不受特定限制，且其實例包括含有一種種類或兩種或兩種以上種類之丙烯酸或甲基丙烯酸之酯作為組分的聚合物，丙烯酸或甲基丙烯酸之直鏈或分支鏈烷基具有30個或30個以下碳原子，較佳地為4個至18個碳原子。即，在本發明中，丙烯酸樹脂具有亦包括甲基丙烯酸樹脂之寬泛意義。烷基之實例包括甲基、乙基、丙基、異丙基、正丁基、第三丁基、異丁基、戊基、異戊基、己基、庚基、2-乙基己基、辛基、異辛基、壬基、異壬基、癸基、異癸基、十一基、十二基(月桂基)、十三基、十四基、十八烷醯基及十八基。
此外，用於形成丙烯酸樹脂之其他單體(除了烷基具有30個或30個以下碳原子之丙烯酸或甲基丙烯酸之烷基酯以外的單體)不受特定限制，且其實例包括：含羧基單體，諸如，丙烯酸、甲基丙烯酸、丙烯酸羧乙酯、丙烯酸羧戊酯、衣康酸、順丁烯二酸、富馬酸及丁烯酸；酸酐單體，諸如，順丁烯二酸酐及衣康酸酐；含羥基單體，諸如，2-羥乙基(甲基)丙烯酸酯、2-羥丙基(甲基)丙烯酸酯、4-羥丁基(甲基)丙烯酸酯、6-羥己基(甲基)丙烯酸酯、8-羥辛基(甲基)丙烯酸酯、10-羥癸基(甲基)丙烯酸酯、12-羥月桂基(甲基)丙烯酸酯及(4-羥甲基環己基)-甲基丙烯酸酯；含磺酸單體，諸如，苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺基-2-甲基丙烷磺酸、(甲基)丙烯醯胺基丙烷磺酸、磺丙基(甲基)丙烯酸酯及(甲基)丙烯醯基氧萘磺酸；及含磷酸基單體，諸如，磷酸2-羥乙基丙烯醯酯。
可根據已知方法合成此等樹脂，或可使用市售產品。
此外，熱固性樹脂之實例包括環氧樹脂及酚樹脂，以及胺基樹脂、不飽和聚酯樹脂、聚胺基甲酸酯樹脂、聚矽氧樹脂及熱固性聚醯亞胺樹脂。可單獨地或按兩種或兩種以上種類之組合使用熱固性樹脂。作為熱固性樹脂，僅含有腐蝕半導體元件之少量離子雜質之環氧樹脂係合適的。另外，酚樹脂較佳地用作環氧樹脂之固化劑。
環氧樹脂不受特定限制，且舉例而言，可使用雙官能環氧樹脂或多官能環氧樹脂，諸如，雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、溴化雙酚A型環氧樹脂、氫化雙酚A型環氧樹脂、雙酚AF型環氧樹脂、聯苯型環氧樹脂、萘型環氧樹脂、茀型環氧樹脂、酚清漆型酚醛樹脂型環氧樹脂、鄰甲酚清漆型酚醛樹脂型環氧樹脂、三羥苯基甲烷型環氧樹脂或四苯酚乙烷型環氧樹脂，或諸如乙內醯脲型環氧樹脂、三縮水甘油異氰尿酸酯型環氧樹脂或縮水甘油胺型環氧樹脂之環氧樹脂。
作為環氧樹脂，在上文所例示之環氧樹脂當中，清漆型酚醛樹脂型環氧樹脂、聯苯型環氧樹脂、三羥苯基甲烷型環氧樹脂及四苯酚乙烷型環氧樹脂係較佳的。此係因為此等環氧樹脂富有與作為固化劑之酚樹脂的反應性，且在耐熱性及其類似者方面優越。
可根據已知方法合成環氧樹脂，或可使用市售產品。
此外，酚樹脂充當環氧樹脂之固化劑，且其實例包括：清漆型酚醛樹脂型酚樹脂，諸如，酚清漆型酚醛樹脂、酚芳烷基樹脂、甲酚清漆型酚醛樹脂、第三丁基酚清漆型酚醛樹脂及壬基酚清漆型酚醛樹脂；甲階酚醛樹脂型酚樹脂；及聚氧苯乙烯，諸如，聚對氧苯乙烯。可單獨地或按兩種或兩種以上種類之組合使用酚樹脂。在此等酚樹脂當中，酚清漆型酚醛樹脂及酚芳烷基樹脂係較佳的。此係因為可增強半導體器件之連接可靠性。
可根據已知方法合成酚樹脂，或可使用市售產品。
較佳地進行環氧樹脂對酚樹脂之混合比率，例如，使得酚樹脂中之羥基變為在環氧樹脂組分中每當量之環氧基0.5至2.0當量。其更佳地為0.8至1.2當量。亦即，當混合比率變得在該範圍外時，固化反應不會充分地進行，且環氧樹脂固化產物之特性傾向於惡化。
用於環氧樹脂及酚樹脂之熱固化加速催化劑不受特定限制，且可合適地選自已知熱固化加速催化劑且加以使用。可單獨地或按兩種或兩種以上種類之組合使用熱固化加速催化劑。作為熱固化加速催化劑，舉例而言，可使用基於胺之固化加速催化劑、基於磷之固化加速催化劑、基於咪唑之固化加速催化劑、基於硼之固化加速催化劑或基於磷-硼之固化加速催化劑。
在本發明中，半導體背面用膜特定較佳地係由含有環氧樹脂、酚樹脂及丙烯酸樹脂之樹脂組合物形成。因為此等樹脂僅含有少量離子雜質且具有高耐熱性，所以可保證半導體元件之可靠性。在此狀況下之混合比率不受特定限制，但舉例而言，環氧樹脂與酚樹脂之混合量可合適地選自以丙烯酸樹脂之100重量份計為10重量份至300重量份之範圍。
重要的是使半導體背面用膜具有至半導體晶圓之背面(非電路形成面)的緊密黏著性。具有緊密黏著性之此半導體背面用膜可(例如)由含有環氧樹脂之樹脂組合物形成。為了交聯，可將能夠在聚合物之分子鏈端處與官能基或其類似者反應之多官能化合物作為交聯劑添加至半導體背面用膜。歸因於此構造，可增強在高溫下之緊密黏著性屬性，且可達成耐熱性之改良。
交聯劑不受特定限制，且可使用已知交聯劑。具體言之，交聯劑之實例不僅包括基於異氰酸酯之交聯劑、基於環氧樹脂之交聯劑、基於三聚氰胺之交聯劑及基於過氧化物之交聯劑，而且包括基於脲之交聯劑、基於金屬醇鹽之交聯劑、基於金屬螯合劑之交聯劑、基於金屬鹽之交聯劑、基於碳化二亞胺之交聯劑、基於噁唑啉之交聯劑、基於氮丙啶之交聯劑及基於胺之交聯劑。作為交聯劑，基於異氰酸酯之交聯劑及基於環氧樹脂之交聯劑係合適的。可單獨地或按兩種或兩種以上種類之組合使用交聯劑。
基於異氰酸酯之交聯劑之實例包括：低碳脂族聚異氰酸酯，諸如，1,2-乙烯二異氰酸酯、1,4-丁烯二異氰酸酯及1,6-環己烷二異氰酸酯；脂環聚異氰酸酯，諸如，二異氰酸伸環戊酯、二異氰酸伸環戊酯、異佛爾酮二異氰酸酯、氫化甲苯二異氰酸酯及氫化二甲苯二異氰酸酯；及芳族聚異氰酸酯，諸如，2,4-甲苯二異氰酸酯、2,6-甲苯二異氰酸酯、4,4'-二苯基甲烷二異氰酸酯及二甲苯二異氰酸酯。此外，亦使用三羥甲基丙烷/甲苯二異氰酸酯三聚體加合物[商標名「COLONATE L」，由Nippon Polyurethane Industry Co.,Ltd.製造]、三羥甲基丙烷/環己烷二異氰酸酯三聚體加合物[商標名「COLONATE HL」，由Nippon Polyurethane Industry Co.,Ltd.製造]及其類似者。此外，基於環氧樹脂之交聯劑之實例包括N,N,N',N'-四縮水甘油間二甲苯二胺、二縮水甘油苯胺、1,3-雙(N,N-縮水甘油胺甲基)環己胺、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、異戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、脫水山梨糖醇聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、三縮水甘油-三(2-羥乙基)異氰尿酸酯、間苯二酚二縮水甘油酯及雙酚-S-二縮水甘油酯，以及在分子中具有兩個或兩個以上環氧基之基於環氧樹脂之樹脂。
待使用之交聯劑之量不受特定限制，且可視交聯之程度而定加以適當地選擇。具體言之，較佳的是使待使用之交聯劑之量(例如)以樹脂組分(聚合物組分)(特定言之，在分子鏈端處具有官能基之聚合物)之100重量份計為0.05重量份至7重量份。當交聯劑之量以聚合物組分之100重量份計為0.05重量份至7重量份時，可在高等級下展現緊密黏著性及內聚屬性。
在本發明中，代替交聯劑之使用或連同交聯劑之使用一起，亦有可能藉由用電子束、紫外光或其類似者之輻照來執行交聯處理。
(著色劑)
在本發明中，較佳的是使半導體背面用膜著色。如上，在半導體背面用膜著色之狀況(膜既不無色亦不透明之狀況)下，藉由著色展示之色彩不受特定限制，但(例如)較佳地為暗色，諸如，黑色、藍色或紅色，且黑色係更佳的。
在本發明中，暗色基本上意謂具有在L*a*b*色彩空間中所定義之L*的暗色，L*為60或60以下(0至60)，較佳地為50或50以下(0至50)，且更佳地為40或40以下(0至40)。
此外，黑色基本上意謂具有在L*a*b*色彩空間中所定義之L*的基於黑之色彩，L*為35或35以下(0至35)，較佳地為30或30以下(0至30)，且更佳地為25或25以下(0至25)。在此方面，在黑色中，可根據L*之值合適地選擇在L*a*b*色彩空間中所定義之a*及b*中之每一者。舉例而言，a*及b*兩者皆處於較佳地為-10至10、更佳地為-5至5且進一步較佳地為-3至3之範圍內(特定地為0或約0)。
在本發明中，可藉由用色差計(商標名「CR-200」，由Minolta Ltd製造；色差計)之量測來確定在L*a*b*色彩空間中所定義之L*、a*及b*。L*a*b*色彩空間為由國際照明委員會(CIE)在1976年推薦之色彩空間，且意謂被稱作CIE1976(L*a*b*)色彩空間之色彩空間。又，日本工業標準中以JIS Z8729定義L*a*b*色彩空間。
在半導體背面用膜之著色時，根據目標色彩，可使用著色劑。作為此著色劑，可合適地使用諸如黑色著色劑、藍色著色劑及紅色著色劑之各種暗色著色劑，且黑色著色劑係更合適的。著色劑可為顏料及染料中之任一者。可單獨地或按兩種或兩種以上種類之組合使用著色劑。在此方面，作為染料，有可能使用任何形式之染料，諸如，酸染料、反應性染料、直接染料、分散染料及陽離子染料。此外，亦關於顏料，其形式不受特定限制，且可在已知顏料當中加以合適地選擇及使用。
詳言之，當將染料用作著色劑時，染料變得處於其藉由在半導體背面用膜中之溶解而均質地或幾乎均質地分散之狀態下，使得可容易生產具有均質或幾乎均質色彩密度之半導體背面用膜(結果，半導體背面用切晶帶一體膜)。因此，當將染料用作著色劑時，半導體背面用切晶帶一體膜中之半導體背面用膜可具有均質或幾乎均質色彩密度，且可增強標記屬性及外觀屬性。
黑色著色劑不受特定限制，且可(例如)合適地選自無機黑色顏料及黑色染料。此外，黑色著色劑可為經混合有青色著色劑(藍綠著色劑)、洋紅色著色劑(紅紫著色劑)及黃色著色劑(黃著色劑)之著色劑混合物。可單獨地或按兩種或兩種以上種類之組合使用黑色著色劑。當然，可與除了黑以外之色彩的著色劑組合使用黑色著色劑。
黑色著色劑之特定實例包括碳黑(諸如，爐法碳黑、槽法碳黑、乙炔碳黑、熱碳黑或燈碳黑)、石墨(黑鉛)、氧化銅、二氧化錳、偶氮型顏料(諸如，甲亞胺偶氮黑)、苯胺黑、苝黑、鈦黑、花青黑、活性炭、鐵氧體(諸如，非磁性鐵氧體或磁性鐵氧體)、磁鐵、氧化鉻、氧化鐵、二硫化鉬、鉻錯合物、複合氧化物型黑顏料及蒽醌型有機黑顏料。
作為黑色著色劑，可利用：黑色染料，諸如，C.I.Solvent Black 3、7、22、27、29、34、43、70、C.I. Direct Black 17、19、22、32、38、51、71、C.I .Acid Black 1、2、24、26、31、48、52、107、109、110、119、154，及C.I. Disperse Black 1、3、10、24；黑色顏料，諸如，C.I. Pigment Black 1、7；及其類似者。
作為此等黑色著色劑，例如，商標名「Oil Black BY」、商標名「Oil Black BS」、商標名「Oil Black HBB」、商標名「Oil Black 803」、商標名「Oil Black 860」、商標名「Oil Black 5970」、商標名「Oil Black 5906」、商標名「Oil Black 5905」(由Orient Chemical Industries Co.,Ltd.製造)及其類似者係市售的。
除了黑色著色劑以外之著色劑之實例包括青色著色劑、洋紅色著色劑及黃色著色劑。
青色著色劑之實例包括：青色染料，諸如，C.I. Solvent Blue 25、36、60、70、93、95；C.I. Acid Blue 6及45；青色顏料，諸如，C.I. Pigment Blue 1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66；C.I. Vat Blue 4、60；及C.I. Pigment Green 7。
此外，在洋紅著色劑當中，洋紅色染料之實例包括:C.I. Solvent Red 1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122；C.I. Disperse Red 9；C.I. Solvent Violet 8、13、14、21、27；C.I. Disperse Violet 1；C.I. Basic Red 1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40；C.I. Basic Violet 1、3、7、10、14、15、21、25、26、27及28。
在洋紅色著色劑當中，洋紅色顏料之實例包括:C.I. Pigment Red 1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245；C.I. Pigment Violet 3、9、19、23、31、32、33、36、38、43、50；C.I. Vat Red 1、2、10、13、15、23、29及35。
此外，黃色著色劑之實例包括：黃色染料，諸如，C.I. Solvent Yellow 19、44、77、79、81、82、93、98、103、104、112及162；黃色顏料，諸如，C.I. Pigment Orange 31、43；C.I. Pigment Yellow 1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195；C.I. Vat Yellow 1、3及20。
可分別單獨地或按兩種或兩種以上種類之組合使用諸如青色著色劑、洋紅色著色劑及黃色著色劑之各種著色劑。在此方面，在使用諸如青色著色劑、洋紅色著色劑及黃色著色劑的兩種或兩種以上種類之各種著色劑的狀況下，此等著色劑之混合比率(或摻合比率)不受特定限制，且可根據每一著色劑之種類、目標色彩及其類似者加以合適地選擇。
附帶言之，在使用藉由混合青色著色劑、洋紅色著色劑及黃色著色劑形成之著色劑混合物作為黑色著色劑的狀況下，可單獨地或按兩種或兩種以上種類之組合使用此等著色劑。在混合墨水組合物中青色著色劑、洋紅色著色劑及黃色著色劑之混合比率(或摻合比率)不受特定限制，只要可展現基於黑之色彩(例如，在L*a*b*色彩空間中所定義之L*、a*及b*係在以上範圍內的基於黑之色彩)且可根據每一著色劑之類型及其類似者來合適地選擇基於黑之色彩即可。舉例而言，可在青色著色劑/洋紅色著色劑/黃色著色劑=10重量%至50重量%/10重量%至50重量%/10重量%至50重量%(較佳地為20重量%至40重量%/20重量%至40重量%/20重量%至40重量%)之範圍(相對於著色劑之總量)內合適地選擇在混合墨水組合物中青色著色劑、洋紅色著色劑及黃色著色劑之含量。
在形成半導體背面用膜之樹脂組合物(排除溶劑)中著色劑之含量可合適地選自0.1重量%至10重量%之範圍，且較佳地係選自0.5重量%至8重量%，且更佳地係選自1重量%至5重量%。
在此方面，可根據必要性將其他添加劑合適地摻合至半導體背面用膜中。除了填充劑、阻燃劑、矽烷偶合劑及離子捕獲劑以外，其他添加劑之實例亦包括增量劑、抗老化劑、抗氧化劑及界面活性劑。
填充劑可為無機填充劑及有機填充劑中之任一者，但無機填充劑係合適的。藉由摻合諸如無機填充劑之填充劑，可達成電導率至半導體背面用膜之賦予、半導體背面用膜之熱導率之改良、半導體背面用膜之彈性模數之控制，及其類似者。在此方面，半導體背面用膜可為導電或非導電的。無機填充劑之實例包括由以下各者構成之各種無機粉末：矽石；黏土；石膏；碳酸鈣；硫酸鋇；氧化鋁；氧化鈹；諸如碳化矽及氮化矽之陶瓷；諸如鋁、銅、銀、金、鎳、鉻、鉛、錫、鋅、鈀及焊料之金屬或合金；碳；及其類似者。可單獨地或按兩種或兩種以上種類之組合使用填充劑。特定言之，填充劑合適地為矽石，且更合適地為熔融矽石。無機填充劑之平均粒徑較佳地處於0.1 μm至80 μm之範圍內。可藉由雷射繞射型粒度分佈量測裝置來量測無機填充劑之平均粒徑。
填充劑(例如，無機填充劑)之摻合量以有機樹脂組分之總量之100重量份計較佳地為80重量份或80重量份以下(0重量份至80重量份)，且更佳地為0重量份至70重量份。
阻燃劑之實例包括三氧化二銻、五氧化二銻及溴化環氧樹脂。可單獨地或按兩種或兩種以上種類之組合使用阻燃劑。矽烷偶合劑之實例包括β-(3,4-環氧環己基)乙基三甲氧基矽烷、γ-縮水甘油氧基丙基三甲氧基矽烷及γ-縮水甘油氧基丙基甲基二乙氧基矽烷。可單獨地或按兩種或兩種以上種類之組合使用矽烷偶合劑。離子捕獲劑之實例包括水滑石及氫氧化鉍。可單獨地或按兩種或兩種以上種類之組合使用離子捕獲劑。
可(例如)藉由利用常用方法來形成半導體背面用膜，該方法包括混合諸如環氧樹脂之熱固性樹脂及/或諸如丙烯酸樹脂之熱塑性樹脂與可選溶劑及其他添加劑來製備樹脂組合物，接著將樹脂組合物形成至膜成形層。具體言之，可(例如)藉由以下方法來形成作為半導體背面用膜之膜成形層：包括將樹脂組合物塗覆於切晶帶之壓敏性黏著層上的方法；包括將樹脂組合物塗覆於適當分離器(諸如，剝離型紙)上以形成樹脂層且接著將樹脂層轉印(轉錄)於切晶帶之壓敏性黏著層上的方法；或其類似者。
在此方面，在半導體背面用膜係由含有諸如環氧樹脂之熱固性樹脂之樹脂組合物形成的狀況下，半導體背面用膜處於在將膜塗覆至半導體晶圓之前的階段時熱固性樹脂未固化或部分地固化之狀態下。在此狀況下，在將半導體背面用膜中之熱固性樹脂塗覆至半導體晶圓(具體言之，通常在覆晶接合步驟中使囊封材料固化之時間)之後，熱固性樹脂完全地或幾乎完全地固化。
如上，因為半導體背面用膜處於甚至當膜含有熱固性樹脂時熱固性樹脂仍未固化或部分地固化之狀態下，所以半導體背面用膜之凝膠分率不受特定限制，但(例如)合適地選自50重量%或50重量%以下(0重量%至50重量%)之範圍，且較佳地為30重量%或30重量%以下(0重量%至30重量%)，且更佳地為10重量%或10重量%以下(0重量%至10重量%)。可藉由以下量測方法來量測半導體背面用膜之凝膠分率。
<凝膠分率量測方法>
自半導體背面用膜取樣約0.1 g樣本且對樣本精確地稱重(樣本重量)，且在將樣本包封於網格型薄片中之後，將樣本在室溫下浸沒於約50 mL甲苯中達1週。其後，自甲苯中取出溶劑不溶物質(網格型薄片中之內含物)且將溶劑不溶物質在130℃下乾燥達約2小時，對在乾燥之後的溶劑不溶物質稱重(浸沒及乾燥後重量)，且接著，根據以下等式(a)來計算凝膠分率(重量%)。
凝膠分率(重量%)=[(浸沒及乾燥後重量)/(樣本重量)]×100　(a)
附帶言之，可藉由樹脂組分之種類及含量、交聯劑之種類及含量、加熱溫度及加熱時間以及其類似者來控制半導體背面用膜之凝膠分率。
在半導體背面用膜為膜成形物品且著色之狀況下，著色狀態不受特定限制。半導體背面用膜可為(例如)由含有熱塑性及/或熱固性樹脂之樹脂組合物及著色劑以及其類似者形成之膜成形物品，或可為具有如下構造之膜成形物品：由含有熱塑性樹脂及/或熱固性樹脂之樹脂組合物及其類似者形成之樹脂層與著色劑層被層壓。著色劑層較佳地係由著色劑及含有熱塑性樹脂及/或熱固性樹脂之樹脂組合物以及其類似者形成。
在此方面，在半導體背面用膜為樹脂層與著色劑層之層壓物的狀況下，在層壓形式下之半導體背面用膜較佳地具有一樹脂層、一著色劑層及另一樹脂層按此次序被層壓之形式。在此狀況下，著色劑層之兩側處的兩個樹脂層可為具有相同組合物之樹脂層，或可為具有不同組合物之樹脂層。
在本發明中，在半導體背面用膜為由含有諸如環氧樹脂之熱固性樹脂之樹脂組合物形成的膜成形物品的狀況下，可有效地展現至半導體晶圓之緊密黏著性。
附帶言之，因為在工件(半導體晶圓)之切晶步驟中使用切割水，所以在一些狀況下，半導體背面用膜吸收水分以具有正常狀態之水分含量或更多含量。當在維持此高水分含量的情況下執行覆晶接合時，水蒸氣保持處於半導體背面用膜與工件或其經處理本體(晶片成形工件)之間的緊密黏著界面，且在一些狀況下產生起皺。因此，作為半導體背面用膜，由具有高水分透明度之核心材料構成之層的存在擴散水蒸氣，且因此，有可能避免此問題。自此觀點而言，半導體背面用膜可為如下膜：其中由核心材料構成之層在其一表面或兩個表面處被層壓。核心材料之實例包括膜(例如，聚醯亞胺膜、聚酯膜、聚對苯二甲酸伸乙酯膜、聚萘二甲酸伸乙酯膜、聚碳酸酯膜，等等)、用玻璃纖維或塑膠非編織纖維加強之樹脂基板、矽基板及玻璃基板。
半導體背面用膜之厚度不受特定限制，但可(例如)合適地選自約2 μm至200 μm之範圍。在本發明中，半導體背面用膜之厚度較佳地為約4 μm至160 μm，更佳地為約6 μm至100 μm，且進一步更佳地為約10 μm至80 μm。半導體背面用膜可具有單層或層壓層之形式。在半導體背面用膜具有層壓層之形式的狀況下，作為層壓層形式，例如，可例示由晶圓黏著層及雷射標記層構成之層壓形式。此外，在晶圓黏著層與雷射標記層之間，可提供其他層(中間層、光屏蔽層、加強層、著色層、基底材料層、電磁波屏蔽層、導熱層、壓敏性黏著層，等等)。在此方面，晶圓黏著層為展現至晶圓之極佳緊密黏著性(黏著屬性)之層，及與晶圓之背面接觸之層。另一方面，雷射標記層為展現極佳雷射標記屬性之層，及在半導體晶片之背面之雷射標記時利用之層。
作為本發明中之半導體背面用膜，在23℃下之彈性模數(拉伸儲存彈性模數E')較佳地為1 GPa或1 GPa以上，更佳地為2 GPa或2 GPa以上，且進一步較佳地為3 GPa或3 GPa以上。當半導體背面用膜之彈性模數為1 GPa或1 GPa以上時，可在自切晶帶之壓敏性黏著層連同半導體背面用膜一起剝落晶片成形工件時抑制或防止半導體背面用膜至支撐件(例如，載體帶(carrier tape)中之頂部帶或底部帶)之附著，且接著，將半導體背面用膜置放於支撐件(例如，載體帶)上以執行輸送及其類似者。在此方面，在半導體背面用膜係由含有如上文所提到之熱固性樹脂之樹脂組合物形成的狀況下，熱固性樹脂通常處於未固化或部分固化狀態下，使得在23℃下半導體背面用膜之彈性模數為在熱固性樹脂未固化或部分地固化之狀態下的在23℃下之彈性模數。
藉由如下方式來確定在23℃下半導體背面用膜之彈性模數(拉伸儲存彈性模數E')：製備半導體背面用膜而不層壓至切晶帶上，且使用由Rheometrics Co. Ltd.製造之動態黏彈性量測裝置「Solid Analyzer RS A2」在規定溫度(23℃)下在氮氛圍下在樣本寬度為10 mm、樣本長度為22.5 mm、樣本厚度為0.2 mm、頻率為1 Hz且溫度升高速率為10℃/分鐘之條件下在拉伸模式下量測彈性模數；且所量測之彈性模數被視為拉伸儲存彈性模數E'之值。
可藉由樹脂組分(熱塑性樹脂及/或熱固性樹脂)之種類及含量、諸如矽石填充劑之填充劑之種類及含量以及其類似者來控制半導體背面用膜之彈性模數。
在可見光區域(波長：400 nm至800 nm)中半導體背面用膜之光透射率(可見光透射率)不受特定限制，但(例如)較佳地處於不大於20%(0%至20%)之範圍內，更佳地處於不大於10%(0%至10%)之範圍內，且尤其較佳地處於不大於5%(0%至5%)之範圍內。當在可見光區域中半導體背面用膜之光透射率不大於20%時，可見光透射通過半導體背面用膜且到達半導體晶片，藉此可減小對半導體晶片之不利影響。
可藉由構成半導體背面用膜之樹脂組分之種類及含量、著色劑(例如，顏料及染料)之種類及含量、填充劑之種類及含量以及其類似者來控制半導體背面用膜之可見光透射率(%)。
舉例而言，可按以下方式來計算可見光透射率(%)。亦即，製備具有20μm之厚度(平均厚度)的半導體背面用膜，而不層壓於切晶帶上。接下來，使用「ABSORPTION SPECTRO PHOTOMETER」(Shimadzu Corporation之商標名)用可見光來輻照半導體背面用膜。可見光具有400 nm至800 nm之波長。可根據以下表達式來計算已藉由此輻照透射通過半導體背面用膜之可見光之光強度。
可見光透射率(%)=[(在透射通過半導體背面用膜之後可見光之光強度)/(可見光之初始光強度)]×100光透射率(%)之前述計算方法亦可適用於厚度不為20 μm之半導體背面用膜之光透射率(%)的計算。具體言之，根據蘭伯特-比爾(Lambert-Beer)定律，可如下計算在20 μm之厚度之狀況下的吸收率A20。
A20=α×L20×C　(1)
(在該公式中，L20為光路長度，α為吸收率指數，C為樣本濃度。)
此外，可如下計算在X(μm)之厚度之狀況下的吸收率AX。
AX=α×LX×C　(2)
此外，可如下計算在20 μm之厚度之狀況下的吸收率A20。
A20=-log10T20　(3)
(在該公式中，T20為在20 μm之厚度之狀況下的光透射率。)
自以上公式(1)至(3)，可藉由以下公式表示吸收率AX。
AX=A20×(LX/L20)=-[log10(T20)]×(LX/L20)
因此，可如下計算在X μm之厚度之狀況下的光透射率TX(%)：
TX=10-Ax
其中AX=-[log10(T20)]×(LX/L20)。
又，在光透射率(%)之前述計算方法中半導體背面用膜之厚度經調節至20 μm的事實不會特定限制本發明之半導體背面用膜之厚度。「20 μm」之值為出於在量測時方便起見而使用之厚度。
在本發明中，半導體背面用膜較佳地具有低水分吸收率。具體言之，作為半導體背面用膜，當允許膜在85℃之溫度及85% RH之濕度的氛圍下停頓達168小時時之水分吸收率較佳地為1重量%或1重量%以下，且更佳地為0.8重量%或0.8重量%以下。藉由將半導體背面用膜之水分吸收率(在85℃之溫度及85% RH之濕度的氛圍下停頓達168小時之後)調節至1重量%或1重量%以下，可增強雷射標記屬性。
此外，舉例而言，可在回焊步驟中抑制或防止空隙之產生。可(例如)藉由改變待添加之無機填充劑之量來調節半導體背面用膜之水分吸收率。半導體背面用膜之水分吸收率(重量%)為自當允許膜在85℃之溫度及85% RH之濕度的氛圍下停頓達168小時時的重量改變所計算的值(見以下表達式)。在半導體背面用膜係由含有熱固性樹脂之樹脂組合物形成的狀況下，半導體背面用膜之水分吸收率為自當在熱固化之後允許膜在85℃之溫度及85% RH之濕度的氛圍下停頓達168小時時的重量改變所計算的值。
水分吸收率(重量%)=[{(在允許半導體背面用著色膜停頓之後的重量)-(在允許半導體背面用著色膜停頓之前的重量)}/(在允許半導體背面用著色膜停頓之前的重量)]×100
此外，在本發明中，半導體背面用膜較佳地具有小比率之揮發性物質。具體言之，作為半導體背面用膜，在250℃之溫度下加熱達1小時之後的重量減少比率較佳地為1重量%或1重量%以下，且更佳地為0.8重量%或0.8重量%以下。藉由將半導體背面用膜之重量減少比率(在250℃之溫度下加熱達1小時之後)調節至1重量%或1重量%以下，可增強雷射標記屬性。此外，舉例而言，可在回焊步驟中抑制或防止封裝中裂縫之產生。可(例如)藉由添加能夠減少在無鉛焊料回焊時之裂縫產生的無機物質(例如，諸如矽石或氧化鋁之無機填充劑)來調節半導體背面用膜之重量減少比率。半導體背面用膜之重量減少比率(重量%)為自當在250℃下加熱膜達1小時時之重量改變所計算的值(見以下表達式)。在半導體背面用膜係由含有熱固性樹脂之樹脂組合物形成的狀況下，半導體背面用膜之重量減少比率為自當在熱固化之後在250℃之溫度下加熱膜達1小時時之重量改變所計算的值。
重量減少比率(重量%)=[{(在允許半導體背面用膜停頓之前的重量)-(在允許半導體背面用膜停頓之後的重量)}/(在允許半導體背面用膜停頓之前的重量)]×100
半導體背面用膜較佳地受分離器(剝離型襯墊，圖中未展示)保護。分離器具有作為用於在實務上使用半導體背面用膜以前保護半導體背面用膜之保護材料的功能。此外，在將半導體背面用膜轉印至切晶帶之基底材料上之壓敏性黏著層時，可進一步將分離器用作支撐基底材料。當將工件附著至半導體背面用切晶帶一體膜之半導體背面用膜上時，剝落分離器。作為分離器，亦可使用聚乙烯或聚丙烯膜，以及塑膠膜(諸如，聚對苯二甲酸伸乙酯)、紙或表面經塗佈有釋放劑(諸如，基於氟之釋放劑或基於長鏈丙烯酸烷酯之釋放劑)之類似者。可藉由習知方法形成分離器。此外，分離器之厚度或其類似者不受特定限制。
(切晶帶)
切晶帶包括基底材料及形成於基底材料上之壓敏性黏著層。因此，切晶帶充分地具有基底材料與壓敏性黏著層被層壓之構造。基底材料(支撐基底材料)可用作壓敏性黏著層及其類似者之支撐材料。作為基底材料，舉例而言，可使用合適薄材料，例如，基於紙之基底材料，諸如，紙；基於纖維之基底材料，諸如，織物、非編織織物、毛氈及網狀物；基於金屬之基底材料，諸如，金屬箔及金屬板；塑膠基底材料，諸如，塑膠膜及薄片；基於橡膠之基底材料，諸如，橡膠薄片；發泡本體，諸如，發泡薄片；及其層壓物[基於塑膠之材料與其他基底材料之層壓物、塑膠膜(或薄片)相互層壓之層壓物，等等]。在本發明中，作為基底材料，可合適地使用諸如塑膠膜及薄片之塑膠基底材料。用於此等塑膠材料之原料之實例包括：烯烴樹脂，諸如，聚乙烯(PE)、聚丙烯(PP)及乙烯-丙烯共聚物；使用乙烯作為單體組分之共聚物，諸如，乙烯-乙酸乙烯酯共聚物(EVA)、離子鍵共聚物樹脂、乙烯-(甲基)丙烯酸共聚物及乙烯-(甲基)丙烯酸酯(無規、交替)共聚物；聚酯，諸如，聚對苯二甲酸伸乙酯(PET)、聚萘二甲酸伸乙酯(PEN)及聚對苯二甲酸丁二酯(PBT)；丙烯酸樹脂；聚氯乙烯(PVC)；聚胺基甲酸酯；聚碳酸酯；聚苯硫醚(PPS)；基於醯胺之樹脂，諸如，聚醯胺(耐綸)及全部芳族聚醯胺；聚醚醚酮(PEEK)；聚醯亞胺；聚醚醯亞胺；聚(二)氯亞乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；基於纖維素之樹脂；聚矽氧樹脂；及氟化樹脂。此外，作為基底材料之材料，亦可使用諸如以上樹脂中之每一者之交聯本體的聚合物。可單獨地或按兩種或兩種以上種類之組合使用此等原料。
在將塑膠基底材料用作基底材料之狀況下，可藉由伸展處理或其類似者來控制諸如伸長程度之變形屬性。
基底材料之厚度不受特定限制，且可視強度、可撓性、所欲使用目的及其類似者而定加以適當地選擇。舉例而言，厚度通常為1000 μm或1000 μm以下(例如，1 μm至1000 μm)，較佳地為10 μm至500 μm，進一步較佳地為20 μm至300 μm，且進一步較佳地為約30 μm至200 μm，但不限於此情形。在此方面，基底材料可具有單層形式及層壓層形式中之任一形式。
可將常用表面處理(例如，藉由化學或物理處理之氧化處理，諸如，鉻酸鹽處理、臭氧曝露、火焰曝露、至高電壓電震之曝露或離子化輻射處理；或用底塗劑之塗佈處理)應用於基底材料之表面上，以便增強與鄰近層之緊密黏著性、固持屬性，等等。
帶言之，在本發明之優勢及其類似者不受損害之範圍內，基底材料可含有各種添加劑(著色劑、填充劑、增塑劑、抗老化劑、抗氧化劑、界面活性劑、阻燃劑，等等)。
壓敏性黏著層係由壓敏性黏著劑形成且具有壓敏性黏著性。此壓敏性黏著劑不受特定限制，且可在已知壓敏性黏著劑當中加以合適地選擇。具體言之，作為壓敏性黏著劑，可在諸如以下各者之已知壓敏性黏著劑當中合適地選擇及使用具有上述特性之壓敏性黏著劑：丙烯酸壓敏性黏著劑；基於橡膠之壓敏性黏著劑；基於乙烯基烷基醚之壓敏性黏著劑；基於聚矽氧之壓敏性黏著劑；基於聚酯之壓敏性黏著劑；基於聚醯胺之壓敏性黏著劑；基於胺基甲酸酯之壓敏性黏著劑；基於氟之壓敏性黏著劑；基於苯乙烯-二烯嵌段共聚物之壓敏性黏著劑；及潛變特性改良壓敏性黏著劑，其中具有約200℃或200℃以下之熔點的可熱熔樹脂經混合至此等壓敏性黏著劑中(見(例如)JP-A-56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040等等，其中之每一者以引用的方式併入本文中)。此外，作為壓敏性黏著劑，亦可使用輻射可固化壓敏性黏著劑(或能量射線可固化壓敏性黏著劑)或熱可膨脹壓敏性黏著劑。可單獨地或按兩種或兩種以上種類之組合使用壓敏性黏著劑。
在本發明中，作為壓敏性黏著劑，可合適地使用丙烯酸壓敏性黏著劑及基於橡膠之壓敏性黏著劑，且特定言之，丙烯酸壓敏性黏著劑係合適的。作為丙烯酸壓敏性黏著劑，可提到如下丙烯酸壓敏性黏著劑：其中將使用一種或兩種或兩種以上種類之烷基(甲基)丙烯酸酯作為單體組分的丙烯酸聚合物(均聚物或共聚物)用作基底聚合物。
在丙烯酸壓敏性黏著劑中烷基(甲基)丙烯酸酯之實例包括諸如以下各者之烷基(甲基)丙烯酸酯：乙基(甲基)丙烯酸酯、丙基(甲基)丙烯酸酯、異丙基(甲基)丙烯酸酯、丁基(甲基)丙烯酸酯、異丁基(甲基)丙烯酸酯、第二丁基(甲基)丙烯酸酯、第三丁基(甲基)丙烯酸酯、戊基(甲基)丙烯酸酯、己基(甲基)丙烯酸酯、庚基(甲基)丙烯酸酯、辛基(甲基)丙烯酸酯、2-乙基己基(甲基)丙烯酸酯、異辛基(甲基)丙烯酸酯、壬基(甲基)丙烯酸酯、異壬基(甲基)丙烯酸酯、癸基(甲基)丙烯酸酯、異癸基(甲基)丙烯酸酯、十一基(甲基)丙烯酸酯、十二基(甲基)丙烯酸酯、十三基(甲基)丙烯酸酯、十四基(甲基)丙烯酸酯、十五基(甲基)丙烯酸酯、十六基(甲基)丙烯酸酯、十七基(甲基)丙烯酸酯、十八基(甲基)丙烯酸酯、十九基(甲基)丙烯酸酯及二十基(甲基)丙烯酸酯。作為烷基(甲基)丙烯酸酯，烷基具有4個至18個碳原子之烷基(甲基)丙烯酸酯係合適的。附帶言之，烷基(甲基)丙烯酸酯之烷基可為直鏈或分支鏈的。
上述丙烯酸聚合物可含有對應於為了修改內聚力、耐熱性、交聯能力及其類似者之目的而可與烷基(甲基)丙烯酸酯聚合之其他單體組分(可共聚單體組分)的單元。此等可共聚單體組分之實例包括：含羧基單體，諸如，(甲基)丙烯酸(丙烯酸或甲基丙烯酸)、羧乙基丙烯酸酯、羧戊基丙烯酸酯、衣康酸、順丁烯二酸、富馬酸及丁烯酸；含酸酐基單體，諸如，順丁烯二酸酐及衣康酸酐；含羥基單體，諸如，羥乙基(甲基)丙烯酸酯、羥丙基(甲基)丙烯酸酯、羥丁基(甲基)丙烯酸酯、羥己基(甲基)丙烯酸酯、羥辛基(甲基)丙烯酸酯、羥癸基(甲基)丙烯酸酯、羥月桂基(甲基)丙烯酸酯及(4-羥甲基環己基)-甲基丙烯酸酯；含磺酸基單體，諸如，苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺基-2-甲基丙烷磺酸、(甲基)丙烯醯胺基丙烷磺酸、磺丙基(甲基)丙烯酸酯及(甲基)丙烯醯基氧萘磺酸；含磷酸基單體，諸如，磷酸2-羥乙基丙烯醯酯；基於(N-經取代)醯胺之單體，諸如，(甲基)丙烯醯胺、N,N-二甲基(甲基)丙烯醯胺、N-丁基(甲基)丙烯醯胺、N-羥甲基(甲基)丙烯醯胺及N-羥甲基丙烷(甲基)丙烯醯胺；基於胺基烷基(甲基)丙烯酸酯之單體，諸如，胺基乙基(甲基)丙烯酸酯、N,N-二甲基胺基乙基(甲基)丙烯酸酯及第三丁基胺基乙基(甲基)丙烯酸酯；基於烷氧基烷基(甲基)丙烯酸酯之單體，諸如，甲氧基乙基(甲基)丙烯酸酯及乙氧基乙基(甲基)丙烯酸酯；氰基丙烯酸酯單體，諸如，丙烯腈及甲基丙烯腈；含環氧基丙烯酸單體，諸如，縮水甘油基(甲基)丙烯酸酯；基於苯乙烯之單體，諸如，苯乙烯及α-甲基苯乙烯；基於乙烯酯之單體，諸如，乙酸乙烯酯及丙酸乙烯酯；基於烯烴之單體，諸如，異戊二烯、丁二烯及異丁二烯；基於乙烯醚之單體，諸如，乙烯醚；含氮單體，諸如，N-乙烯吡咯啶酮、甲基乙烯吡咯啶酮、乙烯吡啶、乙烯哌啶酮、乙烯嘧啶、乙烯哌嗪、乙烯吡嗪、乙烯吡咯、乙烯咪唑、乙烯噁唑、乙烯嗎啉、N-乙烯羧酸醯胺及N-乙烯己內醯胺；基於順丁烯二醯亞胺之單體，諸如，N-環己基順丁烯二醯亞胺、N-異丙烷順丁烯二醯亞胺、N-月桂基順丁烯二醯亞胺及N-苯基順丁烯二醯亞胺；基於衣康醯亞胺之單體，諸如，N-甲基衣康醯亞胺、N-乙基衣康醯亞胺、N-丁基衣康醯亞胺、N-辛基衣康醯亞胺、N-2-乙基己基衣康醯亞胺、N-環己基衣康醯亞胺及N-月桂基衣康醯亞胺；基於丁二醯亞胺之單體，諸如，N-(甲基)丙烯醯氧基亞甲基丁二醯亞胺、N-(甲基)丙烯醯基-6-氧基六亞甲基丁二醯亞胺及N-(甲基)丙烯醯基-8-氧基八亞甲基丁二醯亞胺；基於乙二醇之丙烯酸酯單體，諸如，聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯及甲氧基聚丙二醇(甲基)丙烯酸酯；基於丙烯酸酯之單體，其具有雜環、鹵素原子、矽原子或其類似者，諸如，四氫糠(甲基)丙烯酸酯、氟(甲基)丙烯酸酯及聚矽氧(甲基)丙烯酸酯；多官能單體，諸如，己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、異戊四醇二(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、異戊四醇三(甲基)丙烯酸酯、二異戊四醇六(甲基)丙烯酸酯、環氧丙烯酸酯、聚酯丙烯酸酯、丙烯酸胺基甲酸酯、二乙烯苯、丁基二(甲基)丙烯酸酯及己基二(甲基)丙烯酸酯；及其類似者。可單獨地或按兩種或兩種以上種類之組合使用此等可共聚單體組分。
在將輻射可固化壓敏性黏著劑(或能量射線可固化壓敏性黏著劑)用作壓敏性黏著劑之狀況下，輻射可固化壓敏性黏著劑(組合物)之實例包括將在聚合物側鏈或主鏈中具有自由基反應性碳-碳雙鍵之聚合物用作基底材料之內部型輻射可固化壓敏性黏著劑、將UV可固化單體組分或寡聚物組分摻合至壓敏性黏著劑中之輻射可固化壓敏性黏著劑，及其類似者。此外，在將熱可膨脹壓敏性黏著劑用作壓敏性黏著劑之狀況下，可提到含有壓敏性黏著劑及發泡劑(特定言之，熱可膨脹微球)之熱可膨脹壓敏性黏著劑；及其作為熱可膨脹壓敏性黏著劑之類似者。
在本發明中，在本發明之優勢不受損害之範圍內，壓敏性黏著層可含有各種添加劑(例如，增黏性樹脂、著色劑、增稠劑、增量劑、填充劑、增塑劑、抗老化劑、抗氧化劑、界面活性劑、交聯劑，等等)。
交聯劑不受特定限制，且可使用已知交聯劑。具體言之，作為交聯劑，不僅可提到基於異氰酸酯之交聯劑、基於環氧樹脂之交聯劑、基於三聚氰胺之交聯劑及基於過氧化物之交聯劑，而且可提到基於脲之交聯劑、基於金屬醇鹽之交聯劑、基於金屬螯合劑之交聯劑、基於金屬鹽之交聯劑、基於碳化二亞胺之交聯劑、基於噁唑啉之交聯劑、基於氮丙啶之交聯劑、基於胺之交聯劑及其類似者，且基於異氰酸酯之交聯劑及基於環氧樹脂之交聯劑係合適的。基於異氰酸酯之交聯劑及基於環氧樹脂之交聯劑之特定實例包括在關於半導體背面用膜之段落中特定例示之化合物(特定實例)。可單獨地或按兩種或兩種以上種類之組合使用交聯劑。附帶言之，交聯劑之量不受特定限制。
在本發明中，代替交聯劑之使用或連同交聯劑之使用一起，亦有可能藉由用電子束或紫外光之輻照來執行交聯處理。
可(例如)藉由利用常用方法(包括混合壓敏性黏著劑與可選溶劑及其他添加劑，且接著使混合物成形為類薄片層)來形成壓敏性黏著層。具體言之，可(例如)藉由以下方法來形成壓敏性黏著層：包括將含有壓敏性黏著劑與可選溶劑及其他添加劑之混合物塗覆於基底材料上的方法；包括將上述混合物塗覆於適當分離器(諸如，剝離型紙)上以形成壓敏性黏著層且接著將壓敏性黏著層轉印(轉錄)於基底材料上的方法；或其類似者。
壓敏性黏著層之厚度不受特定限制，且(例如)較佳地為約5 μm至300 μm，更佳地為5 μm至200 μm，進一步較佳地為5 μm至100 μm，且甚至更佳地為7 μm至50 μm。當壓敏性黏著層之厚度處於上述範圍內時，可展現適當壓敏性黏著力。壓敏性黏著層可為單層或多層。
此外，切晶帶之厚度(包括基底材料及壓敏性黏著層之整個帶之厚度)可(例如)選自6 μm至1300 μm之範圍，且較佳地為15 μm至700 μm，更佳地為25 μm至400 μm，且進一步較佳地為37 μm至250 μm。
附帶言之，在本發明中，可使半導體背面用切晶帶一體膜具有抗靜電功能。歸因於此構造，可防止電路歸因於在緊密黏著時(在黏著時)及在其剝落時靜電能量之產生或歸因於工件(半導體晶圓，等等)藉由靜電能量之充電而崩潰。可藉由諸如以下方法之適當方式來執行抗靜電功能之賦予：將抗靜電劑或導電物質添加至基底材料、壓敏性黏著層及半導體背面用膜之方法；或將由電荷轉移錯合物、金屬膜或其類似者構成之導電層提供至基底材料上之方法。作為此等方法，難以產生擔心改變半導體晶圓之品質之雜質離子的方法係較佳的。為了賦予電導率、改良熱導率及其類似者之目的而待摻合之導電物質(導電填充劑)之實例包括：銀、鋁、金、銅、鎳、導電合金或其類似者之球形、針形或片形金屬粉末；金屬氧化物，諸如，氧化鋁；非晶形碳黑；及石墨。然而，自不具有漏電之觀點而言，半導體背面用膜較佳地為非導電的。
在本發明中，可如上文所提到來製備及使用切晶帶，或可使用市售產品。
此外，半導體背面用切晶帶一體膜可按其被纏繞為輥之形式形成，或可按薄片(膜)被層壓之形式形成。舉例而言，在膜具有其被纏繞為輥之形式的狀況下，可根據需要在膜受分離器保護之狀態下將半導體背面用膜纏繞為輥，藉以可在膜被纏繞為輥之狀態或形式下將膜製備為半導體背面用切晶帶一體膜。在此方面，在半導體背面用切晶帶一體膜被纏繞為輥之狀態或形式下的半導體背面用切晶帶一體膜可藉由基底材料、形成於基底材料之一表面上的壓敏性黏著層、形成於壓敏性黏著層上之半導體背面用膜及形成於基底材料之另一表面上的可釋放處理層(後表面處理層)構成。
附帶言之，半導體背面用切晶帶一體膜之厚度(半導體背面用膜之厚度與由基底材料及壓敏性黏著層構成之切晶帶之厚度的總厚度)可(例如)選自8 μm至1500 μm之範圍，且其較佳地為20 μm至850 μm，更佳地為31 μm至500 μm，且進一步較佳地為47 μm至330 μm。
在半導體背面用切晶帶一體膜中，半導體背面用膜之厚度對切晶帶之壓敏性黏著層之厚度的比率不受特定限制，但就(半導體背面用膜之厚度)/(切晶帶之壓敏性黏著層之厚度)的比率而言，半導體背面用膜之厚度對切晶帶之壓敏性黏著層之厚度的比率可(例如)合適地選自150/5至3/100之範圍。該比率較佳地為100/5至3/50，且更佳地為60/5至3/40。當半導體背面用膜之厚度對切晶帶之壓敏性黏著層之厚度的比率處於上述範圍內時，可展現適當壓敏性黏著力，且可展現極佳切晶屬性及拾取屬性。
此外，在半導體背面用切晶帶一體膜中，半導體背面用膜之厚度對切晶帶之厚度(基底材料與壓敏性黏著層之總厚度)的比率不受特定限制，且就(半導體背面用膜之厚度)/(切晶帶之厚度)而言，半導體背面用膜之厚度對切晶帶之厚度(基底材料與壓敏性黏著層之總厚度)的比率可(例如)適當地選自150/50至3/500之範圍，且較佳地為100/50至3/300，且更佳地為60/50至3/150。當半導體背面用膜之厚度對切晶帶之厚度的比率處於150/50至3/500之範圍內時，拾取屬性良好，且可抑制或防止在切晶時側向殘餘物之產生。
如上，藉由控制在半導體背面用切晶帶一體膜中半導體背面用膜之厚度對切晶帶之壓敏性黏著層之厚度的比率或半導體背面用膜之厚度對切晶帶之厚度(基底材料與壓敏性黏著層之總厚度)的比率，可改良在切晶步驟時之切晶屬性、在拾取步驟時之拾取屬性及其類似者，且可自半導體晶圓之切晶步驟至半導體晶片之覆晶接合步驟有效地利用半導體背面用切晶帶一體膜。
(半導體背面用切晶帶一體膜之生產方法)
描述本發明的半導體背面用切晶帶一體膜之生產方法，同時將半導體背面用切晶帶一體膜1用作一實例。首先，可藉由習知膜形成方法來形成基底材料31。膜形成方法之實例包括壓光膜形成方法、在有機溶劑中之鑄造方法、在緊密密封系統中之脹大擠壓方法、T字模擠壓方法、共擠壓方法及乾燥層壓方法。
接下來，藉由將壓敏性黏著組合物塗覆至基底材料31上，接著進行乾燥(根據需要，藉由在加熱下之交聯)，形成壓敏性黏著層32。塗覆方法之實例包括滾塗、篩網塗佈及凹板印刷式塗佈。在此方面，可將壓敏性黏著組合物直接塗覆至基底材料31上以在基底材料31上形成壓敏性黏著層32，或可將壓敏性黏著組合物塗覆至剝離型紙或表面已經受可釋放處理以形成壓敏性黏著層之類似者上，其接著經轉印至基底材料31上以在基底材料31上形成壓敏性黏著層32。因此，藉由在基底材料31上形成壓敏性黏著層32來製備切晶帶3。
另一方面，藉由將用於形成半導體背面用膜2之形成材料塗覆至剝離型紙上以在乾燥之後具有規定厚度且在規定條件下進一步乾燥(在熱固化必要之狀況下，根據需要執行加熱處理及乾燥)來形成塗佈層。藉由將塗佈層轉印至壓敏性黏著層32上而將半導體背面用膜2形成於壓敏性黏著層32上。在此方面，藉由將用於形成半導體背面用膜2之形成材料直接塗覆至壓敏性黏著層32上，接著在規定條件下乾燥(在熱固化必要之狀況下，根據需要執行加熱處理及乾燥)，亦可將半導體背面用膜2形成於壓敏性黏著層32上。因此，可獲得根據本發明之半導體背面用切晶帶一體膜1。附帶言之，在形成半導體背面用膜2時執行熱固化之狀況下，重要的是在使得達成部分固化之程度上執行熱固化，但較佳地，不執行熱固化。
可在生產半導體器件(包括覆晶接合步驟)時合適地使用本發明之半導體背面用切晶帶一體膜。即，在生產覆晶安裝式半導體器件時使用本發明之半導體背面用切晶帶一體膜，且因此，在將半導體背面用切晶帶一體膜之半導體背面用膜附著至半導體晶片之背面的條件或形式下生產覆晶安裝式半導體器件。因此，本發明之半導體背面用切晶帶一體膜可用於覆晶安裝式半導體器件(在藉由覆晶接合方法將半導體晶片固定至諸如基板之黏著物的狀態或形式下的半導體器件)。
(半導體晶圓)
工件(半導體晶圓)不受特定限制，只要其為已知或常用半導體晶圓且可在由各種材料製成之半導體晶圓當中加以適當地選擇及使用即可。在本發明中，作為半導體晶圓，可合適地使用矽晶圓。
(半導體器件之生產程序)
本發明之用於生產半導體器件之程序不受特定限制，只要其為用於生產使用上述半導體背面用切晶帶一體膜之半導體器件之程序即可。舉例而言，可提到包括以下步驟之生產程序及類似程序：將工件附著至半導體背面用切晶帶一體膜之半導體背面用膜之步驟(安裝步驟)；對工件進行切晶以形成晶片成形工件之步驟(切晶步驟)；自切晶帶之壓敏性黏著層連同半導體背面用膜一起剝落晶片成形工件之步驟(拾取步驟)；及藉由覆晶接合將晶片成形工件固定至黏著物之步驟(覆晶接合步驟)。
更具體言之，作為用於生產半導體器件之程序，舉例而言，在適當地剝去視情況提供於半導體背面用膜上之分離器之後，可藉由使用本發明之半導體背面用切晶帶一體膜來生產半導體器件，如下。在下文中，參看圖2A至圖2D，描述該程序，同時將使用半導體背面用切晶帶一體膜1之狀況用作一實例。
圖2A至圖2D為展示本發明的用於生產使用半導體背面用切晶帶一體膜之半導體器件之程序之一實施例的橫截面示意圖。在圖2A至圖2D中，4為工件(半導體晶圓)，5為晶片成形工件(半導體晶片)，51為形成於半導體晶片5之電路面處的凸塊，6為黏著物，61為黏著至黏著物6之連接墊的結合用導電材料，且如上文所提到，1、2、3、31及32分別為半導體背面用切晶帶一體膜、半導體背面用膜、切晶帶、基底材料及壓敏性黏著層。
(安裝步驟)
首先，如圖2A所示，將半導體晶圓(工件)4附著(壓接)至半導體背面用切晶帶一體膜1中之半導體背面用膜2上以藉由緊密黏著及固持來固定半導體晶圓(安裝步驟)。通常在用諸如按壓輥之按壓構件進行按壓的同時執行本步驟。
(切晶步驟)
接下來，如圖2B所示，對半導體晶圓4進行切晶。因此，將半導體晶圓4切割成規定尺寸且個別化(形成為小件)以生產半導體晶片(晶片成形工件)5。舉例而言，根據正常方法自半導體晶圓4之電路面側執行切晶。此外，本步驟可採用(例如)被稱作充分切割(full-cut)之切割方法，其形成到達半導體背面用切晶帶一體膜1之狹縫。在本發明中，重要的是在切晶步驟中充分地切割(完全地切割)工件。在此時，重要的是在完全地切割半導體背面用膜的同時連同半導體背面用膜一起對工件進行切晶。即，重要的是使本步驟為藉由連同半導體背面用膜一起對工件進行切晶來形成晶片成形工件之步驟。在此方面，在連同半導體背面用膜一起對工件進行切晶時，可在狹縫不形成於切晶帶上之形式下或在狹縫亦至少部分地形成於切晶帶上(較佳地為部分地，使得不切割切晶帶)之形式下執行切晶。在本步驟中所使用之切晶裝置不受特定限制，且可使用習知裝置。另外，因為藉由具有半導體背面用膜之半導體背面用切晶帶一體膜1黏著及固定半導體晶圓4，所以可抑制晶片裂縫及飛晶(chip fly)，以及亦可抑制半導體晶圓4之損壞。在此方面，當半導體背面用膜2係由含有環氧樹脂之樹脂組合物形成時，可在切割表面處抑制或防止自半導體背面用膜產生黏著擠壓，甚至當藉由切晶來切割半導體背面用膜時仍是如此。結果，可抑制或防止切割表面自身之重新附著(阻斷)，且因此，可進一步方便地執行待在下文提到之拾取。
在使半導體背面用切晶帶一體膜膨脹之狀況下，可使用習知膨脹裝置來執行膨脹。膨脹裝置具有能夠將半導體背面用切晶帶一體膜向下推動通過切晶環之環形外環，及具有小於外環之直徑且支撐半導體背面用切晶帶一體膜之內環。歸因於膨脹步驟，有可能在待在下文提到之拾取步驟中防止經由相互接觸的鄰近半導體晶片之損壞。
(拾取步驟)
為了收集黏著及固定至半導體背面用切晶帶一體膜1之半導體晶片5，如圖2C所示來執行半導體晶片5之拾取以自切晶帶3連同半導體背面用膜2一起剝落半導體晶片5。拾取方法不受特定限制，且可採用習知各種方法。舉例而言，可提到如下方法：其包括用針將每一半導體晶片5自半導體背面用切晶帶一體膜1之基底材料31側向上推動，且用拾取裝置拾取所推動之半導體晶片5。在此方面，已在背面(亦被稱作非電路面、非電極形成面，等等)處用半導體背面用膜2保護所拾取之半導體晶片5。
(覆晶接合步驟)
如圖2D所示，藉由覆晶接合方法(覆晶安裝方法)將所拾取之半導體晶片5固定至諸如基板之黏著物。具體言之，按半導體晶片5之電路面(亦被稱作前面、電路圖案形成面、電極形成面，等等)與黏著物6相對置的形式根據常見方式將半導體晶片5固定至黏著物6。舉例而言，使形成於半導體晶片5之電路面處的凸塊51與附著至黏著物6之連接墊的結合用導電材料61(諸如，焊料)接觸，且在按壓下使導電材料熔融，藉以可保證半導體晶片5與黏著物6之間的電連接且可將半導體晶片5固定至黏著物6。在此方面，在將半導體晶片5固定至黏著物6時，重要的是預先洗滌半導體晶片5與黏著物6之對置面及間隙，且接著將囊封材料(諸如，囊封樹脂)填充至間隙中。
作為黏著物，可使用諸如引線框及電路板(諸如，佈線電路板)之各種基板。基板之材料不受特定限制，且可提到陶瓷基板及塑膠基板。塑膠基板之實例包括環氧樹脂基板、雙順丁烯二醯亞胺三嗪基板及聚醯亞胺基板。
在覆晶接合中，凸塊及導電材料之材料不受特定限制，且其實例包括焊料(合金)，諸如，基於錫-鉛之金屬材料、基於錫-銀之金屬材料、基於錫-銀-銅之金屬材料、基於錫-鋅之金屬材料及基於錫-鋅-鉍之金屬材料，以及基於金之金屬材料及基於銅之金屬材料。
附帶言之，在本步驟中，使導電材料熔融以連接在半導體晶片5之電路面側處的凸塊與在黏著物6之表面上的導電材料。在使導電材料熔融時之溫度通常為約260℃(例如，250℃至300℃)。可藉由用環氧樹脂或其類似者形成半導體背面用膜而使本發明之半導體背面用切晶帶一體膜具有能夠在覆晶接合步驟中承受高溫之耐熱性。
此外，在覆晶接合中待在洗滌半導體晶片5與黏著物6之間的對置面(電極形成面)及間隙時使用之洗滌液體不受特定限制，且液體可為有機洗滌液體或可為含水洗滌液體。本發明之半導體背面用切晶帶一體膜中之半導體背面用膜具有對洗滌液體之耐溶劑性，且實質上不具有至此等洗滌液體之溶解性。因此，如上文所提到，可將各種洗滌液體用作洗滌液體，且可藉由無需任何特殊洗滌液體之任何習知方法達成洗滌。
在本發明中，待在半導體晶片5與黏著物6之間的間隙之囊封時使用之囊封材料不受特定限制，只要該材料為具有絕緣屬性之樹脂(絕緣樹脂)且可在諸如囊封樹脂之已知囊封材料當中加以合適地選擇及使用即可。囊封樹脂較佳地為具有彈性之絕緣樹脂。囊封樹脂之實例包括含有環氧樹脂之樹脂組合物。作為環氧樹脂，可提到上文所例示之環氧樹脂。此外，除了環氧樹脂以外，由含有環氧樹脂之樹脂組合物構成的囊封樹脂亦可含有除了環氧樹脂以外之熱固性樹脂(諸如，酚樹脂)或熱塑性樹脂。附帶言之，可將酚樹脂用作環氧樹脂之固化劑，且作為此酚樹脂，可提到上文所例示之酚樹脂。
在用囊封樹脂之囊封步驟中，通常藉由加熱使囊封樹脂固化以達成囊封。在許多狀況下，通常在175℃下進行囊封樹脂之固化達60秒至90秒。然而，在本發明中，不限於此情形，舉例而言，可在165℃至185℃之溫度下執行固化達若干分鐘。在半導體背面用膜係由含有熱固性樹脂之樹脂組合物形成的狀況下，構成半導體背面用膜之熱固性樹脂可在囊封樹脂之固化時完全地或幾乎完全地固化。
半導體晶片5與黏著物6之間的間隙之距離通常為約30 μm至約300 μm。
在使用本發明之半導體背面用切晶帶一體膜所生產之半導體器件(覆晶安裝式半導體器件)中，因為半導體背面用膜附著於晶片成形工件之背面上，所以可以極佳可見性應用雷射標記。特定言之，可以極佳對比率應用標記，且因此，有可能以良好可見性觀察到藉由雷射標記應用的各種種類之資訊(文字資訊、圖形資訊，等等)。在雷射標記時，可利用已知雷射標記裝置。此外，作為雷射，有可能利用諸如氣體雷射、固態雷射及液體雷射之各種雷射。具體言之，作為氣體雷射，可不受特定限制地利用任何已知氣體雷射，但二氧化碳雷射(CO2雷射)及準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射，等等)係合適的。作為固態雷射，可不受特定限制地利用任何已知固態雷射，但YAG雷射(諸如，Nd:YAG雷射)及YVO4雷射係合適的。
因為使用本發明之半導體背面用切晶帶一體膜所生產之覆晶安裝式半導體器件為藉由覆晶安裝方法安裝之半導體器件，所以該器件相較於藉由晶粒接合安裝方法安裝之半導體器件具有薄化且小型化之形狀。因此，覆晶安裝式半導體器件可合適地用作各種電子器件及電子零件或其材料及部件。具體言之，作為利用本發明之覆晶安裝式半導體器件的電子器件，可提到所謂的「行動電話」及「PHS」、小尺寸電腦[例如，所謂的「PDA」(手持型終端機)、所謂的「筆記型尺寸個人電腦」、所謂的「Net Book(商標)」及所謂的「可戴式電腦」，等等]、具有「行動電話」與電腦成一體之形式的小尺寸電子器件、所謂的「Digital Camera(商標)」、所謂的「數位視訊相機」、小尺寸電視機、小尺寸遊戲機、小尺寸數位音訊播放器、所謂的「電子記事本」、所謂的「電子辭典」、用於所謂的「電子書」之電子器件終端機、諸如小尺寸數位型手錶之行動電子器件(攜帶型電子器件)及其類似者。不言而喻，亦可提到除了行動電子器件以外之電子器件(靜止型電子器件，等等)，例如，所謂的「桌上型個人電腦」、薄型電視機、用於記錄及再現之電子器件(硬碟記錄器、DVD播放器，等等)、投影儀、微機器及其類似者。此外，電子零件或用於電子器件及電子零件之材料及部件不受特定限制，且其實例包括用於各種記憶體器件(所謂的「記憶體」、硬碟，等等)之所謂的「CPU」及部件之零件。
實例
下文將詳細地以說明方式描述本發明之較佳實例。然而，在此等實例中所描述之材料、摻合量及其類似者不意欲將本發明之範疇僅限於彼等，除非另有敍述，且其僅僅為解釋性實例。此外，在每一實例中之份為重量標準，除非另有敍述。
實例1 <半導體背面用膜之製造>
將以100份具有丙烯酸乙酯及甲基丙烯酸甲酯作為主要組分之基於丙烯酸酯之聚合物(商標名「PARACRON W-197CM」，由Negami Chemical Industrial Co.,Ltd.製造)計為113份環氧樹脂(商標名「EPICOAT 1004」，由JER Co.,Ltd.製造)、121份酚樹脂(商標名「MILEX XLC-4L」，由Mitsui Chemicals,Inc.製造)、246份球形矽石(商標名「SO-25R」，由Admatechs Co.,Ltd.製造，平均粒徑：0.5 μm)、5份染料1(商標名「OIL GREEN 502」，由Orient Chemical Industries Co.,Ltd.製造)及5份染料2(商標名「OIL BLACK BS」，由Orient Chemical Industries Co.,Ltd.製造)溶解至甲基乙基酮中，以製備具有23.6重量%之固體濃度的樹脂組合物溶液。
將樹脂組合物溶液塗覆至可釋放處理膜上作為由具有50 μm之厚度之聚對苯二甲酸伸乙酯膜構成的剝離型襯墊(分離器)，其已經受聚矽氧釋放處理，且接著在130℃下乾燥達2分鐘以製造具有20 μm之厚度(平均厚度)的半導體背面用膜A。
<半導體背面用切晶帶一體膜之製造>
使用手墨輥將以上半導體背面用膜A附著於切晶帶(商標名「V-8-S」，由Nitto Denko Corporation製造；基底材料之平均厚度：65 μm，壓敏性黏著層之平均厚度：10 μm)之壓敏性黏著層上以製造半導體背面用切晶帶一體膜。
實例2 <半導體背面用膜之製造>
按與實例1中相同的方式製造具有20 μm之厚度(平均厚度)的半導體背面用膜A。
<半導體背面用切晶帶一體膜之製造>
使用手墨輥將以上半導體背面用膜A附著於切晶帶(商標名「V-8-T」，由Nitto Denko Corporation製造；基底材料之平均厚度：65 μm，壓敏性黏著層之平均厚度：10 μm)之壓敏性黏著層上以製造半導體背面用切晶帶一體膜。
比較實例1 <半導體背面用膜之製造>
按與實例1中相同的方式製造具有20 μm之厚度(平均厚度)的半導體背面用膜A。
<半導體背面用切晶帶一體膜之製造>
使用手墨輥將以上半導體背面用膜A附著於切晶帶(商標名「V-8-M」，由Nitto Denko Corporation製造；基底材料之平均厚度：65 μm，壓敏性黏著層之平均厚度：10 μm)之壓敏性黏著層上以製造半導體背面用切晶帶一體膜。
比較實例2 <半導體背面用膜之製造>
按與實例1中相同的方式製造具有20 μm之厚度(平均厚度)的半導體背面用膜A。
<切晶帶之製造>
在配備有冷卻管、氮入口管、溫度計及攪拌裝置之反應容器中置放86.4份2-丙烯酸乙基己酯、13.6份2-丙烯酸羥乙酯、0.2份過氧化苯甲醯及65份甲苯，且使整體在61℃下經受在氮流中之聚合處理達6小時以獲得丙烯酸聚合物A。
將14.6份2-甲基丙烯醯氧基乙基異氰酸酯添加至丙烯酸聚合物A，且使整體在50℃下經受在空氣流中之加成反應處理達48小時以獲得丙烯酸聚合物A'。
接著，將8份聚異氰酸酯化合物(商標名「COLONATE L」，由Nippon Polyurethane Industry Co.,Ltd.製造)及5份光聚合引發劑(商標名「IRGACURE 651」，由Ciba Specialty Chemicals製造)添加至100份丙烯酸聚合物A'以獲得壓敏性黏著組合物溶液A。
將壓敏性黏著組合物溶液A塗覆至PET剝離型襯墊(具有聚對苯二甲酸伸乙酯膜之一表面已經受聚矽氧處理之形式的剝離型襯墊)之聚矽氧處理面上，且接著在120℃下乾燥達2分鐘以形成具有10 μm之厚度的壓敏性黏著層。接著，將聚烯烴膜附著至所形成之壓敏性黏著層上。聚烯烴膜具有100 μm之厚度，且包含先前形成於對應於框附著區域之部分上的用於屏蔽輻射射線之印刷層。其後，將聚烯烴膜附著之壓敏性黏著層在50℃下加熱達24小時以執行交聯處理，且進一步藉由Nitto Seiki Co.,Ltd.製造之紫外線輻照裝置(商標名「UM-810」)自聚烯烴膜側以20 mW/cm之照度用紫外光輻照，使得累積光量變為400 mJ/cm2，藉此製造切晶帶A。
<半導體背面用切晶帶一體膜之製造>
使用手墨輥將半導體背面用膜A附著於以上切晶帶A之壓敏性黏著層上以製造半導體背面用切晶帶一體膜。
附帶言之，在根據實例1及2之半導體背面用切晶帶一體膜中，半導體背面用膜之厚度(平均厚度)為20 μm。此外，關於切晶帶(商標名「V-8-S」及「V-8-T」，皆由Nitto Denko Corporation製造)，基底材料之厚度(平均厚度)為65 μm，壓敏性黏著層之厚度(平均厚度)為10 μm，且總厚度為75 μm。因此，在根據實例1及2之半導體背面用切晶帶一體膜中，半導體背面用膜之厚度對切晶帶之壓敏性黏著層之厚度的比率(半導體背面用膜之厚度/切晶帶之壓敏性黏著層之厚度；平均厚度之比率)為20/10，且半導體背面用膜之厚度對切晶帶之厚度(基底材料與壓敏性黏著層之總厚度)的比率(半導體背面用膜之厚度/切晶帶之厚度；平均厚度之比率)為20/75。
(半導體背面用膜之物理屬性之量測)
關於在實例及比較實例中所製備之半導體背面用切晶帶一體膜中之每一半導體背面用膜A，分別按以下方式量測可見光透射率(%)、水分吸收率(重量%)及重量減少比率(重量%)。以下表1中展示量測之結果。
<可見光透射率之量測方法>
使用「ABSORPTION SPECTRO PHOTOMETER」(商標名，由Shimadzu Corporation製造)而用可見光輻照在實例及比較實例中所製備之每一半導體背面用膜(平均厚度：20 μm)。將可見光之波長調節為400 nm至800 nm。根據以下表達式量測及計算已藉由此輻照而透射通過半導體背面用膜之可見光之光強度。
可見光透射率(%)=[(在透射通過半導體背面用膜之後可見光之光強度)/(可見光之初始光強度)]×100
<水分吸收率之量測方法>
允許在實例及比較實例中所製備之每一半導體背面用膜在85℃之溫度及85% RH之濕度的恆溫且恆濕之腔室中停頓達168小時。量測在停頓之前及之後的重量，且根據以下表達式計算水分吸收率(重量%)。
水分吸收率(重量%)=[{(在允許半導體背面用膜停頓之後的重量)-(在允許半導體背面用膜停頓之前的重量)}/(在允許半導體背面用膜停頓之前的重量)]×100
<重量減少比率之量測方法>
允許在實例及比較實例中所製備之每一半導體背面用膜在250℃之溫度下的乾燥機器中停頓達1小時。量測在停頓之前及之後的重量，且根據以下表達式計算重量減少比率(重量%)。
重量減少比率(重量%)=[{(在允許半導體背面用膜停頓之前的重量)-(在允許半導體背面用膜停頓之後的重量)}/(在允許半導體背面用膜停頓之前的重量)]×100
(評估)
關於在實例1及2以及比較實例1及2中所製造之每一半導體背面用切晶帶一體膜，藉由以下評估或量測方法評估或量測半導體背面用膜與切晶帶之壓敏性黏著層之間的剝落力、切晶屬性、拾取屬性、覆晶接合屬性、晶圓背面之標記屬性及晶圓背面之外觀屬性。表2中展示評估或量測之結果。
<半導體背面用膜與切晶帶之間的剝落力之量測方法>
關於半導體背面用膜與切晶帶之壓敏性黏著層之間的剝落力，藉由使用剝落測定器(商標名：「AUTOGRAPH AGS-J」，由Shimadzu Corporation製造)來量測在剝落時負載之最大負載(負載之最大值，已自其消除在量測開始時之峰頂)，在180°之剝落角度及300 mm/min之拉伸速率的條件下在23℃之溫度下自切晶帶(亦即，自切晶帶之壓敏性黏著層)剝落實例1及2以及比較實例1及2之每一半導體背面用切晶帶一體膜之半導體背面用膜(在半導體背面用膜與切晶帶之壓敏性黏著層之間的界面處剝落)，最大負載經確定為半導體背面用膜與切晶帶之壓敏性黏著層之間的剝落力(切晶帶之壓敏性黏著層至半導體背面用膜之黏著力)(黏著力：N/20 mm寬度)。
<切晶屬性/拾取屬性之評估方法>
在使用實例1及2以及比較實例1及2之每一半導體背面用切晶帶一體膜的情況下，藉由實際上對半導體晶圓進行切晶來評估切晶屬性，且接著評估剝落能力，因此評估半導體背面用切晶帶一體膜之切晶效能或拾取效能。
使半導體晶圓(直徑：8英吋，厚度：0.6 mm；矽鏡面晶圓)經受背面拋光處理，且將具有0.2 mm之厚度的鏡面晶圓用作工件。在自半導體背面用切晶帶一體膜剝落分離器之後，在70℃下藉由輥壓接將鏡面晶圓(工件)附著至半導體背面用膜上，且進一步執行切晶。在本文中，按充分切割執行切晶，以便為10平方毫米之晶片尺寸。在此方面，用於半導體晶圓研磨之條件、附著條件及切晶條件如下。
(用於半導體晶圓研磨之條件)
研磨裝置：商標名「DFG-8560」，由DISCO Corporation製造半導體晶圓：8英吋直徑(自0.6 mm之厚度研磨背面，以便直至為0.2 mm之厚度)
(附著條件)
附著裝置：商標名「MA-3000III」，由Nitto Seiki Co.,Ltd.製造
附著速度：10 mm/min
附著壓力：0.15 MPa
在附著時之級溫：70℃
(切晶條件)
切晶裝置：商標名「DFD-6361」，由DISCO Corporation製造
切晶環：「2-8-1」(由DISCO Corporation製造)
切晶速度：30 mm/sec
切晶刀：
Z1；「203O-SE 27HCDD」，由DISCO Corporation製造
Z2；「203O-SE 27HCBB」，由DISCO Corporation製造
切晶刀旋轉速度：
Z1；40,000 r/min
Z2；45,000 r/min
切割方法：步進切割
晶圓晶片尺寸：10.0平方毫米
在切晶中，確認鏡面晶圓(工件)是否牢固地固持於半導體背面用切晶帶一體膜上而不剝落以實現令人滿意的切晶。切晶被充分地執行之狀況經分級為「良好」，且切晶未被充分地執行之狀況經分級為「差」，因此評估切晶能力。
接下來，藉由用針將工件自半導體背面用切晶帶一體膜之切晶帶側向上推動而自切晶帶之壓敏性黏著層連同半導體背面用膜一起剝落藉由切晶獲得之晶片成形工件，藉以拾取在已用半導體背面用膜保護背面之狀態下的晶片成形工件。確定在此時晶片(總共400件)之拾取比率(%)以評估拾取屬性。因此，當拾取比率較靠近100%時，拾取屬性較佳。
此處，拾取條件如下。
(用於半導體晶圓之拾取條件)
拾取裝置：商標名「SPA-300」，由Shinkawa Co.,Ltd.製造
拾取針之數目：9根針
針之上推速度：20 mm/s
針之上推距離：500 μm
拾取時間：1秒
切晶帶膨脹量：3 mm
<用於覆晶接合屬性之評估方法>
在使用根據每一實例或比較實例之半導體背面用切晶帶一體膜的藉由上述<切晶屬性/拾取屬性之評估方法>獲得的根據每一實例或比較實例之晶片成形工件上，按晶片成形工件之表面(電路面)與電路板之擁有對應於電路面之佈線之表面相對置的形式使形成於晶片成形工件之電路面處的凸塊與附著至電路板之連接墊的結合用導電材料(焊料)接觸，且藉由將溫度升高至260℃使導電材料在壓力下熔融且接著冷卻至室溫，藉以將晶片成形工件固定至電路板以製造半導體器件。根據以下評估標準評估在此時之覆晶接合屬性。
(用於覆晶接合屬性之評估標準)
良好：可無麻煩地藉由覆晶接合方法達成安裝；
差：不能藉由覆晶接合方法達成安裝。
<用於晶圓背面之標記屬性之評估方法>
用YAG雷射將雷射標記應用於藉由上述<用於覆晶接合屬性之評估方法>獲得之半導體器件中晶片成形工件之背面(亦即，半導體背面用膜之最外層之表面)上。在藉由雷射標記獲得之資訊(條碼資訊)上，根據以下評估標準評估使用根據每一實例或比較實例之半導體背面用切晶帶一體膜所獲得之半導體器件之標記屬性(雷射標記屬性)。
(用於標記屬性之評估標準)
良好：判斷藉由雷射標記獲得之資訊令人滿意地可見的人數為在隨機選定之10個成年人當中的8個人或8個人以上；差：判斷藉由雷射標記獲得之資訊令人滿意地可見的人數為在隨機選定之10個成年人當中的7個人或7個人以下。
<用於晶圓背面之外觀屬性之評估方法>
在使用根據每一實例及比較實例之半導體背面用切晶帶一體膜的藉由上述<切晶屬性/拾取屬性之評估方法>獲得的根據每一實例或比較實例之晶片成形工件上，根據以下評估標準視覺上評估晶片成形工件之背面之外觀屬性。
<用於外觀屬性之評估標準>
良好：不會觀察到晶圓(矽晶圓)之背面與晶片成形工件中之半導體背面用膜之間的剝落(起皺)；
差：觀察到晶圓(矽晶圓)之背面與晶片成形工件中之半導體背面用膜之間的剝落(起皺)。
自表2，確認根據實例1及2中之每一者的半導體背面用切晶帶一體膜擁有處於極佳等級的作為切晶帶之功能且亦擁有處於極佳等級的作為半導體背面用膜之功能。
在根據本發明之半導體背面用切晶帶一體膜中，因為按一體方式形成切晶帶及半導體背面用膜以及切晶帶之壓敏性黏著層至半導體背面用膜之剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300 mm/min)為0.05 N/20 mm至1.5 N/20 mm，所以可自半導體晶圓之切晶步驟至半導體晶片之覆晶接合步驟利用半導體背面用切晶帶一體膜。即，在藉由覆晶接合方法生產半導體器件時，根據本發明之半導體背面用切晶帶一體膜可合適地用作擁有切晶帶及半導體背面用膜之兩個功能的半導體背面用切晶帶一體膜。
雖然本發明已詳細地且參考其特定實施例予以描述，但對熟習此項技術者而言將顯而易見，可在不脫離本發明之範疇的情況下在其中進行各種改變及修改。
本申請案係基於2009年12月24日申請之日本專利申請案第2009-292769號及2010年11月11日申請之日本專利申請案第2010-253088號，其全部內容在此係以引用的方式併入。
1．．．半導體背面用切晶帶一體膜
2．．．覆晶型半導體背面用膜
3．．．切晶帶
4．．．半導體晶圓(工件)
5．．．半導體晶片(晶片成形工件)
6．．．黏著物
31．．．基底材料
32．．．壓敏性黏著層
51．．．形成於半導體晶片5之電路面處的凸塊
61．．．黏著至黏著物6之連接墊的結合用導電材料
圖1為展示根據本發明的半導體背面用切晶帶一體膜之一實施例的橫截面示意圖；及
圖2A至圖2D為展示根據本發明的用於生產使用半導體背面用切晶帶一體膜之半導體器件之程序之一實施例的橫截面示意圖。
1．．．半導體背面用切晶帶一體膜
2．．．覆晶型半導體背面用膜
3．．．切晶帶
31．．．基底材料
32．．．壓敏性黏著層

Claims (6)

  1. 一種半導體背面保護用切晶帶一體膜，其包含：一切晶帶，其包含一基底材料及一提供於該基底材料上之壓敏性黏著層；及一覆晶型半導體背面保護用膜，其係提供於該壓敏性黏著層上，其中該切晶帶之該壓敏性黏著層與熱固化前之該覆晶型半導體背面保護用膜之間的剝落力(溫度：23℃；剝落角度：180°；拉伸速率：300mm/min)為0.05N/20mm至1.5N/20mm，該覆晶型半導體背面保護用膜係經黑色著色劑著色。
  2. 如請求項1之半導體背面保護用切晶帶一體膜，其中該覆晶型半導體背面保護用膜具有一雷射標記屬性。
  3. 如請求項1之半導體背面保護用切晶帶一體膜，其係用於一覆晶安裝式半導體器件。
  4. 如請求項2之半導體背面保護用切晶帶一體膜，其係用於一覆晶安裝式半導體器件。
  5. 一種用於生產一半導體器件之方法，該方法包含：將一工件附著至如請求項1至4中任一項之半導體背面保護用切晶帶一體膜之覆晶型半導體背面保護用膜上；對該工件進行切晶以形成一晶片成形工件；將該晶片成形工件連同該覆晶型半導體背面保護用膜一起自該切晶帶之壓敏性黏著層剝落；及藉由覆晶接合將該晶片成形工件固定至一黏著物。
  6. 一種覆晶安裝式半導體器件，其係使用如請求項1至4中任一項之半導體背面保護用切晶帶一體膜製造，該半導體器件包含一晶片成形工件，且該覆晶型半導體背面保護用膜附著至該晶片成形工件之一背面。
TW099145899A 2009-12-24 2010-12-24 半導體背面用切晶帶一體膜 TWI545638B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009292769 2009-12-24
JP2010253088A JP2011151362A (ja) 2009-12-24 2010-11-11 ダイシングテープ一体型半導体裏面用フィルム

Publications (2)

Publication Number Publication Date
TW201131633A TW201131633A (en) 2011-09-16
TWI545638B true TWI545638B (zh) 2016-08-11

Family

ID=44186476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099145899A TWI545638B (zh) 2009-12-24 2010-12-24 半導體背面用切晶帶一體膜

Country Status (5)

Country Link
US (2) US8692389B2 (zh)
JP (1) JP2011151362A (zh)
KR (5) KR101823676B1 (zh)
CN (2) CN105086867B (zh)
TW (1) TWI545638B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
KR100963675B1 (ko) * 2008-03-14 2010-06-15 제일모직주식회사 반도체 패키징용 복합기능 테이프 및 이를 이용한 반도체소자의 제조방법
EP2671249A4 (en) 2011-02-01 2015-10-07 Henkel IP & Holding GmbH FILLING FILM APPLIED TO A PRE-CUTTING WAFER
KR101997293B1 (ko) * 2011-02-01 2019-07-05 헨켈 아이피 앤드 홀딩 게엠베하 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
JP5820170B2 (ja) * 2011-07-13 2015-11-24 日東電工株式会社 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム
JP2013149737A (ja) * 2012-01-18 2013-08-01 Nitto Denko Corp フリップチップ型半導体装置の製造方法
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
US9136173B2 (en) 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
JP6077922B2 (ja) * 2012-12-10 2017-02-08 日東電工株式会社 ダイシングテープ一体型接着シート、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法、及び、半導体装置
US9530718B2 (en) * 2012-12-26 2016-12-27 Intel Corporation DBF film as a thermal interface material
CN105074878B (zh) * 2013-03-27 2017-08-04 琳得科株式会社 保护膜形成用复合片
SG11201600548SA (en) 2013-08-01 2016-02-26 Lintec Corp Protective film formation-use composite sheet
US20160176169A1 (en) 2013-08-01 2016-06-23 Lintec Corporation Protective Film Formation-Use Composite Sheet
US9490173B2 (en) * 2013-10-30 2016-11-08 Infineon Technologies Ag Method for processing wafer
SG11201607716PA (en) * 2014-03-24 2016-11-29 Lintec Corp Protection membrane forming film, protection membrane forming utilization sheet, production method and inspection method for workpiece or processed product, workpiece determined as adequate product, and processed product determined as adequate product
JP6319433B2 (ja) 2014-05-23 2018-05-09 リンテック株式会社 保護膜形成用複合シート
TWI712670B (zh) 2014-08-22 2020-12-11 日商琳得科股份有限公司 保護膜形成用片以及附有保護膜的晶片的製造方法
SG11201706309VA (en) * 2015-02-05 2017-09-28 Lintec Corp Resin-film forming composite sheet, and method of manufacturing chip having resin film
WO2017168829A1 (ja) * 2016-03-31 2017-10-05 古河電気工業株式会社 電子デバイスパッケージ用テープ
JP2018019022A (ja) * 2016-07-29 2018-02-01 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus
WO2019058425A1 (ja) * 2017-09-19 2019-03-28 日立化成株式会社 半導体装置製造用接着フィルム

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214424B2 (en) * 1999-03-01 2007-05-08 Nitto Denko Corporation Heat-peelable pressure-sensitive adhesive sheet
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2003141516A (ja) * 2001-10-31 2003-05-16 Matsushita Electric Ind Co Ltd 虹彩撮像装置及び虹彩認証装置
US20030091817A1 (en) * 2001-11-08 2003-05-15 Nitto Denko Corporation Pressure-sensitive adhesive members and processes for producing the same
US20050224978A1 (en) * 2002-06-24 2005-10-13 Kohichiro Kawate Heat curable adhesive composition, article, semiconductor apparatus and method
JP2004063551A (ja) 2002-07-25 2004-02-26 Hitachi Chem Co Ltd 半導体素子表面保護用フィルム及び半導体素子ユニット
DE10235482B3 (de) 2002-08-02 2004-01-22 Süss Microtec Lithography Gmbh Vorrichtung zum Fixieren dünner und flexibler Substrate
JP4341343B2 (ja) 2002-10-04 2009-10-07 日立化成工業株式会社 表面保護フィルム及びその製造方法
JP4107417B2 (ja) 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP2004221169A (ja) 2003-01-10 2004-08-05 Hitachi Chem Co Ltd 半導体素子保護材、及び半導体装置
JP4279177B2 (ja) 2003-06-18 2009-06-17 古河電気工業株式会社 半導体ウエハダイシング−ダイボンド用粘接着テープ
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4271597B2 (ja) * 2004-02-27 2009-06-03 リンテック株式会社 チップ用保護膜形成用シート
US7811647B2 (en) * 2004-03-11 2010-10-12 Nitto Denko Corporation Heat-peelable pressure-sensitive adhesive sheet and method for processing adherend using the heat-peelable pressure-sensitive adhesive sheet
JP4642436B2 (ja) * 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP4865312B2 (ja) 2005-12-05 2012-02-01 古河電気工業株式会社 チップ用保護膜形成用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008066688A (ja) 2006-08-11 2008-03-21 Furukawa Electric Co Ltd:The ウェハ加工用テープ
JP4992904B6 (ja) * 2006-09-27 2018-06-27 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2008124141A (ja) * 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム
JP2008144116A (ja) * 2006-12-13 2008-06-26 Nitto Denko Corp 両面粘着シートおよび液晶表示装置
JP4999066B2 (ja) 2006-12-20 2012-08-15 古河電気工業株式会社 ウェハ加工用テープ
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
US7691225B2 (en) * 2007-01-15 2010-04-06 Nitto Denko Corporation Thermal-release double-coated pressure-sensitive adhesive tape or sheet and method of processing adherend
JP4618738B2 (ja) 2007-08-24 2011-01-26 日東電工株式会社 ダイシング・ダイボンドフィルム及び半導体チップの固定方法
JP2009130320A (ja) * 2007-11-28 2009-06-11 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP5805367B2 (ja) * 2009-01-30 2015-11-04 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム

Also Published As

Publication number Publication date
JP2011151362A (ja) 2011-08-04
TW201131633A (en) 2011-09-16
US20110156280A1 (en) 2011-06-30
CN102161869B (zh) 2015-09-09
US8692389B2 (en) 2014-04-08
KR20180042826A (ko) 2018-04-26
CN102161869A (zh) 2011-08-24
KR101823676B1 (ko) 2018-01-30
KR20180042825A (ko) 2018-04-26
CN105086867A (zh) 2015-11-25
KR20110074473A (ko) 2011-06-30
KR20180121855A (ko) 2018-11-09
CN105086867B (zh) 2018-07-10
KR20180011300A (ko) 2018-01-31
US20140159254A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
TWI545638B (zh) 半導體背面用切晶帶一體膜
TWI479557B (zh) 覆晶型半導體背面用膜
TWI467644B (zh) 切晶帶一體型晶圓背面保護膜
TWI591150B (zh) 切晶帶一體型晶圓背面保護膜、半導體器件之製造方法、覆晶安裝半導體器件
TWI531632B (zh) 使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法
TWI445798B (zh) 覆晶型半導體背面用膜、半導體背面用切割帶一體膜、半導體元件之製造方法、及覆晶型半導體元件
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI489536B (zh) 覆晶型半導體背面用膜
TWI604003B (zh) 半導體背面用切晶帶一體膜
TWI647752B (zh) 半導體裝置製造用膜、半導體裝置製造用膜之製造方法及半導體裝置之製造方法
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
TWI444452B (zh) 半導體背面用切割帶一體膜
JP2013149737A (ja) フリップチップ型半導体装置の製造方法
TWI444453B (zh) 半導體背面保護用切割帶一體膜
JP6078581B2 (ja) 一体型フィルム、フィルム、半導体装置の製造方法および保護チップの製造方法