TWI460778B - 半導體背面用切晶帶一體膜及半導體裝置之製造方法 - Google Patents

半導體背面用切晶帶一體膜及半導體裝置之製造方法 Download PDF

Info

Publication number
TWI460778B
TWI460778B TW100123166A TW100123166A TWI460778B TW I460778 B TWI460778 B TW I460778B TW 100123166 A TW100123166 A TW 100123166A TW 100123166 A TW100123166 A TW 100123166A TW I460778 B TWI460778 B TW I460778B
Authority
TW
Taiwan
Prior art keywords
film
back surface
semiconductor
sensitive adhesive
semiconductor back
Prior art date
Application number
TW100123166A
Other languages
English (en)
Other versions
TW201205659A (en
Inventor
Goji Shiga
Naohide Takamoto
Fumiteru Asai
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Publication of TW201205659A publication Critical patent/TW201205659A/zh
Application granted granted Critical
Publication of TWI460778B publication Critical patent/TWI460778B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3164—Partial encapsulation or coating the coating being a foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8191—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]
    • Y10T428/24959—Thickness [relative or absolute] of adhesive layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Dicing (AREA)
  • Adhesive Tapes (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Description

半導體背面用切晶帶一體膜及半導體裝置之製造方法
本發明係關於半導體背面用切晶帶一體膜及半導體裝置之製造方法。該半導體背面用膜用於保護半導體元件(例如半導體晶片)之背面且用於提高其強度。
最近，已日益要求半導體裝置及其封裝之薄化及小型化。因此，作為半導體裝置及其封裝，已廣泛利用其中半導體元件(例如半導體晶片)藉助覆晶結合安裝(覆晶連接)於基板上之覆晶型半導體裝置。在該覆晶連接中，將半導體晶片以其中該半導體晶片之電路面與基板之電極形成面相對之形式固定至該基板。在此一半導體裝置或類似裝置中，可存在半導體晶片之背面由保護膜保護以防止半導體晶片損壞或諸如此類之情形(參見，專利文獻1至3)。
專利文獻1：JP-A-2008-166451
專利文獻2：JP-A-2008-006386
專利文獻3：JP-A-2007-261035
然而，為用保護膜保護半導體晶片之背面，需要添加新步驟用於將該保護膜附著至於切割步驟中所獲得之半導體晶片之背面。因此，步驟數量增加且生產成本及諸如此類增加。因此，出於降低製造成本之目的，本發明已研發出半導體背面用切晶帶一體膜並為此申請了申請案(在申請本申請案時尚未公開)。該半導體背面用切晶帶一體膜具有包括以下之結構：切晶帶，其具有基礎材料及該基礎材料上之壓敏黏合層；及形成於該切晶帶之該壓敏黏合層上之覆晶型半導體背面用膜。
在製造半導體裝置時，該半導體背面用切晶帶一體膜如下使用。首先，將半導體晶圓附著至該半導體背面用切晶帶一體膜之該覆晶型半導體背面用膜上。然後，切割該半導體晶圓以形成半導體元件。隨後，將該半導體元件連同該覆晶型半導體背面用膜一起自該切晶帶之該壓敏黏合層剝離並拾取且隨後將該半導體元件覆晶連接至黏附體(例如基板)上。因此，獲得覆晶型半導體裝置。
對於半導體晶圓切割而言，廣泛使用所謂的全切削製程，其將切割至抵達該半導體背面用膜上方之切晶帶基礎材料層之深度作為切割刀片之切削深度。迄今，考慮到該壓敏黏合層之厚度為約10 μm並考慮到切割機之精確度，在全切削作業中較常使用藉由切割至壓敏黏合層上方之基礎材料來避免切割步驟失敗之方法以獲得生產餘幅(production margin)。因此，後續拾取製程能夠以一體方式剝離半導體晶片與半導體背面用膜，而無需任一切削半導體背面用膜之額外步驟或作業。
然而，切削至基礎材料會產生來源於基礎材料之切削粉塵，且該切削粉塵黏著至經切割半導體晶片之側且可在晶片周圍形成所謂毛邊之沈積。當在半導體裝置中構建具有該毛邊之半導體晶片時，其可導致黏附體之互連失效並污染基板電路，從而可導致半導體裝置可靠性降低。
本發明已考慮到上述問題，且本發明之目的係提供半導體背面用切晶帶一體膜，其能夠展示良好之切割性能且能夠防止在欲藉由切割半導體晶圓製造之半導體晶片周圍產生毛邊，由此可製造高可靠性半導體裝置並提高生產率；且係提供半導體裝置之製造方法。
本發明者為解決現有問題堅持不懈地進行研究，且因此已發現藉由使用以下構造，可提供具有良好切割性能且能夠防止在半導體晶片周圍產生毛邊之半導體背面用切晶帶一體膜，且已完成本發明。
即，本發明係關於半導體背面用切晶帶一體膜(下文可稱作「一體膜」)，其包括：切晶帶，其包括以此順序層壓之基礎材料及壓敏黏合層；及提供於該切晶帶之該壓敏黏合層上之半導體背面用膜，其中該壓敏黏合層具有20 μm至40 μm之厚度。
該一體膜包含厚度為20 μm至40 μm之壓敏黏合層，且因此藉由在切割時切削至該壓敏黏合層可充分確保生產餘幅，但迄今已藉由在切割時切削至基礎材料來確保生產餘幅。因此，可防止欲藉由切削至抵達基礎材料所產生之切削粉塵。因此，該膜因防止在半導體晶片周圍產生毛邊且同時保持其良好之切割性質可有助於製造高可靠性半導體裝置。若壓敏黏合層之厚度小於20 μm，則壓敏黏合層之生產餘幅將不足且切削該膜時可能抵達基礎材料，由此必然自基礎材料產生切削粉塵，因此導致在半導體晶片周圍產生毛邊。另一方面，若壓敏黏合層之厚度大於40 μm，則壓敏黏合層之撓性及膠黏性可能過高且因此其對半導體晶圓之固持及固定能力可能較低，因此半導體晶片在切割期間可能斷裂或破裂且經切削半導體晶片可能一起成塊。
當將壓敏黏合層之厚度設為x並該半導體背面用膜之厚度設為y時，較佳地，比率x/y為1至4。若比率x/y為1至4，則可容易地將該壓敏黏合層之黏合力調節在適宜範圍內且該壓敏黏合層可確保良好之剝離強度至此一程度：在該壓敏黏合層與該半導體背面用膜之間，切割時的固持力與拾取時的剝離容易程度可達到良好平衡。
當將切晶帶之厚度設為z並將半導體背面用膜之厚度設為y時，較佳地，比率z/y為1.5至25。若比率z/y為1.5至25，則可防止半導體背面用膜過薄以有損其拾取性質，且另一方面，可防止半導體背面用膜過厚以在切割時在半導體晶片周圍產生來源於半導體背面用膜之毛邊。
本發明亦提供使用上述半導體背面用切晶帶一體膜製造半導體裝置之方法，該方法包括：將半導體晶圓附著至該半導體背面用切晶帶一體膜之該半導體背面用膜上；切割該半導體晶圓以形成半導體晶片，其中將切削深度控制在超越該壓敏黏合層面對該半導體背面用膜之一側但未抵達該壓敏黏合層面對基礎材料之另一側的範圍內；將該半導體晶片連同該半導體背面用膜一起自該切晶帶之該壓敏黏合層剝離；及將該半導體晶片覆晶連接至黏附體。
在製造過程中，使用壓敏黏合層厚度為20 μm至40 μm之一體膜，並在切割步驟中將切割刀片之切削深度界定在預訂範圍內。因此，可藉由切削至抵達壓敏黏合層來充分確保生產餘幅，迄今其係藉由在切割時切削至抵達該基礎材料來確保。因此，可防止產生欲藉由切削至抵達基礎材料導致之切削粉塵，且因此，可有效地製造高可靠性半導體裝置，同時防止在半導體晶片周圍產生毛邊且在該過程中保持良好之切割性質。
較佳地，在切割時，切削深度經控制以在該壓敏黏合層始自該壓敏黏合層面對該半導體背面用膜之側之厚度的10%至70%範圍內。若切削深度經控制在上述範圍內，則即使考慮到不同切割機之切削深度精確度波動，亦可防止切削至抵達基礎材料，且因此，本發明製造方法可藉由防止深切削至抵達基礎材料而易於接受生產線之各種變化。另外，本發明製造方法可充分確保在切割時的生產餘幅且因此可防止產生各種破壞(例如切割破壞等)。
參照圖1闡述本發明之實施例，但本發明並不限於此等實施例。圖1係顯示本發明實施例之半導體背面用切晶帶一體膜之一個實施例的剖面示意圖。附帶而言，在本說明書之圖中，未給出對說明無關緊要之部分，且存在藉由放大、縮小等來顯示以使說明變得容易之部分。
(半導體背面用之切晶帶一體膜)
如圖1中所示，半導體背面用切晶帶一體膜1(在下文中有時亦稱作「一體膜」、「切晶帶一體半導體背面保護膜」、「具有切晶帶之半導體背面用膜」或「具有切晶帶之半導體背面保護膜」)具有包括以下之組態：切晶帶3，其包括形成於基礎材料31上之壓敏黏合層32；及適用於覆晶型半導體之半導體背面用膜2，其係形成於壓敏黏合層32上。亦如圖1中所示，本發明之半導體背面用切晶帶一體膜可經設計以使僅在對應於半導體晶圓附著部分之部分33上形成半導體背面用膜2(在下文中有時稱作「半導體背面保護膜」)；然而，可在壓敏黏合層32之整個表面上方形成半導體背面用膜，或可在比對應於半導體晶圓附著部分之部分33大但比壓敏黏合層32之整個表面小之部分上形成半導體背面用膜。附帶而言，可利用間隔器或諸如此類保護半導體背面用膜2之表面(附著至晶圓背面之表面)直至該膜附著至晶圓背面。
在一體膜1中，壓敏黏合層32之厚度為20 μm至40 μm。因此，藉由切削至達到壓敏黏合層可充分確保在切割時的生產餘幅。另外，可防止產生由切削導致之切削粉塵至抵達基礎材料，因此，該膜可有助於製造高可靠性半導體裝置，同時保持其良好之切割性質且同時防止在半導體晶片周圍產生毛邊。若壓敏黏合層之厚度小於20 μm，則壓敏黏合層之生產餘幅將不足且該膜可經切削至抵達基礎材料，且若如此，則可自基礎材料產生切削粉塵，且因此，可在半導體晶片周圍產生毛邊。另一方面，若壓敏黏合層之厚度大於40 μm，則壓敏黏合層之撓性及膠黏性可能過高且因此其對半導體晶圓之固持及固定能力可能較低，因此半導體晶片在切割期間可能破壞或破裂且經切削半導體晶片可能一起成塊。
壓敏黏合層32之厚度為20 μm至40 μm可能較佳。壓敏黏合層厚度之上限較佳為38 μm，更佳為35 μm。壓敏黏合層厚度之下限較佳為23 μm，更佳為25 μm。壓敏黏合層32可係單層或多層。
當將壓敏黏合層32之厚度設為x並將半導體背面用膜2之厚度設為y時，比率x/y並無具體界定，其較佳為1至4，更佳為1.1至3.9，甚至更佳為1.2至3.8。若比率x/y在以上範圍內，則可給予壓敏黏合層適宜黏合力，且壓敏黏合層與半導體背面用膜之間之剝離強度可為適宜者，且在切割時的固持力及在拾取時的剝離容易程度可達到良好平衡。
當將切晶帶3之厚度設為z並將半導體背面用膜2之厚度設為y時，比率z/y亦無具體界定，其較佳為1.5至25，更佳為1.6至24，甚至更佳為1.7至23。若比率z/y在以上範圍內，則可防止半導體背面用膜過薄以有損其拾取性質，且另一方面，可防止半導體背面用膜過厚以在切割時在半導體晶片周圍產生來源於半導體背面用膜之毛邊。
(半導體背面用膜)
半導體背面之膜2具有膜形狀。在半導體背面用切晶帶一體膜作為產品之實施例中，半導體背面用膜2通常呈未固化狀態(包括半固化狀態)，且在將該半導體背面用切晶帶一體膜附著至半導體晶圓後經熱固化。
較佳地，半導體背面用膜2至少由熱固性樹脂形成，更佳地至少由熱固性樹脂及熱塑性樹脂形成。在構成半導體背面用膜2之樹脂中可含有熱固化加速觸媒。當半導體背面用膜2至少由熱固性樹脂形成時，該膜可有效地展示其黏合功能。
熱塑性樹脂之實例包括天然橡膠、丁基橡膠、異戊二烯橡膠、氯丁二烯橡膠、乙烯-乙酸乙烯酯共聚物、乙烯-丙烯酸共聚物、乙烯-丙烯酸酯共聚物、聚丁二烯樹脂、聚碳酸酯樹脂、熱塑性聚醯亞胺樹脂、聚醯胺樹脂(例如6-耐綸(Nylon)及6,6-耐綸)、苯氧基樹脂、丙烯酸系樹脂、飽和聚酯樹脂(例如PET(聚對苯二甲酸乙二酯)或PBT(聚對苯二甲酸丁二酯))、聚醯胺醯亞胺樹脂或氟樹脂。熱塑性樹脂可單獨地或以兩個或更多個種類之組合形式使用。在此等熱塑性樹脂中，含有少量離子雜質之丙烯酸系樹脂(其具有高耐熱性且能夠確保半導體元件之可靠性)尤佳。
丙烯酸系樹脂不受特別限制，且其實例包括含有一種或兩種或更多種具有直鏈或具支鏈烷基之丙烯酸或甲基丙烯之酯作為組份的聚合物，該直鏈或具支鏈烷基具有30個或更少碳原子、較佳4個至18個碳原子、更佳6個至10個碳原子且尤其8個或9個碳原子。即，在本發明中，丙烯酸系樹脂具有亦包括甲基丙烯酸系樹脂在內之廣泛含義。烷基之實例包括甲基、乙基、丙基、異丙基、正丁基、第三丁基、異丁基、戊基、異戊基、己基、庚基、2-乙基已基、辛基、異辛基、壬基、異壬基、癸基、異癸基、十一烷基、十二烷基(月桂基)、十三烷基、十四烷基、硬脂基及十八烷基。
此外，用於形成該等丙烯酸系樹脂之其他單體(除其中烷基係具有30個或更少碳原子者之丙烯酸或甲基丙烯酸烷基酯以外的單體)不受特別限制，且其實例包括：含羧基之單體，例如丙烯酸、甲基丙烯酸、丙烯酸羧乙基酯、丙烯酸羧戊基酯、衣康酸(itaconic acid)、馬來酸、富馬酸及巴豆酸；酸酐單體，例如馬來酸酐及衣康酸酐；含羥基之單體，例如(甲基)丙烯酸2-羥乙基酯、(甲基)丙烯酸2-羥丙基酯、(甲基)丙烯酸4-羥丁基酯、(甲基)丙烯酸6-羥己基酯、(甲基)丙烯酸8-羥辛基酯、(甲基)丙烯酸10-羥癸基酯、(甲基)丙烯酸12-羥基月桂基酯及甲基丙烯酸(4-羥甲基環己基)酯；含磺酸基團之單體，例如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺基-2-甲基丙磺酸、(甲基)丙烯醯胺基丙磺酸、(甲基)丙烯酸磺基丙基酯及(甲基)丙烯醯氧基萘磺酸；及含磷酸基團之單體，例如磷酸2-羥乙基丙烯醯基酯。就此而言，(甲基)丙烯酸意指丙烯酸及/或甲基丙烯酸，(甲基)丙烯酸酯意指丙烯酸酯及/或甲基丙烯酸酯，(甲基)丙烯醯基意指丙烯醯基及/或甲基丙烯醯基等，其在整個說明書中皆應適用。
此外，熱固性樹脂之實例除環氧樹脂及酚系樹脂以外，亦包括胺基樹脂、不飽和聚酯樹脂、聚胺基甲酸酯樹脂、聚矽氧樹脂及熱固性聚醯亞胺樹脂。熱固性樹脂可單獨地或以兩個或更多個種類之組合形式使用。作為熱固性樹脂，僅含有少量侵蝕半導體元件之離子雜質之環氧樹脂係適宜的。此外，酚系樹脂適宜用作該等環氧樹脂之固化劑。
環氧樹脂不受特別限制且(例如)可使用雙官能環氧樹脂或多官能環氧樹脂(例如雙酚A型環氧樹脂、雙酚F型環氧樹脂、雙酚S型環氧樹脂、溴化雙酚A型環氧樹脂、氫化雙酚A型環氧樹脂、雙酚AF型環氧樹脂、聯苯型環氧樹脂、萘型環氧樹脂、茀型環氧樹脂、苯酚酚醛型環氧樹脂、鄰甲酚酚醛型環氧樹脂、叁羥苯基甲烷型環氧樹脂及四羥苯基乙烷型環氧樹脂)，或環氧樹脂(例如乙內醯脲型環氧樹脂、三縮水甘油基異氰尿酸酯型環氧樹脂或縮水甘油基胺型環氧樹脂)。
作為該環氧樹脂，在上文所例示之彼等環氧樹脂中，酚醛型環氧樹脂、聯苯型環氧樹脂、叁羥苯基甲烷型環氧樹脂及四羥苯基乙烷型環氧樹脂較佳。此乃因此等環氧樹脂與作為固化劑之酚系樹脂具有高反應性且在耐熱性及諸如此類方面係優異的。
此外，上述酚系樹脂充當該環氧樹脂之固化劑，且其實例包括：酚醛型酚系樹脂，例如苯酚酚醛樹脂、苯酚芳烷基樹脂、甲酚酚醛樹脂、第三丁基苯酚酚醛樹脂及壬基苯酚酚醛樹脂；甲階型酚系樹脂；及聚羥基苯乙烯(polyoxystyrene)，例如聚-對-羥基苯乙烯。酚系樹脂可單獨地或以兩個或更多個種類之組合形式使用。在此等酚系樹脂中，苯酚酚醛樹脂及苯酚芳烷基樹脂尤佳。此乃因可改良半導體裝置之連接可靠性。
環氧樹脂與酚系樹脂之混合比較佳使得(例如)酚系樹脂中之羥基變成0.5至2.0當量/當量環氧樹脂組份中之環氧基。其更佳為0.8至1.2當量。亦即，當該混合比變得超出該範圍時，固化反應無法充分地進行，且環氧樹脂經固化產品之特性趨於劣化。
熱固性樹脂之含量較佳為半導體背面用膜2中所有樹脂組份的5重量%至90重量%，更佳地10重量%至85重量%，甚至更佳地15重量%至80重量%。當含量為5重量%或更多時，則可容易地將熱固性收縮控制在2體積%或更多。另外，在熱固化封裝樹脂期間，可將半導體背面用膜2完全熱固化以確保黏著並固定至半導體元件背面以產生無剝離破壞之覆晶型半導體裝置。另一方面，當含量為90重量%或更少時，則可防止封裝(PKG，覆晶型半導體裝置)翹曲。
環氧樹脂及酚系樹脂之熱固化加速觸媒並無具體界定，其可適宜地選自已知熱固化加速觸媒。此處可單獨或組合使用一或多種熱固化加速觸媒。作為熱固化加速觸媒，例如，可使用基於胺之固化加速觸媒、基於磷之固化加速觸媒、基於咪唑之固化加速觸媒、基於硼之固化加速觸媒或基於磷-硼之固化加速觸媒。
半導體背面用膜特別適於由含有環氧樹脂及酚系樹脂之樹脂組合物或含有環氧樹脂、酚系樹脂及丙烯酸系樹脂之樹脂組合物形成。由於此等樹脂僅含有少量離子雜質且具有高耐熱性，因此可確保半導體元件之可靠性。
重要的是，半導體背面用之膜2對半導體晶圓之背面(非電路形成面)具有黏合性(緊密黏合性)。半導體背面用膜2可由(例如)含有環氧樹脂作為熱固性樹脂組份之樹脂組合物形成。在在半導體背面用膜2在其製備時預先經固化至一定程度的情形下，較佳添加能夠與聚合物分子鏈末端處之官能團或諸如此類反應的多官能化合物作為交聯劑。藉此，可增強高溫下之黏合特性並可達成膜之耐熱性。
半導體背面用膜與半導體晶圓之黏合力(23℃，剝離角為180度，剝離速率為300 mm/min)較佳在0.5 N/20 mm至15 N/20 mm範圍內，更佳為0.7 N/20 mm至10 N/20 mm。若黏合力為至少0.5 N/20 mm，則該膜可以優良黏合性黏合至半導體晶圓及半導體元件且無膜溶脹或類似黏合破壞。另外，在切割半導體晶圓時，可防止晶片脫離。另一方面，若黏合力為至多15 N/20 mm，則其有利於自切晶帶剝離。
交聯劑不受特別限制且可使用已知交聯劑。具體而言，例如，不僅可提及基於異氰酸酯之交聯劑、基於環氧之交聯劑、基於三聚氰胺之交聯劑及基於過氧化物之交聯劑，而且可提及基於尿素之交聯劑、基於金屬醇鹽之交聯劑、基於金屬螯合物之交聯劑、基於金屬鹽之交聯劑、基於碳二亞胺之交聯劑、基於噁唑啉之交聯劑、基於氮丙啶之交聯劑、基於胺之交聯劑及諸如此類。作為交聯劑，基於異氰酸酯之交聯劑或基於環氧之交聯劑係適宜的。交聯劑可單獨地或以兩個或更多個種類之組合形式使用。
基於異氰酸酯之交聯劑之實例包括低碳數脂肪族多異氰酸酯，例如1,2-伸乙基二異氰酸酯、1,4-伸丁基二異氰酸酯、及1,6-六亞甲基二異氰酸酯；脂環族多異氰酸酯，例如伸環戊基二異氰酸酯、伸環己基二異氰酸酯、異佛爾酮二異氰酸酯、氫化伸甲苯基二異氰酸酯及氫化伸二甲苯基二異氰酸酯；及芳香族多異氰酸酯，例如2,4-伸甲苯基二異氰酸酯、2,6-伸甲苯基二異氰酸酯、4,4'-二苯基甲烷二異氰酸酯及伸二甲苯基二異氰酸酯。另外，亦可使用三羥甲基丙烷/伸甲苯基二異氰酸酯三聚體加合物[商品名：「COLONATE L」，由Nippon Polyurethane Industry有限公司製造]、三羥甲基丙烷/六亞甲基二異氰酸酯三聚體加合物[商品名「COLONATE HL」，由Nippon Polyurethane Industry有限公司製造]及諸如此類。此外，基於環氧之交聯劑之實例包括N,N,N',N'-四縮水甘油基間伸二甲苯基二胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油基胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、異戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、山梨醇酐聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、異氰尿酸三縮水甘油基-叁(2-羥乙基)酯、間苯二酚二縮水甘油醚、及雙酚-S-二縮水甘油醚，以及其分子中具有兩個或更多個環氧基團之基於環氧之樹脂。
欲使用之交聯劑之量不受特別限制且可根據該交聯度適當地選擇。具體而言，較佳地，欲使用之交聯劑之量以100重量份數聚合物組份(特定而言，在分子鏈末端處具有官能團之聚合物)計通常為7重量份數或更少(例如，0.05重量份數至7重量份數)。當交聯劑之量以100重量份數聚合物組份計大於7重量份數時，黏合力降低，使得該情形不佳。自改良內聚力之觀點出發，交聯劑之量以100重量份數聚合物組份計較佳為0.05重量份數或更多。
在本發明中，亦可藉由用電子束、UV光或諸如此類輻照代替使用交聯劑或連同使用交聯劑一起實施交聯處理。
半導體背面用膜較佳係有色的。藉此，可展示優良雷射標記性質及優良外觀性質，且製備具有增值外觀性質之半導體裝置成為可能。如上所述，由於半導體背面用有色膜具有優良標記性質，因此可實施標記以藉助半導體背面之膜，藉由利用諸如印刷方法及雷射標記方法等各種標記方法中之任一者，使用半導體元件來賦予該半導體元件或半導體裝置之非電路側上之面各種資訊，例如文字資訊及圖形資訊。特定而言，藉由控制著色之色彩而使得以優良可見度觀察藉由標記所賦予之資訊(例如，文字資訊及圖形資訊)成為可能。此外，當半導體背面用膜係有色的時，可容易地將切晶帶與半導體背面用膜彼此區別開，使得可增強可加工性及諸如此類。此外，舉例而言，作為半導體裝置，可藉由使用不同色彩對其產品進行分類。在半導體背面用膜係有色之情形下(在該膜既非無色亦非透明之情形下)，藉由著色顯示之色彩不受特別限制，但(例如)較佳為深色，例如黑色、藍色或紅色，且黑色尤其適宜。
在本發明實施例中，深色基本上意指具有60或更小(0至60)、較佳50或更小(0至50)、且更佳40或更小(0至40)之L*(界定於L*a*b*色空間中)之深色。
此外，黑色基本上意指具有35或更小(0至35)、較佳30或更小(0至30)、且更佳25或更小(0至25)之L*(界定於L*a*b*色空間中)之基於黑色的色彩。就此而言，在黑色中，界定於L*a*b*色空間中之a*及b*中之每一者各可根據L*之值適宜地選擇。舉例而言，a*及b*兩者皆處於較佳-10至10、更佳-5至5、且進一步較佳-3至3(特定而言0或約0)之範圍內。
在本發明實施例中，界定於L*a*b*色空間中之L*、a*及b*可藉由藉助色差儀(商品名「CR-200」，由Minolta有限公司製造；色差儀)之量測來確定。L*a*b*色空間係於1976年由國際照明協會(Commission Internationale de l'Eclairage,CIE)所推薦之色空間，且意指稱作CIE1976(L*a*b*)色空間之色空間。此外，L*a*b*色空間界定於JIS Z8729中之日本工業標準(Japanese Industrial Standards)中。
在根據目標色彩對半導體背面用膜著色時，可使用著色劑(著色劑)。作為此一著色劑，可適宜地使用各種深色著色劑，例如黑色著色劑、藍色著色劑及紅色著色劑，且黑色著色劑更適宜。著色劑可係顏料及染料中之任一者。著色劑可單獨地或以兩個或更多個種類之組合形式使用。就此而言，作為染料，可使用任何形式之染料，例如酸性染料、反應性染料、直接染料、分散染料及陽離子染料。此外，亦就顏料而言，其形式不受特別限制且可從已知顏料之中適宜地選擇並使用。
特定而言，當使用染料作為著色劑時，染料因溶於半導體背面用膜中而變成均勻地或幾乎均勻地分散之狀態，由此可容易地製造具有均勻或幾乎均勻之色彩密度的半導體背面用膜(因此，半導體背面用切晶帶一體膜)。因此，當使用染料作為著色劑時，半導體背面用切晶帶一體膜中之半導體背面用膜可具有均勻或幾乎均勻之色彩密度且可增強標記性質及外觀性質。
黑色著色劑不受特別限制且可適宜地選自(例如)無機黑色顏料及黑色染料。此外，黑色著色劑可係其中將青色著色劑(藍綠色著色劑)、紫紅色著色劑(紅紫色著色劑)與黃色著色劑(yellow-colored colorant)(黃色著色劑(yellow colorant))混合之著色劑混合物。黑色著色劑可單獨地或以兩個或更多個種類之組合形式使用。當然，黑色著色劑可與具有不同於黑色之色彩之著色劑結合使用。
黑色著色劑之特定實例包括碳黑(例如爐法碳黑、槽法碳黑、乙炔碳黑、熱裂解碳黑或燈黑)、石墨、氧化銅、二氧化錳、偶氮型顏料(例如，甲亞胺偶氮黑)、苯胺黑、苝黑、鈦黑、青黑、活性碳、鐵氧體(例如非磁性鐵氧體或磁性鐵氧體)、磁石、氧化鉻、氧化鐵、二硫化鉬、鉻錯合物、複合氧化物型黑色顏料及蒽醌型有機黑色顏料。
在本發明中，作為該黑色著色劑，亦可利用黑色染料，例如C.I.溶劑黑3、7、22、27、29、34、43、70、C.I.直接黑17、19、22、32、38、51、71、C.I.酸性黑1、2、24、26、31、48、52、107、109、110、119、154及C.I.分散黑1、3、10、24；黑色顏料，例如C.I.顏料黑1、7；及諸如此類。
作為該等黑色著色劑，例如，商品名「Oil Black BY」、商品名「Oil Black BS」、商品名「Oil Black HBB」、商品名「Oil Black 803」、商品名「Oil Black 860」、商品名「Oil Black 5970」、商品名「Oil Black 5906」、商品名「Oil Black 5905」(由Orient Chemical Industries有限公司製造)及諸如此類可自市面購得。
除黑色著色劑以外之著色劑之實例包括青色著色劑、紫紅色著色劑及黃色著色劑。青色著色劑之實例包括青色染料，例如C.I.溶劑藍25、36、60、70、93、95；C.I.酸性藍6及45；青色顏料，例如C.I.顏料藍1、2、3、15、15:1、15:2、15:3、15:4、15:5、15:6、16、17、17:1、18、22、25、56、60、63、65、66；C.I.還原藍4、60；及C.I.顏料綠7。
此外，在紫紅色著色劑中，紫紅色染料之實例包括C.I.溶劑紅1、3、8、23、24、25、27、30、49、52、58、63、81、82、83、84、100、109、111、121、122；C.I.分散紅9；C.I.溶劑紫8、13、14、21、27；C.I.分散紫1；C.I.鹼性紅1、2、9、12、13、14、15、17、18、22、23、24、27、29、32、34、35、36、37、38、39、40；C.I.鹼性紫1、3、7、10、14、15、21、25、26、27及28。
在紫紅色著色劑中，紫紅色染料之實例包括C.I.顏料紅1、2、3、4、5、6、7、8、9、10、11、12、13、14、15、16、17、18、19、21、22、23、30、31、32、37、38、39、40、41、42、48:1、48:2、48:3、48:4、49、49:1、50、51、52、52:2、53:1、54、55、56、57:1、58、60、60:1、63、63:1、63:2、64、64:1、67、68、81、83、87、88、89、90、92、101、104、105、106、108、112、114、122、123、139、144、146、147、149、150、151、163、166、168、170、171、172、175、176、177、178、179、184、185、187、190、193、202、206、207、209、219、222、224、238、245；C.I.顏料紫3、9、19、23、31、32、33、36、38、43、50；C.I.還原紅1、2、10、13、15、23、29及35。
此外，黃色著色劑之實例包括黃色染料，例如C.I.溶劑黃19、44、77、79、81、82、93、98、103、104、112及162；黃色顏料，例如C.I.顏料橙31、43；C.I.顏料黃1、2、3、4、5、6、7、10、11、12、13、14、15、16、17、23、24、34、35、37、42、53、55、65、73、74、75、81、83、93、94、95、97、98、100、101、104、108、109、110、113、114、116、117、120、128、129、133、138、139、147、150、151、153、154、155、156、167、172、173、180、185、195；C.I.還原黃1、3及20。
各種著色劑(例如青色著色劑、紫紅色著色劑及黃色著色劑)可分別單獨地或以兩個或更多個種類之組合形式使用。就此而言，在使用各種著色劑(例如青色著色劑、紫紅色著色劑及黃色著色劑)中之兩個或更多個種類時，此等著色劑之混合比(或摻合比)不受特別限制且可根據每一著色劑之種類、目標色彩等適宜地選擇。
在半導體背面用膜2係有色之情形下，有色形式不受特別限制。半導體背面用膜可係(例如)添加有著色劑之單層膜形物件。此外，膜可係層壓膜，其中至少由熱固性樹脂及著色劑層形成之樹脂層至少經層壓。就此而言，在半導體背面用膜2係樹脂層與著色劑層之層壓膜之情形下，呈層壓形式之半導體背面用膜2較佳具有層壓形式之樹脂層/著色劑層/樹脂層。在此情形下，位於著色劑層兩側之兩個樹脂層可係具有相同組成之樹脂層或可係具有不同組成之樹脂層。
可根據需要向半導體背面用膜2中適宜地摻和其他添加劑。除填充劑、阻燃劑、矽烷偶聯劑及離子捕獲劑以外，其他添加劑之實例包括增量劑、抗老化劑、抗氧化劑及表面活性劑。
填充劑可係無機填充劑及有機填充劑中之任一者，但無機填充劑係適宜的。藉由摻和填充劑(例如無機填充劑)可賦予半導體背面用膜導電性、改良熱導係數、控制彈性模數及諸如此類。就此而言，半導體背面用膜2為導電或非導電。無機填充劑之實例包括由下列組成之各種無機粉末：二氧化矽、黏土、石膏、碳酸鈣、硫酸鋇、氧化鋁、氧化鈹、陶瓷(例如碳化矽及氮化矽)、金屬或合金(例如鋁、銅、銀、金、鎳、鉻、鉛、錫、鋅、鈀及焊料)、碳及諸如此類。填充劑可單獨地或以兩個或更多個種類之組合形式使用。特定而言，填充劑適宜為二氧化矽且更適宜為熔合二氧化矽。無機填充劑之平均粒徑較佳在0.1 μm至80 μm範圍內。可藉由雷射繞射型粒徑分佈量測設備來量測無機填充劑之平均粒徑。
填充劑(具體而言，無機填充劑)之摻合量以100重量份數有機樹脂組份計較佳為80重量份數或更少(0重量份數至80重量份數)，且更佳為0重量份數至70重量份數。
阻燃劑之實例包括三氧化銻、五氧化二銻及溴化環氧樹脂。阻燃劑可單獨地或以兩個或更多個種類之組合形式使用。矽烷偶聯劑之實例包括β-(3,4-環氧環己基)乙基三甲氧基矽烷、γ-縮水甘油醚氧基丙基三甲氧基矽烷及γ-縮水甘油醚氧基丙基甲基二乙氧基矽烷。矽烷偶聯劑可單獨地或以兩個或更多個種類之組合形式使用。離子捕獲劑之實例包括水滑石及氫氧化鉍。離子捕獲劑可單獨地或以兩個或更多個種類之組合形式使用。
< 半導體背面用膜2可藉由(例如)利用常用方法來形成，包括將熱固性樹脂(例如環氧樹脂)及若需要熱塑性樹脂(例如丙烯酸系樹脂)及可選溶劑及其他添加劑混合以製備樹脂組合物，隨後使其形成膜形層。具體而言，作為半導體背面用膜之膜形層(黏合層)可藉由(例如)下述方法來形成，包括將樹脂組合物施加於切晶帶之壓敏黏合層32上之方法；包括將樹脂組合物施加於適當間隔器(例如釋放紙)上以形成樹脂層(或黏合層)且隨後將其轉移(轉印)於壓敏黏合層32上之方法；或諸如此類。就此而言，樹脂組合物可係溶液或分散液。
附帶而言，在半導體背面用膜2係由含有熱固性樹脂(例如環氧樹脂)之樹脂組合物形成之情形下，在將半導體背面用膜施加至半導體晶圓前之階段，該膜呈熱固性樹脂組份未固化或部分固化之狀態。在此情形下，在將其施加至該半導體晶圓之後(具體而言，通常，在覆晶結合步驟中固化封裝材料時)，半導體背面用膜中之熱固性樹脂組份完全或幾乎完全固化。
如上所述，由於半導體背面用膜呈熱固性樹脂未固化或部分固化之狀態，甚至當該膜含有熱固性樹脂時，因此半導體背面用膜之凝膠份數不受特別限制，但例如，適宜地選自50重量%或更少(0重量%至50重量%)之範圍且較佳為30重量%或更少(0重量%至30重量%)且尤佳為10重量%或更少(0重量%至10重量%)。半導體背面之膜凝膠份數可藉由以下量測方法來量測。
<凝膠份數量測方法>
自半導體背面用膜2取約0.1 g樣品並對其進行精確稱重(樣品重量)，且在將該樣品包裹於網型片材中後，將其在室溫下在約50 mL甲苯中浸漬1週。此後，自甲苯中取出溶劑不溶性物質(網型片材中之內容物)且在130℃下乾燥約2小時，在乾燥之後對溶劑不溶性物質進行稱重(浸漬及乾燥後之重量)，且隨後根據以下表達式(a)來計算凝膠份數(重量%)。
凝膠份數(重量%)=[(浸漬及乾燥後之重量)/(樣品重量)]×100　(a)
半導體背面之膜之凝膠份數可受控於樹脂組份之種類及含量及交聯劑之種類及含量以及加熱溫度、加熱時間等。
在本發明中，在半導體背面用膜係由含有熱固性樹脂(例如環氧樹脂)之樹脂組合物形成之膜形物件之情形下，可有效地展示對半導體晶圓之緊密黏合性。
附帶而言，由於在半導體晶圓之切割步驟中使用切削水，因此半導體背面用膜在一些情形下吸收水分而具有正常狀態或更高之含水量。當在仍維持此一高含水量之情形下實施覆晶結合時，在一些情形下，在半導體背面用膜與半導體晶圓或處理體(半導體)之間之黏合介面處殘留水蒸氣並產生鼓起。因此，藉由將半導體背面用膜構成為在其每一表面上提供具有高透濕性之核心材料之組態以使水蒸氣擴散且因此可避免此一問題。自此一觀點出發，在核心材料之一個表面或兩個表面上形成半導體背面用膜的多層結構可用作半導體背面用膜。核心材料之實例包括膜(例如，聚醯亞胺膜、聚酯膜、聚對苯二甲酸乙二酯膜、聚萘二甲酸乙二酯膜、聚碳酸酯膜等)、經玻璃纖維或塑膠非織造纖維強化之樹脂基板、矽基板及玻璃基板。
半導體背面用膜2之厚度(在層壓膜之情形下的總厚度)不受特別限制，但可(例如)適宜地選自約2 μm至200 μm之範圍。此外，厚度較佳為約4 μm至160 μm、更佳為約6 μm至100 μm且特定而言約10 μm至80 μm。
呈未固化狀態之半導體背面用膜2在23℃下之抗張儲存彈性模數較佳為1 GPa或更大(例如，1 GPa至50 GPa)、更佳為2 GPa或更大，且特定而言3 GPa或更大係適宜的。當抗張儲存彈性模數為1 GPa或更大時，在將半導體晶片連同半導體背面用膜2一起自切晶帶之壓敏黏合層32剝離後，將半導體背面用膜2置於支撐件上並實施輸送及諸如此類時，可有效地抑制或防止該半導體背面用膜附著至該支撐件。就此而言，支撐件係(例如)載體帶中之頂部帶、底部帶及諸如此類。在半導體背面用膜2係由含有熱固性樹脂之樹脂組合物形成之情形下，如上文所述，該熱固性樹脂通常呈未固化或部分地固化之狀態，使得半導體背面用膜在23℃下之抗張儲存彈性模數通常係呈該熱固性樹脂未固化或部分地固化之狀態之23℃下之抗張儲存彈性模數。
此處，半導體背面用膜2可為單層或層壓複數個層之層壓膜。在層壓膜之情形下，作為呈未固體狀態之整體層壓膜，抗張儲存彈性模數充分地為1 GPa或更大(例如，1 GPa至50 GPa)。此外，呈未固化狀態下之半導體背面用膜之抗張儲存彈性模數(23℃)可藉由適宜地設定樹脂組份(熱塑性樹脂及/或熱固性樹脂)之種類及含量或填充劑(例如二氧化矽填充劑)之種類及含量來加以控制。在半導體背面用膜2係層壓有複數個層之層壓膜之情形下(在半導體背面用膜具有層壓層形式之情形下)，作為層壓層形式，可例示(例如)由晶圓黏合層及雷射標記層組成之層壓形式。此外，在晶圓黏合層與雷射標記層之間，可提供其他層(中間層、光屏蔽層、強化層、有色層、基礎材料層、電磁波屏蔽層、導熱層、壓敏黏合層等)。就此而言，晶圓黏合層係對晶圓展示優良緊密黏合性(黏合性質)之層及與晶圓背面接觸之層。另一方面，雷射標記層係展示優良雷射標記性質之層及用於在半導體晶片背面上進行雷射標記之層。
抗張儲存彈性模數係藉由以下方式測定：製備呈未固化狀態之半導體背面用膜2而不層壓於切晶帶3上並使用由Rheometrics有限公司製造之動態黏彈性量測設備「固體分析器RS A2」在規定溫度(23℃)及氮氣氛下在10 mm之樣品寬度、22.5 mm之樣品長度、0.2 mm之樣品厚度、1 Hz之頻率及10℃/min之升溫速率之條件下在抗張模式下量測彈性模數，且將所量測彈性模數視為所獲抗張儲存彈性模數之值。
較佳地，用間隔器(釋放襯墊)在其至少一個表面上保護半導體背面用膜2(圖中未顯示)。舉例而言，在半導體背面用切晶帶一體膜1中，可在半導體背面用膜之至少一個表面上提供間隔器。另一方面，在未與切晶帶一體化之半導體背面用膜中，可在半導體背面用膜之一個表面或兩個表面上提供間隔器。間隔器具有作為保護材料用於保護半導體背面用膜直至其被實際使用之功能。此外，在半導體背面用切晶帶一體膜1中，在將半導體背面用膜2轉移至切晶帶之基礎材料之壓敏黏合層32時，間隔器可進一步用作支撐基礎材料。在將半導體晶圓附著至半導體背面用膜上時，剝離間隔器。作為間隔器，亦可使用表面經釋放劑(例如基於氟之釋放劑或基於長鏈丙烯酸烷基酯之釋放劑)塗佈之聚乙烯或聚丙烯膜以及塑膠膜(例如聚對苯二甲酸乙二酯)、紙或諸如此類。該間隔器可藉由習知方法來形成。此外，間隔器之厚度或諸如此類不受特別限制。
在半導體背面用膜2未與切晶帶3層壓在一起之情形下，半導體背面用膜2可與在其兩側上具有釋放層之一個間隔器捲成卷，其中膜2可經在其兩個表面上具有釋放層之間隔器保護；或膜2可經在其至少一個表面上具有釋放層之間隔器保護。
此外，半導體背面用膜2對可見光之光透射率(可見光透射率，波長：400 nm至800 nm)不受特別限定，但(例如)較佳在20%或更少(0至20%)之範圍內、更佳為10%或更少(0至10%)且尤佳為5%或更少(0至5%)。當半導體背面用膜2具有超過20%之可見光透射率時，擔心光透射率可能不利地影響半導體元件。可見光透射率(%)可受控於半導體背面用膜2之樹脂組份之種類及含量、著色劑(例如顏料或染料)之種類及含量、無機填充料之含量及諸如此類。
可如下測定半導體背面用膜2之可見光透射率(%)。即，製備本身厚度(平均厚度)為20 μm之半導體背面用膜2。隨後，用波長為400 nm至800 nm之可見光以規定強度輻照半導體背面用膜2[設備：由Shimadzu公司製造之可見光產生設備][商品名「ABSORPTION SPECTRO PHOTOMETER」]，並量測透射可見光之強度。此外，基於可見光穿過半導體背面用膜2之前及之後其透光率之強度變化測定可見光透光率。就此而言，亦可自厚度不為20 μm之半導體背面用膜2之可見光透光率(%；波長：400 nm至800 nm)的值推導出厚度為20 μm之半導體背面用膜2之可見光透光率(%；波長：400 nm至800 nm)。在本發明中，可見光透射率(%)係在厚度為20 μm之半導體背面用膜2之情形下測定，但本發明之半導體背面用膜並不限於厚度為20 μm者。
此外，作為半導體背面用膜2，具有較低水分吸收率者更佳。具體而言，水分吸收率較佳為1重量%或更少且更佳為0.8重量%或更少。藉由將水分吸收率調節至1重量%或更少，可增強雷射標記性質。此外，舉例而言，可在回流步驟中抑制或防止半導體背面用膜2與半導體元件之間產生空隙。水分吸收率係自在使半導體背面用膜2在85℃之溫度及85% RH之濕度之氣氛下靜置168小時之前與之後的重量變化所計算之值。在半導體背面用膜2係由含有熱固性樹脂之樹脂組合物形成之情形下，水分吸收率意指當使該膜在熱固化後在85℃之溫度及85% RH之濕度之氣氛下靜置168小時所獲得的值。此外，水分吸收率可藉由(例如)改變欲添加無機填充劑之量來調節。
此外，作為半導體背面用膜2，具有較小比率之揮發性物質者更佳。具體而言，半導體背面用膜2在加熱處理後之重量減少之比率(重量減少比)較佳為1重量%或更少且更佳為0.8重量%或更少。加熱處理之條件係250℃之加熱溫度及1小時之加熱時間。藉由將重量減少比調節至1重量%或更少，可增強雷射標記性質。此外，舉例而言，可在回流步驟中抑制或防止覆晶型半導體裝置中產生裂紋。重量減少比可藉由(例如)添加能夠在無鉛焊料回流時減少裂紋產生之無機物質來加以調節。在半導體背面用膜2係由含有熱固性樹脂組份之樹脂組合物形成之情形下，重量減少比係當在250℃之溫度及1小時之加熱時間之條件下加熱熱固化後之半導體背面用膜時所獲得之值。
(切晶帶)
切晶帶3包括基礎材料31及形成於基礎材料31上之壓敏黏合層32。因此，切晶帶3充分地具有層壓有基礎材料31與壓敏黏合層32之組態。
(基礎材料)
基礎材料(支撐基礎材料)可用作壓敏黏合層及諸如此類之支撐材料。基礎材料31較佳具有輻射線透射性質。作為基礎材料31，例如，可使用(例如)適宜薄材料，例如基於紙之基礎材料，例如紙；基於纖維之基礎材料，例如織物、非織造纖維、毛氈及網狀物；基於金屬之基礎材料，例如金屬箔及金屬板；塑膠基礎材料，例如塑膠膜及片材；基於橡膠之基礎材料，例如橡膠片材；發泡體，例如發泡片材；及其壓層[特定而言，基於塑膠之材料與其他基礎材料之壓層、塑膠膜(或片材)相互之壓層等]。在本發明中，作為基礎材料，可適宜地使用塑膠基礎材料，例如塑膠膜及塑膠片材。該等塑膠材料之原料之實例包括烯烴樹脂，例如聚乙烯(PE)、聚丙烯(PP)及乙烯-丙烯共聚物；使用乙烯作為單體組份之共聚物，例如乙烯-乙酸乙烯酯共聚物(EVA)、離聚物樹脂、乙烯-(甲基)丙烯酸共聚物及乙烯-(甲基)丙烯酸酯(無規、交替)共聚物；聚酯，例如聚對苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)及聚對苯二甲酸丁二酯(PBT)；丙烯酸系樹脂；聚氯乙烯(PVC)；聚胺基甲酸酯；聚碳酸酯；聚苯硫醚(PPS)；基於醯胺之樹脂，例如聚醯胺(耐綸)及全芳香族聚醯胺(芳香族聚醯胺)；聚醚醚酮(PEEK)；聚醯亞胺；聚醚醯亞胺；聚二氯亞乙烯；ABS(丙烯腈-丁二烯-苯乙烯共聚物)；基於纖維素之樹脂；聚矽氧樹脂；及氟化樹脂。
另外，基礎材料31之材料包括聚合物，例如上述樹脂之交聯材料。若需要，塑膠膜可不拉伸即使用或可在經受單軸或雙軸拉伸處理後使用。根據藉由拉伸處理或諸如此類賦予熱收縮性質之樹脂片材，藉由基礎材料31在切割後之熱收縮來減小壓敏黏合層32與半導體背面用膜2之間之黏合區域，且因此可有助於回收半導體晶片。
可對基礎材料31之表面上施用常用表面處理(例如，化學或物理處理，例如鉻酸鹽處理、暴露於臭氧、暴露於火焰、暴露於高壓電擊、或離子化輻射處理、或使用底塗劑(例如，稍後提及之壓敏黏合劑物質)之塗佈處理)以增強與毗鄰層之緊密黏合性、固持性質及諸如此類。
作為基礎材料31，可適宜地選擇並使用相同種類或不同種類之材料，且若需要，可摻和並使用數種材料。此外，為賦予基礎材料31抗靜電能力，可在基礎材料31上形成由金屬、其合金或氧化物組成的厚度為約30埃至500埃之導電物質之蒸氣沈積層。基礎材料31可係單層或其兩個或更多個之多層。
基礎材料31之厚度(在層壓層之情形下的總厚度)不受特別限制且可根據強度、撓性、既定使用目的及諸如此類來適當地選擇。舉例而言，厚度通常為1,000 μm或更少(例如1 μm至1,000 μm)、較佳為10 μm至500 μm、進一步較佳為20 μm至300 μm且尤佳為約30 μm至200 μm，但並不限於此。
附帶而言，基礎材料31可含有處於其中不損害本發明之優點及諸如此類之範圍內之各種添加劑(著色劑、填充劑、增塑劑、抗老化劑、抗氧化劑、表面活性劑、阻燃劑等)。
(壓敏黏合層)
壓敏黏合層32係由壓敏黏合劑形成且具有壓敏黏合性。壓敏黏合劑並無具體界定，其可適宜地選自已知壓敏黏合劑。具體而言，舉例而言，作為壓敏黏合劑，彼等具有上述特性者適宜地選自已知壓敏黏合劑，例如丙烯酸系壓敏黏合劑、基於橡膠之壓敏黏合劑、基於乙烯基烷基醚之壓敏黏合劑、基於聚矽氧之壓敏黏合劑、基於聚酯之壓敏黏合劑、基於聚醯胺之壓敏黏合劑、基於胺基甲酸酯之壓敏黏合劑、基於氟之壓敏黏合劑、基於苯乙烯-二烯嵌段共聚物之壓敏黏合劑、及藉由向上述壓敏黏合劑中納入熔點不高於200℃之熱熔性樹脂製備之蠕變特性改良之壓敏黏合劑(參見(例如)JP-A 56-61468、JP-A-61-174857、JP-A-63-17981、JP-A-56-13040，以引用方式併入本文中)，且本文使用該等壓敏黏合劑。作為壓敏黏合劑，此處亦使用輻射可固化壓敏黏合劑(或能量射線可固化壓敏黏合劑)及熱膨脹壓敏黏合劑。此處可單獨或組合使用一或多種該等壓敏黏合劑。
作為壓敏黏合劑，本文較佳使用丙烯酸系壓敏黏合劑及基於橡膠之壓敏黏合劑，且更佳為丙烯酸系壓敏黏合劑。丙烯酸系壓敏黏合劑包括彼等包含一或多種(甲基)丙烯酸烷基酯作為單體組份之丙烯酸系聚合物(均聚物或共聚物)作為基礎聚合物者。
用於丙烯酸系壓敏黏合劑之(甲基)丙烯酸烷基酯包括(例如)(甲基)丙烯酸甲酯、(甲基)丙烯酸乙酯、(甲基)丙烯酸丙酯、(甲基)丙烯酸異丙酯、(甲基)丙烯酸丁酯、(甲基)丙烯酸異丁酯、(甲基)丙烯酸第二丁基酯、(甲基)丙烯酸第三丁基酯、(甲基)丙烯酸戊酯、(甲基)丙烯酸己酯、(甲基)丙烯酸庚酯、(甲基)丙烯酸辛酯、(甲基)丙烯酸2-乙基己酯、(甲基)丙烯酸異辛酯、(甲基)丙烯酸壬酯、(甲基)丙烯酸異壬酯、(甲基)丙烯酸癸酯、(甲基)丙烯酸異癸酯、(甲基)丙烯酸十一烷基酯、(甲基)丙烯酸十二烷基酯、(甲基)丙烯酸十三烷基酯、(甲基)丙烯酸十四烷基酯、(甲基)丙烯酸十五烷基酯、(甲基)丙烯酸十六烷基酯、(甲基)丙烯酸十七烷基酯、(甲基)丙烯酸十八烷基酯、(甲基)丙烯酸十九烷基酯、(甲基)丙烯酸二十烷基酯等。作為(甲基)丙烯酸烷基酯，彼等烷基具有4個至18個碳原子者較佳。在(甲基)丙烯酸烷基酯中，烷基可為直鏈或具支鏈。
若需要，出於改良丙烯酸系聚合物之內聚力、耐熱性及交聯能力之目的，其可含有對應於可與上述(甲基)丙烯酸烷基酯共聚之任一其他單體組份(可共聚單體組份)的單元。可共聚單體組分之實例包括(例如)含羧基單體，例如(甲基)丙烯酸(丙烯酸或甲基丙烯酸)、丙烯酸羧乙基酯、丙烯酸羧戊基酯、衣康酸、馬來酸、富馬酸、巴豆酸；含酸酐基團單體，例如馬來酸酐、衣康酸酐；含羥基單體，例如(甲基)丙烯酸羥乙基酯、(甲基)丙烯酸羥丙基酯、(甲基)丙烯酸羥丁基酯、(甲基)丙烯酸羥己基酯、(甲基)丙烯酸羥辛基酯、(甲基)丙烯酸羥癸基酯、(甲基)丙烯酸羥基月桂基酯、甲基丙烯酸(4-羥甲基環己基)甲酯；含磺酸基團之單體，例如苯乙烯磺酸、烯丙基磺酸、2-(甲基)丙烯醯胺-2-甲基丙烷磺酸、(甲基)丙烯醯胺丙烷磺酸、(甲基)丙烯酸磺基丙基酯、(甲基)丙烯醯氧基萘磺酸；含磷酸基團之單體，例如磷酸2-羥乙基丙烯醯基酯；(N-經取代)醯胺單體，例如(甲基)丙烯醯胺、N,N-二甲基(甲基)丙烯醯胺、N-丁基(甲基)丙烯醯胺、N-羥甲基(甲基)丙烯醯胺、N-羥甲基丙烷(甲基)丙烯醯胺；(甲基)丙烯酸胺基烷基酯單體，例如(甲基)丙烯酸胺基乙基酯、(甲基)丙烯酸N,N-二甲基胺基乙基酯、(甲基)丙烯酸第三丁基胺基乙基酯；(甲基)丙烯酸烷氧基烷基酯單體，例如(甲基)丙烯酸甲氧基乙基酯、(甲基)丙烯酸乙氧基乙基酯；氰基丙烯酸酯單體，例如丙烯腈、甲基丙烯腈；含環氧基團之丙烯酸單體，例如(甲基)丙烯酸縮水甘油基酯；苯乙烯單體，例如苯乙烯、α-甲基苯乙烯；乙烯酯單體，例如乙酸乙烯酯、丙酸乙烯酯；烯烴單體，例如異戊二烯、丁二烯、異丁烯；乙烯醚單體，例如乙烯醚；含氮單體，例如N-乙烯基吡咯啶酮、甲基乙烯基吡咯啶酮、乙烯基吡啶、乙烯基六氫吡啶酮、乙烯基嘧啶、乙烯基六氫吡嗪、乙烯基吡嗪、乙烯基吡咯、乙烯基咪唑、乙烯基噁唑、乙烯基嗎啉、N-乙烯基甲醯胺、N-乙烯基己內醯胺；馬來醯亞胺單體，例如N-環己基馬來醯亞胺、N-異丙基馬來醯亞胺、N-月桂基馬來醯亞胺、N-苯基馬來醯亞胺；衣康醯亞胺單體，例如N-甲基衣康醯亞胺、N-乙基衣康醯亞胺、N-丁基衣康醯亞胺、N-辛基衣康醯亞胺、N-2-乙基己基衣康醯亞胺、N-環己基衣康醯亞胺、N-月桂基衣康醯亞胺；琥珀醯亞胺單體，例如N-(甲基)丙烯醯氧基亞甲基琥珀醯亞胺、N-(甲基)丙烯醯基-6-氧基六亞甲基琥珀醯亞胺、N-(甲基)丙烯醯基-8-氧基八亞甲基琥珀醯亞胺；乙醇酸丙烯醯基酯單體，例如聚乙二醇(甲基)丙烯酸酯、聚丙二醇(甲基)丙烯酸酯、甲氧基乙二醇(甲基)丙烯酸酯、甲氧基聚丙二醇(甲基)丙烯酸酯；具有雜環、鹵素原子、矽原子、或諸如此類之丙烯酸酯單體、例如(甲基)丙烯酸四氫呋喃酯、氟(甲基)丙烯酸酯、聚矽氧(甲基)丙烯酸酯；多官能單體，例如己二醇二(甲基)丙烯酸酯、(聚)乙二醇二(甲基)丙烯酸酯、(聚)丙二醇二(甲基)丙烯酸酯、新戊二醇二(甲基)丙烯酸酯、異戊四醇二(甲基)丙烯酸酯、三羥甲基丙烷三(甲基)丙烯酸酯、異戊四醇三(甲基)丙烯酸酯、二異戊四醇六(甲基)丙烯酸酯、環氧丙烯酸酯、聚酯丙烯酸酯、胺基甲酸酯丙烯酸酯、二乙烯苯、二(甲基)丙烯酸丁酯、二(甲基)丙烯酸己酯等。此處可單獨或組合使用一或多種此等可共聚單體組份。
可用於本發明之輻射可固化壓敏黏合劑(或能量射線可固化壓敏黏合劑)(組合物)包括(例如)內型輻射可固化壓敏黏合劑(其包含作為基礎聚合物之在聚合物側鏈、主鏈或主鏈末端中具有自由基反應性碳碳雙鍵的聚合物)、及藉由向壓敏黏合劑中納入UV可固化單體組份或寡聚物組份製備的輻射可固化壓敏黏合劑。亦可用於此處之熱膨脹壓敏黏合劑包括(例如)彼等包含壓敏黏合劑及發泡劑(尤其熱膨脹微球體)者。
在本發明中，壓敏黏合層32可含有在不損害本發明之優點之範圍內之各種添加劑(例如，增黏樹脂、著色劑、增稠劑、增量劑、填充劑、增塑劑、抗老化劑、抗氧化劑、表面活性劑、交聯劑等)。
交聯劑不受特別限制且可使用已知交聯劑。特定而言，作為交聯劑，不僅可提及基於異氰酸酯之交聯劑、基於環氧之交聯劑、基於三聚氰胺之交聯劑及基於過氧化物之交聯劑，而且可提及基於尿素之交聯劑、基於金屬醇鹽之交聯劑、基於金屬螯合物之交聯劑、基於金屬鹽之交聯劑、基於碳二亞胺之交聯劑、基於噁唑啉之交聯劑、基於氮丙啶之交聯劑、基於胺之交聯劑及諸如此類，且基於異氰酸酯之交聯劑及基於環氧之交聯劑係適宜的。交聯劑可單獨地或以兩個或更多個種類之組合形式使用。附帶而言，欲使用之交聯劑之量不受特別限制。
基於異氰酸酯之交聯劑之實例包括低碳數脂肪族多異氰酸酯，例如1,2-伸乙基二異氰酸酯、1,4-伸丁基二異氰酸酯及1,6-六亞甲基二異氰酸酯；脂環族多異氰酸酯，例如伸環戊基二異氰酸酯、伸環己基二異氰酸酯、異佛爾酮二異氰酸酯、氫化伸甲苯基二異氰酸酯及氫化伸二甲苯基二異氰酸酯；及芳香族多異氰酸酯，例如2,4-伸甲苯基二異氰酸酯、2,6-伸甲苯基二異氰酸酯、4,4’-二苯基甲烷二異氰酸酯及伸二甲苯基二異氰酸酯。另外，亦可使用三羥甲基丙烷/伸甲苯基二異氰酸酯三聚體加合物[商品名：「COLONATE L」，由Nippon Polyurethane Industry有限公司製造]、三羥甲基丙烷/六亞甲基二異氰酸酯三聚體加合物[商品名「COLONATE HL」，由Nippon Polyurethane Industry有限公司製造]及諸如此類。此外，基於環氧之交聯劑之實例包括N,N,N',N'-四縮水甘油基間伸二甲苯基二胺、二縮水甘油基苯胺、1,3-雙(N,N-縮水甘油基胺基甲基)環己烷、1,6-己二醇二縮水甘油醚、新戊二醇二縮水甘油醚、乙二醇二縮水甘油醚、丙二醇二縮水甘油醚、聚乙二醇二縮水甘油醚、聚丙二醇二縮水甘油醚、山梨糖醇聚縮水甘油醚、甘油聚縮水甘油醚、異戊四醇聚縮水甘油醚、聚甘油聚縮水甘油醚、山梨醇酐聚縮水甘油醚、三羥甲基丙烷聚縮水甘油醚、己二酸二縮水甘油酯、鄰苯二甲酸二縮水甘油酯、異氰尿酸三縮水甘油基-叁(2-羥乙基)酯、間苯二酚二縮水甘油醚及雙酚-S-二縮水甘油醚，以及分子中具有兩個或更多個環氧基團之基於環氧之樹脂。
在本發明中替代使用交聯劑或與交聯劑一起使用，可經由用電子射線或UV射線輻照交聯壓敏黏合層。
壓敏黏合層32可(例如)藉由利用包括將壓敏黏合劑與可選溶劑以及其他添加劑混合並隨後使該混合物成形為片狀層之常用方法來形成。具體而言，可提及(例如)以下方法：包括在基礎材料31上施加含有壓敏黏合劑及可選溶劑及其他添加劑之混合物之方法；包括在適當間隔器(例如釋放紙)上施加上述混合物以形成壓敏黏合層32並隨後將其轉移(轉印)於基礎材料31上之方法；或諸如此類。
切晶帶3之壓敏黏合層32與覆晶型半導體背面用膜2之黏合力(23℃，剝離角為180度，剝離速率為300 mm/min)較佳在0.02 N/20 mm至10 N/20 mm範圍內，更佳0.05 N/20 mm至5 N/20 mm。若黏合力為至少0.02 N/20 mm，則在切割半導體晶圓時可防止半導體晶片脫離。另一方面，若黏合力為至多10 N/20 mm，則在拾取半導體晶片時有利於其剝離並防止壓敏黏合劑存留。
附帶而言，在本發明中，可使得覆晶型半導體背面用膜2或半導體背面用切晶帶一體膜1具有抗靜電功能。由於此組態，可防止電路因在黏合時及在剝離時產生靜電能或因靜電能對半導體晶圓或諸如此類充電而引起斷裂。賦予抗靜電功能可藉由適當方式來實施，例如向基礎材料31、壓敏黏合層32及半導體背面用膜2中添加抗靜電劑或導電物質之方法或將由電荷轉移錯合物、金屬膜或諸如此類組成之導電層提供至基礎材料31上之方法。作為此等方法，擔心改變該半導體晶圓之品質之雜質離子難以產生之方法係較佳的。出於賦予導電性、改良熱導係數及諸如此類目的所摻和之導電物質(導電填充劑)之實例包括銀、鋁、金、銅、鎳、導電合金或諸如此類之球形、針形、薄片形金屬粉末；金屬氧化物，例如氧化鋁；非晶形碳黑及石墨。然而，自不具有漏電之觀點出發，半導體背面用膜2較佳係不導電的。
此外，覆晶型半導體背面用膜2或半導體背面用切晶帶一體膜1可以捲繞成卷之形式形成或可以層壓片材(膜)之形式形成。舉例而言，在膜呈捲繞成卷之形式的情形下，該膜以根據需要由間隔器保護半導體背面用膜2或半導體背面用膜2及切晶帶3之層壓板的狀態捲繞成卷，藉此該膜可製備為呈捲繞成卷之狀態或形式之半導體背面用膜2或半導體背面用切晶帶一體膜1。就此而言，呈捲繞成卷之狀態或形式之半導體背面用切晶帶一體膜1可由基礎材料31、形成於基礎材料31之一個表面上之壓敏黏合層32、形成於壓敏黏合層31上之半導體背面之膜2與形成於基礎材料32之另一個表面上之經可釋放處理之層(後表面經處理之層)構成。
附帶而言，半導體背面用切晶帶一體膜1之厚度(半導體背面用膜之厚度與包括基礎材料31及壓敏黏合層32之切晶帶之厚度的總厚度)可(例如)選自25 μm至1,600 μm之範圍且較佳為30 μm至850 μm、更佳為35 μm至500 μm且尤佳為50 μm至330 μm。
就此而言，在半導體背面用切晶帶一體膜1中，藉由控制半導體背面用膜2之厚度與切晶帶3之壓敏黏合層32之厚度的比率或半導體背面用膜2之厚度與切晶帶之厚度(基礎材料31與壓敏黏合層32之總厚度)的比率，可改良切割步驟時之切割性質、拾取步驟時之拾取性質及諸如此類，且可自半導體晶圓之切割步驟至半導體晶片之覆晶結合步驟有效地利用半導體背面用切晶帶一體膜1。
(半導體背面用之切晶帶一體膜之製造方法)
闡述本發明實施例之半導體背面用切晶帶一體膜之製造方法，同時使用圖1中所示之半導體背面用切晶帶一體膜1作為實例。首先，可藉由習知膜形成方法來形成基礎材料31。成膜方法之實例包括壓延膜形成方法、在有機溶劑中之澆注方法、在緊密密封系統中之膨脹擠壓方法、T型模具擠出方法、共擠出方法及乾式層壓方法。
然後，將壓敏黏合劑組合物施加至基礎材料31並於其上乾燥(且視情況在加熱下交聯)以形成壓敏黏合層32。塗佈系統包括輥塗、絲網塗佈、凹板塗佈等。可將壓敏黏合層組合物直接施加至基礎材料31以在基礎材料31上形成壓敏黏合層32；或可將壓敏黏合劑組合物施加至釋放薄片或表面經潤滑處理之類似物以在其上形成壓敏黏合層32，且可將壓敏黏合層32轉移至基礎材料31上。隨即，形成在基礎材料31上形成壓敏黏合層32的切晶帶3。
另一方面，將用於形成半導體背面用膜2之形成材料施加至釋放片材上以形成在乾燥後具有預定厚度之塗層，且隨後在預定條件下乾燥(視情況在需要熱固化之情形下加熱並乾燥)以形成塗層。將塗層轉移至壓敏黏合層32上，藉此在壓敏黏合層32上形成半導體背面用膜2。亦可藉由將用於形成半導體背面用膜2之形成材料施加至壓敏黏合層32且隨後在預定條件下對其進行乾燥(視情況在需要熱固化之情形下加熱並對其進行乾燥)在壓敏黏合層32上形成半導體背面用膜2。根據上述方法，可獲得本發明之半導體背面用切晶帶一體膜1。在形成半導體背面用膜2時需要熱固化之情形下，重要的是，實施熱固化之程度應使得可部分固化塗層，但較佳未熱固化塗層。
可在製造半導體裝置(包括覆晶連接步驟)時適宜地使用本發明之半導體背面用切晶帶一體膜1。即，在製造覆晶安裝式半導體裝置時使用本發明之半導體背面用切晶帶一體膜1且因此該覆晶安裝式半導體裝置係在半導體背面用切晶帶一體膜1之半導體背面用膜2附著至該半導體晶片之背面之狀況或形式下製造。因此，本發明之半導體背面用切晶帶一體膜1可用於覆晶安裝式半導體裝置(呈藉由覆晶結合方法將該半導體晶片固定至例如基板之黏附體之狀態或形式之半導體裝置)。
與在半導體背面用切晶帶一體膜1中一樣，半導體背面用膜2亦用於覆晶安裝式半導體裝置(在覆晶結合方法中呈半導體晶片固定至黏附體(例如基板或諸如此類)之狀態或形式的半導體裝置)。
(半導體晶圓)
半導體晶圓不受特別限制，只要其係已知或常用半導體晶圓且可從由各種材料製成之半導體晶圓中適當地選擇並使用。在本發明中，作為半導體晶圓，可適宜地使用矽晶圓。
(半導體裝置之製造方法)
製造本發明半導體裝置之方法將參照圖2A至2D來闡述。圖2A至2D係顯示在使用半導體背面用切晶帶一體膜1之情形下製造半導體裝置之方法的剖面示意圖。
在該半導體裝置製造方法中，使用半導體背面用切晶帶一體膜1製造半導體裝置。具體而言，該製造方法至少包含將半導體晶圓附著至該半導體背面用切晶帶一體膜中之該半導體背面用膜上之步驟；切割該半導體晶圓以形成半導體元件之步驟，其中將切削深度控制在超越該壓敏黏合層面對該半導體背面用膜之一側上且未抵達其面對該基礎材料之另一側之範圍內；將該半導體晶片連同該半導體背面用膜一起自該切晶帶之該壓敏黏合層剝離之剝離步驟；及將該半導體晶片覆晶連接至黏附體上之步驟。
(安裝步驟)
首先，如圖2A中所示，將視情況提供於半導體背面用切晶帶一體膜1之半導體背面用膜2上之間隔器適宜地剝離且將半導體晶圓4附著至欲藉由黏合及固持固定之半導體背面用膜2上(安裝步驟)。此時，半導體背面用膜2呈未固化狀態(包括半固化狀態)。此外，將半導體背面用切晶帶一體膜1附著至半導體晶圓4之背面。半導體晶圓4之背面意指與電路面相對之面(亦稱作非電路面、非電極形成面等)。附著方法不受特別限定，但碾壓結合方法較佳。碾壓結合通常係藉由用碾壓工具(例如壓輥)碾壓來實施。
(切割步驟)
然後，如圖2B中所示，切割半導體晶圓4。因此，將半導體晶圓4切削成規定大小並使其個體化(形成為小件)以製造半導體晶片5。舉例而言，自半導體晶圓4之電路面側根據正常方法來實施該切割。此外，本步驟可採用(例如)形成抵達半導體背面用切晶帶一體膜1之狹長切口之切削方法(稱作全切)。用於本步驟之切割設備不受特別限制，且可使用習知設備。此外，由於半導體晶圓4係藉由具有半導體背面用膜之半導體背面用切晶帶一體膜1黏合併固定，因此可抑制晶片裂紋及晶片脫離，且亦可抑制半導體晶圓4之損壞。就此而言，當半導體背面用膜2係由含有環氧樹脂之樹脂組合物形成時，在切削表面處可抑制或防止自半導體背面用膜之黏合層產生黏合劑擠出，甚至當藉由切割來切削其時。因此，可抑制或防止切削表面本身重新附著(成塊)且因此可進一步更方便地實施在下文中欲提及之拾取。
在本發明之半導體裝置製造方法中，在切割時的將切削深度控制在超越壓敏黏合層32面對(接觸)半導體背面用膜2之側32a但未抵達其面對(接觸)基礎材料31之側32b之範圍內。迄今，在切割時，半導體晶圓係切削至抵達基礎材料之深度以確保生產餘幅。然而，在使用一體膜1之發明中，藉由切削至抵達壓敏黏合層(未抵達基礎材料)之深度可充分確保生產餘幅。因此，可防止產生由切削基礎材料31導致之切削粉塵，且因此，因防止在半導體晶片周圍產生毛邊且同時保持膜1之良好切割性質可有效地製造高可靠性半導體裝置。
切削深度並無具體界定，只要其在超越壓敏黏合層32之上表面32a且未抵達其下表面32b之範圍內。然而，在切割時，較佳地，切削深度經界定以在壓敏黏合層32始自壓敏黏合層32面對半導體背面用膜2之表面32a之厚度的10%至70%範圍內、更佳在15%至65%之範圍內，甚至更佳在20%至60%之範圍內。若將切削深度控制在上述範圍內，則可防止切削至抵達該基礎材料，即使考慮到不同切割機之切削深度精確度波動，且因此本發明製造方法藉由防止深切削至抵達基礎材料可容易地接受生產線之各種變化，且另外，如上控制切削深度之本發明製造方法可充分確保切割時的生產餘幅且因此可防止產生各種破壞(例如切割破壞等)。
在展開半導體背面用切晶帶一體膜1之情形下，可使用習知展開設備來實施展開。該展開裝置具有能夠將該半導體背面用切晶帶一體膜1向下推進經過切割環之環形外環及具有小於該外環之直徑且支撐該半導體背面用切晶帶一體膜之內環。由於該展開步驟，因此可防止毗鄰半導體晶片因在下文欲提及之拾取步驟中彼此接觸而損壞。
(拾取步驟)
為收集黏合且固定至半導體背面用切晶帶一體膜1之半導體晶片5，如圖2C中所展示對半導體晶片5實施拾取以將半導體晶片5連同半導體背面用膜2一起自切晶帶3剝離。拾取方法不受特別限制，且可採用習知之各種方法。舉例而言，可提及包括用針將每一半導體晶片5自半導體背面用切晶帶一體膜1之基礎材料31側向上推進並用拾取設備拾取經推進半導體晶片5之方法。就此而言，利用半導體背面用膜2保護所拾取半導體晶片5之背面。
(覆晶連接步驟)
藉由如圖2D中所示之覆晶結合方法(覆晶安裝方法)將所拾取半導體晶片5固定至黏附體6，例如基板。具體而言，根據通常方式將半導體晶片5以半導體晶片5之電路面(亦稱作正面、電路圖案形成面、電極形成面等)與黏附體6相對之形式固定至黏附體6。舉例而言，使形成於半導體晶片5之電路面側處之凸塊51與接合附著至黏附體6之連接墊之導電材料61(例如焊料)接觸且導電材料61在碾壓下熔化，藉此可使半導體晶片5與黏附體6之間牢固電連接且可將半導體晶片5固定至黏附體6(覆晶結合步驟)。此時，在半導體晶片5與黏附體6之間形成間隙且間隙間之始自離通常為約30 μm至300 μm。就此而言，在使半導體晶片5覆晶結合(覆晶連接)於黏附體6上後，重要的是，洗滌半導體晶片5與黏附體6之相對面及間隙並隨後將封裝材料(例如封裝樹脂)填充至該等間隙中以實施封裝。
作為黏附體6，可使用各種基板，例如引線框架及電路板(例如佈線電路板)。基板之材料不受特別限制且可提及陶瓷基板及塑膠基板。塑膠基板之實例包括環氧基板、雙馬來醯亞胺三嗪基板及聚醯亞胺基板。
在覆晶結合步驟中，凸塊及導電材料之材料不受特別限制且其實例包括焊料(合金)，例如基於錫-鉛之金屬材料、基於錫-銀之金屬材料、基於錫-銀-銅之金屬材料、基於錫-鋅之金屬材料及基於錫-鋅-鉍之金屬材料、以及基於金之金屬材料及基於銅之金屬材料。
附帶而言，在覆晶結合步驟中，熔化導電材料以連接半導體晶片5之電路面側處之凸塊與黏附體6之表面上之導電材料。在熔化導電材料時之溫度通常為約260℃(例如，250℃至300℃)。可藉由用環氧樹脂或類似物形成半導體背面用膜來將本發明之半導體背面用切晶帶一體膜製成具有能夠承受覆晶結合步驟中之高溫之耐熱性。
在本步驟中，較佳洗滌半導體晶片5與黏附體6之間的相對面(電極形成面)及間隙。在洗滌時欲使用之洗滌液不受特別限制且其實例包括有機洗滌液及水性洗滌液。本發明之半導體背面用切晶帶一體膜中之半導體背面之膜對洗滌液具有耐溶劑性且對此等洗滌液實質上無溶解性。因此，如上所述，可使用各種洗滌液作為洗滌液且該洗滌可藉由任一習用方法來達成而無需任一專用洗滌液。
然後，實施封裝步驟以封裝覆晶結合之半導體晶片5與黏附體6之間之間隙。使用封裝樹脂來實施封裝步驟。此時之封裝條件不受特別限制，但封裝樹脂之固化通常在175℃下實施60秒至90秒。然而，在本發明中，對此沒有限制，舉例而言，固化可在165℃至185℃之溫度下實施數分鐘。藉由此步驟中之熱處理，不僅封裝樹脂而且半導體背面用膜2亦同時經熱固化。因此，封裝樹脂及半導體背面用膜2二者均經固化並隨著熱固化程序收縮。因此，由於封裝樹脂之固化收縮而給予半導體晶片5之應力可因半導體背面用膜2之固化收縮抵消或鬆弛。此外，在該步驟中，半導體背面用膜2可完全或幾乎完全經熱固化且可以優良緊密黏合性附著至半導體元件之背面。此外，本發明之半導體背面用膜2可連同封裝步驟中之封裝材料一起熱固化，甚至當膜呈未固化狀態時，使得無需新添加熱固化半導體背面用膜2之步驟。
封裝樹脂不受特別限制，只要該材料係具有絕緣性質之樹脂(絕緣樹脂)，且可在已知封裝材料(例如封裝樹脂)中適宜地選擇並使用。該封裝樹脂較佳係具有彈性之絕緣樹脂。該封裝樹脂之實例包括含有環氧樹脂之樹脂組合物。作為環氧樹脂，可提及上文中所例示之環氧樹脂。此外，由含有環氧樹脂之樹脂組合物組成之封裝樹脂可含有不同於環氧樹脂之熱固性樹脂(例如酚系樹脂)或除環氧樹脂以外的熱塑性樹脂。附帶而言，亦可利用酚系樹脂作為環氧樹脂之固化劑，且作為此一酚系樹脂，可提及上文中所例示之酚系樹脂。
根據使用半導體背面用切晶帶一體膜1或半導體背面用膜2製造之半導體裝置(覆晶安裝式半導體裝置)，半導體背面用膜係附著至該半導體晶片之背面，且因此可以優良可見度施加雷射標記。特定而言，甚至當該標記方法係雷射標記方法時，可以優良反差比施加雷射標記，且可以良好可見度觀察到藉由雷射標記所施加之各種資訊(例如，文字資訊及圖形資訊)。在雷射標記時，可利用已知雷射標記設備。此外，作為雷射，可利用各種雷射，例如氣體雷射、固態雷射及液體雷射。特定而言，作為氣體雷射，可利用任何已知氣體雷射而無特別限制，但二氧化碳雷射(CO2 雷射)及準分子雷射(ArF雷射、KrF雷射、XeCl雷射、XeF雷射等)係適宜的。作為固態雷射，可利用任何已知固態雷射而無特別限制，但YAG雷射(例如Nd:YAG雷射)及YVO4 雷射係適宜的。
由於使用本發明之半導體背面用切晶帶一體膜1或半導體背面用膜2製造之半導體裝置係藉由覆晶安裝方法安裝之半導體裝置，因此該裝置具有與藉由晶粒結合安裝方法安裝之半導體裝置相比薄化及小型化之形狀。因此，可適宜地使用半導體裝置作為各種電子裝置及電子部分或其材料及部件。具體而言，作為利用本發明覆晶安裝式半導體裝置之電子裝置，可提及所謂「行動電話」及「PHS」、小型電腦[例如，所謂「PDA」(手持式終端機)、所謂「筆記本型個人電腦」、所謂「Net Book(商品名)」、及所謂「可戴式電腦」等]、呈「行動電話」與電腦一體化之形式之小型電子裝置、所謂「Digital Camara(商品名)」、所謂「數位攝影機」、小型電視機、小型遊戲機、小型數位聲訊播放器、所謂「電子記事本」、所謂「電子詞典」、用於所謂「電子書」之電子裝置終端機、諸如小型數位型手錶等行動電子裝置(可攜式電子裝置)、及諸如此類。不必說，亦可提及除行動電子裝置以外的電子裝置(固定式電子裝置等)，例如，所謂「桌上型個人電腦」、薄型電視機、用於記錄及重現之電子裝置(硬磁碟記錄器、DVD播放器等)、投影機、微機械及諸如此類。另外，電子部分或電子裝置及電子部分之材料及部件不受特別限制且其實例包括所謂「CPU」之部分及各種記憶體裝置(所謂「記憶體」、硬磁碟等)之部件。
實例
下文將以例示性方式詳細闡述本發明之較佳實例。然而，除非超出本發明之主旨，否則本發明並不限於以下實例。此外，除非另有說明，否則每一實例中之份數皆係重量標準。
實例1
<半導體背面用膜之製備>
以100份基於丙烯酸酯聚合物(其含有丙烯酸乙酯及甲基丙烯酸甲酯作為主要組份)(商品名「PARACRON W-197CM」，由Negami Chemical Industrial有限公司製造)計，將113份環氧樹脂(商品名「EPICOAT 1004」，由JER有限公司製造)、121份酚系樹脂(商品名「MILEX XLC-4L」，由Mitsui Chemicals公司製造)、246份球形二氧化矽(商品名「SO-25R」，由Admatechs有限公司製造)、5份染料1(商品名「OIL GREEN 502」，由Orient Chemical Industries有限公司製造)及5份染料2(商品名「OIL BLACK BS」，由Orient Chemical Industries有限公司製造)溶於甲基乙基酮中以製備固體濃度為23.6重量%之壓敏黏合組合物之溶液。
將該壓敏黏合組合物之溶液施加至經可釋放處理之膜上作為釋放襯墊(間隔器)，該膜由厚度為50 μm之聚對苯二甲酸乙二酯膜組成且已經受聚矽氧-釋放處理，且隨後在130℃下乾燥2分鐘以製備厚度(平均厚度)為20 μm之半導體背面用膜。
<半導體背面用之切晶帶一體膜之製備>
使用手動輥將該半導體背面用膜附著至切晶帶(商品名「V-8-T」，由Nitto Denko有限公司製造；基礎材料之平均厚度為65 μm；壓敏黏合層之平均厚度為20 μm)之壓敏黏合層以製備半導體背面用切晶帶一體膜。
實例2
<半導體背面用膜之製備>
根據與實例1中相同之方法製備厚度(平均厚度)為20 μm之半導體背面用膜。
<半導體背面用之切晶帶一體膜之製備>
使用手動輥將該半導體背面用膜附著至切晶帶(商品名「V-8-T」，由Nitto Denko有限公司製造；基礎材料之平均厚度為65 μm；壓敏黏合層之平均厚度為30 μm)之壓敏黏合層以製備半導體背面用切晶帶一體膜。
實例3
<半導體背面用膜之製備>
根據與實例1中相同之方法製備厚度(平均厚度)為20 μm之半導體背面用膜。
<半導體背面用之切晶帶一體膜之製備>
使用手動輥將該半導體背面用膜附著至切晶帶(商品名「V-8-T」，由Nitto Denko有限公司製造；基礎材料之平均厚度為65 μm；壓敏黏合層之平均厚度為40 μm)之壓敏黏合層以製備半導體背面用切晶帶一體膜。
比較實例1
<半導體背面用膜之製備>
根據與實例1中相同之方法製備厚度(平均厚度)為20 μm之半導體背面用膜。
<半導體背面用之切晶帶一體膜之製備>
使用手動輥將該半導體背面用膜附著至切晶帶(商品名「V-8-T」，由Nitto Denko有限公司製造；基礎材料之平均厚度為65 μm；壓敏黏合層之平均厚度為10 μm)之壓敏黏合層以製備半導體背面用切晶帶一體膜。
比較實例2
<半導體背面用膜之製備>
根據與實例1中相同之方法製備厚度(平均厚度)為20 μm之半導體背面用膜。
<半導體背面用之切晶帶一體膜之製備>
使用手動輥將該半導體背面用膜附著至切晶帶(商品名「V-8-T」，由Nitto Denko有限公司製造；基礎材料之平均厚度為65 μm；壓敏黏合層之平均厚度為50 μm)之壓敏黏合層以製備半導體背面用切晶帶一體膜。
(評價)
根據下文所提及之方法評價實例1及3及比較實例1及2中製備之半導體背面用切晶帶一體膜之切割性質及拾取性質。結果顯示於表1中。
<切割性質/拾取性質之評價方法>
使用實例1至3及比較實例1及2之半導體背面用切晶帶一體膜，以下文所提及之方式精確切割半導體晶圓，由此評價該膜之切割性質。隨後，評價該膜之剝離容易程度。以該方式評價該半導體背面用切晶帶一體膜之切割能力及拾取能力。
對半導體晶圓(直徑：8英吋，厚度：0.6 mm；矽鏡面晶圓)實施背面拋光處理並使用厚度為0.2 mm之鏡面晶圓作為工件。在將該間隔器自該半導體背面用切晶帶一體膜剝離後，在70℃下藉由輥碾壓結合將該鏡面晶圓(工件)附接至該半導體背面用膜上。隨即，以使切削刀片可抵達該切晶帶一體膜之壓敏黏合層之中心之切削深度之方式切削該工件。以全切形式實施切割以使晶片大小為10 mm2 。該半導體晶圓之拋光條件、附著條件及切割條件如下。
(半導體晶圓之研磨條件)
研磨設備：商品名「DFG-8560」，由DISCO公司製造
半導體晶圓：直徑為8英吋(背面經研磨以使得自0.6 mm之厚度直到0.2 mm之厚度為止)
(附著條件)
附著設備：商品名「MA-3000III」，由Nitto Seiki有限公司製造
附著速度：10 mm/min
附著壓力：0.15 MPa
附著時階段溫度：70℃
(切割條件)
切割設備：商品名「DFD-6361」，由DISCO公司製造
切割環：「2-8-1」(由DISCO公司製造)
切割速度：30 mm/sec
切割刀片：
Z1；「203O-SE 27HCDD」，由DISCO公司製造
Z2；「203O-SE 27HCBB」，由DISCO公司製造
切割刀片轉速：
Z1；40,000 r/min
Z2；45,000 r/min
刀片高度：
Z1：自晶圓表面110 μm
Z2：該切晶帶一體膜之壓敏黏合層之中心
切削方法：逐步切削
晶圓晶片大小：10.0 mm2
(切割性質評價)
在切割作業中，根據下文所提及之方法評價工件晶片之切割性能以確定其是否充分切割，良好切割時工件晶片之側上未受來源於基礎材料之雜質(毛邊)污染且經切割工件晶片未破裂或斷裂，
(毛邊評價)
在拾取後，用顯微鏡(放大率：20倍)觀察該等晶片附接半導體背面用膜之側(全部100個晶片之四個側)。將在上述切割條件下經充分切割且無毛邊之樣品評定為「良好」；並將未能充分切割但在其周圍具有毛邊之樣品評定為「差」。
(斷裂/破裂評價)
如在毛邊評價中之彼等，用顯微鏡(放大率：20倍)觀察該等晶片附接半導體背面用膜之側(全部100個晶片之四個側)。將其側未斷裂或破裂之樣品評定為「良好」，並將側斷裂或破裂之樣品評定為「差」。
(拾取性能評價)
然後，藉由自該半導體背面用切晶帶一體膜之切晶帶側用針將晶片向上推進，將藉由切割所獲得之工件晶片連同該半導體背面用膜一起自該切晶帶之壓敏黏合層拾取，由此得到背面受該半導體背面用膜保護之工件晶片。測定此時晶片(總計400件)之拾取成功比(%)以評價拾取性質。因此，當拾取比接近100%時拾取性質較佳。
拾取條件如下。
(半導體晶圓拾取條件)
拾取設備：商品名「SPA-300」，由Shinkawa有限公司製造
拾取針數量：9個針
針之向上推進速度：20 mm/s
針之向上推進距離：500 μm
拾取時間：1秒
切晶帶展開量：3 mm
自表1可知，可看出當使用實例1至3之半導體背面用切晶帶一體膜時，藉由切割所獲得之工件晶片未破裂或斷裂且其側周圍無來源於基礎材料之毛邊，且該切晶帶一體膜具有良好之切割性質。另外，進一步獲知在拾取其時，該等切割晶片展示良好之剝離容易程度。另一方面，儘管比較實例1之半導體背面用切晶帶一體膜之拾取性質良好，但其在切割工件晶片之側周圍產生毛邊，且因此，切晶帶一體膜之切割性質較差。當在切割時使用比較實例2之半導體背面用切晶帶一體膜時，切割工件晶片破裂或斷裂，或亦即，切晶帶一體膜之切割性質較差，且另外，其拾取性質亦較差。
儘管本文已參照本發明特定實施例詳細闡述了本發明，但熟習此項技術者應瞭解，可在不背離本發明範疇之情況下對本發明做出各種改變及修改。
本申請案係基於2010年7月29日提出申請之日本專利申請案第2010-170933號，其全部內容以引用方式併入本文中。
1．．．半導體背面用切晶帶一體膜
2．．．半導體背面用膜
3．．．切晶帶
4．．．半導體晶圓
5．．．半導體晶片
6．．．黏附體
31．．．基礎材料
32．．．壓敏黏合層
32a．．．半導體背面用膜之上表面
32b．．．半導體背面用膜之下表面
33．．．對應於半導體晶圓附著部分之部分
51．．．形成於半導體晶片5之電路面側上之凸塊
61．．．附著至黏附體6之連接墊之結合用導電材料
圖1係顯示本發明之半導體背面用切晶帶一體膜之一個實施例之截面示意圖；及
圖2A至2D係顯示使用本發明之半導體背面用切晶帶一體膜來製造半導體裝置之方法之一個實施例的截面示意圖。
1．．．半導體背面用切晶帶一體膜
2．．．半導體背面用膜
3．．．切晶帶
31．．．基礎材料
32．．．壓敏黏合層
33．．．對應於半導體晶圓附著部分之部分

Claims (9)

  1. 一種使用半導體背面用切晶帶一體膜來製造半導體裝置之方法，其中該半導體背面用切晶帶一體膜包含：切晶帶，其依序層疊有基礎材料及具有20μm至40μm厚度之壓敏黏合層；及設於該切晶帶之該壓敏黏合層上之半導體背面用膜，且該方法包含：將半導體晶圓附著至該半導體背面用切晶帶一體膜之半導體背面用膜上，切割該半導體晶圓以形成半導體晶片，其中將切削深度控制在超越該壓敏黏合層面對該半導體背面用膜之一側且未抵達該壓敏黏合層面對該基礎材料之另一側的範圍內，將該半導體晶片連同該半導體背面用膜一起自該切晶帶之該壓敏黏合層剝離，及將該半導體晶片覆晶連接至黏附體上。
  2. 如請求項1之半導體裝置之製造方法，其中比率x/y為1至4，其中x係該壓敏黏合層之厚度且y係該半導體背面用膜之厚度。
  3. 如請求項1之半導體裝置之製造方法，其中比率z/y為1.5至25，其中y係該半導體背面用膜之厚度且z係該切晶帶之厚度。
  4. 如請求項2之半導體裝置之製造方法，其中比率z/y為1.5至25，其中y係該半導體背面用膜之厚度且z係該切晶帶 之厚度。
  5. 如請求項1之半導體裝置之製造方法，其中該切割時之切削深度經控制以在該壓敏黏合層始自該黏合層面對該半導體背面用膜之側面之厚度的10%至70%範圍內。
  6. 如請求項2之半導體裝置之製造方法，其中該切割時之切削深度經控制以在該壓敏黏合層始自該黏合層面對該半導體背面用膜之側面的厚度的10%至70%範圍內。
  7. 如請求項3之半導體裝置之製造方法，其中該切割時之切削深度經控制以在該壓敏黏合層始自該黏合層面對該半導體背面用膜之側面之厚度的10%至70%範圍內。
  8. 如請求項4之半導體裝置之製造方法，其中該切割時之切削深度經控制以在該壓敏黏合層始自該黏合層面對該半導體背面用膜之側面之厚度的10%至70%範圍內。
  9. 如請求項1至8中任一項之半導體裝置之製造方法，其中於加熱溫度250℃及加熱時間1小時之條件下加熱後，半導體背面用膜之重量減少比率為1重量%或更少。
TW100123166A 2010-07-29 2011-06-30 半導體背面用切晶帶一體膜及半導體裝置之製造方法 TWI460778B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010170933A JP5641641B2 (ja) 2010-07-29 2010-07-29 ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201205659A TW201205659A (en) 2012-02-01
TWI460778B true TWI460778B (zh) 2014-11-11

Family

ID=45527154

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100123166A TWI460778B (zh) 2010-07-29 2011-06-30 半導體背面用切晶帶一體膜及半導體裝置之製造方法

Country Status (5)

Country Link
US (2) US8404522B2 (zh)
JP (1) JP5641641B2 (zh)
KR (1) KR101688237B1 (zh)
CN (1) CN102347263B (zh)
TW (1) TWI460778B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5744434B2 (ja) * 2010-07-29 2015-07-08 日東電工株式会社 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法
TWI476259B (zh) * 2012-05-31 2015-03-11 Taiwan First Li Bond Co Ltd 熱熔型無鹵難燃導熱環氧樹脂黏著劑之背膠銅箔及其製造方法
US9136173B2 (en) * 2012-11-07 2015-09-15 Semiconductor Components Industries, Llc Singulation method for semiconductor die having a layer of material along one major surface
US9484260B2 (en) 2012-11-07 2016-11-01 Semiconductor Components Industries, Llc Heated carrier substrate semiconductor die singulation method
JP2014207355A (ja) * 2013-04-15 2014-10-30 住友ベークライト株式会社 半導体ウエハ用ダイシングフィルム
WO2015111632A1 (ja) 2014-01-22 2015-07-30 リンテック株式会社 保護膜形成フィルム、保護膜形成用シート、保護膜形成用複合シートおよび検査方法
US9385040B2 (en) * 2014-02-19 2016-07-05 Taiwan Semiconductor Manufacturing Company Ltd. Method of manufacturing a semiconductor device
KR101627970B1 (ko) 2015-05-12 2016-06-07 (주) 제니스 프린팅 방식의 전자소재용 접착테이프 제조장치 및 그 제조방법
JP2017092335A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 半導体パッケージの製造方法
JP2017088782A (ja) * 2015-11-13 2017-05-25 日東電工株式会社 積層体および合同体・組み合わせの回収方法・半導体装置の製造方法
US10373869B2 (en) 2017-05-24 2019-08-06 Semiconductor Components Industries, Llc Method of separating a back layer on a substrate using exposure to reduced temperature and related apparatus

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102987A1 (en) * 2004-11-12 2006-05-18 Lintec Corporation Marking method and sheet for both protective film forming and dicing
WO2006104151A1 (ja) * 2005-03-29 2006-10-05 The Furukawa Electric Co., Ltd. ウエハダイシング用粘着テープおよびそれを用いたチップの製造方法
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008124141A (ja) * 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4954569B2 (ja) * 2006-02-16 2012-06-20 日東電工株式会社 半導体装置の製造方法
JP4846406B2 (ja) 2006-03-28 2011-12-28 リンテック株式会社 チップ用保護膜形成用シート
JP2008006386A (ja) 2006-06-29 2008-01-17 Furukawa Electric Co Ltd:The チップ用保護膜形成用シートによる保護膜形成方法。
JP2008166451A (ja) 2006-12-27 2008-07-17 Furukawa Electric Co Ltd:The チップ保護用フィルム
JP4732472B2 (ja) * 2007-03-01 2011-07-27 日東電工株式会社 熱硬化型ダイボンドフィルム
JP2008277796A (ja) * 2007-04-02 2008-11-13 Hitachi Chem Co Ltd 半導体用途接着フィルム、半導体装置及び半導体装置の製造方法
CN101569002B (zh) * 2007-09-14 2012-03-28 古河电气工业株式会社 晶片加工用带
KR100922226B1 (ko) * 2007-12-10 2009-10-20 주식회사 엘지화학 접착 필름, 다이싱 다이본딩 필름 및 반도체 장치
JP5885325B2 (ja) 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5681374B2 (ja) * 2010-04-19 2015-03-04 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060102987A1 (en) * 2004-11-12 2006-05-18 Lintec Corporation Marking method and sheet for both protective film forming and dicing
WO2006104151A1 (ja) * 2005-03-29 2006-10-05 The Furukawa Electric Co., Ltd. ウエハダイシング用粘着テープおよびそれを用いたチップの製造方法
JP2007266420A (ja) * 2006-03-29 2007-10-11 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008124141A (ja) * 2006-11-09 2008-05-29 Shin Etsu Chem Co Ltd ダイシング・ダイボンド用接着フィルム

Also Published As

Publication number Publication date
KR20120011780A (ko) 2012-02-08
JP2012033639A (ja) 2012-02-16
CN102347263A (zh) 2012-02-08
TW201205659A (en) 2012-02-01
US20120289000A1 (en) 2012-11-15
CN102347263B (zh) 2016-03-09
US8404522B2 (en) 2013-03-26
JP5641641B2 (ja) 2014-12-17
US20120028415A1 (en) 2012-02-02
KR101688237B1 (ko) 2017-01-02
US8455302B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
TWI649800B (zh) 半導體裝置製造用膜、半導體裝置製造用膜之製造方法及半導體裝置之製造方法
TWI429034B (zh) 覆晶型半導體背面用膜及其應用
TWI444454B (zh) 結合有切晶帶之半導體背面用膜與製造該膜之方法、及製造半導體裝置之方法
TWI460778B (zh) 半導體背面用切晶帶一體膜及半導體裝置之製造方法
TWI467644B (zh) 切晶帶一體型晶圓背面保護膜
TWI534236B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI527105B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI479557B (zh) 覆晶型半導體背面用膜
TWI591150B (zh) 切晶帶一體型晶圓背面保護膜、半導體器件之製造方法、覆晶安裝半導體器件
TWI531632B (zh) 使用切晶帶一體型晶圓背面保護膜製造半導體器件之方法
TWI545638B (zh) 半導體背面用切晶帶一體膜
TWI444451B (zh) 用於半導體背面之切晶帶一體型薄膜
TWI445798B (zh) 覆晶型半導體背面用膜、半導體背面用切割帶一體膜、半導體元件之製造方法、及覆晶型半導體元件
TWI446431B (zh) 覆晶型半導體背面用膜及半導體背面用切晶帶一體膜
TWI605504B (zh) Flip-chip type semiconductor device manufacturing method
TWI489536B (zh) 覆晶型半導體背面用膜
TWI604003B (zh) 半導體背面用切晶帶一體膜
TWI444452B (zh) 半導體背面用切割帶一體膜
TW201704409A (zh) 半導體背面用膜及其用途
TWI444453B (zh) 半導體背面保護用切割帶一體膜
TWI437072B (zh) 覆晶型半導體背面用膜、半導體背面用切晶帶一體膜、半導體裝置之製造方法及覆晶型半導體裝置