JP4271597B2 - チップ用保護膜形成用シート - Google Patents
チップ用保護膜形成用シート Download PDFInfo
- Publication number
- JP4271597B2 JP4271597B2 JP2004054354A JP2004054354A JP4271597B2 JP 4271597 B2 JP4271597 B2 JP 4271597B2 JP 2004054354 A JP2004054354 A JP 2004054354A JP 2004054354 A JP2004054354 A JP 2004054354A JP 4271597 B2 JP4271597 B2 JP 4271597B2
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- film forming
- sheet
- forming layer
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/27—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Laminated Bodies (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Dicing (AREA)
Description
る。
の製造が行われている。フェースダウン方式では、チップの回路面側に導通を確保するためのバンプと呼ばれる凸部が形成されてなるチップを用い、回路面側の凸部が基台に接続する構造となる。
(1)半導体ウエハの表面にエッチング法等により回路を形成し、回路面の所定位置にバンプを形成する。
(2)半導体ウエハ裏面を所定の厚さまで研削する。
(3)リングフレームに張設されたダイシングシートに半導体ウエハ裏面を固定し、ダイシングソーにより各回路毎に切断分離し、半導体チップを得る。
(4)半導体チップをピックアップし、フェースダウン方式で所定の基台上に実装し、必要に応じチップを保護するために樹脂封止またはチップ裏面に樹脂コーティングを施し、半導体装置を得る。
型を用いたモールド法などにより行われる。しかし、ポッティング法では適量の樹脂を滴下することが難しい。またモールド法では金型の洗浄等が必要になり、設備費、運転費が高価になる。
に用いられるチップ用保護膜形成用シートを提供することを目的としている。
剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とバインダーポリマー成分と黒色顔料とを含有する保護膜形成層とを有し、該保護膜形成層が着色されているチップ用保護膜形成用シートであって、該チップがフェースダウン方式で実装されるチップであることを特徴とする。
剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とエネルギー線硬化性成分とバインダーポリマー成分と黒色顔料とを含有する保護膜形成層とを有し、該保護膜形成層が着色されているチップ用保護膜形成用シートであって、該チップがフェースダウン方式で実装されるチップであることを特徴とする。
リブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルム、エチレン・(メタ)アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等が用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。
うに、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、ジシクロヘキサジエン骨格、ナフタレン骨格を有するエポキシ樹脂を用いることができる。
シクロヘキシルフェニルケトン、ベンジルジフェニルサルファイド、テトラメチルチウラムモノサルファイド、アゾビスイソブチロニトリル、ベンジル、ジベンジル、ジアセチル、β−クロールアンスラキノンなどが挙げられる。
合する場合、その配合の比率は、バインダーポリマー成分100重量部に対して、好ましくは100〜1500重量部、さらに好ましくは150〜1000重量部、特に好ましくは200〜800重量部である。また、保護膜形成層2にエネルギー線硬化性成分のみを使用する場合、その配合比率は、バインダーポリマー成分100重量部に対して、好ましくは5〜500重量部、さらに好ましくは10〜200重量部、特に好ましくは20〜150重量部である。
分からなる組成物をロールナイフコーター、グラビアコーター、ダイコーター、リバースコーターなど一般に公知の方法にしたがって直接または転写によって塗工し、乾燥させて保護膜形成層2を形成することによって得ることができる。なお、上記の組成物は、必要に応じ、溶剤に溶解し、若しくは分散させて塗布することができる。
表面に回路が形成された半導体ウエハの裏面に、前記第1または第2のチップ用保護膜形成用シートの保護膜形成層を貼付した後、
以下の工程(1)〜(3)を任意の順で行って、裏面に保護膜を有する半導体チップを得ることを特徴としている。
工程(1):保護膜形成層と剥離シートとを剥離、
工程(2):加熱またはエネルギー線照射により保護膜形成層を硬化、
工程(3):半導体ウエハおよび保護膜形成層を回路毎にダイシング。
うに行われる。ウエハのダイシングは、ダイシングシートを用いた常法により行われる。この結果、裏面に保護膜を有する半導体チップが得られる。
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し(図3A)、
保護膜形成層2から剥離シート1を剥離し(図3B)、
半導体ウエハ3および保護膜2を回路毎にダイシングし(図3C)、
加熱またはエネルギー線照射により保護膜形成層2を硬化し(図3D)、
裏面に保護膜3を有する半導体チップを得るものである(図3E)。
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し(図4A)、
加熱またはエネルギー線照射により保護膜形成層2を硬化し(図4B)、
硬化した保護膜形成層2から剥離シート1を剥離し(図4C)、
半導体ウエハ3および保護膜2を回路毎にダイシングし(図4D)、
裏面に保護膜3を有する半導体チップを得るものである(図4E)。
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し(図5A)、
加熱またはエネルギー線照射により保護膜形成層2を硬化し(図5B)、
半導体ウエハ3および硬化した保護膜形成層2を回路毎にダイシングし(図5C)、
硬化した保護膜形成層2と剥離シート1とを剥離し(図5D)、
裏面に保護膜3を有する半導体チップを得るものである。この方法では、剥離シート1の剥離を、チップのピックアップと同時に行う。すなわち、チップをピックアップすることで、剥離シートとチップとを剥離し、裏面に保護膜を有する半導体チップが得られる。
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し、
半導体ウエハ3および保護膜形成層2を回路毎にダイシングし、
保護膜形成層2と剥離シート1とを剥離し、
加熱またはエネルギー線照射により保護膜形成層2を硬化し、
裏面に保護膜を有する半導体チップを得ることを特徴としている。
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し、
半導体ウエハ3および保護膜形成層2を回路毎にダイシングし、
加熱またはエネルギー線照射により保護膜形成層2を硬化し、
硬化した保護膜形成層2と剥離シート1とを剥離し、
裏面に保護膜を有する半導体チップを得ることを特徴としている。
表面に回路が形成された半導体ウエハの裏面に、上記チップ用保護膜形成用シートの保護膜形成層を貼付し、
エネルギー線照射により保護膜形成層を硬化した後、
以下の工程(1)〜(3)を任意の順で行って、裏面に保護膜を有する半導体チップを得ることを特徴としている:
工程(1):保護膜形成層と剥離シートとを剥離、
工程(2):加熱により保護膜形成層をさらに硬化
工程(3):半導体ウエハおよび保護膜形成層を回路毎にダイシング。
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。なお、実施例に用いた保護膜形成層の配合、ウエハおよび装置等を以下に示す。
保護膜形成層1は、以下の配合物より形成した。
アクリル系ポリマー(アクリル酸ブチル55重量部とメタクリル酸メチル15重量部とメタクリル酸グリシジル20重量部とアクリル酸2-ヒドロキシエチル15重量部とを共重合してなる重量平均分子量90万、ガラス転移温度−28℃の共重合体)からなるバインダーポリマー15重量部、
エポキシ樹脂の混合物(液状ビスフェノールA型エポキシ樹脂(エポキシ当量180〜2
00)30重量部、固形ビスフェノールA型エポキシ樹脂(エポキシ当量800〜900)40重量部、o-クレゾールノボラック型エポキシ樹脂(エポキシ当量210〜230)10重量部)からなる熱硬化性成分80重量部、
熱活性型潜在性エポキシ樹脂硬化剤(アミンアダクト系)0.6重量部、
黒色顔料(アゾ系)1.3重量部および希釈溶剤からなる配合物。
保護膜形成層2は、保護膜形成層1に以下のものを加えた配合物より形成した。
エネルギー線(紫外線)硬化性成分(トリメチロールプロパントリアクリレート)15重量部、光重合開始剤(α-ヒドロキシシクロヘキシルフェニルケトン)4.5重量部
(保護膜形成層3)
保護膜形成層3は、以下の配合物より形成した。
アクリル系ポリマー(アクリル酸ブチル65重量部とメタクリル酸メチル10重量部とアクリル酸メチル10重量部とアクリル酸2-ヒドロキシエチル15重量部とを共重合してなる重量平均分子量80万、ガラス転移温度−33℃の共重合体)からなるバインダーポリマー100重量部、
エネルギー線(紫外線)硬化性成分(トリメチロールプロパントリアクリレート)50重量部、
光硬化性成分(α−ヒドロキシシクロヘキシルフェニルケトン)1.5重量部、
架橋剤(有機多価イソシアネート系架橋剤(コロネートL、日本ポリウレタン社製))0.5重量部および希釈溶剤からなる配合物。
(ウエハ):6インチの未研磨ウエハを研削装置(ディスコ(株)社製、DFG-840)を用
いて#2000研磨で200μm厚としたウエハ
(シート貼付装置):リンテック(株)社製、Adwill RAD3500m/12
(シート剥離装置):リンテック(株)社製、Adwill RAD3000m/12
(ダイシングテープマウンター):リンテック(株)社製、Adwill RAD2500m/8
(紫外線照射装置):リンテック(株)社製、Adwill RAD2000m/8
(ダイシング装置):東京精密(株)社製、AWD-4000B
(送風定温恒温器):ヤマト科学(株)社製、DN610
(ダイシングシート):リンテック(株)社製、Adwill G-11
[実施例1]
剥離シートとして片面に剥離処理を行ったポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3811、厚さ38μm、表面張力30mN/m未満)の剥離処理面に保護膜形成層1の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥して、チップ用保護膜形成用シートを作成した。なお、塗布面を保護するため、剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)を積層した。
次に剥離シートをシート剥離装置を用いて剥がした(図2、工程B)後、
送風定温恒温器を用い160℃1時間の加熱を行い(図2、工程C)、
保護膜形成層を硬化させ保護膜付ウエハを作成した。
剥離シートとして片面に剥離処理を施したポリエチレンナフタレートフィルム(帝人(株)社製、テオネックス、厚さ25μm、表面張力30mN/m未満)の剥離処理面に、保護膜形成層1の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥し、チップ用保護膜形成用シートを作成した。なお、塗布面を保護するため、剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)を積層した。
剥離シートとして片面に剥離処理のポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3811)の剥離処理面に保護膜形成層3の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥して、チップ用保護膜形成用シートを作成した。なお、塗布面を保護するため、剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)を積層した。
剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)の剥離処理された面に、保護膜形成層2の配合物を、溶媒除去後の厚さが50μmとなるように塗布乾燥し、塗布面上に剥離シートとして、直鎖状低密度ポリエチレンフィルム(厚さ110μm、表面張力32mN/m)を貼り合せ、チップ用保護膜形成用シートを作成した。
剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)の剥離処理された面に、保護膜形成層2の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥し、塗布面上に剥離シートとして、直鎖状低密度ポリエチレンフィルム(厚さ110μm、表面張力32mN/m)を貼り合せ、チップ用保護膜形成用シートを作成した。
2…保護膜形成層
3…半導体ウエハ
10…チップ用保護膜形成用シート
Claims (5)
- 剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とバインダーポリマー成分と黒色顔料とを含有する保護膜形成層とを有し、該保護膜形成層が着色されているチップ用保護膜形成用シートであって、該チップがフェースダウン方式で実装されるチップであることを特徴とするチップ用保護膜形成用シート。
- 剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とエネルギー線硬化性成分とバインダーポリマー成分と黒色顔料とを含有する保護膜形成層とを有し、該保護膜形成層が着色されているチップ用保護膜形成用シートであって、該チップがフェースダウン方式で実装されるチップであることを特徴とするチップ用保護膜形成用シート。
- 前記バインダーポリマー成分が、アクリル系ポリマーからなることを特徴とする請求項1または2に記載のチップ用保護膜形成用シート。
- 前記熱硬化性成分が、エポキシ樹脂からなることを特徴とする請求項1または2に記載のチップ用保護膜形成用シート。
- 前記エネルギー線硬化性成分が、紫外線硬化型樹脂からなることを特徴とする請求項2に記載のチップ用保護膜形成用シート。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054354A JP4271597B2 (ja) | 2004-02-27 | 2004-02-27 | チップ用保護膜形成用シート |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004054354A JP4271597B2 (ja) | 2004-02-27 | 2004-02-27 | チップ用保護膜形成用シート |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001081226A Division JP3544362B2 (ja) | 2001-03-21 | 2001-03-21 | 半導体チップの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007227579A Division JP4762959B2 (ja) | 2007-09-03 | 2007-09-03 | 半導体チップおよび半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004260190A JP2004260190A (ja) | 2004-09-16 |
JP4271597B2 true JP4271597B2 (ja) | 2009-06-03 |
Family
ID=33128391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004054354A Expired - Lifetime JP4271597B2 (ja) | 2004-02-27 | 2004-02-27 | チップ用保護膜形成用シート |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4271597B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210062567A (ko) | 2019-11-21 | 2021-05-31 | 린텍 가부시키가이샤 | 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 |
KR20210062563A (ko) | 2019-11-21 | 2021-05-31 | 린텍 가부시키가이샤 | 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 |
KR20220142447A (ko) | 2020-02-21 | 2022-10-21 | 린텍 가부시키가이샤 | 이면 보호막 형성용 복합체, 제1 적층체의 제조 방법, 제3 적층체의 제조 방법, 및 이면 보호막이 형성된 반도체 장치의 제조 방법 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007250970A (ja) * | 2006-03-17 | 2007-09-27 | Hitachi Chem Co Ltd | 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法 |
JP4846406B2 (ja) * | 2006-03-28 | 2011-12-28 | リンテック株式会社 | チップ用保護膜形成用シート |
JP5180507B2 (ja) * | 2007-03-30 | 2013-04-10 | リンテック株式会社 | チップ用保護膜形成用シートおよび保護膜付半導体チップ |
JP5344802B2 (ja) * | 2007-03-30 | 2013-11-20 | リンテック株式会社 | チップ用保護膜形成用シートおよび保護膜付半導体チップ |
JP5507088B2 (ja) * | 2009-01-28 | 2014-05-28 | リンテック株式会社 | チップ用保護膜形成用シートおよび保護膜付半導体チップ |
JP2011151362A (ja) * | 2009-12-24 | 2011-08-04 | Nitto Denko Corp | ダイシングテープ一体型半導体裏面用フィルム |
JP6377368B2 (ja) * | 2009-12-24 | 2018-08-22 | 日東電工株式会社 | ダイシングテープ一体型半導体裏面用フィルム |
JP5123341B2 (ja) | 2010-03-15 | 2013-01-23 | 信越化学工業株式会社 | 接着剤組成物、半導体ウエハ保護膜形成用シート |
JP5864940B2 (ja) * | 2011-07-06 | 2016-02-17 | 三菱製紙株式会社 | 剥離フィルムおよび導電性材料の製造方法 |
JP2013149737A (ja) | 2012-01-18 | 2013-08-01 | Nitto Denko Corp | フリップチップ型半導体装置の製造方法 |
JP6000668B2 (ja) * | 2012-06-07 | 2016-10-05 | 日東電工株式会社 | 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 |
JP5779260B2 (ja) * | 2014-01-29 | 2015-09-16 | リンテック株式会社 | チップ用保護膜形成用シートおよび保護膜付半導体チップの製造方法 |
KR20220004964A (ko) * | 2019-04-26 | 2022-01-12 | 린텍 가부시키가이샤 | 제3 적층체의 제조 방법, 제4 적층체의 제조 방법 및 이면 보호막 부착 반도체 장치의 제조 방법, 그리고, 제3 적층체 |
JP7333211B2 (ja) * | 2019-06-21 | 2023-08-24 | リンテック株式会社 | 保護膜形成用複合シート、及び保護膜付き半導体チップの製造方法 |
-
2004
- 2004-02-27 JP JP2004054354A patent/JP4271597B2/ja not_active Expired - Lifetime
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210062567A (ko) | 2019-11-21 | 2021-05-31 | 린텍 가부시키가이샤 | 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 |
KR20210062563A (ko) | 2019-11-21 | 2021-05-31 | 린텍 가부시키가이샤 | 키트 및 그 키트를 사용하는 제3 적층체의 제조 방법 |
KR20220142447A (ko) | 2020-02-21 | 2022-10-21 | 린텍 가부시키가이샤 | 이면 보호막 형성용 복합체, 제1 적층체의 제조 방법, 제3 적층체의 제조 방법, 및 이면 보호막이 형성된 반도체 장치의 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2004260190A (ja) | 2004-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3544362B2 (ja) | 半導体チップの製造方法 | |
JP4762959B2 (ja) | 半導体チップおよび半導体装置 | |
JP4642436B2 (ja) | マーキング方法および保護膜形成兼ダイシング用シート | |
JP4364508B2 (ja) | チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法 | |
JP3739488B2 (ja) | 粘接着テープおよびその使用方法 | |
KR100755175B1 (ko) | 점착테이프 | |
JP5473262B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JP4271597B2 (ja) | チップ用保護膜形成用シート | |
JP4536660B2 (ja) | ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法 | |
KR20170044108A (ko) | 보호막 형성용 시트 및 보호막이 형성된 반도체 칩의 제조 방법 | |
JP2008166451A (ja) | チップ保護用フィルム | |
KR20180010194A (ko) | 반도체 장치의 제조 방법 | |
JP4067308B2 (ja) | ウエハダイシング・接着用シートおよび半導体装置の製造方法 | |
KR20160106588A (ko) | 보호막 형성용 복합 시트 | |
JP7008620B2 (ja) | 半導体加工用シート | |
JP2008231366A (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JPH09100450A (ja) | 粘接着テープおよびその使用方法 | |
JP5951207B2 (ja) | ダイシング・ダイボンディングシート | |
JP7042211B2 (ja) | 半導体加工用シート | |
JP2004095844A (ja) | ウエハダイシング・接着用シートおよび半導体装置の製造方法 | |
JP5237647B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JP5005325B2 (ja) | 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法 | |
JP2016219706A (ja) | 半導体装置の製造方法 | |
JP2014192463A (ja) | 樹脂膜形成用シート | |
JP2014192462A (ja) | 樹脂膜形成用シート |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070903 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070907 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20071005 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20081023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090225 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4271597 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120306 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20170306 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |