JP6000668B2 - 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 - Google Patents
半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP6000668B2 JP6000668B2 JP2012130036A JP2012130036A JP6000668B2 JP 6000668 B2 JP6000668 B2 JP 6000668B2 JP 2012130036 A JP2012130036 A JP 2012130036A JP 2012130036 A JP2012130036 A JP 2012130036A JP 6000668 B2 JP6000668 B2 JP 6000668B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- film
- back surface
- resin
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/014—Manufacture or treatment using batch processing
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/40—Encapsulations, e.g. protective coatings characterised by their materials
- H10W74/47—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
- H10W74/473—Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins containing a filler
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/016—Manufacture or treatment of strap connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07202—Connecting or disconnecting of bump connectors using auxiliary members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/241—Dispositions, e.g. layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/726—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Dicing (AREA)
- Wire Bonding (AREA)
Description
なお、本明細書において、図には、説明に不要な部分は省略し、また、説明を容易にするために拡大又は縮小等して図示した部分がある。
図2は、本発明で使用できるダイシングテープ一体型半導体裏面用フィルムを示す断面模式図である。
図3は、半導体素子の製造方法の一例を示す断面模式図である。
図4は、半導体素子をリール状に巻き取り可能なキャリアーのポケットに挿入する様子を示す断面模式図である。
図5は、フリップチップ型半導体装置を示す断面模式図である。
工程1では、半導体素子13をリール状に巻き取り可能なキャリアー11のポケット12に挿入する。
本発明で使用できる半導体素子13としては特に限定されず、例えば、半導体チップ5などが挙げられる。なかでも、被着体6上にフリップチップ接続された半導体チップ5の裏面に形成するためのフリップチップ型半導体裏面用フィルム2(以下、半導体裏面用フィルム2ともいう)を備えるものが好ましい。
工程Aでは、ダイシングテープ一体型半導体裏面用フィルム1を、半導体ウエハ4にラミネートする。
図1で示されるように、ダイシングテープ一体型半導体裏面用フィルム1は、基材31上に粘着剤層32が設けられたダイシングテープ3と、前記粘着剤層32上に設けられた半導体裏面用フィルム2とを備える構成である。また、本発明で使用することができるダイシングテープ一体型半導体裏面用フィルム1は、図1で示されているように、ダイシングテープ3の粘着剤層32上において、半導体ウエハ4の貼着部分に対応する部分33のみに半導体裏面用フィルム2が形成された構成であってもよいが、粘着剤層32の全面に半導体裏面用フィルム2が形成された構成でもよく、また、半導体ウエハ4の貼着部分に対応する部分33より大きく且つ粘着剤層32の全面よりも小さい部分に半導体裏面用フィルム2が形成された構成でもよい。なお、半導体裏面用フィルム2の表面(ウエハの裏面に貼着される側の表面)は、ウエハ裏面に貼着されるまでの間、セパレータ等により保護されていてもよい。
前記半導体裏面用フィルム2はフィルム状の形態を有している。
一方、樹脂成分全体に対する熱可塑性樹脂の含有量の上限は特に限定されないが、例えば95重量%以下、好ましくは90重量%以下である。90重量%以下であると十分なウエハへの粘着力を発現できる。
半導体裏面用フィルム2の一方の面に、粘着テープ(商品名「BT315」日東電工(株)製)を貼着して裏面補強する。その後、裏面補強した長さ150mm、幅10mmの半導体裏面用フィルム2の表面に、厚さ0.6mmの半導体ウエハ4を、50℃で2kgのローラーを一往復して熱ラミネート法により貼り合わせる。その後、熱板上(50℃)に2分間静置した後、常温(23℃程度)で20分静置する。静置後、剥離試験機(商品名「オートグラフAGS−J」、(株)島津製作所製)を用いて、温度23℃の下で、剥離角度:180°、引張速度:300mm/minの条件下で、裏面補強された半導体裏面用フィルム2を引き剥がす。前記接着力は、このときの半導体裏面用フィルム2と半導体ウエハ4との界面で剥離させて測定された値(N/10mm幅)である。
ダイシングテープ3は、基材31上に粘着剤層32が形成されて構成されている。
半導体ウエハ4としては、公知乃至慣用の半導体ウエハ4であれば特に制限されず、各種素材の半導体ウエハ4から適宜選択して用いることができる。本発明では、半導体ウエハ4としては、シリコンウエハを好適に用いることができる。
次に、図3(b)で示されるように、半導体ウエハ4のダイシングを行う。これにより、半導体ウエハ4を所定のサイズに切断して個片化(小片化)し、半導体チップ5を製造する。ダイシングは、例えば、半導体ウエハ4の回路面側から常法に従い行われる。また、本工程では、例えば、ダイシングテープ一体型半導体裏面用フィルム1まで切込みを行うフルカットと呼ばれる切断方式等を採用できる。本工程で用いるダイシング装置としては特に限定されず、従来公知のものを用いることができる。また、半導体ウエハ4は、半導体裏面用フィルム2を有するダイシングテープ一体型半導体裏面用フィルム1により優れた密着性で接着固定されているので、チップ欠けやチップ飛びを抑制できると共に、半導体ウエハ4の破損も抑制できる。なお、半導体裏面用フィルム2がエポキシ樹脂を含む樹脂組成物により形成されていると、ダイシングにより切断されても、その切断面において半導体裏面用フィルム2の接着剤層の糊はみ出しが生じるのを抑制又は防止することができる。その結果、切断面同士が再付着(ブロッキング)することを抑制又は防止することができ、後述のピックアップを一層良好に行うことができる。
ダイシングテープ一体型半導体裏面用フィルム1に接着固定された半導体チップ5を回収する為に、図3(c)で示されるように、半導体チップ5のピックアップを行って、半導体チップ5を半導体裏面用フィルム2とともにダイシングテープ3より剥離させる。ピックアップの方法としては特に限定されず、従来公知の種々の方法を採用できる。例えば、個々の半導体チップ5をダイシングテープ一体型半導体裏面用フィルム1の基材31側からニードルによって突き上げ、突き上げられた半導体チップ5をピックアップ装置によってピックアップする方法等が挙げられる。なお、ピックアップされた半導体チップ5は、その裏面が半導体裏面用フィルム2により保護されている。
キャリアー11としてはリール状に巻き取り可能であれば特に限定されず、従来公知のものを使用できる。キャリアー11には通常、長手方向に所定ピッチで複数のポケット(半導体素子13が挿入される凹部)12が形成されている。キャリアー11として、例えば、エンボスキャリアテープ、プレスキャリアテープ(プレスポケットキャリアテープ)などが挙げられる。また、パンチキャリアテープ(貫通穴有キャリアー)の裏面に従来公知のボトムテープを貼り付けたものなども挙げられる。
工程2では、前記工程1によりポケット12に挿入された半導体素子13をマーキングする。
以下の範囲内とすることができる。
波長:532nm
強度:1.0W
スキャンスピード:700mm/sec
Qスイッチ周波数:64kHz
本発明の半導体装置の製造方法は、工程3を含むことが好ましい。
工程3では、キャリアー11にカバーテープを貼り付けることによって、工程2によりマーキングされた半導体素子13を封入する。カバーテープとしては特に限定されず、従来公知のカバーテープを使用でき、また、貼り付け方法も特に限定されない。
本発明の半導体装置の製造方法は、工程4を含むことが好ましい。
工程4では、工程3により封入された半導体素子13を被着体6に実装する。具体的には、工程3により半導体素子13が封入されたキャリアー11を、電子部品実装機にセットし、ポケット12から半導体素子13をピックアップし、被着体6に実装する。電子部品実装機としては特に限定されず、従来公知のものを使用できる。
されている材料や配合量等は、特に限定的な記載がない限りは、この発明の要旨をそれらのみに限定する趣旨のものではない。なお、以下において、部とあるのは重量部を意味する。
<半導体裏面用フィルムの作製>
エチルアクリレート−メチルメタクリレートを主成分とするアクリル酸エステル系ポリマー(商品名「パラクロンW−197CM」、根上工業(株)製)100部に対して、エポキシ樹脂(商品名「エピコート1004」、JER(株)製)12部、フェノール樹脂(商品名「ミレックスXLC−4L」、三井化学(株)製)13部、球状シリカ(商品名「SO−25R」、(株)アドマテックス製)92部、染料1(商品名「OIL GREEN 502」、オリエント化学工業(株)製)2部、染料2(商品名「OIL BLACK BS」、オリエント化学工業(株)製)2部をメチルエチルケトンに溶解して、固形分濃度が23.6重量%となる接着剤組成物の溶液を調製した。
上記半導体裏面用フィルムAを、ダイシングテープ(商品名「V−8−T」日東電工社製)の粘着剤層上に、ハンドローラーを用いて貼り合せ、ダイシングテープ一体型半導体裏面用フィルムを作製した。
半導体ウエハ(直径8インチ、厚さ0.6mm;シリコンミラーウエハ)を厚さ0.2mmとなるまで、裏面研削した。ダイシングテープ一体型半導体裏面用フィルムからセパレータを剥離した後、上記半導体ウエハを半導体裏面用フィルムA上に70℃でロール圧着して貼り合わせた。更に、半導体ウエハのダイシングを行った。ダイシングは10mm角のチップサイズとなる様にフルカットした。なお、半導体ウエハの研削条件、貼り合わせ条件、ダイシング条件は、下記のとおりである。
研削装置:商品名「DFG−8560」ディスコ社製
半導体ウエハ:8インチ径(厚さ0.6mmから0.2mmに裏面研削)
貼り付け装置:商品名「MA−3000III」日東精機(株)製
貼り付け速度計:10mm/min
貼り付け圧力:0.15MPa
貼り付け時のステージ温度:70℃
ダイシング装置:商品名「DFD−6361」ディスコ社製
ダイシングリング:「2−8−1」(ディスコ社製)
ダイシング速度:30mm/sec
ダイシングブレード:
Z1;ディスコ社製「203O−SE 27HCDD」
Z2;ディスコ社製「203O−SE 27HCBB」
ダイシングブレード回転数:
Z1;40,000rpm
Z2;45,000rpm
カット方式:ステップカット
ウエハチップサイズ:10.0mm角
ダイシングして得られた半導体素子(半導体裏面用フィルムAを備える半導体チップ)をピックアップした。テーピング装置を用いてキャリアーを巻き取りリールに送りながら、ピックアップした半導体素子をポケットに挿入し、半導体素子が備える半導体裏面用フィルムAをレーザーマーキングした。
テーピング装置:DPE社製のK8−d
ピックアップ装置:商品名「SPA−300」、(株)新川製
ピックアップニードル本数:9本
ニードル突き上げ速度:20mm/s
ニードル突き上げ量:500μm
ピックアップ時間:1秒
ダイシングテープ エキスパンド量:3mm
レーザーマーキング装置:商品名「MD−S9900」、キーエンス社製
波長:532nm
強度:1.0W
スキャンスピード:700mm/sec
Qスイッチ周波数:64kHz
全体のサイズとして約4mm×約4mmで、各セルのサイズが0.08mm×0.24
mmの二次元コードを加工した。
2 半導体裏面用フィルム
3 ダイシングテープ
4 半導体ウエハ
5 半導体チップ
6 被着体
11 リール状に巻き取り可能なキャリアー
12 ポケット
13 半導体素子
14 送り方向
31 基材
32 粘着剤層
33 半導体ウエハの貼着部分に対応する部分
51 半導体チップ5の回路面側に形成されているバンプ
61 被着体6の接続パッドに被着された接合用の導電材
Claims (10)
- リール状に巻き取り可能なキャリアーのポケットに挿入された半導体素子をレーザーマーキングすることを特徴とする半導体素子のマーキング方法。
- 前記レーザーマーキングでは、前記半導体素子の裏面をレーザーマーキングすることを特徴とする請求項1に記載の半導体素子のマーキング方法。
- 前記半導体素子が、被着体上にフリップチップ接続された半導体チップの裏面に形成する
ためのフリップチップ型半導体裏面用フィルムを備え、
前記レーザーマーキングでは、前記フリップチップ型半導体裏面用フィルムをレーザーマーキングすることを特徴とする請求項1または2に記載の半導体素子のマーキング方法。 - 半導体素子をリール状に巻き取り可能なキャリアーのポケットに挿入する工程1、及び前記ポケットに挿入された前記半導体素子をレーザーマーキングする工程2を含むことを特徴とする半導体装置の製造方法。
- 被着体上にフリップチップ接続された半導体チップの裏面に形成するためのフリップチッ
プ型半導体裏面用フィルムがダイシングテープ上に積層されたダイシングテープ一体型半
導体裏面用フィルムを、半導体ウエハにラミネートする工程A、
前記半導体ウエハをダイシングする工程B、及び
前記ダイシングにより得られた半導体チップを前記フリップチップ型半導体裏面用フィル
ムとともにピックアップすることによって、前記フリップチップ型半導体裏面用フィルム
を備える前記半導体素子を得る工程Cを含み、
前記工程2では、前記工程Cにより得られた前記半導体素子の前記フリップチップ型半導体裏面用フィルムをレーザーマーキングすることを特徴とする請求項4に記載の半導体装置の製造方法。 - 前記リール状に巻き取り可能なキャリアーにカバーテープを貼り付けることによって、前
記工程2によりレーザーマーキングされた前記半導体素子を封入する工程3を含むことを特徴とする請求項4又は5に記載の半導体装置の製造方法。 - 前記半導体素子が、被着体上にフリップチップ接続された半導体チップの裏面に形成する
ためのフリップチップ型半導体裏面用フィルムを備え、
前記フリップチップ型半導体裏面用フィルムが、熱可塑性樹脂及び/又は熱硬化性樹脂を
含む樹脂組成物により形成されていることを特徴とする請求項4〜6のいずれかに記載の
半導体装置の製造方法。 - 前記半導体素子が、フリップチップ型半導体裏面用フィルムを備え、
前記フリップチップ型半導体裏面用フィルムが、熱硬化性樹脂を含む樹脂組成物により形成されており、
前記工程3において、前記熱硬化性樹脂が未硬化であることを特徴とする請求項6に記載
の半導体装置の製造方法。 - 前記樹脂組成物が前記熱硬化性樹脂を含み、
前記フリップチップ型半導体裏面用フィルムの未硬化状態における23℃での引張貯蔵弾性率が10M〜10GPaである、請求項7または8に記載の半導体装置の製造方法。 - 前記樹脂組成物は着色剤を含む、請求項7〜9のいずれかに記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012130036A JP6000668B2 (ja) | 2012-06-07 | 2012-06-07 | 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 |
| KR1020130063909A KR20130137543A (ko) | 2012-06-07 | 2013-06-04 | 반도체 소자의 마킹 방법, 반도체 장치의 제조 방법 및 반도체 장치 |
| TW102119995A TWI588967B (zh) | 2012-06-07 | 2013-06-05 | Laser marking method for semiconductor device, method for manufacturing semiconductor device, and semiconductor device |
| US13/910,304 US20130328217A1 (en) | 2012-06-07 | 2013-06-05 | Method of marking semiconductor element, method of manufacturing semiconductor device, and semiconductor device |
| CN201310226630.6A CN103489798A (zh) | 2012-06-07 | 2013-06-07 | 半导体元件的标记方法、半导体装置的制造方法、以及半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012130036A JP6000668B2 (ja) | 2012-06-07 | 2012-06-07 | 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013254865A JP2013254865A (ja) | 2013-12-19 |
| JP6000668B2 true JP6000668B2 (ja) | 2016-10-05 |
Family
ID=49714637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012130036A Expired - Fee Related JP6000668B2 (ja) | 2012-06-07 | 2012-06-07 | 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20130328217A1 (ja) |
| JP (1) | JP6000668B2 (ja) |
| KR (1) | KR20130137543A (ja) |
| CN (1) | CN103489798A (ja) |
| TW (1) | TWI588967B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9330993B2 (en) * | 2012-12-20 | 2016-05-03 | Intel Corporation | Methods of promoting adhesion between underfill and conductive bumps and structures formed thereby |
| US9385040B2 (en) * | 2014-02-19 | 2016-07-05 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of manufacturing a semiconductor device |
| KR102831438B1 (ko) | 2022-10-21 | 2025-07-08 | 정승화 | 반도체 릴의 자동 마킹 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61135745A (ja) * | 1984-12-07 | 1986-06-23 | Matsushita Electric Ind Co Ltd | 電子部品への捺印法 |
| JP3013213B2 (ja) * | 1992-07-21 | 2000-02-28 | ローム株式会社 | 電子部品の標印装置および方法 |
| US5360110A (en) * | 1992-09-14 | 1994-11-01 | Matsushita Electric Industrial Co., Ltd. | Component container |
| JPH0864708A (ja) * | 1994-08-25 | 1996-03-08 | Fujitsu Ltd | 半導体パッケージのマーキング装置とマーキング方法 |
| US5491013A (en) * | 1994-08-31 | 1996-02-13 | Rexam Industries Corp. | Static-dissipating adhesive tape |
| US5524765A (en) * | 1994-11-15 | 1996-06-11 | Tempo G | Carrier tape packaging system utilizing a layer of gel for retaining small components |
| US5846621A (en) * | 1995-09-15 | 1998-12-08 | Minnesota Mining And Manufacturing Company | Component carrier tape having static dissipative properties |
| US5769237A (en) * | 1996-07-15 | 1998-06-23 | Vichem Corporation | Tape carrier for electronic and electrical parts |
| US6030692A (en) * | 1996-09-13 | 2000-02-29 | Netpco Incorporated | Cover tape for formed tape packing system and process for making same |
| US6076681A (en) * | 1998-03-02 | 2000-06-20 | Advantek, Inc. | Microchip carrier tape |
| US6357594B1 (en) * | 1998-06-30 | 2002-03-19 | Tempo G | Means to assure ready release of singulated wafer die or integrated circuit chips packed in adhesive backed carrier tapes |
| JP3544362B2 (ja) * | 2001-03-21 | 2004-07-21 | リンテック株式会社 | 半導体チップの製造方法 |
| JP2005014937A (ja) * | 2003-06-24 | 2005-01-20 | Seiko Epson Corp | 半導体チップトレイ |
| JP4271597B2 (ja) * | 2004-02-27 | 2009-06-03 | リンテック株式会社 | チップ用保護膜形成用シート |
| US20090262453A1 (en) * | 2008-04-22 | 2009-10-22 | Texas Instruments, Inc. | Carrier tape having localized adhesive in cavity regions |
| JP5249290B2 (ja) * | 2010-07-20 | 2013-07-31 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 |
| JP5744434B2 (ja) * | 2010-07-29 | 2015-07-08 | 日東電工株式会社 | 加熱剥離シート一体型半導体裏面用フィルム、半導体素子の回収方法、及び半導体装置の製造方法 |
-
2012
- 2012-06-07 JP JP2012130036A patent/JP6000668B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-04 KR KR1020130063909A patent/KR20130137543A/ko not_active Ceased
- 2013-06-05 US US13/910,304 patent/US20130328217A1/en not_active Abandoned
- 2013-06-05 TW TW102119995A patent/TWI588967B/zh not_active IP Right Cessation
- 2013-06-07 CN CN201310226630.6A patent/CN103489798A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW201405756A (zh) | 2014-02-01 |
| US20130328217A1 (en) | 2013-12-12 |
| CN103489798A (zh) | 2014-01-01 |
| JP2013254865A (ja) | 2013-12-19 |
| TWI588967B (zh) | 2017-06-21 |
| KR20130137543A (ko) | 2013-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5456440B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
| JP5501938B2 (ja) | フリップチップ型半導体裏面用フィルム | |
| JP5805367B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
| JP5546985B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
| JP5456441B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
| JP5249290B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
| JP5885325B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
| JP5456642B2 (ja) | フリップチップ型半導体裏面用フィルム | |
| JP5641641B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
| JP5580719B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
| JP5576188B2 (ja) | ダイシングテープ一体型半導体裏面用フィルム | |
| JP2013149737A (ja) | フリップチップ型半導体装置の製造方法 | |
| JP5681377B2 (ja) | 半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
| JP5705354B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
| JP5384443B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
| JP6000668B2 (ja) | 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置 | |
| JP5978333B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム | |
| JP5927249B2 (ja) | 半導体装置製造用フィルムを用いた半導体装置の製造方法 | |
| JP2014131053A (ja) | ダイシングテープ一体型半導体裏面用フィルム及び半導体装置の製造方法 | |
| JP5612747B2 (ja) | 半導体装置製造用フィルム、半導体装置製造用フィルムの製造方法、及び、半導体装置の製造方法。 | |
| JP5976857B2 (ja) | ダイシングテープ一体型ウエハ裏面保護フィルム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150313 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160831 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6000668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |