JP2004260190A - チップ用保護膜形成用シート - Google Patents

チップ用保護膜形成用シート Download PDF

Info

Publication number
JP2004260190A
JP2004260190A JP2004054354A JP2004054354A JP2004260190A JP 2004260190 A JP2004260190 A JP 2004260190A JP 2004054354 A JP2004054354 A JP 2004054354A JP 2004054354 A JP2004054354 A JP 2004054354A JP 2004260190 A JP2004260190 A JP 2004260190A
Authority
JP
Japan
Prior art keywords
protective film
sheet
chip
forming layer
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004054354A
Other languages
English (en)
Other versions
JP4271597B2 (ja
Inventor
Hideo Senoo
秀男 妹尾
Takashi Sugino
貴志 杉野
Osamu Yamazaki
修 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2004054354A priority Critical patent/JP4271597B2/ja
Publication of JP2004260190A publication Critical patent/JP2004260190A/ja
Application granted granted Critical
Publication of JP4271597B2 publication Critical patent/JP4271597B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】均一性の高い保護膜を、チップ裏面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消できるチップ用保護膜形成用シートを提供する。
【解決手段】チップ用保護膜形成用シート10は、剥離シート1と、該剥離シート1の剥離面上に形成された、熱硬化性成分および/またはエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層2とを有する。前記バインダーポリマー成分はアクリル系ポリマーからなり、前記熱硬化性成分はエポキシ樹脂からなり、前記エネルギー線硬化性成分は紫外線硬化型樹脂からなることが好ましい。
【選択図】図2

Description

本発明は、半導体チップ裏面に効率良く保護膜を形成でき、かつチップの製造効率の向上が可能なチップ用保護膜形成用シートに関し、特にいわゆるフェースダウン(face down)方式で実装される半導体チップの製造に用いられるチップ用保護膜形成用シートに関す
る。
近年、いわゆるフェースダウン(face down)方式と呼ばれる実装法を用いた半導体装置
の製造が行われている。フェースダウン方式では、チップの回路面側に導通を確保するためのバンプと呼ばれる凸部が形成されてなるチップを用い、回路面側の凸部が基台に接続する構造となる。
このような半導体装置は、一般的には次のような工程を経て製造されている。
(1)半導体ウエハの表面にエッチング法等により回路を形成し、回路面の所定位置にバンプを形成する。
(2)半導体ウエハ裏面を所定の厚さまで研削する。
(3)リングフレームに張設されたダイシングシートに半導体ウエハ裏面を固定し、ダイシングソーにより各回路毎に切断分離し、半導体チップを得る。
(4)半導体チップをピックアップし、フェースダウン方式で所定の基台上に実装し、必要に応じチップを保護するために樹脂封止またはチップ裏面に樹脂コーティングを施し、半導体装置を得る。
樹脂封止は、適量の樹脂をチップ上に滴下・硬化するポッティング(potting)法や、金
型を用いたモールド法などにより行われる。しかし、ポッティング法では適量の樹脂を滴下することが難しい。またモールド法では金型の洗浄等が必要になり、設備費、運転費が高価になる。
樹脂コーティングは、適量の樹脂を均一に塗布することが難しいため、品質にばらつきがでることがある。
したがって、均一性の高い保護膜を、チップ裏面に簡便に形成できる技術の開発が要望されている。
また、上記(2)工程の裏面研削では、機械研削によってチップ裏面に微小な筋状の傷が形成される。この微小な傷は、(3)のダイシング工程やパッケージングの後に、クラック発生の原因となることがある。このため、従来は、機械研削後に、微小な傷を除くためのケミカルエッチングが必要になる場合があった。しかし、ケミカルエッチングには、もとより設備費、運転費が必要になり、コスト増の原因となる。
したがって、機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消する技術の開発が要望されている。
本発明は、上記のような従来技術に鑑みてなされたものであって、均一性の高い保護膜を、チップ裏面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消できるプロセス、ならびに該プロセス
に用いられるチップ用保護膜形成用シートを提供することを目的としている。
本発明に係る第1のチップ用保護膜形成用シートは、
剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分またはエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有する。
本発明に係る第2のチップ用保護膜形成用シートは、
剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有する。
本発明においては、前記バインダーポリマー成分が、アクリル系ポリマーからなることが好ましく、前記熱硬化性成分が、エポキシ樹脂からなることが好ましく、また前記エネルギー線硬化性成分が、紫外線硬化型樹脂からなることが好ましい。
このような本発明に係るチップ用保護膜形成用シートを、後述するプロセスに適用すると、均一性の高い保護膜を、チップ裏面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消できる。
本発明に係る半導体チップの第1の製造方法は、
表面に回路が形成された半導体ウエハの裏面に、前記第1または第2のチップ用保護膜形成用シートの保護膜形成層を貼付した後、
以下の工程(1)〜(3)を任意の順で行って、裏面に保護膜を有する半導体チップを得ることを特徴としている。
工程(1):保護膜形成層と剥離シートとを剥離、
工程(2):加熱またはエネルギー線照射により保護膜形成層を硬化、
工程(3):半導体ウエハおよび保護膜形成層を回路毎にダイシング。
本発明に係る半導体チップの第2の製造方法は、
表面に回路が形成された半導体ウエハの裏面に、前記第2のチップ用保護膜形成用シートの保護膜形成層を貼付し、
エネルギー線照射により保護膜形成層を硬化した後、
以下の工程(1)〜(3)を任意の順で行って、裏面に保護膜を有する半導体チップを得ることを特徴としている。
工程(1):保護膜形成層と剥離シートとを剥離、
工程(2):加熱により保護膜形成層をさらに硬化、
工程(3):半導体ウエハおよび保護膜形成層を回路毎にダイシング。
このような本発明によれば、均一性の高い保護膜を、チップ裏面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消できる。
以下、本発明について図面を参照しながらさらに具体的に説明する。
まず、本発明に係る第1のチップ用保護膜形成用シート10は、図1に示すように剥離シート1と、該剥離シート1の剥離面上に形成された保護膜形成層2とからなる。
剥離シート1としては、たとえばポリエチレンフィルム、ポリプロピレンフィルム、ポ
リブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム、ポリエチレンテレフタレートフィルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウレタンフィルム、エチレン酢ビフィルム、アイオノマー樹脂フィルム、エチレン・(メタ)アクリル酸共重合体フィルム、エチレン・(メタ)アクリル酸エステル共重合体フィルム、ポリスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素樹脂フィルム等が用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積層フィルムであってもよい。
特に、保護膜形成層を硬化後に剥離シートの剥離を行う場合には、耐熱性に優れたポリメチルペンテンフィルム、ポリエチレンナフタレートフィルム、ポリイミドフィルムが好ましく用いられる。
さらに剥離シート1の表面張力は、好ましくは40mN/m以下、さらに好ましくは37mN/m以下、特に好ましくは35mN/m以下であることが望ましい。このような表面張力に低い剥離シート1は、材質を適宜に選択して得ることが可能であるし、またシート1の表面にシリコーン樹脂等を塗布して離型処理を施すことで得ることもできる。
剥離シート1の膜厚は、通常は5〜300μm、好ましくは10〜200μm、特に好ましくは20〜150μm程度である。
第1のチップ用保護膜形成用シートの保護膜形成層2は、熱硬化性成分またはエネルギー線硬化性成分とバインダーポリマー成分とからなる。また第2のチップ用保護膜形成用シートの保護膜形成層2は、熱硬化性成分とエネルギー線硬化性成分とバインダーポリマー成分とからなる。
熱硬化性成分としては、たとえばエポキシ樹脂、フェノール樹脂、メラミン樹脂、尿素樹脂、ポリエステル樹脂、ウレタン樹脂、アクリル樹脂、ポリイミド樹脂、ベンゾオキサジン樹脂等およびこれらの混合物が挙げられる。特に本発明では、エポキシ樹脂、フェノール樹脂ならびにこれらの混合物が好ましく用いられる。
エポキシ樹脂は、加熱を受けると三次元網状化し、強固な被膜を形成する性質を有する。このようなエポキシ樹脂としては、従来より公知の種々のエポキシ樹脂が用いられるが、通常は、分子量300〜2000程度のものが好ましく、特に分子量300〜500、好ましくは330〜400の常態で液状のエポキシ樹脂と、分子量400〜2500、好ましくは500〜2000の常温で固体のエポキシ樹脂とをブレンドした形で用いるのが望ましい。また、本発明において好ましく使用されるエポキシ樹脂のエポキシ当量は通常50〜5000g/eqである。このようなエポキシ樹脂としては、具体的には、ビスフェノールA、ビスフェノールF、レゾルシノール、フェニルノボラック、クレゾールノボラックなどのフェノール類のグリシジルエーテル;ブタンジオール、ポリエチレングリコール、ポリプロピレングリコールなどのアルコール類のグリシジルエーテル;フタル酸、イソフタル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル;アニリンイソシアヌレートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型もしくはアルキルグリシジル型のエポキシ樹脂;ビニルシクロヘキサンジエポキシド、3,4-エポキシシクロヘキシルメチル-3,4-ジシクロヘキサンカルボキシレート、2-(3,4-エポキシ)シクロヘキシル-5,5-スピロ(3,4-エポキシ)シクロヘキサン-m-ジオキサンなどのよ
うに、分子内の炭素−炭素二重結合をたとえば酸化することによりエポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。その他、ビフェニル骨格、ジシクロヘキサジエン骨格、ナフタレン骨格を有するエポキシ樹脂を用いることができる。
これらの中でも、本発明では、ビスフェノール系グリシジル型エポキシ樹脂、o-クレゾールノボラック型エポキシ樹脂およびフェノールノボラック型エポキシ樹脂が好ましく用いられる。これらエポキシ樹脂は、1種単独で、または2種以上を組み合わせて用いることができる。
エポキシ樹脂を用いる場合には、助剤として、熱活性型潜在性エポキシ樹脂硬化剤を併用することが好ましい。
熱活性型潜在性エポキシ樹脂硬化剤とは、室温ではエポキシ樹脂と反応せず、ある温度以上の加熱により活性化し、エポキシ樹脂と反応するタイプの硬化剤である。
熱活性型潜在性エポキシ樹脂硬化剤の活性化方法には、加熱による化学反応で活性種(アニオン、カチオン)を生成する方法;室温付近ではエポキシ樹脂中に安定に分散しており高温でエポキシ樹脂と相溶・溶解し、硬化反応を開始する方法;モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開始する方法;マイクロカプセルによる方法等が存在する。
本発明において使用される熱活性型潜在性エポキシ樹脂硬化剤の具体例としては各種オニウム塩や、二塩基酸ジヒドラジド化合物、ジシアンジアミド、アミンアダクト硬化剤、イミダゾール化合物等の高融点活性水素化合物等を挙げることができる。
これら熱活性型潜在性エポキシ樹脂硬化剤は、1種単独で、または2種以上を組み合わせて用いることができる。上記のような熱活性型潜在性エポキシ樹脂硬化剤は、エポキシ樹脂100重量部に対して、好ましくは0.1〜20重量部、さらに好ましくは0.2〜10重量部、特に好ましくは0.3〜5重量部の割合で用いられる。
フェノール系樹脂としては、アルキルフェノール、多価フェノール、ナフトール等のフェノール類とアルデヒド類との縮合物等が特に制限されることなく用いられる。本発明において好ましく使用されるフェノール系樹脂としては、具体的には、フェノールノボラック樹脂、o-クレゾールノボラック樹脂、p-クレゾールノボラック樹脂、t-ブチルフェノールノボラック樹脂、ジシクロペンタジエンクレゾール樹脂、ポリパラビニルフェノール樹脂、ビスフェノールA型ノボラック樹脂、あるいはこれらの変性物等が用いられる。
これらのフェノール系樹脂に含まれるフェノール性水酸基は、前記エポキシ樹脂のエポキシ基と加熱により容易に付加反応して、耐衝撃性の高い硬化物を形成できる。このため、エポキシ樹脂とフェノール系樹脂とを併用してもよい。
エネルギー線硬化性成分は、紫外線、電子線等のエネルギー線の照射を受けると重合硬化する化合物からなる。この化合物は、分子内に少なくとも1つの重合性二重結合を有し、通常は、分子量が100〜30000、好ましくは300〜10000程度である。このようなエネルギー線重合型化合物としては、たとえば特開昭60−196,956号公報および特開昭60−223,139号公報に開示されているような低分子量化合物が広く用いられ、具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレートあるいは1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、オリゴエステルアクリレート、さらにポリエステル型またはポリエーテル型のウレタンアクリレートオリゴマーやポリエステルアクリレート、ポリエーテルアクリレート、エポキシ変性アクリレート等を用いることができる。
これらの中でも本発明では、紫外線硬化型樹脂が好ましく用いられ、具体的には、オリゴエステルアクリレート、ウレタンアクリレートオリゴマー等が特に好ましく用いられる。エネルギー線硬化性成分に光重合開始剤を混入することにより、重合硬化時間ならびに光線照射量を少なくすることができる。
このような光重合開始剤としては、具体的には、ベンゾフェノン、アセトフェノン、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンゾインイソブチルエーテル、ベンゾイン安息香酸、ベンゾイン安息香酸メチル、ベンゾインジメチルケタール、2,4-ジエチルチオキサンソン、α-ヒドロキシ
シクロヘキシルフェニルケトン、ベンジルジフェニルサルファイド、テトラメチルチウラムモノサルファイド、アゾビスイソブチロニトリル、ベンジル、ジベンジル、ジアセチル、β−クロールアンスラキノンなどが挙げられる。
光重合開始剤は、前記エネルギー線硬化性成分100重量部に対し、1.5〜4.5重量部、好ましくは2.4〜3.8重量部程度の割合で用いることが望ましい。
バインダーポリマー成分は、保護膜形成層2に適度なタックを与え、シートの操作性を向上するために用いられる。
バインダーポリマーの重量平均分子量は、通常は5万〜200万、好ましくは10万〜150万、特に好ましくは20万〜100万の範囲にある。分子量が低過ぎるとシート形成が不十分となり、高過ぎると他の成分との相溶性が悪くなり、結果として均一なシート形成が妨げられる。
このようなバインダーポリマーとしては、たとえばアクリル系ポリマー、ポリエステル樹脂、ウレタン樹脂、シリコーン樹脂、ゴム系ポリマー等が用いられ、特にアクリル系ポリマーが好ましく用いられる。
アクリル系ポリマーとしては、たとえば、(メタ)アクリル酸エステルモノマーおよび(メタ)アクリル酸誘導体から導かれる構成単位とからなる(メタ)アクリル酸エステル共重合体が挙げられる。ここで(メタ)アクリル酸エステルモノマーとしては、好ましくはアルキル基の炭素数が1〜18である(メタ)アクリル酸アルキルエステル、たとえば(メタ)アクリル酸メチル、(メタ)アクリル酸エチル、(メタ)アクリル酸プロピル、(メタ)アクリル酸ブチル等が用いられる。また、(メタ)アクリル酸誘導体としては、たとえば(メタ)アクリル酸、(メタ)アクリル酸グリシジル、(メタ)アクリル酸ヒドロキシエチル等を挙げることができる。
メタクリル酸グリシジル等を共重合してアクリル系ポリマーにグリシジル基を導入することにより、後述する熱硬化型接着成分としてのエポキシ樹脂との相溶性が向上し、また硬化後のTgが高くなり耐熱性も向上する。また、ヒドロキシエチルアクリレート等でアクリル系ポリマーに水酸基を導入することにより、チップへの密着性や粘着物性のコントロールが容易になる。
アクリル系ポリマーの重量平均分子量は、好ましくは100000以上であり、特に好ましくは150000〜1000000である。またアクリル系ポリマーのガラス転移温度は、通常20℃以下、好ましくは−70〜0℃程度であり、常温(23℃)においては粘着性を有する。
第1のチップ用保護膜形成用シートにおいて、保護膜形成層2に熱硬化性成分のみを配
合する場合、その配合の比率は、バインダーポリマー成分100重量部に対して、好ましくは100〜1500重量部、さらに好ましくは150〜1000重量部、特に好ましくは200〜800重量部である。また、保護膜形成層2にエネルギー線硬化性成分のみを使用する場合、その配合比率は、バインダーポリマー成分100重量部に対して、好ましくは5〜500重量部、さらに好ましくは10〜200重量部、特に好ましくは20〜150重量部である。
また第2のチップ用保護膜形成用シートの保護膜形成層2において、熱硬化性成分およびエネルギー線硬化性成分は合計で、バインダーポリマー成分100重量部に対して、好ましくは100〜1500重量部、さらに好ましくは150〜1000重量部、特に好ましくは200〜800重量部の割合で用いられる。またこの場合、熱硬化性成分とエネルギー線硬化性成分との重量比(熱硬化性成分/エネルギー線硬化性成分)が、好ましくは55/45〜97/3、さらに好ましくは60/40〜95/5、特に好ましくは70/30〜90/10であることが望ましい。
このような割合で、熱またはエネルギー線硬化性成分とバインダーポリマー成分とを配合すると、硬化前には適度なタックを示し、貼付作業を安定して行なえ、また硬化後には、被膜強度に優れた保護膜が得られる。
また、保護膜形成層2は、着色されていてもよい。保護膜形成層2の着色は、たとえば、顔料、染料等を配合することで行われる。保護膜形成層2を着色しておくと、外観の向上が図られる。
また、保護膜形成層2には、上述した成分の他にも、下記のような各種の添加剤が配合されていてもよい。たとえば、保護膜形成層2には、さらに、ダイボンド後の導電性の付与を目的として、金、銀、銅、ニッケル、アルミニウム、ステンレス、カーボン、またはセラミック、あるいはニッケル、アルミニウム等を銀で被覆したもののような導電性フィラーを添加してもよく、また熱伝導性の付与を目的として、金、銀、銅、ニッケル、アルミニウム、ステンレス、シリコン、ゲルマニウム等の金属材料やそれらの合金等の熱伝導性物質を添加してもよい。
さらに、硬化後における保護膜とチップ裏面との接着性・密着性を向上させる目的で、保護膜形成層2にカップリング剤を添加することもできる。カップリング剤は、保護膜の耐熱性を損なわずに、接着性、密着性を向上させることができ、さらに耐水性(耐湿熱性)も向上する。
カップリング剤としては、その汎用性とコストメリットなどからシラン系(シランカップリング剤)が好ましい。
また、保護膜形成層2には、硬化射前の初期接着力および凝集力を調節するために、有機多価イソシアナート化合物、有機多価イミン化合物、有機金属キレート化合物等の架橋剤を添加することもできる。
さらに保護膜形成層2に帯電防止剤を添加することもできる。帯電防止剤を添加することにより、静電気を抑制できるため、チップの信頼性が向上する。
また、リン酸化合物、ブロム化合物、リン系化合物等を加え難燃性能を付加することでパッケージとしての信頼性が向上する。
本発明に係るチップ体用保護膜形成用シート10は、剥離シート1の剥離面上に上記成
分からなる組成物をロールナイフコーター、グラビアコーター、ダイコーター、リバースコーターなど一般に公知の方法にしたがって直接または転写によって塗工し、乾燥させて保護膜形成層2を形成することによって得ることができる。なお、上記の組成物は、必要に応じ、溶剤に溶解し、若しくは分散させて塗布することができる。
このようにして形成される保護膜形成層2の厚さは、通常は、3〜100μm、好ましくは10〜60μmであることが望ましい。
本発明に係る第2のチップ用保護膜形成用シートは、保護膜形成層を熱硬化性成分およびエネルギー線硬化性成分の両方を必須成分として構成する以外は、前記第1のチップ用保護膜形成用シートと同様であり、その好ましい態様も同様である。
このような本発明に係る第1および第2のチップ用保護膜形成用シート10を、後述する半導体装置の製造プロセスに適用すると、均一性の高い保護膜を、チップ裏面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷に起因する悪影響を解消できる。
まず、本発明に係る半導体チップの第1の製造方法について図面を参照しながらさらに具体的に説明する。
本発明に係る半導体チップの第1の製造方法においては、
表面に回路が形成された半導体ウエハの裏面に、前記第1または第2のチップ用保護膜形成用シートの保護膜形成層を貼付した後、
以下の工程(1)〜(3)を任意の順で行って、裏面に保護膜を有する半導体チップを得ることを特徴としている。
工程(1):保護膜形成層と剥離シートとを剥離、
工程(2):加熱またはエネルギー線照射により保護膜形成層を硬化、
工程(3):半導体ウエハおよび保護膜形成層を回路毎にダイシング。
まず、工程(1)、(2)、(3)の順で行う場合について図2を参照しながらさらに具体的に説明する。
まず、表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付する(図2A参照)。
次いで図2Bに示すように保護膜形成層2から剥離シート1を剥離し、半導体ウエハ3と保護膜形成層2との積層体を得る。
次いで加熱またはエネルギー線照射により保護膜形成層2を硬化し、ウエハの全面に保護膜を形成する。図2Cでは、加熱装置による加熱の状態を示した。この結果、ウエハ単独の場合と比べて強度が向上するので、取扱い時のウエハの破損を低減できる。また、裏面研削時にウエハ裏面に微小な傷が形成されたとしても、保護膜によって傷が埋められるので、傷に起因するウエハの破損を低減できる。
また、ウエハやチップの裏面に直接保護膜用の塗布液を塗布・被膜化するコーティング法と比較して、保護膜の厚さの均一性に優れ、また保護膜用の材料の歩留りも良好となる。
次いで、図2Dに示すように、半導体ウエハ3と保護膜2との積層体を、ウエハ表面に形成された回路毎にダイシングする。ダイシングは、ウエハと保護膜をともに切断するよ
うに行われる。ウエハのダイシングは、ダイシングシートを用いた常法により行われる。この結果、裏面に保護膜を有する半導体チップが得られる。
最後に、ダイシングされたチップをコレット等の汎用手段によりピックアップすることで、裏面に保護膜を有する半導体チップが得られる(図2E)。
このような本発明によれば、均一性の高い保護膜を、チップ裏面に簡便に形成でき、しかも機械研削によってチップ裏面に微小な傷が形成されたとしても、かかる傷は保護膜により埋められているので、ダイシング工程やパッケージングの後のクラックが発生しにくくなる。
次に工程(1)、(3)、(2)の順で行う場合について図3を参照しながらさらに具体的に説明する。
この製造方法は、
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し(図3A)、
保護膜形成層2から剥離シート1を剥離し(図3B)、
半導体ウエハ3および保護膜2を回路毎にダイシングし(図3C)、
加熱またはエネルギー線照射により保護膜形成層2を硬化し(図3D)、
裏面に保護膜3を有する半導体チップを得るものである(図3E)。
すなわち、ダイシングの後に保護膜形成層2を硬化する点以外は、前記図2に示した製造方法((1)、(2)、(3)の順で行う製造方法)と同一である。
保護膜形成層2が熱硬化性成分を含有する場合、保護膜形成層2の硬化は、加熱により行われる。したがって、ダイシングシートは、硬化時の熱により劣化しない程度の耐熱性が要求される。
次に工程(2)、(1)、(3)の順で行う場合について図4を参照しながらさらに具体的に説明する。
この製造方法は、
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し(図4A)、
加熱またはエネルギー線照射により保護膜形成層2を硬化し(図4B)、
硬化した保護膜形成層2から剥離シート1を剥離し(図4C)、
半導体ウエハ3および保護膜2を回路毎にダイシングし(図4D)、
裏面に保護膜3を有する半導体チップを得るものである(図4E)。
すなわち、保護膜形成層2を硬化した後に剥離シート1を剥離する点以外は、前記(1)、(2)、(3)の順で行う製造方法と同一である。
保護膜形成層2が熱硬化性成分を含有する場合、保護膜形成層2の硬化は、加熱により行われる。したがって、剥離シート1は、硬化時の熱により劣化しない程度の耐熱性が要求される。このため、剥離シート1としては、耐熱性に優れたポリメチルペンテンフィルム、ポリエチレンナフタレートフィルム、ポリイミドフィルム等が用いられる。
次に工程(2)、(3)、(1)の順で行う場合について図5を参照しながらさらに具体的に説明する。
この製造方法は、
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し(図5A)、
加熱またはエネルギー線照射により保護膜形成層2を硬化し(図5B)、
半導体ウエハ3および硬化した保護膜形成層2を回路毎にダイシングし(図5C)、
硬化した保護膜形成層2と剥離シート1とを剥離し(図5D)、
裏面に保護膜3を有する半導体チップを得るものである。この方法では、剥離シート1の剥離を、チップのピックアップと同時に行う。すなわち、チップをピックアップすることで、剥離シートとチップとを剥離し、裏面に保護膜を有する半導体チップが得られる。
保護膜形成層2が熱硬化性成分を含有する場合、保護膜形成層2の硬化は、加熱により行われる。したがって、剥離シート1は、硬化時の熱により劣化しない程度の耐熱性が要求される。このため、剥離シート1としては、耐熱性に優れたポリメチルペンテンフィルム、ポリエチレンナフタレートフィルム、ポリイミドフィルム等が用いられる。
次に工程(3)、(1)、(2)の順で行う場合について図6を参照しながらさらに具体的に説明する。
この製造方法は、
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し、
半導体ウエハ3および保護膜形成層2を回路毎にダイシングし、
保護膜形成層2と剥離シート1とを剥離し、
加熱またはエネルギー線照射により保護膜形成層2を硬化し、
裏面に保護膜を有する半導体チップを得ることを特徴としている。
この方法では、図6A〜Cに示すように、ウエハ3を保護膜形成層2に保持固定した状態でウエハのダイシングを行ってもよい。したがって、この場合は、チップ用保護膜形成用シート10はいわゆるダイシングシートとしての機能も有する。しかし、チップ搭載基板へのマウント時には、保護膜形成層は既に硬化しており、ダイボンド機能を有しない。このため、本発明の半導体チップの製造方法に用いられるシートは、いわゆるダイシング・ダイボンド兼用シートではない。
また、図6D〜Fに示すように、ウエハ3を保護膜形成層2に保持固定しているチップ用保護膜形成用シート10を、さらにダイシングシートに固定して、上記の諸工程を行っても良い。
このような本発明によれば、均一性の高い保護膜を、チップ裏面に簡便に形成できる。
次に工程(3)、(2)、(1)の順で行う場合について図7を参照しながらさらに具体的に説明する。
この製造方法は、
表面に回路が形成された半導体ウエハ3の裏面に、上記チップ用保護膜形成用シート10の保護膜形成層2を貼付し、
半導体ウエハ3および保護膜形成層2を回路毎にダイシングし、
加熱またはエネルギー線照射により保護膜形成層2を硬化し、
硬化した保護膜形成層2と剥離シート1とを剥離し、
裏面に保護膜を有する半導体チップを得ることを特徴としている。
すなわち、保護膜形成層2を硬化した後に保護膜形成層2と剥離シート1とを剥離する点以外は、前記図6に示した製造方法(工程(3)、(1)、(2)の順)と同一である。
上述したように、本発明に係る第1の製造方法においては、工程(1)〜(3)の順序は特に限定はされないが、特に工程(1)、(2)、(3)の順、工程(2)、(1)、(3)の順、工程(3)、(1)、(2)の順または工程(3)、(2)、(1)の順で行うことが好ましい。
なお図2〜図7では、保護膜形成層の硬化の処理を加熱装置で行うように図示したが、硬化性成分にエネルギー線硬化性成分を用いた場合はエネルギー線照射装置(エネルギー線として紫外線を使用する場合は紫外線照射装置)が使用される。
硬化性成分に熱硬化性成分とエネルギー線硬化性成分を併用する前記第2のチップ用保護膜形成用シートを用いた場合は、保護膜形成層の硬化の工程は加熱およびエネルギー線照射を同時に行ってもよく、また逐次行ってもよい。特にウエハ上に保護膜形成層を設けてからエネルギー線照射を行い、保護膜形成層を半硬化させ、その後加熱により保護膜形成層を完全に硬化させ、保護膜とすることが好ましい。
すなわち本発明に係る半導体チップの第2の製造方法は、
表面に回路が形成された半導体ウエハの裏面に、上記チップ用保護膜形成用シートの保護膜形成層を貼付し、
エネルギー線照射により保護膜形成層を硬化した後、
以下の工程(1)〜(3)を任意の順で行って、裏面に保護膜を有する半導体チップを得ることを特徴としている:
工程(1):保護膜形成層と剥離シートとを剥離、
工程(2):加熱により保護膜形成層をさらに硬化
工程(3):半導体ウエハおよび保護膜形成層を回路毎にダイシング。
前記第1の製造方法と同様に、本発明に係る第2の製造方法においても、工程(1)〜(3)の順序は特に限定はされないが、特に工程(1)、(2)、(3)の順、工程(2)、(1)、(3)の順、工程(3)、(1)、(2)の順または工程(3)、(2)、(1)の順で行うことが好ましい。
このようにエネルギー線により保護膜形成層を半硬化させることにより保護膜形成層はタックを失い、通常の保管条件では保護膜形成層が他の部材に接触しても付着する事がなくなり、各工程間の搬送等が確実に行え、作業性を向上させることができる。
〔実施例〕
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるものではない。なお、実施例に用いた保護膜形成層の配合、ウエハおよび装置等を以下に示す。
(保護膜形成層1)
保護膜形成層1は、以下の配合物より形成した。
アクリル系ポリマー(アクリル酸ブチル55重量部とメタクリル酸メチル15重量部とメタクリル酸グリシジル20重量部とアクリル酸2-ヒドロキシエチル15重量部とを共重合してなる重量平均分子量90万、ガラス転移温度−28℃の共重合体)からなるバインダーポリマー15重量部、
エポキシ樹脂の混合物(液状ビスフェノールA型エポキシ樹脂(エポキシ当量180〜2
00)30重量部、固形ビスフェノールA型エポキシ樹脂(エポキシ当量800〜900)40重量部、o-クレゾールノボラック型エポキシ樹脂(エポキシ当量210〜230)10重量部)からなる熱硬化性成分80重量部、
熱活性型潜在性エポキシ樹脂硬化剤(アミンアダクト系)0.6重量部、
黒色顔料(アゾ系)1.3重量部および希釈溶剤からなる配合物。
(保護膜形成層2)
保護膜形成層2は、保護膜形成層1に以下のものを加えた配合物より形成した。
エネルギー線(紫外線)硬化性成分(トリメチロールプロパントリアクリレート)15重量部、光重合開始剤(α-ヒドロキシシクロヘキシルフェニルケトン)4.5重量部
(保護膜形成層3)
保護膜形成層3は、以下の配合物より形成した。
アクリル系ポリマー(アクリル酸ブチル65重量部とメタクリル酸メチル10重量部とアクリル酸メチル10重量部とアクリル酸2-ヒドロキシエチル15重量部とを共重合してなる重量平均分子量80万、ガラス転移温度−33℃の共重合体)からなるバインダーポリマー100重量部、
エネルギー線(紫外線)硬化性成分(トリメチロールプロパントリアクリレート)50重量部、
光硬化性成分(α−ヒドロキシシクロヘキシルフェニルケトン)1.5重量部、
架橋剤(有機多価イソシアネート系架橋剤(コロネートL、日本ポリウレタン社製))0.5重量部および希釈溶剤からなる配合物。
(ウエハ):6インチの未研磨ウエハを研削装置(ディスコ(株)社製、DFG-840)を用
いて#2000研磨で200μm厚としたウエハ
(シート貼付装置):リンテック(株)社製、Adwill RAD3500m/12
(シート剥離装置):リンテック(株)社製、Adwill RAD3000m/12
(ダイシングテープマウンター):リンテック(株)社製、Adwill RAD2500m/8
(紫外線照射装置):リンテック(株)社製、Adwill RAD2000m/8
(ダイシング装置):東京精密(株)社製、AWD-4000B
(送風定温恒温器):ヤマト科学(株)社製、DN610
(ダイシングシート):リンテック(株)社製、Adwill G-11
[実施例1]
剥離シートとして片面に剥離処理を行ったポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3811、厚さ38μm、表面張力30mN/m未満)の剥離処理面に保護膜形成層1の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥して、チップ用保護膜形成用シートを作成した。なお、塗布面を保護するため、剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)を積層した。
作成されたチップ用保護膜形成用シートのポリエチレンテレフタレートフィルム(SP-PET3801)を剥がし、ウエハの研磨面に、シート貼付装置を用いて保護膜形成層を貼付し、該シートの外周をウエハに沿って除去した(図2、工程A)。
次に剥離シートをシート剥離装置を用いて剥がした(図2、工程B)後、
送風定温恒温器を用い160℃1時間の加熱を行い(図2、工程C)、
保護膜形成層を硬化させ保護膜付ウエハを作成した。
次にダイシングテープマウンターを用いて、ウエハの保護膜上にダイシングシートを貼付し、ダイシング装置を用いて、保護膜とともにウエハを個々のチップ(10mm×10mm)に分割し、所望の保護膜付チップを作成した(図2、工程D,E)。
[実施例2]
剥離シートとして片面に剥離処理を施したポリエチレンナフタレートフィルム(帝人(株)社製、テオネックス、厚さ25μm、表面張力30mN/m未満)の剥離処理面に、保護膜形成層1の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥し、チップ用保護膜形成用シートを作成した。なお、塗布面を保護するため、剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)を積層した。
得られたチップ用保護膜形成用シートからポリエチレンテレフタレートフィルムを剥がし、実施例1と同様にしてウエハ研磨面に該シートを貼付し、該シートの外周をウエハに沿って除去した(図4、工程A)。続いて送風定温恒温器を用い160℃1時間の加熱を行い(図4、工程B)、保護膜形成層を硬化させウエハの研磨面上に保護膜を形成した。
次に、剥離シートをシート剥離装置を用いて剥がし(図4、工程C)、ダイシングテープマウンターを用いて、ウエハの保護膜上にダイシングシートを貼付し、ダイシング装置を用いて、保護膜とともにウエハを個々のチップ(10mm×10mm)に分割し、所望の保護膜付チップを作成した(図4、工程D,E)。
[実施例3]
剥離シートとして片面に剥離処理のポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3811)の剥離処理面に保護膜形成層3の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥して、チップ用保護膜形成用シートを作成した。なお、塗布面を保護するため、剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)を積層した。
得られたチップ用保護膜形成用シートからポリエチレンテレフタレートフィルム(SP-PET3801)を剥がし、実施例1と同様にしてウエハの研磨面に該シートを貼付し、該シートの外周をウエハに沿って除去した(図4、工程A)。続いて、紫外線照射装置を用いて該シート側より紫外線照射をして、保護膜形成層を完全に硬化させ、保護膜付ウエハを作成した(図示せず)。
次に、剥離シートをシート剥離装置を用いて剥がし(図4、工程C)、ダイシングテープマウンターを用いて、ウエハの保護膜上にダイシングシートを貼付し、ダイシング装置を用いて、保護膜とともにウエハを個々のチップ(10mm×10mm)に分割し、所望の保護膜付チップを作成した(図4、工程D,E)。
[実施例4]
剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)の剥離処理された面に、保護膜形成層2の配合物を、溶媒除去後の厚さが50μmとなるように塗布乾燥し、塗布面上に剥離シートとして、直鎖状低密度ポリエチレンフィルム(厚さ110μm、表面張力32mN/m)を貼り合せ、チップ用保護膜形成用シートを作成した。
得られたチップ用保護膜形成用シートダイシングテープマウンターを用いて、ウエハの研磨面上に保護膜形成層を貼付し、リングフレームに固定した(図6、工程A)。
次に該シート側より紫外線照射装置を用いて紫外線照射して、保護膜形成層を半硬化させた(図示せず)。
続いてダイシング装置を用いて、保護膜とともにウエハを個々のチップ(10mm×10mm)に分割し、所望の保護膜形成層付チップを得た(図6、工程B,C)。
その後、個々のチップを送風定温恒温器で160℃1時間加熱を行い保護膜形成層を硬化させ(図6、工程G)、所望の保護膜付チップを作成した。
[実施例5]
剥離処理されたポリエチレンテレフタレートフィルム(リンテック(株)社製、SP-PET3801)の剥離処理された面に、保護膜形成層2の配合物を、溶媒除去後の厚さが30μmとなるように塗布乾燥し、塗布面上に剥離シートとして、直鎖状低密度ポリエチレンフィルム(厚さ110μm、表面張力32mN/m)を貼り合せ、チップ用保護膜形成用シートを作成した。
得られたチップ用保護膜形成用シートのポリエチレンテレフタレートフィルムを剥がし、実施例1と同様にしてウエハ研磨面に保護膜形成層を貼付し、該シートの外周をウエハに沿って除去した(図2、工程A)。次に該シート側より紫外線照射装置を用いて紫外線照射して、保護膜形成層を半硬化させタックを消失させた(図示せず)。
続いて剥離シートをシート剥離装置を用いて剥がした(図2、工程B)後、送風定温恒温器を用い160℃1時間の加熱を行い保護膜形成層を完全に硬化させ、保護膜付ウエハを作成した(図2、工程C)、その後、実施例1と同様にして、保護膜付ウエハを保護膜ごと個々のチップ(10mm×10mm)に分割し、所望の保護膜付チップを作成した(図2、工程D,E)。
本発明に係るチップ用保護膜形成用シートの断面図を示す。 本発明に係る半導体チップの製造方法の工程図を示す。 本発明に係る半導体チップの製造方法の工程図を示す。 本発明に係る半導体チップの製造方法の工程図を示す。 本発明に係る半導体チップの製造方法の工程図を示す。 本発明に係る半導体チップの製造方法の工程図を示す。 本発明に係る半導体チップの製造方法の工程図を示す。
符号の説明
1…剥離シート
2…保護膜形成層
3…半導体ウエハ
10…チップ用保護膜形成用シート

Claims (7)

  1. 剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分またはエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有するチップ用保護膜形成用シート。
  2. 剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有するチップ用保護膜形成用シート。
  3. 前記バインダーポリマー成分が、アクリル系ポリマーからなることを特徴とする請求項1または2に記載のチップ用保護膜形成用シート。
  4. 前記熱硬化性成分が、エポキシ樹脂からなることを特徴とする請求項1または2に記載のチップ用保護膜形成用シート。
  5. 前記エネルギー線硬化性成分が、紫外線硬化型樹脂からなることを特徴とする請求項1または2に記載のチップ用保護膜形成用シート。
  6. 表面に回路が形成された半導体ウエハの裏面に、保護膜形成層を貼付した後、該保護膜形成層を硬化する工程を含み、最終的に半導体チップの裏面に保護膜を形成する方法に用いられるチップ用保護膜形成用シートであって、
    該チップ用保護膜形成用シートが、剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分またはエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有することを特徴とするチップ用保護膜形成用シート。
  7. 表面に回路が形成された半導体ウエハの裏面に、保護膜形成層を貼付した後、該保護膜形成層を硬化する工程を含み、最終的に半導体チップの裏面に保護膜を形成する方法に用いられるチップ用保護膜形成用シートであって、
    該チップ用保護膜形成用シートが、剥離シートと、該剥離シートの剥離面上に形成された、熱硬化性成分とエネルギー線硬化性成分とバインダーポリマー成分とからなる保護膜形成層とを有するチップ用保護膜形成用シート。
JP2004054354A 2004-02-27 2004-02-27 チップ用保護膜形成用シート Expired - Lifetime JP4271597B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004054354A JP4271597B2 (ja) 2004-02-27 2004-02-27 チップ用保護膜形成用シート

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004054354A JP4271597B2 (ja) 2004-02-27 2004-02-27 チップ用保護膜形成用シート

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001081226A Division JP3544362B2 (ja) 2001-03-21 2001-03-21 半導体チップの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007227579A Division JP4762959B2 (ja) 2007-09-03 2007-09-03 半導体チップおよび半導体装置

Publications (2)

Publication Number Publication Date
JP2004260190A true JP2004260190A (ja) 2004-09-16
JP4271597B2 JP4271597B2 (ja) 2009-06-03

Family

ID=33128391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004054354A Expired - Lifetime JP4271597B2 (ja) 2004-02-27 2004-02-27 チップ用保護膜形成用シート

Country Status (1)

Country Link
JP (1) JP4271597B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
WO2007119507A1 (ja) * 2006-03-28 2007-10-25 Lintec Corporation チップ用保護膜形成用シート
JP2008248128A (ja) * 2007-03-30 2008-10-16 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2008248129A (ja) * 2007-03-30 2008-10-16 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2010177332A (ja) * 2009-01-28 2010-08-12 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
JP2013031928A (ja) * 2011-07-06 2013-02-14 Mitsubishi Paper Mills Ltd 剥離フィルムおよび導電性材料の製造方法
JP2013254865A (ja) * 2012-06-07 2013-12-19 Nitto Denko Corp 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
US8617705B2 (en) 2010-03-15 2013-12-31 Shin-Etsu Chemical Co., Ltd. Adhesive composition and sheet for forming semiconductor wafer-protective film
JP2014129537A (ja) * 2014-01-29 2014-07-10 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップの製造方法
US9324616B2 (en) 2012-01-18 2016-04-26 Nitto Denko Corporation Method of manufacturing flip-chip type semiconductor device
JP2016197726A (ja) * 2009-12-24 2016-11-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
JP2021002599A (ja) * 2019-06-21 2021-01-07 リンテック株式会社 保護膜形成用複合シート、及び保護膜付き半導体チップの製造方法
CN113692352A (zh) * 2019-04-26 2021-11-23 琳得科株式会社 第三层叠体的制造方法、第四层叠体的制造方法及带背面保护膜的半导体装置的制造方法、以及第三层叠体

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082767A (ja) 2019-11-21 2021-05-27 リンテック株式会社 キット、及び、そのキットを用いる第三積層体の製造方法
JP2021082768A (ja) 2019-11-21 2021-05-27 リンテック株式会社 キット、及び、そのキットを用いる第三積層体の製造方法
KR20220142447A (ko) 2020-02-21 2022-10-21 린텍 가부시키가이샤 이면 보호막 형성용 복합체, 제1 적층체의 제조 방법, 제3 적층체의 제조 방법, 및 이면 보호막이 형성된 반도체 장치의 제조 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007250970A (ja) * 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
WO2007119507A1 (ja) * 2006-03-28 2007-10-25 Lintec Corporation チップ用保護膜形成用シート
JP2008248128A (ja) * 2007-03-30 2008-10-16 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2008248129A (ja) * 2007-03-30 2008-10-16 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2010177332A (ja) * 2009-01-28 2010-08-12 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2016197726A (ja) * 2009-12-24 2016-11-24 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム、及び、半導体装置の製造方法
US8692389B2 (en) 2009-12-24 2014-04-08 Nitto Denko Corporation Dicing tape-integrated film for semiconductor back surface
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
KR101823676B1 (ko) * 2009-12-24 2018-01-30 닛토덴코 가부시키가이샤 다이싱 테이프 일체형 반도체 이면용 필름
US8617705B2 (en) 2010-03-15 2013-12-31 Shin-Etsu Chemical Co., Ltd. Adhesive composition and sheet for forming semiconductor wafer-protective film
JP2013031928A (ja) * 2011-07-06 2013-02-14 Mitsubishi Paper Mills Ltd 剥離フィルムおよび導電性材料の製造方法
US9324616B2 (en) 2012-01-18 2016-04-26 Nitto Denko Corporation Method of manufacturing flip-chip type semiconductor device
JP2013254865A (ja) * 2012-06-07 2013-12-19 Nitto Denko Corp 半導体素子のマーキング方法、半導体装置の製造方法、及び半導体装置
JP2014129537A (ja) * 2014-01-29 2014-07-10 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップの製造方法
CN113692352A (zh) * 2019-04-26 2021-11-23 琳得科株式会社 第三层叠体的制造方法、第四层叠体的制造方法及带背面保护膜的半导体装置的制造方法、以及第三层叠体
JP2021002599A (ja) * 2019-06-21 2021-01-07 リンテック株式会社 保護膜形成用複合シート、及び保護膜付き半導体チップの製造方法
JP7333211B2 (ja) 2019-06-21 2023-08-24 リンテック株式会社 保護膜形成用複合シート、及び保護膜付き半導体チップの製造方法

Also Published As

Publication number Publication date
JP4271597B2 (ja) 2009-06-03

Similar Documents

Publication Publication Date Title
JP3544362B2 (ja) 半導体チップの製造方法
JP4762959B2 (ja) 半導体チップおよび半導体装置
JP4642436B2 (ja) マーキング方法および保護膜形成兼ダイシング用シート
KR100755175B1 (ko) 점착테이프
JP3739488B2 (ja) 粘接着テープおよびその使用方法
JP5473262B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP4536660B2 (ja) ダイシング・ダイボンド用粘接着シートおよび半導体装置の製造方法
JP2004214288A (ja) チップ用保護膜形成用シート
JP4271597B2 (ja) チップ用保護膜形成用シート
JP6239498B2 (ja) チップ用樹脂膜形成用シート
JPWO2016189986A1 (ja) 半導体装置の製造方法
JP4067308B2 (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP7008620B2 (ja) 半導体加工用シート
JP2008231366A (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JPH09100450A (ja) 粘接着テープおよびその使用方法
JP6369996B2 (ja) 樹脂膜形成用シート
JP2004095844A (ja) ウエハダイシング・接着用シートおよび半導体装置の製造方法
JP5237647B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP5005325B2 (ja) 粘接着剤組成物、粘接着シートおよび半導体装置の製造方法
JP7042211B2 (ja) 半導体加工用シート
JP4372463B2 (ja) 半導体装置の製造方法
JP2016219706A (ja) 半導体装置の製造方法
KR101427903B1 (ko) 다이싱·다이본드용 점착테이프
JP2014192463A (ja) 樹脂膜形成用シート
JP2009292888A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070402

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070903

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070907

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20071005

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20081023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4271597

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20170306

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term