KR101997293B1 - 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름 - Google Patents

다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름 Download PDF

Info

Publication number
KR101997293B1
KR101997293B1 KR1020137020319A KR20137020319A KR101997293B1 KR 101997293 B1 KR101997293 B1 KR 101997293B1 KR 1020137020319 A KR1020137020319 A KR 1020137020319A KR 20137020319 A KR20137020319 A KR 20137020319A KR 101997293 B1 KR101997293 B1 KR 101997293B1
Authority
KR
South Korea
Prior art keywords
dicing
semiconductor wafer
underfill
wafer
underfill material
Prior art date
Application number
KR1020137020319A
Other languages
English (en)
Other versions
KR20140017544A (ko
Inventor
지나 호앙
윤상 김
로즈 기노
Original Assignee
헨켈 아이피 앤드 홀딩 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨켈 아이피 앤드 홀딩 게엠베하 filed Critical 헨켈 아이피 앤드 홀딩 게엠베하
Publication of KR20140017544A publication Critical patent/KR20140017544A/ko
Application granted granted Critical
Publication of KR101997293B1 publication Critical patent/KR101997293B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27002—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for supporting the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

언더필이 사전 도포된 반도체 제조 방법은 (a) 그 활성면 상에 다수의 금속 범프 및 경우에 따라 실리콘 반도체 웨이퍼를 수직으로 관통하는 관통 실리콘 비아를 가지는 박형 실리콘 반도체 웨이퍼를 제공하고; (b) 반도체 웨이퍼의 형상으로 사전 절단된 언더필 물질을 다이싱 지지 테이프 상에 제공하고; (c) 다이싱 지지 테이프 상의 언더필 물질을 반도체 웨이퍼와 정렬하고 언더필 물질을 반도체 웨이퍼에 적층하는 것을 포함한다.

Description

다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름{PRE-CUT WAFER APPLIED UNDERFILL FILM ON DICING TAPE}
본 출원은 2011년 2월 1일에 출원된 미국 특허 가출원 제61/438,341호를 우선권 주장의 기초로 하는 것이며, 그 내용은 본원에 참고문헌으로 삽입된다.
본 발명은 반도체 다이(die)의 제작 공정에 관한 것이다.
전기 및 전자 장비의 소형화 및 슬림화는 더 얇은 반도체 및 더 얇은 반도체 패키지 모두에 대한 필요성을 야기하였다. 이를 달성하기 위한 한 방법은 통상적으로 웨이퍼가 각각의 반도체 다이로 다이싱되기 전에 수행되는, 반도체 웨이퍼의 후면으로부터의 과잉 물질의 제거로써 웨이퍼를 얇게 하는 것이다.
더 작고 더 효율적인 반도체 패키지를 생산하는 다른 해결책은 웨이퍼의 활성면에 부착된 금속 범프(bump)의 어레이를 이용하는 것이다. 금속 범프는 기판 상의 본딩 패드(bonding pad)와 매치하도록 배치된다. 금속이 용융물로 리플로우(reflow)될 때 이것이 본딩 패드와 연결되어 전기 및 기계적 연결부 모두를 형성한다. 범핑된 반도체는 그 기판에 부착되기 위하여 플립되기 때문에 이러한 금속 범프 패키지를 일반적으로 "플립 칩(flip chip)"이라고 부른다.
반도체와 기판 사이의 열적 불일치가 존재하기 때문에 반복된 열 사이클링은 금속 상호 결합에 응력을 가하여 잠재적으로 궁극적인 장치 고장에 이른다. 이에 대응하기 위해 흔히 언더필이라고 부르는 캡슐화된 물질을 금속 범프를 둘러싸고 지지하면서 반도체와 기판 사이의 갭에 배치한다.
반도체 패키지 제작의 현재 경향은 웨이퍼 레벨에서 가능한 한 많은 공정 단계를 완료하여 다이 싱귤레이션(singulation) 후에 발생하는 것과 같이 각각보다는 동시에 다중 집적 회로가 처리되도록 하는 것을 선호한다. 그러나 박형(thinned) 실리콘 반도체 웨이퍼는 부서지기 쉬우므로, 각각의 반도체 다이로 다이싱될 때 웨이퍼의 일체성을 위태롭게 하지 않고 가능한 한 적은 단계를 가지는 공정을 반도체 제작에 이용하는 것이 유리하다.
반도체 웨이퍼를 각각의 다이로 다이싱하는 한 가지 새로운 방법을 "스텔스 다이싱(stealth dicing)"이라고 부른다. 스텔스 다이싱은 반도체 웨이퍼 안으로 선택된 영역에 레이저 빔을 조사하여 그 영역에서의 실리콘 결합을 약화하고 그 영역 내에서 실리콘 웨이퍼를 더 쉽게 나누는 다이싱 방법이다. 스텔스 다이싱을 이용하여 매우 얇은 반도체 웨이퍼가 웨이퍼에 물리적인 응력을 가하지 않고 절단될 수 있으며 웨이퍼 손상이 줄어들고 각각의 다이의 다이 강도가 감소되지 않는다. 스텔스 레이저 다이싱을 이용할 수 있도록 다이싱을 위한 웨이퍼를 제조하는 것이 유리할 것이다.
본 발명은 언더필이 도포된 박형 반도체 웨이퍼를 다이싱하는 제조 방법이며, 종래 제작법에서의 단계를 없애며 스텔스 다이싱에 좋다. 본 발명은 (a) 활성면 상에 다수의 금속 범프 및 경우에 따라 실리콘 웨이퍼를 수직으로 관통하는 관통 실리콘 비아(Through-Silicon Via)를 가지는 박형 반도체 웨이퍼를 제공하고; (b) 반도체 웨이퍼의 형상으로 사전 절단된 언더필 물질을 다이싱 지지 테이프 상에 제공하며; (c) 다이싱 지지 테이프 상의 언더필 물질을 반도체 웨이프와 정렬하고 언더필 물질을 반도체 웨이퍼에 적층하는 것을 포함한다. 본 방법의 한 실시태양에서 분리층이 언더필과 다이싱 테이프 사이에 배치된다. 다른 실시태양에서, 본 발명은 한 측면에 배치된 언더필 물질을 가지는 다이싱 테이프이다. 또 다른 실시태양에서, 분리층이 언더필과 다이싱 테이프 사이에 배치된다.
도 1은 다이싱 준비가 된, 언더필이 사전 도포된 박형 반도체 웨이퍼를 제조하는 종래 기술 방법을 묘사한다.
도 2는 다이싱 준비가 된, 언더필이 사전 도포된 박형 반도체 웨이퍼를 제조하는 본 발명의 방법을 일부 추가적인 제조 단계와 함께 묘사한다.
본 발명은 다이싱을 위한 반도체 웨이퍼를 제조하는 방법이다. 반도체 웨이퍼는 그 활성면 상에 다수의 금속 범프를 가진다. 본 발명의 핵심은 한 측면에 배치된 언더필 물질을 가지는 다이싱 테이프의 이용이다. 따라서 다이싱 테이프/언더필은 하나의 단계에서 언더필 물질과 다이싱 테이프를 제공한다. 반도체 웨이퍼에 언더필 물질을 도포하고, 별도의 단계에서 언더필 위에 다이싱 테이프를 마운팅하기보다는 결합된 다이싱 테이프 및 언더필의 사용이 제작 공정에서의 단계를 없앤다. 스텔스 다이싱이 용이하도록 웨이퍼의 불활성면이 위를 향하게끔 다이싱 테이프, 언더필 및 웨이퍼의 조립체를 다이싱 프레임에 배치할 수 있다.
웨이퍼는 반도체 물질, 통상적으로 실리콘, 갈륨 비소화물, 게르마늄 또는 유사 화합물 반도체 물질로부터 공지의 방법에 따라 제조된다. 웨이퍼 상부면 상의 다수의 금속 범프의 형성 및 그 금속 조성은 산업 문헌에 잘 기록되어 있는 반도체 및 금속 제작 방법에 따라 만들어진다. 금속 범프는 반도체에 대한 기판 상의 금속 본딩 패드와 매치하도록 활성면이라고 불리는 반도체 웨이퍼의 한 면상에 배치된다. 금속이 용융물로 리플로우(reflow)될 때 이것이 본딩 패드와 연결되어 전기 및 기계적 연결부 모두를 형성한다.
관통 실리콘 비아는 한 반도체 웨이퍼에서 다른 반도체 웨이퍼로 또는 반도체에 대한 기판으로 회로를 연결할 목적으로 실리콘 웨이퍼를 완전히 관통하여 뻗어 있는 수직 통로이다.
다이싱 테이프는 제작 공정에서 다이싱 작업, 즉, 반도체 웨이퍼를 각각의 반도체 다이로 다이싱하는 동안 웨이퍼를 지지하도록 사용된다. 많은 공급원으로부터 다이싱 테이프가 시판되며 다양한 형태에서 캐리어에 열 과민성, 압력 과민성 또는 UV 과민성 접착제를 포함할 수 있다. 캐리어는 통상적으로 폴리올레핀 또는 폴리이미드의 연성 기판이다. 열, 당김 스트레인 또는 UV를 각각 가하였을 때 접착성이 감소하여 다이싱 테이프가 제거되게 한다. 흔히, 박리 라이너가 접착층을 덮고 다이싱 테이프의 사용 직전에 쉽게 제거될 수 있다.
제작 공정에서 보호 지지 테이프 또는 캐리어가 웨이퍼 박화 (또는 후면 연삭) 공정 동안 금속 범프 및 웨이퍼의 활성면을 보호하고 지지하기 위해 사용된다. 일부 제작 방법에서 보호 지지체는 유리 시트 또는 슬라이드, 다른 실리콘 웨이퍼 또는 후면 연삭에 적절한 테이프일 수 있다. 많은 공급원으로부터 후면 연삭 테이프가 시판되며 다양한 형태에서 캐리어에 열 과민성, 압력 과민성 또는 UV 과민성 접착제를 포함한다. 캐리어는 통상적으로 폴리올레핀 또는 폴리이미드의 연성 기판이다. 열, 당김 스트레인 또는 UV를 각각 가하였을 때 접착성이 감소하여 보호 지지 테이프가 제거되게 한다. 흔히, 박리 라이너가 접착층을 덮으며 보호 지지체의 사용 직전에 쉽게 제거할 수 있다. 후면 연삭 작업은 예를 들어, 기계적 연삭, 레이저 연삭 또는 에칭(etching)에 의해 수행할 수 있다.
필름의 형태일 수 있는 언더필 화학물질로서 적절한 접착제 및 캡슐화제는 언더필 필름을 만드는 방법과 같이 알려져 있다. 적절한 언더필 필름은 예를 들어, 에폭시, 아크릴레이트 또는 실리콘계 화학물질 및 그러한 화학물질에 대한 경화제로부터 제조한다. 언더필 물질의 두께는 적층 후에 금속 범프가 완전히 또는 오직 부분적으로만 덮이도록 조정할 수 있다. 어떤 경우에도 언더필 물질은 반도체와 목적 기판 사이의 공간을 완전히 채우는 양과 형태로 공급된다. 실제로, 언더필 물질은 캐리어상으로 제공될 것이며 박리 라이너로 보호될 것이다. 따라서, 첫 번째 층이 연성 폴리올레핀 또는 폴리이미드 테이프와 같은 캐리어이고, 두 번째 층이 언더필 물질이며 세 번째 층이 박리 라이너인 이 순서대로의 3층 형태로 언더필 물질이 제공될 것이다. 사용 직전에 박리 라이너를 제거하고 캐리어에 여전히 부착되어 있을 때 통상적으로 언더필을 도포한다. 언더필을 웨이퍼에 도포한 후 캐리어를 제거한다.
본 발명에서 언더필 캡슐화제는 다이싱 테이프 상에 제공한다. 다이싱 테이프는 시트 형태일 수 있고 기판 필름 및 기판 필름의 한 측면 상의 압력 과민성 접착층을 포함한다. 웨이퍼의 크기 및 형상으로 사전 절단된 형태의 언더필 캡슐화제를 다이싱 테이프 상에 배치한다. 박리 라이너가 언더필에 걸쳐 마운팅되고 언더필 및 (언더필의 사전 절단 형태 때문에) 언더필에 의해 덮이지 않는 다이싱 테이프의 그러한 부분에 접촉한다.
본 발명은 또한 도면을 참고하여 기술한다. 도면에서 다이싱 테이프, 실리콘 웨이퍼, 금속 범프, 언더필, 및 보호 지지체 중 하나 또는 그 이상의 요소의 조립체가 실리콘 웨이퍼의 활성면 (금속 범프를 포함하는 면)이 위 또는 아래로 향하는 채로 나타날 수 있다. 조립체는 작업을 수행하기에 적절하고 유용하도록 수행자가 결정하는 임의의 방향으로 다룰 수 있다. 각각의 다이싱 테이프, 후면 연삭 테이프, 및 언더필이 박리 라이너 없이 나타나 있다. 다이싱 테이프 및 후면 연삭 테이프는 사용 후 버려진다. 당해 분야의 통상의 기술자는 박리 라이너가 일반적으로 다이싱 테이프 또는 후면 연삭 테이프의 압력 과민성 접착제를 보호하기 위해 사용된다는 것과 박리 라이너는 사용 직전 제거된다는 것을 이해할 것이다. 웨이퍼의 활성 측면 상으로 적층된 언더필층은 다이싱 및 접합 단계로 이동할 것이다.
도 1은 다이싱을 위해 언더필이 사전 도포된, 범핑된 반도체를 제조하는 종래 기술 방법을 묘사한다. 다수의 금속 범프 (11) 및 보호 지지체 (12)를 가지는 박형 반도체 웨이퍼 (13)을 제조한다. 웨이퍼, 범프 및 보호 지지체의 조립체가 예를 들어 진공 척 테이블(chuck table) (17)상에 지지되며 보호 지지체 (12)가 제거된다. 금속 범프 (11)를 둘러싸고 캡슐화하면서 언더필 물질 (14)을 웨이퍼의 활성면에 걸쳐 적층한다. 다이싱 테이프 (15)를 언더필에 걸쳐 마운팅하고 웨이퍼의 후면이 위를 향하게 하고 후속 다이싱을 위해 노출되게 하여 다이싱 테이프, 언더필 및 범핑된 웨이퍼의 조립체를 다이싱 프레임 (또는 지그(jig)) (16)에 마운팅한다.
도 2는 본 발명의 방법 및 본 발명의 방법이 사용될 수 있는 방식을 더 완전하게 설명하기 위한 추가적인 단계를 묘사한다. 한 면상에 다수의 금속 범프 (11) 및 보호 지지체 (12)를 가지는 박형 반도체 웨이퍼 (13)을 제조한다. 웨이퍼, 범프 및 보호 지지체의 조립체가 예를 들어 진공 척 테이블 (17) 상에 지지되며 보호 지지체 (12)가 제거된다. 언더필층 (14)이 있는 다이싱 테이프 (15)를 조합 다이싱 테이프/언더필 (18)로 제조한다. 언더필층 (14)을 웨이퍼의 형상으로 사전 절단한다. 이 조합 다이싱 테이프/사전 절단 언더필을 금속 범프 (11)를 둘러싸고 캡슐화하면서 금속 범프 및 반도체 웨이퍼 (13)의 활성면에 걸쳐 배치한다. 웨이퍼의 후면이 위를 향하게 하고 후속 다이싱을 위해 노출되게 하여 다이싱 테이프, 언더필, 및 범핑된 웨이퍼의 조립체를 다이싱 프레임 (16)에 마운팅한다. 이 방향이 스텔스 다이싱에 적절하다.
따라서, 한 실시태양에서 본 발명은 (a) 그 활성면 상에 다수의 금속 범프 및 경우에 따라 실리콘 반도체 웨이퍼를 수직으로 관통하는 관통 실리콘 비아를 가지는 박형 실리콘 반도체 웨이퍼를 제공하고; (b) 다이싱 지지 테이프 상의 언더필 물질을 제공하고, 여기서 언더필 물질은 반도체 웨이퍼의 형상으로 사전 절단되며; (c) 다이싱 지지 테이프 상의 언더필 물질을 반도체 웨이퍼와 정렬하고 언더필 물질을 반도체 웨이퍼에 적층하는 것을 포함하는, 도포된 사전 절단 언더필이 있는 박형 반도체 웨이퍼를 다이싱하는 제조 방법이다.

Claims (5)

  1. (a) 활성면 상에 다수의 금속 범프를 가지는 박형 실리콘 반도체 웨이퍼를 제공하는 단계;
    (b) 반도체 웨이퍼의 형상으로 사전 절단된 언더필 물질을 다이싱 지지 테이프 상에 제공하는 단계;
    (c) 다이싱 지지 테이프 상의 언더필 물질을 반도체 웨이퍼와 정렬하고 언더필 물질을 반도체 웨이퍼에 적층하여 조립체를 형성하는 단계;
    (d) 조립체를 다이싱 프레임에 마운팅하고 후속 다이싱을 위해 박형 웨이퍼의 후면을 노출시키는 단계
    를 포함하고, 여기서 언더필 물질과 다이싱 지지 테이프는 하나의 제작 단계로서 함께 박형 반도체에 제공되는 것인, 다이싱을 위해 언더필이 도포된 박형 반도체 웨이퍼를 제조하는 방법.
  2. 제1항에 있어서, 상기 반도체 웨이퍼가 웨이퍼를 수직으로 관통하는 하나 이상의 관통 실리콘 비아를 갖는 것인 방법.
  3. 제1항에 있어서, 다이싱 지지 테이프 상의 언더필 물질이 그 위에 박리 라이너를 추가로 포함하는 것인 방법.
  4. 제1항에 있어서, 상기 적층된 반도체 웨이퍼를 다이싱하는 단계를 추가로 포함하는 방법.
  5. 삭제
KR1020137020319A 2011-02-01 2012-01-30 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름 KR101997293B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161438341P 2011-02-01 2011-02-01
US61/438,341 2011-02-01
PCT/US2012/023068 WO2012106223A2 (en) 2011-02-01 2012-01-30 Pre-cut wafer applied underfill film on dicing tape

Publications (2)

Publication Number Publication Date
KR20140017544A KR20140017544A (ko) 2014-02-11
KR101997293B1 true KR101997293B1 (ko) 2019-07-05

Family

ID=46603250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137020319A KR101997293B1 (ko) 2011-02-01 2012-01-30 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름

Country Status (6)

Country Link
US (1) US9362105B2 (ko)
EP (1) EP2671248A4 (ko)
JP (1) JP2014511560A (ko)
KR (1) KR101997293B1 (ko)
TW (1) TWI549171B (ko)
WO (1) WO2012106223A2 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9093518B1 (en) * 2014-06-30 2015-07-28 Applied Materials, Inc. Singulation of wafers having wafer-level underfill
US9496154B2 (en) 2014-09-16 2016-11-15 Invensas Corporation Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias
CN108140732B (zh) * 2015-07-29 2021-12-21 汉高知识产权控股有限责任公司 含阻挡膜的制品及其用于3d tsv封装体用预施加底部填充膜的用途
KR102427159B1 (ko) 2015-11-11 2022-08-01 삼성전자주식회사 테이프 필름의 라미네이션 장치 및 그를 포함하는 반도체 소자의 제조 설비
JP7084702B2 (ja) * 2016-09-02 2022-06-15 アイデックス バイオメトリクス エーエスエー 指紋センサに適したカバー部材を製造する方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2002033342A (ja) * 2000-05-12 2002-01-31 Fujitsu Ltd 半導体チップの製造方法およびその実装方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2009164476A (ja) * 2008-01-09 2009-07-23 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
WO1984000506A1 (en) 1982-07-23 1984-02-16 Xenon Corp Photomagnetic catalysis
JPH0339378A (ja) 1989-07-05 1991-02-20 Hitachi Chem Co Ltd 接着剤組成物，電子部品のプリント基板への固定法および集積回路板の製造法
US5045921A (en) 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
CA2038117A1 (en) 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
US5635010A (en) 1995-04-14 1997-06-03 Pepe; Angel A. Dry adhesive joining of layers of electronic devices
US5681757A (en) 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
US6260264B1 (en) 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP4681704B2 (ja) 1999-12-16 2011-05-11 株式会社ディスコ 半導体ウェーハの分割方法
JP2001176899A (ja) 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
KR100379563B1 (ko) 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
JP2002353369A (ja) 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
JP2003077944A (ja) * 2001-06-22 2003-03-14 Nitto Denko Corp 接着フィルム付き半導体ウェハの製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030129438A1 (en) 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP2004047823A (ja) * 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
US6916684B2 (en) * 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20050014313A1 (en) 2003-03-26 2005-01-20 Workman Derek B. Underfill method
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
JP2004349649A (ja) * 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
US7230047B2 (en) 2003-06-25 2007-06-12 Henkel Corporation Reformable compositions
JP2005064239A (ja) * 2003-08-12 2005-03-10 Lintec Corp 半導体装置の製造方法
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
JP3929966B2 (ja) 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US20050126686A1 (en) * 2003-12-11 2005-06-16 Cheong Yew W. Combination back grind tape and underfill for flip chips
US7074695B2 (en) 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
KR100555559B1 (ko) 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005268425A (ja) 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2005320491A (ja) 2004-05-11 2005-11-17 Hitachi Chem Co Ltd 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
CN100463115C (zh) 2004-05-18 2009-02-18 日立化成工业株式会社 粘接接合片与使用该粘接接合片的半导体装置以及其制造方法
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
US20060046433A1 (en) 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
JP2006100728A (ja) 2004-09-30 2006-04-13 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
KR20080003002A (ko) * 2005-04-27 2008-01-04 린텍 가부시키가이샤 시트상 언더필재 및 반도체장치의 제조방법
US20070000595A1 (en) 2005-06-29 2007-01-04 Intel Corporation Adhesive substrate and method for using
JP2007012810A (ja) 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5109239B2 (ja) 2005-07-05 2012-12-26 日立化成工業株式会社 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
CN102174296A (zh) 2005-07-05 2011-09-07 日立化成工业株式会社 粘接剂组合物、薄膜、薄片、半导体晶圆、半导体装置
JP5011804B2 (ja) 2005-09-06 2012-08-29 日立化成工業株式会社 回路接続材料、接続体及び回路部材の接続方法
DE102005050127B3 (de) 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
JP2007158212A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
KR20070066929A (ko) 2005-12-22 2007-06-27 닛토덴코 가부시키가이샤 제거가능한 수분산성 아크릴 접착제 조성물 및 접착 시트
US7314778B2 (en) 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100785493B1 (ko) 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
US7494900B2 (en) 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
US7476568B2 (en) * 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US20080027199A1 (en) 2006-07-28 2008-01-31 3M Innovative Properties Company Shape memory polymer articles with a microstructured surface
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
JP2008066653A (ja) * 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US20080157303A1 (en) 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
EP2109881B1 (en) 2007-01-31 2018-09-26 Henkel AG & Co. KGaA Semiconductor wafer coated with a filled, spin-coatable material
JP4944642B2 (ja) 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
JP5217260B2 (ja) 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
US7727875B2 (en) * 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US7838424B2 (en) 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP5032231B2 (ja) 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
KR101161941B1 (ko) * 2007-09-14 2012-07-04 후루카와 덴키 고교 가부시키가이샤 웨이퍼 가공용 테이프
JP5543063B2 (ja) * 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP2010037493A (ja) * 2008-08-07 2010-02-18 Shin-Etsu Chemical Co Ltd 半導体ウエハｔｓｖ加工用フィルムおよび該フィルムを用いる半導体ウエハの加工方法
KR101493872B1 (ko) * 2008-08-20 2015-02-17 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법
JP5428758B2 (ja) * 2008-10-28 2014-02-26 日立化成株式会社 半導体用接着シート、ダイシングテープ一体型半導体用接着シート及び半導体装置
JP5456440B2 (ja) * 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5885325B2 (ja) * 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5128575B2 (ja) * 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
JP2011151362A (ja) * 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
US8252682B2 (en) * 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
TW201208071A (en) 2010-04-13 2012-02-16 Henkel Ag & Amp Co Kgaa Method for handling a wafer
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
US8679945B2 (en) 2011-03-04 2014-03-25 Texas Instruments Incorporated Backgrind process for integrated circuit wafers

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2002033342A (ja) * 2000-05-12 2002-01-31 Fujitsu Ltd 半導体チップの製造方法およびその実装方法
JP2006319243A (ja) * 2005-05-16 2006-11-24 Elpida Memory Inc メモリモジュールおよびその製造方法
JP2009164476A (ja) * 2008-01-09 2009-07-23 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法

Also Published As

Publication number Publication date
WO2012106223A3 (en) 2013-01-24
EP2671248A2 (en) 2013-12-11
TWI549171B (zh) 2016-09-11
TW201236073A (en) 2012-09-01
EP2671248A4 (en) 2015-10-07
CN103460361A (zh) 2013-12-18
US9362105B2 (en) 2016-06-07
US20130196472A1 (en) 2013-08-01
KR20140017544A (ko) 2014-02-11
WO2012106223A2 (en) 2012-08-09
JP2014511560A (ja) 2014-05-15

Similar Documents

Publication Publication Date Title
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
US8319349B2 (en) Approach for bonding dies onto interposers
EP3610501B1 (en) Method of die to wafer bonding of dissimilar thickness die
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
EP2761651B1 (en) Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
KR101997293B1 (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
US8652939B2 (en) Method and apparatus for die assembly
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
KR20210120914A (ko) 반도체 패키지 제조 방법
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
CN103460361B (zh) 在切割胶带上施加有底部填料膜的预切割的晶片
KR20050038502A (ko) 적층 칩 패키지 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E90F Notification of reason for final refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant