JP2017041638A - プレカットされウェハに塗布されるアンダーフィル膜 - Google Patents

プレカットされウェハに塗布されるアンダーフィル膜 Download PDF

Info

Publication number
JP2017041638A
JP2017041638A JP2016179711A JP2016179711A JP2017041638A JP 2017041638 A JP2017041638 A JP 2017041638A JP 2016179711 A JP2016179711 A JP 2016179711A JP 2016179711 A JP2016179711 A JP 2016179711A JP 2017041638 A JP2017041638 A JP 2017041638A
Authority
JP
Japan
Prior art keywords
wafer
underfill
tape
thinned
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016179711A
Other languages
English (en)
Inventor
ヨンサン キム、
Younsang Kim
ヨンサン キム、
ジーナ ホアン、
Hoang Gina
ジーナ ホアン、
ローズ グイノ、
Guino Rose
ローズ グイノ、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Henkel IP and Holding GmbH
Original Assignee
Henkel IP and Holding GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Henkel IP and Holding GmbH filed Critical Henkel IP and Holding GmbH
Publication of JP2017041638A publication Critical patent/JP2017041638A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Abstract

【課題】ウェハの脆弱性を危険にさらすことのない、薄型化されたウェハにウェハレベルのアンダーフィル材料を付ける方法を提供する。【解決手段】上面に複数の金属バンプ１１を有し、任意選択でシリコンウェハ１０を垂直に貫通するシリカ貫通電極２１を有する半導体ウェハを用意するステップと、金属バンプおよびシリコン貫通電極を覆ってウェハの上面にバックグラインディングテープ１２を積層するステップと、ウェハの裏面を薄くするステップと、薄型化されたウェハの裏面にダイシングテープ１５を載置し、ダイシングフレームにシリコンウェハおよびダイシングテープを載置するステップと、バックグラインディングテープを除去するステップと、ウェハの形状にプレカットしたアンダーフィル材料を用意するステップと、ウェハにアンダーフィルの位置を合わせ、ウェハにアンダーフィルを積層するステップと、を含む。【選択図】図４ａ

Description

関連出願の相互参照
本出願は、２０１１年２月１日に出願した米国特許仮出願番号第６１／４３８，３２７号の利益を主張するものであり、その内容は、参照によって本明細書に組み込まれる。
本発明は、半導体ダイを製造するためのプロセスに関する。
電気・電子機器の小型化およびスリム化により、より薄い半導体デバイスおよびより薄い半導体パッケージングの両方が必要となっている。より薄い半導体ダイを生産するための１つの方法は、ダイの裏面（非能動面）から余分な材料を除去することである。これは、個々のダイがそこからダイスされる半導体ウェハの裏面から余分な材料を除去することによって、より簡単に行われる。余分なウェハの除去は、通常、一般にバックサイドグラインディングと呼ばれるグラインディングプロセスにおいて行われる。
より小さくより効率的な半導体パッケージを生産するための１つの方法は、パッケージの能動面に付けられた金属バンプのアレイを有するパッケージを利用することである。金属バンプは基板上のボンディングパッドと一致するように配置される。金属は、溶融物へとリフローされるとボンディングパッドと接続し、電気的接続および機械的接続の両方を形成する。バンプ付き半導体が裏返しにされてその基板に取り付けられるという理由で、一般に、この金属バンプパッケージングを「フリップチップ」と呼ぶ。
熱的なミスマッチが半導体と基板との間に存在し、そのため、繰返される熱サイクルにより金属相互接続がストレスを受け、故障につながる可能性がある。これを阻止するために、一般にアンダーフィルと呼ばれる封入材料が半導体と基板との間の金属バンプを取り囲むギャップ内に配置される。
半導体パッケージング製造における現在の傾向では、ウェハの段階で可能な限り多くのプロセスステップを完了させ、ダイの個片化（ｄｉｅ ｓｉｎｇｕｌａｔｉｏｎ）の後で行われるように個別にではなく、複数の集積回路を同時に処理できるようにすることが好まれる。残念なことに、特にグラインディングステップでウェハが薄型化される場合は、薄型化されたウェハが脆弱なために取り扱いがより一層難しくなるため、アンダーフィルの塗布は、ウェハレベルでの処理に向いていない。
したがって、ウェハの脆弱性を危険にさらすことのない、薄型化されたウェハにウェハレベルのアンダーフィル材料を付ける方法に対する要求が存在する。
本発明は、アンダーフィルが塗布された薄型化された半導体ウェハを製造するための方法であり、この方法は、（ａ）上面に複数の金属バンプを有し、任意選択でシリコンウェハを垂直に貫通するシリカ貫通電極を有する半導体ウェハを用意するステップと、（ｂ）金属バンプおよびシリコン貫通電極を覆ってウェハの上面にバックグラインディングテープを積層するステップと、（ｃ）ウェハの裏面を薄くするステップと、（ｄ）薄型化されたウェハの裏面にダイシングテープを載置し、ダイシングフレームにシリコンウェハおよびダイシングテープを載置するステップと、（ｅ）バックグラインディングテープを除去するステップと、（ｆ）ウェハの形状にプレカットしたアンダーフィル材料を用意するステップと、（ｇ）ウェハにアンダーフィルの位置を合わせ、ウェハにアンダーフィルを積層するステップと、を含む。
金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第１の従来技術の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第１の従来技術の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第２の従来技術の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第２の従来技術の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第３の従来技術の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第３の従来技術の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための本発明の手法を順番に描いた図である。 金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための本発明の手法を順番に描いた図である。
ウェハは、半導体材料、典型的には、シリコン、ガリウムヒ素、ゲルマニウムまたは類似の化合物半導体材料である。ウェハの上面への複数の金属バンプの形成およびこれらの金属組成物の製造は、工業文献中に詳細に記載されている半導体および金属製造方法に従ってなされる。
シリコン貫通電極は、回路を１つのウェハからもう１つのウェハへと接続する目的でシリコンウェハを完全に貫通して延びる垂直な通路である。
本発明の方法において使用するダイシングテープの目的は、ダイシング作業中にウェハを支持することである。ダイシングテープは、多くの供給者から市販されており、一形態では、キャリア上の感熱性、感圧性またはＵＶ感受性接着剤から構成される。キャリアは、典型的にはポリオレフィンまたはポリイミドの柔軟な基板である。熱、引張り歪またはＵＶがそれぞれ加えられると接着性が低下する。一般には、リリースライナが接着剤層を覆い、ダイシングテープを使用する直前にリリースライナを容易に除去することができる。
バックグラインディングテープの目的は、ウェハ薄型化プロセス中に金属バンプおよびウェハの上面を保護し支持することである。バックグラインディングテープは、いくつかの供給者から市販されており、一形態では、キャリア上の感熱性、感圧性またはＵＶ感受性接着剤から構成される。キャリアは、典型的にはポリオレフィンまたはポリイミドの柔軟な基板である。熱、引張り歪またはＵＶがそれぞれ加えられると接着性が低下する。一般には、リリースライナが接着剤層を覆い、バックグラインディングテープを使用する直前にリリースライナを容易に除去することができる。バックグラインディング作業は、機械的グラインディング、レーザグラインディングまたはエッチングによって行うことができる。
膜の形態であってよいアンダーフィル化学物質として適した接着剤および封入剤は知られており、アンダーフィル膜を作るための方法も知られている。積層化後、金属バンプを完全にまたは部分的にだけ覆うことができるように、アンダーフィル材料の厚さを調節することができる。いずれの場合においてもアンダーフィル材料は、半導体と目的とする基板との間の空間を十分に埋めるように供給される。一実施形態では、アンダーフィル材料は、キャリア上に供給され、リリースライナで保護される。したがって、アンダーフィル材料を、第１の層が柔軟なポリオレフィンテープまたはポリイミドテープなどのキャリアであり、第２の層がアンダーフィル材料であり、第３の層がリリースライナであるこの順番の３層形態で供給することができる。使用の直前にリリースライナは除去され、アンダーフィルは、典型的にはキャリアにまだ付着している状態で付けられる。ウェハにアンダーフィルを付けた後でキャリアが除去される。
本発明を、図を参照することによってさらに説明する。図では、ダイシングテープ、シリコンウェハ、金属バンプ、アンダーフィルおよびバックグラインディングテープのうちの１つまたは複数の要素のアセンブリを、シリコンウェハの能動面（金属バンプを包含する面）が上または下を向いた状態で示すことができる。アセンブリは、実施者が決定する任意の向きで取り扱うことができる。ダイシングテープ、バックグラインディングテープおよびアンダーフィルの各々をリリースライナを用いずに示す。ダイシングテープおよびバックグラインディングテープは、キャリア上に供給され、使用後に廃棄される。リリースライナは、一般的にダイシングテープまたはバックグラインディングテープの感圧性接着剤を保護するために使用され、リリースライナは使用する直前に除去されることは、当業者には理解されよう。ウェハの能動側に積層されたアンダーフィル層は、ダイシングステップおよびボンディングステップへと進むことになる。
図１ａおよび図１ｂは、金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第１の従来技術の手法を描く。シリコンウェハの一方の面（能動面）に金属バンプ１１を有するシリコンウェハ１０を準備する。金属バンプ１１は、ウェハを薄型化する間ウェハの能動面を保護するためにテープ１２で覆われる。一般にテープはバックグラインディングテープと呼ばれる。ウェハの裏面を薄くし、薄型化されたウェハ１３を作製する。バックグラインディングテープを除去するときには、バックグラインディングテープ１２を有する薄型化されたウェハ１３は、真空チャックテーブル１７上に置かれる。アンダーフィル材料１４は、ウェハの能動面上に積層され、金属バンプ１１を取り囲み封入する。ダイシングテープ１５はウェハの薄厚化された裏面の上に載置され、次いでウェハは、その後の個々の半導体へのダイシングのために、ダイシングフレーム（またはジグ）１６内に置かれる。この方法の弱点は、バックグラインディングテープを除去した後では、ウェハは脆く、ダイシングテープ上へと積層されダイシングフレーム内に設置されるまで、支持されないままでいることである。
図２ａおよび図２ｂは、金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第２の従来技術の手法を描く。シリコンウェハの一方の面（能動面）上に金属バンプ１１を有するシリコンウェハ１０を準備する。金属バンプ１１は保護用バックグラインディングテープ１２で覆われる。ウェハの裏面を薄くし、薄型化されたウェハ１３を作製する。ウェハの裏面にダイシングテープ１５が載置され、ウェハは真空チャックテーブル２０上のダイシングフレーム１６内に置かれる。アンダーフィル材料１４はウェハの能動面上に積層され、金属バンプ１１を取り囲み封入する。この方法の弱点は、アンダーフィル材料が界面１８のところでダイシングフレームと接触して、積層化中にアンダーフィル中にしわが生じることである。
図３ａおよび図３ｂは、金属バンプがアンダーフィルによって支持された、薄型化されたシリコンウェハを作製するための第３の従来技術の手法を描く。シリコンウェハの一方の面（能動面）に金属バンプ１１を有するシリコンウェハ１０を準備する。１つの層が保護用バックグラインディングテープ１２であり、第２の層がアンダーフィル材料１４である２層テープ１９を、アンダーフィル層が金属バンプ１１に接触して覆うようにシリコンウェハの能動面に配置する。ウェハの裏面を薄くし薄型化されたウェハ１３を作製する。ウェハの裏面にダイシングテープ１５が載置され、ウェハは真空チャックテーブル２０上のダイシングフレーム１６内に置かれる。２層テープ１９のうちのバックグラインディングテープ１２が除去されアンダーフィル材料１４が残る。この方法の弱点は、バックグラインディングテープとアンダーフィル材料との間の相互作用である。アンダーフィル層へのバックグラインディングテープの接着が、ウェハへのアンダーフィル層の接着よりも強いことがある。このことは、バックグラインディングテープの除去中に、ウェハからのアンダーフィル層の剥離を引き起こすことがある。加えて、バックグラインディングテープの厚さのバラツキによって、ウェハの均一な薄型化が影響を受けることがある。アンダーフィルの厚さのバラツキがバックグラインディングテープの厚さのバラツキに加わると厚さの全バラツキが増加し、薄型化後のウェハ厚さの均一性に、より一層有害な影響を及ぼす。
図４ａおよび図４ｂは、本発明の方法を描く。複数の金属バンプ１１を有し、任意選択でシリカ貫通電極２１を有する厚みのあるシリコンウェハ１０を準備する。保護用バックグラインディングテープ１２を、金属バンプおよびシリコンウェハの上表面上に積層する。その後のダイシングの間薄型化されたウェハを支持するためのダイシングテープ１５を、薄型化されたウェハの裏面に載置する。ダイシングテープ１５およびバックグラインディングテープ１２を有するウェハ１３は、ウェハの上面を上に向け、ダイシングテープがダイシングフレームと接触した状態でダイシングフレーム１６内に載置される。バックグラインディングテープが除去される。一方の側にアンダーフィル材料１４を有するキャリアテープ１７を用意する。アンダーフィル材料１４をウェハの上表面に合うようにプレカットする。アンダーフィルは、ウェハと接触し、そろった形状で、（金属バンプを有する）ウェハの能動面に積層され、キャリアはまだ完全に残っている。キャリアはその後の加工の前に除去される。
したがって、一実施形態では、本発明は、アンダーフィルが塗布された薄型化された半導体ウェハを製造するための方法であって、（ａ）上面に複数の金属バンプを有し、任意選択でシリコンウェハを垂直に貫通するシリカ貫通電極を有する半導体ウェハを用意するステップと、（ｂ）金属バンプおよびシリコン貫通電極を覆って、ウェハの上面にバックグラインディングテープを積層するステップと、（ｃ）ウェハの裏面を薄くするステップと、（ｄ）薄型化されたウェハの裏面にダイシングテープを載置し、ダイシングフレームにシリコンウェハおよびダイシングテープを載置するステップと、（ｅ）バックグラインディングテープを除去するステップと、（ｆ）ウェハの形状にプレカットしたアンダーフィル材料を用意するステップと、（ｇ）ウェハにアンダーフィルの位置を合わせ、ウェハにアンダーフィルを積層するステップと、を含む。
本方法には２つの主な利点があり、すなわち（ｉ）薄型化されたウェハが、製造ステップの全体を通してバックグラインディングテープまたはダイシングテープまたはその両方によって支持されること、及び（ｉｉ）アンダーフィルがウェハの形状にプレカットされるため、アンダーフィルがダイシングフレームに当たらず、ウェハへのアンダーフィルの積層中にしわまたはボイドを形成するすべての可能性が排除されることである。

Claims (1)

  1. アンダーフィルが塗布された薄型化された半導体ウェハを製造するための方法であって、
    （ａ）上面に複数の金属バンプを有し、任意選択でシリコンウェハを垂直に貫通するシリカ貫通電極を有する半導体ウェハを用意するステップと、
    （ｂ）金属バンプおよびシリコン貫通電極を覆ってウェハの上面にバックグラインディングテープを積層するステップと、
    （ｃ）ウェハの裏面を薄くするステップと、
    （ｄ）薄型化されたウェハの裏面にダイシングテープを載置し、ダイシングフレームにシリコンウェハおよびダイシングテープを載置するステップと、
    （ｅ）バックグラインディングテープを除去するステップと、
    （ｆ）ウェハの形状にプレカットしたアンダーフィル材料を用意するステップと、
    （ｇ）ウェハにアンダーフィルの位置を合わせ、ウェハにアンダーフィルを積層するステップと、
    を含む方法。
JP2016179711A 2011-02-01 2016-09-14 プレカットされウェハに塗布されるアンダーフィル膜 Pending JP2017041638A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201161438327P 2011-02-01 2011-02-01
US61/438,327 2011-02-01

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2013552561A Division JP2014511559A (ja) 2011-02-01 2012-01-27 プレカットされウェハに塗布されるアンダーフィル膜

Publications (1)

Publication Number Publication Date
JP2017041638A true JP2017041638A (ja) 2017-02-23

Family

ID=46603245

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013552561A Pending JP2014511559A (ja) 2011-02-01 2012-01-27 プレカットされウェハに塗布されるアンダーフィル膜
JP2016179711A Pending JP2017041638A (ja) 2011-02-01 2016-09-14 プレカットされウェハに塗布されるアンダーフィル膜

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2013552561A Pending JP2014511559A (ja) 2011-02-01 2012-01-27 プレカットされウェハに塗布されるアンダーフィル膜

Country Status (7)

Country Link
US (1) US9281182B2 (ja)
EP (1) EP2671249A4 (ja)
JP (2) JP2014511559A (ja)
KR (1) KR101960982B1 (ja)
CN (1) CN103415917A (ja)
TW (1) TWI528498B (ja)
WO (1) WO2012106191A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621142B2 (ja) * 2013-04-02 2014-11-05 独立行政法人産業技術総合研究所 半導体プロセス用キャリア
KR102525468B1 (ko) * 2015-07-29 2023-04-26 헨켈 아게 운트 코. 카게아아 3d tsv 패키지를 위한 사전-적용된 언더필 필름을 위한 장벽 필름-함유 구성방식 및 그의 용도
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
JP6975006B2 (ja) * 2016-12-26 2021-12-01 リンテック株式会社 ワークの製造方法
US11177156B2 (en) * 2019-08-22 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, manufacturing method of semiconductor device and semiconductor package
KR102596071B1 (ko) * 2022-01-20 2023-10-30 동우 화인켐 주식회사 폴리이미드 전구체 조성물, 이로부터 형성된 폴리이미드 필름, 및 이를 이용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164476A (ja) * 2008-01-09 2009-07-23 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法
US20100047969A1 (en) * 2008-08-20 2010-02-25 Kim Won-Keun Backgrinding-underfill film, method of forming the same, semiconductor package using the backgrinding-underfill film, and method of forming the semiconductor package
JP2011009709A (ja) * 2009-05-26 2011-01-13 Hitachi Chem Co Ltd 回路部材接続用接着剤シート及び半導体装置の製造方法

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
EP0114881A4 (en) 1982-07-23 1985-06-06 Xenon Corp PHOTOMAGNETIC CATALYSIS.
JPH0339378A (ja) 1989-07-05 1991-02-20 Hitachi Chem Co Ltd 接着剤組成物，電子部品のプリント基板への固定法および集積回路板の製造法
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
CA2038117A1 (en) 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
US5635010A (en) 1995-04-14 1997-06-03 Pepe; Angel A. Dry adhesive joining of layers of electronic devices
US5681757A (en) 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP4148434B2 (ja) * 1999-02-09 2008-09-10 日東電工株式会社 半導体装置の製法
JP4681704B2 (ja) 1999-12-16 2011-05-11 株式会社ディスコ 半導体ウェーハの分割方法
JP2001176899A (ja) 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4044543B2 (ja) * 2000-05-12 2008-02-06 富士通株式会社 半導体チップの製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
US6506681B2 (en) * 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
KR100379563B1 (ko) 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030129438A1 (en) 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
AU2003276729A1 (en) * 2002-06-17 2003-12-31 Henkel Corporation Interlayer dielectric and pre-applied die attach adhesive materials
JP2004047823A (ja) * 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
US6916684B2 (en) 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
JP2004349649A (ja) 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
JP4283596B2 (ja) 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
US7230047B2 (en) 2003-06-25 2007-06-12 Henkel Corporation Reformable compositions
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
JP3929966B2 (ja) 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US20050126686A1 (en) * 2003-12-11 2005-06-16 Cheong Yew W. Combination back grind tape and underfill for flip chips
US7074695B2 (en) 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
KR100555559B1 (ko) 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005268425A (ja) 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2005320491A (ja) 2004-05-11 2005-11-17 Hitachi Chem Co Ltd 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
KR100865412B1 (ko) 2004-05-18 2008-10-24 히다치 가세고교 가부시끼가이샤 점접착 시트 및 그것을 이용한 반도체장치 및 그 제조 방법
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
US20060046433A1 (en) 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
JP2006100728A (ja) 2004-09-30 2006-04-13 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
JP2007012810A (ja) 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
US20070000595A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Adhesive substrate and method for using
EP1901123A4 (en) 2005-07-05 2008-10-08 Hitachi Chemical Co Ltd PHOTOSENSITIVE ADHESIVE COMPOSITION AND ADHESIVE FILM, ADHESIVE SHEET, SEMICONDUCTOR WAFER WITH ADHESIVE LAYER, SEMICONDUCTOR DEVICE AND ELECTRONIC PART OBTAINED BY USING THE SAME
JP5109239B2 (ja) 2005-07-05 2012-12-26 日立化成工業株式会社 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
JP5011804B2 (ja) 2005-09-06 2012-08-29 日立化成工業株式会社 回路接続材料、接続体及び回路部材の接続方法
DE102005050127B3 (de) 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
JP2007158212A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
KR20070066929A (ko) 2005-12-22 2007-06-27 닛토덴코 가부시키가이샤 제거가능한 수분산성 아크릴 접착제 조성물 및 접착 시트
US7314778B2 (en) 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100785493B1 (ko) 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
US7494900B2 (en) 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
US7476568B2 (en) 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US20080027199A1 (en) 2006-07-28 2008-01-31 3M Innovative Properties Company Shape memory polymer articles with a microstructured surface
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
JP2008066653A (ja) 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US20080157303A1 (en) 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
CN101601122B (zh) 2007-01-31 2012-03-21 汉高股份两合公司 涂有填充的、可旋涂的材料的半导体晶片
JP4944642B2 (ja) 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
JP5217260B2 (ja) * 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US7838391B2 (en) 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
US7727875B2 (en) 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP5032231B2 (ja) 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
CN102093828A (zh) 2007-09-14 2011-06-15 古河电气工业株式会社 晶片加工用带
JP5543063B2 (ja) * 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP5456440B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5885325B2 (ja) 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5128575B2 (ja) 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
JP2011151362A (ja) 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
US8252682B2 (en) 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
TW201208071A (en) 2010-04-13 2012-02-16 Henkel Ag & Amp Co Kgaa Method for handling a wafer
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
US8679945B2 (en) * 2011-03-04 2014-03-25 Texas Instruments Incorporated Backgrind process for integrated circuit wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009164476A (ja) * 2008-01-09 2009-07-23 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法
US20100047969A1 (en) * 2008-08-20 2010-02-25 Kim Won-Keun Backgrinding-underfill film, method of forming the same, semiconductor package using the backgrinding-underfill film, and method of forming the semiconductor package
JP2011009709A (ja) * 2009-05-26 2011-01-13 Hitachi Chem Co Ltd 回路部材接続用接着剤シート及び半導体装置の製造方法

Also Published As

Publication number Publication date
US9281182B2 (en) 2016-03-08
TW201250923A (en) 2012-12-16
TWI528498B (zh) 2016-04-01
EP2671249A2 (en) 2013-12-11
JP2014511559A (ja) 2014-05-15
EP2671249A4 (en) 2015-10-07
CN103415917A (zh) 2013-11-27
WO2012106191A2 (en) 2012-08-09
WO2012106191A3 (en) 2012-11-08
KR101960982B1 (ko) 2019-07-15
US20130210239A1 (en) 2013-08-15
KR20140018226A (ko) 2014-02-12

Similar Documents

Publication Publication Date Title
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
EP3610501B1 (en) Method of die to wafer bonding of dissimilar thickness die
EP2761651B1 (en) Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
WO2001015223A1 (fr) Dispositif semi-conducteur et son procede de fabrication
TW201110310A (en) Method for forming an integrated circuit structure and integrated circuit structure
JP6983775B2 (ja) 半導体装置の製造方法
JP2009071095A (ja) 半導体装置の製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
US8652939B2 (en) Method and apparatus for die assembly
KR100948999B1 (ko) 반도체 패키지 제조 방법
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
CN103460361B (zh) 在切割胶带上施加有底部填料膜的预切割的晶片
KR20100065973A (ko) 웨이퍼 에지를 보호하는 웨이퍼 스택 제작 방법
KR20050038502A (ko) 적층 칩 패키지 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171004

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180403