KR20140018226A - 사전 절단 웨이퍼가 도포된 언더필 필름 - Google Patents

사전 절단 웨이퍼가 도포된 언더필 필름 Download PDF

Info

Publication number
KR20140018226A
KR20140018226A KR1020137020318A KR20137020318A KR20140018226A KR 20140018226 A KR20140018226 A KR 20140018226A KR 1020137020318 A KR1020137020318 A KR 1020137020318A KR 20137020318 A KR20137020318 A KR 20137020318A KR 20140018226 A KR20140018226 A KR 20140018226A
Authority
KR
South Korea
Prior art keywords
wafer
underfill
tape
metal bumps
dicing
Prior art date
Application number
KR1020137020318A
Other languages
English (en)
Other versions
KR101960982B1 (ko
Inventor
윤상 김
지나 호앙
로즈 기노
Original Assignee
헨켈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 헨켈 코포레이션 filed Critical 헨켈 코포레이션
Publication of KR20140018226A publication Critical patent/KR20140018226A/ko
Application granted granted Critical
Publication of KR101960982B1 publication Critical patent/KR101960982B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

언더필이 사전 도포된 반도체를 제조하는 방법은 그 상부면에 다수의 금속 범프 및 경우에 따라 실리콘 웨이퍼를 수직으로 관통하는 관통-실리카-비아가 있는 반도체 웨이퍼를 제공하고; 금속 범프 및 관통 실리콘 비아를 덮으면서 웨이퍼의 상부에 후면 연삭 테이프를 적층하고; 웨이퍼의 후면을 박화하고; 박형 웨이퍼의 후면에 다이싱 테이프를 마운팅하고 다이싱 프레임에 실리콘 웨이퍼 및 다이싱 테이프를 마운팅하고; 후면 연삭 테이프를 제거하고; 웨이퍼 형상으로 사전 절단된 언더필 물질을 제공하고; 언더필을 웨이퍼와 정렬하고 언더필을 웨이퍼에 적층하는 것을 포함한다.

Description

사전 절단 웨이퍼가 도포된 언더필 필름{PRE-CUT WAFER APPLIED UNDERFILL FILM}
본 출원은 2011년 2월 1일에 출원된 미국 특허 가출원 제61/438,327호를 우선권 주장의 기초로 하는 것이며, 그 내용은 본원에 참고문헌으로 삽입된다.
본 발명은 반도체 다이(die)의 제작 공정에 관한 것이다.
전기 및 전자 장비의 소형화 및 슬림화는 더 얇은 반도체 장치 및 더 얇은 반도체 패키지 모두에 대한 필요성을 야기하였다. 더 얇은 반도체 다이를 생산하는 한 방법은 다이의 후면 (불활성면)으로부터 과잉 물질을 제거하는 것이다. 이것은 각각의 다이가 다이싱되는 반도체 웨이퍼의 후면으로부터 과잉 물질을 제거함으로써 더 쉽게 이루어진다. 과잉 웨이퍼의 제거는 흔히 후면 연삭이라고 불리는 연삭 공정에서 통상적으로 일어난다.
더 작고 더 효율적인 반도체 패키지를 생산하는 한 방법은 패키지의 활성면에 부착된 금속 범프의 어레이를 가지는 패키지를 이용하는 것이다. 금속 범프는 기판 상의 본딩 패드(bonding pad)와 매치하도록 배치된다. 금속이 용융물로 리플로우(reflow)될 때 이것이 본딩 패드와 연결되어 전기 및 기계적 연결부 모두를 형성한다. 범핑된 반도체는 그 기판에 부착되도록 플립되기 때문에 이러한 금속 범프 패키지를 일반적으로 "플립 칩(flip chip)"이라고 부른다.
반도체와 기판 사이의 열적 불일치가 존재하기 때문에 반복된 열 사이클링으로 금속 상호 결합이 응력을 받고 잠재적으로 고장에 이른다. 이에 대응하기 위해 흔히 언더필이라고 불리는 캡슐화된 물질을 반도체와 기판 사이의 금속 범프를 둘러싸는 갭에 배치한다.
반도체 패키지 제작의 현재 경향은 웨이퍼 레벨에서 가능한 한 많은 공정 단계를 완료하여 다이 싱귤레이션(singulation) 후에 발생하는 것과 같이 각각보다는 동시에 다중 집적 회로가 처리되도록 하는 것을 선호한다. 불행히도 언더필 도포는, 특히 웨이퍼가 연삭 단계에서 얇게 될 때 박형(thinned) 웨이퍼의 부서지기 쉬운 성질 때문에 훨씬 더 다루기가 어려워져서, 그것이 웨이퍼 레벨 처리가 잘 되지 않게 한다.
따라서, 웨이퍼의 부서지기 쉬운 성질을 손상하지 않는 박형 웨이퍼에 웨이퍼 레벨 언더필 물질을 도포하는 방법에 대한 필요성이 존재한다.
본 발명은 언더필이 도포된 박형 반도체 웨이퍼를 생산하는 방법이며 다음을 포함한다: (a) 그 상부면에 다수의 금속 범프 및 경우에 따라 실리콘 웨이퍼를 수직으로 관통하는 관통-실리카-비아(via)가 있는 반도체 웨이퍼를 제공; (b) 금속 범프 및 관통 실리콘 비아를 덮으면서 웨이퍼의 상부에 후면 연삭 테이프를 적층; (c) 웨이퍼의 후면을 박화; (d) 박형 웨이퍼의 후면에 다이싱 테이프를 마운팅 및 다이싱 프레임에 실리콘 웨이퍼 및 다이싱 테이프를 마운팅; (e) 후면 연삭 테이프를 제거; (f) 웨이퍼 형상으로 사전 절단된 언더필 물질을 제공; (g) 언더필을 웨이퍼와 정렬하고 언더필을 웨이퍼에 적층.
도 1a 및 1b는 언더필에 의해 지지되는 금속 범프가 있는 박형 실리콘 웨이퍼를 제조하는 제1 종래 기술 방식을 시리즈로 묘사한다.
도 2a 및 2b는 언더필에 의해 지지되는 금속 범프가 있는 박형 실리콘 웨이퍼를 제조하는 제2 종래 기술 방식을 시리즈로 묘사한다.
도 3a 및 3b는 언더필에 의해 지지되는 금속 범프가 있는 박형 실리콘 웨이퍼를 제조하는 제3 종래 기술 방식을 시리즈로 묘사한다.
도 4a 및 4b는 언더필에 의해 지지되는 금속 범프가 있는 박형 실리콘 웨이퍼를 제조하는 본 발명의 방식을 시리즈로 묘사한다.
웨이퍼는 반도체 물질이며, 통상적으로 실리콘, 갈륨 비소화물, 게르마늄 또는 유사 화합물 반도체 물질이다. 웨이퍼 상부면 상의 다수의 금속 범프의 형성 및 그 금속 조성은 산업 문헌에 잘 기록되어 있는 반도체 및 금속 제작 방법에 따라 만들어진다.
실리콘-관통-비아는 한 웨이퍼에서 다른 웨이퍼로 회로 조합체를 연결할 목적으로 실리콘 웨이퍼를 완전히 관통하여 뻗어 있는 수직 통로이다.
본 발명의 방법에서 사용되는 다이싱 테이프의 목적은 다이싱 작업 동안 웨이퍼를 지지하는 것이다. 다이싱 테이프는 많은 공급원으로부터 시판되며 한 형태는 캐리어에 열 과민성, 압력 과민성 또는 UV 과민성 접착제를 포함한다. 캐리어는 통상적으로 폴리올레핀 또는 폴리이미드의 연성 기판이다. 열, 당김 스트레인 또는 UV를 각각 가하였을 때, 접착성은 감소한다. 흔히, 박리 라이너가 접착층을 덮으며 다이싱 테이프의 사용 직전에 쉽게 제거할 수 있다.
후면 연삭 테이프의 목적은 웨이퍼 박화 공정 동안 금속 범프 및 웨이퍼의 상부면을 보호하고 지지하는 것이다. 후면 연삭 테이프는 많은 공급원으로부터 시판되며 한 형태는 캐리어에 열 과민성, 압력 과민성 또는 UV 과민성 접착제를 포함한다. 캐리어는 통상적으로 폴리올레핀 또는 폴리이미드의 연성 기판이다. 열, 당김 스트레인 또는 UV를 각각 가하였을 때, 접착성은 감소한다. 흔히, 박리 라이너가 접착층을 덮으며 후면 연삭 테이프의 사용 직전에 쉽게 제거할 수 있다. 후면 연삭 작업은 기계적 연삭, 레이저 연삭 또는 에칭(etching)에 의해 수행할 수 있다.
필름의 형태일 수 있는 언더필 화학물질로서 적절한 접착제 및 캡슐화제는 언더필 필름을 만드는 방법과 같이 알려져 있다. 언더필 물질의 두께는 적층 후에 금속 범프가 완전히 또는 오직 부분적으로만 덮이도록 조정할 수 있다. 어떤 경우에도, 언더필 물질은 반도체와 목적 기판 사이의 공간을 완전히 채우도록 공급된다. 한 실시태양에서 언더필 물질을 캐리어에 제공하고 박리 라이너로 보호한다. 따라서, 첫 번째 층이 연성 폴리올레핀 또는 폴리이미드 테이프와 같은 캐리어이고, 두 번째 층이 언더필 물질이며 세 번째 층이 박리 라이너인 이 순서대로의 3층 형태로 언더필 물질을 제공할 것이다. 사용 직전에 박리 라이너를 제거하고 캐리어에 여전히 부착되어 있을 때 통상적으로 언더필을 도포한다. 언더필을 웨이퍼에 도포한 후 캐리어를 제거한다.
본 발명은 또한 도면을 참고하여 기술한다. 도면에서 다이싱 테이프, 실리콘 웨이퍼, 금속 범프, 언더필, 및 후면 연삭 테이프 중 하나 또는 그 이상의 요소의 조립체가 실리콘 웨이퍼의 활성면 (금속 범프를 포함하는 면)이 위 또는 아래로 향하는 채로 나타날 수 있다. 조립체는 수행자가 결정하는 임의의 방향으로 다룰 수 있다. 각각의 다이싱 테이프, 후면 연삭 테이프 및 언더필은 박리 라이너 없이 나타나 있다. 다이싱 테이프 및 후면 연삭 테이프가 캐리어 상에 제공되며 사용 후 버려진다. 당해 분야의 통상의 기술자는 박리 라이너가 일반적으로 다이싱 테이프 또는 후면 연삭 테이프의 압력 과민성 접착제를 보호하기 위해 사용된다는 것과 박리 라이너는 사용 직전 제거된다는 것을 이해할 것이다. 웨이퍼의 활성면 상으로 적층된 언더필층은 다이싱 및 접합 단계로 이동할 것이다.
도 1a 및 도 1b는 언더필에 의해 지지되는 금속 범프가 있는 박형 실리콘 웨이퍼를 제조하는 제1 종래 기술 방식을 묘사한다. 실리콘 웨이퍼의 한 면 (활성면) 상에 금속 범프 (11)가 있는 실리콘 웨이퍼 (10)를 제조한다. 금속 범프 (11)는 웨이퍼의 박화 동안 웨이퍼의 활성면을 보호하기 위하여 테이프 (12)로 덮는다. 테이프는 흔히 후면 연삭 테이프로 불린다. 웨이퍼의 후면를 박화하여 박형 웨이퍼 (13)를 생산한다. 후면 연삭 테이프를 제거할 때 후면 연삭 테이프 (12)가 있는 박형 웨이퍼 (13)를 진공 척 테이블 (chuck table) (17)에 위치시킨다. 금속 범프 (11)를 둘러싸고 캡슐화하면서 언더필 물질 (14)을 웨이퍼의 활성 표면에 걸쳐 적층한다. 다이싱 테이프 (15)를 웨이퍼의 박형 후면 상에 마운팅하고 이후 웨이퍼를 각각의 반도체로의 후속적인 다이싱을 위하여 다이싱 프레임 (또는 지그(jig)) (16)에 위치시킨다. 이 방법의 단점은 후면 연삭 테이프를 제거한 후에 웨이퍼가 부서지기 쉽고, 이것이 다이싱 테이프에 적층되고 다이싱 프레임에 놓일 때까지 지지되지 않은 상태로 있다는 것이다.
도 2a 및 도 2b는 언더필에 의해 지지되는 금속 범프가 있는 박형 실리콘 웨이퍼를 제조하는 제2 종래 기술 방식을 묘사한다. 실리콘 웨이퍼의 한 면 (활성면) 상에 금속 범프 (11)가 있는 실리콘 웨이퍼 (10)를 제조한다. 금속 범프 (11)를 보호 후면 연삭 테이프 (12)로 덮는다. 웨이퍼의 후면을 박화하여 박형 웨이퍼 (13)를 생산한다. 다이싱 테이프 (15)를 웨이퍼의 후면 상에 마운팅하고 웨이퍼를 진공 척 테이블 (20) 상의 다이싱 프레임 (16)에 위치시킨다. 금속 범프 (11)를 둘러싸고 캡슐화하면서 언더필 물질 (14)을 웨이퍼의 활성면에 걸쳐 적층한다. 이 방법의 단점은 언더필 물질이 경계부 (18)에서 다이싱 프레임에 접촉하면서 적층 동안 언더필에서의 주름을 야기한다는 것이다.
도 3a 및 도 3b는 언더필에 의해 지지되는 금속 범프를 가지는 박형 실리콘 웨이퍼를 제조하는 제3 종래 기술 방식을 묘사한다. 실리콘 웨이퍼의 한 면 (활성면) 상에 금속 범프 (11)가 있는 실리콘 웨이퍼 (10)를 제조한다. 한 층이 보호 후면 연삭 테이프 (12)이고 두 번째 층이 언더필 물질 (14)인 2층 테이프 (19)를, 금속 범프 (11)와 접촉하고 이를 덮는 언더필층이 있는 실리콘 웨이퍼의 활성면 상에 배치한다. 웨이퍼의 후면을 박화하여 박형 웨이퍼 (13)를 생산한다. 다이싱 테이프 (15)를 웨이퍼의 후면 상에 마운팅하고 웨이퍼를 진공 척 테이블 (20) 상의 다이싱 프레임 (16)에 위치시킨다. 2층 테이프 (19) 중 후면 연삭 테이프층 (12)을 제거하고 언더필 물질 (14)을 남겨둔다. 이 방법의 단점은 후면 연삭 테이프와 언더필 물질 사이의 상호작용이다. 후면 연삭 테이프의 언더필층과의 접착은 언더필층의 웨이퍼와의 접착보다 더 강할 수 있다. 이는 후면 연삭 테이프의 제거 동안 언더필층이 웨이퍼로부터 벗겨지도록 할 수 있다. 또한, 웨이퍼의 균일한 박화는 후면 연삭 테이프의 두께에 있어서의 변화에 의해 영향을 받을 수 있다. 후면 연삭 테이프의 두께에 있어서의 변화에 언더필의 두께에 있어서의 변화가 더해지면 두께에 있어서의 총 변화가 증가하고 박화 후의 웨이퍼 두께 균일성에 훨씬 더 나쁜 영향을 미친다.
도 4a 및 4b는 본 발명의 방법을 묘사한다: 다수의 금속 범프 (11) 및 경우에 따라 관통-실리카-비아 (21)를 가지는 두꺼운 실리콘 웨이퍼 (10)를 제조한다. 보호 후면 연삭 테이프 (12)를 금속 범프 및 실리콘 웨이퍼의 상부면에 걸쳐 적층한다. 이후의 다이싱 동안 박형 웨이퍼를 지지하기 위한 다이싱 테이프 (15)를 박형 웨이퍼의 후면에 마운팅한다. 다이싱 테이프 (15) 및 후면 연삭 테이프 (12)가 있는 웨이퍼 (13)를, 웨이퍼의 상부면이 위를 향하고 다이싱 테이프가 다이싱 프레임과 접촉하도록 다이싱 프레임 (16)으로 마운팅한다. 후면 연삭 테이프를 제거한다. 한 면에 언더필 물질 (14)이 있는 캐리어 테이프 (17)를 제공한다. 웨이퍼의 상부면에 맞도록 언더필 물질 (14)을 사전 절단한다. 언더필은 형상을 정렬하면서 웨이퍼와 접촉하고 여전히 본래 그대로인 캐리어로 (금속 범프가 있는) 웨이퍼의 활성 면에 적층된다. 캐리어는 추가 처리 이전에 제거한다.
따라서, 한 실시태양에서 이 발명은 언더필이 도포된 박형 반도체 웨이퍼를 생산하는 방법이며 다음을 포함한다: (a) 그 상부면에 다수의 금속 범프 및 경우에 따라 실리콘 웨이퍼를 수직으로 관통하는 관통-실리카-비아가 있는 반도체 웨이퍼를 제공; (b) 금속 범프 및 관통 실리콘 비아를 덮으면서 웨이퍼의 상부에 후면 연삭 테이프를 적층; (c) 웨이퍼의 후면을 박화; (d) 박형 웨이퍼의 후면에 다이싱 테이프를 마운팅 및 다이싱 프레임에 실리콘 웨이퍼 및 다이싱 테이프를 마운팅; (e) 후면 연삭 테이프를 제거; (f) 웨이퍼의 형상으로 사전 절단된 언더필 물질을 제공; (g) 언더필을 웨이퍼와 정렬하고 언더필을 웨이퍼에 적층.
이 방법의 주요한 두 가지 이점이 있다: (i) 제작 단계 전체에 걸쳐 박형 웨이퍼가 후면 연삭 테이프 또는 다이싱 테이프 또는 둘 모두에 의해 지지되며 (ii) 언더필을 웨이퍼의 형상으로 사전 절단하기 때문에 언더필이 다이싱 프레임과 부딪히지 않아서 언더필을 웨이퍼에 적층하는 동안 주름 또는 공극 생성의 임의의 가능성을 제거한다.

Claims (1)

  1. (a) 상부면에 다수의 금속 범프 및 경우에 따라 실리콘 웨이퍼를 수직으로 관통하는 관통-실리카-비아가 있는 반도체 웨이퍼를 제공하는 단계;
    (b) 금속 범프와 관통 실리콘 비아를 덮으면서 웨이퍼의 상부에 후면 연삭 테이프를 적층하는 단계;
    (c) 웨이퍼의 후면을 박화하는 단계;
    (d) 박형 웨이퍼의 후면에 다이싱 테이프를 마운팅하고 다이싱 프레임에 실리콘 웨이퍼 및 다이싱 테이프를 마운팅하는 단계;
    (e) 후면 연삭 테이프를 제거하는 단계;
    (f) 웨이퍼 형상으로 사전 절단된 언더필 물질을 제공하는 단계;
    (g) 언더필을 웨이퍼와 정렬하고 언더필을 웨이퍼에 적층하는 단계
    를 포함하는 언더필이 도포된 박형 반도체 웨이퍼를 생산하는 방법.
KR1020137020318A 2011-02-01 2012-01-27 사전 절단되어 웨이퍼상에 도포된 언더필 필름 KR101960982B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201161438327P 2011-02-01 2011-02-01
US61/438,327 2011-02-01
PCT/US2012/022853 WO2012106191A2 (en) 2011-02-01 2012-01-27 Pre- cut wafer applied underfill film

Publications (2)

Publication Number Publication Date
KR20140018226A true KR20140018226A (ko) 2014-02-12
KR101960982B1 KR101960982B1 (ko) 2019-07-15

Family

ID=46603245

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137020318A KR101960982B1 (ko) 2011-02-01 2012-01-27 사전 절단되어 웨이퍼상에 도포된 언더필 필름

Country Status (7)

Country Link
US (1) US9281182B2 (ko)
EP (1) EP2671249A4 (ko)
JP (2) JP2014511559A (ko)
KR (1) KR101960982B1 (ko)
CN (1) CN103415917A (ko)
TW (1) TWI528498B (ko)
WO (1) WO2012106191A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5621142B2 (ja) * 2013-04-02 2014-11-05 独立行政法人産業技術総合研究所 半導体プロセス用キャリア
EP3329525A4 (en) * 2015-07-29 2019-01-30 Henkel IP & Holding GmbH FORMAT CONTAINING A BARRIER FILM AND ITS USE FOR PRE-APPLIED UNDERLYING FILLING FILM FOR TSV 3D PACKAGINGS
US9899285B2 (en) * 2015-07-30 2018-02-20 Semtech Corporation Semiconductor device and method of forming small Z semiconductor package
JP6975006B2 (ja) * 2016-12-26 2021-12-01 リンテック株式会社 ワークの製造方法
US11177156B2 (en) * 2019-08-22 2021-11-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package, manufacturing method of semiconductor device and semiconductor package
US11538787B2 (en) * 2020-10-30 2022-12-27 Advanced Semiconductor Engineering, Inc. Method and system for manufacturing a semiconductor package structure
KR102596071B1 (ko) * 2022-01-20 2023-10-30 동우 화인켐 주식회사 폴리이미드 전구체 조성물, 이로부터 형성된 폴리이미드 필름, 및 이를 이용한 반도체 소자의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2009164476A (ja) * 2008-01-09 2009-07-23 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法
KR20100022717A (ko) * 2008-08-20 2010-03-03 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54105774A (en) 1978-02-08 1979-08-20 Hitachi Ltd Method of forming pattern on thin film hybrid integrated circuit
WO1984000506A1 (en) 1982-07-23 1984-02-16 Xenon Corp Photomagnetic catalysis
JPH0339378A (ja) 1989-07-05 1991-02-20 Hitachi Chem Co Ltd 接着剤組成物，電子部品のプリント基板への固定法および集積回路板の製造法
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
CA2038117A1 (en) 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
US5635010A (en) 1995-04-14 1997-06-03 Pepe; Angel A. Dry adhesive joining of layers of electronic devices
US5681757A (en) 1996-04-29 1997-10-28 Microfab Technologies, Inc. Process for dispensing semiconductor die-bond adhesive using a printhead having a microjet array and the product produced by the process
US6260264B1 (en) * 1997-12-08 2001-07-17 3M Innovative Properties Company Methods for making z-axis electrical connections
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
JP4681704B2 (ja) 1999-12-16 2011-05-11 株式会社ディスコ 半導体ウェーハの分割方法
JP2001176899A (ja) 1999-12-21 2001-06-29 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4044543B2 (ja) * 2000-05-12 2008-02-06 富士通株式会社 半導体チップの製造方法
JP3631956B2 (ja) * 2000-05-12 2005-03-23 富士通株式会社 半導体チップの実装方法
JP2002100588A (ja) 2000-09-22 2002-04-05 Shinkawa Ltd 半導体装置の製造方法
US6506681B2 (en) 2000-12-06 2003-01-14 Micron Technology, Inc. Thin flip—chip method
KR100379563B1 (ko) 2001-02-21 2003-04-10 앰코 테크놀로지 코리아 주식회사 플라즈마 에칭법을 이용한 반도체 웨이퍼 가공법
US6949158B2 (en) * 2001-05-14 2005-09-27 Micron Technology, Inc. Using backgrind wafer tape to enable wafer mounting of bumped wafers
JP2002353369A (ja) * 2001-05-28 2002-12-06 Sharp Corp 半導体パッケージおよびその製造方法
US6794751B2 (en) * 2001-06-29 2004-09-21 Intel Corporation Multi-purpose planarizing/back-grind/pre-underfill arrangements for bumped wafers and dies
JP4330821B2 (ja) 2001-07-04 2009-09-16 株式会社東芝 半導体装置の製造方法
US6686225B2 (en) 2001-07-27 2004-02-03 Texas Instruments Incorporated Method of separating semiconductor dies from a wafer
US20030129438A1 (en) 2001-12-14 2003-07-10 Becker Kevin Harris Dual cure B-stageable adhesive for die attach
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
KR101164671B1 (ko) * 2002-06-17 2012-07-11 헨켈 코포레이션 층간 절연 물질 및 미리 도포되는 다이 부착 접착제 물질
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP2004047823A (ja) * 2002-07-12 2004-02-12 Tokyo Seimitsu Co Ltd ダイシングテープ貼付装置およびバックグラインド・ダイシングテープ貼付システム
US7176044B2 (en) 2002-11-25 2007-02-13 Henkel Corporation B-stageable die attach adhesives
US6916684B2 (en) 2003-03-18 2005-07-12 Delphi Technologies, Inc. Wafer-applied underfill process
US20050014313A1 (en) * 2003-03-26 2005-01-20 Workman Derek B. Underfill method
JP2004311576A (ja) 2003-04-03 2004-11-04 Toshiba Corp 半導体装置の製造方法
US7047633B2 (en) * 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
JP2004349649A (ja) 2003-05-26 2004-12-09 Shinko Electric Ind Co Ltd ウエハーの薄加工方法
JP4283596B2 (ja) 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
US7230047B2 (en) 2003-06-25 2007-06-12 Henkel Corporation Reformable compositions
JP4401912B2 (ja) 2003-10-17 2010-01-20 学校法人早稲田大学 半導体多層配線板の形成方法
JP3929966B2 (ja) 2003-11-25 2007-06-13 新光電気工業株式会社 半導体装置及びその製造方法
US20050126686A1 (en) * 2003-12-11 2005-06-16 Cheong Yew W. Combination back grind tape and underfill for flip chips
US7074695B2 (en) 2004-03-02 2006-07-11 Chippac, Inc. DBG system and method with adhesive layer severing
KR100555559B1 (ko) 2004-03-03 2006-03-03 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법
JP2005268425A (ja) 2004-03-17 2005-09-29 Toshiba Corp 半導体装置およびその製造方法
JP2005320491A (ja) 2004-05-11 2005-11-17 Hitachi Chem Co Ltd 接着剤組成物、それを用いたフィルム状接着剤及び回路接続材料、並びに回路部材の接続構造及びその製造方法
KR20080042941A (ko) 2004-05-18 2008-05-15 히다치 가세고교 가부시끼가이샤 점접착 시트 및 그것을 이용한 반도체장치 및 그 제조 방법
JP2005332982A (ja) 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US7560519B2 (en) 2004-06-02 2009-07-14 Lord Corporation Dual-stage wafer applied underfills
JP2006012914A (ja) 2004-06-22 2006-01-12 Canon Inc 集積回路チップの製造方法及び半導体装置
KR100618837B1 (ko) 2004-06-22 2006-09-01 삼성전자주식회사 웨이퍼 레벨 패키지를 위한 얇은 웨이퍼들의 스택을형성하는 방법
US20060046433A1 (en) 2004-08-25 2006-03-02 Sterrett Terry L Thinning semiconductor wafers
JP2006100728A (ja) 2004-09-30 2006-04-13 Nitto Denko Corp 保護テープ剥離方法およびこれを用いた装置
JP2006253402A (ja) 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
WO2006118033A1 (ja) * 2005-04-27 2006-11-09 Lintec Corporation シート状アンダーフィル材および半導体装置の製造方法
JP2007012810A (ja) 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
US20070000595A1 (en) * 2005-06-29 2007-01-04 Intel Corporation Adhesive substrate and method for using
WO2007004569A1 (ja) 2005-07-05 2007-01-11 Hitachi Chemical Company, Ltd. 感光性接着剤組成物、並びにこれを用いて得られる接着フィルム、接着シート、接着剤層付半導体ウェハ、半導体装置及び電子部品
JP5109239B2 (ja) 2005-07-05 2012-12-26 日立化成工業株式会社 粘接着シート、粘接着シートの製造方法及び半導体装置の製造方法
JP5011804B2 (ja) 2005-09-06 2012-08-29 日立化成工業株式会社 回路接続材料、接続体及び回路部材の接続方法
DE102005050127B3 (de) 2005-10-18 2007-05-16 Infineon Technologies Ag Verfahren zum Aufbringen einer Struktur aus Fügematerial auf die Rückseiten von Halbleiterchips
JP2007158212A (ja) 2005-12-08 2007-06-21 Matsushita Electric Ind Co Ltd 電子部品とその切断方法
KR20070066929A (ko) 2005-12-22 2007-06-27 닛토덴코 가부시키가이샤 제거가능한 수분산성 아크릴 접착제 조성물 및 접착 시트
US7314778B2 (en) 2005-12-30 2008-01-01 Intel Corporation Wafer-level processing of chip-packaging compositions including bis-maleimides
KR100785493B1 (ko) 2006-05-04 2007-12-13 한국과학기술원 접착제의 수분흡습을 방지하는 플립칩용 웨이퍼 레벨패키지 제조방법
US7494900B2 (en) 2006-05-25 2009-02-24 Electro Scientific Industries, Inc. Back side wafer dicing
US7476568B2 (en) 2006-06-30 2009-01-13 Intel Corporation Wafer-level assembly of heat spreaders for dual IHS packages
US20080027199A1 (en) 2006-07-28 2008-01-31 3M Innovative Properties Company Shape memory polymer articles with a microstructured surface
US7482251B1 (en) 2006-08-10 2009-01-27 Impinj, Inc. Etch before grind for semiconductor die singulation
JP2008066653A (ja) 2006-09-11 2008-03-21 Tokyo Seimitsu Co Ltd ウェーハ処理方法およびウェーハ処理装置
JP2008135446A (ja) 2006-11-27 2008-06-12 Philtech Inc Ｒｆパウダーの製造方法
US20080157303A1 (en) 2006-12-28 2008-07-03 Advanced Chip Engineering Technology Inc. Structure of super thin chip scale package and method of the same
JP5627893B2 (ja) 2007-01-31 2014-11-19 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェンＨｅｎｋｅｌ ＡＧ ＆ Ｃｏ．ＫＧａＡ 接着剤組成物の使用
JP4944642B2 (ja) 2007-03-09 2012-06-06 株式会社ディスコ デバイスの製造方法
JP5217260B2 (ja) * 2007-04-27 2013-06-19 住友ベークライト株式会社 半導体ウエハーの接合方法および半導体装置の製造方法
US7838391B2 (en) * 2007-05-07 2010-11-23 Stats Chippac, Ltd. Ultra thin bumped wafer with under-film
US7727875B2 (en) 2007-06-21 2010-06-01 Stats Chippac, Ltd. Grooving bumped wafer pre-underfill system
US7838424B2 (en) * 2007-07-03 2010-11-23 Taiwan Semiconductor Manufacturing Company, Ltd. Enhanced reliability of wafer-level chip-scale packaging (WLCSP) die separation using dry etching
JP5032231B2 (ja) 2007-07-23 2012-09-26 リンテック株式会社 半導体装置の製造方法
CN102093828A (zh) 2007-09-14 2011-06-15 古河电气工业株式会社 晶片加工用带
JP5543063B2 (ja) * 2007-12-27 2014-07-09 ピーエスフォー ルクスコ エスエイアールエル 半導体装置の製造方法
JP5456440B2 (ja) 2009-01-30 2014-03-26 日東電工株式会社 ダイシングテープ一体型ウエハ裏面保護フィルム
JP5477144B2 (ja) * 2009-05-26 2014-04-23 日立化成株式会社 回路部材接続用接着剤シート及び半導体装置の製造方法
JP5885325B2 (ja) 2009-05-29 2016-03-15 日東電工株式会社 ダイシングテープ一体型半導体裏面用フィルム
JP5128575B2 (ja) 2009-12-04 2013-01-23 リンテック株式会社 ステルスダイシング用粘着シート及び半導体装置の製造方法
JP2011151362A (ja) 2009-12-24 2011-08-04 Nitto Denko Corp ダイシングテープ一体型半導体裏面用フィルム
US8252682B2 (en) 2010-02-12 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Method for thinning a wafer
TW201208071A (en) 2010-04-13 2012-02-16 Henkel Ag & Amp Co Kgaa Method for handling a wafer
US8283742B2 (en) 2010-08-31 2012-10-09 Infineon Technologies, A.G. Thin-wafer current sensors
US8679945B2 (en) * 2011-03-04 2014-03-25 Texas Instruments Incorporated Backgrind process for integrated circuit wafers

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299333A (ja) * 1999-02-09 2000-10-24 Nitto Denko Corp 半導体装置の製法
JP2009164476A (ja) * 2008-01-09 2009-07-23 Hitachi Chem Co Ltd 半導体ウエハのダイシング方法
KR20100022717A (ko) * 2008-08-20 2010-03-03 삼성전자주식회사 백그라인딩-언더필 필름, 그 형성방법, 이를 이용한 반도체패키지 및 그 형성방법

Also Published As

Publication number Publication date
EP2671249A4 (en) 2015-10-07
TW201250923A (en) 2012-12-16
US20130210239A1 (en) 2013-08-15
KR101960982B1 (ko) 2019-07-15
TWI528498B (zh) 2016-04-01
WO2012106191A2 (en) 2012-08-09
WO2012106191A3 (en) 2012-11-08
CN103415917A (zh) 2013-11-27
JP2017041638A (ja) 2017-02-23
US9281182B2 (en) 2016-03-08
EP2671249A2 (en) 2013-12-11
JP2014511559A (ja) 2014-05-15

Similar Documents

Publication Publication Date Title
KR101504461B1 (ko) 반도체 웨이퍼를 개개의 반도체 다이로 개별화하는 방법
US8319349B2 (en) Approach for bonding dies onto interposers
TWI420640B (zh) 半導體封裝裝置、半導體封裝結構及其製法
US9281182B2 (en) Pre-cut wafer applied underfill film
KR101997293B1 (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
EP2761651B1 (en) Method for handling a very thin device wafer with a solder bump using a support substrate with a planar wetting surface and a layer of thermosetting material
TWI741197B (zh) 半導體封裝件及半導體封裝件之製造方法
US8652939B2 (en) Method and apparatus for die assembly
US7659140B2 (en) Integrated circuit system with a debris trapping system
WO2012135243A1 (en) Pre-grooving for wafer applied underfill film
TWI381508B (zh) 半導體封裝裝置、半導體封裝結構及其製法
CN103460361B (zh) 在切割胶带上施加有底部填料膜的预切割的晶片
KR20120078969A (ko) 반도체 칩 제조용 기판 및 이를 이용한 반도체 칩 제조 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right