TWI741197B - 半導體封裝件及半導體封裝件之製造方法 - Google Patents

半導體封裝件及半導體封裝件之製造方法 Download PDF

Info

Publication number
TWI741197B
TWI741197B TW107121844A TW107121844A TWI741197B TW I741197 B TWI741197 B TW I741197B TW 107121844 A TW107121844 A TW 107121844A TW 107121844 A TW107121844 A TW 107121844A TW I741197 B TWI741197 B TW I741197B
Authority
TW
Taiwan
Prior art keywords
package
layer
semiconductor package
redistribution layer
protective layer
Prior art date
Application number
TW107121844A
Other languages
English (en)
Other versions
TW201906120A (zh
Inventor
張秉得
金永奭
Original Assignee
日商迪思科股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商迪思科股份有限公司 filed Critical 日商迪思科股份有限公司
Publication of TW201906120A publication Critical patent/TW201906120A/zh
Application granted granted Critical
Publication of TWI741197B publication Critical patent/TWI741197B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

[課題]抑制成本增加，同時使配線層的接地線在封裝件側面的防護層確實接觸。 [解決手段]一種半導體封裝件（10），在從側面露出接地線（17）的重佈層（11）上和半導體晶片（21）連接，並以樹脂層（12）密封半導體晶片所構成，半導體封裝件（10）具備：接觸金屬（28），以覆蓋接地線的方式形成於重佈層的側面；以及防護層（25），以覆蓋接觸金屬的方式形成於封裝件上表面（22）及封裝件側面（23），透過接觸金屬而使該防護層於重佈層的側面和接地線連接。

Description

半導體封裝件及半導體封裝件之製造方法
本發明係關於一種具有防護機能的半導體封裝件及半導體封裝件之製造方法。
一般而言，用於行動電話等的行動通信機器的半導體封裝件，為防止對通信特性的不良影響，尋求抑制從半導體封裝件洩漏電磁雜訊。作為半導體封裝件，已知有以樹脂（密封劑）密封配線層上搭載的半導體晶片，並沿著樹脂層的外表面形成防護（shield）層之技術（例如參照專利文獻1）。防護層有以板金防護形成的情況，但因板金厚度變大而成為機器小型化或薄型化的阻礙原因。因此，有人提出以濺鍍法、噴霧塗佈法、化學氣相沈積法（chemical Vapor Deposition；CVD）、噴墨法、網版印刷法等形成薄的防護層之技術。 [習知技術文獻] [專利文獻]
[專利文獻1]日本特開2012-039104號公報
[發明所欲解決的課題] 在近年，作為半導體封裝件，有人開發從半導體晶片將配線拉出至封裝件下表面以形成薄的重佈層之技術。為讓電子雜訊釋出，雖封裝件側面的防護層連接重佈層的接地線，但因配線層較薄而在防護層與接地線之間恐發生接觸不良。封裝件內形成厚的柱電極（post electrode），並從柱電極拉出厚的配線至封裝件側面，雖透過柱電極可使接地線確實接觸封裝件側面的防護層，但有製造成本提高的問題。
因此，本發明的目的為提供一種可抑制成本增加，使配線層的接地線在封裝件側面的防護層可確實接觸的半導體封裝件及半導體封裝件的形成方法。
[解決課題的技術手段] 根據本發明的一方案，提供一種半導體封裝件，重佈層在側面露出接地線的重佈層上和晶片連接，並以密封劑密封所構成，具備：重佈層接觸金屬，至少覆蓋該接地線並形成於該重佈層側面；以及防護層，形成於該接觸金屬表面及該密封劑表面，重佈層該防護層透過該接觸金屬而連接於該重佈層側面的該接地線。
根據此構成，即使形成薄的重佈層，因於重佈層側面以至少覆蓋接地線之方式形成接觸金屬，故接觸金屬與防護層的接觸面積增加，且接地線與封裝件側面的防護層可確實連接。另外，因係在重佈層側面形成接觸金屬的簡易構成，相較於在封裝件內形成柱電極的構成更可抑制成本增加。
根據本發明的另一方案，提供一種半導體封裝件之製造方法，具備：保持步驟，重佈層藉由在重佈層形成的交叉的多條分割預定線所劃分的各區域上連接晶片並以密封劑一體密封成封裝基板，將該封裝基板的該密封劑側保持在保持構件上；槽形成步驟，實施該保持步驟後，從該重佈層側沿著該些分割預定線以槽形成手段切入至該重佈層的至少分割該接地線的深度以形成第1寬度的槽；接觸金屬填充步驟，實施該槽形成步驟後，在該槽填充對該接地線與該防護層雙方具有導電性的接觸金屬；單體化步驟，實施該接觸金屬填充步驟後，使用比該第1寬度細的第2寬度的分割手段，沿著該槽從該重佈層側切入至保持構件中，分割該接觸金屬並將各封裝件單體化；以及防護層形成步驟，實施該單體化步驟後，從該密封劑側上方將導電性材料進行成膜處理，並在該半導體封裝件的側面及該密封劑上表面形成防護層。
[發明功效] 根據本發明，因將重佈層側面以覆蓋接地線之方式形成接觸金屬，能夠在抑制成本增加的同時透過接觸金屬可確實使接地線與封裝件側面的防護層連接。
以下，參照隨附圖式，說明關於本實施方式的半導體封裝件的製造方法。圖1係本實施方式的半導體封裝件的剖面示意圖。圖2係比較例的半導體封裝件的說明圖。再者，以下的實施方式僅為表示一例，可在各步驟間具備其他步驟，亦可適當替換步驟順序。
如圖1所示，半導體封裝件10係所謂扇出、晶圓級封裝等的半導體裝置，將再配線區域設為比晶片尺寸大而形成。半導體封裝件10是在重佈層11連接半導體晶片21，且以樹脂層（密封劑）12密封半導體晶片21所構成。因在該半導體封裝件10未設置配線基板而由數μm至數十μm厚度的重佈層11所形成，配線長度較短而傳送速度快並使封裝件全體的厚度薄化。另外，因不需要接合用的線，製造成本被抑制。
半導體晶片21是將半導體晶圓單體化成每個元件所形成。另外，內包半導體晶片21的半導體封裝件10的封裝件上表面22及封裝件側面23由防護層25覆蓋。防護層25由濺鍍法等對半導體封裝件10從上方成膜。再者，雖封裝件側面23為垂直，但充分空開半導體封裝件10的間隔而成膜防護層25，故可形成期望的厚度的防護層25。由該防護層25抑制來自半導體封裝件10的電磁雜訊的洩漏。
順帶一提 ，通常如圖2A的比較例的半導體封裝件60所示，因電子雜訊釋出，在封裝件側面62的防護層64於重佈層61的側面與接地線63連接。然而，因重佈層61的厚度較薄，重佈層61內的接地線63與防護層64易引起接觸不良。特別是，在半導體封裝件60的拾取時，以防護層64的毛邊部分為起點在封裝件側面62發生膜剝落的話，防護層64會在重佈層61的側面從接地線63分離並發生接觸不良。
另外，如圖2B的其他的比較例的半導體封裝件70所示，亦有人考慮從重佈層71拉出厚的配線73至封裝件側面72的構成。在半導體晶片75的側邊將柱電極76設置於重佈層71上，從柱電極76的上部拉出配線73至側邊，將接觸點設置於重佈層71更上側。可由厚的配線73提升防護層77與接地線73的接觸性。然而，因形成柱電極76而不得不實施光阻劑步驟或蝕刻步驟等，加工數增加而製造成本提高。
在此如圖1所示，在本實施方式中於重佈層11的側面設置接觸金屬28，透過接觸金屬28將從重佈層11的側面露出的接地線17與封裝件側面23的防護層25連接。因接觸金屬28與保護層25的接觸面積增加，可提升接觸性且提升保護層25的耐剝離性。另外，因不需要形成上述的比較例般的柱電極76（參照圖2B），故不需要實施光阻劑步驟或光阻步驟等，可使加工數的增加最小化並抑制製造成本的增加。
以下，參照圖3及圖4，說明關於本實施方式的半導體封裝件的形成方法。再者，圖3A為表示保持步驟、圖3B為表示槽形成步驟、圖3C為表示金屬填充步驟的一例之圖。另外，圖4A為表示單體化步驟、圖4B及圖4C為表示保護層形成步驟的一例之圖。
如圖3A所示，首先實施保持步驟。在保持步驟中，準備以密封劑（樹脂層12）將多個半導體晶片21一體密封的封裝基板15。在封裝基板15的單面全域，形成由數μm至數十μm厚度的薄的重佈層11。各重佈層11由交叉的分割預定線（未圖示）以格子狀劃分，且以分割預定線劃分的各區域與半導體晶片21連接。然後，封裝基板15係將重佈層11朝向上方透過黏著層32使樹脂層12側黏著於基材31。
再者，封裝基板15可由樹脂層12密封半導體晶片21後形成重佈層11（Chip-first Method，晶片優先法），亦可在形成重佈層11後由樹脂層12密封半導體晶片21（RDL-first Method，重佈層優先法）。黏著層32可為由外部刺激使黏著性下降之物，例如使用紫外線硬化樹脂、發泡材分散的熱剝離性膠帶、蠟。作為基材31可為可將封裝基板15以平坦狀態保持之物，例如使用矽板、玻璃板、金屬板。再者，密封劑使用具有硬化性之物，例如可從環氧樹脂、矽膠樹脂、聚氨酯樹脂、不飽和聚酯樹脂、丙烯酸聚氨酯樹脂或聚醯亞胺樹脂等中選擇。
如圖3B所示，在實施保持步驟後實施槽形成步驟。在槽形成步驟中，將金剛石磨粒等以結合劑固化的切割刀片33裝設於主軸（未圖示）前端，封裝基板15的樹脂層12側透過基材31保持於卡盤台（未圖示）。切割刀片33對位於分割預定線，在封裝基板15的外側調降切割刀片33至可切斷重佈層11的深度。然後，將封裝基板15對切割刀片33進行加工進給，從重佈層11側以切割刀片33切入並以第1寬度t1形成槽27。
藉由對封裝基板15以切割刀片33重複進行半切斷（half cut），在封裝基板15的重佈層11沿著全部的分割預定線形成槽27。藉由該槽27從重佈層11的側面露出接地線。再者，在槽形成步驟中，從重佈層11側沿著分割預定線以切割刀片33切入至重佈層11的至少可分割接地線17的深度構成為佳。舉例而言，若接地線17為可分割，可以切割刀片33將重佈層11部分切斷以形成槽，亦可利用切割刀片33以從重佈層11側到達樹脂層12的深度來形成槽。
如圖3C所示，在實施槽形成步驟後實施接觸金屬填充步驟。在接觸金屬填充步驟中，對槽27填充對接地線17與防護層25（參照圖4C）的雙方具有導電性的接觸金屬28，並對重佈層11形成凸塊13。此種情形，實施由網版印刷法進行接觸金屬28的填充與凸塊13的形成。在網版印刷法中使用形成圖案孔的網版遮罩，通過圖案孔焊料膏轉移至封裝基板15的重佈層11。
網版遮罩因形成凸塊13用的圖案孔加上接觸金屬28用的圖案孔，藉由焊料膏的轉寫同時實施接觸金屬28的填充與凸塊13的形成。再者，對槽27填充接觸金屬前，亦可在槽27內將種子金屬（seed metal）薄化成膜，以提升接地線17與接觸金屬28的密著性。再者，作為接觸金屬28，若為具有導電性的金屬雖無特別限定，但較佳為接觸性、耐剝離性、加工性好的金屬，例如使用銅、金屬化合物。
如圖4A所示，在實施接觸金屬填充步驟後實施單體化步驟。在單體化步驟中，以結合劑固定金剛石磨粒等的薄型切割刀片35裝設於主軸（未圖示）前端，封裝基板15的樹脂層12側透過基材31保持於卡盤台（未圖示）。切割刀片35對位於重佈層11的槽27，在封裝基板15的外側調降切割刀片35至可切斷基材31的深度。然後，封裝基板15被加工進給至切割刀片35，使封裝基板15單體化。
此時，切割刀片35形成比第1寬度t1細的第2寬度t2，在切割刀片35的寬度中心與第1寬度t1的中央一致的狀態，沿著槽27從重佈層11側切入。藉此，以切割刀片35一邊留下接觸金屬28的寬度方向的兩端部分一邊進行切割，沿著接觸金屬28（槽27）分割封裝基板15。藉由重複進行切割刀片33對封裝基板15的分割，將封裝基板15分割為各個半導體封裝件10。藉此，在各半導體封裝件10的重佈層11的側面覆蓋接地線17的接觸金屬28從封裝件側面23露出。
如圖4B所示，在實施單體化步驟後實施保護層形成步驟。在保護層形成步驟中，在基材31上的黏著層32施加外部刺激，從基材31剝離各半導體封裝件10。此外，如圖4C所示，從基材31將半導體封裝件10替換黏貼至保持膠帶36。在保持膠帶36的保持面形成格子狀的淺槽37，藉由淺槽37劃分保持面為多個區域。在各區域保持半導體封裝件10的重佈層11側，使半導體封裝件10彼此分離並整齊排列。
此外，對半導體封裝件10從上方將導電性材料進行成膜處裡，在半導體封裝件10的封裝件上表面22及封裝件側面23，即接觸金屬28表面及樹脂層12表面形成保護層25。因在封裝件側面23大面積露出接觸金屬28，即使重佈層11內的接地線17形成為較薄的情況下，封裝件側面23的保護層25亦透過接觸金屬28與接地線17良好地連接。藉此構成，半導體封裝件10產生的電磁雜訊透過接地線17及接觸金屬28往半導體封裝件10外釋出。
此時，保持膠帶36的淺槽37的槽寬，形成比半導體封裝件10彼此的封裝間隔大，且半導體封裝件10的封裝件側面23突出於淺槽37的內側。藉此，在防護層形成步驟中，不在淺槽37的側面形成保護層25，而在封裝件側面23與淺槽37間分離防護層25。藉此，抑制在半導體封裝件10的拾取時發生毛邊，防止防護層25的膜剝落，且防護層25與接觸金屬28的接觸性不會惡化。
再者，防護層25係藉由銅、鈦、鎳、金等中一種以上的金屬而成膜之厚度數μm以上的多層膜，例如，由濺鍍法、離子鍍層法、噴霧塗佈法、化學氣相沈積法（chemical Vapor Deposition；CVD）、噴墨法、網版印刷法形成。再者，防護層25亦可藉由真空貼合而形成，真空貼合是在真空環境下將具有上述的多層膜的金屬膜接著於封裝件上表面22及封裝件側面23。如此，製造出封裝件上表面22及封裝件側面23以防護層25覆蓋的半導體封裝件10。
如上述，根據本實施方式的半導體封裝件10的製造方法，即使形成薄的重佈層11，因在重佈層11側面以至少覆蓋接地線17之方式形成接觸金屬28，故增加接觸金屬28與防護層25的接觸面積，可使接地線17確實連接封裝件側面23的防護層25。另外，藉由在重佈層11側面形成接觸金屬28的簡易構成，相較於在封裝件內形成柱電極的構成更可抑制成本增加。
再者，在本實施方式中，雖然設為在重佈層形成沿著分割預定線的槽，且以切割刀片切斷填充於槽的接觸金屬的構成，但不限定於此構成。如圖5所示，當接觸金屬43的加工性為不良材質的情況，亦可在分割預定線內形成2列的槽42，以切割刀片45切斷填充於2列的槽42的接觸金屬43之間的構成。此種情況，在槽形成步驟中夾持分割預定線的寬度方向中心形成2列的槽42，並在接觸金屬填充步驟中於2列的槽42填充接觸金屬43。
此外，在單體化步驟中使用僅略大於2列的槽42的間隔的切割刀片45，在2列的槽42之間從重佈層46側切入至基材47中以分割封裝基板41。藉此，即使在作為接觸金屬43使用加工性不良材料的情形，也可抑制切割刀片45對接觸金屬43的切割量，可防止切割刀片45的磨平等的切割性能的降低。另外，因可形成厚的接觸金屬43，可提升接觸性。
另外，在上述的實施方式中，雖以在重佈層連接1個半導體晶片的半導體封裝件為例表示，但不限定於此構成。亦可製造在重佈層實裝多個半導體晶片的半導體封裝件。舉例而言，如圖6所示，亦可在重佈層51連接多個（例如2個）半導體晶片52a、52b，製造集合半導體晶片52a、52b並進行防護的半導體封裝件50。再者，半導體晶片52a、52b可具有同樣機能，亦可具有不同機能。
另外，在上述的實施方式的槽形成步驟中，作為槽形成手段雖使用切割刀片，但不限定於此構成。槽形成手段，係切入至重佈層的至少分割接地線的深度形成第1寬度的槽的構成較佳。舉例而言，可使用剖析器（profiler）作為槽形成手段在封裝基板形成槽，亦可使用雷射燒蝕用的加工頭，以燒蝕加工在封裝基板形成槽。再者，雷射燒蝕，係指當雷射光線的照射強度為預定的加工閥值以上時，在固體表面被轉換為電子、熱、光學及力學的能量，其結果，中性原子、分子、正負離子、自由基、團簇、電子、光被爆炸性放出，固體表面被 蝕刻的現象。
另外，在上述的實施方式的單體化步驟中，作為分割手段雖使用切割刀片，但不限定於此構成。分割手段，可為形成比第1寬度細的第2寬度，分割半導體封裝件所構成。舉例而言，可使用剖析器作為分割手段分割封裝基板，亦可使用雷射燒蝕用的加工頭，以燒蝕加工分割封裝基板。
在上述的實施方式中，可由同一裝置實施對封裝基板的槽的形成與封裝基板的分割，亦可由別的裝置實施。
另外，在上述的實施方式的接觸金屬填充步驟中，雖設為以網版印刷法在重佈層的槽填充接觸金屬的構成，但不限定於此構成。可在重佈層的槽填充接觸金屬即可，例如，可使用分配器在重佈層的槽填充接觸金屬。
另外，在上述的實施方式的保持步驟中，雖使用基材作為保持構件，但不限定於此構成。保持構件可為保持封裝基板之物，例如，可由保持膠帶、保持治具、卡盤台構成。
另外，在上述的實施方式的防護層形成步驟中，雖為在半導體封裝件被保持在附淺槽的保持膠帶的狀態下形成防護層的構成，但不限定為此種構成。亦可為在半導體封裝件被保持在附淺槽的保持治具的狀態下形成防護層。進而，在未有防護層的膜剝落問題的情況，亦可不在保持膠帶或保持治具形成淺槽。
另外，在上述的實施方式中，雖例示扇出、晶圓級封裝作為半導體封裝件，但不限定於此構成。本發明亦可適用於其他的半導體封裝件的製造方法。
另外，在上述的實施方式中，雖設為在重佈層連接半導體晶片作為晶片的構成，但不限定於此構成。晶片可為在重佈層被安裝的晶片零件，例如，亦可由電容器或其他的晶片零件所構成。
另外，半導體封裝件不限於使用行動電話等的行動通信機器的構成，亦可使用相機等其他的電子機器。
另外，雖已說明本實施方式及變形例，但上述的各實施方式及變形例之全部或局部的組合，亦可視為本發明的其他實施方式。
另外，本發明的實施方式不限於上述實施方式或變形例，在不脫離本發明的技術思想主題的範圍內，亦可進行各種變更、替換、變形。進而，由於技術的進步及衍伸的其他技術，本發明的技術思想若能以其他方法實現的話，則亦可用其他方法實施。因此，專利申請範圍為涵蓋了本發明的技術思想範圍內所包含的全部實施方式。
另外，在本實施方式中，本發明雖以適用於關於半導體封裝件的製造方法的構成說明，但亦可適用於形成重佈層的其他封裝零件的製造方法。
如以上說明，本發明用於一種半導體封裝件及一種半導體封裝件之製造方法，具有可抑制成本增加，使配線層的接地線能夠確實接觸封裝件側面的防護層之效果，且特別用於行動通信機器。
10‧‧‧半導體封裝件11‧‧‧重佈層12‧‧‧樹脂層（密封劑）15‧‧‧封裝基板17‧‧‧接地線21‧‧‧半導體晶片22‧‧‧封裝件上表面23‧‧‧封裝件側面25‧‧‧防護層27‧‧‧重佈層的槽28‧‧‧接觸金屬31‧‧‧基材（保持手段）33‧‧‧切割刀片（槽形成手段）35‧‧‧切割刀片（分割手段）t1‧‧‧第1寬度t2‧‧‧第2寬度
圖1係表示本實施方式的半導體封裝件的剖面示意圖。 圖2係表示比較例的半導體封裝件的剖面示意圖。 圖3係表示本實施方式的半導體封裝件的製造方法的剖面示意圖。 圖4係表示本實施方式的半導體封裝件的製造方法的剖面示意圖。 圖5係表示半導體封裝件的製造方法的變形例的剖面示意圖。 圖6係表示半導體封裝件的變形例的剖面示意圖。
10‧‧‧半導體封裝件
11‧‧‧重佈層
12‧‧‧樹脂層(密封劑)
17‧‧‧接地線
21‧‧‧半導體晶片
22‧‧‧封裝件上表面
23‧‧‧封裝件側面
25‧‧‧防護層
28‧‧‧接觸金屬

Claims (1)

  1. 一種半導體封裝件之製造方法，具備：保持步驟，藉由在重佈層形成的交叉的多條分割預定線所劃分的各區域上連接晶片並以密封劑一體密封成封裝基板，將該封裝基板的該密封劑側保持在保持構件上；槽形成步驟，實施該保持步驟後，從該重佈層側沿著該些分割預定線以槽形成手段切入至該重佈層的至少分割該接地線的深度以形成第1寬度的槽；接觸金屬填充步驟，實施該槽形成步驟後，在該槽填充對該接地線與該防護層雙方具有導電性的接觸金屬；單體化步驟，實施該接觸金屬填充步驟後，使用比該第1寬度細的第2寬度的分割手段，沿著該槽從該重佈層側切入至保持構件中，分割該接觸金屬並將各封裝件單體化；以及防護層形成步驟，實施該單體化步驟後，從該密封劑側上方將導電性材料進行成膜處理，並在該半導體封裝件的側面及該密封劑上表面形成防護層。
TW107121844A 2017-06-28 2018-06-26 半導體封裝件及半導體封裝件之製造方法 TWI741197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017126049A JP6887326B2 (ja) 2017-06-28 2017-06-28 半導体パッケージの形成方法
JP2017-126049 2017-06-28

Publications (2)

Publication Number Publication Date
TW201906120A TW201906120A (zh) 2019-02-01
TWI741197B true TWI741197B (zh) 2021-10-01

Family

ID=64738303

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107121844A TWI741197B (zh) 2017-06-28 2018-06-26 半導體封裝件及半導體封裝件之製造方法

Country Status (5)

Country Link
US (1) US20190006290A1 (zh)
JP (1) JP6887326B2 (zh)
KR (1) KR102548550B1 (zh)
CN (1) CN109148388A (zh)
TW (1) TWI741197B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020131552A (ja) * 2019-02-20 2020-08-31 株式会社東芝 キャリアおよび半導体装置の製造方法
JPWO2021192341A1 (zh) * 2020-03-27 2021-09-30
JP7487519B2 (ja) * 2020-03-27 2024-05-21 株式会社レゾナック 半導体パッケージの製造方法
CN113451237B (zh) * 2021-07-01 2024-04-26 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备
US20230023268A1 (en) * 2021-07-22 2023-01-26 Taiwan Semiconductor Manufacturing Co., Ltd. Dicing Process in Packages Comprising Organic Interposers
US20230028070A1 (en) * 2021-07-23 2023-01-26 Absolics Inc. Substrate comprising a lid structure, package substrate comprising the same and semiconductor device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503063A (en) * 2003-03-25 2005-01-16 Sony Corp Manufacturing process for ultra slim electrooptic display device unit
US20150070046A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor device and method of inspecting the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218484A (ja) * 2008-03-12 2009-09-24 Tdk Corp 電子モジュール、および電子モジュールの製造方法
JP2011159787A (ja) * 2010-02-01 2011-08-18 Panasonic Corp モジュールとその製造方法
EP2451259A4 (en) * 2009-10-01 2013-07-03 Panasonic Corp MODULE AND PRODUCTION METHOD THEREOF
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US9362196B2 (en) 2010-07-15 2016-06-07 Kabushiki Kaisha Toshiba Semiconductor package and mobile device using the same
JP6219155B2 (ja) * 2013-12-13 2017-10-25 東芝メモリ株式会社 半導体装置の製造方法
JP2015115558A (ja) * 2013-12-13 2015-06-22 株式会社東芝 半導体装置
US9536841B2 (en) * 2014-08-01 2017-01-03 Cyntec Co., Ltd. Semiconductor package with conformal EM shielding structure and manufacturing method of same
US9997468B2 (en) * 2015-04-10 2018-06-12 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with shielding and method of manufacturing thereof
CN106558574A (zh) * 2016-11-18 2017-04-05 华为技术有限公司 芯片封装结构和方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200503063A (en) * 2003-03-25 2005-01-16 Sony Corp Manufacturing process for ultra slim electrooptic display device unit
US20150070046A1 (en) * 2013-09-10 2015-03-12 Kabushiki Kaisha Toshiba Semiconductor device and method of inspecting the same

Also Published As

Publication number Publication date
US20190006290A1 (en) 2019-01-03
JP6887326B2 (ja) 2021-06-16
CN109148388A (zh) 2019-01-04
KR102548550B1 (ko) 2023-06-27
KR20190001919A (ko) 2019-01-07
TW201906120A (zh) 2019-02-01
JP2019009371A (ja) 2019-01-17

Similar Documents

Publication Publication Date Title
TWI741197B (zh) 半導體封裝件及半導體封裝件之製造方法
TWI659512B (zh) 半導體裝置以及囊封半導體晶粒的方法
TWI661515B (zh) 晶圓級封裝及方法
TWI778381B (zh) 具有電磁干擾遮蔽的半導體裝置
CN105514038B (zh) 切割半导体晶片的方法
JP6576038B2 (ja) マイクロ表面実装デバイスパッケージング
CN210607192U (zh) 面板组件、晶圆封装体以及芯片封装体
CN110323182B (zh) 板状物的加工方法
JP5279180B2 (ja) 半導体装置
TW201314757A (zh) 於塗佈後研磨前之切塊
TW201523800A (zh) 半導體裝置及其製造方法
US8883627B2 (en) Method for chip packaging
US20130224910A1 (en) Method for chip package
US20220246475A1 (en) Component and Method of Manufacturing a Component Using an Ultrathin Carrier
KR20180035113A (ko) 전자 장치, 전자 장치의 제조 방법 및 전자 기기
TWI601218B (zh) 具有高溫塗層之晶片封裝構造之製造方法
TW201841267A (zh) 半導體封裝件之製造方法
US20130210239A1 (en) Pre-cut wafer applied underfill film
TW201828373A (zh) 半導體封裝結構的製造方法
US9093416B2 (en) Chip-package and a method for forming a chip-package
KR20140017544A (ko) 다이싱 테이프 상에 사전 절단 웨이퍼가 도포된 언더필 필름
US8652939B2 (en) Method and apparatus for die assembly
US20200273834A1 (en) Electronic device and manufacturing method thereof
TW201906024A (zh) 半導體封裝及半導體封裝的製程方法
CN211017006U (zh) 面板组件、晶圆封装体以及芯片封装体