JP4044543B2 - 半導体チップの製造方法 - Google Patents
半導体チップの製造方法 Download PDFInfo
- Publication number
- JP4044543B2 JP4044543B2 JP2004235613A JP2004235613A JP4044543B2 JP 4044543 B2 JP4044543 B2 JP 4044543B2 JP 2004235613 A JP2004235613 A JP 2004235613A JP 2004235613 A JP2004235613 A JP 2004235613A JP 4044543 B2 JP4044543 B2 JP 4044543B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- film
- underfill material
- wafer
- silicon wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
- H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29199—Material of the matrix
- H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
- H01L2224/29298—Fillers
- H01L2224/29299—Base material
- H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
- H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
Description
本発明は、ウェハーから個々の半導体チップを作り出す半導体チップの製造方法や、基板上に半導体チップを実装する半導体チップの実装方法に関する。
いわゆるＩＣといった半導体チップはシリコンウェハーから切り出される。切り出された半導体チップは続いてプリント配線基板に実装される。こうして半導体チップが実装されると、半導体チップの入出力バンプはプリント配線基板の表面に受け止められる。入出力バンプは半導体チップとプリント配線基板との間に電気的接続を確立する。
半導体チップとプリント配線基板との間にはいわゆるアンダーフィル材が充填される。このアンダーフィル材は、入出力バンプの腐食といった劣化を防止するとともに、半導体チップとプリント配線基板との接合強度を高める。
特開平０５−４１４０７号公報
特開２０００−７７４７５号公報
半導体チップの製造にあたって、シリコンウェハーの表面には上向きの入出力バンプが形成される。こうしたシリコンウェハーから切り出された個々の半導体チップは、個別に裏返された後、プリント配線基板上に搭載される。こうした半導体チップの裏返しにはかなりの作業時間が必要とされる。
本発明は、上記実状に鑑みてなされたもので、半導体チップの実装にあたって作業時間を短縮することができる半導体チップの実装方法を提供することを目的とする。
上記目的を達成するために、第１発明によれば、個々の半導体チップを拾い上げることに先立ってウェハーを裏返すことを特徴とする半導体チップの実装方法が提供される。
かかる半導体チップの実装方法によれば、ウェハーに含まれる個々の半導体チップは一括して裏返される。したがって、個々の半導体チップごとに半導体チップが裏返される場合に比べて、作業時間は著しく短縮されることができる。
第２発明によれば、ウェハーの表面に導電バンプを形成する工程と、第１支持部材上でウェハーにダイシング加工を施し、個々の半導体チップを切り出す工程と、第１支持部材に第２支持部材を覆い被せ、第１および第２支持部材の間に複数の半導体チップを挟み込む工程と、第２支持部材との間に半導体チップを挟み込んだまま第１支持部材を裏返す工程と、第１支持部材を取り去った後、個々の半導体チップを拾い上げる工程とを備えることを特徴とする半導体チップの実装方法が提供される。
かかる半導体チップの実装方法によれば、第１および第２支持部材の間に挟み込まれた複数の半導体チップは一括して裏返されることができる。したがって、個々の半導体チップごとに半導体チップが裏返される場合に比べて、作業時間は著しく短縮されることができる。
第３発明によれば、ウェハーの表面に導電バンプを形成する工程と、ウェハーを裏返し、ウェハーの裏面に樹脂層を形成する工程とを備えることを特徴とする半導体チップの製造方法が提供される。
かかる半導体チップの製造方法によれば、ウェハーから切り出される各半導体チップの裏面に樹脂層が形成されることができる。こういった樹脂層によれば、たとえ半導体チップに欠けが生じても微小な欠片は半導体チップ上に留められることができる。微小な欠片の落下や飛び散りは防止される。樹脂層の働きで半導体チップに起因する塵埃の発生はできる限り抑制されることができる。
こういった樹脂層を形成するにあたって、半導体チップの製造方法は、薄膜部材の表面に付着する樹脂膜をウェハーの裏面に転移させる工程をさらに備えてもよい。こうした転移によれば、ウェハーに含まれる個々の半導体チップに対して一括して樹脂層は形成されることができる。したがって、各半導体チップごとに個別に樹脂層が形成される場合に比べて、作業時間は著しく短縮されることができる。しかも、このように予め各半導体チップに樹脂層が形成されれば、後続する半導体チップの実装作業は簡素化されることができる。
第４発明によれば、表面に導電バンプが搭載されるウェハーを裏返し、ウェハーの裏面からウェハーにダイシング加工を施す工程を備えることを特徴とする半導体チップの製造方法が提供される。
こういった製造方法では、ウェハーにダイシング加工が施されると、例えばウェハーから個々の半導体チップは切り出されることができる。こうして切り出された半導体チップがプリント配線基板に実装されるにあたって、切り出された半導体チップは拾い上げられなければならない。半導体チップを拾い上げるにあたって、ダイシング加工後に個々の半導体チップは裏返される必要はなく、その結果、後続する半導体チップの実装作業は簡素化されることができる。作業時間は著しく短縮される。
こういったダイシング加工の実現にあたって、ウェハーには電磁波が照射されてもよい。ウェハーに形成される金属膜や導電バンプで電磁波が遮られれば、ウェハーを透過する電磁波に基づき、そういった金属膜や導電バンプの位置は特定されることができる。こうして金属膜や導電バンプの位置が特定されれば、視覚的に金属膜や導電バンプが観察されなくても、ウェハー上で切断位置は正確にかつ比較的に簡単に特定されることができる。
こういった製造方法では、ダイシング加工にあたって、ウェハーの裏面で半導体チップの輪郭に沿って刻み目が入れられてもよい。こうした刻み目内で樹脂の蒸着膜が形成されると、単純に刻み目なしにウェハーから半導体チップが切り出される場合に比べて、半導体チップは広い表面積で樹脂の蒸着膜に覆われることができる。こういった蒸着膜によれば、ウェハーから切り出される半導体チップに欠けが生じても微小な欠片は半導体チップ上に留められることができる。微小な欠片の落下や飛び散りは防止される。蒸着膜の働きで半導体チップに起因する塵埃の発生はできる限り抑制されることができる。
第５発明によれば、表面に導電バンプが搭載されるウェハーを配置する工程と、アンダーフィル材膜をウェハーの表面に付着させる工程と、ウェハーを裏返し、ウェハーの裏面からダイシング加工を施す工程とを備えることを特徴とする半導体チップの製造方法が提供される。
かかる半導体チップの製造方法によれば、ウェハーに含まれる個々の半導体チップに対して一括してアンダーフィル材は供給されることができる。したがって、各半導体チップごとに個別にアンダーフィル材が供給される場合に比べて、作業時間は著しく短縮されることができる。しかも、ダイシング加工に先立って、ウェハーに含まれる個々の半導体チップは一括して裏返される。個々の半導体チップごとに半導体チップが裏返される場合に比べて、作用時間は著しく短縮されることができる。その上、ダイシング加工後に個々の半導体チップは裏返される必要はない。後続する半導体チップの実装作業は簡素化されることができる。一層の作業時間の短縮は実現される。
こういった製造方法の実現にあたって、前述と同様に、ウェハーには電磁波が照射されてもよい。また、ウェハーの裏面には半導体チップの輪郭に沿って刻み目が入れられてもよい。ウェハーの裏面には樹脂の蒸着膜が形成されてもよい。
以上のように本発明によれば、半導体チップの実装にあたって作業時間は著しく短縮されることができる。
以下、添付図面を参照しつつ本発明の実施形態および参考形態を説明する。
図１は第１参考形態に係るプリント基板ユニット１１の構造を概略的に示す。このプリント基板ユニット１１は、表面に導電配線パターンが描かれるプリント配線基板１２と、このプリント配線基板１２に実装された半導体チップ１３とを備える。プリント配線基板１２では、例えばポリイミドといった合成樹脂製絶縁層１４の表面に導電配線パターンは形成される。絶縁層１４は例えばステンレス製の薄板といった基材１５の表面に形成されればよい。その一方で、絶縁層１４のみでいわゆるフレキシブルプリント基板（ＦＰＣ）が構成されてもよい。その他、導電配線パターンは例えばセラミック製の薄板といった基材の表面に形成されてもよい。
半導体チップ１３は、半導体回路が作り込まれたチップ本体１７と、このチップ本体１７の表面（下向き面）に搭載されて、導電配線パターンの一部すなわち入出力パッド１８に受け止められる１以上の入出力バンプ１９とを備える。入出力バンプ１９は入出力パッド１８に接合される。この接合によってチップ本体１７と導電配線パターンとの間に電気接続は確立される。
半導体チップ１３のチップ本体１７とプリント配線基板１２の表面との間にはアンダーフィル樹脂層２０が挟み込まれる。入出力バンプ１９は、チップ本体１７とプリント配線基板１２との間でアンダーフィル樹脂層２０に完全に埋め込まれる。アンダーフィル樹脂層２０は、入出力バンプ１９の腐食といった劣化を防止するとともに、半導体チップ１３とプリント配線基板１２との接合強度を高める。
チップ本体１７の背面（上向き面）には樹脂層２１が積層される。この樹脂層２１はチップ本体１７の背面全体を覆う。樹脂層２１の形成には、熱硬化樹脂材のほか、紫外線硬化樹脂材といった光硬化樹脂材や、紫外線熱硬化樹脂材のように熱および光を併用する硬化樹脂材が用いられればよい。
こういった樹脂層２１によれば、たとえチップ本体１７に欠けが生じても微小な欠片はチップ本体１７上に留められることができる。微小な欠片の落下や飛び散りは防止される。こういった半導体チップ１３は、例えばハードディスク駆動装置（ＨＤＤ）の筐体内に組み込まれて使用されることができる。ＨＤＤの筐体内では、磁気ディスクの損傷などを引き起こす塵埃の発生は可能な限り抑制されることが求められる。
次に半導体チップ１３の製造方法を詳述する。この製造にあたって、図２に示されるように、例えば円盤形のシリコンウェハー２３が用意される。１枚のシリコンウェハー２３には例えば６０００〜７０００個の半導体回路が作り込まれる。各半導体回路は最終的に個々の半導体チップ１３に切り出される。
加えて、この製造方法を実施するにあたって第１および第２材料供給テープ２４、２５が準備される。例えば第１材料供給テープ２４は、図３から明らかなように、薄膜部材すなわちフィルムテープ２６の表面に付着する樹脂膜２７を備える。樹脂膜２７はシリコンウェハー２３と同一の輪郭に形作られる。樹脂膜２７は一定の間隔でフィルムテープ２６の長手方向に配列されればよい。図４に示されるように、この樹脂膜２７の厚みは例えばｔ１［μｍ］に設定される。
フィルムテープ２６は例えばポリ塩化ビニル（ＰＶＣ）やポリエチレンテレフタラート（ＰＥＴ）といった素材から形成されればよい。ここでは、フィルムテープ２６は紫外線の透過を許容する。その一方で、樹脂膜２７の形成には例えば紫外線硬化性接着剤が用いられればよい。このとき、紫外線硬化性接着剤にはシラン系カップリング材が混入される。こうしたカップリング材の混入によれば、紫外線硬化性接着剤は、ＰＶＣやＰＥＴに比べてシリコンに対して高い接着力を発揮することができる。
図５から明らかなように、第２材料供給テープ２５は、同様にＰＶＣやＰＥＴの薄膜部材すなわちフィルムテープ２８の表面に付着するアンダーフィル材膜２９を備える。アンダーフィル材膜２９はシリコンウェハー２３よりも一回り小さい円形に形作られる。アンダーフィル材膜２９は一定の間隔でフィルムテープ２８の長手方向に配列されればよい。図６に示されるように、このアンダーフィル材膜２９の厚みは例えばｔ２［μｍ］に設定される。
ここで、アンダーフィル材膜２９には例えば常温で所定の粘着力が与えられる。この粘着力でアンダーフィル材膜２９はフィルムテープ２８の表面に付着する。ただし、このアンダーフィル材膜２９は、例えば７０℃程度で軟化するととともに１５０℃程度で硬化する。このようなアンダーフィル材膜２９は例えば熱硬化性接着剤と熱可塑性樹脂との混合物から形成されることができる。例えばビスフェノール系エポキシ樹脂にイミダゾールといった硬化材が混入されると熱硬化性接着剤は得られる。このとき、熱硬化性接着剤に例えば５０重量％程度のポリアミドイミドが配合されれば、前述のアンダーフィル材膜２９は形成されることができる。
その他、半導体チップ１３の製造方法を実現するにあたって、例えば図７に示されるように、例えばステンレス製の環状部材３１が用意される。図７から明らかなように、この環状部材３１の内径はシリコンウェハー２３の外径よりも大きく設定される。しかも、この環状部材３１には、図８に示されるように、相互に平行な２平面で規定される第１および第２基準面３２、３３が形成される。樹脂膜２７およびアンダーフィル材膜２９の厚みｔ１、ｔ２にシリコンウェハー２３の厚みが足し合わせられると、足し合わせられた総厚みは２平面の距離すなわち環状部材３１の厚みｔ３［μｍ］に一致する。
まず、図９に示されるように、シリコンウェハー２３の表面には金製の入出力バンプ１９が形成される。こうした入出力バンプ１９は、周知の通り、ワイヤボンディングの要領で形成されてもよく、電解めっきの要領で形成されてもよい。例えばワイヤボンディングの要領で入出力バンプ１９が形成されると、図９から明らかなように、入出力バンプ１９の先端には尖った頂点が形成される。頂点の高さは前述のアンダーフィル材膜２９の厚みｔ２に合わせ込まれる。入出力バンプ１９の形成にあたっては、金材料のほか、半田その他の導電性材料が用いられてもよい。
図１０に示されるように、シリコンウェハー２３は、裏返された後に第１作業ステージ３４の水平面３５に搭載される。裏返されたシリコンウェハー２３の表面では入出力バンプ１９は下向きに突き出る。第１作業ステージ３４の水平面３５には、下向きの入出力バンプ１９を収容する例えば円形の受け入れ穴３６が形成される。シリコンウェハー２３の外縁は受け入れ穴３６の周囲で水平面３５に受け止められる。
このとき、第１作業ステージ３４の水平面３５には、受け入れ穴３６を取り巻く環状溝３７が形成される。環状溝３７の深さＤ１はアンダーフィル材膜２９の厚みｔ２に合わせ込まれる。この環状溝３７に環状部材３１は取り外し可能にはめ込まれる。水平面３５から第１基準面３２までの高さはシリコンウェハー２３および樹脂膜２７の総厚みに相当する。
続いて第１作業ステージ３４では、図１１に示されるように、第１材料供給テープ２４が環状部材３１の第１基準面３２に重ね合わせられる。第１材料供給テープ２４は、例えば加圧ローラ３８の働きで第１作業ステージ３４の水平面３５に向けて押しつけられる。その結果、第１材料供給テープ２４のフィルムテープ２６は環状部材３１の第１基準面３２に剥離可能に接着される。フィルムテープ２６の表面に付着する樹脂膜２７はシリコンウェハー２３の裏面に押しつけられる。
その後、第１材料供給テープ２４は、図１２に示されるように、環状部材３１に沿って切り抜かれる。切り抜かれたフィルムテープ２６は環状部材３１とシリコンウェハー２３との連結を維持する。樹脂膜２７の接着力で、フィルムテープ２６と樹脂膜２７との密着や、樹脂膜２７とシリコンウェハー２３との密着は維持される。
図１３に示されるように、シリコンウェハー２３は、再び裏返された後に第２作業ステージ３９の水平面４０に搭載される。この裏返しでは、必ずしもシリコンウェハー２３が把持される必要はなく、環状部材３１が把持されてもよい。シリコンウェハー２３は裏面で水平面４０に受け止められる。この第２作業ステージ３９では、図１４に示されるように、第２材料供給テープ２５が環状部材３１の第２基準面３３に重ね合わせられる。このとき、第２材料供給テープ２５は７０℃程度まで加熱される。この加熱によって第２材料供給テープ２５ではアンダーフィル材膜２９は軟化する。
例えば加圧ローラ４１の働きで第２材料供給テープ２５が第２作業ステージ３９の水平面４０に向かって押しつけられると、軟化したアンダーフィル材膜２９に入出力バンプ１９は食い込んでいく。入出力バンプ１９の先端は、アンダーフィル材膜２９を貫通してフィルムテープ２８に到達する。その後、アンダーフィル材膜２９が常温まで冷却されると、アンダーフィル材膜２９は再び硬化する。アンダーフィル材膜２９の硬化後、図１５に示されるように、第２材料供給テープ２５のフィルムテープ２８は剥離される。こうしてフィルムテープ２８の表面に付着するアンダーフィル材膜２９はシリコンウェハー２３の表面に転移される。冷却や剥離に先立って、第２材料供給テープ２５は環状部材３１に沿って切り抜かれてもよい。
こうしてアンダーフィル材膜２９の転移が完了すると、図１６に示されるように、シリコンウェハー２３にはダイシング加工が施される。シリコンウェハー２３は各半導体チップ１３に切断される。半導体チップ１３の製造は完了する。ここで、樹脂膜２７に紫外線が照射されると、シリコンウェハー２３すなわち各半導体チップ１３の裏面で樹脂膜２７は硬化する。シラン系カップリング剤の働きで、樹脂膜２７とシリコンウェハー２３すなわちチップ本体１７との密着は維持される一方で、樹脂膜２７とフィルムテープ２６との間の接着力は弱められる。したがって、各半導体チップ１３はフィルムテープ２６から拾い上げられることができる。こうして拾い上げられた半導体チップ１３は続いてプリント配線基板１２に実装されればよい。
ここでは、各半導体チップ１３が切り出された後、図１７に示されるように、環状部材３１の第２基準面３３にフィルムテープ４２が覆い被せられる。フィルムテープ４２には予め粘着力が付与される。例えば加圧ローラ４３の働きで第２作業ステージ３９の水平面４０に向かってフィルムテープ４２が押しつけられると、フィルムテープ４２と環状部材３１やアンダーフィル材膜２９との間で接着は確立される。こうしてシリコンウェハー２３すなわち全ての半導体チップ１３はフィルムテープ２６、４２同士の間に挟み込まれる。フィルムテープ４２は環状部材３１に沿って切り抜かれる。
こうしてフィルムテープ４２が接着されると、図１８に示されるように、フィルムテープ４２との間にシリコンウェハー２３すなわち全ての半導体チップ１３を挟み込んだままフィルムテープ２６は裏返される。その結果、シリコンウェハー２３は再び裏返される。裏返されたシリコンウェハー２３には紫外線が照射される。その結果、シリコンウェハー２３すなわち各半導体チップ１３の裏面で樹脂膜２７は硬化する。前述したように、シラン系カップリング剤の働きで、樹脂膜２７と半導体チップ１３との密着は維持される一方で、樹脂膜２７とフィルムテープ２６との間の接着力は弱められる。
こうして樹脂膜２７とフィルムテープ２６との接着力が弱められると、図１９に示されるように、フィルムテープ２６は半導体チップ１３から剥離されることができる。フィルムテープ２６が剥離されても、樹脂膜２７は半導体チップ１３の裏面に保持される。半導体チップ１３はフィルムテープ４２上に維持される。
その後、図２０に示されるように、切り出された各半導体チップ１３はフィルムテープ４２から拾い上げられる。拾い上げられた半導体チップ１３はプリント配線基板１２上に搭載される。図２１に示されるように、超音波ヘッド４４の働きで半導体チップ１３の入出力バンプ１９はプリント配線基板１２上の入出力パッド１８に接合される。接合後、プリント配線基板１２に１５０℃程度の加熱処理が施されると、入出力バンプ１９の周囲でアンダーフィル材膜２９は完全に硬化する。こうして半導体チップ１３の実装は完了する。
以上のような実装方法によれば、半導体チップ１３は一括で裏返された後、プリント配線基板１２に実装される。したがって、個々の半導体チップ１３ごとに個別に半導体チップ１３が裏返される場合に比べて、著しく作業時間は短縮されることができる。しかも、各半導体チップ１３には予めアンダーフィル材が供給されることから、アンダーフィル材の供給作業は簡素化されることができる。特に、アンダーフィル材の供給は、シリコンウェハー２３から各半導体チップ１３が切り出される以前に実施されることから、各半導体チップ１３ごとに個別にアンダーフィル材が供給される場合に比べて、著しく作業時間は短縮されることができる。
図２２は本発明の実施形態に係るプリント基板ユニット５１の構造を概略的に示す。このプリント基板ユニット５１は、前述の第１参考形態と同様に、表面に導電配線パターンが描かれるプリント配線基板５２と、このプリント配線基板５２に実装された半導体チップ５３とを備える。プリント配線基板５２は、前述の第１参考形態と同様に構成されればよい。
半導体チップ５３は、半導体回路が作り込まれたチップ本体５７と、このチップ本体５７の表面（下向き面）に搭載されて、導電配線パターンの一部すなわち入出力パッド５８に受け止められる１以上の入出力バンプ５９とを備える。入出力バンプ５９は入出力パッド５８に接合される。この接合によってチップ本体５７と導電配線パターンとの間に電気接続は確立される。
チップ本体５７の側壁５７ａには、外向きに広がるフランジ６１が一体に形成される。このフランジ６１の上向き面には樹脂の蒸着膜６２が形成される。この蒸着膜６２は、フランジ６１の上向き面のみならず、チップ本体５７の側壁５７ａおよび背面５７ｂを隙間なく覆う。
チップ本体５７とプリント配線基板５２の表面との間で入出力バンプ５９はアンダーフィル樹脂層６３に埋め込まれる。アンダーフィル樹脂層６３はチップ本体５７のフランジ６１に覆い被さる。その結果、チップ本体５７および入出力バンプ５９すなわち半導体チップ５３は樹脂の蒸着膜６２およびアンダーフィル樹脂層６３に完全に包み込まれる。こうして半導体チップ５３が完全に包み込まれると、たとえチップ本体５７に欠けが生じても微小な欠片はチップ本体５７上に確実に留められることができる。微小な欠片の落下や飛び散りは完全に阻止されることができる。アンダーフィル樹脂層６３は、その他、入出力バンプ５９の腐食といった劣化を防止するとともに、半導体チップ５３とプリント配線基板５２との接合強度を高める働きを実現する。
次に半導体チップ５３の製造方法を説明する。この製造にあたって、例えば図２３に示されるように、アンダーフィル材供給テープ６５は用意される。このアンダーフィル材供給テープ６５は、薄膜部材すなわちフィルムテープ６６の表面に付着するアンダーフィル材膜６７を備える。前述と同様に、アンダーフィル材膜６７はシリコンウェハー２３よりも一回り小さい円形に形作られればよい。アンダーフィル材膜６７は一定の間隔でフィルムテープ６６の長手方向に配列されればよい。図２４から明らかなように、アンダーフィル材膜６７の厚みは例えばｔ４［μｍ］に設定される。
ここで、アンダーフィル材膜６７には例えば紫外線熱硬化性樹脂が用いられればよい。紫外線熱硬化性樹脂には前述のようなシラン系カップリング材が混入されてもよい。フィルムテープ６６は、前述と同様に、例えばＰＶＣやＰＥＴといった素材から形成されればよい。
図２５に示されるように、シリコンウェハー２３は第１作業ステージ６８の水平面６９に搭載される。入出力バンプ５９は上向きに保持される。同時に、第１作業ステージ６８の水平面６９上には例えばステンレス製の環状部材７０が設置される。シリコンウェハー２３は環状部材７０の内側に収められる。すなわち、環状部材７０の内径は、前述と同様に、シリコンウェハー２３の外径よりも大きく設定される。環状部材７０には、相互に平行な２平面で規定される第１および第２基準面７０ａ、７０ｂが規定される。環状部材７０は第２基準面７０ｂで作業ステージ６８の水平面６９に受け止められる。シリコンウェハー２３にアンダーフィル材膜６７が重ね合わせられると、両者の総厚みは環状部材７０の厚みすなわち２平面の距離に一致する。
環状部材７０の第１基準面７０ａにはアンダーフィル材供給テープ６５が重ね合わせられる。例えば加圧ローラ７１の働きでアンダーフィル材供給テープ６５が第１作業ステージ６８の水平面６９に向かって押しつけられると、硬化前のアンダーフィル材膜６７に入出力バンプ５９は食い込んでいく。入出力バンプ５９の先端は、アンダーフィル材膜６７を貫通してフィルムテープ６６に到達する。アンダーフィル材膜６７の粘着力でシリコンウェハー２３はフィルムテープ６６に付着する。
このとき、アンダーフィル材供給テープ６５のフィルムテープ６６は環状部材７０の第１基準面７０ａに剥離可能に接着される。こうした接着は、例えば予めフィルムテープ６６の表面に付与される接着力や粘着力に基づき実現されればよい。こうした接着力や粘着力は、フィルムテープ６６の材質に固有の性質として確立されてもよく、フィルムテープ６６の表面に塗布される接着剤に基づき確立されてもよい。アンダーフィル材供給テープ６５は環状部材７０に沿って切り抜かれる。
続いてシリコンウェハー２３にはダイシング加工が施される。ダイシング加工にあたって、まず、シリコンウェハー２３は環状部材７０とともに裏返される。裏返されたシリコンウェハー２３は、図２６に示されるように、第２作業ステージ７２の水平面７３に搭載される。第２作業ステージ７２は例えば透明なガラス厚板から構成されればよい。
シリコンウェハー２３には電磁波が照射される。電磁波の照射には例えば赤外線光源７４が用いられればよい。赤外線光源７４から照射される赤外線は、シリコンウェハー２３、アンダーフィル材膜６７およびフィルムテープ６６を相次いで透過する。透過した赤外線は第２作業ステージ７２下の赤外線カメラ７５で捕捉される。このとき、赤外線カメラ７５は、赤外線を遮る入出力バンプ５９の影を映し出すことができる。映し出された影に基づきシリコンウェハー２３の切断位置は特定される。切断位置の特定にあたって、赤外線光源７４および赤外線カメラ７５は同期しつつ水平方向に移動してもよい。
一般に、シリコンウェハー２３上では、例えば図２７に示されるように、各半導体チップ５３の４角や対角を特定するアルミニウム製の認識マーク７６が付与される。こういった認識マーク７６は半導体チップ５３の輪郭を描き出すことができる。赤外線カメラ７５でこういった認識マーク７６の影が特定されれば、シリコンウェハー２３の切断線７７は正確に特定されることができる。
こうして切断線７７が特定されると、図２８に示されるように、シリコンウェハー２３の背面すなわち上向き面には半導体チップ５３の輪郭すなわち切断線７７に沿って第１溝幅Ｗ１の刻み目７８が入れられる。こうした刻み目７８の形成には、例えば第１溝幅Ｗ１に対応する第１厚みのカットソー７９が用いられればよい。その後、シリコンウェハー２３の上向き面に対して樹脂の蒸着が実施されると、例えば図２９に示されるように、シリコンウェハー２３の上向き面には膜厚２μｍ〜３μｍ程度の樹脂の蒸着膜６２が満遍なく形成される。
続いて図３０に示されるように、形成された刻み目７８に沿って個々の半導体チップ５３は切り分けられる。この切り分けにあたって、刻み目７８には、第１溝幅Ｗ１よりも狭い第２溝幅Ｗ２の切り込み８１が入れられる。こうした切り込み８１の実現には、例えば第２溝幅Ｗ２に対応する第２厚みのカットソー８３が用いられればよい。刻み目７８の中心線に沿って切り込み８１が入れられれば、刻み目７８を挟んで隣接する１対の半導体チップ５３同士に各々フランジ６１は形成されることができる。
しかも、第１溝幅Ｗ１よりも狭い第２溝幅Ｗ２の切り込み８１によれば、切り込み８１上で削り取られる蒸着膜６２を除き、刻み目７８内には蒸着膜６２が確実に残存する。したがって、切り分けられた半導体チップ５３では、図３０から明らかなように、側壁５７ａやフランジ６１の上向き面に蒸着膜６２が確実に維持される。
以上のような切り込み８１は、フィルムテープ６６を完全に切り裂く以前に制止される。したがって、図３０から明らかなように、フィルムテープ６６に裂け目や孔は形成されない。フィルムテープ６６の連続性は維持される。切り離された個々の半導体チップ５３は１枚のフィルムテープ６６の表面に保持される。
その後、図３１に示されるように、シリコンウェハー２３には紫外線光源８２から紫外線が照射される。紫外線はフィルムテープ６６を透過してアンダーフィル材膜６７に到達する。アンダーフィル材膜６７は半硬化する。アンダーフィル材膜６７と個々の半導体チップ５３との密着は維持される一方で、アンダーフィル材膜６７とフィルムテープ６６との間で接着力は弱められる。各半導体チップ５３はフィルムテープ６６の表面から比較的に簡単に拾い上げられることが可能となる。
図３２に示されるように、拾い上げられた半導体チップ５３はプリント配線基板５２上に搭載される。入出力バンプ５９は対応する入出力パッド５８に受け止められる。例えばボンディングヘッド８３はプリント配線基板５２に対して半導体チップ５３を押しつける。入出力バンプ５９は押し潰される。入出力バンプ５９の扁平化に応じて、アンダーフィル材膜６７は、プリント配線基板５２の表面とチップ本体５７との間に区画される空間から溢れ出す。溢れ出たアンダーフィル材膜６７はチップ本体５７のフランジ６１を回り込んでチップ本体５７の側壁５７ａに達する。こうしてチップ本体５７は蒸着膜６２およびアンダーフィル材膜６７に完全に包み込まれる。プリント配線基板５２に加熱処理が施されると、アンダーフィル材膜６７は完全に硬化する。こうして、図２２に示されるように、アンダーフィル樹脂層６３は形成される。半導体チップ５３の実装は完了する。
以上のような実装方法によれば、シリコンウェハー２３は入出力バンプ５９の形成後に１度だけ反転されればよい。したがって、前述の第１参考形態に係る実装方法に比べて、著しく作業は簡素化されることができる。作業時間は著しく短縮される。
この実施形態では、半導体チップ５３のチップ本体５７にフランジ６１が形成される必要は必ずしもなく、チップ本体５７の露出面に樹脂の蒸着膜６２が形成される必要は必ずしもない。フランジ６１や蒸着膜６２の形成が省略される場合には、例えば図３３に示されるように、シリコンウェハー２３は、刻み目７８を形成することなく第２溝幅Ｗ２の切り込み８４で一気に切り刻まれればよい。その他、こうして切り離された個々の半導体チップには、フィルムテープ６６上で蒸着膜の形成が実施されてもよい。
前述のようにシリコンウェハー２３の表面にアンダーフィル材膜２９、６７を供給するにあたって、例えば図３４に示されるように、フィルムテープ２８、６６およびアンダーフィル材膜２９、６７には、相次いでフィルムテープ２８、６６およびアンダーフィル材膜２９、６７を貫通する貫通孔８５が規定されてもよい。こういった貫通孔８５によれば、第２材料供給テープ２５やアンダーフィル材供給テープ６５がシリコンウェハー２３の表面に重ね合わせられる際に入出力バンプ１９、５９の周辺に漂う空気といった気体は逃されることができる。シリコンウェハー２３の表面とアンダーフィル材膜２９、６７との間に気体が残留することは回避される。アンダーフィル材膜２９、６７は確実に全面でシリコンウェハー２３の表面に密着することが可能となる。
こういった貫通孔８５の分布は、図３４から明らかなように、シリコンウェハー２３の表面に形成される入出力バンプ１９、５９の配置を反映することが望まれる。予め入出力バンプ１９、５９の高さがアンダーフィル材膜２９、６７の膜厚よりも大きく設定されていれば、貫通孔８５に進入する入出力バンプ１９、５９は、例えば図３５に示されるように、先端で確実にアンダーフィル材膜２９、６７の表面から突出することができる。こうして入出力バンプ１９、５９の先端が露出すれば、半導体チップ１３、５３の実装時に入出力バンプ１９、５９とプリント配線基板１２、５２上の入出力パッド１８、５８との接合は確実に確立されることができる。
図３６は第２参考形態に係るプリント基板ユニット９１の構造を概略的に示す。このプリント基板ユニット９１は、前述の第１参考形態および実施形態と同様に、表面に導電配線パターンが描かれるプリント配線基板９２と、このプリント配線基板９２に実装された半導体チップ９３とを備える。プリント配線基板９２は、第１参考形態および実施形態と同様に構成されればよい。
半導体チップ９３は、前述の第１参考形態および実施形態と同様に、半導体回路が作り込まれたチップ本体９７と、このチップ本体９７の表面（下向き面）に搭載されて、導電配線パターンの一部すなわち入出力パッド９８に受け止められる１以上の入出力バンプ９９とを備える。入出力バンプ９９は、第１参考形態および実施形態と同様に、チップ本体９７とプリント配線基板９２の表面との間でアンダーフィル樹脂層１００に埋め込まれる。このアンダーフィル樹脂層１００には所定の濃度で金属粒（銀粒子）１０１といった導電材微粒子が散在する。入出力バンプ９９と入出力パッド９８との間では、入出力バンプ９９と入出力パッド９８との間に挟み込まれる金属粒１０１の働きで電気接続は確立される。
こういった半導体チップ９３の製造にあたっては、例えば前述の第１参考形態および実施形態に係る製造方法が用いられればよい。こういった製造方法の採用にあたって、例えば図３７に示されるように、アンダーフィル材供給テープ１０２は用意される。このアンダーフィル材供給テープ１０２は、薄膜部材すなわちフィルムテープ１０３の表面に付着するアンダーフィル材膜すなわち異方性導電材膜１０４を備える。前述と同様に、異方性導電材膜１０４はシリコンウェハー２３よりも一回り小さい円形に形作られればよい。異方性導電材膜１０４は一定の間隔でフィルムテープ１０３の長手方向に配列されればよい。
異方性導電材膜１０４は、図３８に示されるように、フィルムテープ１０３の表面に受け止められる例えば紫外線熱硬化性樹脂といった絶縁材層１０５を備える。この絶縁材層１０５中には、所定の濃度で満遍なく導電材微粒子すなわち金属粒１０１が散在する。紫外線熱硬化性樹脂には前述のようなシラン系カップリング材が混入されてもよい。フィルムテープ１０３は、前述と同様に、例えばＰＶＣやＰＥＴといった素材から形成されればよい。
例えば図３９に示されるように、異方性導電材膜１０４は、前述の第１作業ステージ６８上でシリコンウェハー２３に重ね合わせられる。このとき、異方性導電材膜１０４の膜厚は、シリコンウェハー２３の表面から上向きに突き出る入出力バンプ９９の高さよりも大きく設定されればよい。その後、前述と同様に、シリコンウェハー２３にはダイシング加工が施される。個々の半導体チップ９３は切り出される。
切り出された半導体チップ９３は、例えば図４０に示されるように、プリント配線基板９２上に搭載される。プリント配線基板９２に対して半導体チップ９３が押しつけられると、絶縁材層１０５中に散在する金属粒１０１は入出力バンプ９９と入出力パッド９８との間に挟み込まれる。半導体チップ９３の押しつけには例えばボンディングヘッド１０６が用いられればよい。その後、絶縁材層１０５が硬化すると、半導体チップ９３はプリント配線基板９２に固定されることができる。
以上のような異方性導電材膜１０４の採用によれば、入出力バンプ９９の高さにばらつきが生じても、各入出力バンプ９９と入出力パッド９８との間に確実に電気接続は確立されることができる。特に、１個の半導体チップ９３に多数の入出力バンプ９９が形成される場合でも、こういった異方性導電材膜１０４によれば、各入出力バンプ９９と入出力パッド９８との間に確実に電気接続は確立されることができる。
なお、前述のアンダーフィル材供給テープ１０１では、例えば図４１に示されるように、フィルムテープ１０３上で異方性導電材膜１０４の表面に絶縁材単体層１０７がさらに積層されてもよい。こういった絶縁材単体層１０７は、異方性導電材膜１０４中の絶縁材層１０５と同一の素材から構成されればよい。絶縁材単体層１０７は、異方性導電材膜１０４を含むアンダーフィル材膜の膜厚を嵩上げすることができる。したがって、異方性導電材膜１０４が単独で使用される場合に比べて比較的に高価な異方性導電材膜１０４の使用量は抑制されることができる。絶縁材単体層１０７の積層は製造コストの低減に寄与する。
図４２は本発明の一具体例に係る半導体チップ実装装置１１０の構成を概略的に示す。この半導体チップ実装装置１１０は、例えば水平面でプリント配線基板１２を受け止める作業テーブル１１１と、この作業テーブル１１１に向き合い、作業テーブル１１１に設定される三次元座標系上で移動するボンディングヘッド１１２とを備える。三次元座標系は、例えば作業テーブル１１１の水平面に沿って規定されるｘｙ直交座標軸と、作業テーブル１１１の水平面に直交するｚ座標軸とによって規定されればよい。こうした三次元座標系に基づくボンディングヘッド１１２の動きは例えば位置決め機構１１３の働きを借りて実現されることができる。位置決め機構１１３は、例えばｘ座標軸、ｙ座標軸およびｚ座標軸に沿ってボンディングヘッド１１２を案内する案内機構の組み合わせによって実現されることができる。
ボンディングヘッド１１２の先端には例えば下向きのチップ付着面１１４が規定される。このチップ付着面１１４は作業テーブル１１１の水平面に平行な姿勢に維持され続ける。ボンディングヘッド１１２には、チップ付着面１１４で開口する減圧通路１１５と、同様にチップ付着面１１４で開口する１対の電磁波照射口１１６ａ、１１６ｂとが形成される。減圧通路１１５には減圧装置１１７が接続される。減圧装置１１７は減圧通路１１５から例えば空気を吸引することができる。
各電磁波照射口１１６ａ、１１６ｂには光ファイバの先端１１８が臨む。光ファイバ１１８の根本には赤外線光源１１９が接続される。赤外線光源１１９で生成された赤外線は光ファイバ１１８で電磁波照射口１１６ａ、１１６ｂまで誘導される。赤外線は各電磁波照射口１１６ａ、１１６ｂから作業テーブル１１１に向かって照射される。
この半導体チップ実装装置１１０には電磁波検出装置すなわち赤外線カメラ１２１が組み込まれる。この赤外線カメラ１２１は例えば１水平面に沿って水平方向に移動することができる。赤外線カメラ１２１が検出位置に位置決めされると、赤外線カメラ１２１はボンディングヘッド１１２のチップ付着面１１４と作業テーブル１１１との間でチップ付着面１１４に向き合う。この検出位置で赤外線カメラ１２１はチップ付着面１１４の様子を撮像することができる。赤外線カメラ１２１は、例えば水平方向の移動を通じて、チップ付着面１１４と作業テーブル１１１との間に区画される空間から待避することができる。前述の位置決め機構１１３や減圧装置１１７、赤外線光源１１９、赤外線カメラ１２１の動作は例えばコントローラ１２２によって制御される。
ここで、以上のような半導体チップ実装装置１１０の動作を簡単に説明する。いま、ボンディングヘッド１１２のチップ付着面１１４に１半導体チップ１３が吸着される場面を想定する。この半導体チップ１３は、前述された通り、導電バンプ１９が搭載される表面にアンダーフィル材膜２９が付着する。導電バンプ１９はアンダーフィル材膜２９中に埋没する。半導体チップ１３は、その背面でボンディングヘッド１１２のチップ付着面１１４を受け止める。吸着にあたって減圧装置１１７は減圧通路１１５内の空気を吸い上げる。
コントローラ１２２は規定の位置にボンディングヘッド１１２を移動させる。ボンディングヘッド１１２の位置は三次元座標系上で正確に特定される。このとき、コントローラ１２２は、ボンディングヘッド１１２の下方でチップ付着面１１４すなわち半導体チップ１３の表面に赤外線カメラ１２１を向き合わせる。続いてコントローラ１２２は赤外線光源１１９に赤外線の照射を指示する。
半導体チップ１３では、シリコン製のチップ本体１７のほか、樹脂層２１やアンダーフィル材膜２９といった樹脂は赤外線の透過を許容する。その一方で、金属製の入出力バンプ１９は赤外線の進行を遮る。したがって、赤外線カメラ１２１では、例えば図４３に示されるように、半導体チップ１３を突き抜けて赤外線カメラ１２１に到達する赤外線１２３の働きでコントラストが生成される。すなわち、突き抜ける赤外線１２３に基づき入出力バンプ１９の影１２４が検出される。
コントローラ１２２は、こうして検出される影１２４に基づきボンディングヘッド１１２に対する入出力バンプ１９の相対位置を特定する。予め特定されるボンディングヘッド１１２の位置と、ここで特定される相対位置とに基づき三次元座標系上で入出力バンプ１９の位置は正確に特定されることができる。コントローラ１２２は、こうして特定される位置に基づき位置決め機構１１３の動きを制御する。ボンディングヘッド１１２すなわち半導体チップ１３はプリント配線基板１２に対して正確に位置決めされる。半導体チップ１３の入出力バンプ１９は、プリント配線基板１２上で対応する入出力パッド１８に確実に受け止められることができる。
図４４は本発明の参考例に係る半導体チップ実装装置１３０の構成を概略的に示す。この半導体チップ実装装置１３０は、前述と同様に、例えば水平面でプリント配線基板１２を受け止める作業テーブル１３１と、この作業テーブル１３１に向き合い、作業テーブル１３１に設定される三次元座標系上で移動するボンディングヘッド１３２とを備える。ボンディングヘッド１３２の動きは例えば位置決め機構１３３の働きを借りて実現されることができる。位置決め機構１１３は前述と同様に構成されればよい。
ボンディングヘッド１３２の先端には例えば下向きのチップ付着面１３４が規定される。このチップ付着面１３４は作業テーブル１３１の水平面に平行な姿勢に維持され続ける。ボンディングヘッド１３２には、このチップ付着面１３４で開口する減圧通路１３５が形成される。減圧通路１３５には減圧装置１３６が接続される。減圧装置１３６は減圧通路１３５から例えば空気を吸引することができる。
この半導体チップ実装装置１３０には、電磁波照射源１３７と蛍光検出装置すなわち撮像カメラ１３８が組み込まれる。撮像カメラ１３８には例えばＣＣＤ（電荷結合素子）カメラが用いられればよい。これら電磁波照射源１３７と撮像カメラ１３８とは、図４４に示されるように、例えば共通の支持体１３９上で１平面に沿って配列されればよい。このとき、支持体１３９は例えば１水平面に沿って水平方向に移動することができる。支持体１３９が検出位置に位置決めされると、電磁波照射源１３７および撮像カメラ１３８はボンディングヘッド１３２のチップ付着面１３４と作業テーブル１３１との間でチップ付着面１３４に向き合う。この検出位置で電磁波照射源１３７はチップ付着面１３４に向けて電磁波を照射することができる。同時に、撮像カメラ１３８はチップ付着面１３４の様子を撮像することができる。電磁波照射源１３７および撮像カメラ１３８は、例えば水平方向の移動を通じて、チップ付着面１３４と作業テーブル１３１との間に区画される空間から待避することができる。前述の位置決め機構１３３や減圧装置１３６、電磁波照射源１３７、撮像カメラ１３８の動作は例えばコントローラ１４１によって制御される。
こういった半導体チップ実装装置１３０で、前述と同様に、ボンディングヘッド１３２のチップ付着面１３４に半導体チップ１３が吸着されると、コントローラ１４１は規定の位置にボンディングヘッド１３２を移動させる。ボンディングヘッド１３２の位置は三次元座標系上で正確に特定される。このとき、コントローラ１４１は、ボンディングヘッド１３２の下方でチップ付着面１３４すなわち半導体チップ１３の表面に電磁波照射源１３７および撮像カメラ１３８を向き合わせる。続いてコントローラ１４１は電磁波照射源１３７に特定の電磁波の照射を指示する。
半導体チップ１３では、電磁波の照射に応じてアンダーフィル材膜２９は蛍光する。この蛍光では、アンダーフィル材膜２９の厚みに起因してコントラストが生成される。すなわち、金属製の入出力バンプ１９に覆い被さるアンダーフィル材膜２９の領域では、直接にチップ本体１７に覆い被さるアンダーフィル材膜２９に領域に比べて弱い蛍光しか生成されない。したがって、撮像カメラ１３８では、例えば図４５に示されるように、アンダーフィル材膜２９の膜厚に応じて蛍光の強弱が映し出される。すなわち、入出力バンプ１９の影１４２が特定される。コントローラ１４１は、前述と同様に、こうして検出される影１４２に基づきボンディングヘッド１３２に対する入出力バンプ１９の相対位置を特定する。
なお、前述のように入出力バンプ１９、５９や認識マーク７６の位置を特定するにあたって、前述の赤外線に代えてＸ線その他の電磁波が使用されてもよい。
（付記１） 表面に導電バンプが搭載されるウェハーを配置する工程と、薄膜部材の表面に付着するアンダーフィル材膜をウェハーの表面に転移させる工程とを備えることを特徴とする半導体チップ向けアンダーフィル材の供給方法。
（付記２） 付記１に記載の半導体チップ向けアンダーフィル材の供給方法において、前記ウェハーの表面に前記アンダーフィル材膜を転移させるにあたって、アンダーフィル材膜を軟化させた上でウェハーの表面にアンダーフィル材膜を押しつける工程と、アンダーフィル材膜を硬化させた上でアンダーフィル材膜から薄膜部材を剥離する工程とをさらに備えることを特徴とする半導体チップ向けアンダーフィル材の供給方法。
（付記３） 個々の半導体チップを拾い上げることに先立ってウェハーを裏返す工程を備えることを特徴とする半導体チップの実装方法。
（付記４） ウェハーの表面に導電バンプを形成する工程と、第１支持部材上でウェハーにダイシング加工を施し、個々の半導体チップを切り出す工程と、第１支持部材に第２支持部材を覆い被せ、第１および第２支持部材の間に複数の半導体チップを挟み込む工程と、第２支持部材との間に半導体チップを挟み込んだまま第１支持部材を裏返す工程と、第１支持部材を取り去った後、個々の半導体チップを拾い上げる工程とを備えることを特徴とする半導体チップの実装方法。
（付記５） ウェハーの表面に導電バンプを形成する工程と、ウェハーを裏返し、ウェハーの裏面に樹脂層を形成する工程とを備えることを特徴とする半導体チップの製造方法。
（付記６） 付記５に記載の半導体チップの製造方法において、前記樹脂層を形成するにあたって、薄膜部材の表面に付着する樹脂膜をウェハーの裏面に転移させる工程をさらに備えることを特徴とする半導体チップの製造方法。
（付記７） 表面に導電バンプが搭載されるウェハーを裏返し、ウェハーの裏面からウェハーにダイシング加工を施す工程を備えることを特徴とする半導体チップの製造方法。
（付記８） 付記７に記載の半導体チップの製造方法において、前記ダイシング加工にあたって、ウェハーに電磁波を照射する工程と、ウェハーを透過する電磁波に基づきウェハーの切断位置を特定する工程とを備えることを特徴とする半導体チップの製造方法。
（付記９） 付記７に記載の半導体チップの製造方法において、ウェハーの裏面で半導体チップの輪郭に沿って刻み目を入れる工程と、ウェハーの裏面に樹脂の蒸着膜を形成する工程とを備えることを特徴とする半導体チップの製造方法。
（付記１０） 付記９に記載の半導体チップの製造方法において、前記蒸着膜が形成された後に、前記刻み目よりも狭い切り込みを用いて前記刻み目に沿って半導体チップを切り出す工程をさらに備えることを特徴とする半導体チップの製造方法。
（付記１１） 表面に導電バンプが搭載されるウェハーを配置する工程と、アンダーフィル材膜をウェハーの表面に付着させる工程と、ウェハーを裏返し、ウェハーの裏面からダイシング加工を施す工程とを備えることを特徴とする半導体チップの製造方法。
（付記１２） 付記１１に記載の半導体チップの製造方法において、前記ダイシング加工にあたって、ウェハーに電磁波を照射する工程と、ウェハーを透過する電磁波に基づきウェハーを位置決めする工程とを備えることを特徴とする半導体チップの製造方法。
（付記１３） 付記１１に記載の半導体チップの製造方法において、ウェハーの裏面で半導体チップの輪郭に沿って刻み目を入れる工程と、ウェハーの裏面に樹脂の蒸着膜を形成する工程とを備えることを特徴とする半導体チップの製造方法。
（付記１４） 付記１３に記載の半導体チップの製造方法において、前記蒸着膜が形成された後に、前記刻み目よりも狭い切り込みを用いて前記刻み目に沿って半導体チップを切り出す工程をさらに備えることを特徴とする半導体チップの製造方法。
（付記１５） 導電バンプと、導電バンプを下向き面で受け止めるチップ本体と、チップ本体の側壁に形成されて、外向きに広がるフランジと、フランジの上向き面からチップ本体の側壁を伝ってチップ本体の背面に広がる樹脂蒸着膜とを備えることを特徴とする半導体チップ。
（付記１６） 導電バンプを受け止める下向き面にアンダーフィル材膜を付着させたウェハーを配置する工程と、ウェハーの上向き面で半導体チップの輪郭に沿って刻み目を入れる工程と、ウェハーの上向き面に樹脂の蒸着膜を形成する工程と、刻み目よりも狭い切り込みを用いて刻み目に沿って半導体チップを切り出す工程と、プリント配線基板に対して半導体チップを押しつける工程とを備えることを特徴とする半導体チップの実装方法。
（付記１７） 薄膜部材と、薄膜部材の表面に形成されるアンダーフィル材膜とを備え、薄膜部材およびアンダーフィル材膜には、相次いで薄膜部材およびアンダーフィル材膜を貫通する貫通孔が規定されることを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記１８） 付記１７に記載の半導体チップ向けアンダーフィル材供給フィルムにおいて、前記貫通孔の分布は、対応するウェハーの表面に形成される導電バンプの配置を反映することを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記１９） 薄膜部材と、薄膜部材の表面に積層される異方性導電材膜とを備えることを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記２０） 付記１９に記載の半導体チップ向けアンダーフィル材供給フィルムにおいて、前記異方性導電材膜の輪郭はウェハーの形状を反映することを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記２１） 付記１９に記載の半導体チップ向けアンダーフィル材供給フィルムにおいて、前記異方性導電材膜は、前記薄膜部材の表面に受け止められる絶縁材層中に散在する金属粒を備えることを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記２２） 付記２１に記載の半導体チップ向けアンダーフィル材供給フィルムにおいて、前記絶縁材層の表面には絶縁材単体層が積層されることを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記２３） 付記２２に記載の半導体チップ向けアンダーフィル材供給フィルムにおいて、前記異方性導電材膜の輪郭はウェハーの形状を反映することを特徴とする半導体チップ向けアンダーフィル材供給フィルム。
（付記２４） 作業テーブルと、作業テーブルに向き合うボンディングヘッドと、ボンディングヘッドのチップ付着面で開口する電磁波照射口とを備えることを特徴とする半導体チップ実装装置。
（付記２５） 付記２４に記載の半導体チップ実装装置において、前記電磁波照射口には、赤外線光源から赤外線を誘導する光ファイバの先端が臨むことを特徴とする半導体チップ実装装置。
（付記２６） アンダーフィル材膜に導電バンプを埋没させた半導体チップをボンディングヘッドのチップ付着面に付着させる工程と、半導体チップを突き抜ける電磁波に基づき導電バンプの影を検出する工程と、検出された影に基づきボンディングヘッドを位置決めする工程とを備えることを特徴とする半導体チップの実装方法。
（付記２７） 作業テーブルと、作業テーブルに向き合うボンディングヘッドと、ボンディングヘッドのチップ付着面に向けて電磁波を照射する照射源とを備えることを特徴とする半導体チップ実装装置。
（付記２８） アンダーフィル材膜に導電バンプを埋没させた半導体チップをボンディングヘッドのチップ付着面に付着させる工程と、アンダーフィル材膜に向けて電磁波を照射する工程と、アンダーフィル材膜の蛍光を撮影する工程と、蛍光の強弱に基づきボンディングヘッドを位置決めする工程とを備えることを特徴とする半導体チップの実装方法。
１２ プリント配線基板、１３ 半導体チップ、１９ 導電バンプとしての入出力バンプ、２３ ウェハー、２５ アンダーフィル材供給フィルムとしての第２材料供給テープ、２６ 薄膜部材および第１支持部材としてのフィルムテープ、２７ 樹脂膜、２８ 薄膜部材としてのフィルムテープ、２９ アンダーフィル材膜、４２ 第２支持部材としてのフィルムテープ、５２ プリント配線基板、５３ 半導体チップ、５７ チップ本体、５７ａ 側壁、５７ｂ 背面、５９ 導電バンプとしての入出力バンプ、６１ フランジ、６２ 樹脂蒸着膜、６５ アンダーフィル材供給フィルム、６６ 薄膜部材としてのフィルムテープ、６７ アンダーフィル材膜、７４ 電磁波としての赤外線を照射する赤外線照射源、７７ 切断位置としての切断線、７８ 刻み目、８１ 切り込み、８５ 貫通孔、９２ プリント配線基板、９３ 半導体チップ、９８ 導電バンプとしての入出力バンプ、１０１ 金属粒、１０２ アンダーフィル材供給フィルム、１０３ 薄膜部材としてのフィルムテープ、１０４ 異方性導電材膜すなわちアンダーフィル材膜、１０５ 絶縁材層、１０７ 絶縁材単体層、１１０ 半導体チップ実装装置、１１１ 作業テーブル、１１２ ボンディングヘッド、１１４ チップ付着面、１１６ａ 電磁波照射口、１１６ｂ 電磁波照射口、１１８ 光ファイバ、１１９ 赤外線光源、１２４ 影、１３０ 半導体チップ実装装置、１３１ 作業テーブル、１３２ ボンディングヘッド、１３４ チップ付着面、１３７ 照射源。
Claims (2)
- 表面に導電バンプが搭載されるウェハーを配置する工程と、アンダーフィル材膜を前記ウェハーの表面に付着させる工程と、前記ウェハーを裏返し、前記ウェハーの裏面からダイシング加工を施す工程とを備え、前記ダイシング加工にあたって、前記ウェハーを透過する電磁波を前記ウェハーに対して照射する工程と、透過した前記電磁波に基づいて前記ウェハーを位置決めする工程とを備えることを特徴とする半導体チップの製造方法。
- 請求項１に記載の半導体チップの製造方法において、ウェハーの裏面で半導体チップの輪郭に沿って刻み目を入れる工程と、ウェハーの裏面に樹脂の蒸着膜を形成する工程とをさらに備えることを特徴とする半導体チップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004235613A JP4044543B2 (ja) | 2000-05-12 | 2004-08-12 | 半導体チップの製造方法 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000139887 | 2000-05-12 | ||
| JP2004235613A JP4044543B2 (ja) | 2000-05-12 | 2004-08-12 | 半導体チップの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000334550A Division JP3631956B2 (ja) | 2000-05-12 | 2000-11-01 | 半導体チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004320057A JP2004320057A (ja) | 2004-11-11 |
| JP4044543B2 true JP4044543B2 (ja) | 2008-02-06 |
Family
ID=33477894
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004235613A Expired - Fee Related JP4044543B2 (ja) | 2000-05-12 | 2004-08-12 | 半導体チップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4044543B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5181222B2 (ja) * | 2006-06-23 | 2013-04-10 | 日立化成株式会社 | 半導体デバイスの製造方法 |
| JP2014511559A (ja) * | 2011-02-01 | 2014-05-15 | ヘンケル コーポレイション | プレカットされウェハに塗布されるアンダーフィル膜 |
| MY192914A (en) * | 2017-02-09 | 2022-09-15 | Lintec Corp | Curable resin film and sheet for forming a first protective film |
-
2004
- 2004-08-12 JP JP2004235613A patent/JP4044543B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004320057A (ja) | 2004-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3631956B2 (ja) | 半導体チップの実装方法 | |
| KR100805520B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100609806B1 (ko) | 반도체 장치의 제조 방법 | |
| US7708855B2 (en) | Method for processing a semiconductor wafer | |
| US20070246165A1 (en) | Method of producing semiconductor package, apparatus for producing semiconductor package, and adhesive film | |
| JP2011181822A (ja) | 半導体装置の製造方法 | |
| JP2009076496A (ja) | 半導体装置の製造方法 | |
| JP5350980B2 (ja) | Ｌｅｄ素子の製造方法 | |
| JPH1167699A (ja) | 半導体装置の製造方法 | |
| CN100380653C (zh) | 半导体器件及其制造方法 | |
| WO2012121307A1 (ja) | ウエハのダイシング方法、実装方法、接着剤層付きチップの製造方法、実装体 | |
| JP2009224454A (ja) | 光デバイスの製造方法 | |
| JP4831091B2 (ja) | ダイボンディング装置及びダイボンディング方法 | |
| JP4044543B2 (ja) | 半導体チップの製造方法 | |
| JP2004080038A (ja) | 絶縁接着テープを使用するチップ接着装置 | |
| JP2005353837A (ja) | 半導体装置及びその製造方法 | |
| JP2003069085A (ja) | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 | |
| JP2005045023A (ja) | 半導体装置の製造方法および半導体製造装置 | |
| JP2005056968A (ja) | 半導体装置の製造方法 | |
| JP2007281415A (ja) | 接着シート | |
| JP2007294575A (ja) | 半導体装置の製造方法 | |
| Schnegg et al. | Handling of thin dies with emphasis on chip-to-wafer bonding | |
| JP6915191B1 (ja) | ワーク分離装置及びワーク分離方法 | |
| CN1230052C (zh) | 制备高性能网格焊球阵列板的方法 | |
| JP5902291B2 (ja) | 封止シートおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040812 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070726 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071022 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |