JP2003069085A - 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 - Google Patents
多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法Info
- Publication number
- JP2003069085A JP2003069085A JP2001255674A JP2001255674A JP2003069085A JP 2003069085 A JP2003069085 A JP 2003069085A JP 2001255674 A JP2001255674 A JP 2001255674A JP 2001255674 A JP2001255674 A JP 2001255674A JP 2003069085 A JP2003069085 A JP 2003069085A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- layer
- electrode
- connection hole
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
とができる、多層配線構造又は電極取り出し構造、電気
回路装置、及びこれらの製造方法を提供することにあ
る。 【解決手段】 アルミニウムの電極パッド56、57
及び電極層77上に絶縁層79を形成する工程と、電極
パッド56、57及び電極層77上において絶縁層79
にビアホール70’を形成する工程と、ビアホール7
0’内に無電解Niメッキ層81を形成する工程と、無
電解Niメッキ層81上にCu配線86を形成する工程
とを有する、多層配線構造又は電極取り出し構造の製造
方法。
Description
電極取り出し構造、電気回路装置、及びこれらの製造方
法に関するものである。
は、ウエーハからダイシングして回路素子(例えば半導
体チップ)を分離し、分離した回路素子をダイシングシ
ートからチップトレイに移送し、更には、チップトレイ
から回路素子を真空吸着でピックアップして、基板にマ
ウント若しくは接続した後に配線するという方法が知ら
れている。
製造工程等において一般的に行われている。
配線構造及び電極取り出し構造を有する画像表示装置及
びこれらの製造方法等を特願2001−144592等
において既に提起した。
り出し構造、画像表示装置及びこれらの製造方法等は下
記に例示するようなものである。
れた先端部を有する回路素子であって、図18に示すよ
うな構造を有する発光素子を挙げることができる。図1
8の(a)が発光素子の断面図であり、図18の(b)
がその平面図である。
であり、例えば、サファイア基板(図示せず)上に結晶
成長される発光素子である。このようなGaN系の発光
ダイオード素子は、基板を透過するレーザ照射によって
レーザアブレーションを生じさせ、GaNの分解に伴な
ってサファイア基板とGaN系の結晶成長層との間の界
面で膜剥れが生じ、素子の分離が容易になるという特徴
を有している。
なる下地成長層21上に選択成長された六角錐形状のn
型のGaN:Si層22が形成されている。下地成長層
21上には図示しない絶縁膜が存在し、六角錐形状のG
aN:Si層22は、この絶縁膜を開口した部分にMO
CVD(有機金属気相成長)法等によって形成される。
されるサファイア基板の主面をC面とした場合に、S面
(1−101面)で覆われたピラミッド型の成長層であ
り、シリコンをドープさせた領域である。そして、この
GaN:Si層22の傾斜したS面の部分はダブルへテ
ロ構造のクラッドとして機能する。
を覆うように、活性層であるInGaN層23が形成さ
れており、その外側に、マグネシウムドープのp型のG
aN:Mg層24が形成される。なお、このマグネシウ
ムドープのGaN:Mg層24もクラッドとして機能す
る。
には、p電極25とn電極26とが形成されている。p
電極25は、マグネシウムドープのGaN層24上に形
成されるが、Ni/Pt/Au又はNi(Pd)/Pt
/Au等の金属材料を蒸着して形成される。
膜を開口した部分に、Ti/Al/Pt/Au等の金属
材料材料蒸着して形成される。なお、下地成長層21の
裏面側からn電極26の取り出しを行う場合には、n電
極26は下地成長層21の表面側に形成する必要はな
い。
ド素子52は、青色発光も可能な素子であって、特に、
レーザアブレーションによって比較的簡単にサファイア
基板から剥離することができ、レーザビームを選択的に
照射することによって選択的な剥離を実現する。
52としては、平板状や帯状に活性層が形成される構造
であってもよく、上端部にC面が形成された角錐構造の
ものであってもよい。又、他の窒化物系や化合物半導体
等であってもよい。
ップ54について説明する。
に示すように、ほぼ平板状でありその主たる面がほぼ正
方形状となっている。この樹脂チップ54の形状は樹脂
53を固めて形成された形状であり、具体的には、未硬
化の樹脂によって各発光ダイオード素子52をほぼ包み
込むように全面的に塗布して樹脂層53を形成し、これ
を硬化した後で、縁の部分をダイシング等で切断するこ
とによって得られる。
設された樹脂層53の表面側には、電極パッド56及び
57が形成される。電極パッド56及び57の形成方法
としては、例えば、全面に電極パッド56及び57の材
料となる金属層や多結晶シリコン層等の導電層を形成
し、フォトリソグラフィー技術等により、所要の電極の
形状にパターニングすることで形成される。この電極パ
ッド56及び57は、発光ダイオード素子である素子5
2のp電極25とn電極26とにそれぞれ接続されるよ
うに形成されており、このためには樹脂層53にビアホ
ール等が形成される。
面的にみてずれているのは、最終的な配線形成時に上側
からコンタクトをとる際に重ならないようにするためで
ある。電極パッド56及び57の形状は正方形に限定さ
れず、他の形状としてもよい。
によって、発光ダイオード素子52の周りが樹脂53で
被覆されて平坦化され、精度良く電極パッド56及び5
7を形成できると共に、発光ダイオード素子52に比べ
て広い領域に電極パッド56及び57を延在でき、次の
転写工程における転写を吸着装置等で行う場合に取り扱
いが容易になる。
写工程の後に行われるために、比較的大きいサイズの電
極パッド56及び57を利用した配線を行うことによっ
て、配線不良が未然に防止される。
ら、図18に示した発光ダイオード素子52からの電極
取り出し構造、多層配線構造、画像表示装置及びこれら
の製造方法等について説明する。
51の上面に、第1の剥離層64と樹脂層53とが2層
になって密着形成されている。
着する第1の一時保持用部材51の材質としては、高分
子シート等を挙げることができ、第1の一時保持用部材
51上の第1の剥離層64の材質としては、フッ素コー
ト、シリコーン樹脂、水溶性接着剤(例えば、ポリビニ
ルアルコール:PVA)及びポリイミド等を用いること
ができる。
脂層53としては、紫外線(UV)硬化型樹脂、熱硬化
性樹脂又は熱可塑性樹脂のいずれかからなる層を用いる
ことができる。一例として、第1の一時保持用部材51
として高分子シート等を用い、第1の剥離層64として
ポリイミド膜を形成後、樹脂層53としてUV硬化型樹
脂を塗布することができる。
素子52を埋設(転写)する部分以外を、レーザ光を照
射することによって硬化させる。そして、これ以外のレ
ーザ光を照射しない部分は、後の工程で発光ダイオード
素子52を埋め込む軟質部82とする。
板50の主面上には、上記した結晶成長によって複数の
発光ダイオード素子52がマトリクス状に形成されてい
る。
イア基板等のように、発光ダイオード素子52に照射す
るレーザ光の波長の透過率の高い材料が用いられる。
又、発光ダイオード素子52にはp電極及びn電極まで
は既に形成されているが、最終的な配線は未だなされて
おらず、発光ダイオード素子52間を分離する分離溝6
2gが形成されていて、個々の発光ダイオード素子52
は分離できる状態にある。
オンエッチング等で行う。そして、このような第1基板
50を第1の一時保持用部材51に対峙させて、図7に
示すように、樹脂層52への発光ダイオード素子52の
転写を行う。
転写する所定の発光ダイオード素子52に対してレーザ
光を第1基板50の裏面から照射し、この転写する所定
の発光ダイオード素子52を第1基板50からレーザア
ブレーションを利用して剥離する。なお、このGaN系
の発光ダイオード素子52は、サファイア基板である第
1基板50との界面でレーザアブレーションによって金
属のGaと窒素とに分解することから、比較的簡単に剥
離できる。
ザ及び高調波YAGレーザ等が用いられる。そして、こ
のレーザアブレーションを利用した剥離作用によって、
転写する所定の発光ダイオード素子52は下地層である
GaN層と第1基板50との界面で分離し、図8に示す
ように、反対側の樹脂層53の軟質部82にp電極の一
部分を突き刺すようにして転写する。
る所定の発光ダイオード素子52以外の発光ダイオード
素子52については、前工程において、この発光ダイオ
ード素子52が接触する樹脂層53の部分が、既にレー
ザ光によって硬化しているために、接触するだけでは樹
脂層53に転写されることはなく、第1基板50上に付
着したままとなる。
に、転写された発光ダイオード素子52の間隔が、第1
基板50上に配列されていた時よりも離間して第1の一
時保持用部材51上に配列されたものとなる。
素子52の間隔が広げられ、同時に、X方向に垂直なY
方向にもそれぞれの発光ダイオード素子52の間隔が広
げられた状態になる。
質部82上にp電極を一部突き刺すようにして保持され
た発光ダイオード素子52を、加圧手段84によって加
圧し、樹脂層53の軟質部82に更に押し付けて埋設す
る。
10に示すように、第1の一時保持用部材51の樹脂層
53にほぼ埋設保持された状態になる。そして、この発
光ダイオード素子52の裏面は、第1基板50との間に
あった樹脂53等が残らないように確実に除去、洗浄さ
れる。
ド素子52の埋設された樹脂層53から第1の一時保持
用部材51を第1の剥離層64のレーザ光照射によって
剥離し、しかる後に、発光ダイオード素子52を埋設し
た樹脂層53の裏面側を第2の剥離層60を介して第2
の一時保持用部材67に密着させて転写する。
発光ダイオード素子52を、第2の剥離層60を介して
第2の一時保持用部材67に転写した後、レーザ光照射
でアノード電極(p電極)側及びカソード電極(n電
極)側にビアホール70をそれぞれ形成し、アノード側
の電極パッド56及びカソード側の電極パッド57を形
成した後、更に樹脂層53の一部をダイシングして個々
の樹脂チップ54とした状態を示している。
オード素子52毎に硬化した樹脂層53を分断し、各発
光ダイオード素子52に対応した樹脂チップ54とす
る。ここで、ダイシングプロセスは、機械的手段を用い
たダイシング、或いは、レーザビームを用いたレーザダ
イシングにより行う。
像表示装置の画素内の樹脂層53で覆われた発光ダイオ
ード素子52(樹脂チップ54)の大きさに依存する
が、例えば、20μm以下の幅の狭い切り込みが必要な
時には、上記のレーザビームを用いたレーザによる加工
を行うことが必要である。この時、レーザビームとして
は、エキシマレーザ、高調波YAGレーザ、炭酸ガスレ
ーザ等を用いることができる。
形成され、発光ダイオード素子52は、素子毎に区分け
されて樹脂チップ54になる。この素子分離溝71はマ
トリクス状の各発光ダイオード素子52を分離するた
め、平面的に見たパターンとしては、縦横に延長された
複数の平行線からなる。なお、この素子分離溝71の底
部では、第2の一時保持用部材67の表面が臨んでい
る。この第2の一時保持用部材67は、一例として、プ
ラスチック基板にUV粘着材が塗布してあるダイシング
シートであり、紫外線(UV)が照射されると粘着力が
低下する材質のものを利用できる。
ように、第1の剥離層64を形成した第1の一時保持用
部材51の裏面から例えばエキシマレーザ光を照射す
る。これにより、例えば、第1の剥離層64としてポリ
イミドを形成した場合では、ポリイミドのアブレーショ
ンにより剥離する。その後、各発光ダイオード素子52
を埋設した樹脂層53を第2の一時保持用部材67側に
転写する。
極パッド56及び57の形成プロセスの例としては、樹
脂層53の表面を酸素プラズマで発光ダイオード素子5
2のp電極及びn電極が露出してくるまでエッチングし
て形成する。又、ビアホール70の形成には、エキシマ
レーザ、高調波YAGレーザ及び炭酸ガスレーザ等を用
いることができる。又、アノード及びカソード側の電極
パッド56及び57はCuで形成する。
しての吸着装置73を用いて、発光ダイオード素子52
を埋設した樹脂チップ54を第2の一時保持用部材67
から剥離する。この時、第2の一時保持用部材67上に
は、例えば、フッ素コート、シリコーン樹脂及び水溶性
接着剤(例えば、PVA)及びポリイミド等からなる第
2の剥離層60が形成されているが、このような剥離層
60を形成した第2の一時保持用部材67の裏面から、
例えばYAG第3高調波レーザ光を照射する。これによ
り、例えば、第2の剥離層60をポリイミドで形成した
場合では、ポリイミドの層と第2の一時保持用部材67
の界面とでポリイミドのアブレーションにより剥離が発
生して、各発光ダイオード素子52を埋設した樹脂チッ
プ54は、第2の一時保持用部材67から上記の吸着装
置73のような機械的手段により容易に剥離可能とな
る。
配列している発光ダイオード素子52を埋設した樹脂チ
ップ54を、上記の機械的手段としての吸着装置73で
ピックアップする状態を示した図である。
像表示装置の画素ピッチにマトリクス状に開口してい
て、発光ダイオード素子52埋設した樹脂チップ54を
多数個、一括して吸着できるようになっている。
Ni電鋳により作製したもの、若しくは、ステンレス
(SUS)等の金属板72をエッチングで穴加工したも
の等が使用される。そして、金属板72の吸着孔75の
奥には吸着チャンバ74が形成され、この吸着チャンバ
74を負圧に制御することで発光ダイオード素子52を
埋設した樹脂チップ54の吸着が可能になる。
階では樹脂53で覆われており、その上面はほぼ平坦化
されている。この為に、吸着装置73による選択的な吸
着を容易に進めることができる。
を埋設した樹脂チップ54を、第2基板55に固定(ボ
ンディング)する工程を示すものである。
する際に、第2基板55上には予め接着剤層76が塗布
されているために、発光ダイオード素子52の下面のこ
の接着剤層76を選択的に硬化させることによって、発
光ダイオード素子52を埋設した樹脂チップ54を第2
基板55上に固定して配列させることができる。この固
定後には、吸着装置73の吸着チャンバ74部分が圧力
の高い状態となり、吸着装置73と発光ダイオード素子
52を埋設した樹脂チップ54との吸着による結合状態
は解放される。
エネルギーを与えるビーム93は第2基板55の裏面か
ら照射される。例えばUV硬化型接着剤を使用する場合
は、UV照射装置によって行い、又、熱硬化性接着剤を
使用する場合は、レーザによって、発光ダイオード素子
52を埋設した樹脂チップ54の下面のみを硬化させ、
又、熱可塑性接着剤を使用する場合は、レーザ照射にて
接着剤76を溶融させて接着を行う。
ても機能する配線基板である電極層77を配設し、特に
電極層77の画面側の面に黒クロム層78を形成する。
これによって、画像のコントラストが向上し、更に黒ク
ロム層78でのエネルギー吸収率を高くして、選択的に
照射されるビーム93によって接着剤層76を早く硬化
させることができる。
(青)の3色のそれぞれの発光ダイオード素子52R、
52G、52Bを第2基板55上に配列し、絶縁層79
で被覆した状態を示す。
それぞれの色に対応する位置にマウントすると、画素と
してのピッチを一定のままに3色からなる画素を形成で
きる。なお、絶縁層79の材質としては、透明エポキシ
接着剤、UV硬化型接着剤及びポリイミド等を用いるこ
とができる。
素子52Rが六角錐のGaN層を有しない構造とされ、
他の発光ダイオード素子52G及び52Bとその形状が
異なっているが、この段階では、各発光ダイオード素子
52R、52G、52Bは既に樹脂チップ54として樹
脂53で覆われており、素子としての構造が違うにもか
かわらず形状が同様のために同一の取り扱いを実現でき
る。
3色の発光ダイオード素子52R、52G、52Bのそ
れぞれの電極パッド57及びアノード側の電極パッド5
6や、第2基板55上の電極層77等に対応して、これ
らを電気的に接続するための開口部であるビアホール7
0’をそれぞれ形成し、更に図17に示すように、配線
86を形成する。ビアホール70’の形成は、例えば、
レーザビーム等を用いて行う。
は、R、G、Bの3色の発光ダイオード素子52R、5
2G、52Bのそれぞれの電極パッド57及びアノード
側の電極パッド56の面積を大きくしているために、電
極パッド56に対応したビアホール70’の形状を大き
くでき、且つ、ビアホール70’の位置精度も、各発光
ダイオード素子52に直接形成するビアホールに比べて
粗い精度で形成できる。
せず)を配線上に形成し、画像表示装置のパネルを完成
する。
に、透明エポキシ接着剤等の材料を使用できる。この保
護層は加熱硬化して配線を完全に覆う。この後、パネル
端部の配線にドライバーICを接続して駆動パネルを作
製する。
類の発光(ダイオード)素子を、配線が形成されたガラ
ス基板11(上記の55に相当)上に一括転写した例を
示すものである。
77に接続された第1配線層12と第2配線層13とが
互いに直交して形成されており、各配線層12及び13
がそれぞれ接続された赤色発光ダイオード素子52R、
緑色発光ダイオード素子52G及び青色発光ダイオード
素子52Bがそれぞれマトリクス状に配列されている。
各発光ダイオード素子は、上述のようなプロセスを経て
第2基板上に交互にマトリクス状に配列される。
てガラス基板11を使用し、この上に発光ダイオード素
子を転写するようにしたが、高分子シート等を被転写基
板として使用することも可能である。又、第2の一時保
持用部材67をそのまま基板として活用することも可能
である。そして、例えば、高分子シートを画像表示装置
の基板として使用した場合には、屈曲性を有し、軽量
で、且つ割れにくい画像表示装置を実現することが可能
となる。
れたプリント基板(配線基板)等にレーザビア(レーザ
光によって形成された接続孔のことを指し、以下におい
ては単に接続孔とする。)を加工形成する工程、及びこ
の接続孔周辺に配線等を形成する工程においては、絶縁
層下の電極パッド又は配線等はCu層からなり、且つこ
のCu層の厚さは一般的に10μm以上であるため、加
工用のレーザ光によるダメージを受けにくく、電極パッ
ド又は配線等の上に、CO2レーザ及び高調波YAGレ
ーザ等の短波長で高出力のレーザ光を用いて接続孔を加
工形成することができる。
によって接続孔を電解Cuメッキ層等で埋め込んでか
ら、配線を形成している。
Cu層を形成する場合、その厚さを薄くしたいという要
望がある。なぜなら、配線基板上に形成されたCu配線
をフォトエッチング技術でパターニングする際に、この
配線が加工し易くなるからである。
極パッド又は配線等のCu層の厚さを1μmにまで薄く
するときはその効果が大となり、フォトエッチング加工
の精度が向上する。
置の製造の場合、配線基板のガラス基板上に形成された
Cu層からなる電極77や配線、樹脂チップ54等に形
成されるCu層からなる電極パッド56、57等の厚さ
を約1μmとしたとき、これらの上の絶縁層79に接続
孔70’を形成するためのレーザ光をオーバーショット
(過照射)すると、Cu層からなる電極パッドや配線等
に穴が開き、断線等の故障の原因となってしまうことが
ある。
線等が熱の吸収率が大きいという特性ゆえに、レーザ光
の照射によって生じる熱を吸収して加工され易くなるた
めである。
ザや高調波YAGレーザ等によるレーザビア(接続孔)
の形成を行う場合に、絶縁層中の電極パッド及び電極層
等の材質をCuではなく、アルミニウム(Al)にする
と、レーザ光の照射時の熱吸収率が低いアルミニウム
(Al)の特性によって、電極パッドや配線等がレーザ
加工され難くなるために、高出力で短波長のレーザによ
る接続孔の加工が容易になる。
ア(接続孔)の埋め込みのために接続孔内にCuメッキ
層を形成する際、このCuメッキ前に、Cuメッキ層と
Al層との接続性の向上のために前処理(酸処理)をA
l層の表面に施す必要があるが、この前処理(酸処理)
のためにAl層が侵されてしまい、この上にCuメッキ
層を形成することは難しくなる。
たものであって、その目的は、Al層上にCu層を形成
する場合でも、これらを良好に接続することができる多
層配線構造又は電極取り出し構造、電気回路装置、及び
これらの製造方法を提供することにある。
のアルミニウム系の第1導電層上に絶縁層が形成され、
前記第1導電層上において前記絶縁層に接続孔が形成さ
れ、前記接続孔内にNi等のニッケル系の第2導電層が
形成され、前記第2導電層上にCu等の第3の導電層が
形成されている、多層配線構造又は電極取り出し構造、
及びこれらの製造方法に係るものである。
いは/並びに、下層の配線を形成しているAl等のアル
ミニウム系の第1導電層上に絶縁層が形成され、前記第
1導電層上において前記絶縁層に接続孔が形成され、前
記接続孔内にNi等のニッケル系の第2導電層が形成さ
れ、前記第2導電層上にCu等の第3の導電層が形成さ
れ、前記回路素子が前記第3導電層によって前記配線基
板に接続されている、電気回路装置及びその製造方法に
係るものである。
ム系によって形成されているので、この第1導電層は接
続孔の形成時に生じるダメージに対する耐久性を有する
ために、第1導電層のダメージを軽減し、第1導電層を
薄膜化しても耐久性を保持することができる。
ケル系の第2導電層が形成されることにより、第1導電
層と第3導電層との間の接続が可能となり、この接続に
際して第1導電層の酸処理が不要となり、第1導電層が
第2導電層で保護された状態で第3導電層との接続が良
好となる。
が形成されることにより、接続孔の深さが減少するた
め、その上に設ける第3導電層の段切れがなくなり、信
頼性が増す。
層を下層の配線、電極パッド又は電極とするのが望まし
い。
子に接続された前記第1導電層上の前記接続孔を、前記
第2導電層によって前記絶縁層の表面の高さまで埋め込
むのが望ましい。
成された前記第1導電層上の前記接続孔を、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込む
のが望ましい。
路素子に接続された前記第1導電層上の前記接続孔を、
前記第2導電層によって前記絶縁層の表面の高さまで埋
め込むのが望ましい。
成された前記第1導電層上の前記接続孔を、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込
み、更にこの第2導電層上にて第4の導電層を前記絶縁
層の表面の高さまで埋め込むのが望ましい。
て前記配線基板に接続するのが望ましい。
って前記接続孔を形成するのが望ましい。
法によって行うのが望ましい。
電層を導電材料の物理的成膜法又はメッキ法によって形
成するのが望ましい。
ましい。
のが望ましい。
の参照下に具体的に説明する。
である。
素子52に接続する電極パッド56、電極パッド57及
び電極層77の材質にアルミニウム(Al)を使用する
以外は前述した工程と同様とする。先ず、前述の図6か
ら図16までの工程は同様に行う。
電極パッド56、電極パッド57及び電極層77の一部
が露出するように、レーザ光によって絶縁層79にビア
ホール70’を形成する。更に、このビアホール70’
内に、Niを析出及び付着させる無電解Niメッキ処理
を行って、ビアホール70’内に無電解Niメッキ層8
1を形成する。このNiメッキ層81は、発光ダイオー
ド素子52を埋め込んだ樹脂チップ54上のビアホール
70’は完全に埋めるように形成され、配線基板の電極
層77上のビアホール70’では途中深さまで形成され
る。
及び電極層77の材料としてAlを使用するのは、この
Alがレーザ光に対してレーザ吸収能の低い材料である
ため、電極パッド56、電極パッド57及び電極層77
上に接続孔であるビアホール70’を形成する際にレー
ザ光が照射されても、Alからなる電極パッド56、電
極パッド57及び電極層77等は、レーザ光の照射によ
る加熱によって変形等が生じ難いからである。
ッド57及び電極層77上に無電解Niメッキ層81の
形成を行う理由は次の通りである。例えば、これらの上
に直接電気メッキ等によってCu層である配線86を施
す際には、Cu層とAl層との接続性を高めるために、
Al層上に酸を用いた前処理を行わなければないが、こ
の酸による前処理を行うとAl層が腐食されてしまう。
そのために、この酸による前処理をしなくても、Al層
とCu層とを直接接触させないように、Al層とCu層
との間に、CuとAlとの両方の金属と接続性のよい無
電解Niメッキ層81を形成することによって、Al層
とその上のCu層との間の接続性及び導電性を確保でき
るからである。
記のメカニズムで進行する。
還元剤として添加すると、Niの析出時に次のような反
応が生じる。 Ni2++H2PO2 -+H2O → Ni+H2PO3 -+2
H+ H2PO2 -+H2O → H2PO3 -+H2
電極パッド57及び電極層77上への無電解Niメッキ
処理は、前処理としてのジンケート処理を施した後に行
う。
アルカリ溶液中で、AlとZnとの置換反応によって、
Al表面に先ずZn粒子が析出し、しかる後に、上記し
た還元反応時にZnとNiとが置換反応することにより
Niが析出する。その後は、この析出したNiが触媒的
な起点(シード)となり、次亜リン酸イオンによる還元
析出反応が進行する。
lからなる電極パッド56、電極パッド57及び電極層
77がビアホール70’に露出する露出部にのみ、無電
解Niメッキ層81が析出形成されて成長する。
7上のビアホール70’内では、無電解Niメッキ層8
1を成長形成させる高さを、絶縁層79の表面と同じ高
さにすることにより、絶縁層79の表面が比較的平坦化
され、次の配線工程において、ビアホール70’の埋め
込み面と絶縁層79との表面の段差がなくなり(電極パ
ッド56、57上)、或いは減少して(電極層77
上)、図2に示す配線86の形成が比較的容易になる。
の電極パッド56及び電極パッド57上のビアホール7
0’の深さと、配線基板上の電極層77上のビアホール
70’の深さとが異なるので、電極パッド56及び電極
パッド57上のビアホール70’の深さに合わせて、配
線基板上の電極層77上のビアホール70’に無電解N
iメッキ層81を形成する。
部、電極パッド56及び電極パッド57上に設けられた
ビアホール70’に埋め込まれた無電解Niメッキ層8
1、及び電極層77上のビアホール70’に被着された
無電解Niメッキ層81上等に、スパッタ等の物理的成
膜法によりCuを被着し、これをフォトリソグラフィー
でパターニングしてCu配線86を形成する。
1導電層としての電極パッド54及び56、電極層77
をアルミニウムによって形成するので、これらの上の絶
縁層79にビアホール70’をレーザ光照射で形成する
時にレーザ光に対する耐久性(低熱吸収率)を有するた
めに、レーザビアの形成に伴うダメージをなくし、かつ
アルミニウム層は1μmと薄膜化しても耐久性を保持す
ることができる。
ッケルメッキ層81が形成されることにより、アルミニ
ウム層54、56、77とCu層86との接続が十分と
なり、この接続に際して第1導電層の酸処理が不要とな
る。
ルメッキ層81が形成されることにより、ビアホールの
深さがなくなるか或いは減少するため、その上にCu層
86を段切れなしに信頼性良く形成することができる。
って、絶縁層79の表面が平坦化され、或いはビアホー
ル70’の深さが浅くなって段差が少なくなるので、配
線86の加工性及び被着性が良好となり、断線が生じな
い。
て、金属の熱膨張で配線86等に生じるストレスを緩和
できるために、断線が生じず、しかも配線の抵抗を下げ
ることもできる。仮に、無電解Niメッキ層81を設け
ずに、Cu層86を直接スパッタ等で形成する場合に
は、その厚みによって熱膨張でストレスが増大し、断線
し易くなる。
ッキを行わないので、電解メッキ層の形成用に必要な配
線等を形成しなくてもよい。なお、無電解Niメッキ層
81の形成により、ビアホールの深さをコントロールし
易い。
成する場合、そのサイズを微細化するために高出力で短
波長のUV−YAG、更にはエキシマレーザ等のレーザ
光で加工するときには、レーザ光によって形成されるビ
アホールとその底面の電極等のサイズも、微細パターン
化が求められるようになり、更に電極の厚さもより薄く
なるが、いずれの場合も、本実施の形態は効果的に適応
できるものとなる。
みならず、一般の電気回路基板にも適用できる。
く、プリント基板又はフレキシブル基板等にも本実施の
形態を適用できる。
ある。
素子52に形成された電極パッド56、電極パッド57
及び電極層77の材質にアルミニウム(Al)を使用す
る以外は前述の工程(図6から図16までの工程)と同
様に行った後、図3に示すように、Alからなる電極パ
ッド56、電極パッド57及び電極層77の接続用のビ
アホール70’をレーザ光によって形成し、ここに無電
解Niメッキを行って無電解Niメッキ層81を成長形
成する。
パッド56、電極パッド57及び電極層77上のビアホ
ール70’に、無電解Niメッキ層81が形成されて成
長する。電極パッド56及び電極パッド57の接続用に
形成されたビアホール70’内の無電解Niメッキ層8
1は、絶縁層79の表面と同じ高さまで形成して成長さ
せることにより、絶縁層79の表面が平坦化されると、
次の配線工程においては、絶縁層79の表面の段差がほ
とんどなくなるので、配線形成が容易になる。
に、樹脂チップ54の電極パッド56及び電極パッド5
7上のビアホール70’の深さと、配線基板の電極層7
7上のビアホール70’の深さとが異なるが、図3に示
すように、電極パッド56及び電極パッド57の深さ
(高さ)に合わせて、配線基板上の電極層77への無電
解Niメッキ層81の形成を行う。
(電極パッド56、57)上を図示省略したマスク材で
覆い、無電解Niメッキ層81がある程度埋め込まれた
電極層77上の凹部にパラジウム等による表面処理をし
た後に、再度無電解Niメッキを行うことにより、第4
導電層80を絶縁層79の表面まで形成してビアホール
70’を完全に埋める。なお、このNiメッキに代え
て、無電解Niメッキ層81を電極とした電解メッキ法
によりCu電気メッキ層80を形成してもよい。
電極パッド56及び電極パッド57上のメッキ層81の
高さと電極層77上のメッキ層80の高さとを絶縁層7
9の表面高さに揃えることができるため、配線層86を
フォトリソグラフィー技術により高精度に所定パターン
に形成することができる。この場合、絶縁層79の表面
を例えば化学的機械研磨法(CMP:Chemical mechani
cal polishing)によって研磨することが望ましいこと
があるが、これは、そのような研磨によって、下地をよ
り平坦化できるために、配線層86を一層形成し易いか
らである。
極パッド56及び電極パッド57上にて無電解Niメッ
キ層81を埋め込み、更に、この埋め込み面をフォトレ
ジストで選択的にマスクした後に、電極層77上のビア
ホール70’内の無電解Niメッキ層81上に導電層8
0を形成し、更に図5に示すように、スパッタ法等によ
りCu層を被着し、パターニングしてCu配線86を形
成する。
施の形態と同様、第1導電層としての電極パッド56及
び57、電極層77がアルミニウムによって形成されて
いるので、ビアホール70’の形成時に生じるダメージ
に対する耐久性を薄膜化の場合であっても保持すること
ができる。
ルメッキ層81、80の存在によって、アルミニウム層
56、57、77とその上の第3導電層としてのCu配
線86との間の十分な接続が酸処理なしでも可能とな
り、しかも配線形成時の熱ストレスを一層抑え、断線の
発生を更に防止することができる。
ルメッキ層81を形成し、更にこの上に導電層80を埋
め込んでいるので、上記マスク材を除去した後の絶縁層
79の表面が、樹脂チップ54上だけでなく導電層77
上も平坦化されるため、その上に配線層86を段切れな
しに一層信頼性良く形成できる。
る場合、電気メッキに必要である電極の役割を、ビアホ
ール70’内に既に形成された無電解Niメッキ層81
が担うことができるので、別個に電解Cuメッキ専用の
電極を形成しなくてよい。
第1の実施の形態で述べたと同様の作用及び効果が生じ
る。
明の技術的思想に基づいて更に変形が可能である。
ーザビア及びそこへの無電解Niメッキは、発光ダイオ
ード素子52からなる画素部に適用したが、本発明はこ
れ以外にも、周辺駆動回路にも同様に適用できる。
は、多層配線構造における上下の配線の接続に適用して
もよい。
素子に関するものであるが、他の任意の素子にも適用す
ることができ、例示するならば、半導体レーザ素子、液
晶制御素子、光電変換素子、圧電素子、薄膜トランジス
タ素子、薄膜ダイオード素子、抵抗素子、スイッチング
素子、微小磁気素子、微小光学素子等、及びこれらを有
する発光表示装置等の電気回路装置に適用することがで
きる。
7等の材質は、Al単体としたが、例えばAl−Si等
のAl合金を使用してもよく、また無電解Niメッキ層
81の材質もNi単体だけでなくNi合金を使用しても
よく、更に配線86の材質もCu単体だけでなくCu合
金、更には他の導電材料を使用してもよい。
構造をはじめ、各工程時におけるレーザ光の種類、照射
量、照射時間及び照射位置等は、所定の効果が有れば、
任意に変えてよい。
電層がアルミニウム系によって形成されているので、こ
の導電層は接続孔の形成時に生じるダメージに対する耐
久性を有するために、第1導電層のダメージを軽減し、
第1導電層を薄膜化しても耐久性を保持することができ
る。
ケル系の第2導電層が形成されることにより、第1導電
層と第3導電層との間の接続が可能となり、この接続に
際して第1導電層の酸処理が不要となり、第1導電層が
第2導電層で保護された状態で第3導電層との接続が良
好となる。
が形成されることにより、接続孔の深さが減少するた
め、その上に設ける第3導電層の段切れがなくなり、信
頼性が増す。
ルに無電解Niメッキ層を埋め込む工程の断面図であ
る。
ルに無電解Niメッキ層を埋め込む工程の断面図であ
る。
の断面図である。
る工程の断面図である。
程の断面図である。
態の断面図である。
程の断面図である。
状態の断面図である。
レーザ光を照射して更に転写する工程の断面図である。
離する工程の断面図である。
面図である。
グする工程の断面図である。
である。
る。
である。
表示装置の一部分の平面図である。
線、21…下地成長層、22…GaN:Si層、23…
InGaN層、24…GaN:Mg層、25…p電極、
26…n電極、50…第1基板、51…第1の一時保持
用部材、52…発光ダイオード素子、52R…赤色発光
ダイオード素子、52G…緑色発光ダイオード素子、5
2B…青色発光ダイオード素子、53…樹脂層、54…
樹脂チップ、55…第2基板、56、57…電極パッ
ド、60…第2の剥離層、62g…溝、64…第1の剥
離層、67…第2の一時保持用部材、70、70’…ビ
アホール、71…素子分離溝、72…金属板、73…吸
着装置、74…吸着チャンバ、75…吸着孔、76…接
着剤層、77…電極層、78…黒クロム層、79…絶縁
層、80…メッキ層、81…無電解Niメッキ層、82
…軟質部、84…加圧手段、86…配線、93…ビーム
Claims (38)
- 【請求項1】 アルミニウム系の第1導電層上に絶縁層
を形成する工程と、 前記第1導電層上において前記絶縁層に接続孔を形成す
る工程と、 前記接続孔内にニッケル系の第2導電層を形成する工程
と、 前記第2導電層上に第3の導電層を形成する工程とを有
する、多層配線構造又は電極取り出し構造の製造方法。 - 【請求項2】 前記第1導電層を下層の配線、電極パッ
ド又は電極とする、請求項1に記載の多層配線構造又は
電極取り出し構造の製造方法。 - 【請求項3】 回路素子に接続された前記第1導電層上
の前記接続孔を、前記第2導電層によって前記絶縁層の
表面の高さまで埋め込む、請求項1に記載の多層配線構
造又は電極取り出し構造の製造方法。 - 【請求項4】 回路素子を接続固定した配線基板に形成
された前記第1導電層上の前記接続孔を、前記第2導電
層によって前記絶縁層の表面高さよりも浅く埋め込む、
請求項1に記載の多層配線構造又は電極取り出し構造の
製造方法。 - 【請求項5】 前記回路素子に接続された前記第1導電
層上の前記接続孔を、前記第2導電層によって前記絶縁
層の表面の高さまで埋め込む、請求項4に記載の多層配
線構造又は電極取り出し構造の製造方法。 - 【請求項6】 回路素子を接続固定した配線基板に形成
された前記第1導電層上の前記接続孔を、前記第2導電
層によって前記絶縁層の表面高さよりも浅く埋め込み、
更にこの第2導電層上にて第4の導電層を前記絶縁層の
表面の高さまで埋め込む、請求項1に記載の多層配線構
造又は電極取り出し構造の製造方法。 - 【請求項7】 前記回路素子を前記第3導電層によって
前記配線基板に接続する、請求項4〜6のいずれかに記
載の多層配線構造又は電極取り出し構造の製造方法。 - 【請求項8】 前記絶縁層に対してレーザ光照射によっ
て前記接続孔を形成する、請求項1に記載の多層配線構
造又は電極取り出し構造の製造方法。 - 【請求項9】 前記第2導電層の形成を無電解メッキ法
によって行う、請求項1に記載の多層配線構造又は電極
取り出し構造の製造方法。 - 【請求項10】 前記第3導電層又は/及び前記第4導
電層を導電材料の物理的成膜法又はメッキ法によって形
成する、請求項1又は6に記載の多層配線構造又は電極
取り出し構造の製造方法。 - 【請求項11】 前記回路素子を発光素子とする、請求
項3に記載の多層配線構造又は電極取り出し構造の製造
方法。 - 【請求項12】 回路素子に接続されるか、或いは/並
びに、下層の配線を形成しているアルミニウム系の第1
導電層上に絶縁層を形成する工程と、 前記第1導電層上において前記絶縁層に接続孔を形成す
る工程と、 前記接続孔内にニッケル系の第2導電層を形成する工程
と、 前記第2導電層上に第3の導電層を形成する工程と、 前記回路素子を前記第3導電層によって配線基板に接続
する工程とを有する、電気回路装置の製造方法。 - 【請求項13】 前記第1導電層を下層の配線、電極パ
ッド又は電極とする、請求項12に記載の電気回路装置
の製造方法。 - 【請求項14】 前記回路素子に接続された前記第1導
電層上の前記接続孔を、前記第2導電層によって前記絶
縁層の表面の高さまで埋め込む、請求項12に記載の電
気回路装置の製造方法。 - 【請求項15】 回路素子を接続固定した配線基板に形
成された前記第1導電層上の前記接続孔を、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込
む、請求項12に記載の電気回路装置の製造方法。 - 【請求項16】 前記回路素子に接続された前記第1導
電層上の前記接続孔を、前記第2導電層によって前記絶
縁層の表面の高さまで埋め込む、請求項15に記載の電
気回路装置の製造方法。 - 【請求項17】 回路素子を接続固定した配線基板に形
成された前記第1導電層上の前記接続孔を、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込
み、更にこの第2導電層上にて第4の導電層を前記絶縁
層の表面の高さまで埋め込む、請求項12に記載の電気
回路装置の製造方法。 - 【請求項18】 前記絶縁層に対してレーザ光照射によ
って前記接続孔を形成する、請求項12に記載の電気回
路装置の製造方法。 - 【請求項19】 前記第2導電層の形成を無電解メッキ
法によって行う、請求項12に記載の電気回路装置の製
造方法。 - 【請求項20】 前記第3導電層又は/及び前記第4導
電層を導電材料の物理的成膜法又はメッキ法によって形
成する、請求項12又は17に記載の電気回路装置の製
造方法。 - 【請求項21】 前記回路素子を発光素子とする、請求
項12に記載の電気回路装置の製造方法。 - 【請求項22】 画像表示装置又は光源装置を製造す
る、請求項12に記載の電気回路装置の製造方法。 - 【請求項23】 アルミニウム系の第1導電層上に絶縁
層が形成され、 前記第1導電層上において前記絶縁層に接続孔が形成さ
れ、 前記接続孔内にニッケル系の第2導電層が形成され、 前記第2導電層上に第3の導電層が形成されている多層
配線構造又は電極取り出し構造。 - 【請求項24】 前記第1導電層が下層の配線、電極パ
ッド又は電極である、請求項23に記載の多層配線構造
又は電極取り出し構造。 - 【請求項25】 回路素子に接続された前記第1導電層
上の前記接続孔が、前記第2導電層によって前記絶縁層
の表面の高さまで埋め込まれている、請求項23に記載
の多層配線構造又は電極取り出し構造。 - 【請求項26】 回路素子を接続固定した配線基板に形
成された前記第1導電層上の前記接続孔が、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込ま
れている、請求項23に記載の多層配線構造又は電極取
り出し構造。 - 【請求項27】 前記回路素子に接続された前記第1導
電層上の前記接続孔が、前記第2導電層によって前記絶
縁層の表面の高さまで埋め込まれている、請求項26に
記載の多層配線構造又は電極取り出し構造。 - 【請求項28】 回路素子を接続固定した配線基板に形
成された前記第1導電層上の前記接続孔が、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込ま
れ、更にこの第2導電層上にて第4の導電層が前記絶縁
層の表面の高さまで埋め込まれている、請求項23に記
載の多層配線構造又は電極取り出し構造。 - 【請求項29】 前記回路素子が前記第3導電層によっ
て前記配線基板に接続される、請求項26〜28のいず
れかに記載の多層配線構造又は電極取り出し構造。 - 【請求項30】 前記回路素子が発光素子である、請求
項25に記載の多層配線構造又は電極取り出し構造。 - 【請求項31】 回路素子に接続されるか、或いは/並
びに、下層の配線を形成しているアルミニウム系の第1
導電層上に絶縁層が形成され、 前記第1導電層上において前記絶縁層に接続孔が形成さ
れ、 前記接続孔内にニッケル系の第2導電層が形成され、 前記第2導電層上に第3の導電層が形成され、 前記回路素子が前記第3導電層によって配線基板に接続
されている電気回路装置。 - 【請求項32】 前記第1導電層が下層の配線、電極パ
ッド又は電極である、請求項31に記載の電気回路装
置。 - 【請求項33】 回路素子に接続された前記第1導電層
上の前記接続孔が、前記第2導電層によって前記絶縁層
の表面の高さまで埋め込まれている、請求項31に記載
の電気回路装置。 - 【請求項34】 回路素子を接続固定した配線基板に形
成された前記第1導電層上の前記接続孔が、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込ま
れている、請求項31に記載の電気回路装置。 - 【請求項35】 前記回路素子に接続された前記第1導
電層上の前記接続孔が、前記第2導電層によって前記絶
縁層の表面の高さまで埋め込まれている、請求項34に
記載の電気回路装置。 - 【請求項36】 回路素子を接続固定した配線基板に形
成された前記第1導電層上の前記接続孔が、前記第2導
電層によって前記絶縁層の表面高さよりも浅く埋め込ま
れ、更にこの第2導電層上にて第4の導電層が前記絶縁
層の表面の高さまで埋め込まれている、請求項31に記
載の電気回路装置。 - 【請求項37】 前記回路素子が発光素子である、請求
項31に記載の電気回路装置。 - 【請求項38】 画像表示装置又は光源装置を構成す
る、請求項31に記載の電気回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001255674A JP4945865B2 (ja) | 2001-08-27 | 2001-08-27 | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001255674A JP4945865B2 (ja) | 2001-08-27 | 2001-08-27 | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003069085A true JP2003069085A (ja) | 2003-03-07 |
JP4945865B2 JP4945865B2 (ja) | 2012-06-06 |
Family
ID=19083603
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001255674A Expired - Fee Related JP4945865B2 (ja) | 2001-08-27 | 2001-08-27 | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4945865B2 (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006086469A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法 |
JP2006278511A (ja) * | 2005-03-28 | 2006-10-12 | Matsushita Electric Works Ltd | 発光素子装置とその製造方法 |
JP2006303509A (ja) * | 2005-04-21 | 2006-11-02 | Crf Soc Consortile Per Azioni | 発光ダイオードを有する透明デバイスの製造方法 |
JP2007067082A (ja) * | 2005-08-30 | 2007-03-15 | Disco Abrasive Syst Ltd | ウエーハの穿孔方法 |
JP2010512662A (ja) * | 2006-12-11 | 2010-04-22 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 透明発光ダイオード |
JP2011040535A (ja) * | 2009-08-10 | 2011-02-24 | Sony Corp | 半導体発光素子及びその製造方法 |
JP2012084609A (ja) * | 2010-10-07 | 2012-04-26 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
CN101677097B (zh) * | 2008-09-18 | 2012-07-18 | 索尼株式会社 | 光学封装元件、显示装置和电子设备 |
WO2019151023A1 (ja) * | 2018-02-05 | 2019-08-08 | 東京エレクトロン株式会社 | 多層配線の形成方法、多層配線形成装置および記憶媒体 |
US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315443A (ja) * | 1986-07-08 | 1988-01-22 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
JPH07122644A (ja) * | 1993-10-26 | 1995-05-12 | Nec Corp | 半導体装置及びその製造方法 |
JPH1050836A (ja) * | 1996-07-31 | 1998-02-20 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
JPH10239699A (ja) * | 1997-02-25 | 1998-09-11 | Advanced Display:Kk | 液晶表示装置 |
JP2002359245A (ja) * | 2001-03-29 | 2002-12-13 | Seiko Epson Corp | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
-
2001
- 2001-08-27 JP JP2001255674A patent/JP4945865B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6315443A (ja) * | 1986-07-08 | 1988-01-22 | Oki Electric Ind Co Ltd | 多層配線の製造方法 |
JPH07122644A (ja) * | 1993-10-26 | 1995-05-12 | Nec Corp | 半導体装置及びその製造方法 |
JPH1050836A (ja) * | 1996-07-31 | 1998-02-20 | Sumitomo Metal Ind Ltd | 半導体装置の製造方法 |
JPH10239699A (ja) * | 1997-02-25 | 1998-09-11 | Advanced Display:Kk | 液晶表示装置 |
JP2002359245A (ja) * | 2001-03-29 | 2002-12-13 | Seiko Epson Corp | 配線パターンの形成方法、半導体装置及びその製造方法、回路基板及びその製造方法、並びに電気光学装置及び電子機器 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10217916B2 (en) | 2004-06-03 | 2019-02-26 | The Regents Of The University Of California | Transparent light emitting diodes |
JP2006086469A (ja) * | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体発光装置、照明モジュール、照明装置及び半導体発光装置の製造方法 |
JP2006278511A (ja) * | 2005-03-28 | 2006-10-12 | Matsushita Electric Works Ltd | 発光素子装置とその製造方法 |
JP2006303509A (ja) * | 2005-04-21 | 2006-11-02 | Crf Soc Consortile Per Azioni | 発光ダイオードを有する透明デバイスの製造方法 |
JP2007067082A (ja) * | 2005-08-30 | 2007-03-15 | Disco Abrasive Syst Ltd | ウエーハの穿孔方法 |
US10644213B1 (en) | 2006-12-11 | 2020-05-05 | The Regents Of The University Of California | Filament LED light bulb |
US10454010B1 (en) | 2006-12-11 | 2019-10-22 | The Regents Of The University Of California | Transparent light emitting diodes |
US10658557B1 (en) | 2006-12-11 | 2020-05-19 | The Regents Of The University Of California | Transparent light emitting device with light emitting diodes |
JP2010512662A (ja) * | 2006-12-11 | 2010-04-22 | ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア | 透明発光ダイオード |
US8835959B2 (en) | 2006-12-11 | 2014-09-16 | The Regents Of The University Of California | Transparent light emitting diodes |
US10593854B1 (en) | 2006-12-11 | 2020-03-17 | The Regents Of The University Of California | Transparent light emitting device with light emitting diodes |
CN101677097B (zh) * | 2008-09-18 | 2012-07-18 | 索尼株式会社 | 光学封装元件、显示装置和电子设备 |
US8436379B2 (en) | 2009-08-10 | 2013-05-07 | Sony Corporation | Semiconductor light emitting device and method for manufacturing the same |
JP2011040535A (ja) * | 2009-08-10 | 2011-02-24 | Sony Corp | 半導体発光素子及びその製造方法 |
CN101997072A (zh) * | 2009-08-10 | 2011-03-30 | 索尼公司 | 半导体发光装置及其制造方法 |
JP2012084609A (ja) * | 2010-10-07 | 2012-04-26 | Sony Corp | 固体撮像装置とその製造方法、及び電子機器 |
WO2019151023A1 (ja) * | 2018-02-05 | 2019-08-08 | 東京エレクトロン株式会社 | 多層配線の形成方法、多層配線形成装置および記憶媒体 |
JPWO2019151023A1 (ja) * | 2018-02-05 | 2021-01-28 | 東京エレクトロン株式会社 | 多層配線の形成方法、多層配線形成装置および記憶媒体 |
US11592166B2 (en) | 2020-05-12 | 2023-02-28 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11796163B2 (en) | 2020-05-12 | 2023-10-24 | Feit Electric Company, Inc. | Light emitting device having improved illumination and manufacturing flexibility |
US11876042B2 (en) | 2020-08-03 | 2024-01-16 | Feit Electric Company, Inc. | Omnidirectional flexible light emitting device |
Also Published As
Publication number | Publication date |
---|---|
JP4945865B2 (ja) | 2012-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4055405B2 (ja) | 電子部品及びその製造方法 | |
JP3608615B2 (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
US7179695B2 (en) | Method of forming wiring | |
JP4450067B2 (ja) | 電子部品及びその製造方法、これを用いた画像表示装置 | |
JP2003282478A (ja) | 合金化方法及び配線形成方法、表示素子の形成方法、画像表示装置の製造方法 | |
JP4120223B2 (ja) | 電子部品の製造方法、これを用いた画像表示装置 | |
JP4887587B2 (ja) | 画像表示装置及びその製造方法 | |
JP4734770B2 (ja) | 樹脂形成素子の製造方法、画像表示装置の製造方法、および照明装置の製造方法 | |
JP4078825B2 (ja) | 回路基板の製造方法、並びに表示装置の製造方法 | |
JP2020068313A (ja) | 発光素子および表示装置の製造方法 | |
JP2003347524A (ja) | 素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
JP2003069085A (ja) | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 | |
JP4982932B2 (ja) | 画像表示装置の製造方法 | |
JP2002314053A (ja) | チップ部品の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
JP4000856B2 (ja) | 素子の配列方法及び画像表示装置の製造方法 | |
JP2002314123A (ja) | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 | |
JP2003162231A (ja) | 素子の製造方法、素子の配列方法及び画像表示装置の製造方法 | |
JP2003216072A (ja) | 画像表示装置及びその製造方法 | |
JP4078830B2 (ja) | 表示装置及び表示装置の製造方法 | |
JP2003218392A (ja) | 画像表示装置及びその製造方法 | |
JP4848606B2 (ja) | 素子の位置決め方法、素子の取り出し方法、素子の転写方法、素子の配列方法及び画像表示装置の製造方法 | |
JP4631232B2 (ja) | 回路素子のボンディング方法及び電気回路装置の製造方法 | |
JP5176260B2 (ja) | 画像表示装置の製造方法 | |
JP4839533B2 (ja) | 画像表示装置及びその製造方法 | |
JP2003060242A (ja) | 素子の実装方法、素子の配列方法及び画像表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080605 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090526 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110608 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |