JPH10239699A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH10239699A JPH10239699A JP4080497A JP4080497A JPH10239699A JP H10239699 A JPH10239699 A JP H10239699A JP 4080497 A JP4080497 A JP 4080497A JP 4080497 A JP4080497 A JP 4080497A JP H10239699 A JPH10239699 A JP H10239699A
- Authority
- JP
- Japan
- Prior art keywords
- common wiring
- wiring
- liquid crystal
- mesh
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 共通配線のいかなる断線が発生しても線欠陥
の発生しない、薄膜トランジスタを用いた液晶表示装置
を提供する。 【解決手段】 本発明の液晶表示装置は、ガラス基板上
に配列された画素電極と、該画素電極に印加する電圧を
スイッチングする薄膜トランジスタと、前記画素電極と
のあいだで静電容量を形成するための共通配線とを有す
る液晶表示装置であって、前記共通配線が、行方向およ
び列方向の両方向において互いに接続された網目状共通
配線とされる。
の発生しない、薄膜トランジスタを用いた液晶表示装置
を提供する。 【解決手段】 本発明の液晶表示装置は、ガラス基板上
に配列された画素電極と、該画素電極に印加する電圧を
スイッチングする薄膜トランジスタと、前記画素電極と
のあいだで静電容量を形成するための共通配線とを有す
る液晶表示装置であって、前記共通配線が、行方向およ
び列方向の両方向において互いに接続された網目状共通
配線とされる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
をスイッチング素子として利用した液晶表示装置に関す
る。
をスイッチング素子として利用した液晶表示装置に関す
る。
【０００２】
【従来の技術】液晶表示装置は、液晶の特定な分子配列
を電圧印加で変化させ、この変化によって生じる液晶セ
ルの複屈折性、旋光性、二色性、光散乱性などの光学的
な性質の変化を利用している。液晶セルは、透明電極な
どを形成した２枚の基板間に液晶をはさんだ構造であ
る。液晶表示装置は、薄型・軽量、低電圧・低電力動作
などの特徴を有しているのでその応用が、家電・情報・
ＯＡ・産業分野にわたって拡大しつつある。
を電圧印加で変化させ、この変化によって生じる液晶セ
ルの複屈折性、旋光性、二色性、光散乱性などの光学的
な性質の変化を利用している。液晶セルは、透明電極な
どを形成した２枚の基板間に液晶をはさんだ構造であ
る。液晶表示装置は、薄型・軽量、低電圧・低電力動作
などの特徴を有しているのでその応用が、家電・情報・
ＯＡ・産業分野にわたって拡大しつつある。
【０００３】このような液晶表示装置（liquid crystal
display、以下、単にＬＣＤという）のうち、薄膜トラ
ンジスタ（thin film transistor、以下、単にＴＦＴと
いう）をスイッチング素子として利用した液晶表示装置
（以下、単にＴＦＴ−ＬＣＤという）は、ガラス基板上
に、ゲートライン、ソースライン、画素電極、薄膜トラ
ンジスタ、および共通配線などが配設され、もう一枚の
基板とのあいだに液晶が挟持されて構成されている。薄
膜トランジスタは画素電極に印加する電圧をスイッチン
グするものであり、共通配線は画素電極とのあいだで静
電容量を形成するものである。このようなＴＦＴ−ＬＣ
Ｄにおいては、画素電極の電圧保持性をよくするため
に、共通配線が形成されることが多い。
display、以下、単にＬＣＤという）のうち、薄膜トラ
ンジスタ（thin film transistor、以下、単にＴＦＴと
いう）をスイッチング素子として利用した液晶表示装置
（以下、単にＴＦＴ−ＬＣＤという）は、ガラス基板上
に、ゲートライン、ソースライン、画素電極、薄膜トラ
ンジスタ、および共通配線などが配設され、もう一枚の
基板とのあいだに液晶が挟持されて構成されている。薄
膜トランジスタは画素電極に印加する電圧をスイッチン
グするものであり、共通配線は画素電極とのあいだで静
電容量を形成するものである。このようなＴＦＴ−ＬＣ
Ｄにおいては、画素電極の電圧保持性をよくするため
に、共通配線が形成されることが多い。
【０００４】従来の一般的なＴＦＴ−ＬＣＤの構成を、
図４および図５を参照して説明する。図４は、従来のＴ
ＦＴ−ＬＣＤにおける共通配線の全体の構成を示す平面
説明図であり、図５は、従来のＴＦＴ−ＬＣＤにおける
ある画素の周囲の共通配線の構成を示す平面説明図であ
る。図４および図５において、１はガラス基板であり、
２はゲートラインであり、３はソースラインであり、破
線で囲んだ領域４は表示領域であり、６はコモン信号入
力用パッドであり、破線で囲んだ領域７は画素電極であ
り、８はつの部であり、１５は共通配線である。画素電
極７は、つの部８を有する共通配線５と平面上は一部重
なるようにしてゲート絶縁膜（図示せず）上に設けられ
ている。複数本のゲートライン２は、それぞれ互いに一
定間隔を保って平行にガラス基板上に配設されている。
この複数本のゲートライン２を覆ってゲート絶縁膜が形
成され、このゲート絶縁膜の上に、複数本のソースライ
ン３が、それぞれ互いに一定間隔を保って平行に、かつ
複数本のゲートライン２に直交するように配設されてい
る。ここで、ゲートラインとソースラインとで区画され
る個々の領域が画素であり、ゲートライン２とソースラ
イン３とによって区画されてなる画素がマトリックス状
に複数個配列される領域の全体が表示領域４である。共
通配線５は、表示領域４内では、各ゲートラインと平行
に形成され、これらが表示領域の外側かつ前記ガラス基
板上で互いに接続されるといういわゆる梯子型の形状に
なっている。複数本のゲートライン２の同じ一方の側の
ガラス基板上には、ゲート端子がそれぞれ設けられ、同
様に複数本のソースライン３の同じ一方側のガラス基板
上にはソース端子がそれぞれ設けられる。この平面図で
みてゲート端子の設けられる側を左側（左方向または単
に左ともいう）、ソース端子の設けられる側を上側（上
方向または単に上ともいう）といい、それぞれの反対側
が右側（右方向、右）、下側（下方向、下）という。し
たがって、液晶を駆動するための信号を上から下へゲー
トラインごとに順次にゲートラインに伝送して液晶を駆
動するばあい、あるゲートラインからみて上のゲートラ
インを前段のゲートラインという。また、上下の方向を
縦といい、左右の方向を横というものとする。さらに、
ある共通配線にかかわるゲートライン上の画素をもつラ
インを、以下、ある共通配線をもつラインという。コモ
ン信号入力用パッド６は、共通配線への電圧印加が、こ
のコモン信号入力用パッド６から、すなわち、ゲート端
子側（左側）または右側からなされるための構成になっ
ている。つぎに、従来技術によるＴＦＴ−ＬＣＤの一般
的な構成を画素レベルで示した図５に示されるように、
画素電極７は、共通配線５との重なり部で静電容量を形
成している。共通配線５は、ゲートライン２のうち、ソ
ースラインとの交点となっている部分の両側で、共通配
線に直角な方向に突起状に延長されて、かつ、ソースラ
イン３に平行となるように配設されている。したがって
共通配線５は、この突起状に延長された部分が飛び出た
かたちとなっている。この部分を以下では、つの部８と
呼ぶ。つの部８はソースライン３の電位の変化が液晶に
影響するのを防ぐなどの目的で設けられている。このよ
うに配設された共通配線５は、左右の画素に対しては連
続しているが、上下の画素に対しては、不連続な構成と
なっている。
図４および図５を参照して説明する。図４は、従来のＴ
ＦＴ−ＬＣＤにおける共通配線の全体の構成を示す平面
説明図であり、図５は、従来のＴＦＴ−ＬＣＤにおける
ある画素の周囲の共通配線の構成を示す平面説明図であ
る。図４および図５において、１はガラス基板であり、
２はゲートラインであり、３はソースラインであり、破
線で囲んだ領域４は表示領域であり、６はコモン信号入
力用パッドであり、破線で囲んだ領域７は画素電極であ
り、８はつの部であり、１５は共通配線である。画素電
極７は、つの部８を有する共通配線５と平面上は一部重
なるようにしてゲート絶縁膜（図示せず）上に設けられ
ている。複数本のゲートライン２は、それぞれ互いに一
定間隔を保って平行にガラス基板上に配設されている。
この複数本のゲートライン２を覆ってゲート絶縁膜が形
成され、このゲート絶縁膜の上に、複数本のソースライ
ン３が、それぞれ互いに一定間隔を保って平行に、かつ
複数本のゲートライン２に直交するように配設されてい
る。ここで、ゲートラインとソースラインとで区画され
る個々の領域が画素であり、ゲートライン２とソースラ
イン３とによって区画されてなる画素がマトリックス状
に複数個配列される領域の全体が表示領域４である。共
通配線５は、表示領域４内では、各ゲートラインと平行
に形成され、これらが表示領域の外側かつ前記ガラス基
板上で互いに接続されるといういわゆる梯子型の形状に
なっている。複数本のゲートライン２の同じ一方の側の
ガラス基板上には、ゲート端子がそれぞれ設けられ、同
様に複数本のソースライン３の同じ一方側のガラス基板
上にはソース端子がそれぞれ設けられる。この平面図で
みてゲート端子の設けられる側を左側（左方向または単
に左ともいう）、ソース端子の設けられる側を上側（上
方向または単に上ともいう）といい、それぞれの反対側
が右側（右方向、右）、下側（下方向、下）という。し
たがって、液晶を駆動するための信号を上から下へゲー
トラインごとに順次にゲートラインに伝送して液晶を駆
動するばあい、あるゲートラインからみて上のゲートラ
インを前段のゲートラインという。また、上下の方向を
縦といい、左右の方向を横というものとする。さらに、
ある共通配線にかかわるゲートライン上の画素をもつラ
インを、以下、ある共通配線をもつラインという。コモ
ン信号入力用パッド６は、共通配線への電圧印加が、こ
のコモン信号入力用パッド６から、すなわち、ゲート端
子側（左側）または右側からなされるための構成になっ
ている。つぎに、従来技術によるＴＦＴ−ＬＣＤの一般
的な構成を画素レベルで示した図５に示されるように、
画素電極７は、共通配線５との重なり部で静電容量を形
成している。共通配線５は、ゲートライン２のうち、ソ
ースラインとの交点となっている部分の両側で、共通配
線に直角な方向に突起状に延長されて、かつ、ソースラ
イン３に平行となるように配設されている。したがって
共通配線５は、この突起状に延長された部分が飛び出た
かたちとなっている。この部分を以下では、つの部８と
呼ぶ。つの部８はソースライン３の電位の変化が液晶に
影響するのを防ぐなどの目的で設けられている。このよ
うに配設された共通配線５は、左右の画素に対しては連
続しているが、上下の画素に対しては、不連続な構成と
なっている。
【０００５】
【発明が解決しようとする課題】このように共通配線５
が、上下の画素に対して不連続な配線となっているため
に、表示領域４内で共通配線５が断線したばあい、共通
配線の配線抵抗により上下に隣り合っている画素との駆
動条件がずれ、断線した共通配線にかかわるゲートライ
ン上の画素をもつラインが線欠陥として視認されてしま
うという問題があった。
が、上下の画素に対して不連続な配線となっているため
に、表示領域４内で共通配線５が断線したばあい、共通
配線の配線抵抗により上下に隣り合っている画素との駆
動条件がずれ、断線した共通配線にかかわるゲートライ
ン上の画素をもつラインが線欠陥として視認されてしま
うという問題があった。
【０００６】この問題を回避するために、他の従来例と
してたとえば特開平２−７３３２９号公報では共通配線
を１画素内で２本化し、さらにこれらを互いに接続する
という手法が提案されている。図６は、特開平２−７３
３２９号公報において提案されている共通配線の構成を
示した平面説明図であり、図で１６は共通配線であり、
図４および図５に示した部分と同じ部分にはそれぞれ同
じ符号を付して示した。しかし、この手法では、同一ラ
イン内での２本の共通配線が同時に断線したばあいに、
前述した同様の問題が発生することが避けられない。さ
らに、２本の共通配線を互いに接続するためにおける面
積が大きいため、開口率の点で不利であるという問題点
も存在する。本発明は、ある領域を囲むかたちで複数箇
所で共通配線が破断しない限り、共通配線のいかなる断
線が発生しても線欠陥の発生しない、薄膜トランジスタ
を用いた液晶表示装置を提供することを目的とする。
してたとえば特開平２−７３３２９号公報では共通配線
を１画素内で２本化し、さらにこれらを互いに接続する
という手法が提案されている。図６は、特開平２−７３
３２９号公報において提案されている共通配線の構成を
示した平面説明図であり、図で１６は共通配線であり、
図４および図５に示した部分と同じ部分にはそれぞれ同
じ符号を付して示した。しかし、この手法では、同一ラ
イン内での２本の共通配線が同時に断線したばあいに、
前述した同様の問題が発生することが避けられない。さ
らに、２本の共通配線を互いに接続するためにおける面
積が大きいため、開口率の点で不利であるという問題点
も存在する。本発明は、ある領域を囲むかたちで複数箇
所で共通配線が破断しない限り、共通配線のいかなる断
線が発生しても線欠陥の発生しない、薄膜トランジスタ
を用いた液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の液晶表示装置に
おける共通配線は、表示領域内においても上下の画素の
共通配線と互いに接続されていることを特徴とするもの
である。そして、上下の共通配線を接続するための手段
としては、従来から存在するつの部を利用しているので
開口率の面での不利益も小さい。
おける共通配線は、表示領域内においても上下の画素の
共通配線と互いに接続されていることを特徴とするもの
である。そして、上下の共通配線を接続するための手段
としては、従来から存在するつの部を利用しているので
開口率の面での不利益も小さい。
【０００８】本発明にかかわる液晶表示装置は、ガラス
基板上に配列された画素電極と、該画素電極に印加する
電圧をスイッチングする薄膜トランジスタと、前記画素
電極とのあいだで静電容量を形成するための共通配線と
を有する液晶表示装置であって、前記共通配線が、行方
向および列方向の両方向において互いに接続された網目
状共通配線である。
基板上に配列された画素電極と、該画素電極に印加する
電圧をスイッチングする薄膜トランジスタと、前記画素
電極とのあいだで静電容量を形成するための共通配線と
を有する液晶表示装置であって、前記共通配線が、行方
向および列方向の両方向において互いに接続された網目
状共通配線である。
【０００９】前記網目状共通配線が、前記共通配線に突
起状に設けたつの部、網目用配線、およびコンタクトホ
ールによって形成されてなることが従来の工程を大きく
変更する必要がない点で好ましい。
起状に設けたつの部、網目用配線、およびコンタクトホ
ールによって形成されてなることが従来の工程を大きく
変更する必要がない点で好ましい。
【００１０】前記網目用配線がアルミニウムからなる単
層膜、クロムからなる単層膜およびアルミニウムからな
る膜とクロムからなる膜との２層膜のうちのいずれかの
膜であることが前記共通配線とのコンタクトを良好にす
るという点で好ましい。
層膜、クロムからなる単層膜およびアルミニウムからな
る膜とクロムからなる膜との２層膜のうちのいずれかの
膜であることが前記共通配線とのコンタクトを良好にす
るという点で好ましい。
【００１１】本発明にかかわる液晶表示装置の製法は ａ）ガラス基板上につの部を有する共通配線とゲートラ
インとを形成する工程、 ｂ）前記共通配線、前記ゲートラインおよびガラス基板
を覆って、ゲート絶縁膜を形成する工程、 ｃ）前記つの部の先端部と、該先端部に近接する次段の
共通配線とにコンタクトホールを設ける工程、 ｄ）前記先端部に設けたコンタクトホールと、前記次段
の共通配線に設けたコンタクトホールとを接続する網目
用配線を形成して網目状共通配線を形成する工程、 ｅ）前記ゲート絶縁膜上にソースラインを形成する工
程、および ｆ）画素電極を形成する工程からなる。
インとを形成する工程、 ｂ）前記共通配線、前記ゲートラインおよびガラス基板
を覆って、ゲート絶縁膜を形成する工程、 ｃ）前記つの部の先端部と、該先端部に近接する次段の
共通配線とにコンタクトホールを設ける工程、 ｄ）前記先端部に設けたコンタクトホールと、前記次段
の共通配線に設けたコンタクトホールとを接続する網目
用配線を形成して網目状共通配線を形成する工程、 ｅ）前記ゲート絶縁膜上にソースラインを形成する工
程、および ｆ）画素電極を形成する工程からなる。
【００１２】前記ｄ）工程およびｅ）工程において、前
記ゲート絶縁膜の上に、前記網目用配線と同時にソース
ラインを形成することが工程数を増やすことなく前記網
目用配線を実現できる点で好ましい。
記ゲート絶縁膜の上に、前記網目用配線と同時にソース
ラインを形成することが工程数を増やすことなく前記網
目用配線を実現できる点で好ましい。
【００１３】前記コンタクトホールをエッチングによっ
て形成することが従来の工程を大きく変更する必要がな
い点で好ましい。
て形成することが従来の工程を大きく変更する必要がな
い点で好ましい。
【００１４】前記コンタクトホールをレーザ光照射によ
って形成することができる。
って形成することができる。
【００１５】本発明によれば、表示領域内でも上下画素
の共通配線が互いに接続されることによって、たとえ表
示領域内で共通配線の断線が発生したとしても上下画素
間での駆動条件の差はほとんどなくなり、共通配線の断
線が線欠陥の発生につながらない。
の共通配線が互いに接続されることによって、たとえ表
示領域内で共通配線の断線が発生したとしても上下画素
間での駆動条件の差はほとんどなくなり、共通配線の断
線が線欠陥の発生につながらない。
【００１６】さらに、上下２本の共通配線が同時に断線
したばあいでも、共通配線が網目状になっているため、
やはり線欠陥の発生にはつながらない。
したばあいでも、共通配線が網目状になっているため、
やはり線欠陥の発生にはつながらない。
【００１７】
【発明の実施の形態】以下、添付図を参照しつつ、本発
明にかかわるＴＦＴ−ＬＣＤについて説明する。
明にかかわるＴＦＴ−ＬＣＤについて説明する。
【００１８】図１は、本発明にかかわるＴＦＴ−ＬＣＤ
における共通配線の全体の構成を示す平面説明図であ
り、図２は、本発明にかかわるＴＦＴ−ＬＣＤにおける
ある画素の周囲の共通配線の構成を示す平面説明図であ
る。
における共通配線の全体の構成を示す平面説明図であ
り、図２は、本発明にかかわるＴＦＴ−ＬＣＤにおける
ある画素の周囲の共通配線の構成を示す平面説明図であ
る。
【００１９】図１および図２において、１はガラス基板
であり、２はゲートラインであり、３はソースラインで
あり、破線で囲んだ領域４は表示領域であり、５は共通
配線であり、６はコモン信号入力用パッドであり、破線
で囲んだ領域７は画素電極であり、８はつの部であり、
９は網目用配線であり、１０はコンタクトホールであ
る。
であり、２はゲートラインであり、３はソースラインで
あり、破線で囲んだ領域４は表示領域であり、５は共通
配線であり、６はコモン信号入力用パッドであり、破線
で囲んだ領域７は画素電極であり、８はつの部であり、
９は網目用配線であり、１０はコンタクトホールであ
る。
【００２０】図１および図２に示すように、本発明にか
かわるＴＦＴ−ＬＣＤは、従来のＴＦＴ−ＬＣＤと同様
に、ガラス基板上に、ゲートライン２、ソースライン
３、画素電極７、ＴＦＴ（図示せず）および共通配線５
などが配設されており、画素および表示領域４が構成さ
れている。より詳細には、ガラス基板１上にゲートライ
ン２および共通配線５が配設されており、ゲートライン
２および共通配線５が配設されている状態のガラス基板
１上を覆うゲート絶縁膜１１上に画素電極７、ソースラ
イン３および網目用配線９が配設されている。なお、ゲ
ート絶縁膜１１との密着性をよくするため、画素電極
７、ソースライン３および網目用配線１１のそれぞれ
は、ゲート絶縁膜１１上のそれぞれが設けられる位置に
あらかじめアモルファスシリコンの膜を形成し、そのア
モルファスシリコンの膜上にそれぞれを配設してもよ
い。ここで、画素電極７は、つの部８を有する共通配線
５と平面上は一部重なるようにしてゲート絶縁膜（図
２）上に設けられている。また、ＴＦＴは画素電極に印
加する電圧をスイッチングするものであり、共通配線５
は画素電極７とのあいだで静電容量を形成するものであ
る。
かわるＴＦＴ−ＬＣＤは、従来のＴＦＴ−ＬＣＤと同様
に、ガラス基板上に、ゲートライン２、ソースライン
３、画素電極７、ＴＦＴ（図示せず）および共通配線５
などが配設されており、画素および表示領域４が構成さ
れている。より詳細には、ガラス基板１上にゲートライ
ン２および共通配線５が配設されており、ゲートライン
２および共通配線５が配設されている状態のガラス基板
１上を覆うゲート絶縁膜１１上に画素電極７、ソースラ
イン３および網目用配線９が配設されている。なお、ゲ
ート絶縁膜１１との密着性をよくするため、画素電極
７、ソースライン３および網目用配線１１のそれぞれ
は、ゲート絶縁膜１１上のそれぞれが設けられる位置に
あらかじめアモルファスシリコンの膜を形成し、そのア
モルファスシリコンの膜上にそれぞれを配設してもよ
い。ここで、画素電極７は、つの部８を有する共通配線
５と平面上は一部重なるようにしてゲート絶縁膜（図
２）上に設けられている。また、ＴＦＴは画素電極に印
加する電圧をスイッチングするものであり、共通配線５
は画素電極７とのあいだで静電容量を形成するものであ
る。
【００２１】このように、ガラス基板１上にゲートライ
ン２やソースライン３が配設された形態は従来のＴＦＴ
−ＬＣＤと同じであるが、本発明にかかわるＴＦＴ−Ｌ
ＣＤでは共通配線５が網目用配線９によって接続され
て、全体として網目状共通配線とされている。すなわ
ち、左右の画素に対して連続している従来の共通配線に
対して、本発明にかかわる網目状共通配線は縦横の網目
配線の交点がすべて接続されている。
ン２やソースライン３が配設された形態は従来のＴＦＴ
−ＬＣＤと同じであるが、本発明にかかわるＴＦＴ−Ｌ
ＣＤでは共通配線５が網目用配線９によって接続され
て、全体として網目状共通配線とされている。すなわ
ち、左右の画素に対して連続している従来の共通配線に
対して、本発明にかかわる網目状共通配線は縦横の網目
配線の交点がすべて接続されている。
【００２２】本実施の形態においては、網目状共通配線
は従来の、突起状に設けたつの部を有する共通配線５
と、網目用配線９と、コンタクトホール１０とによって
接続されて構成されている。すなわち、図２に示すよう
に、つの部８は従来のＴＦＴ−ＬＣＤと同様に共通配線
のうち、ソースラインとの交点である部分の両側すなわ
ち、ソースラインの両脇（左側および右側）に、共通配
線に直角な方向（下側）に突起状に共通配線が延長され
て、かつ、ソースラインに平行な部分が飛び出たかたち
となっている。このつの部８の幅は、７μｍ程度であ
り、長さは７０μｍ程度であり、つの部が共通配線に設
けられる位置は、ソースラインの両脇である。このう
ち、最も好ましい形状、位置は、ソースラインの電位変
化が画素電極部の液晶に伝わるのを防ぐためには、ソー
スラインに対して一定距離を隔てた両脇の位置とする必
要があり、開口率をかせぐためには、画素電極の容量が
確保されているという条件のもとでできるだけ細くする
必要がある。図２に示すように、網目用配線９は、つの
部８の先端部と該先端部に近接する次段の共通配線とを
橋わたしするように設けられる。したがって網目用配線
９の幅は、７μｍ程度であり、長さは３０μｍ程度であ
る。このうち、最も好ましい形状は、つの部のばあいと
同様、開口率をかせぐために共通配線とのコンタクトが
確保されている条件下でできるだけ小さいことが好まし
い。網目用配線９に用いられる材料としては、たとえ
ば、アルミニウムやクロムなどをあげることができ、ア
ルミニウムからなる単層膜、クロムからなる単層膜また
はアルミニウムの膜とクロムの膜とからなる２層膜とし
て形成することができ、アルミニウムの膜とクロムの膜
とからなる２層膜が配線抵抗が小さく、コンタクト性が
よい点で最も好ましい。コンタクトホール１０は、前記
つの部８の先端部と、該先端部に近接する次段の共通配
線とに、ゲート絶縁膜１１を貫通するようにして形成さ
れており、前記網目用配線９と、前記つの部８の先端部
と、次段の共通配線とを接続するものである。なお、ゲ
ート絶縁膜１１と網目用配線９とのあいだにアモルファ
スシリコン膜の膜が設けられているばあいは、コンタク
トホールは、アモルファスシリコンの膜とゲート絶縁膜
との両者を貫通して形成される。このようなコンタクト
ホールは、エッチングまたはレーザ光照射で形成するこ
とができ、エッチングのばあいはバッファッド・フッ酸
水溶液でウェットエッチして形成することができる。ま
た、レーザ光照射によっても形成することができる。こ
のうち、最も好ましい方法は、従来工程を応用できる点
でウェットエッチ法である。このようにして、網目用配
線９はコンタクトホール１０を通じて共通配線５と、つ
の部８に接続されている。
は従来の、突起状に設けたつの部を有する共通配線５
と、網目用配線９と、コンタクトホール１０とによって
接続されて構成されている。すなわち、図２に示すよう
に、つの部８は従来のＴＦＴ−ＬＣＤと同様に共通配線
のうち、ソースラインとの交点である部分の両側すなわ
ち、ソースラインの両脇（左側および右側）に、共通配
線に直角な方向（下側）に突起状に共通配線が延長され
て、かつ、ソースラインに平行な部分が飛び出たかたち
となっている。このつの部８の幅は、７μｍ程度であ
り、長さは７０μｍ程度であり、つの部が共通配線に設
けられる位置は、ソースラインの両脇である。このう
ち、最も好ましい形状、位置は、ソースラインの電位変
化が画素電極部の液晶に伝わるのを防ぐためには、ソー
スラインに対して一定距離を隔てた両脇の位置とする必
要があり、開口率をかせぐためには、画素電極の容量が
確保されているという条件のもとでできるだけ細くする
必要がある。図２に示すように、網目用配線９は、つの
部８の先端部と該先端部に近接する次段の共通配線とを
橋わたしするように設けられる。したがって網目用配線
９の幅は、７μｍ程度であり、長さは３０μｍ程度であ
る。このうち、最も好ましい形状は、つの部のばあいと
同様、開口率をかせぐために共通配線とのコンタクトが
確保されている条件下でできるだけ小さいことが好まし
い。網目用配線９に用いられる材料としては、たとえ
ば、アルミニウムやクロムなどをあげることができ、ア
ルミニウムからなる単層膜、クロムからなる単層膜また
はアルミニウムの膜とクロムの膜とからなる２層膜とし
て形成することができ、アルミニウムの膜とクロムの膜
とからなる２層膜が配線抵抗が小さく、コンタクト性が
よい点で最も好ましい。コンタクトホール１０は、前記
つの部８の先端部と、該先端部に近接する次段の共通配
線とに、ゲート絶縁膜１１を貫通するようにして形成さ
れており、前記網目用配線９と、前記つの部８の先端部
と、次段の共通配線とを接続するものである。なお、ゲ
ート絶縁膜１１と網目用配線９とのあいだにアモルファ
スシリコン膜の膜が設けられているばあいは、コンタク
トホールは、アモルファスシリコンの膜とゲート絶縁膜
との両者を貫通して形成される。このようなコンタクト
ホールは、エッチングまたはレーザ光照射で形成するこ
とができ、エッチングのばあいはバッファッド・フッ酸
水溶液でウェットエッチして形成することができる。ま
た、レーザ光照射によっても形成することができる。こ
のうち、最も好ましい方法は、従来工程を応用できる点
でウェットエッチ法である。このようにして、網目用配
線９はコンタクトホール１０を通じて共通配線５と、つ
の部８に接続されている。
【００２３】つぎに、このような本発明にかかわるＴＦ
Ｔ−ＬＣＤの網目状共通配線の形成方法を図３を参照し
ながら説明する。図３は、図２中に示したＡ−Ａ′線に
おけるＴＦＴ−ＬＣＤの断面構造を示した断面説明図で
あり、図１および図２に示した部分と同じ部分には同一
の符号を付して示した。
Ｔ−ＬＣＤの網目状共通配線の形成方法を図３を参照し
ながら説明する。図３は、図２中に示したＡ−Ａ′線に
おけるＴＦＴ−ＬＣＤの断面構造を示した断面説明図で
あり、図１および図２に示した部分と同じ部分には同一
の符号を付して示した。
【００２４】まず、ガラス基板上にゲートラインと、つ
の部を有する共通配線とを同時に形成する。ゲートライ
ンは、所定の複数本のゲートラインが一定間隔かつ互い
に平行に形成される。つぎに、つの部を有する共通配線
を形成する。このとき、共通配線のつの部は、のちに形
成するソースラインに平行かつソースラインと所定距離
隔てた近傍となるように形成される。
の部を有する共通配線とを同時に形成する。ゲートライ
ンは、所定の複数本のゲートラインが一定間隔かつ互い
に平行に形成される。つぎに、つの部を有する共通配線
を形成する。このとき、共通配線のつの部は、のちに形
成するソースラインに平行かつソースラインと所定距離
隔てた近傍となるように形成される。
【００２５】つぎに、前記ゲートラインおよび共通配線
ならびにガラス基板を覆って、ゲート絶縁膜を形成す
る。このとき、のちに網目用配線、ソースラインおよび
画素電極がそれぞれ形成されるゲート絶縁膜上の領域に
はアモルファスシリコン（ａ−Ｓｉ）の膜をそれぞれ個
別にまたは全部に形成することができる。このアモルフ
ァスシリコンの膜を形成するばあいの理由は、これらの
網目用配線、ソースラインおよび画素電極のそれぞれ
と、ゲート絶縁膜との密着性を向上させるためであり、
網目用配線などに用いられる材料の選択によってアモル
ファスシリコンの膜の要否が決まる。
ならびにガラス基板を覆って、ゲート絶縁膜を形成す
る。このとき、のちに網目用配線、ソースラインおよび
画素電極がそれぞれ形成されるゲート絶縁膜上の領域に
はアモルファスシリコン（ａ−Ｓｉ）の膜をそれぞれ個
別にまたは全部に形成することができる。このアモルフ
ァスシリコンの膜を形成するばあいの理由は、これらの
網目用配線、ソースラインおよび画素電極のそれぞれ
と、ゲート絶縁膜との密着性を向上させるためであり、
網目用配線などに用いられる材料の選択によってアモル
ファスシリコンの膜の要否が決まる。
【００２６】そののち、前記つの部の先端部の所望の位
置と、該先端部に近接する次段の共通配線の所望の位置
とにエッチングによってコンタクトホールを設け、前記
先端部に設けたコンタクトホールと、前記次段の共通配
線に設けたコンタクトホールとを接続するための網目用
配線を形成して網目状共通配線を形成する。つぎに、所
定の複数本のソースラインおよびドレイン電極を形成す
る。最後に画素電極を形成する。ソースラインおよび網
目用配線は、両者ともに、ゲート絶縁膜上に同時に形成
することができ、このばあいは、あらたに製造工程を設
ける必要がない。
置と、該先端部に近接する次段の共通配線の所望の位置
とにエッチングによってコンタクトホールを設け、前記
先端部に設けたコンタクトホールと、前記次段の共通配
線に設けたコンタクトホールとを接続するための網目用
配線を形成して網目状共通配線を形成する。つぎに、所
定の複数本のソースラインおよびドレイン電極を形成す
る。最後に画素電極を形成する。ソースラインおよび網
目用配線は、両者ともに、ゲート絶縁膜上に同時に形成
することができ、このばあいは、あらたに製造工程を設
ける必要がない。
【００２７】以上のように本発明により設けられた網目
用配線９は、表示領域内でも上下の共通配線と接続され
ており、共通配線が網目状に設けられているので、本発
明にかかわる液晶表示装置においては、たとえば図１の
Ａ、Ｂの２箇所で共通配線の断線が同時発生してもその
付近の電位は上下左右の隣接の画素とほとんど同じとな
るので、線欠陥が発生することはない。
用配線９は、表示領域内でも上下の共通配線と接続され
ており、共通配線が網目状に設けられているので、本発
明にかかわる液晶表示装置においては、たとえば図１の
Ａ、Ｂの２箇所で共通配線の断線が同時発生してもその
付近の電位は上下左右の隣接の画素とほとんど同じとな
るので、線欠陥が発生することはない。
【００２８】
【発明の効果】従来技術によるＴＦＴ−ＬＣＤのばあい
には共通配線の断線が発生して線欠陥が発生したばあ
い、この線欠陥の故にパネルが不良となってしまうが、
本発明にかかわるＴＦＴ−ＬＣＤでは共通配線の断線が
発生しても線欠陥が発生しないため、ＴＦＴ−ＬＣＤ製
造の歩留が著しく向上される。
には共通配線の断線が発生して線欠陥が発生したばあ
い、この線欠陥の故にパネルが不良となってしまうが、
本発明にかかわるＴＦＴ−ＬＣＤでは共通配線の断線が
発生しても線欠陥が発生しないため、ＴＦＴ−ＬＣＤ製
造の歩留が著しく向上される。
【図１】本発明にかかわるＴＦＴ−ＬＣＤにおける共通
配線の構成を示した平面説明図である。
配線の構成を示した平面説明図である。
【図２】本発明にかかわるＴＦＴ−ＬＣＤにおける画素
レベルでの共通配線の構成を示した平面説明図である。
レベルでの共通配線の構成を示した平面説明図である。
【図３】図２のＡ−Ａ′線断面における断面構造を示し
た断面説明図である。
た断面説明図である。
【図４】従来のＴＦＴ−ＬＣＤにおける共通配線の一構
成例を示した平面説明図である。
成例を示した平面説明図である。
【図５】従来のＴＦＴ−ＬＣＤにおける画素レベルでの
共通配線の構成を示した平面説明図である。
共通配線の構成を示した平面説明図である。
【図６】従来のＴＦＴ−ＬＣＤにおける共通配線の他の
構成例を示した平面説明図である。
構成例を示した平面説明図である。
１ ガラス基板 ２ ゲートライン ３ ソースライン ４ 表示領域 ５ 共通配線 ６ コモン信号入力用パッド ７ 画素電極 ８ つの部 ９ 網目用配線 １０ コンタクトホール １１ ゲート絶縁膜
Claims (7)
- 【請求項１】 ガラス基板上に配列された画素電極と、
該画素電極に印加する電圧をスイッチングする薄膜トラ
ンジスタと、前記画素電極とのあいだで静電容量を形成
するための共通配線とを有する液晶表示装置であって、
前記共通配線が、行方向および列方向の両方向において
互いに接続された網目状共通配線である液晶表示装置。 - 【請求項２】 前記網目状共通配線が、前記共通配線に
突起状に設けたつの部、網目用配線、およびコンタクト
ホールによって形成されてなる請求項１記載の液晶表示
装置。 - 【請求項３】 前記網目用配線がアルミニウムからなる
単層膜、クロムからなる単層膜およびアルミニウムから
なる膜とクロムからなる膜との２層膜のうちのいずれか
の膜である請求項２記載の液晶表示装置。 - 【請求項４】 請求項１記載の液晶表示装置の製法であ
って、該製法が ａ）ガラス基板上につの部を有する共通配線とゲートラ
インとを形成する工程、 ｂ）前記共通配線、前記ゲートラインおよびガラス基板
を覆って、ゲート絶縁膜を形成する工程、 ｃ）前記つの部の先端部と、該先端部に近接する次段の
共通配線とにコンタクトホールを設ける工程、 ｄ）前記先端部に設けたコンタクトホールと、前記次段
の共通配線に設けたコンタクトホールとを接続する網目
用配線を形成して網目状共通配線を形成する工程、 ｅ）前記ゲート絶縁膜上にソースラインを形成する工
程、および ｆ）画素電極を形成する工程からなる製法。 - 【請求項５】 前記ｄ）工程およびｅ）工程において、
前記ゲート絶縁膜の上に、前記網目用配線と同時にソー
スラインを形成する請求項４記載の製法。 - 【請求項６】 前記コンタクトホールをエッチングによ
って形成する請求項４記載の製法。 - 【請求項７】 前記コンタクトホールをレーザ光照射に
よって形成する請求項４記載の製法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080497A JPH10239699A (ja) | 1997-02-25 | 1997-02-25 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4080497A JPH10239699A (ja) | 1997-02-25 | 1997-02-25 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10239699A true JPH10239699A (ja) | 1998-09-11 |
Family
ID=12590835
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4080497A Pending JPH10239699A (ja) | 1997-02-25 | 1997-02-25 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10239699A (ja) |
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281690A (ja) * | 2000-03-31 | 2001-10-10 | Fujitsu Ltd | 液晶表示装置及びその修復方法 |
| JP2003043948A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2003069085A (ja) * | 2001-08-27 | 2003-03-07 | Sony Corp | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
| JP2004145266A (ja) * | 2002-07-11 | 2004-05-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2005084216A (ja) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | 表示装置 |
| JP2007079568A (ja) * | 2005-09-15 | 2007-03-29 | Samsung Electronics Co Ltd | 液晶表示装置 |
| JP2008046625A (ja) * | 2006-08-16 | 2008-02-28 | Samsung Electronics Co Ltd | 液晶表示装置 |
| KR100867750B1 (ko) * | 2002-09-27 | 2008-11-10 | 삼성전자주식회사 | 액정 표시 장치 |
| JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| WO2010134439A1 (ja) * | 2009-05-21 | 2010-11-25 | シャープ株式会社 | 液晶パネル |
| JP2011034090A (ja) * | 2000-05-12 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US7990484B2 (en) | 2001-09-26 | 2011-08-02 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| EP2392963A1 (en) * | 2009-01-27 | 2011-12-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2012133367A (ja) * | 2010-12-22 | 2012-07-12 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ基板及びその製造方法 |
| US8446348B2 (en) | 2003-06-13 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8477085B2 (en) | 2006-12-15 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| KR101349345B1 (ko) * | 2005-12-19 | 2014-01-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| US8953111B2 (en) | 2010-06-29 | 2015-02-10 | Au Optronics Corporation | Pixel array |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| JP2015049516A (ja) * | 2013-09-03 | 2015-03-16 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 液晶表示装置 |
| US9140948B2 (en) | 2006-08-16 | 2015-09-22 | Samsung Display Co., Ltd. | Liquid crystal display panel having a light blocking electrode |
| US9229257B2 (en) | 2012-08-22 | 2016-01-05 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US9235090B2 (en) | 2005-12-05 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9761613B2 (en) | 2010-12-22 | 2017-09-12 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
-
1997
- 1997-02-25 JP JP4080497A patent/JPH10239699A/ja active Pending
Cited By (75)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281690A (ja) * | 2000-03-31 | 2001-10-10 | Fujitsu Ltd | 液晶表示装置及びその修復方法 |
| US9536468B2 (en) | 2000-05-12 | 2017-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2015034992A (ja) * | 2000-05-12 | 2015-02-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US8125415B2 (en) | 2000-05-12 | 2012-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2016027427A (ja) * | 2000-05-12 | 2016-02-18 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2017021362A (ja) * | 2000-05-12 | 2017-01-26 | 株式会社半導体エネルギー研究所 | 表示装置 |
| JP2015207009A (ja) * | 2000-05-12 | 2015-11-19 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US9013377B2 (en) | 2000-05-12 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2018025806A (ja) * | 2000-05-12 | 2018-02-15 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US10867557B2 (en) | 2000-05-12 | 2020-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2012078841A (ja) * | 2000-05-12 | 2012-04-19 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2014067056A (ja) * | 2000-05-12 | 2014-04-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8610645B2 (en) | 2000-05-12 | 2013-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2011034090A (ja) * | 2000-05-12 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2018151653A (ja) * | 2000-05-12 | 2018-09-27 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| US9514670B2 (en) | 2000-05-12 | 2016-12-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10354589B2 (en) | 2000-05-12 | 2019-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2003043948A (ja) * | 2001-07-27 | 2003-02-14 | Sanyo Electric Co Ltd | アクティブマトリクス型表示装置 |
| JP2003069085A (ja) * | 2001-08-27 | 2003-03-07 | Sony Corp | 多層配線構造又は電極取り出し構造、電気回路装置、及びこれらの製造方法 |
| US7990484B2 (en) | 2001-09-26 | 2011-08-02 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| US8040446B2 (en) | 2001-09-26 | 2011-10-18 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| JP2009145908A (ja) * | 2001-09-26 | 2009-07-02 | Samsung Electronics Co Ltd | 薄膜トランジスタ基板及びその製造方法と液晶表示装置 |
| US7868953B2 (en) | 2001-09-26 | 2011-01-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panel for liquid crystal display and method for manufacturing the same |
| JP4657587B2 (ja) * | 2002-07-11 | 2011-03-23 | 三星電子株式会社 | 薄膜トランジスタ表示板 |
| JP2004145266A (ja) * | 2002-07-11 | 2004-05-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| KR100867750B1 (ko) * | 2002-09-27 | 2008-11-10 | 삼성전자주식회사 | 액정 표시 장치 |
| US8749461B2 (en) | 2003-06-13 | 2014-06-10 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9030389B2 (en) | 2003-06-13 | 2015-05-12 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8446348B2 (en) | 2003-06-13 | 2013-05-21 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9276018B2 (en) | 2003-06-13 | 2016-03-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US9905582B2 (en) | 2003-06-13 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2005084216A (ja) * | 2003-09-05 | 2005-03-31 | Sanyo Electric Co Ltd | 表示装置 |
| TWI396023B (zh) * | 2005-09-15 | 2013-05-11 | Samsung Display Co Ltd | 液晶顯示器 |
| JP2007079568A (ja) * | 2005-09-15 | 2007-03-29 | Samsung Electronics Co Ltd | 液晶表示装置 |
| USRE47431E1 (en) | 2005-09-15 | 2019-06-11 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE45187E1 (en) | 2005-09-15 | 2014-10-14 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE44181E1 (en) | 2005-09-15 | 2013-04-30 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| USRE46035E1 (en) | 2005-09-15 | 2016-06-21 | Samsung Display Co., Ltd. | Liquid crystal display having a reduced number of data driving circuit chips |
| US9904127B2 (en) | 2005-12-05 | 2018-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10054830B2 (en) | 2005-12-05 | 2018-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11899329B2 (en) | 2005-12-05 | 2024-02-13 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11592719B2 (en) | 2005-12-05 | 2023-02-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10539847B2 (en) | 2005-12-05 | 2020-01-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9316881B2 (en) | 2005-12-05 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9823526B2 (en) | 2005-12-05 | 2017-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US10324347B1 (en) | 2005-12-05 | 2019-06-18 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11126053B2 (en) | 2005-12-05 | 2021-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US9235090B2 (en) | 2005-12-05 | 2016-01-12 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US11048135B2 (en) | 2005-12-05 | 2021-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| KR101349345B1 (ko) * | 2005-12-19 | 2014-01-10 | 엘지디스플레이 주식회사 | 횡전계형 액정표시장치 |
| JP2008046625A (ja) * | 2006-08-16 | 2008-02-28 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US9140948B2 (en) | 2006-08-16 | 2015-09-22 | Samsung Display Co., Ltd. | Liquid crystal display panel having a light blocking electrode |
| US8400599B2 (en) | 2006-08-16 | 2013-03-19 | Samsung Display Co., Ltd. | Liquid crystal display panel having a light blocking electrode |
| US8976331B2 (en) | 2006-11-03 | 2015-03-10 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9164344B2 (en) | 2006-11-03 | 2015-10-20 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US9268187B2 (en) | 2006-11-03 | 2016-02-23 | Samsung Display Co., Ltd. | Liquid crystal display device and method of repairing bad pixels therein |
| US8477085B2 (en) | 2006-12-15 | 2013-07-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
| JP2009180981A (ja) * | 2008-01-31 | 2009-08-13 | Mitsubishi Electric Corp | アクティブマトリックス基板及びその製造方法 |
| JP2009009148A (ja) * | 2008-08-21 | 2009-01-15 | Seiko Epson Corp | 電気光学装置及び電子機器 |
| US8493304B2 (en) | 2009-01-27 | 2013-07-23 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP2392963A1 (en) * | 2009-01-27 | 2011-12-07 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| EP2392963A4 (en) * | 2009-01-27 | 2012-07-04 | Sharp Kk | LIQUID CRYSTAL DISPLAY DEVICE |
| JP2013250572A (ja) * | 2009-05-21 | 2013-12-12 | Sharp Corp | 液晶パネル |
| JP5335902B2 (ja) * | 2009-05-21 | 2013-11-06 | シャープ株式会社 | 液晶パネル |
| US8854562B2 (en) | 2009-05-21 | 2014-10-07 | Sharp Kabushiki Kaisha | Liquid crystal panel |
| JP2014232332A (ja) * | 2009-05-21 | 2014-12-11 | シャープ株式会社 | 液晶パネル |
| WO2010134439A1 (ja) * | 2009-05-21 | 2010-11-25 | シャープ株式会社 | 液晶パネル |
| US9389474B2 (en) | 2009-05-21 | 2016-07-12 | Sharp Kabushiki Kaisha | Liquid crystal panel |
| US8953111B2 (en) | 2010-06-29 | 2015-02-10 | Au Optronics Corporation | Pixel array |
| US9761613B2 (en) | 2010-12-22 | 2017-09-12 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT array substrate and manufacturing method thereof |
| JP2012133367A (ja) * | 2010-12-22 | 2012-07-12 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ基板及びその製造方法 |
| US9841623B2 (en) | 2012-08-22 | 2017-12-12 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US9229257B2 (en) | 2012-08-22 | 2016-01-05 | Samsung Display Co., Ltd. | Liquid crystal display and manufacturing method thereof |
| US10663813B2 (en) | 2013-09-03 | 2020-05-26 | Samsung Display Co., Ltd. | Liquid crystal display |
| JP2015049516A (ja) * | 2013-09-03 | 2015-03-16 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10239699A (ja) | 液晶表示装置 | |
| KR100241487B1 (ko) | 액티브 매트릭스형 액정 표시 장치 및 화소 결함 수정 방법 | |
| KR100520381B1 (ko) | 프린지 필드 구동 액정표시장치 | |
| US8355091B2 (en) | Array substrate and method for repairing broken line of liquid crystal display | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| US8134155B2 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| US6825911B2 (en) | Array testing system on array substrate having multiple cells | |
| WO2012070498A1 (ja) | 表示装置及びテレビ受信装置 | |
| KR970066697A (ko) | 액티브 매트릭스형 액정 디스플레이 장치 및 그의 제조 방법 | |
| KR100474003B1 (ko) | 액정표시장치 | |
| CN111221192B (zh) | 显示面板及其制造方法 | |
| JPH10232412A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP2002091341A (ja) | 電気光学装置及び電子機器 | |
| JP2000081640A (ja) | 液晶表示装置及びその修復方法 | |
| KR100919192B1 (ko) | 리페어 배선을 포함하는 액정표시장치와 그 제조방법 | |
| KR100493380B1 (ko) | 액정표시장치의 제조방법 | |
| KR20070080143A (ko) | 액정표시장치 | |
| JP2002090775A (ja) | マトリクスアレイ基板 | |
| KR100614322B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR100520375B1 (ko) | 액정 표시 장치 | |
| KR100569271B1 (ko) | 박막 트랜지스터 액정표시장치 | |
| JP3462792B2 (ja) | 液晶表示装置 | |
| JP3418684B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100488923B1 (ko) | 액정표시소자 | |
| KR0154794B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조방법 |