JP2014232332A - 液晶パネル - Google Patents

Abstract

【課題】狭額縁化に適した液晶パネルを提供すること【解決手段】この液晶パネル（１０）は、行及び列を有するマトリクス状に複数の画素が配置されている。液晶パネル（１０）の行方向には、補助容量配線としての複数のＣｓバスライン（４３ｃ）が配線されている。また、画素領域（１０ａ）には複数の枝配線（３１０）を列方向に配線している。そして、当該枝配線（３１０）を、Ｃｓバスライン（４３ｃ）に接続し、当該枝配線（３１０）からＣｓバスライン（４３ｃ）を通じて補助容量に制御信号を送るように構成している。そして、列方向の縁部には横幹配線（３２０）が配置されている。【選択図】図１４

Description

本発明は、行及び列を有するマトリクス状に複数の画素が配置された液晶パネルに関する。なお、本願は、２００９年５月２１日に出願された日本国特許出願２００９−１２３６３０号を基礎として、パリ条約又は移行する国における法規に基づく優先権を主張するものである。当該基礎出願の内容は、本願中に参照として組み込まれている。

かかる液晶パネルとして、本発明者は、例えば、ＷＯ２００６／０９８４４９（国際公開第０６／０９８４４９号パンフレット（特許文献１））などにおいて、いわゆるマルチ画素駆動（「面積階調表示」、「面積階調駆動」又は「マルチ画素表示」などとも呼ばれる。）技術を提案している。

かかる液晶パネルには、行及び列を有するマトリクス状に複数の画素が配置されている。当該技術では、１つの画素内に、液晶層に印加される実効電圧を異ならせる２つの副画素が設けられている。そして、当該副画素毎に、異なる補助容量が設けられている。当該補助容量には、振動電圧が付与される。かかるマルチ画素駆動では、補助容量に供給する電圧の極性を反転させることによって、副画素毎に明暗をつけている。

この場合、各副画素の補助容量は、例えば、行方向に配線された複数の補助容量配線（「Ｃｓバスライン」などとも呼ばれる。）に接続されている。当該補助容量配線は、行方向の両側に配線された幹配線（「Ｃｓ幹線」などとも呼ばれる。）に接続されている。そして、幹配線、補助容量配線を通して、補助容量に制御信号が送られている。

また、同公報には、上記の補助容量の制御信号について、電気的な抵抗等により、波形なまり（波形なまり：waveform rounding (rounding of waveforms)が生じることが記載されている（例えば、ＷＯ２００６／０９８４４９、段落０１２０〜０１２１）。かかる波形なまりが生じる問題について、同公報では、補助容量配線に付与する制御信号の振動周期を長くすることによって改善することが開示されている。

国際公開第０６／０９８４４９号パンフレット

ところで、ＴＶ用のディスプレイなどの用途において、液晶表示装置は大画面化が進んでいる。大画面化が進むと上述した補助容量への配線経路は長くなる。このため、上述した波形なまりの現象も生じ易い。また、かかるＴＶ用のディスプレイなどの用途では、パネル前面は額縁状のフレームで囲まれている。同じ画面サイズでも、ディスプレイの幅をより小さくするため、額縁状のフレームの幅を狭くすることが求められている（狭額縁化の要請）。上述した波形なまりの現象を低減させる１つの方法としては、液晶パネルの行方向両側に設けられた幹配線を太くして、幹配線の抵抗を小さくすることが挙げられる。しかし、幹配線を太くすることは、かかる狭額縁化の要請に反する。狭額縁化の要請に対応するために、幹配線を細くすると、補助容量への配線経路における抵抗が高くなり、波形なまりの現象が生じ易くなる。そこで、本発明は、かかる液晶表示装置の補助容量に制御信号を送る配線について、今までにない構造を提案する。

本発明に係る液晶パネルは、行及び列を有するマトリクス状に複数の画素が配置されている。各画素には補助容量が設けられている。また、行方向には、当該行方向に配置された各補助容量に接続された複数の補助容量配線が配線されている。また、複数の画素が配置された画素領域には、複数の枝配線が列方向に配線されている。そして、枝配線は制御信号供給部に接続され、枝配線から補助容量配線を通じて補助容量に制御信号が送られる。この液晶パネルによれば、行方向の両側縁部に幹配線を設ける必要が必ずしもなく、幹配線を設ける場合でも、幹配線を細くすることができる。これにより、液晶パネルの行方向両側縁部の省スペース化（狭額縁化）を図ることができる。また、枝配線は画素領域に複数設けることができる。このため、各補助容量までの配線経路を短くできるとともに、補助容量までの配線経路の抵抗を低く抑えることができる。これにより、補助容量の制御信号の「波形なまり」を改善できる。なお、ここで「枝配線」は、本明細書の記載を基に定義される。

この場合、液晶パネルは、行方向の少なくとも一方の縁部に、補助容量配線が接続された複数の幹配線が配線されていてもよい。この場合、幹配線は制御信号供給部に接続されており、幹配線から補助容量配線を通じて補助容量に制御信号が送られるように構成されているとよい。また、液晶パネルは、列方向の縁部に枝配線が接続された複数の横幹配線を備えていてもよい。

また、複数の枝配線は、複数のグループに分けられており、同一のグループに属する枝配線に同じ制御信号が送られるように制御信号供給部に接続されていてもよい。この場合、複数の補助容量配線は、それぞれ１つのグループに属する枝配線に接続されているとよい。また、この場合、行方向の少なくとも一方の縁部に配線された複数の幹配線を備えていてもよい。補助容量配線は、前記複数の幹配線のうち１本の幹配線に接続され、当該幹配線には、制御信号供給部によって、当該補助容量配線が接続された１つのグループに属する枝配線に送られる制御信号と同じ制御信号が送られるように構成するとよい。さらに、列方向の縁部に配線された複数の横幹配線を備えていてもよい。この場合、１つのグループに属する枝配線は、他のグループの枝配線が接続される横幹配線とは異なる１本の横幹配線に接続されているとよい。

また、各画素には、それぞれ同様に枝配線が配線されていてもよい。例えば、各画素にそれぞれＲＧＢのサブ画素がある場合、枝配線はＲＧＢのサブ画素のうちＲのサブ画素を通るように配線されていてもよい。また、枝配線はＲＧＢのサブ画素のうちＧのサブ画素を通るように配線されていてもよい。また、枝配線はＲＧＢのサブ画素のうちＢのサブ画素を通るように配線されていてもよい。

液晶パネルは、液晶層と、液晶層を挟む一対の基板と、一対の基板のうち一方の基板に形成された対向電極と、対向電極に対向して、他方の基板に形成された画素電極とを備えていてもよい。この場合、信号電圧変化の方向が逆で変化量が同一の一対の制御信号が供給される２本の枝配線を、画素電極が形成された領域を通るように配線してもよい。これにより、枝配線と画素電極との間に形成される容量（容量性カップリング：capacitive coupling）の影響が、当該２本の枝配線によって相殺され、枝配線と画素電極との間に形成される容量による影響を低減できる。

また、画素の画素電極が形成された領域を通るように、複数の枝配線が配線されている場合には、枝配線と画素電極との間に形成される容量（容量性カップリング）を等しくしてもよい。これにより、当該複数の枝配線に信号電圧変化の方向が逆で変化量が同一の一対の制御信号が供給された場合に、枝配線と画素電極との間に形成される容量（容量性カップリング）の影響が相殺される効果が大きい。また、各枝配線と画素電極との間に形成される複数の容量の最大値が、最小値の２倍以下であってもよい。この場合でも、当該複数の枝配線に信号電圧変化の方向が逆で変化量が同一の一対の制御信号が供給された場合に、枝配線と画素電極との間に形成される容量（容量性カップリング）の影響が相殺され、枝配線と画素電極との間に形成される容量（容量性カップリング）の影響が低減される。なお、より好ましくは、複数の容量の最大値が、最小値の１．５倍以下であるとよい。

また、画素の画素電極が形成された領域を通るように、複数の枝配線が配線されている場合において、各枝配線は画素電極に重なる投影面積を等しくしてもよい。例えば、画素電極が形成された基板の平面図において、枝配線と画素電極とが重なる面積が、当該複数の枝配線において等しいとよい。これにより、信号電圧変化の方向が逆で変化量が同一の、一対の制御信号が、当該複数の枝配線に供給された場合に、枝配線と画素電極との間に形成される容量（容量性カップリング）の影響が相殺される効果が大きい。また、画素の画素電極が形成された領域を通るように、複数の枝配線が配線されており、各枝配線が画素電極に重なる投影面積の最大値が、最小値の２倍以下であってもよい。この場合でも、信号電圧変化の方向が逆で変化量が同一の、一対の制御信号が、当該複数の枝配線に供給された場合に、枝配線と画素電極との間に形成される容量（容量性カップリング）の影響が相殺され、枝配線と画素電極との間に形成される容量（容量性カップリング）の影響が低減される。なお、より好ましくは、各枝配線が画素電極に重なる投影面積の最大値が、最小値の１．５倍以下であるとよい。

また、他の形態として、枝配線は、画素の画素電極が形成された領域を通るように配線されており、対向電極と画素電極とで形成される容量をＣｌｃとし、補助容量の容量をＣｓとし、枝配線と画素電極との間に形成される容量をＣｘとした場合に、Ｃｘ／（Ｃｌｃ＋Ｃｓ＋Ｃｘ）≦０．２になるように構成されていてもよい。この場合、表示品位上の問題が生じない程度に、枝配線と画素電極との間に形成される容量による影響を相対的に小さくできる。なお、画素の画素電極が形成された領域を通るように、複数の枝配線が配線されている場合には、各枝配線と画素電極との間に形成される容量Ｃｘが、それぞれＣｘ／（Ｃｌｃ＋Ｃｓ＋Ｃｘ）≦０．２になるように構成されているとよい。

また、画素電極間に隙間が形成されており、枝配線は、前記画素電極間の隙間を通るように配線されていてもよい。この場合、容量性カップリングの発生を抑制できる。

また、各画素は、輝度レベルが異なる副画素を有していてもよい。この場合、当該輝度レベルが異なる副画素は、それぞれ異なる補助容量配線に接続された補助容量を備えているとよい。そして、輝度レベルが異なる副画素に設けられた補助容量には、信号電圧変化の方向が逆で変化量が同一の一対の制御信号が、異なる補助容量配線を通じて送られるとよい。

液晶表示装置の縦断面図。 液晶パネルのアレイ基板を示す平面図。 液晶パネルのカラーフィルタ基板を示す平面図。 液晶パネルのサブ画素を示す平面図。 液晶パネルのサブ画素の回路構成を示す図。 液晶パネルの補助容量配線の配線構造を示す図。 液晶パネルの制御ブロック図。 液晶パネルのサブ画素の回路構成を示す図。 画素電極の電荷の変化を示す図。 画素電極の電荷の変化を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 制御信号に生じる波形なまりを示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す平面図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの等価回路を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの等価回路を示す図。 本発明の一実施形態に係る液晶パネルの等価回路を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 本発明の一実施形態に係る液晶パネルの回路構成を示す図。 補助容量配線に生じるリップルを示す図。

以下、本発明の一実施形態に係る液晶パネルを図面に基づいて説明する。

この液晶パネル１０は、図１３に示すように、行方向に複数のＣｓバスライン４３ｃ（補助容量配線）が配線された画素領域１０ａに、複数の枝配線３１０を列方向に配線している。そして、当該枝配線３１０を、Ｃｓバスライン４３ｃに接続し、当該枝配線３１０からＣｓバスライン４３ｃを通じて補助容量に制御信号を送るように構成している。このように枝配線３１０からＣｓバスライン４３ｃを通じて補助容量Ｃｓに制御信号ｃを送る配線経路を複数形成することによって、補助容量Ｃｓに制御信号ｃを送る配線経路の抵抗を小さくし、補助容量Ｃｓに送られる制御信号ｃの「波形なまり」を小さく抑えている。また、かかる液晶パネル１０によれば、液晶表示装置の狭額縁化を図ることができる。以下、かかる液晶パネル１０を詳細に説明する。

ここでは、先ず、枝配線３１０が形成されていない液晶パネル１０（図１１参照）を備えた液晶表示装置の構造を概略的に説明し、Ｃｓバスライン４３ｃ（補助容量配線）に生じる「波形なまり」を説明する。その後、枝配線３１０が形成された液晶表示装置（図１３参照）を説明し、どのように「波形なまり」が改善され、狭額縁化が図られるかを説明する。なお、液晶表示装置の構成については一例を示すに過ぎず、液晶表示装置の具体的構成は以下の実施形態に限定されない。また、図面は、実際の製品の構成を必ずしも反映しない。また、実質的に同じ作用を奏する部材や部位には適宜に同じ符号を付している。また、同一の符号に添えた括弧内の数字や文字は、同じ作用を奏する部材や部位が複数存在する場合に、当該部材や部位を区別するのに用いている。

図１は、液晶表示装置１００の断面構成を模式的に示している。この液晶表示装置１００は、図１に示すように、液晶パネル１０と、バックライト２０とを備えている。液晶パネル１０は、概して、全体として矩形の形状を有しており、一対の透光性基板１１及び１２（ガラス基板）で構成されている。この実施形態では、両基板１１及び１２のうち、表側はカラーフィルタ基板１１（ＣＦ基板）であり、裏側がアレイ基板１２（ＴＦＴ基板）である。

この実施形態では、図１に示すように、カラーフィルタ基板１１とアレイ基板１２は、それぞれ画素領域１０ａを有している。ここで、画素領域１０ａは、画素が形成されている領域であり、表示領域ともいう。カラーフィルタ基板１１及びアレイ基板１２は、互いに対向して配置されている。カラーフィルタ基板１１とアレイ基板１２の間には、画素領域１０ａの周囲（外周縁部）を周方向に囲むように、シール材１５が設けられている。

カラーフィルタ基板１１とアレイ基板１２の間には液晶層１３が設けられている。液晶層１３は、液晶分子を含む液晶材料が封入されている。かかる液晶材料は、カラーフィルタ基板１１及びアレイ基板１２の間の電界印加に伴って液晶分子の配向方向が操作され、光学特性が変化する。シール材１５はかかる液晶層１３の液晶材料を封止している。

以下、アレイ基板１２とカラーフィルタ基板１１を順に説明する。図２及び図３は液晶パネル１０の画素領域１０ａを拡大した図である。このうち図２はアレイ基板１２の画素領域部分の平面図を示し、図３はカラーフィルタ基板１１の画素領域部分の平面図を示している。図２及び図３中の破線Ａで囲まれた領域は、この液晶パネル１０の１画素を構成する領域を示している。この液晶パネル１０には、図２及び図３に示す画素Ａが行及び列を有するマトリクス状に配列されている。また、図４は、画素Ａに構成される１つのサブ画素Ａ_Rを拡大した平面図である。また、図５は、画素Ａに構成されるサブ画素Ａ_R、Ａ_G、Ａ_Bに構成される回路図である。なお、図５は、液晶パネル１０のうちｉ行ｊ列（ｉ，ｊ）に位置する１つのサブ画素の回路構成を示している。

この実施形態では、アレイ基板１２は、図２及び図４に示すように、ガラス基板の表側（液晶層１３側）に、画素電極４２ａ、４２ｂ、バスライン４３ａ〜４３ｃ（bus line）、配向膜４６（垂直配向膜）、薄膜トランジスタ４７ａ、４７ｂ（ＴＦＴ：thin film transistor）が形成されている。画素電極４２ａ、４２ｂは透明導電材料であるＩＴＯ（indium tin oxide：酸化インジウムスズ）からなる。これらの画素電極４２ａ、４２ｂには画像に応じた電圧がバスライン４３ａ〜４３ｃ及び薄膜トランジスタ４７ａ、４７ｂ（図２参照）を介して所定のタイミングで供給される。画素電極４２ａ、４２ｂ及びバスライン４３ａ〜４３ｃ（図２参照）は絶縁層を介在させて配線されている。さらに、アレイ基板１２には、ポリイミド等からなる配向膜４６が形成されている。この配向膜４６の表面には、電圧を印加していないときの液晶分子の配向方向を決定するために、配向処理が施されている。また、この実施形態では、アレイ基板１２は、補助容量Ｃｓを備えている。かかる補助容量Ｃｓの構造は後で詳述する。

また、カラーフィルタ基板１１は、図３に示すように、ガラス基板の裏側（液晶層１３側）にブラックマトリクス５２、カラーフィルタ５３、対向電極５５及び配向膜５６（垂直配向膜）が形成されている。ブラックマトリクス５２は、画素間の領域を光が透過しないようにするため、Ｃｒ（クロム）等の金属により形成されている。カラーフィルタ５３には赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色がある。図２及び図３に示すように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のカラーフィルタは、アレイ基板１２のＲ・Ｇ・Ｂの画素電極４２ａ、４２ｂにそれぞれ対向している。ブラックマトリクス５２及びカラーフィルタ５３の下側（アレイ基板１２に対向する側）にはＩＴＯ（indium tin oxide）からなる対向電極５５が形成されている。また、対向電極５５の下側には配向膜（図示省略）が形成されている。この配向膜（図示省略）の表面にも配向処理が施されている。

カラーフィルタ基板１１とアレイ基板１２の間には、さらに球形又は円柱形のスペーサ（図示省略）が挟まれている。スペーサは、例えば、プラスチックやガラスなどにより形成されている。カラーフィルタ基板１１とアレイ基板１２とのギャップは、上述したシール材１５及びスペーサによって保持され、液晶層１３の間隔が維持されている。

また、図１に示すように、カラーフィルタ基板１１の表面側及びアレイ基板１２の裏面側にはそれぞれ偏光板１７、１８が貼り付けられている。この実施形態では、上述したように配向膜４６、５６が垂直配向膜で構成された液晶パネル（いわゆる垂直配向モードの液晶パネル）が構成されている。かかる垂直配向モードの液晶パネルでは、２枚の偏光板１７、１８の偏向軸は互いに直交する。また、この実施形態では、図１に示すように、液晶パネル１０の表側には、ベゼル３０が装着されている。これに対して、液晶パネル１０の裏側には、フレーム３２が装着されている。ベゼル３０とフレーム３２は、液晶パネル１０を支持する。さらに、フレーム３２は、液晶パネル１０の画素領域１０ａに相当する部分の周りを支持している。液晶パネル１０の画素領域１０ａに相当する部分では、フレーム３２は開口している。この液晶表示装置１００のバックライト２０は、かかる液晶パネル１０の裏側に装着されている。

バックライト２０は、図１に示すように、液晶パネル１０の裏側（図１中の右側）に配置された外部光源である。この実施形態では、バックライト２０は、複数の光源２２（例えば、冷陰極管や発光ダイオード（ＬＥＤ）など）と、バックライトシャーシ２４とを備えている。バックライトシャーシ２４は、表側（液晶パネル１０側）に向けて開口した箱形形状を有している。バックライトシャーシ２４内には、複数の光源２２が配置されている。バックライトシャーシ２４の開口には、複数枚の光学シート２６が積層されて配置されている。

光学シート２６は、例えば、裏側から順に、拡散板、拡散シート、レンズシート、及び輝度上昇シートを有している。バックライトシャーシ２４は、上述した液晶パネル１０に光源２２を向けた状態で、フレーム３２の裏側に装着されている。この際、光学シート２６は、液晶パネル１０のフレーム３２の裏面とバックライトシャーシ２４の表面とに挟まれる。また、液晶表示装置１００は、図１に示すように、制御部２００を備えている。制御部２００は、表示する画像や映像に応じて、バックライト２０の輝度（明るさ）を調整する回路（例えば、冷陰極管インバータ回路などの調光回路）を備えている。かかる制御部２００は、例えば、光源２２に投入する電力を調整して、バックライト２０の明るさを調整する。

この液晶パネル１０は、カラーフィルタ基板１１とアレイ基板１２に制御された電圧を印加される。これにより、液晶パネル１０の液晶層１３中の液晶分子が操作される。かかる液晶パネル１０では、画素Ａ毎（より詳しくは、ＲＧＢで規定されるサブ画素Ａ_R、Ａ_G、Ａ_B毎）に、液晶層１３中の液晶分子が操作される。これにより、画素Ａ毎（より詳しくは、ＲＧＢで規定されるサブ画素Ａ_R、Ａ_G、Ａ_B毎）に、バックライト２０の光を遮断又は通過させ、さらに光の透過率が変えられる。さらに、液晶表示装置１００は、バックライト２０の輝度等も制御しつつ所望の画像を表示させる。なお、この実施形態では、図２に示すように、液晶表示装置１００は、ＲＧＢで規定されるサブ画素Ａ_R、Ａ_G、Ａ_Bは、それぞれさらに２つの副画素Ｐａ、Ｐｂに分割されている。

以下に、液晶パネル１０の駆動回路を説明する。

アレイ基板１２において、図５に示すように、バスライン４３ａは、薄膜トランジスタ４７ａ、４７ｂのソース電極１２１に制御信号（データ信号）を送るソースバスライン（データ信号線）である。また、バスライン４３ｂは、薄膜トランジスタ４７ａ、４７ｂのゲート電極１２２に制御信号（走査信号）を送るゲートバスライン（走査信号線）である。また、バスライン４３ｃは、補助容量Ｃｓに制御信号を送るバスライン（Ｃｓバスライン、補助容量配線）である。

この実施形態では、ソースバスライン４３ａは、図２に示すように、液晶パネル１０の列方向に沿って配線されている。また、ソースバスライン４３ａは、ＲＧＢで規定される各サブ画素Ａ_R、Ａ_G、Ａ_Bの横を、それぞれ縦断するように配置されている。また、この実施形態では、ゲートバスライン４３ｂは、液晶パネル１０の行方向に沿って配線されている。ゲートバスライン４３ｂは、各サブ画素Ａ_R、Ａ_G、Ａ_Bの中央部分を横断するように配置されている。また、Ｃｓバスライン４３ｃは、液晶パネル１０の行方向に沿って配線されている。Ｃｓバスライン４３ｃは、各サブ画素Ａ_R、Ａ_G、Ａ_Bの列方向の間隙を横断するように配置されている。ソースバスライン４３ａは、ソースドライバ７１に接続されている。また、ゲートバスライン４３ｂは、ゲートドライバ７２に接続されている。また、Ｃｓバスライン４３ｃは、液晶パネル１０の行方向の両側に配線された幹配線群１８０（図５、図６参照）に接続されている。

この実施形態では、各サブ画素Ａ_R、Ａ_G、Ａ_Bは、図４及び図５に示すように、ソースバスライン４３ａとゲートバスライン４３ｂとの交差部分に、薄膜トランジスタ４７ａ、４７ｂ（ＴＦＴ）が配設されている。薄膜トランジスタ４７ａ、４７ｂは、ソース電極１２１と、ゲート電極１２２と、ドレイン電極１２３ａ、１２３ｂとを備えている。この実施形態では、ソース電極１２１は、ソースバスライン４３ａから薄膜トランジスタ４７ａ、４７ｂの配設位置に延びている。このソース電極１２１は、上下の薄膜トランジスタ４７ａ、４７ｂで共通している。ゲート電極１２２は、ゲートバスライン４３ｂに設けられている。ドレイン電極１２３ａ、１２３ｂは、それぞれ上下の副画素４２ａ、４２ｂの領域に配設されている。ソース電極１２１と、ゲート電極１２２と、ドレイン電極１２３ａ、１２３ｂとの間には、半導体（図示省略）が介在している。

また、各副画素Ｐａ、Ｐｂは、補助容量Ｃｓを備えている。図４に示す形態では、補助容量Ｃｓは、Ｃｓバスライン４３ｃと、絶縁膜（図示省略）を介在させてＣｓバスライン４３ｃに対向する補助容量電極１４２ａ、１４２ｂとで構成されている。この実施形態では、かかる補助容量電極１４２ａ、１４２ｂは、それぞれ引出配線１４４ａ、１４４ｂによって、薄膜トランジスタ４７ａ、４７ｂのドレイン電極１２３ａ、１２３ｂに接続されている。補助容量電極１４２ａ、１４２ｂは、層間絶縁膜（図示省略）を貫通するコンタクトホール１４２ａ１、１４２ｂ１を通じて各副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂに接続されている。

Ｃｓバスライン４３ｃは複数の幹配線１８１〜１８４が配線された幹配線群１８０に接続されている。なお、幹配線群１８０は、まとめて配線された複数の幹配線１８１〜１８４を総称している。幹配線群１８０は、液晶パネル１０の周辺部（この実施形態では、液晶パネル１０の行方向の両側部）に配線されている。図６は、Ｃｓバスライン４３ｃと、幹配線１８１〜１８４との接続構造を示す図である。

Ｃｓバスライン４３ｃは、図６に示すように、液晶パネル１０の行方向に沿って配線されている。また、Ｃｓバスライン４３ｃは、液晶パネル１０の列方向に間隔をあけて複数並べられている。各Ｃｓバスライン４３ｃには、図２に示すように、それぞれ液晶パネル１０の行方向に並べられた副画素Ｐａ、Ｐｂの補助容量Ｃｓが接続されている。これに対して、幹配線１８１〜１８４は、図６に示すように、液晶パネル１０の行方向の両側縁部に、液晶パネル１０の列方向に沿って配線されている。そして、例えば、図６に示す形態では、幹配線群１８０に４本の幹配線１８１〜１８４が配線されている。この場合、１本の幹配線には、液晶パネル１０の列方向に並べられたＣｓバスライン４３ｃが、当該列方向において４本おきに接続されている。

図６に示す例では、８本のＣｓバスライン４３ｃ（１）〜（８）が、液晶パネル１０の列方向に順に配設されている。この場合、Ｃｓバスライン４３ｃは、液晶パネル１０の列方向に４本おきに、同じ幹配線１８１〜１８４に接続されている。すなわち、Ｃｓバスライン４３ｃ（１）、４３ｃ（５）は、幹配線１８１に接続されている。Ｃｓバスライン４３ｃ（２）、４３ｃ（６）は、幹配線１８２に接続されている。Ｃｓバスライン４３ｃ（３）、４３ｃ（７）は、幹配線１８３に接続されている。Ｃｓバスライン４３ｃ（４）、４３ｃ（８）は、幹配線１８４に接続されている。なお、図示は省略するが、かかる液晶パネル１０の副画素Ｐａ、Ｐｂに設けられた補助容量Ｃｓに接続されたＣｓバスライン４３ｃは、それぞれ異なる幹配線に接続されているとよい。

なお、図６に示す例では、液晶パネル１０の列方向において、Ｃｓバスライン４３ｃは４本おきに同じ幹配線１８１〜１８４に接続されているが、実際には、液晶パネル１０には、さらに多くの幹配線（例えば、１２本の幹配線）が設けられている場合がある。例えば、図示は省略するが、液晶パネル１０が１２本の幹配線を備えている場合、Ｃｓバスライン４３ｃは１２本おきに同じ幹配線に接続されているとよい。なお、各Ｃｓバスライン４３ｃに所要の制御信号が送られるように、各Ｃｓバスライン４３ｃを所定の幹配線に接続するとよい。従って、液晶パネル１０が１２本の幹配線を備えている場合に、Ｃｓバスライン４３ｃは１２本おきに同じ幹配線に接続されるとは必ずしも限らない。

図７は、液晶パネル１０の駆動構造を示すブロック図である。液晶表示装置１００は、図７に示すように、制御部２００を備えている。制御部２００は、ＩＣ、ＬＳＩ、ＣＰＵ、不揮発性メモリーなどを組み合わせている。制御部２００は、予め設定されたプログラムに沿って種々の電子的な処理を行い、所要の機能を奏する。液晶パネル１０は、制御部２００によって制御される。この制御部２００は、信号入力部２０１と、タイミング制御部２０２と、電源２０３と、補助容量制御部２０４とを備えている。なお、図７では、補助容量Ｃｓ（図２参照）の制御は図示を省略している。

信号入力部２０１には、外部システム(図示せず)から複数の制御信号が入力される。外部システムから入力される制御信号には、液晶パネル１０に表示させる映像に関する信号が含まれる。この実施形態では、信号入力部２０１に入力された制御信号を基に、タイミング制御部２０２を通じてソースドライバ７１、ゲートドライバ７２に制御信号が送られる。タイミング制御部２０２は、外部システム(図示せず)から入力された複数の制御信号に基づいて、ゲートドライバ７２とソースドライバ７１を駆動させるための制御信号（走査信号ａ、データ信号ｂ）を生成する。電源２０３は、液晶表示装置１００の各構成部に動作電源を供給するとともに液晶パネル１０の共通電極電圧（Vcom）を生成して対向電極５５（図５参照）に供給する。

補助容量制御部２０４は、補助容量Ｃｓを制御する制御信号ｃを生成する。この実施形態では、補助容量制御部２０４では、タイミング制御部２０２で生成された制御信号ａ，ｂを基に、補助容量Ｃｓを制御する制御信号ｃが作成される。また、ゲートドライバ７２とソースドライバ７１を駆動させるための制御信号ａ，ｂと、補助容量Ｃｓを制御する制御信号ｃとは、それぞれタイミングが調整されて液晶パネル１０に供給される。なお、この実施形態では、補助容量Ｃｓを制御する制御信号ｃは、図７に示すように、制御部２００から、ソースドライバ７１が配置されたソース基板を通じて、液晶パネル１０に送られる。

この実施形態では、ソースドライバ７１は、図７に示すように、液晶パネル１０の画素Ａ（正確には、画素Ａを構成するＲＧＢのサブ画素Ａ_R、Ａ_G、Ａ_B）のマトリクスの各行に配線されたソースバスライン４３ａ（１）〜ソースバスライン４３ａ（ｍ）が接続されている。ソースドライバ７１は、タイミング制御部２０２から入力される制御信号に応答して、各画素Ａに入力されるべき基準電圧を選択し、選択した基準電圧を画素Ａに供給して液晶分子の回転角度を制御する。

ゲートドライバ７２は、タイミング制御部２０２から入力される制御信号に応答して液晶パネル１０上に配列された薄膜トランジスタ４７ａ、４７ｂのＯＮ／ＯＦＦを制御する。この実施形態では、ゲートドライバ７２は液晶パネル１０上のゲートバスライン４３ｂ（１）〜（ｎ）に制御信号を送る。１本のゲートバスライン４３ｂに薄膜トランジスタ４７ａ、４７ｂをＯＮにする制御信号を送ると、かかる制御信号によって、ゲートバスライン４３ｂに接続された各画素の薄膜トランジスタ４７ａ、４７ｂがＯＮになる。ゲートドライバ７２は、ゲートバスライン４３ｂ（１）〜（ｎ）に順に薄膜トランジスタ４７ａ、４７ｂをＯＮにする制御信号を送る。

ソースドライバ７１とゲートドライバ７２からは、タイミングが調整された制御信号が送られる。この実施形態では、ゲートドライバ７２が１本のゲートバスライン４３ｂに接続された画素をＯＮにする時間に、ソースドライバ７１から当該ゲートバスライン４３ｂに接続された画素を制御する制御信号が送られる。ゲートドライバ７２が１本のゲートバスライン４３ｂに接続された画素を全てＯＮにする時間は、「１水平同期時間」と称されることがある。ゲートドライバ７２が１本のゲートバスライン４３ｂに接続された画素をＯＮにすると、当該画素は、当該１水平同期時間では、薄膜トランジスタ４７ａ、４７ｂがＯＮになる。また、次の１水平同期時間では、当該ゲートバスライン４３ｂに接続された画素はＯＦＦに制御される。

ソースドライバ７１は、１水平同期時間毎に、各ソースバスライン４３ａ（１）〜（ｍ）に制御信号を送る。これにより、１本のゲートバスライン４３ｂに接続された画素がＯＮになったタイミングで、当該画素Ａに制御信号が送られる。これによって液晶パネル１０には、一行ずつ順に画素電極４２ａ、４２ｂに情報が書き込まれる。そして、ゲートバスライン４３ｂ（１）〜（ｎ）が順にＯＮに制御される。これによって、液晶パネル１０で表示される一画像が形成されている。従って、映像を時間順に複数の静止画に分け、当該静止画を時間順に一画像ずつ液晶パネル１０に形成することによって、動画を表示することができる。なお、液晶パネル１０で表示される一画像が形成される時間、すなわち、ゲートバスライン４３ｂ（１）〜（ｎ）が順番にＯＮになる時間は、「フレーム時間（flame time）」と称されることがある。

この実施形態では、図２及び図４に示すように、１画素Ａは、ＲＧＢで規定されるサブ画素Ａ_R、Ａ_G、Ａ_Bで構成されている。さらに、各サブ画素Ａ_R、Ａ_G、Ａ_Bはそれぞれ２つの副画素Ｐａ、Ｐｂに分けられている。

副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂには、図４及び図５に示すように、液晶層１３を間に挟んで対向するカラーフィルタ基板１１側の対向電極５５との間に、電荷を保持するコンデンサ(Ｃｌｃ)が形成されている。また、Ｃｓバスライン４３ｃと補助容量電極１４２ａ、１４２ｂとの間に、補助容量Ｃｓが形成されている。また、画素電極４２ａ、４２ｂは、薄膜トランジスタ４７ａ、４７ｂを通じてソースバスライン４３ａに接続されている。Ｃｓバスライン４３ｃは、液晶パネル１０の行方向の両側縁部に配設された幹配線１８１〜１８４に接続されている。そして、幹配線１８１〜１８４には、補助容量制御部２０４から補助容量Ｃｓを制御する制御信号ｃが供給される。

上述したように、薄膜トランジスタ４７ａ、４７ｂは、ゲートバスライン４３ｂからの走査信号に基づいて適当なタイミングで開かれる。当該タイミングで、ソースバスライン４３ａに入力されたデータ信号が画素電極４２ａ、４２ｂに書き込まれる。換言すると、ソースバスライン４３ａに入力されたデータ信号に基づいて画素電極４２ａ、４２ｂに電荷が蓄えられる。

この実施形態では、液晶パネル１０はいわゆるドット反転駆動で制御されている。この場合、ソースバスライン４３ａに入力されたデータ信号は、ドット毎（この実施形態では、サブ画素毎）に極性を反転している。例えば、図８に示すように、ｉ列目のあるサブ画素について（＋）の電荷を有するデータ信号が入力された場合、（ｉ＋１）列目のサブ画素では（−）の電荷を有するデータ信号が入力される。また、（ｉ＋２）列目のサブ画素では（＋）の電荷を有するデータ信号が入力される。さらに、（ｉ＋３）列目のサブ画素では（−）の電荷を有するデータ信号が入力される。このように、同一のフレーム時間では、１列毎に入力されるデータ信号の極性が反転する。また、図示は省略するが、この実施形態では、行方向においても隣り合うサブ画素に入力されるデータ信号の極性が反転している。また、同じサブ画素に入力されるデータ信号の極性はフレーム時間毎に反転する。

また、この実施形態では、薄膜トランジスタ４７ａ、４７ｂがＯＦＦになった後、Ｃｓバスライン４３ｃに矩形波からなる制御信号が送られる。このとき補助容量Ｃｓに印加される電圧の影響によって、副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂに蓄えられた電荷が保持される。なお、この実施形態では、図５に示すように、同一のサブ画素内の副画素Ｐａ、Ｐｂの補助容量Ｃｓには、それぞれ信号電圧変化の方向が逆で変化量が同一の一対の制御信号が送られる。この場合、副画素Ｐａ、Ｐｂのうち一方が明るく（Bright）なり、他方が暗く（Dark）なる。

すなわち、当該サブ画素内の副画素Ｐａ、Ｐｂのそれぞれの補助容量Ｃｓに、一対の制御信号ｃ（ｉ）、ｃ（ｉ＋１）が送られる。一対の制御信号ｃ（ｉ）、ｃ（ｉ＋１）は、それぞれ信号電圧変化の方向が逆で変化量が同一の制御信号で構成されている。かかる制御信号ｃとして、図８に示す例では、電圧レベルが所定の周期で変化する矩形波が供給されている。ここでは、矩形波の高い電圧レベル（Highレベル）を「Ｈ」とし、矩形波の低い電圧レベル（Lowレベル）を「Ｌ」としている。また、ソースバスライン４３ａ（ｊ）にはデータ信号ａが送られる。ゲートバスライン４３ｂ（ｉ）には走査信号ｂが送られる。Ｃｓバスライン４３ｃ（ｉ）、４３ｃ（ｉ＋１）には、制御信号ｃ（ｉ）、ｃ（ｉ＋１）が送られる。かかるデータ信号ａ、走査信号ｂ及びＣｓバスライン４３ｃ（ｉ）、４３ｃ（ｉ＋１）は、それぞれタイミングが調整されている。

以下、ソースバスライン４３ａから（＋）の電荷を有するデータ信号が入力されるサブ画素を説明する。例えば、図８では、ｉ列目、（ｉ＋２）列目のあるサブ画素がこれに該当する。図９は、図８に示されるｉ列目のあるサブ画素について、ソースバスライン４３ａから（＋）の電荷を有するデータ信号が入力されるフレーム時間について、画素電極４２ａ、４２ｂに印加された電圧の振れを示している。

この場合、図９に示すように、当該サブ画素において、薄膜トランジスタ４７がＯＮになる期間ｔ１〜ｔ２において、データ信号に基づいて画素電極４２ａ、４２ｂに（＋）の電荷ｅ（ｉ）が蓄えられる。その後、薄膜トランジスタ４７がＯＦＦになるタイミングｔ３以降において、画素電極４２ａ、４２ｂに蓄えられた電荷は、補助容量Ｃｓの影響を受けて振れる。

このとき、当該サブ画素内の一方の副画素Ｐａでは、Ｃｓバスライン４３ｃ（ｉ）から補助容量Ｃｓに制御信号ｃ（ｉ）が送られる。制御信号ｃ（ｉ）の電圧レベルは、薄膜トランジスタ４７ａがＯＦＦになるタイミングｔ３の後で「H」に変化する。このため、かかる副画素Ｐａでは、画素電極４２ａに蓄えられた（＋）の電荷ｅ（ｉ）がプラス（＋）に振れる。これにより副画素Ｐａは明るく（Bright）なる。

これに対して、当該サブ画素内の他方の副画素Ｐｂでは、Ｃｓバスライン４３ｃ（ｉ＋１）から補助容量Ｃｓに制御信号ｃ（ｉ＋１）が送られる。制御信号ｃ（ｉ＋１）の電圧レベルは、薄膜トランジスタ４７ｂがＯＦＦになるタイミングｔ３の後で「Ｌ」に変化する。このため、かかる副画素Ｐｂでは、画素電極４２ｂに蓄えられた（＋）の電荷ｅ（ｉ）が、マイナス（−）に振れる。これにより副画素Ｐｂは暗く（Dark）なる。

次に、ソースバスライン４３ａから（−）の電荷を有するデータ信号が入力されるサブ画素を説明する。例えば、図８では、（ｉ＋１）列目、（ｉ＋３）列目にあるサブ画素がこれに該当する。図１０は、図８に示される（ｉ＋１）列目にあるサブ画素について、ソースバスライン４３ａから（−）の電荷を有するデータ信号が入力されるフレーム時間について、画素電極４２ａ、４２ｂに印加された電圧の振れを示している。

この場合、図１０に示すように、当該サブ画素において、薄膜トランジスタ４７がＯＮになる期間ｔ１〜ｔ２において、データ信号に基づいて画素電極４２ａ、４２ｂに（−）の電荷ｅ（ｉ＋１）が蓄えられる。その後、薄膜トランジスタ４７がＯＦＦになるタイミングｔ３以降において、画素電極４２ａ、４２ｂに蓄えられた電荷は、補助容量Ｃｓの影響を受けて振れる。

このとき、当該サブ画素内の一方の副画素Ｐａでは、Ｃｓバスライン４３ｃ（ｉ＋１）から補助容量Ｃｓに制御信号ｃ（ｉ＋１）が送られる。制御信号ｃ（ｉ＋１）の電圧レベルは、薄膜トランジスタ４７ａがＯＦＦになるタイミングｔ３の後で「Ｌ」に変化する。このため、かかる副画素Ｐａでは、画素電極４２ａに蓄えられた（−）の電荷ｅ（ｉ＋１）がマイナス（−）に振れる。これにより副画素Ｐａは明るく（Bright）なる。

これに対して、また、当該サブ画素内の他方の副画素Ｐｂでは、Ｃｓバスライン４３ｃ（ｉ＋２）から補助容量Ｃｓに制御信号ｃ（ｉ＋２）が送られる。制御信号ｃ（ｉ＋２）の電圧レベルは、薄膜トランジスタ４７ｂがＯＦＦになるタイミングｔ３の後で「Ｈ」に変化する。このため、かかる副画素Ｐｂでは、画素電極４２ｂに蓄えられた（−）の電荷ｅ（ｉ＋１）が、プラス（＋）に振れる。これにより副画素Ｐｂは暗く（Dark）なる。

このように、この実施形態では、各サブ画素Ａ_R、Ａ_G、Ａ_Bは、輝度レベルが異なる副画素Ｐａ、Ｐｂを有している。そして、副画素Ｐａ、Ｐｂはそれぞれ補助容量Ｃｓを備えている。当該副画素Ｐａ、Ｐｂの補助容量Ｃｓは、それぞれ異なるＣｓバスライン４３ｃ（補助容量配線）に接続されている。輝度レベルが異なる副画素Ｐａ、Ｐｂに設けられた補助容量Ｃｓには、一対の制御信号ｃが送られる。ここで送られる一対の制御信号ｃは、異なるＣｓバスライン４３ｃを通じて送られる制御信号であり、信号電圧変化の方向が逆で変化量が同一の信号である。これにより、副画素Ｐａ、Ｐｂの輝度レベルが制御されている。

Ｃｓバスライン４３ｃはそれぞれ液晶パネル１０の行方向に沿って配設されている。また、Ｃｓバスライン４３ｃは液晶パネル１０の列方向に複数本配設されている。さらに、Ｃｓバスライン４３ｃには、当該行方向に一連に配設された各副画素Ｐａ、Ｐｂの補助容量Ｃｓが接続されている。かかるＣｓバスライン４３ｃは、例えば、液晶パネル１０の列方向において数本おきに同じ幹配線１８１〜１８４に接続されている（図６参照）。同じ幹配線１８１〜１８４に接続されたＣｓバスライン４３ｃには、同じ制御信号ｃが送られている。なお、図６では、図を簡素化するため、幹配線１８１〜１８４が４本で、４本おきに同じ幹配線に接続された形態を例示した。液晶パネル１０は、かかる形態には特に限定されない。また、信号電圧変化の方向が逆で変化量が同一の一対の制御信号を送る場合は、幹配線は２本１組とされ、偶数本配線される。

このように、いわゆる「マルチ画素駆動」では、マトリクス状に配設された画素Ａのうち列方向に隣接する画素Ａには、それぞれデータ信号について極性を反転させた制御信号が送られる。さらに、第１副画素Ｐａと第２副画素Ｐｂに設けられた補助容量Ｃｓには、信号電圧変化の方向が逆で変化量が同一の一対の制御信号ｃ（ｋ）、ｃ（ｋ＋１）が送られる。また、かかる信号電圧変化の方向が逆で変化量が同一の一対の制御信号を送る２本のＣｓバスライン４３ｃを１組として同期させ、他の組の制御信号の位相を少しずつずらしている。例えば、１２本の幹配線によって、同じ波形で極性を反転させた６組の制御信号を供給する場合、６組の制御信号が均等にずれるように、１組について位相を３０度ずつずらすとよい。

このような、いわゆるマルチ画素駆動の構造では、１つのサブ画素に２つの副画素がある。例えば、一方の副画素に画素欠陥が発生したときにでも、他方の副画素に画素欠陥が発生していない場合には、当該サブ画素が全く機能しないということを防止できる。このため、正常画素の割合が高く維持される。また、この実施形態では、副画素Ｐａ、Ｐｂの明るさが異なる。換言すると、一方（例えば、上側の副画素Ｐａ）は明るい画素を形成し、他方（例えば、下側の副画素Ｐｂ）は暗い画素を形成する。この場合、ＲＧＢの各サブ画素Ａ_R、Ａ_G、Ａ_Bの輝度調整がより微細に行え、中間調の色彩などの表現も豊かになる。その他、かかるマルチ画素駆動の機能は、特許文献１にも記載されているところである。

かかるマルチ画素駆動の液晶表示装置１００では、上述したように補助容量を制御する制御信号に矩形波が用いられる。かかる矩形波には「波形なまり」と呼ばれる現象が生じる。「波形なまり」はかかる波形に歪みが生じる現象をいう。以下、かかる「波形なまり」の現象を説明する。

例えば、上述した実施形態では矩形波が入力されている。かかる矩形波は、液晶パネル１０内の何れのサブ画素でも同じ波形が維持されていることが望ましい。「波形なまり」は、補助容量Ｃｓの制御信号ｃを送る配線の抵抗などの影響によって生じると考えられる。

すなわち、補助容量Ｃｓは、図５に示すように、液晶パネル１０の行方向に沿って配線されたＣｓバスライン４３ｃ（補助容量配線）に接続されている。Ｃｓバスライン４３ｃは、例えば、図１１に示すように、液晶パネル１０の行方向の両側縁部に配線された幹配線１８１〜１８４に接続されている。液晶パネル１０の列方向において、かかるＣｓバスライン４３ｃは数本おきに同じ幹配線１８１〜１８４に接続されており、数本おきに同じ制御信号ｃ（１）〜ｃ（４）が送られている。なお、図１１において、図示の便宜を図るため、幹配線１８１〜１８４やＣｓバスライン４３ｃの本数は簡略化している。例えば、幹配線が４本の場合を例示しているが、幹配線の本数は４本に限定されない。

幹配線１８１〜１８４は、それぞれ補助容量Ｃｓの制御信号を送る補助容量制御部２０４に接続されている。この場合、補助容量制御部２０４から、幹配線１８１〜１８４、Ｃｓバスライン４３ｃを通じて、液晶パネル１０内の補助容量Ｃｓに制御信号ｃが送られる。この実施形態では、図７に示すように、制御部２００からソースドライバ７１の基板を通じて各幹配線１８１〜１８４に制御信号ｃが送られている。このため、幹配線１８１〜１８４には、液晶パネル１０の上側（ソースドライバ７１が配設された側）から制御信号ｃが送られる。

この場合、例えば、液晶パネル１０中のＣｓバスライン４３ｃのうち、上部に配置されたＣｓバスライン４３ｃ（Ｕ）に比べて、下部に配置されたＣｓバスライン４３ｃ（Ｄ）の方が、補助容量Ｃｓまでの配線経路が長くなり、かつ、抵抗が高くなると考えられる。このため、液晶パネル１０の上部に配置されたＣｓバスライン４３ｃ（Ｕ）に比べて、下部に配置されたＣｓバスライン４３ｃ（Ｄ）の方が、波形なまりが生じやすい。

図１２は「波形なまり」を模式的に示している。すなわち、図１２は、補助容量Ｃｓを制御する制御信号ｃとして入力された矩形波の波形を示している。上述したように、液晶パネル１０の上部に配置されたＣｓバスライン４３ｃ（Ｕ）に比べて、下部に配置されたＣｓバスライン４３ｃ（Ｄ）の方が、波形なまりが生じやすい。波形なまりが生じると、例えば、図１２に示すように、矩形波の立ち上がりが鈍くなる。図１２中、波形ｃ（Ｕ）は、液晶パネル１０の上部のＣｓバスライン４３ｃ（Ｕ）に供給される制御信号ｃの波形を示している。波形ｃ（Ｄ）は、液晶パネル１０の下部のＣｓバスライン４３ｃ（Ｄ）に供給される制御信号ｃの波形を示している。波形ｃ（Ｕ）と波形ｃ（Ｄ）の間に示される波形は、液晶パネル１０の中間のＣｓバスライン４３ｃに供給される制御信号ｃの波形を示している。このように、液晶パネル１０の上部から下部に向かうにつれて、徐々にＣｓバスライン４３ｃに供給される制御信号ｃの波形は崩れる傾向がある。

また、いわゆるフルハイビジョン（full high definition：Full HD）の規格では、水平方向に１９２０画素、垂直方向に１０８０画素が形成される。この場合、上記のマルチ画素駆動の構造では、１画素ＡにＲＧＢで規定されるサブ画素Ａ_R、Ａ_G、Ａ_Bが形成され、さらに、各サブ画素Ａ_R、Ａ_G、Ａ_Bがそれぞれ２つの副画素Ｐａ、Ｐｂに分けられている。このため、水平方向には１９２０×３の副画素が形成されており、垂直方向には１０８０×２の副画素が形成されている。このように、垂直方向の画素数が多くなると、その分だけ液晶パネル１０の上部と下部で波形なまりの差が大きくなり易い。また、水平方向の画素数が多くなると、それだけＣｓバスライン４３ｃに接続される補助容量Ｃｓの数が多くなり、このためＣｓバスライン４３ｃの抵抗も大きくなる。Ｃｓバスライン４３ｃの抵抗が大きいと、その分だけ波形なまりが生じ易くなり、液晶パネル１０の上部と下部で波形の差が大きくなり易いと考えられる。

波形なまりによって、図１２に示すように、液晶パネル１０のＣｓバスライン４３ｃに供給される制御信号の波形が、Ｃｓバスライン４３ｃ毎に大きく変わると、マルチ画素駆動の効果が低下する場合がある。また、かかる波形なまりによって制御信号の波形が大きく崩れたＣｓバスライン４３ｃがあると、液晶パネル１０に行方向に筋状の斑（筋斑）を生じさせる可能性がある。

また、かかる波形なまりを低減させる１つの方法としては、例えば、液晶パネル１０の行方向の両側縁部に配線された幹配線１８１〜１８４（図１１参照）をそれぞれ太くして、幹配線１８１〜１８４の抵抗を低減させるとよい。しかし、幹配線１８１〜１８４をそれぞれ太くすると、その分だけ、液晶パネル１０の両側の縁部にスペースが必要になる。例えば、６５型など、大型テレビ用の液晶パネル１０で、液晶パネル１０の両側に幹配線が１２本配線されている場合を考える。この場合、筋状の斑を生じさせない程度に十分な効果が得られるようにするには、幹配線を配線するスペースとして、液晶パネル１０の両側の縁部に１ｃｍ程度の幅を要すると考えられる。液晶パネル１０の両側にこのようなスペースを取ることは、狭額縁化の要請に反する。

本発明者は、かかる事象を改善するため、種々の研究を行い、波形なまりを低減させる新規な方法を見出した。すなわち、本発明は、図１３に示すように、画素領域１０ａにおいて列方向に配線された複数の枝配線３１０を備えている。そして、当該枝配線３１０は、Ｃｓバスライン４３ｃに接続されている。また、補助容量Ｃｓの制御信号ｃは、制御部２００（具体的には、補助容量制御部２０４（図７参照））で生成される。この実施形態では、制御部２００（図７参照）からソースドライバ７１の基板を通じて、各枝配線３１０に制御信号ｃが送られている。そして、枝配線３１０からＣｓバスライン４３ｃを通じて補助容量Ｃｓに制御信号ｃを送る配線経路が形成される。

この場合、枝配線３１０は、画素領域１０ａに複数設けることができる。枝配線３１０を複数設けることによって、枝配線３１０からＣｓバスライン４３ｃを通じて補助容量Ｃｓに制御信号ｃを送る配線経路を複数形成することができる。この場合、複数の配線経路ができるので、補助容量Ｃｓに制御信号ｃを送る配線経路の抵抗を小さく抑えることができる。また、この場合、画素領域１０ａに設ける枝配線３１０の数を増やせば増やすほど、一本一本の枝配線３１０に作用する抵抗を低減させることができ、総じて補助容量Ｃｓに制御信号ｃを送る配線経路の抵抗を小さくできる。このため枝配線３１０の数を増やすと、一本一本の枝配線３１０を細くしても、「波形なまり」による不具合を改善できるようになる。

また、図１３に示すように、画素領域１０ａに、上述したような枝配線３１０を複数設けた場合、枝配線３１０からＣｓバスライン４３ｃを通じて補助容量Ｃｓに制御信号ｃを送る配線経路が形成される。このため、幹配線１８１〜１８４を細くしても「波形なまり」による不具合を抑制することができる。また、枝配線３１０からＣｓバスライン４３ｃを通じて補助容量Ｃｓに制御信号ｃを送ることができるので、液晶パネル１０の行方向の両側縁部に配線された幹配線１８１〜１８４をなくしても、「波形なまり」による不具合を抑制することができる。また、幹配線１８１〜１８４は、液晶パネル１０の行方向の一方の縁部のみに配線してもよい。

また、この場合、図１４に示すように、液晶パネル１０の列方向の縁部に配線された複数の横幹配線３２０を備えていてもよい。この実施形態では、液晶パネル１０の上側の縁部（列方向の縁部）において、行方向に沿って横幹配線３２０が配線されており、枝配線３１０は当該横幹配線３２０に接続されている。かかる横幹配線３２０によって、各枝配線３１０が電気的に接続され、各補助容量Ｃｓへの制御信号の配線経路がより均一化され、波形なまりによる波形の差が小さくなる。これにより、「波形なまり」による不具合を抑制することができる。この場合、液晶パネル１０の列方向の縁部に、複数の横幹配線３２０を配線するスペースが必要になるが、この横幹配線３２０は、枝配線３１０を接続するための配線であり、それほど太くする必要はなく、複数の横幹配線３２０を配線するスペースもそれ程大きな幅は必要ない。例えば、フルスペックハイビジョン規格の６５型のような大型テレビ用の液晶パネル１０であって、横幹配線３２０を１２本配線する場合、液晶パネル１０の列方向の縁部に１〜３ｍｍ程度の幅があれば、所要の横幹配線３２０を配線することができる。

次に、枝配線３１０とＣｓバスライン４３ｃの接続を説明する。例えば、図６に示すように、液晶パネル１０の列方向において、Ｃｓバスライン４３ｃは複数本配設されている。かかるＣｓバスライン４３ｃには、数本おきに同じ補助容量Ｃｓの制御信号が送られる。すなわち、図６に示す例では、液晶パネル１０の行方向の両側縁部に、４本の幹配線１８１〜１８４が配線されている。そして、列方向に複数配線されたＣｓバスライン４３ｃは４本おきに同じ幹配線に接続されている。これにより、列方向に複数配線されたＣｓバスライン４３ｃには、４本おきに同じ制御信号が供給される。

このように、Ｃｓバスライン４３ｃには、数本おきに同じ制御信号を供給される場合がある。この場合、画素領域１０ａに配線された複数の枝配線３１０は、複数のグループに分けるとよい。そして、同一のグループに属する枝配線に同じ制御信号が送られるように補助容量制御部２０４に接続されているとよい。さらに、１本のＣｓバスライン４３ｃは、１つのグループに属する枝配線３１０に接続されているとよい。これにより、１本のＣｓバスライン４３ｃに１つの制御信号を供給することができる。

Ｃｓバスライン４３ｃに、４本おきに同じ制御信号を供給する場合には、図１５に示すように、画素領域１０ａに配線された複数の枝配線３１０を４つのグループＩ〜ＩＶに分けるとよい。そして、同一のグループに属する枝配線３１０に同じ制御信号が送られるように、枝配線３１０を補助容量制御部２０４（図１４参照）に接続するとよい。Ｃｓバスライン４３ｃは、４本おきに同一のグループに属する枝配線３１０に接続するとよい。これにより、Ｃｓバスライン４３ｃに同一のグループに属する複数の枝配線３１０から同じ制御信号が供給される。そして、当該Ｃｓバスライン４３ｃに接続された補助容量Ｃｓに同じ制御信号を付与することができる。

また、図１４及び図１５に示すように、液晶パネル１０が行方向の縁部に複数の幹配線１８１〜１８４を備えている場合、Ｃｓバスライン４３ｃは複数の幹配線１８１〜１８４のうち１本の幹配線に接続されているとよい。そして、当該１本の幹配線には、補助容量制御部２０４（図１４参照）によって、当該Ｃｓバスライン４３ｃが接続された１つのグループに属する枝配線３１０に送られる制御信号と同じ制御信号が送られるとよい。

また、この実施形態では、図１４及び図１５に示すように、液晶パネル１０は列方向の縁部（図示例では上側の縁部）に配線された複数の横幹配線３２０を備えている。１つのグループに属する枝配線３１０は、他のグループの枝配線３１０が接続される横幹配線３２０とは異なる１本の横幹配線３２０に接続されている。この場合、補助容量制御部２０４によって同じ制御信号が送られる１つのグループに属する枝配線３１０は、横幹配線３２０を通じて電気的に接続されているので、各枝配線３１０に生じる波形なまりを低減できる。

また、画素領域１０ａに枝配線３１０を配線する場合、図１６及び図１７に示すように、液晶パネル１０の各画素Ａに枝配線３１０を配線してもよい。この場合、各画素Ａにおいて、それぞれ同様に枝配線３１０が配線されているとよい。これにより、各画素Ａを同じように構成することができ、画素Ａ毎の表示に斑が生じるのを防止できる。

例えば、図１６及び図１７に示すように、液晶パネル１０の各画素Ａは、それぞれＲＧＢのサブ画素を備えている場合、枝配線３１０はＲＧＢのサブ画素のうち、Ｒのサブ画素Ａ_Rを通るように配線されている。このように、Ｒのサブ画素Ａ_Rに枝配線３１０を配線する場合には、液晶パネル１０の全ての画素Ａについて、同様にＲのサブ画素Ａ_Rを通るように枝配線３１０を配線するとよい。これにより、各画素Ａを同じように構成することができ、画素Ａ毎の表示に斑が生じるのを防止できる。

また、図示は省略するが、枝配線３１０はＧのサブ画素Ａ_Gを通るように配線してもよい。また、枝配線３１０はＢのサブ画素Ａ_Bを通るように配線してもよい。この場合も、各画素Ａを同じように構成することによって、画素Ａ毎の表示に斑が生じるのを防止できる。また、例えば、ＲＧＢのサブ画素のうち全てのサブ画素Ａ_R、Ａ_G、Ａ_Bに、それぞれ枝配線３１０を設けてもよい。また、ＲＧＢのサブ画素Ａ_R、Ａ_G、Ａ_Bから選択される２色のサブ画素にそれぞれ枝配線３１０を設けてもよい。

このとき、何れのサブ画素Ａ_R、Ａ_G、Ａ_Bに枝配線３１０を配線するかは、液晶パネル１０について、各画素Ａの性質等を考慮して適切なサブ画素を選択するとよい。例えば、画素Ａ全体の透過率が低下するのを防止するため、画素全体の透過率に対する影響の小さいサブ画素を選択してもよい。例えば、サブ画素Ａ_R、Ａ_G、Ａ_Bのうち、サブ画素Ａ_Gが画素Ａ全体の透過率に対して寄与率が高い場合には、枝配線３１０を通すサブ画素として、画素全体の透過率に対する影響の小さい他のサブ画素Ａ_R、Ａ_Bを選択するとよい。また、例えば、画素全体で表示される色の色味への影響を考慮して、枝配線３１０を通すサブ画素を選択するとよい。

また、例えば、画素Ａ全体への光の透過率に与える影響について、サブ画素Ａ_R、Ａ_G、Ａ_Bのうちサブ画素Ａ_Bが最も小さい場合には、当該サブ画素Ａ_Bに枝配線３１０を通して、画素Ａ全体への光の透過率への影響を小さく抑えても良い。また、サブ画素Ａ_R、Ａ_G、Ａ_Bのうちサブ画素Ａ_Rが画素Ａ全体への色味への影響が小さい場合には、当該サブ画素Ａ_Rに枝配線３１０を通して、画素Ａ全体への色味への影響を小さく抑えても良い。同様に、サブ画素Ａ_R、Ａ_G、Ａ_Bのうちサブ画素Ａ_Gに枝配線３１０を通すことが適切である場合には、当該サブ画素Ａ_Gに枝配線３１０を通すとよい。なお、画素Ａの色味は、バックライト２０の色との調整で解消しうる。例えば、サブ画素Ａ_Rに枝配線３１０を通すことによって、画素Ａ全体の青みが強くなった場合には、それを解消させるようにやや黄色い光を発するバックライトを選択するなどして、画素Ａ全体の色合いを調整することも可能である。また、反対に、採用するバックライトの色合いに応じて、どの色のサブ画素に枝配線３１０を通すかを選択してもよい。

また、液晶パネル１０の構成によっては、画素Ａの構成が、図２及び図３に示すようなＲＧＢのサブ画素Ａ_R、Ａ_G、Ａ_Bの構成でない場合もある。その場合、枝配線３１０は複数のサブ画素のうち、適切な何れかのサブ画素を通るように配線されているとよい。また、枝配線３１０は、画素領域１０ａに形成されているとよく、例えば、ソースバスライン４３ａに沿って、ソースバスライン４３ａを阻害しないように配線してもよい。このように、アレイ基板１２の開口部（光が通る領域）を除く部分に配線してもよい。また、枝配線３１０は、画素電極４２ａ、４２ｂが形成された領域を通るように配線することもできる。

なお、図１８は、画素電極４２ａ、４２ｂが形成された領域を通るように枝配線３１０を形成した場合の等価回路を示している。この場合、図１８に示すように、副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂと、枝配線３１０との間に容量性カップリングＣｘ（１）〜Ｃｘ（２）が形成される場合がある。また、この場合、かかる容量性カップリングＣｘは、枝配線３１０に供給される制御信号ｃ（ｋ）、ｃ（ｋ＋１）に応じて、画素電極４２ａ、４２ｂの電圧を変化させる場合がある。ここで、画素電極４２ａ、４２ｂに対向して配線された枝配線３１０には、当該副画素Ｐａ、Ｐｂに設けられた補助容量Ｃｃに供給される制御信号ｃとは異なる制御信号ｃが送られる場合がある。例えば、図１８に示す等価回路では、副画素Ｐｂでは、補助容量Ｃｓに送られる制御信号ｃ（ｋ＋１）と、当該副画素Ｐｂの画素電極４２ｂが形成された領域を通るように配線された枝配線３１０に供給される制御信号ｃ（ｋ）とが異なる。この場合、当該副画素Ｐｂでは、画素電極４２ｂの電圧が容量性カップリングＣｘ（２）の影響を受ける。かかる容量性カップリングＣｘの影響は、全ての画素Ａで均一でないため、表示ムラ（表示斑）となり表示品位上の問題を生じさせる場合がある。

この場合、各副画素Ｐａ、Ｐｂにおいて、図１８に示すように、対向電極５５と画素電極４２ａ、４２ｂとで形成される容量をＣｌｃとし、補助容量Ｃｓの容量をＣｓとし、枝配線３１０と画素電極４２ａ、４２ｂとの間に形成される容量Ｃｘとした場合に、Ｃｘ／（Ｃｌｃ＋Ｃｓ＋Ｃｘ）≦０．２になるように構成されているとよい。Ｃｘ／（Ｃｌｃ＋Ｃｓ＋Ｃｘ）≦０．２になるように構成されている場合には、副画素Ｐａ、Ｐｂを全体として、対向電極５５と画素電極４２ａ、４２ｂとで形成される容量Ｃｌｃや補助容量Ｃｓに比べて、容量性カップリングＣｘが相対的にそれほど大きくない。このため、液晶パネル１０を人の目で観察した場合に表示ムラとして認識されるのを防止でき、表示品位上の問題が生じるのを防止できる。

図１９〜図２１は、このように画素電極４２ａ、４２ｂが形成された領域に枝配線３１０が配線された形態を示している。図１９に示す形態では、１つの副画素Ｐａ、Ｐｂに対して、ソースバスライン４３ａが１本ずつ配線されている。補助容量Ｃｓは、副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂが形成された領域の略中央部分に形成されている。この実施形態では、補助容量Ｃｓは、Ｃｓバスライン４３ｃに接続される電極１４３と、補助容量電極１４２ａ、１４２ｂとを絶縁層を介在させて対向させている。補助容量電極１４２ａ、１４２ｂは、引出配線１４４ａ、１４４ｂによって、それぞれ薄膜トランジスタ４７ａ、４７ｂのドレイン電極に接続されている。補助容量電極１４２ａ、１４２ｂに対向する電極１４３は、引出配線１４６によって、Ｃｓバスライン４３ｃに接続されている。また、補助容量電極１４２ａ、１４２ｂに対向する電極１４３は、それぞれ行方向に配線された導体層１４８ａ、１４８ｂに形成されている。また、枝配線３１０は、コンタクトホール１６０を通してＣｓバスライン４３ｃに接続されている。この実施形態では、枝配線３１０は、ＲＧＢの各サブ画素Ａ_R、Ａ_G、Ａ_Bのうち、サブ画素Ａ_Rを通るように配線されている。

図２０は、図１９の形態に対して、１つの副画素Ｐａ、Ｐｂに対して、ソースバスライン４３ａが２本ずつ配線された形態を示している。この場合、隣接する副画素Ｐａ、Ｐｂにおいて、ゲート電極１２２が互いに向き合うように薄膜トランジスタ４７ａ、４７ｂを設けてもよい。また、図２１は、枝配線３１０の配線位置を、画素電極４２ａ、４２ｂの一方の縁部に近づけて配線した形態を示している。この場合、図１８に示すように、副画素Ｐａ、Ｐｂ単位において、Ｃｘ／（Ｃｌｃ＋Ｃｓ＋Ｃｘ）≦０．２となるように構成する。これによって、画素電極４２ａ、４２ｂが形成された領域を通るように枝配線３１０を配線した場合でも、容量性カップリングＣｘの影響による表示品位上の問題が生じるのを防止できる。

また、図２２及び図２３に示すように、画素電極４２ａ、４２ｂ間に隙間ｓ１が形成されており、当該隙間ｓ１を通るように枝配線３１０を配線してもよい。この場合の等価回路は図２４のようになる。この場合、図２４に示すように、画素電極４２ａ、４２ｂ間に形成された隙間ｓ１に枝配線３１０が配線される。このため、容量性カップリングＣｘは形成されず、容量性カップリングＣｘの影響による表示品位上の問題が生じない。

また、例えば、マルチ画素駆動では、図５及び図８に示すように、１つのサブ画素は２つの副画素で構成されている。２つのサブ画素のうち一方の副画素では、補助容量Ｃｓの制御信号がHighレベルからLowレベルへ変化することで明るくなる。また他方の副画素では、補助容量Ｃｓの制御信号がLowレベルからHighレベルへ変化することで暗くなる。このため、マルチ画素駆動では、図５及び図８に示すように、１つのサブ画素を構成する２つの副画素に、信号電圧変化の方向が逆で変化量が同一の一対の制御信号が送られる。

この場合、画素電極４２ａ、４２ｂが形成された領域を通るように２本の枝配線３１０を配線する。そして、当該２本の枝配線３１０に信号電圧変化の方向が逆で変化量が同一の一対の制御信号ｃ（ｋ）、ｃ（ｋ＋１）を供給してもよい。この場合の等価回路を図２５に示す。この場合、副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂと、枝配線３１０との間には、容量性カップリングＣｘ（１）〜Ｃｘ（４）が形成される。しかしながら、信号電圧変化の方向が逆で変化量が同一の一対の制御信号ｃ（ｋ）、ｃ（ｋ＋１）が、画素電極４２ａ、４２ｂが形成された領域を通る２本の枝配線３１０に供給される。このため、副画素Ｐａに形成された容量性カップリングＣｘ（１）、Ｃｘ（３）による影響は互いに相殺される。また、このため、副画素Ｐｂに形成された容量性カップリングＣｘ（２）、Ｃｘ（４）による影響は互いに相殺される。これにより、副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂが形成された領域を通るように枝配線３１０を配線した場合でも、容量性カップリングＣｘの影響による表示品位上の問題が生じるのを防止できる。

なお、この場合、枝配線３１０と画素電極４２ａとの間に形成される容量性カップリングＣｘ（１）、Ｃｘ（３）の容量を等しくしてもよい。また、枝配線３１０と画素電極４２ｂとの間に形成される容量性カップリングＣｘ（２）、Ｃｘ（４）の容量を等しくしてもよい。これにより、容量性カップリングＣｘ（１）〜Ｃｘ（４）による影響が互いに相殺される効果が高くなる。また、一つの副画素Ｐａ、Ｐｂに複数の容量性カップリングＣｘが形成される場合、当該複数の容量性カップリングＣｘの容量の最大値が、最小値の２倍以下であってもよい。すなわち、上記容量性カップリングＣｘ（１）、Ｃｘ（３）の容量の最大値が、最小値の２倍以下であるとよい。また、上記容量性カップリングＣｘ（２）、Ｃｘ（４）の容量の最大値が、最小値の２倍以下であるとよい。なお、より好ましくは、複数の容量の最大値が、最小値の１．５倍以下であるとよい。

また、副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂが形成された領域を通るように、複数の枝配線３１０が配線されている場合、各枝配線３１０が画素電極４２ａ、４２ｂに重なる投影面積を等しくしてもよい。例えば、画素電極４２ａ、４２ｂが形成された基板の平面図において、枝配線３１０と画素電極４２ａ、４２ｂとが重なる面積が複数の枝配線において等しいとよい。これにより、当該複数の枝配線３１０と画素電極４２ａ、４２ｂによって形成される複数の容量性カップリングＣｘの容量が近似する。これにより、当該複数の容量性カップリングの影響が相殺される効果が大きくなる。また、各枝配線３１０が画素電極４２ａ、４２ｂに重なる投影面積の最大値が、最小値の２倍以下であってもよい。この場合、より好ましくは、各枝配線３１０が画素電極４２ａ、４２ｂに重なる投影面積の最大値が、最小値の１．５倍以下であってもよい。このように、画素電極４２ａ、４２ｂが形成された基板の平面図において、枝配線３１０と画素電極４２ａ、４２ｂとが重なる面積が複数の枝配線において近くなればなるほど、複数の容量性カップリングＣｘの容量が近似し、これにより、当該複数の容量性カップリングの影響が相殺される効果が大きくなる。

この場合、図２６〜図２９は、マルチ画素駆動の形態において、信号電圧変化の方向が逆で変化量が同一の一対の制御信号が供給される２本の枝配線３１０ａ、３１０ｂが副画素Ｐａ、Ｐｂの画素電極４２ａ、４２ｂが形成された領域に通るように配線した形態をそれぞれ示している。

以上、図１３に示すように、行方向に沿って複数のＣｓバスライン４３ｃ（補助容量配線）が配線された液晶パネル１０の画素領域１０ａに、列方向に沿って複数の枝配線３１０が配線されている。そして、当該枝配線３１０を、Ｃｓバスライン４３ｃに接続し、当該枝配線３１０からＣｓバスライン４３ｃを通じて補助容量に制御信号を送るように構成した。このように枝配線３１０からＣｓバスライン４３ｃを通じて補助容量Ｃｓに制御信号ｃを送る配線経路を複数形成することによって、補助容量Ｃｓに制御信号ｃを送る配線経路の抵抗を小さくし、補助容量Ｃｓに送られる制御信号ｃの「波形なまり」を小さく抑えることができる。

ところで、かかる枝配線３１０は、Ｃｓバスライン４３ｃに生じるリップルＶｃｓ１を低減させる効果もある。すなわち、図５及び図３０に示すように、液晶パネル１０では、画素電極４２ａ、４２ｂの一部によって、補助容量Ｃｓの一方の電極が構成されている。走査信号ＳＧによって薄膜トランジスタ４７がＯＮになるタイミングΔＴで、ソースドライバ７１からソースバスライン４３ａに当該画素Ａの画素電極４２ａ、４２ｂに所要の電圧が印加される。画素電極４２ａ、４２ｂに所要の電圧が印加されるときに、補助容量Ｃｓを介して画素電極４２に接続されたＣｓバスライン４３ｃにリップルＶｃｓ１が生じることがある。

また、かかるリップルＶｃｓ１は、薄膜トランジスタ４７がＯＦＦになった後も減衰せずに、Ｃｓバスライン４３ｃに残る場合がある。薄膜トランジスタ４７がＯＦＦになった後もリップルＶｃｓ１が減衰せず、Ｃｓバスライン４３ｃに残ると、当該Ｃｓバスライン４３ｃに接続された複数の画素Ａの液晶層１３を操作するコンデンサＣｌｃに印加された電圧に影響を及ぼす場合がある。しかしながら、上記の液晶パネル１０では、Ｃｓバスライン４３ｃは、枝配線３１０によって他のＣｓバスライン４３ｃに接続されている。このため、Ｃｓバスライン４３ｃに生じるリップルＶｃｓ１が、枝配線３１０を通じて他のＣｓバスライン４３ｃに分散し、早期に減衰する。これにより、リップルＶｃｓ１に起因して生じる画像の乱れが低減する。このように液晶パネル１０は、枝配線３１０が設けられたことによって、リップルＶｃｓ１に起因して生じる画像の乱れを低減できる。

以上、本発明の一実施形態に係る液晶表示装置を説明したが、本発明は上記の実施形態には限定されず、種々の変更が可能である。

例えば、液晶表示装置の具体的構成は、上述した実施形態に限定されない。特に、Ｃｓバスライン（補助容量配線）、幹配線、枝配線、横幹配線の配線の仕方、接続の仕方など、種々の変更ができる。また、上述した実施形態では、１つの画素Ａは、ＲＧＢのサブ画素Ａ_R、Ａ_G、Ａ_Bを有し、各サブ画素Ａ_R、Ａ_G、Ａ_Bは、さらに上下の副画素Ｐａ、Ｐｂを備えている。そして、上下の副画素Ｐａ、Ｐｂは、個別に駆動する。このように、上述した実施形態では、マルチ画素駆動タイプの液晶パネルを例示している。液晶パネルの構造は、特に、マルチ画素駆動タイプの液晶パネルに限定されない。また、液晶表示装置の具体的構成は、バックライトが、液晶パネルの直下に対向するように配置された構造を例示したが、いわゆるエッジライト方式のものでもよい。また、本発明に係る液晶パネルは、液晶プロジェクタなどの液晶パネルとしても用いることができる。

１０ 液晶パネル
１０ａ 画素領域
１１ カラーフィルタ基板
１２ アレイ基板
１３ 液晶層
１５ シール材
１７、１８ 偏光板
２０ バックライト
２２ 光源
２４ バックライトシャーシ
２６ 光学シート
３０ ベゼル
３２ フレーム
４２ 画素電極
４２ａ、４２ｂ （副画素の）画素電極
４３ａ ソースバスライン
４３ｂ ゲートバスライン
４３ｃ Ｃｓバスライン（補助容量配線）
４６ 配向膜
４７、４７ａ、４７ｂ 薄膜トランジスタ
５２ ブラックマトリクス
５３ カラーフィルタ
５５ 対向電極
５９ スペーサ
７１ ソースドライバ
７２ ゲートドライバ
１００ 液晶表示装置
１２１ ソース電極
１２２ ゲート電極
１２３ａ、１２３ｂ ドレイン電極
１４２ａ、１４２ｂ 補助容量電極
１４４ａ、１４４ｂ 引出配線
１８０ 幹配線群
１８１〜１８４ 幹配線
２００ 制御部
２０１ 信号入力部
２０２ タイミング制御部
２０３ 電源
３１０ 枝配線
３２０ 横幹配線
Ａ 画素
Ａ_R、Ａ_G、Ａ_B サブ画素
ｃ 補助容量の制御信号
Ｃｌｃ 液晶層を操作するコンデンサ
Ｃｓ 補助容量
ｅ 電荷
Ｐａ、Ｐｂ 副画素
ＳＧ 走査信号
Ｖｃｓ１ リップル

Claims (20)

1. 行及び列を有するマトリクス状に複数の画素が配置された液晶パネルであって、
   前記各画素に設けられた補助容量と、
   前記行方向に配線されており、当該行方向に配置された各補助容量に接続された、複数の補助容量配線と、
   前記列方向に配線された複数の枝配線と、
   前記枝配線および前記補助容量配線を通じて前記補助容量に制御信号を送る制御信号供給部と、
   を備え、
   前記列方向の縁部に配線された横幹配線を備えている、液晶パネル。
2. 前記複数の画素が配置された画素領域は、ソースドライバ側の縁部と、ゲートドライバ側の縁部とを有しており、
   前記横幹配線は、前記ソースドライバ側の縁部に配線されている、請求項１に記載の液晶パネル。
3. 前記枝配線は前記横幹配線に電気的に接続されている、請求項１又は２に記載の液晶パネル。
4. 前記行方向の少なくとも一方の縁部に配線され、前記補助容量配線が接続された幹配線を備え、
   前記幹配線は前記制御信号供給部に接続されており、前記幹配線から前記補助容量配線を通じて前記補助容量に制御信号が送られる、請求項１から３の何れか一項に記載された液晶パネル。
5. 前記複数の枝配線は、複数のグループに分けられており、同一のグループに属する枝配線に同じ制御信号が送られるように前記制御信号供給部に接続されており、
   前記複数の補助容量配線は、それぞれ１つのグループに属する枝配線に接続されている、請求項１から４の何れか一項に記載された液晶パネル。
6. 前記行方向の少なくとも一方の縁部に配線された幹配線を備え、
   前記補助容量配線は、前記幹配線に接続され、
   前記幹配線には、前記制御信号供給部によって、前記補助容量配線が接続された枝配線に送られる制御信号が送られる、請求項１から４の何れか一項に記載された液晶パネル。
7. 前記各画素は、それぞれ同様に枝配線が配線されている、請求項１から６までの何れか一項に記載された液晶パネル。
8. 前記各画素はそれぞれＲＧＢのサブ画素を備え、前記枝配線は前記ＲＧＢのサブ画素のうちＲのサブ画素に配線されている、請求項１から６までの何れか一項に記載された液晶パネル。
9. 前記各画素はそれぞれＲＧＢのサブ画素を備え、前記枝配線は前記ＲＧＢのサブ画素のうちＧのサブ画素に配線されている、請求項１から６までの何れか一項に記載された液晶パネル。
10. 前記各画素はそれぞれＲＧＢのサブ画素を備え、前記枝配線は前記ＲＧＢのサブ画素のうちＢのサブ画素に配線されている、請求項１から６までの何れか一項に記載された液晶パネル。
11. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された画素電極と
    を備え、
    信号電圧変化の方向が逆で変化量が同一の一対の制御信号が供給される２本の枝配線を、前記画素電極が形成された領域を通るように配線した、請求項１から１０までの何れか一項に記載された液晶パネル。
12. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された対向電極と、
    前記対向電極に対向して、他方の基板に形成された画素電極と
    を備え、
    前記画素の画素電極が形成された領域を通るように、複数の枝配線が配線されており、
    前記枝配線と画素電極との間に形成される容量が等しい、請求項１から１０までの何れか一項に記載された液晶パネル。
13. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された対向電極と、
    前記対向電極に対向して、他方の基板に形成された画素電極と
    を備え、
    前記画素の画素電極が形成された領域を通るように、複数の枝配線が配線されており、
    前記各枝配線と画素電極との間に形成される複数の容量の最大値が、最小値の２倍以下である、請求項１から１０までの何れか一項に記載された液晶パネル。
14. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された対向電極と、
    前記対向電極に対向して、他方の基板に形成された画素電極と
    を備え、
    前記画素の画素電極が形成された領域を通るように、複数の枝配線が配線されており、
    前記各枝配線が画素電極に重なる投影面積が等しい、請求項１から１０までの何れか一項に記載された液晶パネル。
15. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された対向電極と、
    前記対向電極に対向して、他方の基板に形成された画素電極と
    を備え、
    前記画素の画素電極が形成された領域を通るように、複数の枝配線が配線されており、
    前記各枝配線が画素電極に重なる投影面積の最大値が、最小値の２倍以下である、請求項１から１０までの何れか一項に記載された液晶パネル。
16. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された対向電極と、
    前記対向電極に対向して、他方の基板に形成された画素電極と
    を備え、
    前記枝配線は、前記画素の画素電極が形成された領域を通るように配線されており、
    前記対向電極と画素電極とで形成される容量をＣｌｃとし、
    前記補助容量の容量をＣｓとし、
    前記枝配線と画素電極との間に形成される容量をＣｘとした場合に、
    Ｃｘ／（Ｃｌｃ＋Ｃｓ＋Ｃｘ）≦０．２になるように構成された、請求項１から１０までの何れか一項に記載された液晶パネル。
17. 前記液晶パネルは、
    液晶層と、
    前記液晶層を挟む一対の基板と、
    前記一対の基板のうち一方の基板に形成された画素電極と
    を備え、
    前記画素電極間に隙間が形成されており、当該隙間を通るように枝配線が配線された、請求項１から１０までの何れか一項に記載された液晶パネル。
18. 各画素は、輝度レベルが異なる副画素を有し、
    当該輝度レベルが異なる副画素は、それぞれ異なる補助容量配線に接続された補助容量を備えており、
    前記輝度レベルが異なる副画素に設けられた補助容量には、前記異なる補助容量配線を通じて、信号電圧変化の方向が逆で変化量が同一の一対の制御信号が送られる、請求項１から１７までの何れか一項に記載された液晶パネル。
19. 請求項１から１８までの何れか一項に記載された液晶パネルを備えた、液晶表示装置。
20. 請求項１９に記載された液晶表示装置を備えた、液晶ＴＶ。

Images