JP2008158286A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2008158286A
JP2008158286A JP2006347351A JP2006347351A JP2008158286A JP 2008158286 A JP2008158286 A JP 2008158286A JP 2006347351 A JP2006347351 A JP 2006347351A JP 2006347351 A JP2006347351 A JP 2006347351A JP 2008158286 A JP2008158286 A JP 2008158286A
Authority
JP
Japan
Prior art keywords
liquid crystal
voltage
display device
supplied
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347351A
Other languages
English (en)
Inventor
Masanori Takeuchi
正典 武内
Masae Kitayama
雅江 北山
Bunichi Shimoshikiriyou
文一 下敷領
Shunei Tsubata
俊英 津幡
Ikumi Henmi
郁未 逸見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006347351A priority Critical patent/JP2008158286A/ja
Publication of JP2008158286A publication Critical patent/JP2008158286A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】マルチ画素構造を有する大型の液晶表示装置における表示画像のざらつきを低減する。
【解決手段】画素は、第1〜第4液晶容量(CLC−A、B、C、D)と、第1〜第4補助容量(CCS−A、B、C、D)を有し、第1〜第4副画素電極には、それぞれ第1〜第4トランジスタを介して、ソースバスラインSnから共通の表示信号電圧が供給され、第1〜第4トランジスタはゲートバスラインGmから供給される共通の走査信号電圧によって制御され、第1〜第4補助容量対向電極はそれぞれ、互いに電気的に独立な第1〜第4補助容量配線(CS−A、B、C、D)に接続されており、少なくともある中間階調を表示するための表示信号電圧が供給されたときに、第1〜第4液晶容量に印加される実効電圧が、2種類、3種類および4種類の内から選択され得るように構成されている。
【選択図】図1

Description

本発明は液晶表示装置に関し、特に、広視野角特性を有する大型の液晶表示装置に関する。
液晶表示装置は、高精細、薄型、軽量および低消費電力等の優れた特長を有する平面表示装置であり、近年、表示性能の向上、生産能力の向上および他の表示装置に対する価格競争力の向上に伴い、市場規模が急速に拡大している。
特に、インプレイン・スイッチング・モード(IPSモード、特許文献1参照)およびマルチドメイン・バーティカル・アラインド・モード(MVAモード、特許文献2参照)は、表示面を斜め方向から観測した場合に表示コントラスト比が著しく低下する、あるいは表示階調が反転する、などの問題は起こらない広視野角モードの液晶表示装置として、液晶テレビに用いられている。
液晶表示装置の表示品位の改善が進む状況下において、今日では視野角特性の問題点として、正面観測時のγ特性と斜め観測時のγ特性が異なる点、すなわちγ特性の視角依存性の問題が新たに顕在化してきた。ここで、γ特性とは表示輝度の階調依存性であり、γ特性が正面方向と斜め方向で異なるということは、階調表示状態が観測方向によって異なることとなるため、写真等の画像を表示する場合や、またTV放送等を表示する場合に特に問題となる。
このγ特性の視野角依存性は、IPSモードよりもMVAモードにおいて顕著である。一方、IPSモードは、MVAモードに比べて正面観測時のコントラスト比の高いパネルを生産性良く製造することが難しい。これらの点から、特にMVAモードの液晶表示装置におけるγ特性の視角依存性を改善することが望まれる。
そこで本出願人は、特許文献3に、1つの画素を明るさの異なる複数の副画素に分割することによりγ特性の視角依存性、とりわけ白浮特性を改善することができる液晶表示装置および駆動方法を開示している。本明細書においてこのような表示あるいは駆動を面積階調表示、面積階調駆動、マルチ画素表示またはマルチ画素駆動などと呼ぶことがある。
特許文献3には、1つの画素(P)内の複数の副画素(SP)ごとに補助容量(CS)を設け、補助容量を構成する補助容量対向電極(補助容量配線に接続されている)を副画素ごとに電気的に独立とし、補助容量対向電極に供給する電圧(補助容量対向電圧またはCS信号電圧という。)を変化させることによって、容量分割を利用して、複数の副画素の液晶層に印加される実効電圧を異ならせる液晶表示装置が開示されている。
図10を参照しながら、特許文献3に記載されている液晶表示装置200の画素分割構造を説明する。ここでは、スイッチング素子としてTFTを有する液晶表示装置を例示する。
画素10は、副画素10a、10bに分割されており、副画素10a、10bは、それぞれTFT16a、TFT16b、および補助容量(CS)22a、22bが接続されている。TFT16aおよびTFT16bのゲ−ト電極は走査線(ゲートバスライン、Gバスラインと表記することもある。)12に接続され、ソース電極は共通の(同一の)信号線(ソースバスライン、Sバスラインと表記することもある。)14に接続されている。補助容量22a、22bは、それぞれ補助容量配線(CSバスライン)24aおよび補助容量配線24bに接続されている。補助容量22aおよび22bは、それぞれ副画素電極18aおよび18bに電気的に接続された補助容量電極と、補助容量配線24aおよび24bに電気的に接続された補助容量対向電極と、これらの間に設けられた絶縁層(不図示)によって形成されている。補助容量22aおよび22bの補助容量対向電極は互いに独立しており、それぞれ補助容量配線24aおよび24bから互いに異なる補助容量対向電圧(CS信号電圧)が供給され得る構造を有している。
次に、液晶表示装置200の2つの副画素10aおよび10bの液晶層に互いに異なる実効電圧を印加することができる原理について図を用いて説明する。
図11に、液晶表示装置200の1画素分の等価回路を模式的に示す。電気的な等価回路において、それぞれの副画素SP−A(10a)およびSP−B(10b)の液晶容量をそれぞれ液晶容量CLC−A(13a)およびCLC−B(13b)として表している。液晶容量CLC−AおよびCLC−Bは、それぞれ、副画素電極18aおよび18bと、液晶層と、対向電極(副画素電極18aおよび18bに対して共通)によって形成されている。
ここでは、液晶容量CLC−AおよびCLC−Bの静電容量値は同一の値CLC(V)とする。CLC(V)の値は、副画素SP−A、SP−Bの液晶層に印加される実効電圧(V)に依存する。また、各副画素SP−AおよびSP−Bの液晶容量にそれぞれ独立に接続されている補助容量CCS−A(22a)およびCCS−B(22b)の静電容量値は同一の値CCSとする。
副画素SP−Aの液晶容量CLC−Aと補助容量CCS−Aの一方の電極は副画素SP−Aを駆動するために設けたTFT−A(16a)のドレイン電極に接続されており、液晶容量CLC−Aの他方の電極は対向電極であり、補助容量CCS−Aの他方の電極は補助容量配線CS−A(24a)に接続されている。副画素SP−Bの液晶容量CLC−Bと補助容量CCS−Bの一方の電極は副画素SP−Bを駆動するために設けたTFT−B(16b)のドレイン電極に接続されており、液晶容量CLC−Bの他方の電極は対向電極であり、補助容量CCS−Bの他方の電極は補助容量配線CS−B(24b)に接続されている。TFT−AおよびTFT−Bのゲート電極はいずれもGバスライン(走査線)12に接続されており、ソース電極はいずれもSバスライン(信号線)14に接続されている。
図12(a)〜(f)に液晶表示装置200を駆動する際の各電圧のタイミングを模式的に示す。
図12(a)は、Sバスライン14の電圧波形Vs、図12(b)はCSバスラインCS−Aの電圧波形Vcsa、図12(c)はCSバスラインCS−Bの電圧波形Vcsb、図12(d)はGバスライン12の電圧波形Vg、図12(e)は副画素電極18aの電圧波形Vlca、図12(f)は、副画素電極18bの電圧波形Vlcbをそれぞれ示している。また、図中の破線は対向電極の電圧波形COMMON(Vcom)を示している。
以下、図12(a)〜(f)を用いて図11の等価回路の動作を説明する。
時刻T1のときVgの電圧がVgLからVgHに変化することにより、TFT−AとTFT−Bが同時に導通状態(オン状態)となり、副画素電極18aおよび18bにSバスライン14の電圧Vsが伝達され、副画素SP−Aの液晶容量CLC−Aおよび副画素SP−Bの液晶容量CLC−Bに充電される。同様にそれぞれの副画素の補助容量CCS−AおよびCCS−BにもSバスライン14からの充電がなされる。
次に、時刻T2のときGバスライン12の電圧VgがVgHからVgLに変化することにより、TFT−AとTFT−Bが同時に非導通状態(OFF状態)となり、副画素SP−A、SP−Bおよび補助容量CCS−A、CCS−Bは全て、Sバスライン14と電気的に絶縁される。なお、この直後TFT−A、TFT−Bの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極の電圧Vlca、Vlcbは概ね同一の電圧Vdだけ低下し、
Vlca=Vs−Vd
Vlcb=Vs−Vd
となる。また、このとき、それぞれのCSバスラインの電圧Vcsa、Vcsbは
Vcsa=Vcom−Vad
Vcsb=Vcom+Vad
である。
時刻T3で、補助容量CCS−Aに接続されたCSバスラインCS−Aの電圧VcsaがVcom−VadからVcom+Vadに変化し、補助容量Csbに接続されたCSバスラインCS−Bの電圧VcsbがVcom+VadからVcom−Vadに2倍のVadだけ変化する。CSバスラインCS−AおよびCS−Bのこの電圧変化に伴い、それぞれの副画素電極の電圧Vlca、Vlcbは
Vlca=Vs−Vd+2×Kc×Vad
Vlcb=Vs−Vd−2×Kc×Vad
へ変化する。但し、Kc=CCS/(CLC(V)+CCS)である。×は乗算を表す。
時刻T4では、VcsaがVcom+VadからVcom−Vadへ、VcsbがVcom−VadからVcom+Vadへ、2倍のVadだけ変化し、Vlca、Vlcbもまた、
Vlca=Vs−Vd+2×Kc×Vad
Vlcb=Vs−Vd−2×Kc×Vad
から、
Vlca=Vs−Vd
Vlcb=Vs−Vd
へ変化する。
時刻T5では、VcsaがVcom−VadからVcom+Vadへ、VcsbがVcom+VadからVcom−Vadへ、2倍のVadだけ変化し、Vlca、Vlcbもまた、
Vlca=Vs−Vd
Vlcb=Vs−Vd
から、
Vlca=Vs−Vd+2×Kc×Vad
Vlcb=Vs−Vd−2×Kc×Vad
へ変化する。
Vcsa、Vcsb、Vlca、Vlcbは、水平走査期間(水平書き込み時間)1Hの整数倍の間隔毎に上記T4、T5における変化を交互に繰り返す。従って、それぞれの副画素電極の電圧Vlca、Vlcbの実効的な値は、
Vlca=Vs−Vd+Kc×Vad
Vlcb=Vs−Vd−Kc×Vad
となる。
よって、副画素SP−A、SP−Bの液晶層13aおよび13bに印加される実効電圧V1、V2は、
V1=Vlca−Vcom
V2=Vlcb−Vcom
すなわち、
V1=Vs−Vd+Kc×Vad−Vcom
V2=Vs−Vd−Kc×Vad−Vcom
となる。
従って、副画素SP−AおよびSP−Bのそれぞれの液晶層13aおよび13bに印加される実効電圧の差ΔV12(=V1−V2)は、ΔV12=2×Kc×Vad(但し、Kc=CCS/(CLC(V)+CCS))となり、互いに異なる電圧を印加することができる。
図13にV1とV2の関係を模式的に示す。図13からわかるように、液晶表示装置200では、V1の値が小さいほどΔV12の値が大きい。このように、V1の値が小さいほどΔV12の値が大きくなるので、とりわけ白浮特性を改善することができる。
また、特許文献3に記載されているマルチ画素構造を高精細または大型の液晶テレビに適用する場合、振動電圧の振動の周期が表示パネルの高精細化あるいは大型化に伴って短くなるため、振動電圧発生のための回路の作製が困難になる(高価になる)、消費電力が増加する、あるいはCSバスラインの電気的な負荷インピーダンスによる波形鈍りの影響が大きくなるが、特許文献4に記載されているように、電気的に互いに独立な複数のCS幹線を設け、各CS幹線に複数のCSバスラインを接続することによって、CSバスラインを介して補助容量対向電極に印加する振動電圧の振動の周期を長くすることできる。
特許文献3および4の内容の全てを参考のために本明細書に援用する。
特公昭63−21907号公報 特開平11−242225号公報 特開2004−62146号公報(米国特許第6958791号明細書) WO2006/070829A1
本出願人は、特許文献3および4に記載されているマルチ画素技術を適用した液晶表示装置を備えた大型の液晶テレビを市販している。これまでは、各画素を輝度が異なる2つの副画素(すなわち明副画素および暗副画素)で構成した2分割構造を採用していたが、表示面の大型化およびγ特性の視角依存性のさらなる改善のためには、2分割では不十分であることがわかった。具体的には、表示装置の大型化に伴い1つの画素サイズが大きくなると、中間調を表示した際に、明副画素と暗副画素との市松状の配列が表示のざらつきとして視認されるという問題がある。
また、2分割構造においては、2つの副画素のV−Tカーブ(電圧−輝度(表示階調)曲線)を重ね合わせることによって、γ特性の視角依存性を平均化するものであるため、斜め視角におけるγ特性曲線が滑らかに変化せず、くびれが生じる。そのために、斜め視角から表示画像を観察したときに、不自然に観察されるという問題がある。
本発明は上記の問題の少なくとも1つを解決するためになされたものであり、その目的のひとつは、マルチ画素構造を有する大型の液晶表示装置における表示画像のざらつきを低減することにある。また、本発明の他の目的は、γ特性の視角依存性をさらに向上させることにある。
本発明の液晶表示装置は、行および列を有するマトリクス状に配列された複数の画素を備え、前記複数の画素のそれぞれは、対向電極と、液晶層と、前記液晶層を介して前記対向電極に対向する第1、第2、第3および第4副画素電極と、前記第1、第2、第3および第4副画素電極のそれぞれに対応して設けられた第1、第2、第3および第4トランジスタとを有し、前記対向電極、前記液晶層と、前記第1、第2、第3および第4副画素電極とが、それぞれ、第1、第2、第3および第4液晶容量を形成し、前記第1、第2、第3および第4副画素電極にそれぞれ電気的に接続された第1、第2、第3および第4補助容量電極と、絶縁層と、前記絶縁層を介して前記第1、第2、第3および第4補助容量電極とそれぞれ対向する第1、第2、第3および第4補助容量対向電極とが、第1、第2、第3および第4補助容量を形成し、前記第1、第2、第3および第4副画素電極には、それぞれ前記第1、第2、第3および第4トランジスタを介して、ソースバスラインから共通の表示信号電圧が供給され、前記第1、第2、第3および第4トランジスタはゲートバスラインから供給される共通の走査信号電圧によって制御され、前記第1、第2、第3および第4補助容量対向電極はそれぞれ、互いに電気的に独立な第1、第2、第3および第4補助容量配線に接続されており、少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1、第2、第3および第4液晶容量に印加される実効電圧が、2種類、3種類および4種類の内から選択され得るように構成されていることを特徴とする。画素の分割数を2〜4のいずれにするかは、前記第1、第2、第3および第4補助容量配線に供給するCS電圧を調整する、あるいは、予め用意した複数のCS電圧から適宜選択することによって行われ得る。
第1から第4液晶容量に印加する実効電圧を互いに異ならせる、すなわち4つの液晶容量に印加する実効電圧を4種類とすることによって、4つの副画素(4分割構造)が構成される。また、4つの液晶容量に印加する実効電圧を3種類とすることによって、3つの副画素(3分割構造)が構成され、4つの液晶容量に印加する実効電圧を2種類とすることによって2つの副画素(2分割構造)が構成される。3分割構造や4分割構造を採用すれば、従来の2分割構造に比べて、当然に、ざらつきが低減されるとともに、γ特性の視角依存性も改善される。2種類の実効電圧を印加する2分割構造を採用した場合においても、同じ実効電圧が印加される液晶容量が2つずつ存在しているので、これらを空間的に交互に配置することによって、ざらつきを低減することができる。
ある実施形態において、前記第1、第2、第3および第4副画素電極は、列方向に沿ってこの順に配列されており、前記第1、第2、第3および第4補助容量対向電極はそれぞれ、前記第1、第2、第3および第4補助容量配線が前記第1、第2、第3および第4副画素電極と重なる部分によって形成されている。
ある実施形態において、前記第1および第2トランジスタはゲートバスライン第1支線に接続されており、前記第3および第4トランジスタはゲートバスライン第2支線に接続されており、前記ゲートバスライン第1支線および第2支線は、前記複数の画素を含む表示領域外で互いに接続されている。
ある実施形態において、前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1および第4液晶容量に印加される実効電圧は互いに等しく、前記第2および第3液晶容量に印加される実効電圧は互いに異なり、かつ、前記第1および第4液晶容量に印加される実効電圧とも異なる。
ある実施形態において、前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1および第4液晶容量に印加される実効電圧は、前記第2および第3液晶容量に印加される実効電圧の一方よりも大きく、かつ、他方よりも小さい。
ある実施形態において、前記第2補助容量配線に供給される第2補助容量対向電圧と、前記第3補助容量配線に供給される第3補助容量対向電圧とは、それぞれ振動波形を含み、前記振動波形は、振幅が互いに等しく、かつ、位相が互いに逆であって、前記第1補助容量配線に供給される第1補助容量対向電圧および前記第4補助容量配線に供給される第4補助容量対向電圧はいずれも、前記振動波形の前記振幅の中央値を有する電圧である。
ある実施形態において、前記中央値を有する電圧は、前記対向電極に印加される対向電圧と実質的に等しい。
ある実施形態において、前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1、第2、第3および第4液晶容量に印加される実効電圧は互いに異なる。
ある実施形態において、前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1および第4液晶容量に印加される実効電圧は、前記第2および第3液晶容量に印加される実効電圧の一方よりも大きく、かつ、他方よりも小さい。
ある実施形態において、前記第1補助容量配線に供給される第1補助容量対向電圧と、前記第4補助容量配線に供給される第4補助容量対向電圧とは、それぞれ振動波形を含み、前記振動波形は、振幅が互いに等しい第1振幅を有し、かつ、位相が互いに逆であって、
前記第2補助容量配線に供給される第2補助容量対向電圧と、前記第3補助容量配線に供給される第3補助容量対向電圧とは、それぞれ振動波形を含み、前記振動波形は、振幅が互いに等しい第2振幅を有し、かつ、位相が互いに逆であって、前記第1振幅は前記第2振幅よりも小さい。
ある実施形態において、前記第1、第2、第3および第4液晶容量のぞれぞれは、第1、第2、第3および第4副画素を構成し、前記第1、第2、第3および第4副画素の面積は互いに等しい。
本発明によると、マルチ画素構造を有する大型の液晶表示装置における表示画像のざらつきを低減することが出来る。さらに、マルチ画素構造の分割数を3以上とすることによって、γ特性の視角依存性をさらに向上させることができる。
以下、図面を参照して本発明による実施形態の液晶表示装置の構成および動作を説明する。
図1は、本発明による実施形態の液晶表示装置の1つの画素の等価回路図である。本実施形態の液晶表示装置は、行および列を有するマトリクス状に配列された複数の画素を備えており、図1には、m行n列の画素の等価回路を示している。
画素は、第1、第2、第3および第4液晶容量(CLC−A、B、C、D)と、第1、第2、第3および第4補助容量(CCS−A、B、C、D)を有している。A、B、CおよびDの記号は、列方向における位置に対応し、この順に配列されている。液晶容量CLC−A、B、C、Dのそれぞれは、第1、第2、第3および第4副画素電極と、対向電極と、液晶層によって形成されている。液晶層は、誘電異方性が負のネマチック液晶材料から形成されており、電圧が印加されていない状態(絶対値がしきい値電圧よりも小さい電圧が印加されている状態)において、基板面に対して略垂直に配向(典型的にはプレチルト角が85°以上)する垂直配向型液晶層である。各副画素の構成は図11に示した従来技術と同じであるので説明を簡略にする。
第1、第2、第3および第4副画素電極は、互いに電気的に独立しており、それぞれ第1、第2、第3および第4トランジスタ(TFT−A、B、C、D)を介して、ソースバスラインSnから共通の表示信号電圧が供給される。また、第1、第2、第3および第4トランジスタ(TFT−A、B、C、D)はゲートバスラインGmから供給される共通の走査信号電圧によって制御される。ここでは、ゲートバスラインGmは2本のゲートバスライン支線Gm−B1およびGm−B2に分割されており、TFT−AおよびBのゲート電極は支線Gm−B1に接続されており、TFT−CおよびDのゲート電極は支線Gm−B2に接続されている。Gm−B1とGm−B2との接続は、特に限定されないが、複数の画素を含む表示領域外(すなわち、額縁領域)で互いに接続されることが好ましい。こうすることで、ゲートドライバの数が増加することを防ぐことができる。
また、第1、第2、第3および第4補助容量(CCS−A、B、C、D)のそれぞれは、第1、第2、第3および第4副画素電極にそれぞれ電気的に接続された第1、第2、第3および第4補助容量電極と、絶縁層(例えば、各TFTのゲート絶縁層を構成する無機絶縁膜と同じ膜で形成される)と、絶縁層を介して第1、第2、第3および第4補助容量電極とそれぞれ対向する第1、第2、第3および第4補助容量対向電極とによって構成されている。第1、第2、第3および第4補助容量対向電極はそれぞれ、互いに電気的に独立な第1、第2、第3および第4補助容量配線(CSバスラインCS−A、B、C、D)に接続されている。例えば、CSバスラインCS−A、B、C、Dが、それぞれ第1、第2、第3および第4副画素電極と重なる部分によって、第1、第2、第3および第4補助容量対向電極を形成することができる(図9参照)。それぞれの補助容量に求められる容量値の大きさに応じて、各副画素電極と重なるCSバスラインCS−A、B、C、Dの部分の幅を変化させればよい。
このような構成を有する液晶表示装置は、各CSバスラインCS−A、B、C、Dに供給する補助容量対向電圧(CS信号電圧)を調整することによって、CLC−A、B、C、Dに印加される実効電圧が、2種類、3種類および4種類の内から選択され得る。すなわち、画素の分割数を2〜4のいずれにするかは、CSバスラインCS−A、B、C、Dに供給するCS電圧を調整することによって選択され得る。例えば、予め用意した複数のCS電圧から適宜選択することによって行ってもよい。
CLC−A、B、C、Dに印加する実効電圧を互いに異ならせる、すなわち4つの液晶容量に印加する実効電圧を4種類とすることによって、4つの副画素(4分割構造)が構成される。また、4つの液晶容量に印加する実効電圧を3種類とすることによって、3つの副画素(3分割構造)が構成され、4つの液晶容量に印加する実効電圧を2種類とすることによって2つの副画素(2分割構造)が構成される。3分割構造や4分割構造を採用すれば、従来の2分割構造に比べて、当然に、ざらつきが低減されるとともに、γ特性の視角依存性も改善される。2種類の実効電圧を印加する2分割構造を採用した場合においても、同じ実効電圧が印加される液晶容量が2つずつ存在しているので、これらを空間的に交互に配置することによって、ざらつきを低減することができる。
なお、全ての階調電圧について、液晶容量に印加される実効電圧を異ならせる必要は必ずしもなく、最低階調(黒表示状態)および最高階調(白表示状態)においては、各液晶容量に同じ電圧が印加され、同じ輝度(階調)を表示してもよい。また、特にγ特性の視角依存性が大きい領域(ある中間調(例えば100/255階調)よりも低い領域)においてのみ、マルチ画素駆動を行っても良い。
以下に、具体的に説明する。
まず、図2および図3を参照して、図1に示した画素構造を有する液晶表示装置を用いて3分割構造および4分割構造を得るための駆動方法を説明する。
図2は、3分割構造を得るための駆動方法を説明するための図であり、ゲート信号(Gate信号)、CS信号(補助容量対向電圧)、および画素電圧(各副画素の液晶容量に印加される電圧)の波形を示す図である。一垂直走査期間(ここでは入力映像信号のフレームと同じ)に表示信号電圧の極性が反転し、且つ、行方向に隣接する画素間の極性が逆となる、典型的なドット反転駆動の場合を例示する。nフレーム(nF)では正極性書き込み、n+1フレーム(n+1 F)では負極性書き込みの場合を示す。ここでは特に示さない限り、「一垂直走査期間」とは、入力映像信号で規定される期間ではなく、液晶表示装置について規定される期間であり、ある画素に信号電圧が供給されてから、再び信号電圧が供給されるまでの期間である。例えば、NTSC信号の1フレームは33.3msであるが、一般に液晶表示装置ではNTSC信号の1/2フレーム=1フィールド(16.7ms)の期間内に全ての画素に信号電圧の書き込みを行っており、16.7msが液晶表示装置の一垂直走査期間である。さらに、応答特性を改善する目的などのために倍速駆動を行う場合、液晶表示装置の一垂直走査期間は、さらに半分の8.4msとなる。また、各画素に供給される「信号電圧」とは、表示すべき階調に対応する電圧(階調電圧)に限られず、応答特性を改善するためのオーバーシュート電圧や、擬似インパルス駆動(黒挿入駆動)のための黒表示電圧など、画素に供給される全ての電圧を含むものとする。
図2に示したように、ゲート信号が立ち下がった後にVCS−BおよびVCS−Cの振幅が変化することによって、液晶容量に印加される電圧VCLC−BおよびVCLC−Cが変化することは、上述の特許文献3に記載したとおりである。なお、CS信号の波形はここでは10H(Hは一水平走査期間)ごとに振幅が変化する(周期が20H)デューティ比1:1の矩形波を例示しているがこれに限られない(特許文献3および4参照)。
ここで、CS−Bに供給されるVCS−Bと、CS−Cに供給されるVCS−Cとは、それぞれ振動波形を含み、振動波形は、振幅が互いに等しく、かつ、位相が互いに逆である。一方、VCS−AおよびVCS−Dの電圧値は、VCS−BおよびVCS−Cの振動波形の振幅の中央値に対応し、この中央値は対向電極に印加される対向電圧と実質的に等しい。
nフレームでは正極性書き込みなので、ゲート信号が立ち下がった直後のCS信号の振幅が増大するVCS−Bが供給される液晶容量CLC−Bに印加される実効電圧が増大し、液晶容量CLC−Bで構成される副画素SP−Bが明副画素となる。一方、振幅が減少するVCS−Cが供給される液晶容量CLC−Aに印加される実効電圧が減少し、液晶容量CLC−Cで構成される副画素SP−Cが暗副画素となる。
一方、VCS−AおよびVCS−Dはゲート信号が立ち下がった後に電圧の変化がなく一定の電圧値を有している。従って、液晶容量CLC−Aおよび液晶容量CLC−DにはSバスラインから供給された表示信号電圧に対応する所定の電圧が印加され、液晶容量CLC−AおよびCLC−Dで構成される副画素SP−AおよびSP−Dは表示信号電圧に対応する中間の輝度を呈する副画素となる。
このようにして、3分割画素構造が得られる。また、n+1フレームにおいてもこの輝度の関係(画素内における副画素の輝度順位)は維持されるとともに、各副画素の液晶容量に印加される電圧の極性が反転するので、長期間にわたってDC電圧が印加されることを防止できる。
図3は、4分割構造を得るための駆動方法を説明するための図であり、ゲート信号(Gate信号)、CS信号(補助容量対向電圧)、および画素電圧(各副画素の液晶容量に印加される電圧)の波形を示す図である。
図3に示したように、ゲート信号が立ち下がった後に各CS信号(VCS−A、VCS−B、VCS−C、VCS−D)の振幅が変化することによって、各副画素の液晶容量に印加される電圧(VCLC−A、VCLC−B、VCLC−C、VCLC−D)は、上述した特許文献3に記載したとおりである。
ここで、CS−Aに供給されるVCS−AとCS−Dに供給されるVCS−Dとは、それぞれ振動波形を含み、振動波形は、振幅が互いに等しい第1振幅を有し、かつ、位相が互いに逆である。CS−Bに供給されるVCS−BとCS−Cに供給されるVCS−Cも、それぞれ振動波形を含み、この振動波形は、振幅が互いに等しい第2振幅を有し、かつ、位相が互いに逆である。第1振幅は第2振幅よりも小さく設定されている。
nフレームでは正極性書き込みなので、ゲート信号が立ち下がった直後のCS信号の振幅の増加が最大であるVCS−Bが供給される液晶容量CLC−Bに印加される実効電圧が最大となり、液晶容量CLC−Bで構成される副画素SP−Bが最も明るい副画素(明明副画素)となる。振幅の増加が小さいVCS−Aが供給される液晶容量CLC−Aに印加される実効電圧が次に続き、液晶容量CLC−Aで構成される副画素SP−Aが次に明るい副画素(明副画素)となる。振幅の減少が最大であるVCS−Cが供給される液晶容量CLC−Cに印加される実効電圧が最小となり、液晶容量CLC−Cで構成される副画素SP−Cが最も暗い副画素(暗暗副画素)となる。振幅の減少が小さいVCS−Dが供給される液晶容量CLC−Dに印加される実効電圧が次に続き、液晶容量CLC−Dで構成される副画素SP−Dが次に暗い副画素(暗副画素)となる。このようにして、4分割画素構造が得られる。また、n+1フレームにおいてもこの輝度の関係(画素内における副画素の輝度順位)は維持されるとともに、各副画素の液晶容量に印加される電圧の極性が反転するので、長期間にわたってDC電圧が印加されることを防止できる。
次に、図4(a)および(b)を参照して、2分割構造(2VT構造)とした場合の好ましい副画素の配列およびγ特性の視角依存性について説明する。
2分割構造とする場合であっても、本発明による実施形態の液晶表示装置は互いに電気的に独立な4つの液晶容量からなる4つの領域SP−A、SP−B、SP−CおよびSP−Dを有しているので、明副画素と暗副画素とを図4(a)に示したように交互に配置することが可能となる。従って、大型の表示装置(例えば52型(画素配列ピッチ:行方向200μm、列方向600μm)を超える)において、中間調を表示した際に、明副画素と暗副画素との市松状の配列が表示のざらつきとして視認され難くなる。
なお、図4(a)に示した2分割構造を得るための駆動方法の説明は省略するが、例えば、図3においてVCS−AとVCS−Cとに同じCS信号(例えば図3中のVCS−B)を供給し、VCS−BとVCS−Dとに同じCS信号(例えば図3中のVCS−C)を供給すればよい。
図4(a)に示したように、2つのVT特性の重ね合わせを実現する2分割構造(2VT構造ともいう。)であっても、各副画素を空間的に2分割することによって、ざらつきを低減できるが、γ特性の視角依存性は、図4(b)に示すように、本質的に従来の2分割構造と同じである。図4(b)は、横軸が正面における階調で、縦軸が左右(偏光軸に平行または直交)における斜め視角(表示面法線から45°)での階調を示すグラフである。2分割構造では、図4(b)に示すように、100/255階調付近に窪みが形成され、滑らかな変化が得られない。このγ特性の視角依存性を改善するためには、分割数を3以上とする必要がある。
次に、図5(a)および(b)を参照して、3分割構造(3VT構造)とした場合の好ましい副画素の配列およびγ特性の視角依存性について説明する。
一般に、4つの液晶容量のうちの2つの液晶容量に印加する実効電圧を等しくし、他の2つの液晶容量に印加する実効電圧を互いに異ならせ、且つ、前記の2つの液晶容量に印加される実効電圧とも異ならせることによって得られる。
これらの関係を得る組み合わせの中でも、図5(a)に示す3分割構造が好ましい。図5(a)に示す3分割構造は、SP−Aを構成するCLC−AおよびSP−Dを構成するCLC−Dに印加される実効電圧は互いに等しく、SP−Bを構成するCLC−BおよびSP−Cを構成するCLC−Cに印加される実効電圧は互いに異なり、かつ、CLC−AおよびCLC−Dに印加される実効電圧とも異なるようにしている。さらに、CLC−AおよびCLC−Dに印加される実効電圧は、CLC−BおよびCLC−Cに印加される実行電圧の一方よりも大きく、かつ、他方よりも小さく設定されている。このように設定すると、明副画素がSP−Cとなり、4つの副画素の内で画素の幾何学重心に最も近い副画素の一方が明副画素となるので、表示のざらつき感がさらに低下する。もちろん、SP−CとSP−Bとを入れ替えても同じ効果が得られる。図5(a)に示した副画素配列を有する3分割構造は、図2を参照して説明した駆動方法によって実現できる。
3分割構造を採用すると、図5(b)に示すγ特性の視角依存性が得られる。図5(b)を図4(b)と比較すれば明らかなように、100/255階調付近の滑らかさが改善されている。なお、図5(a)に示した3分割構造においては、輝度の異なる副画素の面積は、明:暗:中の比であらわすと、1:1:2であった。これは各液晶容量CLC−A、B、CおよびDを構成する副画素電極の面積を等しくしたからである。これに対し、図6(a)に示すように、中間の輝度を呈する副画素を構成するCLC−AおよびDの副画素電極の面積を、明副画素および暗副画素をそれぞれ構成するCLC−BおよびCの2分の1とし、副画素の面積が、明:暗:中の比で1:1:1とすると、図6(b)に示すように、100/255階調付近の滑らかさがさらに改善される。
次に、図7(a)および(b)を参照して、4分割構造(4VT構造)とした場合の好ましい副画素の配列およびγ特性の視角依存性について説明する。
一般に、4分割構造は、4つの液晶容量に印加する実効電圧を等しくし、互いに異ならせることによって得られる。
これらの関係を得る組み合わせの中でも、図7(a)に示す4分割構造が好ましい。図7(a)に示す3分割構造は、CLC−AおよびCLC−Dに印加される実効電圧は、CLC−BおよびCLC−Cに印加される実効電圧の一方よりも大きく、かつ、他方よりも小さい。すなわち、SP−AおよびSP−Bは最高輝度または最低輝度を呈する副画素でないことが好ましい。図7(a)では、SP−Aを明副画素、SP−Bを暗暗副画素、SP−Cを明明副画素、SP−Dを暗副画素としているが、図3で説明したとおりSP−BとSP−Cとを入れ替えてもよいし、SP−AとSP−Dとを入れ替えても良い。このように設定すると、4つの副画素の内で画素の幾何学重心に最も近い副画素の一方が明明副画素となるので、表示のざらつき感がさらに低下する。図7(a)に示した副画素配列を有する4分割構造は、図3を参照して説明した駆動方法によって実現できる。
4分割構造を採用すると、図7(b)に示すγ特性の視角依存性が得られる。図7(b)を図5(b)と比較すれば明らかなように、100/255階調付近の滑らかさがさらに改善されている。なお、図7(a)に示した4分割構造においては、輝度の異なる副画素の面積は、明明:明:暗暗:暗の比であらわすと、1:1:1:1であり、この面積比率が最も好ましい。なお、4分割構造になると、面積比によるγ特性の視角依存性にたいする影響は小さい。
また、上記の2分割構造および3分割構造においては、明副画素および暗副画素の液晶容量に印加される、前記Kc×Vadで決まる中間調での実効電圧差を±0.6Vとした例を示していたのに対し、ここでは、明明副画素および暗暗副画素の液晶容量に印加される中間調での実効電圧差を±0.7V、明副画素および暗副画素の液晶容量に印加される中間調での実効電圧差を±0.3Vとした例を説明した。分割数が多くなると、γ曲線がなめらかになるので、副画素間の実効電圧の差をおおきくすることが可能となり、それによって、さらにγ特性の視角依存性を改善することができる。
図4(b)、図5(b)、図6(b)および図7(b)において、γ特性の視角依存性を赤(R)、緑(G)および青(B)ごとに示したが、青(B)の視角依存性が大きいことが分かる。これは、液晶層のリタデーション(副屈折率)の波長分散に起因する。
図8(a)および(b)を参照して、この問題を解決するための方法を説明する。図8(a)は図4(b)に対応する図であり、セルギャップ(液晶層の厚さ)をR画素、G画素およびB画素の全てについて3.4μmとした場合の階調特性を示し、図8(b)は青画素のセルギャップ(液晶層の厚さ)だけを3.0μmとした場合のγ特性の視角依存性を示すグラフである。
図8(a)と(b)との比較から明らかなように、青画素のセルギャップを3.0μmと他の色画素のセルギャップよりも小さくすることによって、青画素のγ特性が他の色画素のγ特性に近づき、全体として、γ特性の視角依存性が改善される。ここでは、γ特性の変化がわかりやすいように、2分割構造について説明したが、青画素のセルギャップを他の色画素のセルギャップよりも小さくすることによって得られる効果は、画素の分割数に関係なく得られる。
図9に、図1に示した等価回路で表される画素構造を有する液晶表示装置の具体例を示す。図9には、本出願人が試作した108型液晶表示装置における行方に配列された3つの画素を模式的に示している。画素の配列ピッチは、行方向が413μm、列方向が1240μmである。
この液晶表示装置は、垂直配向型の液晶層を備え、画素電極(副画素電極)に設けたスリットと、対向電極の液晶層側に設けた誘電体(樹脂)からなるリブによって、液晶分子が倒れる方向を規定するMVA型の液晶表示装置である。図1と同じ構成要素は同じ参照符号で示し、説明を省略する。
この液晶表示装置に、図3を参照して説明した駆動方法を適用することによって4分割構造(4VT構造)を得ることができる。4つの副画素SP−A、SP−B、SP−CおよびSP−Dのそれぞれにおいて、リブおよびスリットが「くの字」に複数平行に配列されており、液晶層に電圧を印加した際に、配向方向の異なる4つの液晶ドメインが各副画素領域に同じ面積で形成される。
本発明は大型の液晶表示装置、特に52型を超える液晶表示装置の表示品位を向上することができる。
本発明による実施形態の液晶表示装置の1つの画素の等価回路図である。 3分割構造を得るための駆動方法を説明するための図であり、ゲート信号(Gate信号)、CS信号(補助容量対向電圧)、および画素電圧(各副画素の液晶容量に印加される電圧)の波形を示す図である。 4分割構造を得るための駆動方法を説明するための図であり、ゲート信号(Gate信号)、CS信号(補助容量対向電圧)、および画素電圧(各副画素の液晶容量に印加される電圧)の波形を示す図である。 (a)および(b)は、2分割構造(2VT構造)とした場合の好ましい副画素の配列およびγ特性の視角依存性を示す図である。 (a)および(b)は、3分割構造(3VT構造)とした場合の好ましい副画素の配列およびγ特性の視角依存性を示す図である。 (a)および(b)は、3分割構造(3VT構造)とした場合の他の好ましい副画素の配列およびγ特性の視角依存性を示す図である。 (a)および(b)は、4分割構造(4VT構造)とした場合の好ましい副画素の配列およびγ特性の視角依存性を示す図である。 (a)はセルギャップをR画素、G画素およびB画素の全てについて3.4μmとした場合の階調特性を示すグラフであり、(b)は青画素のセルギャップだけを3.0μmとした場合のγ特性の視角依存性を示すグラフである。 本発明による実施形態の液晶表示装置の画素構造を模式的に示す図である。 特許文献3に記載されている液晶表示装置200の画素分割構造を説明するための図である。 液晶表示装置200の1画素分の等価回路を模式的に示す図である。 (a)〜(f)は、液晶表示装置200を駆動する際の各電圧のタイミングを模式的に示す図である。 液晶表示装置200における副画素間の液晶層への印加電圧の関係を示す図である。
符号の説明
10 画素
10a、10b 副画素
12 走査線(ゲートバスライン)
14a、14b 信号線(ソースバスライン)
16a、16b TFT
18a、18b 副画素電極
200 液晶表示装置
P 画素
SP−A、SP−B、SP−C、SP−D 副画素

Claims (11)

  1. 行および列を有するマトリクス状に配列された複数の画素を備え、
    前記複数の画素のそれぞれは、対向電極と、液晶層と、前記液晶層を介して前記対向電極に対向する第1、第2、第3および第4副画素電極と、前記第1、第2、第3および第4副画素電極のそれぞれに対応して設けられた第1、第2、第3および第4トランジスタとを有し、
    前記対向電極、前記液晶層と、前記第1、第2、第3および第4副画素電極とが、それぞれ、第1、第2、第3および第4液晶容量を形成し、
    前記第1、第2、第3および第4副画素電極にそれぞれ電気的に接続された第1、第2、第3および第4補助容量電極と、絶縁層と、前記絶縁層を介して前記第1、第2、第3および第4補助容量電極とそれぞれ対向する第1、第2、第3および第4補助容量対向電極とが、第1、第2、第3および第4補助容量を形成し、
    前記第1、第2、第3および第4副画素電極には、それぞれ前記第1、第2、第3および第4トランジスタを介して、ソースバスラインから共通の表示信号電圧が供給され、
    前記第1、第2、第3および第4トランジスタはゲートバスラインから供給される共通の走査信号電圧によって制御され、
    前記第1、第2、第3および第4補助容量対向電極はそれぞれ、互いに電気的に独立な第1、第2、第3および第4補助容量配線に接続されており、
    少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1、第2、第3および第4液晶容量に印加される実効電圧が、2種類、3種類および4種類の内から選択され得るように構成されている、液晶表示装置。
  2. 前記第1、第2、第3および第4副画素電極は、列方向に沿ってこの順に配列されており、
    前記第1、第2、第3および第4補助容量対向電極はそれぞれ、前記第1、第2、第3および第4補助容量配線が前記第1、第2、第3および第4副画素電極と重なる部分によって形成されている、請求項1に記載の液晶表示装置。
  3. 前記第1および第2トランジスタはゲートバスライン第1支線に接続されており、前記第3および第4トランジスタはゲートバスライン第2支線に接続されており、前記ゲートバスライン第1支線および第2支線は、前記複数の画素を含む表示領域外で互いに接続されている、請求項1または2に記載の液晶表示装置。
  4. 前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1および第4液晶容量に印加される実効電圧は互いに等しく、前記第2および第3液晶容量に印加される実効電圧は互いに異なり、かつ、前記第1および第4液晶容量に印加される実効電圧とも異なる、請求項1から3のいずれかに記載の液晶表示装置。
  5. 前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1および第4液晶容量に印加される実効電圧は、前記第2および第3液晶容量に印加される実効電圧の一方よりも大きく、かつ、他方よりも小さい、請求項4に記載の液晶表示装置。
  6. 前記第2補助容量配線に供給される第2補助容量対向電圧と、前記第3補助容量配線に供給される第3補助容量対向電圧とは、それぞれ振動波形を含み、前記振動波形は、振幅が互いに等しく、かつ、位相が互いに逆であって、
    前記第1補助容量配線に供給される第1補助容量対向電圧および前記第4補助容量配線に供給される第4補助容量対向電圧はいずれも、前記振動波形の前記振幅の中央値を有する電圧である、請求項4または5に記載の液晶表示装置。
  7. 前記中央値を有する電圧は、前記対向電極に印加される対向電圧と実質的に等しい、請求項6に記載の液晶表示装置。
  8. 前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1、第2、第3および第4液晶容量に印加される実効電圧は互いに異なる、請求項1から3のいずれかに記載の液晶表示装置。
  9. 前記少なくともある中間階調を表示するための表示信号電圧が供給されたときに、前記第1および第4液晶容量に印加される実効電圧は、前記第2および第3液晶容量に印加される実効電圧の一方よりも大きく、かつ、他方よりも小さい、請求項8に記載の液晶表示装置。
  10. 前記第1補助容量配線に供給される第1補助容量対向電圧と、前記第4補助容量配線に供給される第4補助容量対向電圧とは、それぞれ振動波形を含み、前記振動波形は、振幅が互いに等しい第1振幅を有し、かつ、位相が互いに逆であって、
    前記第2補助容量配線に供給される第2補助容量対向電圧と、前記第3補助容量配線に供給される第3補助容量対向電圧とは、それぞれ振動波形を含み、前記振動波形は、振幅が互いに等しい第2振幅を有し、かつ、位相が互いに逆であって、
    前記第1振幅は前記第2振幅よりも小さい、請求項9に記載の液晶表示装置。
  11. 前記第1、第2、第3および第4液晶容量のぞれぞれは、第1、第2、第3および第4副画素を構成し、前記第1、第2、第3および第4副画素の面積は互いに等しい、請求項8から10のいずれかに記載の液晶表示装置。
JP2006347351A 2006-12-25 2006-12-25 液晶表示装置 Pending JP2008158286A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347351A JP2008158286A (ja) 2006-12-25 2006-12-25 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347351A JP2008158286A (ja) 2006-12-25 2006-12-25 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2008158286A true JP2008158286A (ja) 2008-07-10

Family

ID=39659246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347351A Pending JP2008158286A (ja) 2006-12-25 2006-12-25 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2008158286A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287021A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2010060804A (ja) * 2008-09-03 2010-03-18 Sony Corp 表示装置、画素のレイアウト方法および電子機器
JP2010060803A (ja) * 2008-09-03 2010-03-18 Sony Corp 表示装置、画素のレイアウト方法および電子機器
WO2010109558A1 (ja) * 2009-03-24 2010-09-30 シャープ株式会社 Tft基板及びこれを用いた液晶表示装置
WO2011013274A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 表示装置および表示装置の駆動方法
WO2011162288A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 液晶装置及び液晶制御方法
CN102428404A (zh) * 2009-05-21 2012-04-25 夏普株式会社 液晶面板
JP2013054366A (ja) * 2012-10-16 2013-03-21 Semiconductor Energy Lab Co Ltd 半導体装置
WO2016098232A1 (ja) * 2014-12-18 2016-06-23 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法
US9778525B2 (en) 2014-03-06 2017-10-03 Samsung Display Co., Ltd. Display device

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008287021A (ja) * 2007-05-17 2008-11-27 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8619011B2 (en) 2007-05-17 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP2010060804A (ja) * 2008-09-03 2010-03-18 Sony Corp 表示装置、画素のレイアウト方法および電子機器
JP2010060803A (ja) * 2008-09-03 2010-03-18 Sony Corp 表示装置、画素のレイアウト方法および電子機器
WO2010109558A1 (ja) * 2009-03-24 2010-09-30 シャープ株式会社 Tft基板及びこれを用いた液晶表示装置
CN102356352A (zh) * 2009-03-24 2012-02-15 夏普株式会社 Tft基板和使用该tft基板的液晶显示装置
CN102428404B (zh) * 2009-05-21 2015-07-15 夏普株式会社 液晶面板
CN104914637B (zh) * 2009-05-21 2018-04-27 夏普株式会社 液晶面板
CN102428404A (zh) * 2009-05-21 2012-04-25 夏普株式会社 液晶面板
CN104914637A (zh) * 2009-05-21 2015-09-16 夏普株式会社 液晶面板
WO2011013274A1 (ja) * 2009-07-30 2011-02-03 シャープ株式会社 表示装置および表示装置の駆動方法
US8665200B2 (en) 2009-07-30 2014-03-04 Sharp Kabushiki Kaisha Display device and method for driving display device
WO2011162288A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 液晶装置及び液晶制御方法
JP2013054366A (ja) * 2012-10-16 2013-03-21 Semiconductor Energy Lab Co Ltd 半導体装置
US9778525B2 (en) 2014-03-06 2017-10-03 Samsung Display Co., Ltd. Display device
WO2016098232A1 (ja) * 2014-12-18 2016-06-23 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法
JPWO2016098232A1 (ja) * 2014-12-18 2017-05-25 堺ディスプレイプロダクト株式会社 液晶表示装置及び液晶表示装置の駆動方法

Similar Documents

Publication Publication Date Title
JP5259572B2 (ja) 液晶表示装置
USRE47660E1 (en) Liquid crystal display
TWI393094B (zh) 液晶顯示裝置及其驅動方法
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
EP2365387B1 (en) Liquid crystal display
US8207926B2 (en) Liquid crystal display device
JP2008158286A (ja) 液晶表示装置
JP5246924B2 (ja) 黒潰れ改善された液晶ディスプレイ、ディスプレイパネル及びその駆動方法
WO2010143348A1 (ja) 液晶表示装置
JP5540020B2 (ja) 液晶表示装置
KR101186878B1 (ko) 브이에이 모드 액정표시장치 및 그 구동방법
KR20070034145A (ko) 액정 표시 패널과 그의 구동 방법 및 그를 이용한 액정표시 장치
JP2004078157A (ja) 液晶表示装置
JP5043847B2 (ja) 液晶表示装置
JP5042270B2 (ja) 液晶表示装置
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
WO2016098232A1 (ja) 液晶表示装置及び液晶表示装置の駆動方法
WO2011048850A1 (ja) 液晶表示装置および液晶表示装置の駆動方法
JP4592384B2 (ja) 液晶表示装置
KR101048700B1 (ko) 액정표시장치 및 그 구동방법
WO2011104959A1 (ja) 液晶表示装置
JP4275588B2 (ja) 液晶表示装置
WO2012093630A1 (ja) 液晶表示装置
KR20080046876A (ko) 표시장치
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法