KR20080046876A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20080046876A
KR20080046876A KR1020060116493A KR20060116493A KR20080046876A KR 20080046876 A KR20080046876 A KR 20080046876A KR 1020060116493 A KR1020060116493 A KR 1020060116493A KR 20060116493 A KR20060116493 A KR 20060116493A KR 20080046876 A KR20080046876 A KR 20080046876A
Authority
KR
South Korea
Prior art keywords
electrode
voltage
pixel
liquid crystal
common
Prior art date
Application number
KR1020060116493A
Other languages
English (en)
Inventor
김상일
신성식
김희섭
양영철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060116493A priority Critical patent/KR20080046876A/ko
Priority to US11/928,501 priority patent/US20080122775A1/en
Publication of KR20080046876A publication Critical patent/KR20080046876A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

표시장치에서, 공통전극은 하나의 화소행이 턴-온되는 수평주사구간(이하, 1H 구간)의 절반 구간(이하, H/2 구간)을 단위로 전압 레벨이 변화되는 공통전압을 입력받는다. 제1 스위칭 소자는 1H 구간 중 초기 H/2 구간동안 공통전압과 다른 전압레벨을 갖는 제1 데이터 전압을 출력하고, 제2 스위칭 소자는 1H 구간 중 후기 H/2 구간동안 제1 데이터 전압과 반대의 극성을 갖는 제2 데이터 전압을 출력한다. 제1 화소전극은 제1 스위칭 소자로부터 제1 데이터 전압을 입력받고, 제2 화소전극은 제2 스위칭 소자로부터 제2 데이터 전압을 입력받는다. 따라서, 공통전극과 제1 및 제2 화소전극과의 사이에 개재된 액정층에 인가되는 액정 전압의 크기를 증가시킴으로써, 표시장치의 소비 전력 및 액정의 응답속도를 향상시킬 수 있다.

Description

표시장치{DISPLAY APPARATUS}
도 1은 본 발명의 일 실시예에 따른 듀얼 필드 스위칭 모드 액정표시장치의 단위 화소에 대한 등가 회로도이다.
도 2는 도 1에 도시된 단위 화소의 파형도이다.
도 3 및 도 4는 도 1에 도시된 듀얼 필드 스위칭 모드 액정표시장치의 단면도이다.
도 5는 도 1에 도시된 단위 화소의 레이아웃이다.
도 6은 본 발명의 다른 실시예에 따른 패턴리스-듀얼 필드 스위칭 모드 액정표시장치의 단면도이다.
도 7은 본 발명의 또 다른 실시예에 따른 피브이에이 모드 액정표시장치를 설명하기 위한 단면도이다.
도 8은 본 발명의 또 다른 실시예에 따른 피엘에스 모드 액정표시장치를 설명하기 위한 단면도이다.
*도면의 주요 부분에 대한 부호의 설명*
101 -- 제1 표시기판 110 -- 제1 베이스 기판
120 -- 공통전극 201 -- 제2 표시기판
210 -- 제2 베이스 기판 221 -- 제1 화소전극
222 -- 제2 화소전극 301 -- 액정표시장치
본 발명은 표시장치에 관한 것으로, 더욱 상세하게는 소비 전력을 절감할 수 있는 표시장치에 관한 것이다.
일반적으로, 액정표시장치는 어레이 기판, 컬러필터기판 및 액정층으로 이루어진다. 컬러필터기판에는 공통전압이 인가되는 공통전극이 구비되고, 어레이 기판에는 공통전압과 다른 전압 레벨을 갖는 화소전압이 인가된다.
따라서, 공통전압과 화소전압의 전압차에 의해서 어레이 기판과 컬러필터기판과의 사이에는 프린지 필드(fringe field)가 형성되고, 프린지 필드에 의해서 액정층에 포함된 액정 분자들이 회전한다.
액정 분자들의 회전율은 프린지 필드의 크기에 따라서 변화된다. 즉, 프린지 필드의 크기가 증가할수록 액정 분자들의 회전율이 증가하고, 그 결과 액정표시장치의 투과율과 응답 속도가 향상된다.
그러나, 종래의 액정표시장치에서는 한 화소영역내에 하나의 화소전극 만을 구비하므로, 프린지 필드는 어레이 기판과 컬러필터기판과의 사이에만 형성된다. 따라서, 종래의 구조에서는 액정표시장치의 투과율과 응답속도를 향상시키는데 한계가 있다.
따라서, 본 발명의 목적은 구동전압의 크기를 증가시키지 않으면서 액정층에 인가되는 액정 전압을 증가시킬 수 있음으로써 소비 전력을 감소시키기 위한 표시장치를 제공하는 것이다.
본 발명에 따른 표시장치는 다수의 화소로 이루어져 영상을 표시고, 각 화소는 공통전극, 제1 스위칭 소자, 제2 스위칭 소자, 제1 화소전극, 제2 화소전극 및 액정층을 포함한다.
상기 공통전극은 하나의 화소행이 턴-온되는 수평주사구간(이하, 1H 구간)의 절반 구간(이하, H/2 구간)을 단위로 전압 레벨이 변화되는 공통전압을 입력받는다. 상기 제1 스위칭 소자는 상기 1H 구간의 초기 H/2 구간동안 제1 게이트 신호에 응답하여 상기 공통전압과 다른 전압레벨을 갖는 제1 데이터 전압을 출력하고, 상기 제2 스위칭 소자는 상기 1H구간의 후기 H/2 구간동안 제2 게이트 신호에 응답하여 상기 공통전압을 기준으로 상기 제1 데이터 전압과 반대의 극성을 갖는 제2 데이터 전압을 출력한다.
상기 제1 화소전극은 상기 제1 스위칭 소자의 출력전극에 전기적으로 연결되어 상기 제1 데이터 전압을 입력받고, 상기 제2 화소전극은 상기 제1 화소전극과 전기적으로 절연되고, 상기 제2 스위칭 소자의 출력전극에 전기적으로 연결되어 상기 제2 데이터 전압을 입력받는다. 상기 액정층은 상기 공통전극과 상기 제1 및 제2 화소전극과의 사이에 개재된다.
이러한 표시장치에 따르면, H/2 구간 단위로 스윙하는 구형파 형태의 공통전 압을 공통전극에 인가하고, H/2 구간 단위로 제1 및 제2 화소전극에 서로 반대의 극성을 갖는 제1 및 제2 데이터 전압을 각각 인가함으로써, 상기 공통전극과 상기 제1 및 제2 화소전극과의 사이에 개재된 액정층에 인가되는 액정 전압의 크기를 증가시킬 수 있고, 그 결과 표시장치의 소비 전력 및 액정의 응답속도를 향상시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일 실시예에 따른 듀얼 필드 스위칭 모드 액정표시장치의 단위 화소에 대한 등가 회로도이고, 도 2는 도 1에 도시된 단위 화소의 파형도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 듀얼 필드 스위칭(Dual Field Switching: 이하, DFS) 모드 액정표시장치의 단위 화소는 제1 및 제2 게이트 라인(GL1-1, GL1-2), 제1 데이터 라인(DL1), 제1 및 제2 박막 트랜지스터(Tr1, Tr2), 제1 및 제2 액정 커패시터(Clc1, Clc2), 제1 및 제2 스토리지 커패시터(Cst1, Cst2)를 포함한다.
상기 제1 게이트 라인(GL1-1)과 상기 제1 데이터 라인(DL1)에는 제1 박막 트랜지스터(Tr1)가 전기적으로 연결되고, 상기 제1 박막 트랜지스터(Tr1)의 드레인 전극에는 제1 액정 커패시터(Clc1)와 제1 스토리지 커패시터(Cst1)가 병렬 연결된다. 상기 제1 액정 커패시터(Clc1)의 제1 전극은 제1 화소전극이고, 제2 전극은 공통전극이다. 또한, 상기 제1 스토리지 커패시터(Cst1)의 제1 전극은 상기 제1 화소 전극이고, 제2 전극은 스토리지 라인이다.
한편, 상기 제2 게이트 라인(GL1-2)과 상기 제1 데이터 라인(DL1)에는 제2 박막 트랜지스터(Tr2)가 전기적으로 연결되고, 상기 제2 박막 트랜지스터(Tr2)의 드레인 전극에는 제2 액정 커패시터(Clc2)와 제2 스토리지 커패시터(Cst2)가 병렬 연결된다. 상기 제2 액정 커패시터(Clc2)의 제1 전극은 제2 화소전극이고, 제2 전극은 상기 공통전극이다. 상기 제2 화소전극은 상기 제1 화소전극과 전기적으로 분리된다. 또한, 상기 제2 스토리지 커패시터(Cst2)의 제1 전극은 상기 제2 화소전극이고, 제2 전극은 상기 스토리지 라인이다.
도 2에 도시된 바와 같이, 한 화소가 구동되는 시간이 1H 시간으로 정의될 때, 상기 제1 게이트 라인(GL1-1)에는 상기 1H 시간 중 초기 H/2 시간(A1) 동안 하이 상태로 발생되는 제1 게이트 신호가 인가되고, 상기 제2 게이트 라인(GL1-2)에는 상기 1H 시간 중 후기 H/2 시간(A2) 동안 하이 상태로 발생되는 제2 게이트 신호가 인가된다.
상기 제1 및 제2 액정 커패시터(Clc1, Clc2)의 제2 전극인 상기 공통전극에는 기준이 되는 공통전압(Vcom)이 인가된다. 상기 공통전압(Vcom)은 H/2 시간 단위로 전압 레벨이 변화되는 구형파 형태로 발생된다. 본 발명의 일 예로, 상기 공통전압(Vcom)은 0V와 7V 사이에서 스윙하는 구형파 전압이고, 상기 공통전압(Vcom)의 주기는 상기 1H 시간과 동일하며, 듀티비(duty ratio)는 50%이다.
상기 초기 H/2 시간(A1) 동안 상기 제1 데이터 라인(DL1)에는 상기 공통전압(Vcom)보다 높은 제1 데이터 전압(Vd1)이 제공되고, 상기 후기 H/2 시간(A2) 동 안 상기 제1 데이터 라인(DL1)에는 상기 공통전압(Vcom)보다 낮은 제2 데이터 전압(Vd2)이 제공된다.
구체적으로, 상기 초기 H/2 시간(A1) 동안 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 게이트 신호에 응답하여 상기 제1 데이터 전압(Vd1)을 상기 제1 화소전극으로 제공한다. 따라서, 상기 제1 액정 커패시터(Clc1)에는 상기 제1 데이터 전압(Vd1)과 상기 공통전압(Vcom)에 의해서 + 극성의 액정 전압(+VLC)이 충전된다.
한편, 상기 후기 H/2 시간(A2) 동안 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 게이트 신호에 응답하여 상기 제2 데이터 전압(Vd2)을 상기 제2 화소전극으로 제공한다. 따라서, 상기 제2 액정 커패시터(Clc2)에는 상기 제2 데이터 전압(Vd2)과 상기 공통전압(Vcom)에 의해서 - 극성의 액정 전압(-VLC)이 충전된다.
이와 같이, 하나의 화소 내에 서로 반대의 극성을 갖는 제1 및 제2 데이터 전압(Vd1, Vd2)은 H/2 시간동안 순차적으로 상기 제1 및 제2 화소전극에 각각 인가된다. 따라서, 극성의 반전이 화소/2 단위 이하로 이루어질 수 있고, 그 결과 플리커 현상이 감소할 수 있다.
또한, 본 발명에서는 상기 공통전압(Vcom)이 상기 제1 및 제2 데이터 전압(Vd1, Vd2)의 극성의 변화에 따라서 스윙하는 구형파 전압으로 발생되어, 상기 DFS 모드 액정표시장치의 구동전압을 증가시키지 않고서도 액정 전압(VLC)의 크기를 증가시킬 수 있다. 따라서, 상기 DFS 모드 액정표시장치의 소비 전력을 절감할 수 있다.
도 3 및 도 4는 도 1에 도시된 DFS 모드 액정표시장치의 단면도이다.
도 3 및 도 4를 참조하면, DFS 모드 액정표시장치(301)는 제1 표시기판(101), 제2 표시기판(201) 및 액정층(미도시)으로 이루어진다. 상기 제2 표시기판(201)은 상기 제1 표시기판(101)과 대향하여 결합한다. 상기 액정층은 다수의 액정 분자로 이루어지고, 상기 제1 표시기판(101)과 상기 제2 표시기판(201)과의 사이에 개재된다.
상기 제1 표시기판(101)은 제1 베이스 기판(110) 및 상기 제1 베이스 기판(110) 상에 형성된 공통전극(120)을 포함한다. 상기 공통전극(120)에는 도 2에 도시된 공통전압(Vcom)이 제공된다. 본 발명의 일 예로, 상기 공통전압(Vcom)은 0V에서 7V 사이에서 스윙하는 구형파 전압이다. 상기 공통전극(120)은 서로 소정의 간격으로 이격되는 다수의 서브 공통전극으로 이루어진다. 여기서, 상기 서브 공통전극의 폭은 상기 서브 공통전극들 사이의 이격 거리보다 작거나 같다.
도 3에 도시하지는 않았지만, 상기 제1 표시기판(101)은 블랙 매트릭스 및 컬러필터층을 더 포함할 수 있다. 구체적으로, 상기 블랙 매트릭스와 상기 컬러필터층은 상기 제1 베이스 기판(110)과 상기 공통전극(120)과의 사이에 개재된다.
한편, 제2 표시기판(201)은 제2 베이스 기판(210) 및 상기 제2 베이스 기판(210) 상에 형성된 제1 및 제2 화소전극(221, 222)을 포함한다. 상기 제2 베이스 기판(210) 상에서 상기 제1 및 제2 화소전극(221, 222)은 교번적으로 배치된다. 구체적으로, 상기 제1 화소전극(221)은 서로 인접하는 두 개의 제2 화소전극(222) 사이에 개재되고, 상기 제2 화소전극(222)은 서로 인접하는 두 개의 제1 화소전 극(221) 사이에 개재된다. 여기서, 상기 제1 및 제2 화소전극(221, 222) 각각의 폭은 상기 제1 및 제2 화소전극(221, 222) 사이의 이격거리보다 작거나 같다. 또한, 상기 공통전극(120)은 상기 제1 및 제2 화소전극(221, 222) 사이의 영역에 대응하도록 형성된다. 따라서, 상기 공통전극(120)은 상기 제1 및 제2 화소전극(221, 222)과 오버랩되지 않는다.
도 3에 도시된 바와 같이, 초기 H/2(A1) 시간 동안 상기 공통전압(Vcom)은 0V의 전압레벨로 유지되고, 상기 제1 화소전극(221)에는 상기 공통전압(Vcom)보다 높은 제1 데이터 전압(Vd1)이 제공된다. 본 발명의 일 예로, 상기 제1 데이터 전압(Vd1)은 7V로 나타난다. 한편, 상기 초기 H/2(A1) 시간 동안 상기 제2 화소전극(222)은 이전 프레임에 인가되었던 제2 이전 데이터 전압을 그대로 유지하고 있다. 상기 제1 및 제2 데이터 전압(Vd1, Vd2)이 한 프레임 단위로 반전될 경우 상기 제2 이전 데이터 전압은 14V로 나타난다.
따라서, 상기 초기 H/2(A1) 시간 동안 상기 공통전극(120)과 상기 제1 화소전극(221)과의 사이에는 7V의 제1 프린지 필드(fringe field)가 형성되고, 상기 공통전극(120)과 상기 제2 화소전극(222)과의 사이에는 14V의 제2 프린지 필드가 형성되며, 상기 제1 화소전극(221)과 상기 제2 화소전극(222)과의 7V의 레터럴 필드(lateral field)가 형성된다.
도 4에 도시된 바와 같이, 후기 H/2(A2) 시간 동안 상기 공통전압(Vcom)은 7V의 전압레벨로 상승된다. 이때, 상기 제1 화소전극(221)에 인가된 7V의 상기 제1 데이터 전압(Vd1)은 14V로 상승되어, 상기 공통전압(Vcom)과 상기 제1 데이터 전 압(Vd1)의 전위차가 그대로 유지된다. 상기 후기 H/2(A2) 시간 동안 상기 제2 화소전극(222)에는 상기 공통전압(Vcom)보다 낮은 제2 데이터 전압(Vd2)이 인가된다. 본 발명의 일 예로, 상기 제2 데이터 전압(Vd2)은 0V로 나타난다.
따라서, 상기 후기 H/2(A2) 시간 동안 상기 공통전극(120)과 상기 제1 화소전극(221)과의 사이에는 7V의 제1 프린지 필드(fringe field)가 형성되고, 상기 공통전극(120)과 상기 제2 화소전극(222)과의 사이에는 7V의 제2 프린지 필드가 형성되며, 상기 제1 화소전극(221)과 상기 제2 화소전극(222)과의 14V의 레터럴 필드(lateral field)가 형성된다.
이와 같이, 상기 제1 및 제2 표시기판(101, 201) 사이에 상기 제1 및 제2 프린지 필드가 형성될 뿐만 아니라, 상기 제2 표시기판(201) 내에서도 상기 레터럴 필드의 형성됨으로써, 액정의 응답 속도를 향상시킬 수 있다. 또한, 상기 공통전극(120)과 상기 제1 및 제2 화소전극(221, 222)에 인가되는 전압의 크기보다 2배 이상 증가된 상기 제1 및 제2 프린지 필드, 상기 레터럴 필드가 형성됨으로써, 상기 DFS 모드 액정표시장치(301)의 소비 전력을 절감할 수 있다.
도면에 도시하지는 않았지만 상기 제1 표시기판(101)은 상기 공통전극(120) 상에 형성된 제1 수평 배향막을 더 포함하고, 상기 제2 표시기판(201)은 상기 제1 및 제2 화소전극(221, 222) 상에 형성된 제2 수평 배향막을 더 포함한다. 따라서, 상기 공통전극(120)과 상기 제1 및 제2 화소전극(221, 222)에 전압이 인가되지 않는 초기 상태에서 상기 액정 분자들은 수평 배향된다.
상기 제2 표시기판(201)의 구조에 대해서는 이후 도 5를 참조하여 구체적으 로 설명하기로 한다.
도 5는 본 발명의 일 실시예에 따른 제2 표시기판에 구비되는 단위 화소를 나타낸 평면도이다.
도 5를 참조하면, 제2 표시기판(201)은 제1 데이터 라인(DL1), 제2 데이터 라인(DL2), 제1 게이트 라인(GL1-1), 제2 게이트 라인(GL1-2) 및 제3 게이트 라인(GL2-1)을 포함한다. 상기 제1 및 제2 데이터 라인(DL1, DL2)은 제1 방향(D1)으로 연장되고, 상기 제1 내지 제3 게이트 라인(GL1-1, GL1-2, GL2-1)은 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장된다. 상기 제1 및 제2 데이터 라인(DL1, DL2), 제1 및 제3 게이트 라인(GL1-1, GL2-1)에 의해서 상기 제2 표시기판(201)에는 사각 형상의 화소 영역이 정의된다. 상기 제2 게이트 라인(GL1-2)은 상기 제1 게이트 라인(GL1-1)과 제3 게이트 라인(GL2-1)과의 사이에 구비되어 상기 화소 영역을 가로지른다.
상기 제2 표시기판(201)의 상기 화소 영역에는 제1 및 제2 박막 트랜지스터(Tr1, Tr2), 제1 및 제2 화소전극(221, 222)이 구비된다. 상기 제1 박막 트랜지스터(Tr1)는 상기 제1 게이트 라인(GL1)과 제1 데이터 라인(DL1)에 전기적으로 연결되며, 상기 제2 박막 트랜지스터(Tr2)는 상기 제2 게이트 라인(GL1-2)과 제1 데이터 라인(DL1)에 전기적으로 연결된다.
구체적으로, 상기 제1 박막 트랜지스터(Tr1)의 게이트 전극은 상기 제1 게이트 라인(GL1-1)으로부터 분기되고, 소오스 전극은 상기 제1 데이터 라인(DL1)으로부터 분기되며, 드레인 전극은 상기 제1 화소전극(221)과 전기적으로 연결된다. 여 기서, 상기 제1 화소전극(221)은 도 1에 도시된 제1 액정 커패시터(Clc1)의 제1 전극이 된다.
한편, 상기 제2 박막 트랜지스터(Tr2)의 게이트 전극은 상기 제2 게이트 라인(GL1-2)으로부터 분기되고, 소오스 전극은 상기 제1 데이터 라인(DL1)으로부터 분기되며, 드레인 전극은 상기 제2 화소전극(222)과 전기적으로 연결된다. 여기서, 상기 제2 화소전극(222)은 도 1에 도시된 제2 액정 커패시터(Clc2)의 제1 전극이 된다.
상기 제1 및 제2 화소전극(221, 222)은 서로 소정의 간격으로 이격되어 전기적으로 절연된다. 상기 제1 및 제2 화소전극(221, 222)은 상기 제1 및 제2 데이터 라인과 평행하게 상기 제1 방향(D1)으로 연장된다. 이때, 상기 제2 표시기판(201)에 구비되는 제2 수평 배양막은 상기 제2 방향(D2)으로 러빙되고, 제1 표시기판(101, 도 1에 도시됨)과 상기 제2 표시기판(201)과의 사이에 개재되는 액정층(미도시)에는 네가티브 타입 액정이 포함된다. 그러나, 상기 제2 표시기판(201)에 구비되는 상기 제2 수평 배양막이 상기 제1 방향(D1)으로 러빙된다면, 상기 제1 및 제2 표시기판(101, 201) 사이에 개재되는 액정층에는 포지티브 타입 액정이 포함될 수 있다.
도면에 도시하지는 않았지만, 상기 제1 및 제2 화소전극(221, 222)은 상기 제1 내지 제3 게이트 라인(GL1-1, GL1-2, GL2-1)과 평행하게 상기 제2 방향(D2)으로 연장될 수 있다. 또한, 상기 제1 및 제2 화소전극(221, 222)은 상기 제1 및 제2 방향(D1, D2)에 대하여 소정의 각도로 기울어진 제3 방향으로 연장될 수 있다. 본 발명의 일 예로, 상기 제1 및 제2 화소전극(221, 222)은 상기 제1 방향(D1)에 대해서 5° 내지 30° 정도로 기울어져 연장될 수 있다.
도 5에 도시된 바와 같이, 상기 제2 표시기판(201)에는 상기 제1 게이트 라인(GL1-1)과 평행하게 상기 제2 방향(D2)으로 연장되는 스토리지 라인(SL)을 더 포함한다. 상기 스토리지 라인(SL)은 상기 제1 게이트 라인(GL1-1)과 동일한 물질로 이루어져 동시에 형성된다. 따라서, 상기 스토리지 라인(SL)은 상기 제1 및 제2 화소전극(221, 222)과 서로 다른 층에 형성되고, 서로 전기적으로 절연된다.
상기 스토리지 라인(SL)은 상기 제1 화소전극(221)과 마주하여 도 1에 도시된 제1 스토리지 커패시터(Cst1)를 형성하고, 상기 제2 화소전극(222)과 마주하여 상기 도 1에 도시된 제2 스토리지 커패시터(Cst2)를 형성한다.
도 6은 본 발명의 다른 실시예에 따른 패턴리스-DFS 모드 액정표시장치를 설명하기 위한 단면도이다.
도 6을 참조하면, 패턴리스(Paternless)-DFS 모드 액정표시장치(302)의 제1 표시기판(102)에서 공통전극(130)은 다수의 서브 공통전극으로 분할되지 않고, 제1 베이스 기판(110) 상에 전면적으로 형성된다.
한편, 상기 제2 표시기판(202)은 도 1에 도시된 제2 표시기판(201)과 동일한 구조를 가지므로, 상기 제2 표시기판(202)에 대한 설명은 생략한다.
도 6에 도시된 바와 같이, 상기 공통전극(130)에는 구형파 형태의 공통전압(Vcom)이 인가되고, 제1 화소전극(221)에는 상기 공통전압(Vcom)보다 높은 전압레벨을 갖는 제1 데이터 전압(Vd1)이 인가되며, 제2 화소전극(222)에는 상기 공통 전압(Vcom)보다 낮은 전압레벨을 갖는 제2 데이터 전압(Vd2)이 각각 인가된다.
따라서, 상기 제1 화소전극(221)과 상기 공통전극(130)과의 사이에는 상기 제1 데이터 전압(Vd1)과 상기 공통전압(Vcom)과의 전압 차이에 의해 액정 분자들이 회전하는 제1 프린지 필드가 형성된다. 상기 제2 화소전극(222)과 상기 공통전극(130)과의 사이에는 상기 제2 데이터 전압(Vd2)과 상기 공통전압(Vcom)과의 전압 차이에 의해 액정 분자들이 회전하는 제2 프린지 필드가 형성된다. 또한, 상기 제1 및 제2 화소전극(221, 222) 사이에는 상기 제1 데이터 전압(Vd1)과 제2 데이터 전압(Vd2)과의 전압 차이에 의해 액정 분자들이 회전하는 레터럴 필드가 형성된다.
이와 같이, 상기 제2 표시기판(202) 내에서도 레터럴 필드가 형성되므로, 액정의 응답 속도가 증가한다. 또한, 상기 공통전극(130)과 상기 제1 및 제2 화소전극(221, 222)에 인가되는 전압의 크기보다 2배 이상 증가된 상기 제1 및 제2 프린지 필드, 상기 레터럴 필드가 형성됨으로써, 상기 DFS 모드 액정표시장치(301)의 소비 전력을 절감할 수 있다.
또한, 하나의 화소 내에 서로 반대의 극성을 갖는 제1 및 제2 데이터 전압(Vd1, Vd2)이 상기 제1 및 제2 화소전극(221, 222)에 각각 인가되므로, 극성의 반전이 화소/2 단위 이하로 이루어질 수 있고, 그 결과 플리커(flicker) 현상을 감소시킬 수 있다.
도 7은 본 발명의 또 다른 실시예에 따른 피브이에이 모드 액정표시장치를 설명하기 위한 단면도이다.
도 7을 참조하면, 피브이에이(Paterned Vertical Alignment: PVA) 모드 액정 표시장치(303)는 공통전극(140)이 형성된 제1 표시기판(103)과, 제1 및 제2 화소전극(221, 222)이 형성된 제2 표시기판(203)으로 이루어진다. 도면에 도시하지는 않았지만, 상기 제1 표시기판(103)과 상기 제2 표시기판(203)과의 사이에는 다수의 액정 분자로 이루어진 액정층이 개재된다.
상기 공통전극(140)에는 제1 개구부(141)가 형성되고, 상기 제1 및 제2 화소전극(221, 222)은 서로 소정의 간격으로 이격된다. 여기서, 상기 제1 및 제2 화소전극(221, 222)이 이격된 공간은 제2 개구부(223)로 정의된다. 상기 제1 개구부(141)는 두 개의 상기 제2 개구부(223) 사이에 대응하도록 형성된다. 따라서, 상기 제1 및 제2 개구부(141, 223)에 의해서 한 화소 영역내에 액정 분자의 배열이 서로 달라지는 다수의 도메인이 형성될 수 있다.
도 7에 도시된 바와 같이, 상기 공통전극(140)에는 구형파 형태의 공통전압(Vcom)이 제공되고, 상기 제1 화소전극(221)에는 상기 공통전압(Vcom)보다 높은 제1 데이터 전압(Vd1)이 제공되며, 상기 제2 화소전극(222)에는 상기 공통전압(Vcom)보다 낮은 제2 데이터 전압(Vd2)이 제공된다.
따라서, 상기 제1 화소전극(221)과 상기 공통전극(140)과의 사이에는 상기 제1 데이터 전압(Vd1)과 상기 공통전압(Vcom)과의 전압 차이에 의해 액정 분자들이 회전하는 제1 프린지 필드가 형성된다. 상기 제2 화소전극(222)과 상기 공통전극(140)과의 사이에는 상기 제2 데이터 전압(Vd2)과 상기 공통전압(Vcom)과의 전압 차이에 의해 액정 분자들이 회전하는 제2 프린지 필드가 형성된다. 또한, 상기 제1 및 제2 화소전극(221, 222) 사이에는 상기 제1 데이터 전압(Vd1)과 제2 데이터 전 압(Vd2)과의 전압 차이에 의해 액정 분자들이 회전하는 레터럴 필드가 형성된다.
상술한 바와 같이, 상기 제1 표시기판(103)과 상기 제2 표시기판(203)과의 사이에 상기 제1 및 제2 프린지 필드가 형성될 뿐만 아니라, 상기 제2 표시기판(203)에는 상기 제1 및 제2 데이터 전압(Vd1, Vd2)에 의해서 상기 제1 및 제2 프린지 필드보다 강한 레터럴 필드가 형성된다.
도 7에 도시하지는 않았지만, 상기 제1 표시기판(103)은 상기 공통전극(140) 상에 형성된 제1 수직 배향막을 더 포함하고, 상기 제2 표시기판(203)은 상기 제1 및 제2 화소전극(221, 222) 상에 형성된 제2 수직 배향막을 더 포함한다. 따라서, 상기 공통전극(140)과 상기 제1 및 제2 화소전극(221, 222)에 전압이 인가되지 않는 초기 상태에서 상기 액정 분자들은 수직 배향된다.
도 8은 본 발명의 또 다른 실시예에 따른 피엘에스 모드 액정표시장치를 설명하기 위한 단면도이다.
도 8을 참조하면, 피엘에스(Plane to Line Switching: PLS) 모드 액정표시장치(304)는 제1 표시기판(104), 제2 표시기판(204) 및 액정층(미도시)으로 이루어진다. 상기 제1 표시기판(104)은 제1 베이스 기판(110)을 포함한다. 도면에 도시하지는 않았지만, 상기 제1 표시기판(104)은 상기 제1 베이스 기판(110) 상에 구비되는 블랙 매트릭스 및 컬러필터층을 더 포함할 수 있다.
한편, 상기 제2 표시기판(204)은 제2 베이스 기판(210), 공통전극(230), 제1 및 제2 화소전극(221, 222)을 포함한다. 상기 공통전극(230)은 상기 제2 베이스 기판(210) 상에 전면적으로 형성되고, 상기 공통전극(230) 상에는 층간 절연막(235) 이 형성된다. 상기 층간 절연막(235) 상에는 상기 제1 및 제2 화소전극(221, 222)이 형성된다. 상기 제1 및 제2 화소전극(221, 222)은 서로 소정의 간격으로 이격된다.
도 8에 도시된 바와 같이, 상기 공통전극(230)에는 구형파 형태의 공통전압(Vcom)이 제공되고, 상기 제1 화소전극(221)에는 상기 공통전압(Vcom)보다 높은 제1 데이터 전압(Vd1)이 제공되며, 상기 제2 화소전극(222)에는 상기 공통전압(Vcom)보다 낮은 제2 데이터 전압(Vd2)이 제공된다.
따라서, 상기 제1 화소전극(221)과 상기 공통전극(230)과의 사이에는 상기 제1 데이터 전압(Vd1)과 상기 공통전압(Vcom)과의 전압 차이에 의해 액정 분자들이 회전하는 제1 프린지 필드가 형성된다. 상기 제2 화소전극(222)과 상기 공통전극(230)과의 사이에는 상기 제2 데이터 전압(Vd2)과 상기 공통전압(Vcom)과의 전압 차이에 의해 액정 분자들이 회전하는 제2 프린지 필드가 형성된다. 또한, 상기 제1 및 제2 화소전극(221, 222) 사이에는 상기 제1 데이터 전압(Vd1)과 제2 데이터 전압(Vd2)과의 전압 차이에 의해 액정 분자들이 회전하는 레터럴 필드가 형성된다.
이와 같은 표시장치에 따르면, H/2 구간 단위로 스윙하는 구형파 형태의 공통전압이 공통전극에 인가되고, 1H 구간 중 초기 H/2 구간 동안 제1 화소전극에는 제1 데이터 전압이 인가되며, 상기 1H 구간 중 후기 H/2 구간 동안 제2 화소전극에는 상기 제1 데이터 전압과 서로 반대의 극성을 갖는 제2 데이터 전압이 인가된다.
따라서, 상기 공통전극과 상기 제1 및 제2 화소전극과의 사이에 개재된 액정 층에 인가되는 액정 전압의 크기를 증가시킬 수 있고, 그 결과 표시장치의 소비 전력 및 액정의 응답속도를 향상시킬 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (13)

  1. 다수의 화소로 이루어져 영상을 표시하는 표시장치에서,
    각 화소는,
    구형파 형태의 공통전압을 입력받는 공통전극;
    하나의 화소행이 턴-온되는 수평주사구간(이하, 1H 구간) 중 초기 H/2 구간동안 제1 게이트 신호에 응답하여 상기 공통전압과 다른 전압레벨을 갖는 제1 데이터 전압을 출력하는 제1 스위칭 소자;
    상기 1H구간 중 후기 H/2 구간동안 제2 게이트 신호에 응답하여 상기 공통전압을 기준으로 상기 제1 데이터 전압과 반대의 극성을 갖는 제2 데이터 전압을 출력하는 제2 스위칭 소자;
    상기 제1 스위칭 소자의 출력전극에 전기적으로 연결되어 상기 제1 데이터 전압을 입력받는 제1 화소전극;
    상기 제1 화소전극과 전기적으로 절연되고, 상기 제2 스위칭 소자의 출력전극에 전기적으로 연결되어 상기 제2 데이터 전압을 입력받는 제2 화소전극; 및
    상기 공통전극과 상기 제1 및 제2 화소전극과의 사이에 개재된 액정층을 포함하는 것을 특징으로 하는 표시장치.
  2. 제1항에 있어서, 상기 공통전압은 상기 H/2 구간 단위로 전압 레벨이 변화되는 것을 특징으로 하는 표시장치.
  3. 제1항에 있어서, 상기 초기 H/2 구간동안 상기 액정층에 인가되는 제1 액정 전압의 극성은 상기 후기 H/2 구간동안 상기 액정층에 인가되는 제2 액정 전압의 극성과 서로 반대인 것을 특징으로 하는 표시장치.
  4. 제3항에 있어서, 상기 제1 및 제2 액정 전압의 절대값은 서로 동일한 것을 특징으로 하는 표시장치.
  5. 제1항에 있어서, 상기 제1 및 제2 화소전극은 서로 소정의 간격으로 이격되고,
    상기 공통전극은 상기 제1 화소전극과 상기 제2 화소전극 사이의 이격 공간에 대응하여 구비된 것을 특징으로 하는 표시장치.
  6. 제5항에 있어서, 상기 공통전극의 폭은 상기 제1 및 제2 화소전극의 이격거리보다 작거나 같은 것을 특징으로 하는 표시장치.
  7. 제5항에 있어서, 상기 공통전극에는 상기 제1 및 제2 화소전극에 대응하는 개구부가 형성되고,
    상기 공통전극의 폭은 상기 제1 및 제2 화소전극의 이격거리보다 큰 것을 특징으로 하는 표시장치.
  8. 제1항에 있어서, 제1 베이스 기판; 및
    상기 제1 베이스 기판과 마주하는 제2 베이스 기판을 더 포함하는 것을 특징으로 하는 표시장치.
  9. 제8항에 있어서, 상기 공통전극은 상기 제1 베이스 기판 상에 구비되고,
    상기 제1 및 제2 스위칭 소자, 상기 제1 및 제2 화소전극은 상기 제2 베이스 기판 상에 구비되는 것을 특징으로 하는 표시장치.
  10. 제9항에 있어서, 상기 제1 및 제2 화소전극은 동일한 층 상에 구비되는 것을 특징으로 하는 표시장치.
  11. 제8항에 있어서, 상기 공통전극, 상기 제1 및 제2 스위칭 소자, 상기 제1 및 제2 화소전극은 상기 제1 및 제2 베이스 기판 중 어느 하나의 기판 상에 구비되는 것을 특징으로 하는 표시장치.
  12. 제11항에 있어서, 상기 제1 및 제2 화소전극은 동일한 층 상에 구비되고,
    상기 공통전극은 상기 제1 및 제2 화소전극과 서로 다른 층 상에 구비되어 상기 제1 및 제2 화소전극과 전기적으로 절연된 것을 특징으로 하는 표시장치.
  13. 제1항에 있어서, 상기 각 화소는,
    상기 제1 스위칭 소자의 제어전극에 전기적으로 연결되어 상기 초기 H/2 구간동안 상기 제1 게이트 신호를 제공하는 제1 게이트 라인;
    상기 제2 스위칭 소자의 제어전극에 전기적으로 연결되어 상기 후기 H/2 구간동안 상기 제2 게이트 신호를 제공하는 제2 게이트 라인; 및
    상기 제1 스위칭 소자의 입력전극과 상기 제2 스위칭 소자의 입력전극에 전기적으로 연결되어 상기 초기 H/2 구간동안 상기 제1 데이터 전압을 제공하고, 상기 후기 H/2 구간동안 상기 제2 데이터 전압을 제공하는 데이터 라인을 더 포함하는 것을 특징으로 하는 표시장치.
KR1020060116493A 2006-11-23 2006-11-23 표시장치 KR20080046876A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060116493A KR20080046876A (ko) 2006-11-23 2006-11-23 표시장치
US11/928,501 US20080122775A1 (en) 2006-11-23 2007-10-30 Display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116493A KR20080046876A (ko) 2006-11-23 2006-11-23 표시장치

Publications (1)

Publication Number Publication Date
KR20080046876A true KR20080046876A (ko) 2008-05-28

Family

ID=39463170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116493A KR20080046876A (ko) 2006-11-23 2006-11-23 표시장치

Country Status (2)

Country Link
US (1) US20080122775A1 (ko)
KR (1) KR20080046876A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853060B2 (en) 2014-10-31 2017-12-26 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100067481A (ko) * 2008-12-11 2010-06-21 삼성전자주식회사 액정 표시 장치
CN103901676B (zh) * 2012-12-31 2016-12-28 厦门天马微电子有限公司 边缘场开关模式液晶显示装置
CN103176317B (zh) * 2013-04-07 2016-02-10 合肥京东方光电科技有限公司 液晶像素电极结构、阵列基板及显示装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434690A (en) * 1993-07-27 1995-07-18 Kabushiki Kaisha Toshiba Liquid crystal device with pixel electrodes in an opposed striped form
KR100235592B1 (ko) * 1997-01-22 1999-12-15 구본준 평행전계형 액정표시장치
KR100713882B1 (ko) * 2000-12-01 2007-05-07 비오이 하이디스 테크놀로지 주식회사 Ｆｆｓ 모드 박막트랜지스터 액정표시장치
JP3772842B2 (ja) * 2003-03-05 2006-05-10 セイコーエプソン株式会社 液晶装置、その駆動方法、及び電子機器
JP4394512B2 (ja) * 2004-04-30 2010-01-06 富士通株式会社 視角特性を改善した液晶表示装置
JP5000124B2 (ja) * 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9853060B2 (en) 2014-10-31 2017-12-26 Samsung Display Co., Ltd. Thin film transistor substrate and method of manufacturing the same

Also Published As

Publication number Publication date
US20080122775A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR101247113B1 (ko) 표시장치
KR101254227B1 (ko) 표시패널
KR101607702B1 (ko) 액정 표시 장치
US8031287B2 (en) Display panel and liquid crystal display including the same
JP5059363B2 (ja) 液晶パネルの駆動方法
US8537084B2 (en) Liquid crystal panel and display apparatus including liquid crystal panel
US9646553B2 (en) Display device
TWI393094B (zh) 液晶顯示裝置及其驅動方法
KR101641958B1 (ko) 액정 표시 장치
KR20050001249A (ko) 액정표시장치
US8077128B2 (en) Liquid crystal display device
CN105467639A (zh) 液晶显示面板及其驱动方法
JP2008158286A (ja) 液晶表示装置
CN100592184C (zh) 一种液晶显示装置及其像素阵列基板
KR101733150B1 (ko) 액정 표시 장치
US8115878B2 (en) Thin film transistor array substrate and liquid crystal display
KR20050067682A (ko) 횡전계형 액정표시장치 및 그 구동방법
CN109164611B (zh) 阵列基板及其驱动方法和液晶显示装置及其驱动方法
KR20080046876A (ko) 표시장치
CN108761935B (zh) 阵列基板和液晶显示装置及驱动方法
KR102640064B1 (ko) 디스플레이 패널 및 디스플레이 장치
US10896649B2 (en) Liquid crystal display panel
US10353236B2 (en) Color film substrate and liquid crystal panel
KR101689849B1 (ko) 액정 표시 장치
KR102348713B1 (ko) 액정표시장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid