KR102640064B1 - 디스플레이 패널 및 디스플레이 장치 - Google Patents

디스플레이 패널 및 디스플레이 장치 Download PDF

Info

Publication number
KR102640064B1
KR102640064B1 KR1020227006818A KR20227006818A KR102640064B1 KR 102640064 B1 KR102640064 B1 KR 102640064B1 KR 1020227006818 A KR1020227006818 A KR 1020227006818A KR 20227006818 A KR20227006818 A KR 20227006818A KR 102640064 B1 KR102640064 B1 KR 102640064B1
Authority
KR
South Korea
Prior art keywords
shared
thin film
film transistor
electrically connected
line
Prior art date
Application number
KR1020227006818A
Other languages
English (en)
Other versions
KR20230047945A (ko
Inventor
윤성 엄
징 류
카이리 취
치 장
추웨이 량
Original Assignee
티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20230047945A publication Critical patent/KR20230047945A/ko
Application granted granted Critical
Publication of KR102640064B1 publication Critical patent/KR102640064B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명의 디스플레이 장치는 디스플레이 패널을 포함하고, 상기 디스플레이 패널은 복수의 데이터 라인, 복수의 스캔 라인, 복수의 공유 라인 그룹 및 복수의 픽셀 유닛을 포함한다. 각각의 상기 공유 라인 그룹은 제1 공유 라인 및 제2 공유 라인을 포함한다. 각각의 상기 픽셀 유닛은 제1 박막 트랜지스터, 제2 박막 트랜지스터 및 공유 박막 트랜지스터를 포함한다. 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 동일한 상기 데이터 라인에 전기적으로 연결된다. 상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터 및 상기 공유 박막 트랜지스터는 동일한 상기 스캔 라인에 전기적으로 연결된다. 상기 공유 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 하나의 상기 공유 라인 그룹에 전기적으로 연결된다.

Description

디스플레이 패널 및 디스플레이 장치
본 발명은 디스플레이 기술 분야에 관한 것으로, 특히 디스플레이 패널 및 디스플레이 장치에 관한 것이다.
액정 디스플레이(Liquid Crystal Display)는 소비전력이 낮고, 얇으며 구동전압이 낮은 등의 특성을 가지며, 현재 가장 널리 사용되는 일종의 디스플레이 장치이다. 상기 액정 디스플레이의 디스플레이 영역에서, 일반적으로 복수의 픽셀 영역을 포함한다. 각각의 상기 픽셀 영역 내에는 박막 트랜지스터（thin-film transistor ，TFT） 및 픽셀 전극이 설치된다. 상기 박막 트랜지스터는 스위칭 소자로서, 상기 픽셀 전극을 구동하여 각각의 상기 픽셀 영역의 전기장을 제어함으로써 상기 액정 디스플레이의 액정 편향 제어를 달성할 수 있다. 상기 박막 트랜지스터를 갖는 상기 액정 디스플레이는 능동 매트릭스 액정 디스플레이를 형성하고, 대형 화면, 고해상도, 복수의 회색조의 디스플레이 요구 사항에 적합하다.
현재 상기 액정 디스플레이는 모두 고대비, 무 회색조 반전, 고휘도, 고포화도, 빠른 응답 및 넓은 시야각 등의 방향으로 발전한다. 일반적인 넓은 시야각 기술에는 트위스트 네마틱 (twisted nematic，TN) 액정 플러스 넓은 시야각 필름, 인플레이트 스위칭(in-plate switching, IPS) 액정 디스플레이, 프린지 필드 스위칭(fringe field switching, FFS) 액정 디스플레이 및 복수의 영역 수직 배향(multi-domain vertical alignment, MVA) 액정 디스플레이. 상기 복수의 영역 수직 배향 액정 디스플레이에서 예컨대 배향 돌기（alignment protrusion） 또는 슬릿（slit）과 같은 배향 패턴（alignment pattern）을 통해 각각의 상기 픽셀 영역에서 액정 분자가 여러 방향으로 배열되어 있다. 상기 복수의 영역 수직 배향 액정 디스플레이는 상이한 방향의 배향 영역（domain）을 가지므로 넓은 시야각의 디스플레이 요구 사항을 달성할 수 있다.
시청자가 상이한 시야각에서 상기 복수의 영역 수직 배향 액정 디스플레이에 의해 디스플레이되는 동일한 이미지를 볼 때, 상기 시청자가 보는 상기 이미지의 포화도가 달라지며, 즉 이를 컬러 시프트(color shift)라고 한다.
종래 기술의 컬러 시프트 문제를 개선하기 위해, 각각의 상기 픽셀 영역의 픽셀 유닛이 두 개의 상이한 전압 영역을 갖는 디스플레이 패널의 설계가 제안된다. 이 설계는 주로 상기 픽셀 유닛에 두 개의 픽셀 전극을 설치하며, 상이한 구동 배치를 통해 상기 두 개의 픽셀 전극은 상이한 전압을 갖는다.
도 1을 참조하면, 상이한 회색조 값에 따른 종래 기술의 상기 디스플레이 패널의 상기 픽셀 유닛의 상기 두 개의 픽셀 전극의 전압비의 그래프이다. 감마(gamma) 곡선의 요구 사항을 충족하려면 상이한 회색조 값에 따른 상기 전압 비율의 곡선a는 무조건 상승 추세를 보여야 하고, 그러나, 도 1로부터 상이한 회색조 값에 따른 상기 전압 비율의 곡선a는 하향 추세를 보이는 것을 알 수 있다. 따라서 이 설계는 고 회색조 디스플레이에서 상기 복수의 영역 수직 배향 액정 디스플레이의 광 투과율을 감소시킨다.
본 발명은 상기 디스플레이 장치의 컬러 시프트 문제를 피할 수 있는 디스플레이 패널 및 상기 디스플레이 패널을 응용한 디스플레이 장치를 제공한다. 더 나아가, 본 발명의 상기 디스플레이 패널은 저 회색조 디스플레이에서 상기 디스플레이 장치의 시야각을 증가시킬 수 있고, 및 고 회색조 디스플레이에서 상기 디스플레이 장치의 광 투과율을 증가시킬 수 있다.
본 발명의 상기 디스플레이 패널은 복수의 데이터 라인, 복수의 스캔 라인, 복수의 공유 라인 그룹 및 복수의 픽셀 유닛을 포함한다. 각각의 상기 공유 라인 그룹은 제1 공유 라인 및 제2 공유 라인을 포함한다. 각각의 상기 픽셀 유닛은 제1 박막 트랜지스터, 제2 박막 트랜지스터 및 공유 박막 트랜지스터를 포함한다. 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 동일한 상기 데이터 라인에 전기적으로 연결된다. 상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터 및 상기 공유 박막 트랜지스터는 동일한 상기 스캔 라인에 전기적으로 연결된다. 상기 공유 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 하나의 상기 공유 라인 그룹에 전기적으로 연결된다.
일 실시예에서, 상기 복수의 공유 라인 그룹의 복수의 상기 제1 공유 라인은 전기적으로 연결되고, 및 상기 복수의 공유 라인 그룹의 복수의 상기 제2 공유 라인은 전기적으로 연결된다.
일 실시예에서, 상기 제1 박막 트랜지스터의 소스 및 상기 제2 박막 트랜지스터의 소스는 동일한 상기 데이터 라인에 전기적으로 연결되고, 상기 제1 박막 트랜지스터의 게이트, 상기 제2 박막 트랜지스터의 게이트 및 상기 공유 박막 트랜지스터는 동일한 상기 스캔 라인에 전기적으로 연결되고, 상기 공유 박막 트랜지스터의 소스는 상기 제2 박막 트랜지스터의 드레인에 전기적으로 연결되고, 및 상기 공유 박막 트랜지스터의 드레인은 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인 중 하나에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 동일한 상기 공유 라인 그룹에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 인접한 두 개의 상기 픽셀 유닛의 하나의 상기 공유 박막 트랜지스터는 상기 동일한 상기 공유 라인 그룹의 상기 제1 공유 라인에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 상기 인접한 두 개의 상기 픽셀 유닛의 다른 하나의 상기 공유 박막 트랜지스터는 상기 동일한 상기 공유 라인 그룹의 상기 제2 공유 라인에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 인접한 두 개의 상기 픽셀 유닛의 하나의 상기 공유 박막 트랜지스터는 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 상기 인접한 두 개의 상기 픽셀 유닛의 다른 하나의 상기 공유 박막 트랜지스터는 다른 하나의 상기 공유 라인 그룹의 상기 제2 공유 라인에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 각각의 상기 공유 라인 그룹의 상기 제1 공유 라인에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 각각의 상기 공유 라인 그룹의 상기 제2 공유 라인에 전기적으로 연결된다.
일 실시예에서, 각각의 상기 픽셀 유닛은 제1 픽셀 전극 및 제2 픽셀 전극을 더 포함하고, 상기 제1 픽셀 전극은 상기 제1 박막 트랜지스터에 전기적으로 연결되고, 및 상기 제2 픽셀 전극은 상기 제2 박막 트랜지스터에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인은 절연되어 상기 복수의 픽셀 유닛의 복수의 상기 제1 픽셀 전극 및 복수의 제2 픽셀 전극의 중간 영역에 설치된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인은 절연되어 상기 복수의 픽셀 유닛의 복수의 상기 제1 픽셀 전극 및 복수의 상기 제2 픽셀 전극의 중간 라인에 설치된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인은 절연되어 상기 복수의 픽셀 유닛의 복수의 상기 제1 픽셀 전극 및 복수의 상기 제2 픽셀 전극의 사이드 영역에 설치된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인은 절연되어 상기 복수의 픽셀 유닛의 복수의 상기 제1 픽셀 전극 및 복수의 제2 픽셀 전극의 두 개의 상대 사이드에 설치된다.
본 발명의 디스플레이 장치는 상기 실시예 중 임의의 상기 디스플레이 패널을 포함한다. 상기 디스플레이 장치는 상기 디스플레이 패널의 상기 복수의 픽셀 유닛을 도트 반전 방식 또는 행 반전 방식으로 구동한다.
일 실시예에서, 상기 복수의 공유 라인 그룹의 복수의 상기 제1 공유 라인은 전기적으로 연결되고, 및 상기 복수의 공유 라인 그룹의 복수의 상기 제2 공유 라인은 전기적으로 연결된다.
일 실시예에서, 상기 제1 박막 트랜지스터의 소스 및 상기 제2 박막 트랜지스터의 소스는 동일한 상기 데이터 라인에 전기적으로 연결되고, 상기 제1 박막 트랜지스터의 게이트, 상기 제2 박막 트랜지스터의 게이트 및 상기 공유 박막 트랜지스터는 동일한 상기 스캔 라인에 전기적으로 연결되고, 상기 공유 박막 트랜지스터의 소스는 상기 제2 박막 트랜지스터의 드레인에 전기적으로 연결되고, 및 상기 공유 박막 트랜지스터의 드레인은 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인 중 하나에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 동일한 상기 공유 라인 그룹에 전기적으로 연결된다.
일 실시예에서, 각각의 상기 픽셀 유닛은 제1 픽셀 전극 및 제2 픽셀 전극을 더 포함하고, 상기 제1 픽셀 전극은 상기 제1 박막 트랜지스터에 전기적으로 연결되고, 및 상기 제2 픽셀 전극은 상기 제2 박막 트랜지스터에 전기적으로 연결된다.
본 발명의 상기 디스플레이 패널 및 상기 디스플레이 장치는 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터 및 각각의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인을 구성함으로써, 상기 디스플레이 패널의 상기 컬러 시프트 문제를 피면하고, 또한, 저 회색조 디스플레이에서 상기 디스플레이 패널의 시야각이 증가하고, 및 고 회색조 디스플레이에서 상기 디스플레이 패널의 광 투과율을 증가한다. 더 나아가, 상기 디스플레이 패널은 도트 반전 모드를 사용한 상기 디스플레이 패널 및 행 반전 모드를 사용한 상기 디스플레이 패널에도 적용될 수 있다. 신호 교환이 빈번한 상기 디스플레이 패널에서, 상기 디스플레이 패널은 각각의 상기 공유 라인 그룹과 상기 픽셀 단위에서 생성되는 결합 커패시턴스의 영향을 줄여 목표 디스플레이 효과를 달성할 수 있다. 예컨대, 낮은 색조, 상기 낮은 회색조에서의 디스플레이에서 넓은 시야각 및 상기 고 회색조 디스플레이에서 높은 광 투과율 효과를 달성한다.
도 1은 상이한 회색조 값에 따른 종래의 디스플레이 패널의 각각의 픽셀 유닛의 두 개의 픽셀 전극의 전압 비율을 나타내는 그래프이다.
도 2는 본 발명의 디스플레이 패널의 부분 회로도이다.
도 3은 본 발명의 상기 디스플레이 패널의 복수의 공유 라인 그룹과 복수의 픽셀 유닛의 일종의 부분 회로도이다.
도 4는 본 발명의 상기 디스플레이 패널의 상기 복수의 공유 라인 그룹과 상기 복수의 픽셀 유닛의 다른 일종의 부분 회로도이다.
도 5는 본 발명의 상기 디스플레이 패널의 일종의 부분 구조의 개략도이다.
도 6은 본 발명의 상기 디스플레이 패널의 다른 일종의 부분 구조의 개략도이다.
도 7은 상이한 회색조 값에 따른 본 발명의 디스플레이 패널의 각각의 픽셀 유닛의 제2 픽셀 전극과 제1 픽셀 전극의 전압의 비율을 나타내는 그래프이다.
도 8은 본 발명의 상기 디스플레이 패널의 각각의 상기 공유 라인 그룹의 제1 공유 라인의 전압 및 제2 공유 라인의 전압이 디스플레이 프레임 수에 대응하는 일종의 변화도이다.
도 9는 본 발명의 상기 디스플레이 패널의 각각의 상기 공유 라인 그룹의 상기 제1 공유 라인의 상기 전압 및 상기 제2 공유 라인의 상기 전압이 디스플레이 프레임 수에 대응하는 다른 일종의 변화도이다.
본 발명의 상기 및 기타 목적, 특징 및 이점을 보다 명확하게 이해하기 위하여 본 발명의 바람직한 실시예를 예시하고 첨부된 도면을 상세하게 설명하면 다음과 같다.
본 발명은 일종의 디스플레이 패널이다. 도 2를 참조하면, 상기 디스플레이 패널의 부분 회로도이다. 본 발명은 도 2에 도시된 상기 부분 회로도를 예시로 하여 상기 디스플레이 패널의 각각의 소자의 상대적인 관계를 설명한다.
도 2에 도시된 바와 같이, 상기 디스플레이 패널은 복수의 데이터 라인(100)(도 2의 상기 부분 회로도에서는 하나의 상기 데이터 라인(100)만 도시됨), 복수의 스캔 라인(200) 및 복수의 픽셀 유닛(400)를 포함한다. 상기 디스플레이 패널의 각각의 상기 픽셀 유닛(400)은 제1 박막 트랜지스터(410) 및 제2 박막 트랜지스터(420)를 포함한다. 각각의 상기 픽셀 유닛(400)에서, 상기 제1 박막 트랜지스터(410) 및 상기 제2 박막 트랜지스터(420)는 동일한 상기 데이터 라인(100)에 전기적으로 연결되고, 및 상기 제1 박막 트랜지스터(410) 및 상기 제2 박막 트랜지스터(420)는 동일한 상기 스캔 라인(200)에 전기적으로 연결된다. 상기 제1 박막 트랜지스터(410)는 제1 액정 커패시터(Clc1) 및 제1 스토리지 커패시터(Cst1)와도 전기적으로 연결된다. 상기 제2 박막 트랜지스터(420)는 제2 액정 커패시터(Clc2) 및 제1 스토리지 커패시터(Cst2)와도 전기적으로 연결된다. 상기 제1 액정 커패시터(Clc1) 및 상기 제2 액정 커패시터(Clc2)는 컬러 필터 기판 공통 전극(Ccom)에 전기적으로 연결된다. 상기 제1 스토리지 커패시터(Cst1)및 상기 재2 스토리지 커패시터(Cst2)는 어레이 기판 공통 전극(Acom)에 전기적으로 연결된다.
본 발명은 복수의 영역 디스플레이를 구현하기 위해, 각각의 상기 픽셀 유닛(400)은 공유 박막 트랜지스터(430)를 더 포함한다. 도 2에 도시된 바와 같이, 각각의 상기 픽셀 유닛(400)에서, 상기 공유 박막 트랜지스터(430)는 상기 제2 박막 트랜지스터(420) 및 상기 제1 박막 트랜지스터(410), 상기 제2 박막 트랜지스터(420) 및 상기 공유 박막 트랜지스터(430)는 동일한 상기 스캔 라인(200)과 전기적으로 연결된다. 상기 디스플레이 패널이 동작할 때, 상기 공유 박막 트랜지스터(430)는 상기 제2 박막 트랜지스터(420)의 부분 전압을 인출할 수 있으므로 각각의 상기 픽셀 유닛(400)의 상기 제1 박막 트랜지스터(410) 및 상기 제2 박막 트랜지스터(420)는 두 개의 상이한 전압 영역을 생성한다. 상기 두 개의 상이한 전압 영역을 통해 각각의 상기 픽셀 유닛(400) 상의 액정을 구동하여 복수의 영역 디스플레이를 할 수 있으며, 이에 따라 디스플레이 시 상기 디스플레이 패널의 시야각을 증가한다.
그러나, 종래의 복수의 영역 디스플레이에서 공유 박막 트랜지스터를 통해 하나의 픽셀 유닛에서 생성된 두 개의 상이한 전압 영역이 크로스토크(crosstalk) 현상이 일어나기 쉬워 디스플레이 효과에 영향을 미치게 된다. 따라서, 도 2에 도시된 바와 같이, 본 발명에서, 상기 디스플레이 패널은 복수의 공유 라인 그룹(300)(도 2의 상기 부분 회로도는 하나의 상기 공유 라인 그룹(300)만 도시함) 및 하나의 상기 공유 라인 그룹(300)은 상기 공유 박막 트랜지스터(430)에 전기적으로 연결된다. 상기 복수의 공유 라인 그룹(300)을 설치함으로써, 상기 제2 박막 트랜지스터(420)의 상기 부분 전압이 상기 컬러 필터 기판 공통 전극(Ccom) 및 상기 어레이 기판 공통 전극(Acom)에서 독립적으로 인출하여 상기 디스플레이 패널은 상기 제1 박막 트랜지스터(410) 및 상기 제2 박막 트랜지스터(420)에서 발생할 수 있는 크로스토크 현상을 피할 수 있다.
더 나아가, 도 2에 도시된 바와 같이, 각각의 상기 공유 라인 그룹(300)은 제1 공유 라인(310) 및 제2 공유 라인(320)을 포함한다. 상기 제1 박막 트랜지스터(410)의 소스 및 상기 제2 박막 트랜지스터(420)의 소스는 동일한 상기 데이터 라인(100)에 전기적으로 연결된다. 상기 제1 박막 트랜지스터(410)의 게이트, 상기 제2 박막 트랜지스터(420)의 게이트 및 공유 박막 트랜지스터(430)의 게이트는 동일한 상기 스캔 라인(200)에 전기적으로 연결된다. 상기 공유 박막 트랜지스터(430)의 소스는 상기 제2 박막 트랜지스터(420)의 드레인에 전기적으로 연결된다. 상기 공유 박막 트랜지스터(430)의 드레인은 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320) 중 하나에 전기적으로 연결된다.
상기 디스플레이 패널이 도트 반전 모드 또는 행 반전 모드를 사용하는 경우, 인접한 두 개의 상기 픽셀 유닛(400)은 상이한 극성을 갖는다. 상기 상이한 극성의 상기 인접한 두 개의 픽셀 유닛(400)의 두 개의 상기 공유 박막 트랜지스터(430)는 모두 하나의 상기 공유 라인 그룹(300)의 동일한 공유 라인에 전기적으로 연결되면, 결합 커패시턴스의 영향이 발생하여 상기 디스플레이 패널은 디스플레이 이상이 야기된다. 또한, 도트 반전 모드 또는 행 반전 모드를 사용하는 상기 디스플레이 패널에서, 상기 상이한 극성의 상기 인접한 두 개의 상기 픽셀 유닛(400)의 두 개의 상기 공유 박막 트랜지스터(430)는 전기적으로 연결된 상기 동일한 공유 라인의 신호 교환이 빈번하고, 상기 디스플레이 패널의 디스플레이 지연 문제도 발생하기 쉽다.
따라서, 본 발명의 상기 디스플레이 패널은 상기 상이한 극성의 상기 인접한 두 개의 상기 픽셀 유닛(400)을 각각의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(300)에 개별적으로 전기적으로 연결하고, 이에 의해, 상기 디스플레이 패널이 상기 디스플레이 이상 및 디스플레이 지연 문제를 피면한다.
본 발명의 상기 디스플레이 패널의 상기 복수의 공유 라인 그룹(300) 및 상기 복수의 픽셀 유닛(400)의 두 종류의 부분 회로도인 도 3 및 도 4를 참조한다. 본 발명은 도 3 및 도 4에 도시된 4*4 상기 픽셀 유닛(400)과 4개의 상기 공유 라인 그룹(300)을 예로 들어, 상기 디스플레이 패널의 상기 복수의 픽셀 유닛(400)과 상기 복수의 픽셀 유닛(400)의 상대적 관계를 설명한다.
도 3 및 도 4에 도시된 바와 같이, 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제1 공유 라인(310)은 전기적으로 연결되고, 및 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제2 공유 라인(320)은 전기적으로 연결된다. 일렬의 상기 픽셀 유닛(400)에서, 각각의 상기 픽셀 유닛(400)의 상기 공유 박막 트랜지스터(430)는 동일한 상기 공유 라인 그룹(300)에 전기적으로 연결된다. 또한, 상술한 디스플레이 이상 및 디스플레이 지연의 문제를 피하기 위해, 일렬의 상기 픽셀 유닛(400)에서, 인접한 두 개의 상기 픽셀 유닛(400)의 하나의 상기 공유 박막 트랜지스터(430)는 상기 동일한 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)에 전기적으로 연결되고, 및 상기 인접한 두 개의 상기 픽셀 유닛(400)의 다른 하나의 상기 공유 박막 트랜지스터(430)는 상기 동일한 공유 라인 그룹(300)의 상기 제2 공유 라인(320)에 전기적으로 연결된다.
일 실시예에서, 도 3의 일종의 상기 부분 회로도는 상기 도트 반전 모드를 사용하는 상기 디스플레이 패널이다. 왼쪽에서 첫 번째 열의 상기 픽셀 유닛(400)은 위에서 아래로 차례로 정극성, 부극성, 정극성 및 부극성의 4개의 상기 픽셀 유닛(400)이다. 왼쪽에서 두 번째 열의 상기 복수의 픽셀 유닛(400)은 위에서 아래로 차례로 정극성, 부극성, 정극성 및 부극성의 4개의 상기 픽셀 유닛(400)이다. 왼쪽에서 세 번째 열의 복수의 상기 복수의 픽셀 유닛(400)은 위에서 아래로 차례로 정극성, 부극성, 정극성, 부극성의 4개의 상기 화 유닛(400)이다. 왼쪽에서 네 번째 열의 상기 복수의 픽셀 유닛(400)은 위에서 아래로 차례로 정극성, 부극성, 정극성, 부극성의 4개의 상기 픽셀 유닛(400)이다.
도 3에 도시된 바와 같이, 일행의 상기 픽셀 유닛(400)에서, 인접한 두 개의 상기 픽셀 유닛(400)의 하나의 상기 공유 박막 트랜지스터(430)는 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)에 전기적으로 연결되고, 및 상기 인접한 두 개의 상기 픽셀 유닛(400)의 다른 하나의 상기 공유 박막 트랜지스터(430)는 다른 하나의 상기 공유 라인 그룹(300)의 상기 제2 공유 라인(320)에 전기적으로 연결된다.
본 실시예에서, 각 일행의 상기 픽셀 유닛(400)에서, 또는 각 일렬의 상기 픽셀 유닛(400)에서, 상기 인접한 두 개의 상기 픽셀 유닛(400)의 하나는 정극성이고, 및 상기 인접한 두 개의 상기 픽셀 유닛(400)의 다른 하나는 부극성이고, 따라서, 상기 도트 반전 모드의 상기 디스플레이 패널을 구성한다. 또한, 정극성의 상기 복수의 픽셀 유닛(400)은 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제1 공유 라인(310)을 통해 전기적으로 연결되고, 및 부극성의 상기 복수의 픽셀 유닛(400)은 상기 복수의 공유 유닛(300)의 복수의 상기 제2 공유 라인(320)을 통해 전기적으로 연결된다. 이에 따라, 동일한 극성을 갖는 상기 복수의 픽셀 유닛(400)은 모두 전기적으로 연결되고 방전 전압을 공유할 수 있어, 상기 디스플레이 패널이 상술한 바와 같은 디스플레이 패널의 이상 및 디스플레이 지연의 문제를 피면할 수 있다.
일 실시예에서, 도 4의 일종의 상기 부분 회로도는 상기 행 반전 모드를 사용한 상기 디스플레이 패널이다. 각 일렬의 상기 픽셀 유닛(400)은 위에서 아래로 차례로 정극성, 부극성, 정극성 및 부극성의 4개의 상기 픽셀 유닛(400)이다.
도 4에 도시된 바와 같이, 일행의 상기 픽셀 유닛(400)에서, 각각의 상기 픽셀 유닛(400)의 상기 공유 박막 트랜지스터(430)는 각각의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)에 전기적으로 연결되고, 또는 일행의 상기 픽셀 유닛(400)에서, 각각의 상기 픽셀 유닛(400)의 상기 공유 박막 트랜지스터(430)는 각각의 상기 공유 배선 그룹(300)의 상기 제2 공유 라인(320)에 전기적으로 연결된다.
본 실시예에서, 각 일렬의 상기 픽셀 유닛(400)에서, 상기 인접한 두 개의 상기 픽셀 유닛(400)의 하나는 정극성이고, 상기 인접한 두 개의 상기 픽셀 유닛(400)의 다른 하나는 부극성이며, 및 동일한 행의 상기 픽셀 유닛(400)에서 각각의 상기 픽셀 유닛(400)은 동일한 극성을 갖는다. 따라서, 상기 도트 반전 모드의 상기 디스플레이 패널이 구성된다. 또한, 정극성의 상기 복수의 픽셀 유닛(400)은 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제1 공유 라인(310)을 통해 전기적으로 연결되고, 및 부극성의 상기 복수의 픽셀 유닛(400)은 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제2 공유 라인(320)을 통해 전기적으로 연결된다. 이에 따라, 동일한 극성을 갖는 상기 복수의 픽셀 유닛(400)은 모두 전기적으로 연결되고 방전 전압을 공유하여, 상기 디스플레이 패널이 상술한 바와 같은 디스플레이 이상 및 디스플레이 지연의 문제를 피면할 수 있다.
도 5 및 도 6을 참조하면, 이는 본 발명의 상기 디스플레이 패널의 두 종류의 부분 구조의 개략도이다. 본 발명은 도 5 및 도 6에 도시된 하나의 상기 데이터 라인(100), 하나의 상기 스캔 라인(200), 하나의 상기 공유 라인 그룹(300) 및 하나의 상기 픽셀 유닛(400)을 예로 들어, 상기 디스플레이 패널의 각각의 소자의 구조적 관계를 설명한다.
도 5 및 도 6에 도시된 바와 같이, 각각의 상기 픽셀 유닛(400)은 제1 픽셀 전극(440) 및 제2 픽셀 전극(450)을 더 포함한다. 상기 제1 픽셀 전극(440)은 상기 제1 박막 트랜지스터(410)에 전기적으로 연결되고, 및 상기 제2 픽셀 전극(450)은 상기 제2 박막 트랜지스터(420)에 전기적으로 연결된다.
주의해야 할 것은, 도 5 및 도 6은 정극성의 하나의 상기 픽셀 유닛(400)만 도시한 것으로, 즉, 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)이 하나의 상기 픽셀 유닛(400)에 전기적으로 연결되는 구조이다. 부극성을 갖는 하나의 상기 픽셀 유닛(400)의 구조는 아래의 도 5 및 도 6의 설명에 따라 추론될 수 있다.
일 실시예에서, 일렬의 상기 픽셀 유닛(400)에서, 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)은 절연되어 상기 복수의 픽셀 유닛(400)의 복수의 제 1 픽셀 전극(440) 및 복수의 상기 제 2 픽셀 전극(450)의 중간 영역에 설치된다.
도 5에 도시된 바와 같이, 하나의 상기 데이터 라인(100)은 하나의 상기 픽셀 유닛(400)의 일측에 설치되고, 하나의 상기 스캔 라인(200)은 상기 제1 픽셀 전극(440) 및 상기 제2 픽셀 전극(450) 사이에 설치된다. 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)은 나란히 절연되어 하나의 상기 픽셀 유닛(400)의 상기 제1 픽셀 전극(440) 및 상기 제2 픽셀 전극(450)의 중간 라인에 설치된다.
본 실시예에서 정극성의 하나의 상기 픽셀 유닛(400)에서, 상기 제1 박막 트랜지스터(410)의 소스 및 상기 제2 박막 트랜지스터(420)의 소스는 하나의 상기 데이터 라인(100)에 전기적으로 연결된다. 상기 제1 박막 트랜지스터(410)의 게이트, 상기 제2 박막 트랜지스터(420)의 게이트 및 상기 공유 박막 트랜지스터(430)의 게이트는 하나의 상기 스캔 라인(200)에 전기적으로 연결된다. 상기 공유 박막 트랜지스터(430)의 소스는 상기 제2 박막 트랜지스터(420)의 드레인에 전기적으로 연결된다. 상기 공유 박막 트랜지스터(430)의 드레인은 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)에 전기적으로 연결된다.
일 실시예에서, 일렬의 상기 픽셀 유닛(400)에서, 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)은 절연되어 상기 복수의 픽셀 유닛(400)의 복수의 상기 제1 픽셀 전극(440) 및 복수의 상기 제2 픽셀 전극(450)의 사이드 영역에 설치된다.
도 6에 도시된 바와 같이, 하나의 상기 데이터 라인(100)은 하나의 상기 픽셀 유닛(400)의 중간 영역에 설치되고, 하나의 상기 스캔 라인(200)은 상기 제1 픽셀 전극(440) 및 상기 제2 픽셀 전극(450) 사이에 설치된다. 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)은 각각 하나의 상기 픽셀 유닛(400)의 상기 제1 픽셀 전극(440) 및 상기 제2 픽셀 전극(450)의 좌측변 및 우측변에 설치된다.
본 실시예에서 정극성의 하나의 상기 픽셀 유닛(400)에서, 상기 제1 박막 트랜지스터(410)의 소스 및 상기 제2 박막 트랜지스터(420)의 소스는 하나의 상기 데이터 라인(100)에 전기적으로 연결된다. 상기 제1 박막 트랜지스터(410)의 게이트, 상기 제2 박막 트랜지스터(420)의 게이트 및 상기 공유 박막 트랜지스터(430)의 게이트는 하나의 상기 스캔 라인(200)에 전기적으로 연결된다. 상기 공유 박막 트랜지스터(430)의 소스는 상기 제2 박막 트랜지스터(420)의 드레인에 전기적으로 연결된다. 상기 공유 박막 트랜지스터(430)의 드레인은 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)에 전기적으로 연결된다.
도 5에 도시된 실시예에서, 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)과 상기 제2 공유 라인(320)은 나란히 설치된다. 도 6에 도시된 실시예에서, 하나의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)은 분리되어 설치된다. 도 5에 도시된 실시예와 비교하여, 도 6에 도시된 실시예는 정극성에 전기적 연결되는 상기 복수의 픽셀 유닛(400)의 상기 제1 공유 라인(310) 및 부극성에 전기적 연결되는 상기 복수의 픽셀 유닛(400)의 상기 제2 공유 라인(310) 사이의 거리를 증가시키므로, 따라서, 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)은 결합 커패시턴스의 효과를 발생하기 쉽지 않아 목표 디스플레이 효과를 달성할 수 있다.
도 7을 참조하면, 상이한 회색조 값에 따른 본 발명의 상기 디스플레이 패널의 각각의 상기 픽셀 유닛(400)의 상기 제2 픽셀 전극(450)의 전압과 상기 제1 픽셀 전극(440)의 전압의 비율을 나타낸 그래프이다. 본 발명에서 제공하는 상기 디스플레이 패널은 상기 도트 반전 모드를 사용한 상기 디스플레이 패널 및 상기 행 반전 모드를 사용한 상기 디스플레이 패널에 적용될 수 있다. 정극성을 갖는 상기 복수의 픽셀 유닛(400) 및 부극성을 갖는 상기 복수의 픽셀 유닛(400)의 배합으로 도 7과 같은 상기 그래프를 형성할 수 있다.
도 7에 도시된 바와 같이, 정극성인 상기 복수의 픽셀 유닛(400)의 상기 전압 비율은 상이한 회색조 값의 곡선 b+에서 상승 추세를 나타내고, 및 부극성인 상기 복수의 픽셀 유닛(400)의 상기 전압 비율은 상이한 회색조 값의 곡선 b- 에서도 상승 추세를 나타낸다. 따라서, 정극성의 상기 복수의 픽셀 유닛(400)과 부극성의 상기 복수의 픽셀 유닛(400)의 종합적인 전압 비율은 상이한 회색조 값의 곡선 b에서 상승 추세를 나타내며, 이는 감마(gamma) 곡선의 요건을 부합한다.
따라서, 본 발명은 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제1 공유 라인(310) 및 복수의 상기 제2 공유 라인(320)을 통해 저 회색조 디스플레이에서 상기 디스플레이 패널의 시야각을 증가시킬 뿐만 아니라, 동시에 고 회색조 디스플레이에서 상기 디스플레이 패널의 광 투과율을 증가시킨다.
도 8을 참조하면, 본 발명의 상기 디스플레이 패널의 각각의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)의 전압 및 상기 제2 공유 라인(320)의 전압에 대응하는 디스플레이 프레임 수의 일종의 변화도이다.
일 실시예에서, 도 8에 도시된 바와 같이, 복수의 상기 제1 공유 라인(310)의 공유 방전 전압은 디스플레이 프레임의 수에 대응하는 변화 라인은(s1)이고, 복수의 상기 제2 공유 라인(320)의 공유 방전 전압의 디스플레이 프레임 수에 대응하는 변화 라인은 (s2)이다. 상기 변화 라인(s1)에서, 복수의 상기 제1 공유 라인(310)은 두 개의 공유 방전 전위를 갖고, 즉 6V 및 4V이고, 상기 변화 라인(s2)에서, 복수의 제2 공유 라인(320)은 두 개의 공유 방전 전위를 갖고, 즉 3V 및 1V이다.
본 실시예에서, 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제1 공유 라인(310) 및 복수의 상기 제2 공유 라인(320)에 의해 발생되는 기술적 효과로 각각의 디스플레이 프레임에서, 복수의 상기 제1 공유 라인(310) 및 복수의 상기 제2 공유 라인(320)에 의해 생성된 상기 공유 방전 전압은 서로 상쇄될 수 있으므로, 상기 디스플레이 패널은 결합 커패시턴스 효과를 생성하기 쉽지 않고, 더 나아가 목표의 디스플레이 효과를 달성한다.
도 9를 참조하면, 본 발명의 상기 디스플레이 패널의 각각의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310)의 전압 및 상기 제2 공유 라인(320)의 전압이 디스플레이 프레임 수에 대응하는 다른 일종의 변화도이다.
일 실시예에서, 도 9에 도시된 바와 같이, 복수의 상기 제1 공유 라인(310)의 공유 방전 전압은 디스플레이 프레임의 수에 대응하는 변화 라인은(s1')이고, 복수의 상기 제2 공유 라인(320)의 공유 방전 전압은 디스플레이 프레임의 수에 대응하는 변화 라인은(s2')이다. 상기 변화 라인(s1)에서, 복수의 상기 제1 공유 라인(310)은 복수의 공유 방전 전위를 갖고, 즉 14V, 10V, 6V및 4V이고, 상기 변화 라인(s2)에서, 복수의 상기 제2 공유 라인(320)은 복수의 공유 방전 전위를 갖고, 즉 14V, 10V, 6V 및 4V이다.
본 실시예에서, 상기 복수의 공유 라인 그룹(300)의 복수의 상기 제1 공유 라인(310) 및 복수의 상기 제2 공유 라인(320)에 의해 생성되는 기술적 효과로, 각각의 디스플레이 프레임에서, 복수의 상기 공유 라인(310) 및 복수의 제2 공유 라인(320)에 의해 생성된 상기 공유 방전 전압은 서로 상쇄될 수 있으므로, 상기 디스플레이 패널은 결합 커패시턴스의 효과를 생성하기 쉽지 않고, 더 나아가 목표의 디스플레이 효과를 달성한다. 또한, 도 8에 도시된 실시예와 비교하여, 본 실시예 각각의 디스플레이 프레임 사이에 따른 복수의 상기 제1 공유 라인(310) 및 복수의 상기 제2 공유 라인(320)에 의해 생성되는 상기 공유 방전 전압의 변화 진폭이 비교적 작아, 각각의 상기 픽셀 유닛(400)의 상기 제2 픽셀 전극(450)의 상기 전압과 상기 제1 픽셀 전극(440)의 상기 전압의 상기 전압의 상기 비율을 보다 더 크게 조절할 수 있다. 상기 비율을 추가로 조정함으로써 상기 디스플레이 패널은 결합 커패시턴스의 효과를 생성하기 쉽지 않고, 더 나아가 목표의 디스플레이 효과를 달성한다.
본 발명은 또한 디스플레이 장치를 제공한다. 상기 디스플레이 장치는 상기 임의의 실시예 중의 상기 디스플레이 패널을 포함한다. 상기 디스플레이 패널은 상기 디스플레이 패널의 스마트폰, 태블릿pc, 노트북, 디지털카메라, 디지털 비디오카메라, 스마트 웨어러블 디바이스, 차량 탑재 디스플레이, TV 또는 전자책 리더기 등에 적용될 수 있다.
본 발명의 상기 디스플레이 패널 및 디스플레이 장치는 각각의 상기 픽셀 유닛(400)의 상기 공유 박막 트랜지스터(430) 및 각각의 상기 공유 라인 그룹(300)의 상기 제1 공유 라인(310) 및 상기 제2 공유 라인(320)을 구성하여, 상기 디스플레이 패널의 상기 컬러 시프트 문제를 피면하고, 저 회색조 디스플레이에서 상기 디스플레이 패널의 시야각을 증가하고, 및 고 회색조 디스플레이에서 상기 디스플레이 패널의 광 투과율을 증가한다. 더 나아가, 상기 디스플레이 패널은 도트 반전 모드를 사용한 상기 디스플레이 패널 및 행 반전 모드를 사용한 상기 디스플레이 패널에도 적용될 수 있다. 신호 교환이 빈번한 상기 디스플레이 패널에서, 상기 디스플레이 패널은 각각의 상기 공유 라인 그룹(300)과 상기 픽셀 유닛(400)에서 발생하는 결합 커패시턴스의 영향을 줄여 목표 디스플레이 효과를 달성한다. 예를 들어, 낮은 색조, 상기 낮은 회색조 디스플레이의 넓은 시야각 및 상기 높은 회색조 디스플레이의 높은 광 투과율 효과를 달성한다.
이상은 본 발명의 바람직한 실시예일 뿐이며, 해당 분야의 기술자는 본 발명의 원리를 벗어나지 않고 여러 개선 및 수정 할 수 있으며, 이러한 개선 및 수정은 또한 본 발명의 보호 범위로 간주된다.

Claims (20)

  1. 디스플레이 패널로서,
    복수의 데이터 라인;
    복수의 스캔 라인;
    복수의 공유 라인 그룹-각각의 상기 공유 라인 그룹은 제1 공유 라인 및 제2 공유 라인을 포함하며, 상기 복수의 공유 라인 그룹의 복수의 상기 제1 공유 라인은 전기적으로 연결되고, 및 상기 복수의 공유 라인 그룹의 복수의 상기 제2 공유 라인은 전기적으로 연결됨-; 및
    복수의 픽셀 유닛-각각의 상기 픽셀 유닛은 제1 박막 트랜지스터, 제2 박막 트랜지스터 및 공유 박막 트랜지스터를 포함하고, 상기 제1 박막 트랜지스터 및 상기 제2 박막 트랜지스터는 동일한 상기 데이터 라인에 전기적으로 연결되고, 상기 제1 박막 트랜지스터, 상기 제2 박막 트랜지스터 및 상기 공유 박막 트랜지스터는 동일한 상기 스캔 라인에 전기적으로 연결되고, 및 상기 공유 박막 트랜지스터는 상기 제2 박막 트랜지스터 및 하나의 상기 공유 라인 그룹에 전기적으로 연결됨-을 포함하며;
    각각의 상기 픽셀 유닛은 제1 픽셀 전극 및 제2 픽셀 전극을 더 포함하고, 상기 제1 픽셀 전극은 상기 제1 박막 트랜지스터에 전기적으로 연결되고, 및 상기 제2 픽셀 전극은 상기 제2 박막 트랜지스터에 전기적으로 연결되며;
    일렬의 상기 픽셀 유닛에서, 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인은 절연되어 상기 복수의 픽셀 유닛의 복수의 상기 제1 픽셀 전극 및 복수의 상기 제2 픽셀 전극의 두 개의 상대 사이드에 설치되는 것을 특징으로 하는 디스플레이 패널.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 박막 트랜지스터의 소스 및 상기 제2 박막 트랜지스터의 소스는 동일한 상기 데이터 라인에 전기적으로 연결되고, 상기 제1 박막 트랜지스터의 게이트, 상기 제2 박막 트랜지스터의 게이트 및 상기 공유 박막 트랜지스터의 게이트는 동일한 상기 스캔 라인에 전기적으로 연결되고, 상기 공유 박막 트랜지스터의 소스는 상기 제2 박막 트랜지스터의 드레인에 전기적으로 연결되고, 및 상기 공유 박막 트랜지스터의 드레인은 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인 중 하나에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  4. 제1항에 있어서,
    일렬의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 동일한 상기 공유 라인 그룹에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  5. 제4항에 있어서,
    일렬의 상기 픽셀 유닛에서, 인접한 두 개의 상기 픽셀 유닛 중 하나의 상기 공유 박막 트랜지스터는 상기 동일한 상기 공유 라인 그룹의 상기 제1 공유 라인에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  6. 제5항에 있어서,
    일렬의 상기 픽셀 유닛에서, 상기 인접한 두 개의 상기 픽셀 유닛의 다른 하나의 상기 공유 박막 트랜지스터는 상기 동일한 상기 공유 라인 그룹의 상기 제2 공유 라인에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  7. 제4항에 있어서,
    일행의 상기 픽셀 유닛에서, 인접한 두 개의 상기 픽셀 유닛 중 하나의 상기 공유 박막 트랜지스터는 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  8. 제7항에 있어서,
    일행의 상기 픽셀 유닛에서, 상기 인접한 두 개의 상기 픽셀 유닛의 다른 하나의 상기 공유 박막 트랜지스터는 다른 하나의 상기 공유 라인 그룹의 상기 제2 공유 라인에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  9. 제4항에 있어서,
    일행의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 각각의 상기 공유 라인 그룹의 상기 제1 공유 라인에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  10. 제4항에 있어서,
    일행의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 각각의 상기 공유 라인 그룹의 상기 제2 공유 라인에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 패널.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 디스플레이 장치로서,
    제1항의 디스플레이 패널을 포함하고, 상기 디스플레이 장치는 상기 디스플레이 패널의 상기 복수의 픽셀 유닛을 도트 반전 방식 또는 행 반전 방식으로 구동하는 것을 특징으로 하는 디스플레이 장치.
  17. 삭제
  18. 제16항에 있어서,
    상기 제1 박막 트랜지스터의 소스 및 상기 제2 박막 트랜지스터의 소스는 동일한 상기 데이터 라인에 전기적으로 연결되고, 상기 제1 박막 트랜지스터의 게이트, 상기 제2 박막 트랜지스터의 게이트 및 상기 공유 박막 트랜지스터의 게이트는 동일한 상기 스캔 라인에 전기적으로 연결되고, 상기 공유 박막 트랜지스터의 소스는 상기 제2 박막 트랜지스터의 드레인에 전기적으로 연결되고, 및 상기 공유 박막 트랜지스터의 드레인은 하나의 상기 공유 라인 그룹의 상기 제1 공유 라인 및 상기 제2 공유 라인 중 하나에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
  19. 제16항에 있어서,
    일렬의 상기 픽셀 유닛에서, 각각의 상기 픽셀 유닛의 상기 공유 박막 트랜지스터는 동일한 상기 공유 라인 그룹에 전기적으로 연결되는 것을 특징으로 하는 디스플레이 장치.
  20. 삭제
KR1020227006818A 2021-09-30 2021-11-12 디스플레이 패널 및 디스플레이 장치 KR102640064B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN202111163366.7A CN113885260B (zh) 2021-09-30 2021-09-30 显示面板
CN202111163366.7 2021-09-30
PCT/CN2021/130413 WO2023050540A1 (zh) 2021-09-30 2021-11-12 显示面板以及显示装置

Publications (2)

Publication Number Publication Date
KR20230047945A KR20230047945A (ko) 2023-04-10
KR102640064B1 true KR102640064B1 (ko) 2024-02-27

Family

ID=79004867

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227006818A KR102640064B1 (ko) 2021-09-30 2021-11-12 디스플레이 패널 및 디스플레이 장치

Country Status (6)

Country Link
US (1) US20240029681A1 (ko)
EP (1) EP4411469A1 (ko)
JP (1) JP7464625B2 (ko)
KR (1) KR102640064B1 (ko)
CN (1) CN113885260B (ko)
WO (1) WO2023050540A1 (ko)

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3265802B2 (ja) * 1994-03-17 2002-03-18 株式会社日立製作所 液晶表示装置
KR100818748B1 (ko) * 2005-05-24 2008-04-04 하바텍 코포레이션 디스플레이 구동 회로 및 그 구동 방법
KR101371604B1 (ko) * 2007-11-26 2014-03-06 삼성디스플레이 주식회사 액정 표시 장치
TWI484469B (zh) * 2009-06-16 2015-05-11 Au Optronics Corp 液晶顯示面板及其畫素驅動方法
WO2012056804A1 (ja) * 2010-10-26 2012-05-03 シャープ株式会社 表示装置
KR101944482B1 (ko) * 2012-01-18 2019-02-07 삼성디스플레이 주식회사 표시 패널 및 이의 구동 방법
US9594281B2 (en) * 2012-11-30 2017-03-14 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102024159B1 (ko) 2013-02-05 2019-09-24 삼성디스플레이 주식회사 액정 표시 장치
KR102329049B1 (ko) 2015-02-17 2021-11-19 삼성디스플레이 주식회사 액정 표시 장치
KR102322085B1 (ko) * 2015-02-23 2021-11-04 삼성디스플레이 주식회사 액정 표시 장치
CN106652932B (zh) * 2016-11-11 2019-04-09 昆山龙腾光电有限公司 液晶显示装置及其驱动方法
CN106855668B (zh) * 2016-12-30 2019-03-15 深圳市华星光电技术有限公司 像素结构、阵列基板及显示面板
CN107272237B (zh) * 2017-08-14 2020-02-18 深圳市华星光电技术有限公司 三薄膜晶体管结构的液晶显示器及显示装置
CN107515499B (zh) * 2017-09-20 2021-01-12 Tcl华星光电技术有限公司 液晶显示面板
CN111326122B (zh) * 2018-12-14 2021-09-03 惠科股份有限公司 一种显示面板的驱动电路、驱动装置及显示装置
CN112198726A (zh) * 2020-10-30 2021-01-08 Tcl华星光电技术有限公司 多畴垂直配向模式显示面板及其显示装置
CN113253527B (zh) * 2021-05-11 2022-07-12 Tcl华星光电技术有限公司 显示装置及电子装置

Also Published As

Publication number Publication date
US20240029681A1 (en) 2024-01-25
KR20230047945A (ko) 2023-04-10
JP7464625B2 (ja) 2024-04-09
CN113885260B (zh) 2023-02-07
JP2023546630A (ja) 2023-11-07
CN113885260A (zh) 2022-01-04
EP4411469A1 (en) 2024-08-07
WO2023050540A1 (zh) 2023-04-06

Similar Documents

Publication Publication Date Title
US9348188B2 (en) Liquid crystal display
JP5616662B2 (ja) 液晶表示装置
US8194201B2 (en) Display panel and liquid crystal display including the same
US8884861B2 (en) Liquid crystal display and driving method thereof
JP5342004B2 (ja) 液晶表示装置
KR20040098728A (ko) 수평 전계 인가형 액정 표시 패널
KR20090088729A (ko) 표시 장치
US9500898B2 (en) Liquid crystal display
US20110221988A1 (en) Liquid crystal display
KR20090130610A (ko) 액정 표시 장치
CN100592184C (zh) 一种液晶显示装置及其像素阵列基板
KR20110061177A (ko) 액정 표시 장치
JP2016212408A (ja) 液晶表示装置
WO2019192082A1 (zh) 一种液晶显示器
KR20080079015A (ko) 액정 표시 장치
KR102640064B1 (ko) 디스플레이 패널 및 디스플레이 장치
KR20080046876A (ko) 표시장치
US10755653B2 (en) Vertical alignment liquid crystal display
KR101689849B1 (ko) 액정 표시 장치
US20190304383A1 (en) Liquid crystal display
KR20100071032A (ko) 액정 표시 장치
KR20120044777A (ko) 액정 표시 장치
KR20100071031A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant