JP5342004B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5342004B2
JP5342004B2 JP2011530868A JP2011530868A JP5342004B2 JP 5342004 B2 JP5342004 B2 JP 5342004B2 JP 2011530868 A JP2011530868 A JP 2011530868A JP 2011530868 A JP2011530868 A JP 2011530868A JP 5342004 B2 JP5342004 B2 JP 5342004B2
Authority
JP
Japan
Prior art keywords
source
wiring
gate
voltage
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011530868A
Other languages
English (en)
Other versions
JPWO2011030819A1 (ja
Inventor
将紀 小原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2011530868A priority Critical patent/JP5342004B2/ja
Publication of JPWO2011030819A1 publication Critical patent/JPWO2011030819A1/ja
Application granted granted Critical
Publication of JP5342004B2 publication Critical patent/JP5342004B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3651—Control of matrices with row and column drivers using an active matrix using multistable liquid crystals, e.g. ferroelectric liquid crystals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0224—Details of interlacing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は液晶表示装置に関し、より詳細には、マルチ画素構造を有する液晶表示装置に関する。
液晶表示装置は、大型テレビジョンだけでなく携帯電話の表示部等の小型の表示装置としても利用されている。従来しばしば用いられたＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの液晶表示装置の視野角は比較的狭かったが、近年、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードおよびＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードといった広視野角の液晶表示装置が作製されている。そのような広視野角モードの中でも、ＶＡモードは高コントラスト比を実現できるため、多くの液晶表示装置に採用されている。
ＶＡモードの一種として、１つの画素領域に複数の液晶ドメインを形成するＭＶＡ（Ｍｕｔｌｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが知られている。ＭＶＡモードの液晶表示装置には、垂直配向型液晶層を挟んで対向する一対の基板のうちの少なくとも一方の液晶層側に配向規制構造が設けられている。配向規制構造は、例えば、電極に設けられた線状のスリット（開口部）またはリブ（突起構造）である。配向規制構造により、液晶層の一方または両側から配向規制力が付与され、配向方向の異なる複数の液晶ドメイン（典型的には４つの液晶ドメイン）が形成され、視野角特性の改善が図られている。
また、ＶＡモードの別の一種として、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モードも知られている。一般的なＣＰＡモードの液晶表示装置では対称性の高い形状を有する画素電極が設けられるとともに液晶ドメインの中心に対応して対向基板の液晶層側に開口部や突起物が設けられている。この突起物はリベットとも呼ばれる。電圧を印加すると、対向電極と対称性の高い画素電極とによって形成される斜め電界にしたがって液晶分子は放射形状に傾斜配向する。また、リベットが設けられている場合、リベットの傾斜側面の配向規制力によって液晶分子の傾斜配向が安定化される。このように、１画素内の液晶分子が放射形状に配向することにより、視野角特性の改善が行われている。
ＶＡモードの欠点として、正面方向からの表示品位と斜め方向からの表示品位との差が顕著であることが知られている。特に中間調表示において、正面方向からみたときに適切な表示特性となるように調整を行うと、斜め方向から見たときの色味やガンマ特性といった表示特性が正面方向の表示特性とは大きく異なってしまう。液晶分子の光学軸方向は分子長軸方向であり、中間調表示時には液晶分子の光学軸方向は基板の主面に対してある程度傾いた状態となる。この状態で視野角（見る方向）を変化させて、液晶分子の光学軸方向と平行な斜めから見たときの表示特性は正面方向の表示特性とは大きく異なってしまう。
具体的には、斜め方向からみた表示画像は正面方向からみた表示画像と比べて全体的に白っぽくみえる。このような現象は「白浮き」とも呼ばれている。例えば、人間の顔を表示する場合、正面方向からは人間の顔の表情等が違和感なく視認されていても、斜め方向から見ると全体的に白っぽく見え、肌色の微妙な階調表現が白く潰れてしまって見えることがある。
このような白浮きを改善するために、１つの画素電極を複数（典型的には、２つ）の副画素電極に分割して副画素電極の電圧を異ならせることによって複数（典型的には、２つ）の副画素が形成されている。このようなマルチ画素構造を有する液晶表示装置では、副画素の階調特性は、斜め方向の表示品位が正面方向の表示品位と比べて低下しないように調整されている（例えば、特許文献１〜３参照）。
特許文献１に開示されている液晶表示装置では、２つの副画素電極は異なる薄膜トランジスタを介して異なるソース配線に接続されており、ソースドライバは、各画素に対して異なるソース信号電圧を印加する。この結果、２つの副画素電極の電圧の違いに応じて副画素の輝度が互いに異なることになり、これにより、白浮きが改善されている。
特許文献２に開示されている液晶表示装置では、２つの副画素電極に対応する異なる薄膜トランジスタは異なるゲート配線に接続されており、ゲートドライバは、各画素に対して薄膜トランジスタのオン期間が異なるように異なるゲート信号電圧を印加する。この結果、２つの副画素電極の電圧の違いに応じて副画素の輝度が互いに異なることになり、これにより、白浮きが改善されている。
しかしながら、特許文献１の液晶表示装置では、ソースドライバは、１列の画素に対して２つのソース出力端子から異なるソース信号電圧を印加する必要があり、比較的高価なソースドライバを用いる必要がある。また、特許文献２の液晶表示装置でも、ゲートドライバは、１行の画素に対して２つのゲート出力端子から異なるゲート信号電圧を印加する必要があり、比較的高価なゲートドライバを用いる必要がある。
これに対して、特許文献３には、隣接する補助容量配線（ＣＳ配線）の電圧を異なるように変化させることにより、副画素の実効電圧を異ならせる液晶表示装置が開示されている。特許文献３の液晶表示装置において、ソースドライバは、１列の画素に対して１つのソース出力端子からソース信号電圧を印加し、ゲートドライバは、１行の画素に対して１つのゲート出力端子からゲート信号電圧を印加する。このため、特許文献３の液晶表示装置では、ドライバのコストの増大を抑制することができる。
以下、図１０を参照して、特許文献３に開示される液晶表示装置９００の構成を説明する。液晶表示装置９００では、それぞれが対応する副画素電極と直接的または間接的に補助容量を形成するＣＳ配線に対して異なるＣＳ電圧を印加することにより、副画素電極の実効電圧が異なることになり、１つの画素に属する副画素が異なる輝度を呈し得る。液晶表示装置９００では、このようにして白浮きの改善が実現されている。
また、液晶表示装置９００では、表示領域の周囲に位置する周辺領域に複数のＣＳ幹線ＣＳＴが設けられており、各ＣＳ幹線ＣＳＴから表示領域に複数のＣＳ配線が延びている。液晶表示装置９００では、同一のＣＳ幹線ＣＳＴから延びたＣＳ配線に等価な補助容量電圧（ＣＳ電圧）を印加することにより、ＣＳ電圧発生回路（図示せず）の処理量が低減されている。
例えば、図１０に示した液晶表示装置９００では、１２本のＣＳ幹線ＣＳＴ１〜ＣＳＴ１２が設けられており、ＣＳ電圧発生回路において発生した異なるＣＳ電圧はＣＳ幹線ＣＳＴ１〜ＣＳＴ１２を介してＣＳ配線に供給される。このような液晶表示装置では、ＣＳ幹線の数が多いほど、１つのＣＳ幹線に印加されるＣＳ電圧の反転期間を長くすることができる。ＣＳ電圧の波形が理想的に矩形状に変化するのであれば、ＣＳ幹線が２本であっても輝度ムラなく表示を行うことができるが、特に、液晶表示装置のサイズが大きいほど、ＣＳ電圧の波形は鈍ることになるため、輝度ムラなく表示を行うことができない。このため、ＣＳ幹線を多くすることにより、水平走査期間に対するＣＳ電圧の反転期間を比較的長くし、輝度ムラを抑制した表示を行うことができる。
特開２００６−２０９１３５号公報 特開２００６−１３９２８８号公報 特開２００５−１８９８０４号公報
しかしながら、特許文献３の液晶表示装置では、周辺領域に複数のＣＳ幹線を設けており、狭額縁化を実現できない。
本発明は、上記課題を鑑みてなされたものであり、その目的は、ドライバのコストの増大を抑制するとともに狭額縁化に適した液晶表示装置を提供することにある。
本発明による液晶表示装置は、第１副画素電極および第２副画素電極を有する画素電極と、対向電極と、前記画素電極と前記対向電極との間に設けられた液晶層と、ゲート配線と、第１ソース配線と、第２ソース配線と、前記ゲート配線に電気的に接続されたゲート、前記第１ソース配線に電気的に接続されたソース、および、前記第１副画素電極に電気的に接続されたドレインを有する第１画素トランジスタと、前記ゲート配線に電気的に接続されたゲート、前記第２ソース配線に電気的に接続されたソース、および、前記第２副画素電極に電気的に接続されたドレインを有する第２画素トランジスタと、前記ゲート配線にゲート信号を供給するゲートドライバと、第１分岐配線と、第２分岐配線と、前記第１分岐配線および前記第２分岐配線にソース信号を供給するソースドライバと、ゲート、前記第１分岐配線に電気的に接続されたソース、および、前記第１ソース配線に電気的に接続されたドレインを有する第１ソーストランジスタと、ゲート、前記第２分岐配線に電気的に接続されたソース、および、前記第２ソース配線に電気的に接続されたドレインを有する第２ソーストランジスタとを備える。このため、前記第１ソーストランジスタおよび前記第２ソーストランジスタにより、前記第１画素トランジスタおよび前記第２画素トランジスタがオフになるときの前記第１ソース配線の電圧を前記第２ソース配線の電圧と異ならせることができる。
ある実施形態において、前記液晶表示装置は、前記第１分岐配線および前記第２分岐配線と、前記ソースドライバとを電気的に接続する接続配線をさらに備える。
ある実施形態において、前記第２ソーストランジスタのしきい値電圧は前記第１ソーストランジスタのしきい値電圧とは異なる。
ある実施形態において、前記第１ソーストランジスタの前記ゲートは、前記第１ソーストランジスタの前記ソースに電気的に接続されており、前記第２ソーストランジスタの前記ゲートは、前記第２ソーストランジスタの前記ソースに電気的に接続されている。
ある実施形態において、前記液晶表示装置は、前記第１ソーストランジスタおよび前記第２ソーストランジスタを制御するトランジスタ制御回路をさらに備える。
ある実施形態において、前記トランジスタ制御回路は、オン期間が互いに異なるように前記第１ソーストランジスタおよび前記第２ソーストランジスタを制御する。
ある実施形態において、前記ソースドライバは、前記ゲートドライバが前記第１、第２画素トランジスタをオンにしている間に、前記第１分岐配線および前記第２分岐配線に印加する電圧を第１電圧から第２電圧に変化させ、前記ソースドライバが前記第１電圧を印加している間、前記トランジスタ制御回路は前記第１ソーストランジスタをオンにし、前記ソースドライバが前記第２電圧を印加している間、前記トランジスタ制御回路は前記第２ソーストランジスタをオンにする。
本発明によれば、ドライバのコストの増大を抑制するとともに狭額縁化に適した液晶表示装置を提供することができる。
本発明による液晶表示装置の第１実施形態の模式図である。 図１に示した液晶表示装置におけるアクティブマトリクス基板の模式的な平面図である。 図１に示した液晶表示装置の模式的な平面図である。 図１に示した液晶表示装置の電圧波形図である。 （ａ）は比較例の液晶表示装置の模式図であり、（ｂ）は図１に示した液晶表示装置の模式図である。 本発明による液晶表示装置の第２実施形態の模式的な平面図である。 図６に示した液晶表示装置の電圧波形図である。 本発明による液晶表示装置の第３実施形態の模式的な平面図である。 図８に示した液晶表示装置の電圧波形図である。 従来の液晶表示装置の模式図である。
以下、図面を参照して、本発明による液晶表示装置の実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。
（実施形態１）
図１に、本発明による液晶表示装置の第１実施形態の模式図を示す。液晶表示装置１００は、絶縁基板１２２上に設けられた画素電極１２４および配向膜１２６を有するアクティブマトリクス基板１２０と、絶縁基板１４２上に設けられた対向電極１４４および配向膜１４６を有する対向基板１４０と、アクティブマトリクス基板１２０と対向基板１４０との間に設けられた液晶層１６０とを備えている。アクティブマトリクス基板１２０および対向基板１４０には図示しない偏光板が設けられており、偏光板の偏光軸はクロスニコルの関係を有している。液晶層１６０の厚さはほぼ一定である。なお、必要に応じて液晶表示装置１００はバックライトを備えていてもよい。
液晶表示装置１００には、複数の画素が複数の行および複数の列のマトリクス状に配列されている。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）を原色としてカラー表示を行う液晶表示装置では、Ｒ、Ｇ、Ｂの３つの画素によって１つの色が表現される。画素は画素電極１２４によって規定される。対向電極１４４は複数の画素電極１２４に対して共通である。なお、対向電極１４４は例えば透明導電膜を有しており、例えば、ＩＴＯから構成されている。同様に、画素電極１２４は例えば透明導電膜を有しており、例えば、ＩＴＯから構成されていてもよい。
液晶表示装置１００はＶＡモードで動作する。配向膜１２６、１４６は垂直配向膜である。液晶層１６０は垂直配向型の液晶層である。ここで、「垂直配向型液晶層」とは、垂直配向膜１２６、１４６の表面に対して、液晶分子軸（「軸方位」ともいう。）が約８５°以上の角度で配向した液晶層をいう。液晶分子１６２は負の誘電異方性を有し、クロスニコル配置された偏光板と組み合わせて、ノーマリーブラックモードで表示が行われる。液晶層１６０に電圧が印加されない場合、液晶層１６０の液晶分子１６２は配向膜１２６、１４６の主面の法線方向とほぼ平行に配向する。液晶層１６０に所定の電圧よりも高い電圧が印加される場合、液晶層１６０の液晶分子１６２は配向膜１２６、１４６の主面とほぼ平行に配向する。なお、ここでは、アクティブマトリクス基板１２０および対向基板１４０は配向膜１２６、１４６をそれぞれ有しているが、アクティブマトリクス基板１２０および対向基板１４０の少なくとも一方が対応する配向膜１２６、１４６を有してもよい。ただし、配向の安定性の観点から、アクティブマトリクス基板１２０および対向基板１４０の両方が配向膜１２６、１４６をそれぞれ有していることが好ましい。
図２に、液晶表示装置１００におけるアクティブマトリクス基板１２０の模式的な平面図を示す。なお、表示領域Ｄには、複数の行および複数の列のマトリクス状に画素Ｐが設けられている。
画素Ｐは異なる輝度を呈し得る副画素ＳＰａおよび副画素ＳＰｂを含んでいる。画素Ｐは画素電極１２４によって規定される。画素電極１２４は副画素電極１２４ａ、１２４ｂを有している。本明細書の以下の説明において、副画素電極１２４ａを第１副画素電極と呼び、副画素電極１２４ｂを第２副画素電極と呼ぶことがある。副画素ＳＰａは第１副画素電極１２４ａによって規定されており、副画素ＳＰｂは第２副画素電極１２４ｂによって規定されている。
液晶表示装置１００には、１行の画素Ｐに対して１つのゲート配線Ｇが設けられており、１列の画素Ｐに対して２つのソース配線Ｓａ、Ｓｂが設けられている。なお、以下の説明において、第ｍ行第ｎ列の画素Ｐに着目してその構成を説明する。この画素Ｐに属する副画素ＳＰａ、ＳＰｂに対応して１つのゲート配線Ｇおよび２つのソース配線Ｓａ、Ｓｂが設けられている。
副画素ＳＰａに対応するスイッチング素子としてトランジスタ１３０ａが設けられており、副画素ＳＰｂに対応するスイッチング素子としてトランジスタ１３０ｂが設けられている。具体的には、トランジスタ１３０ａは、ゲート配線Ｇに電気的に接続されたゲートと、ソース配線Ｓａに電気的に接続されたソースと、第１副画素電極１２４ａに電気的に接続されたドレインとを有している。同様に、トランジスタ１３０ｂは、ゲート配線Ｇに電気的に接続されたゲートと、ソース配線Ｓｂに電気的に接続されたソースと、第２副画素電極１２４ｂに電気的に接続されたドレインとを有している。また、本明細書の以下の説明において、このように表示領域に設けられたトランジスタを画素トランジスタと呼ぶことがあり、具体的には、トランジスタ１３０ａを第１画素トランジスタ、トランジスタ１３０ｂを第２画素トランジスタと呼ぶことがある。例えば、第１、第２トランジスタ１３０ａ、１３０ｂとして薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）が用いられる。
液晶表示装置１００の周辺領域Ｅにはゲートドライバ２１０が設けられている。ゲートドライバ２１０は画素Ｐの行数とほぼ同数のゲート出力端子を有しており、各ゲート出力端子は対応するゲート配線Ｇに電気的に接続されている。ゲートドライバ２１０はゲート配線Ｇを介してＴＦＴ１３０ａ、１３０ｂのゲートにゲート信号を供給し、これにより、ゲートドライバ２１０はＴＦＴ１３０ａ、１３０ｂを制御する。
また、液晶表示装置１００の周辺領域Ｅにはソースドライバ２２０が設けられている。ソースドライバ２２０は画素の列数とほぼ同数のソース出力端子を有しており、各ソース出力端子は、対応する接続配線２２５ｘに電気的に接続されている。接続配線２２５ｘから２つの分岐配線２２５ａ、２２５ｂが延びている。
液晶表示装置１００において分岐配線２２５ａとソース配線Ｓａとの間にはトランジスタ１８０ａが設けられており、同様に、分岐配線２２５ｂとソース配線Ｓｂとの間にはトランジスタ１８０ｂが設けられている。トランジスタ１８０ａは、ゲート、分岐配線２２５ａに電気的に接続されたソース、および、第１ソース配線Ｓａに電気的に接続されたドレインを有している。同様に、トランジスタ１８０ｂは、ゲート、分岐配線２２５ｂに電気的に接続されたソース、および、第２ソース配線Ｓｂに電気的に接続されたドレインを有している。例えば、トランジスタ１８０ａ、１８０ｂとしてＴＦＴが用いられる。ＴＦＴ１８０ａ、１８０ｂはＴＦＴ１３０ａ、１３０ｂと同様の工程で作製される。
ソースドライバ２２０から出力されるソース信号は接続配線２２５ｘを介して分岐配線２２５ａ、２２５ｂに伝達される。本実施形態の液晶表示装置１００では、ＴＦＴ１８０ａ、１８０ｂにより、第１、第２画素トランジスタ１３０ａ、１３０ｂがオフになるときのソース配線Ｓａ、Ｓｂの電圧が異なる。このため、副画素電極１２４ｂの電圧が副画素電極１２４ａの電圧とは異なり、副画素ＳＰｂは副画素ＳＰａとは異なる輝度を呈することになる。本明細書の以下の説明において、ＴＦＴ１８０ａを第１ソーストランジスタと呼ぶことがあり、ＴＦＴ１８０ｂを第２ソーストランジスタと呼ぶことがある。
なお、接続配線２２５ｘ、分岐配線２２５ａ、２２５ｂ、第１、第２ソーストランジスタ１８０ａ、１８０ｂはいずれも周辺領域Ｅに設けられている。また、接続配線２２５ｘ、分岐配線２２５ａ、２２５ｂ、および、第１、第２ソース配線Ｓａ、Ｓｂを総称してソースバスラインＳと呼ぶことがある。ソースドライバ２２０はソースバスラインＳにソース信号を供給する。
また、液晶表示装置１００において、副画素電極１２４ａ、１２４ｂと直接的または間接的に補助容量を形成するＣＳ配線ＣＳｘ、ＣＳｙが設けられている。ＣＳ配線ＣＳｘ、ＣＳｙは同一のＣＳ幹線ＣＳＴに接続されており、等価なＣＳ電圧が印加される。周辺領域Ｅには、ＣＳ電圧を発生するＣＳ電圧発生回路２３０が設けられている。ＣＳ電圧として対向電極１４４の電圧と等価な電圧を用いてもよく、ＣＳ電圧発生回路２３０において発生したＣＳ電圧は対向基板１４０の対向電極１４４に印加されてもよい。
図３に、液晶表示装置１００の模式的な平面図を示す。なお、上述したように、表示領域Ｄには複数の画素Ｐが設けられているが、図３では１つの画素Ｐを示している。また、図３は、図２に示したＣＳ電圧発生回路２３０を省略して示している。
液晶表示装置１００では、ＴＦＴ１８０ｂの特性はＴＦＴ１８０ａとは異なる。具体的には、ＴＦＴ１８０ｂのしきい値電圧はＴＦＴ１８０ａとは異なり、例えば、ＴＦＴ１８０ｂのしきい値電圧はＴＦＴ１８０ａよりも高い。また、液晶表示装置１００では、ＴＦＴ１８０ａのゲートはＴＦＴ１８０ａのソースに電気的に接続されており、ＴＦＴ１８０ｂのゲートはＴＦＴ１８０ｂのソースに電気的に接続されている。このように、ＴＦＴ１８０ａ、１８０ｂはダイオード接続されている。
以下、図３および図４を参照して、液晶表示装置１００の駆動方法を説明する。ここでは、画素Ｐへの書き込みを説明する。図４に、液晶表示装置１００におけるゲート配線Ｇの印加電圧、ＴＦＴ１８０ａ、１８０ｂのゲートに印加される電圧、ソースドライバ出力電圧、第１ソース配線Ｓａの電圧、第２ソース配線Ｓｂの電圧、および、ＣＳ電圧の波形図を示す。
まず、画素Ｐを選択するためのゲート配線Ｇの電圧をローからハイに変化させてＴＦＴ１３０ａ、１３０ｂをオンにする。その後、互いに電気的に接続されたＣＳ幹線ＣＳＴおよび対向電極１４４の電圧を変化させる。
次に、画素Ｐに関連するソースバスラインＳに、ソースドライバ２２０から所定の階調レベルに対応する電圧Ｖｓを印加する。電圧Ｖｓは接続配線２２５ｘ、分岐配線２２５ａ、２２５ｂを介して伝達される。このため、ＴＦＴ１８０ａのゲートにはＴＦＴ１８０ｂのゲートとほぼ同様の電圧が印加される。なお、液晶表示装置１００では、任意の階調レベルに対応してソースドライバ２２０から供給される電圧ＶｓはＴＦＴ１８０ａ、１８０ｂのしきい値電圧よりも大きい。このため、ＴＦＴ１８０ａ、１８０ｂはオンとなり、ソースドライバ２２０は接続配線２２５ｘおよび分岐配線２２５ａ、２２５ｂを介してソース配線Ｓａ、Ｓｂに電気的に接続される。
液晶表示装置１００では、上述したように、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧が異なる。このため、分岐配線２２５ａ、２２５ｂの電圧が等しくても、ソース配線Ｓａ、Ｓｂの電圧が互いに異なることになる。ＴＦＴ１８０ａによる降下電圧はＴＦＴ１８０ａのしきい値電圧Ｖｔａと略等しく、ソース配線Ｓａには電圧Ｖｓ−Ｖｔａが印加される。同様に、ＴＦＴ１８０ｂによる降下電圧はＴＦＴ１８０ｂのしきい値電圧Ｖｔｂと略等しく、ソース配線Ｓｂには電圧Ｖｓ−Ｖｔｂが印加される。
例えば、しきい値電圧Ｖｔｂがしきい値電圧Ｖｔａよりも大きい場合（Ｖｔｂ＝Ｖｔａ＋α、α＞０の場合）、ソース配線Ｓｂの印加電圧はソース配線Ｓａの印加電圧よりも低い。このため、副画素電極１２４ｂの電圧は副画素電極１２４ａよりも低くなる。なお、実際には、副画素ＳＰａ、ＳＰｂの液晶容量および補助容量への充電が完了するまでには所定の時間が必要であり、ソース配線Ｓａ、Ｓｂの電圧は、ソースドライバ２２０の電圧が変化した後から時刻の経過とともに一定の電圧Ｖｓ−Ｖｔａ、Ｖｓ−Ｖｔｂに近づくように変化するが、図４では図面が過度に複雑になることを避けるために、ソース配線Ｓａ、Ｓｂの電圧がソースドライバ２２０の電圧の変化とともに変化するように示している。このように、ソース配線Ｓａ、Ｓｂの電圧が異なることにより、副画素電極１２４ａ、１２４ｂの電圧は互いに異なることになる。
次に、ゲート配線Ｇの電圧がハイからローに変化する。その後、ソースドライバ２２０の電圧が変化する。このとき、寄生容量に起因する引き込み電圧により、副画素電極１２４ａ、１２４ｂの電圧が低下する。図４において引き込み電圧により電圧が降下した後の副画素電極１２４ａ、１２４ｂの電圧を点線で示しており、引き込み電圧による電圧低下後も、副画素電極１２４ｂの電圧は副画素電極１２４ａよりも低い。このように、副画素電極１２４ａ、１２４ｂの電圧が互いに異なることにより、副画素ＳＰａ、ＳＰｂの輝度を互いに異ならせることができる。
例えば、副画素電極１２４ａ、１２４ｂの電圧が対向電極１４４の電圧よりも低い場合、副画素電極１２４ａの電圧と対向電極１４４の電圧との差（すなわち、副画素ＳＰａにおける液晶層１６０への実効電圧）は副画素電極１２４ｂの電圧と対向電極１４４の電圧との差（すなわち、副画素ＳＰｂにおける液晶層１６０への実効電圧）よりも小さい。このため、副画素ＳＰａが暗副画素となり、副画素ＳＰｂが明副画素となる。
あるいは、副画素電極１２４ａ、１２４ｂの電圧が対向電極１４４の電圧よりも高い場合、副画素電極１２４ａの電圧と対向電極１４４の電圧との差（すなわち、副画素ＳＰａにおける液晶層１６０への実効電圧）は副画素電極１２４ｂの電圧と対向電極１４４の電圧との差（すなわち、副画素ＳＰｂにおける液晶層１６０への実効電圧）よりも大きい。このため、副画素ＳＰａが明副画素となり、副画素ＳＰｂが暗副画素となる。
以上のように、本実施形態の液晶表示装置１００では、ソースドライバ２２０から出力されるソース信号は接続配線２２５ｘを介して分岐配線２２５ａ、２２５ｂに伝達されるが、しきい値電圧Ｖｔａ、Ｖｔｂの異なるＴＦＴ１８０ａ、１８０ｂにより、ソース配線Ｓｂにはソース配線Ｓａとは異なる電圧が印加される。このため、副画素電極１２４ｂの電圧が副画素電極１２４ａの電圧とは異なり、副画素ＳＰｂは副画素ＳＰａとは異なる輝度を呈することになる。このようにして、液晶表示装置１００では、マルチ画素が実現される。なお、液晶表示装置１００では、各ＣＳ配線に等価なＣＳ電圧を印加すればよく、複数のＣＳ幹線を設けなくてもよいため、周辺領域Ｅを狭くすることができる。また、液晶表示装置１００では、ゲートドライバ２１０には１行の画素に対応して１つのゲート出力端子が設けられていればよく、また、ソースドライバ２２０には１列の画素に対応して１つのソース出力端子が設けられていればよいため、ゲートドライバ２１０およびソースドライバ２２０として比較的安価なドライバを用いることができる。
なお、ここでは、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧は互いに異なっていたが、ＴＦＴ１３０ａ、１３０ｂのしきい値電圧は略等しくてもよい。ＴＦＴ１３０ａ、１３０ｂのしきい値電圧はＴＦＴ１８０ａ、１８０ｂのしきい値電圧よりも高く、ＴＦＴ１３０ａ、１３０ｂをオンにするとき、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧よりも高いゲート電圧がゲート配線Ｇに印加される。
また、入力映像信号において全ての画素の階調レベルが互いに等しい場合、液晶表示装置１００において行方向および列方向に隣接する副画素の明暗は反転する。また、行方向および列方向に隣接する画素において、画素電極１２４の電圧と対向電極１４４の電圧との大小関係は反転する。
例えば、第ｍ行ｎ列の画素Ｐについて、対向電極１４４の電圧を基準にした副画素電極１２４ａ、１２４ｂの電圧が＋６Ｖ、＋４Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は６Ｖ、４Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ明副画素、暗副画素となる。これに対して、隣接する画素Ｐ（例えば、第ｍ＋１行ｎ列または第ｍ行ｎ＋１列の画素Ｐ）について、対向電極１４４の電圧を基準にした副画素電極１２４ａ、１２４ｂの電圧が−４Ｖ、−６Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は４Ｖ、６Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ暗副画素、明副画素となる。
また、液晶表示装置１００で規定される複数の垂直走査期間にわたって入力映像信号における画素の階調レベルが互いに等しい場合、液晶表示装置１００において、ある画素Ｐにおける副画素電極１２４ａ、１２４ｂの電圧および対向電極１４４の電圧との大小関係は垂直走査期間ごとに反転してもよい。例えば、副画素電極１２４ａ、１２４ｂの電圧が対向電極１４４の電圧よりも高いときを正極性と呼び、副画素電極１２４ａ、１２４ｂの電圧が対向電極１４４の電圧よりも低いときを負極性と呼ぶ場合、正極性で書き込みの行われた垂直走査期間の後の垂直走査期間において負極性で書き込みが行われる。
例えば、対向電極１４４の電圧を基準にして副画素電極１２４ａ、１２４ｂの電圧が＋６Ｖ、＋４Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は６Ｖ、４Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ明副画素、暗副画素となる。これに対して、例えば、別の垂直走査期間（典型的には次の垂直走査期間）において、対向電極１４４の電圧を基準にして副画素電極１２４ａ、１２４ｂの電圧が−４Ｖ、−６Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は４Ｖ、６Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ暗副画素、明副画素となる。液晶表示装置１００はこのようにして垂直走査期間（またはフレーム）ごとに極性および副画素の明暗を反転させることができる。
以下、比較例の液晶表示装置と比較した本実施形態の液晶表示装置１００の利点を説明する。
図５（ａ）に比較例の液晶表示装置６００の模式図を示す。液晶表示装置６００において、表示領域Ｄの左方向および右方向にそれぞれ周辺領域Ｅ１、Ｅ２が設けられており、表示領域Ｄの下方向に周辺領域Ｅ３が設けられている。周辺領域Ｅ１、Ｅ２のそれぞれには、表示領域Ｄの外側にＣＳ幹線領域Ｔが設けられており、ＣＳ幹線領域Ｔには１２本のＣＳ幹線が設けられている。ＣＳ幹線領域Ｔの外側にゲートドライバ引き出し配線の設けられたゲートドライバ引き出し配線領域ＧＥが設けられている。また、ゲートドライバ引き出し配線領域ＧＥの外側に位置するゲートドライバ領域ＧＤに集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）の接続されたフレキシブル基板が配置されている。また、周辺領域Ｅ３には、ソースドライバおよび引き出し配線領域ＳＥが設けられている。
図５（ｂ）に本実施形態の液晶表示装置１００の模式図を示す。液晶表示装置１００でも、表示領域Ｄの左方向および右方向にそれぞれ周辺領域Ｅ１、Ｅ２が設けられており、表示領域Ｄの下方向に周辺領域Ｅ３が設けられている。周辺領域Ｅ１、Ｅ２のそれぞれには、表示領域Ｄの外側にＣＳ幹線領域Ｔが設けられており、ＣＳ幹線領域Ｔには１本のＣＳ幹線が設けられている。ＣＳ幹線領域Ｔの外側にゲートドライバ引き出し配線の設けられたゲートドライバ引き出し配線領域ＧＥが設けられている。また、ゲートドライバ引き出し配線領域ＧＥの外側に位置するゲートドライバ領域ＧＤに集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）の接続されたフレキシブル基板が配置されている。また、液晶表示装置１００の周辺領域Ｅ３には、ソースドライバおよび引き出し配線領域ＳＥだけでなく、ソースドライバおよび引き出し配線領域ＳＥと表示領域Ｄとの間にＴＦＴ１８０ａ、１８０ｂの設けられたトランジスタ領域ＳＷが位置している。
ここで、サイズ５２インチの比較例の液晶表示装置６００、および、本実施形態の液晶表示装置１００の周辺領域Ｅ１の長さに着目する。液晶表示装置６００では、ＣＳ幹線領域Ｔの長さはゲートドライバ引き出し配線領域ＧＥおよびゲートドライバ領域ＧＤの長さの和に略等しい。これに対して、液晶表示装置１００では、ゲートドライバ引き出し配線領域ＧＥおよびゲートドライバ領域ＧＤの長さの和は液晶表示装置６００と同様であるが、ＣＳ幹線領域Ｔはきわめて短いため、液晶表示装置１００における周辺領域Ｅ１の長さは液晶表示装置６００における周辺領域Ｅ１の長さの約半分である。
なお、液晶表示装置１００では、ＴＦＴ１８０ａ、１８０ｂを設けているため、比較例の液晶表示装置６００と比べて、周辺領域Ｅ３は長くなる。しかしながら、液晶表示装置１００における周辺領域Ｅ１、Ｅ２、Ｅ３の面積の和は液晶表示装置６００における周辺領域Ｅ１、Ｅ２、Ｅ３の面積の和よりも小さくすることができ、液晶表示装置１００は狭額縁化を実現することができる。
また、液晶表示装置１００では、周辺領域Ｅ３が比較的長いため、液晶表示装置１００のソース信号は液晶表示装置６００と比べて遅延しやすい。このような信号遅延を防ぐために、ＴＦＴ１８０ａ、１８０ｂの半導体層は比較的高いキャリア移動度を有していることが好ましい。例えば、アクティブマトリクス基板１２０は半導体層として微結晶半導体層を有していることが好ましい。あるいは、半導体層として酸化物半導体層を有していることが好ましい。例えば、酸化物半導体層は、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＧＺＯ）である。
また、上述した説明では、ＴＦＴ１８０ｂのしきい値電圧はＴＦＴ１８０ａよりも高かったが、本発明はこれに限定されない。ＴＦＴ１８０ａのしきい値電圧がＴＦＴ１８０ｂよりも高くてもよい。
また、上述した説明では、ＴＦＴ１８０ａ、１８０ｂのそれぞれのゲートはそれぞれのソースに電気的に接続されていたが、本発明はこれに限定されない。ＴＦＴ１８０ａ、１８０ｂのそれぞれのゲートは、例えば、別途設けられた共通の配線に電気的に接続され、ＴＦＴ１８０ａ、１８０ｂは所定のタイミングでオンになってもよい。
また、上述した説明では、ソースドライバ２２０から出力されたソース信号は接続配線２２５ｘおよび分岐配線２２５ａ、２２５ｂを介してＴＦＴ１８０ａ、１８０ｂに伝達されており、ソースドライバ２２０の出力端子の数は画素の列の数と略等しかったが、本発明はこれに限定されない。接続配線２２５ｘを設けることなく、ソースドライバ２２０の出力端子は分岐配線２２５ａ、２２５ｂと直接的に接続し、ソースドライバ２２０の出力端子の数は画素の列の数よりも多くてもよい。この場合、ソースドライバ２２０の隣接する２つの出力端子から出力されるソース信号が等価であっても、ソース信号は分岐配線２２５ａ、２２５ｂを介してＴＦＴ１８０ａ、１８０ｂに伝達され、所定の輝度の副画素ＳＰａ、ＳＰｂが実現される。このため、ソースドライバ２２０として比較的安価なドライバを用いることができる。
（実施形態２）
上述した説明では、２つのソーストランジスタのゲートには略同様の電圧が印加されたが、本発明はこれに限定されない。
以下、図６を参照して、本発明による液晶表示装置の第２実施形態を説明する。本実施形態の液晶表示装置１００Ａは、トランジスタ１８０ａ、１８０ｂを制御するトランジスタ制御回路を備える点を除いて上述した実施形態１の液晶表示装置と同様の構成を有しており、冗長を避ける目的で重複する説明を省略する。また、上述したように、表示領域Ｄには複数の画素Ｐが設けられるが、図６では１つの画素Ｐを示している。
液晶表示装置１００Ａでも周辺領域ＥにＴＦＴ１８０ａ、１８０ｂが設けられている。なお、上述した液晶表示装置１００では、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧は互いに異なったが、本実施形態の液晶表示装置１００ＡにおいてＴＦＴ１８０ａ、１８０ｂの特性は互いに等しく、例えば、ＴＦＴ１８０ａのしきい値電圧はＴＦＴ１８０ｂのしきい値電圧と略等しい。ここでは、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧をＶｔｃと示す。
液晶表示装置１００Ａはトランジスタ１８０ａ、１８０ｂを制御するトランジスタ制御回路２４０を備える。なお、本明細書の以下の説明において、トランジスタ制御回路を単に制御回路とよぶことがある。制御回路２４０は、配線２４２ａを介してＴＦＴ１８０ａのゲートに電気的に接続されており、配線２４２ｂを介してＴＦＴ１８０ｂのゲートに電気的に接続されている。典型的には制御回路２４０はアクティブマトリクス基板１２０の周辺領域Ｅに設けられている。
制御回路２４０は、オン期間が異なるようにＴＦＴ１８０ａ、１８０ｂを制御する。このため、ゲート配線Ｇがオフになるときのソース配線Ｓａ、Ｓｂの電圧が異なることになり、輝度の異なる副画素ＳＰａ、ＳＰｂが実現される。例えば、ＴＦＴ１８０ａのオン期間がＴＦＴ１８０ｂのオン期間よりも長い場合、ＴＦＴ１３０ａ、１３０ｂがオフになるときの副画素電極１２４ａの電圧の絶対値は副画素電極１２４ｂの電圧の絶対値よりも大きい。
なお、制御回路２４０はゲートドライバ２１０と同期して電圧を印加してもよい。また、制御回路２４０はゲートドライバ２１０と等しい電圧を印加してもよい。このため、制御回路２４０はゲートドライバ２１０と同様の工程で作製すればよく、制御回路２４０のみを作製するための新たな工程を別途追加しなくてもよい。また、ゲートドライバ２１０が制御回路２４０として機能してもよく、ゲートドライバ２１０の全てのゲート出力端子が配線２４２ａ、２４２ｂに電気的に接続されてもよい。
以下、図６および図７を参照して、液晶表示装置１００Ａの駆動方法を説明する。ここでは、画素Ｐへの書き込みが行われる。液晶表示装置１００ＡにおいてＴＦＴ１８０ａのオン期間はＴＦＴ１８０ｂのオン期間とは異なる。ここでは、ＴＦＴ１８０ｂのオン期間はＴＦＴ１８０ａのオン期間よりも短い。以下の説明において、ＴＦＴ１８０ａのオン期間をＴｉｍｅＧａと示し、ＴＦＴ１８０ｂのオン期間をＴｉｍｅＧｂと示し、ＴｉｍｅＧａ＝ＴｉｍｅＧｂ＋Ｔｉｍｅβ（Ｔｉｍｅβ＞０）である。
まず、画素Ｐを選択するためのゲート配線Ｇの電圧をローからハイに変化させてＴＦＴ１３０ａ、１３０ｂをオンにする。また、ゲート配線Ｇの電圧の変化とともに、配線２４２ａ、２４２ｂの電圧をローからハイに変化させてＴＦＴ１８０ａ、１８０ｂをオンにする。
次に、ソースドライバ２２０から出力される電圧を画素Ｐの階調に対応する電圧Ｖｓに変化させる。これにより、ソース配線Ｓａ、Ｓｂの電圧の変化が開始する。なお、図７では、副画素ＳＰａ、ＳＰｂの液晶容量および補助容量への充電が完了するように、ソース配線Ｓａ、Ｓｂの電圧は、ソースドライバ２２０の電圧が変化した後から時刻の経過とともに変化する。液晶表示装置１００Ａでは、ＴＦＴ１８０ａ、１８０ｂをオンにする配線２４２ａ、２４２ｂの電圧、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧がそれぞれ略等しいため、分岐配線２２５ａ、２２５ｂの電圧が等しく、ＴＦＴ１８０ａ、１８０ｂを介して伝達されるソース配線Ｓａ、Ｓｂの電圧の変化は互いに略等しい。
その後、オン期間ＴｉｍｅＧｂが経過すると、制御回路２４０は配線２４２ｂの電圧を先にローに変化させてＴＦＴ１８０ｂをオフにする。このオン期間ＴｉｍｅＧｂは、時刻の経過とともにソース配線Ｓａ、Ｓｂの電圧が変化している途中である。
それから時間Ｔｉｍｅβが経過した後、制御回路２４０は配線２４２ａの電圧をローに変化させてＴＦＴ１８０ａをオフにする。ここでは、ソース配線Ｓａの電圧は一定値に達している。ＴＦＴ１８０ａによる降下電圧はＴＦＴ１８０ａのしきい値電圧Ｖｔｃと略等しく、ソース配線Ｓａには電圧Ｖｓ−Ｖｔｃが印加される。なお、ＴＦＴ１８０ｂがオフになってからＴＦＴ１８０ａがオフになるまでの間のソース配線Ｓａの電圧の変化量をαとすると、ソース配線Ｓｂには電圧Ｖｓ−（Ｖｔｃ＋α）が印加されている。なお、図７では、対向電極１４４の電圧を基準としてソースドライバ出力電圧、第１ソース配線Ｓａの電圧、および、第２ソース配線Ｓｂの電圧を示しており、副画素ＳＰａ、ＳＰｂはそれぞれ明副画素、暗副画素となる。
なお、ここでは、制御回路２４０により、第ｍ行ｎ列の画素Ｐだけでなく第ｍ行ｎ＋１列の画素Ｐの副画素ＳＰａ、ＳＰｂの明暗も異なる。例えば、第ｍ行ｎ列の画素Ｐについて、対向電極１４４の電圧を基準にした副画素電極１２４ａ、１２４ｂの電圧が＋６Ｖ、＋４Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は６Ｖ、４Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ明副画素、暗副画素となる。これに対して、第ｍ行ｎ＋１列の画素Ｐについて、対向電極１４４の電圧を基準にした副画素電極１２４ａ、１２４ｂの電圧が−４Ｖ、−６Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は４Ｖ、６Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ暗副画素、明副画素となる。
また、液晶表示装置１００Ａで規定される複数の垂直走査期間にわたって入力映像信号における画素の階調レベルが互いに等しい場合、液晶表示装置１００Ａにおいて、ある画素Ｐにおける副画素電極１２４ａ、１２４ｂの電圧および対向電極１４４の電圧との大小関係は垂直走査期間ごとに反転してもよい。例えば、正極性で書き込みの行われた垂直走査期間の後の垂直走査期間において負極性で書き込みが行われる。
例えば、対向電極１４４の電圧を基準にして副画素電極１２４ａ、１２４ｂの電圧が＋６Ｖ、＋４Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は６Ｖ、４Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ明副画素、暗副画素となる。これに対して、例えば、別の垂直走査期間（典型的には次の垂直走査期間）において、対向電極１４４の電圧を基準にして副画素電極１２４ａ、１２４ｂの電圧が−４Ｖ、−６Ｖであると、副画素ＳＰａ、ＳＰｂの実効電圧は４Ｖ、６Ｖであり、副画素ＳＰａ、ＳＰｂはそれぞれ暗副画素、明副画素となる。
なお、上述した説明では、液晶表示装置１００ＡにおけるＴＦＴ１８０ａ、１８０ｂの特性は互いに等しかったが、本発明はこれに限定されない。ＴＦＴ１８０ａ、１８０ｂの特性は異なってもよい。例えば、ＴＦＴ１８０ｂのしきい値電圧はＴＦＴ１８０ａのしきい値電圧よりも低くてもよい。この場合、オン期間の差が比較的小さくても、副画素ＳＰａ、ＳＰｂの輝度差を所望の値にすることができる。
なお、上述した説明では、ＴＦＴ１８０ｂのオン期間はＴＦＴ１８０ａのオン期間と重なっていたが、本発明はこれに限定されない。ＴＦＴ１８０ｂのオン期間はＴＦＴ１８０ａのオン期間と重ならなくてもよい。ただし、ＴＦＴ１８０ｂのオン期間がＴＦＴ１８０ａのオン期間と重なることにより、副画素電極１２４ａ、１２４ｂへの充電を効率的に行うことができる。
（実施形態３）
上述した説明では、ソーストランジスタのオン期間の差を利用してソース配線の電圧を異ならせたが、本発明はこれに限定されない。
以下、図８を参照して、本発明による液晶表示装置の第３実施形態を説明する。本実施形態の液晶表示装置１００Ｂは、ソースドライバ２２０から印加される電圧が異なる時刻にＴＦＴ１８０ａ、１８０ｂをオンにする点を除いて上述した実施形態２の液晶表示装置と同様の構成を有しており、冗長を避ける目的で重複する説明を省略する。
液晶表示装置１００Ｂでも周辺領域ＥにＴＦＴ１８０ａ、１８０ｂが設けられている。なお、上述した液晶表示装置１００では、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧は互いに異なったが、本実施形態の液晶表示装置１００ＢにおいてＴＦＴ１８０ａ、１８０ｂのしきい値電圧は互いに略等しくてもよい。また、上述した液晶表示装置１００Ａと同様に、本実施形態の液晶表示装置１００Ｂはトランジスタ１８０ａ、１８０ｂを制御するトランジスタ制御回路２４０を備えている。
液晶表示装置１００Ｂでは、ゲートドライバ２１０がＴＦＴ１３０ａ、１３０ｂをオンにして、ソースドライバ２２０の出力電圧が所定の階調レベルに対応する電圧に変化した後、制御回路２４０は、まず、配線２４２ａの電圧をハイに変化させてＴＦＴ１８０ａをオンにする。ソース配線Ｓａを介して副画素電極１２４ａに所定の電圧が充電されると、制御回路２４０は、配線２４２ａの電圧をローにしてＴＦＴ１８０ａをオフにする。
次に、ゲート配線Ｇの電圧がハイのままの状態で、ソースドライバ２２０の電圧が所定の階調レベルに対応する電圧に変化し、その後、制御回路２４０は、配線２４２ｂの電圧をハイに変化させてＴＦＴ１８０ｂをオンにする。ソース配線Ｓｂを介して副画素電極１２４ｂに所定の電圧が充電されると、制御回路２４０は、配線２４２ｂの電圧をローにしてＴＦＴ１８０ｂをオフにする。
以下、図８および図９を参照して、液晶表示装置１００Ｂの駆動方法を説明する。ここでは、画素Ｐへの書き込みが行われる。
まず、画素Ｐを選択するためのゲート配線Ｇの電圧をローからハイに変化させてＴＦＴ１３０ａ、１３０ｂをオンにする。また、ゲート配線Ｇの電圧の変化とともに、配線２４２ａの電圧をローからハイに変化させてＴＦＴ１８０ａをオンにする。
次に、ソースドライバ２２０から出力される電圧を画素Ｐの階調レベルに対応する電圧Ｖｓａに変化させる。電圧Ｖｓａは画素Ｐの明副画素の階調レベルに対応している。これにより、ソース配線Ｓａの電圧が変化する。ＴＦＴ１８０ａによる降下電圧はしきい値電圧Ｖｔａと略等しく、ソース配線Ｓａには電圧Ｖｓａ−Ｖｔａが印加される。なお、実際には、副画素ＳＰａの液晶容量および補助容量への充電が完了するまでには所定の時間が必要であり、ソース配線Ｓａの電圧はソースドライバ２２０の電圧が変化した後、時刻の経過とともに変化して一定値に近づくことになるが、図９では図面が過度に複雑になることを避けるために、ソースドライバ２２０の電圧の変化とともにソース配線Ｓａの電圧が変化するように示している。
その後、制御回路２４０がＴＦＴ１８０ａに対応する配線２４２ａの電圧をローに変化させてＴＦＴ１８０ａをオフにする。なお、ゲート配線Ｇの電圧はハイのままである。
次に、ソースドライバ２２０から出力される電圧を副画素ＳＰｂの階調に対応する電圧に変化させる。電圧Ｖｓｂは画素Ｐの明副画素の階調レベルに対応している。その後、ＴＦＴ１８０ｂを選択する配線２４２ｂの電圧をローからハイに変化させてＴＦＴ１８０ｂをオンにする。これにより、ソース配線Ｓｂの電圧が変化する。ＴＦＴ１８０ｂによる降下電圧はしきい値電圧Ｖｔｂと略等しく、ソース配線Ｓｂには電圧Ｖｓｂ−Ｖｔｂが印加される。なお、ＴＦＴ１８０ａ、１８０ｂのしきい値電圧が互いに等しくＶｔｃである場合、ソース配線Ｓａには電圧Ｖｓ−Ｖｔｃが印加される。なお、ソースドライバ２２０の電圧Ｖｓａと電圧Ｖｓｂとの変化量をαとすると、ソース配線Ｓｂには電圧Ｖｓ−（Ｖｔｃ＋α）が印加される。
このように、制御回路２４０は、ソースドライバ２２０からの出力電圧が異なる時刻にＴＦＴ１８０ａ、１８０ｂをオンにすることにより、副画素ＳＰａの輝度を副画素ＳＰｂとは異ならせることができる。
なお、液晶表示装置１００Ｂにおいて制御回路２４０はゲートドライバ２１０と同期して電圧を印加してもよい。また、制御回路２４０はゲートドライバ２１０と等しい電圧を印加してもよい。このため、制御回路２４０はゲートドライバ２１０と同様の工程で作製すればよく、制御回路２４０のみを作製するための新たな工程を別途追加しなくてもよい。
なお、上述した説明では、液晶表示装置１００ＢにおけるＴＦＴ１８０ａ、１８０ｂの特性は互いに等しかったが、本発明はこれに限定されない。ＴＦＴ１８０ａ、１８０ｂの特性は異なってもよい。例えば、ＴＦＴ１８０ｂのしきい値電圧はＴＦＴ１８０ａのしきい値電圧よりも低くてもよい。
また、上述した説明では、１つの画素は２つの副画素を有していたが、本発明はこれに限定されない。１つの画素は３つ以上の副画素を有してもよい。例えば、画素電極１２４は３つ以上の副画素電極を有しており、１列の画素に対して３本以上のソース配線および３つ以上のソーストランジスタを設けてもよい。
本発明によればドライバのコストの増大を抑制するとともに狭額縁化に適した液晶表示装置を提供することができる。
１００ 液晶表示装置
１２０ アクティブマトリクス基板
１２４ 画素電極
１２４ａ 第１副画素電極
１２４ｂ 第２副画素電極
１２６ 配向膜
１３０ａ 第１画素トランジスタ
１３０ｂ 第２画素トランジスタ
１４０ 対向基板
１４４ 対向電極
１４６ 配向膜
１６０ 液晶層
１８０ａ 第１ソーストランジスタ
１８０ｂ 第２ソーストランジスタ
２１０ ゲートドライバ
２２０ ソースドライバ
２４０ トランジスタ制御回路

Claims (10)

  1. 第１副画素電極および第２副画素電極を有する画素電極と、
    対向電極と、
    前記画素電極と前記対向電極との間に設けられた液晶層と、
    ゲート配線と、
    第１ソース配線と、
    第２ソース配線と、
    前記ゲート配線に電気的に接続されたゲート、前記第１ソース配線に電気的に接続されたソース、および、前記第１副画素電極に電気的に接続されたドレインを有する第１画素トランジスタと、
    前記ゲート配線に電気的に接続されたゲート、前記第２ソース配線に電気的に接続されたソース、および、前記第２副画素電極に電気的に接続されたドレインを有する第２画素トランジスタと、
    前記ゲート配線にゲート信号を供給するゲートドライバと、
    第１分岐配線と、
    第２分岐配線と、
    前記第１分岐配線および前記第２分岐配線にソース信号を供給するソースドライバと、
    ゲート、前記第１分岐配線に電気的に接続されたソース、および、前記第１ソース配線に電気的に接続されたドレインを有する第１ソーストランジスタと、
    ゲート、前記第２分岐配線に電気的に接続されたソース、および、前記第２ソース配線に電気的に接続されたドレインを有する第２ソーストランジスタと
    を備え、
    前記第２ソーストランジスタのしきい値電圧は前記第１ソーストランジスタのしきい値電圧とは異なる、液晶表示装置。
  2. 前記第１分岐配線および前記第２分岐配線と、前記ソースドライバとを電気的に接続する接続配線をさらに備える、請求項１に記載の液晶表示装置。
  3. 前記第１ソーストランジスタの前記ゲートは、前記第１ソーストランジスタの前記ソースに電気的に接続されており、
    前記第２ソーストランジスタの前記ゲートは、前記第２ソーストランジスタの前記ソースに電気的に接続されている、請求項１または２に記載の液晶表示装置。
  4. 前記第１ソーストランジスタおよび前記第２ソーストランジスタを制御するトランジスタ制御回路をさらに備える、請求項１または２に記載の液晶表示装置。
  5. 前記トランジスタ制御回路は、オン期間が互いに異なるように前記第１ソーストランジスタおよび前記第２ソーストランジスタを制御する、請求項４に記載の液晶表示装置。
  6. 前記ソースドライバは、前記ゲートドライバが前記第１、第２画素トランジスタをオンにしている間に、前記第１分岐配線および前記第２分岐配線に印加する電圧を第１電圧から第２電圧に変化させ、
    前記ソースドライバが前記第１電圧を印加している間、前記トランジスタ制御回路は前記第１ソーストランジスタをオンにし、前記ソースドライバが前記第２電圧を印加している間、前記トランジスタ制御回路は前記第２ソーストランジスタをオンにする、請求項４に記載の液晶表示装置。
  7. 第１副画素電極および第２副画素電極を有する画素電極と、
    対向電極と、
    前記画素電極と前記対向電極との間に設けられた液晶層と、
    ゲート配線と、
    第１ソース配線と、
    第２ソース配線と、
    前記ゲート配線に電気的に接続されたゲート、前記第１ソース配線に電気的に接続されたソース、および、前記第１副画素電極に電気的に接続されたドレインを有する第１画素トランジスタと、
    前記ゲート配線に電気的に接続されたゲート、前記第２ソース配線に電気的に接続されたソース、および、前記第２副画素電極に電気的に接続されたドレインを有する第２画素トランジスタと、
    前記ゲート配線にゲート信号を供給するゲートドライバと、
    第１分岐配線と、
    第２分岐配線と、
    前記第１分岐配線および前記第２分岐配線にソース信号を供給するソースドライバと、
    ゲート、前記第１分岐配線に電気的に接続されたソース、および、前記第１ソース配線に電気的に接続されたドレインを有する第１ソーストランジスタと、
    ゲート、前記第２分岐配線に電気的に接続されたソース、および、前記第２ソース配線に電気的に接続されたドレインを有する第２ソーストランジスタと
    を備え、
    前記第１ソーストランジスタの前記ゲートは、前記第１ソーストランジスタの前記ソースに電気的に接続されており、
    前記第２ソーストランジスタの前記ゲートは、前記第２ソーストランジスタの前記ソースに電気的に接続されている、液晶表示装置。
  8. 前記第１分岐配線および前記第２分岐配線と、前記ソースドライバとを電気的に接続する接続配線をさらに備える、請求項７に記載の液晶表示装置。
  9. 第１副画素電極および第２副画素電極を有する画素電極と、
    対向電極と、
    前記画素電極と前記対向電極との間に設けられた液晶層と、
    ゲート配線と、
    第１ソース配線と、
    第２ソース配線と、
    前記ゲート配線に電気的に接続されたゲート、前記第１ソース配線に電気的に接続されたソース、および、前記第１副画素電極に電気的に接続されたドレインを有する第１画素トランジスタと、
    前記ゲート配線に電気的に接続されたゲート、前記第２ソース配線に電気的に接続されたソース、および、前記第２副画素電極に電気的に接続されたドレインを有する第２画素トランジスタと、
    前記ゲート配線にゲート信号を供給するゲートドライバと、
    第１分岐配線と、
    第２分岐配線と、
    前記第１分岐配線および前記第２分岐配線にソース信号を供給するソースドライバと、
    ゲート、前記第１分岐配線に電気的に接続されたソース、および、前記第１ソース配線に電気的に接続されたドレインを有する第１ソーストランジスタと、
    ゲート、前記第２分岐配線に電気的に接続されたソース、および、前記第２ソース配線に電気的に接続されたドレインを有する第２ソーストランジスタと、
    前記第１ソーストランジスタおよび前記第２ソーストランジスタを制御するトランジスタ制御回路と
    を備え、
    前記ソースドライバは、前記ゲートドライバが前記第１、第２画素トランジスタをオンにしている間に、前記第１分岐配線および前記第２分岐配線に印加する電圧を第１電圧から第２電圧に変化させ、
    前記ソースドライバが前記第１電圧を印加している間、前記トランジスタ制御回路は前記第１ソーストランジスタをオンにし、前記ソースドライバが前記第２電圧を印加している間、前記トランジスタ制御回路は前記第２ソーストランジスタをオンにする、液晶表示装置。
  10. 前記第１分岐配線および前記第２分岐配線と、前記ソースドライバとを電気的に接続する接続配線をさらに備える、請求項９に記載の液晶表示装置。
JP2011530868A 2009-09-10 2010-09-09 液晶表示装置 Active JP5342004B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011530868A JP5342004B2 (ja) 2009-09-10 2010-09-09 液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009209697 2009-09-10
JP2009209697 2009-09-10
JP2011530868A JP5342004B2 (ja) 2009-09-10 2010-09-09 液晶表示装置
PCT/JP2010/065510 WO2011030819A1 (ja) 2009-09-10 2010-09-09 液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2011030819A1 JPWO2011030819A1 (ja) 2013-02-07
JP5342004B2 true JP5342004B2 (ja) 2013-11-13

Family

ID=43732488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011530868A Active JP5342004B2 (ja) 2009-09-10 2010-09-09 液晶表示装置

Country Status (7)

Country Link
US (1) US8907880B2 (ja)
EP (1) EP2477065A4 (ja)
JP (1) JP5342004B2 (ja)
CN (1) CN102483551B (ja)
BR (1) BR112012005353A2 (ja)
RU (1) RU2498372C1 (ja)
WO (1) WO2011030819A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102023448A (zh) * 2010-12-08 2011-04-20 深圳市华星光电技术有限公司 液晶显示面板
JP2012165267A (ja) * 2011-02-08 2012-08-30 Fujitsu Telecom Networks Ltd 光パケット交換システムおよび光パケット交換装置
WO2013024755A1 (ja) * 2011-08-12 2013-02-21 シャープ株式会社 表示装置およびその駆動方法
TWI505000B (zh) * 2013-02-19 2015-10-21 Innolux Corp 液晶面板
KR20140126202A (ko) * 2013-04-22 2014-10-30 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US20140333598A1 (en) * 2013-05-10 2014-11-13 Pixtronix, Inc. Display Apparatus Incorporating Varying Threshold Voltage Transistors
US10042230B2 (en) * 2015-05-07 2018-08-07 Seiko Epson Corporation Display device substrate, display device, electronic apparatus, control method for display device, and manufacturing method for display device substrate
CN106847173B (zh) * 2017-01-19 2019-03-26 武汉精测电子集团股份有限公司 一种OLED模组Gamma曲线调节方法及装置
CN107622749B (zh) * 2017-09-08 2019-10-01 上海天马有机发光显示技术有限公司 一种显示面板、电致发光显示面板及显示装置
CN107577074A (zh) * 2017-10-30 2018-01-12 武汉华星光电技术有限公司 薄膜晶体管液晶显示面板
CN110707095A (zh) * 2019-09-04 2020-01-17 深圳市华星光电半导体显示技术有限公司 显示面板
CN113870806B (zh) * 2020-06-30 2023-10-10 晶门科技（中国）有限公司 用于双闸极显示器的补偿系统和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241797A (ja) * 1999-02-22 2000-09-08 Nec Corp アクティブマトリクス型液晶表示装置及びその駆動方法
JP2006309239A (ja) * 2005-04-26 2006-11-09 Samsung Electronics Co Ltd 液晶表示装置
JP2009053589A (ja) * 2007-08-29 2009-03-12 Sony Corp 液晶表示装置および液晶表示装置の駆動方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5426447A (en) * 1992-11-04 1995-06-20 Yuen Foong Yu H.K. Co., Ltd. Data driving circuit for LCD display
JP4248835B2 (ja) * 2002-04-15 2009-04-02 シャープ株式会社 液晶表示装置用基板及びそれを備えた液晶表示装置
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP5000124B2 (ja) 2004-11-12 2012-08-15 三星電子株式会社 表示装置及びその駆動方法
KR101133761B1 (ko) 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
KR20080009888A (ko) * 2006-07-25 2008-01-30 삼성전자주식회사 액정 표시 장치
TWI349913B (en) * 2007-02-16 2011-10-01 Au Optronics Corp Liquid crystal display
US20080225212A1 (en) * 2007-03-13 2008-09-18 Ong Hiap L Pixel designs for multi-domain vertical alignment liquid crystal display
TWI375198B (en) * 2007-05-17 2012-10-21 Tpo Displays Corp A system for displaying images
CN101369083B (zh) * 2008-10-15 2010-12-22 友达光电股份有限公司 具有双数据信号产生机构的液晶显示装置
TWI381232B (zh) * 2009-02-06 2013-01-01 Au Optronics Corp 平面顯示面板及其線路修補方法
TWI387825B (zh) * 2009-04-17 2013-03-01 Chunghwa Picture Tubes Ltd 具修補結構之顯示面板及修補顯示面板之方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241797A (ja) * 1999-02-22 2000-09-08 Nec Corp アクティブマトリクス型液晶表示装置及びその駆動方法
JP2006309239A (ja) * 2005-04-26 2006-11-09 Samsung Electronics Co Ltd 液晶表示装置
JP2009053589A (ja) * 2007-08-29 2009-03-12 Sony Corp 液晶表示装置および液晶表示装置の駆動方法

Also Published As

Publication number Publication date
EP2477065A4 (en) 2013-05-29
RU2498372C1 (ru) 2013-11-10
US20120223921A1 (en) 2012-09-06
CN102483551B (zh) 2016-01-20
JPWO2011030819A1 (ja) 2013-02-07
US8907880B2 (en) 2014-12-09
WO2011030819A1 (ja) 2011-03-17
CN102483551A (zh) 2012-05-30
RU2012113873A (ru) 2013-10-20
EP2477065A1 (en) 2012-07-18
BR112012005353A2 (pt) 2016-03-29

Similar Documents

Publication Publication Date Title
JP5342004B2 (ja) 液晶表示装置
US8456583B2 (en) Liquid crystal display device
US9348188B2 (en) Liquid crystal display
US7034789B2 (en) Liquid crystal display device
US8803777B2 (en) Display apparatus and method of driving the same
US8810491B2 (en) Liquid crystal display with color washout improvement and method of driving same
US8836903B2 (en) Liquid crystal display
JP5290419B2 (ja) アクティブマトリクス基板、液晶パネル、液晶表示装置、液晶表示ユニット、テレビジョン受像機
US9514698B2 (en) Liquid crystal display having high and low luminances alternatively represented
US20100045884A1 (en) Liquid Crystal Display
US10379406B2 (en) Display panel
WO2011115194A1 (ja) 液晶表示装置
KR100890026B1 (ko) 액정 표시 장치의 구동 장치 및 그 방법
US7728804B2 (en) Liquid crystal display device and driving method thereof
WO2011024966A1 (ja) 液晶表示装置
JP5355775B2 (ja) 液晶表示装置
WO2012093630A1 (ja) 液晶表示装置
US8542327B2 (en) Liquid crystal display device
US10796650B2 (en) Liquid crystal display device and driving method therefor
US20240029681A1 (en) Display panel and display device
KR20160125275A (ko) 액정표시장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130808

R150 Certificate of patent or registration of utility model

Ref document number: 5342004

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150