JP5355775B2 - 液晶表示装置 - Google Patents

Description

本発明は、液晶表示装置に関し、より詳細には、各画素が複数の副画素を有する液晶表示装置に関する。

液晶表示装置は、大型テレビジョンだけでなく携帯電話の表示部等の小型の表示装置としても利用されている。従来しばしば用いられたＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの液晶表示装置の視野角は比較的狭かったが、近年、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードおよびＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードといった広視野角の液晶表示装置が作製されている。そのような広視野角のモードの中でも、ＶＡモードは高コントラスト比を実現できるため、多くの液晶表示装置に採用されている。

ＶＡモードの一種として、１つの画素領域に複数の液晶ドメインを形成するＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが知られている。ＭＶＡモードの液晶表示装置には、垂直配向型液晶層を挟んで対向する一対の基板のうちの少なくとも一方の液晶層側に配向規制構造が設けられている。配向規制構造は、例えば、電極に設けられた線状のスリット（開口部）またはリブ（突起構造）である。配向規制構造により、液晶層の一方または両側から配向規制力が付与され、配向方向の異なる複数の液晶ドメイン（典型的には４つの液晶ドメイン）が形成され、視野角特性の改善が図られている。

ＶＡモードの欠点として、正面方向からの表示品位と斜め方向からの表示品位との差が顕著であることが知られている。特に中間調表示において、正面方向からみたときに適切な表示特性となるように調整を行うと、斜め方向から見たときの色味やガンマ特性といった表示特性は正面方向の表示特性とは大きく異なってしまう。液晶分子の光学軸方向は分子長軸方向であり、中間調表示時には液晶分子の光学軸方向は基板の主面に対してある程度傾いた状態となり、この状態で視野角（見る方向）を変化させて、液晶分子の光学軸方向と平行な斜め方向から見た場合、表示特性は正面方向の表示特性とは大きく異なってしまう。具体的には、斜め方向からみた表示画像は正面方向からみた表示画像と比べて全体的に白っぽくみえる。このような現象は「白浮き」とも呼ばれている。例えば、人間の顔を表示する場合、正面方向からは人間の顔の表情等が違和感なく視認されていても、斜め方向から見ると全体的に白っぽく見え、肌色の微妙な階調表現が白く潰れてしまって見えることがある。

このような白浮きを改善するために、１つの画素を複数（典型的には、２つ）の副画素に分割して各副画素の液晶層に印加される実効電圧を異ならせることが知られている。このような液晶表示装置では、副画素の階調特性は、斜め方向の表示品位が正面方向の表示品位と比べて低下しないように調整される（例えば、特許文献１〜３参照）。

図８に、特許文献１に開示されている液晶表示装置７００を示す。液晶表示装置７００では、２つの副画素電極７２４ａ、７２４ｂは異なるＴＦＴ７３０ａ、７３０ｂを介して異なるソースバスラインＬｓに接続されており、２つの副画素電極７２４ａ、７２４ｂの電位が異なるように駆動される。このように副画素電極７２４ａ、７２４ｂの電位が異なることにより、副画素Ｓｐａ、Ｓｐｂの液晶層の印加電圧が異なるため、副画素Ｓｐａ、Ｓｐｂの輝度は互いに異なり、これにより、白浮きの改善が行われる。

図９に、特許文献２に開示されている液晶表示装置８００を示す。液晶表示装置８００では、２つの副画素電極８２４ａ、８２４ｂは異なるＴＦＴ８３０ａ、８３０ｂを介して同一のソースバスラインＬｓに接続されている。２つの副画素電極８２４ａ、８２４ｂは補助容量ＣＣａ、ＣＣｂを介して補助容量バスラインＬｃｓａ、Ｌｃｓｂと接続されており、副画素電極８２４ａ、８２４ｂの電位は異なる補助容量バスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧の変化に応じて異なるように駆動される。このように副画素電極８２４ａ、８２４ｂの電位が異なることにより、副画素Ｓｐａ、Ｓｐｂの輝度は互いに異なり、これにより、白浮きの改善が行われる。

図１０に、特許文献３に開示されている液晶表示装置９００を示す。液晶表示装置９００では、１つの画素電極９２４に対して電位の異なり得る２つの対向電極９４４ａ、９４４ｂが設けられている。このように対向電極９４４ａ、９４４ｂの電位が異なることにより、副画素Ｓｐａ、Ｓｐｂの液晶層の印加電圧が異なるため、副画素Ｓｐａ、Ｓｐｂの輝度が互いに異なり、これにより、白浮きの改善が行われる。

特開２００６−２０９１３５号公報 特開２００４−６２１４６号公報 特開平５−５３１３６号公報

特許文献１に開示された液晶表示装置７００では、画素の列数の２倍のソースバスラインが設けられており、副画素電極ごとに異なるソース信号電圧が印加される。したがって、ソースドライバの処理量が増大し、これに伴って消費電力が増大する。また、この構成を消費電力の低減が特に要求される小型表示装置に適用することは困難である。

また、特許文献３に開示された液晶表示装置９００では、電位の異なる対向電極間でリークが発生すると、対向電極全体がリークすることになり、適切な表示を行うことができなくなる。

これに対して、特許文献２に開示された液晶表示装置８００では、ソースドライバの処理量の増大に基づく消費電力の増加が生じることなく、また、対向電極のリークの発生も抑制される。しかしながら、液晶表示装置８００では、アライメントずれによってゲートバスラインが２つの副画素電極のいずれかの方向にシフトすると、副画素の寄生容量が変動してしまい、その結果、表示品位が低下することになる。

本発明は、上記課題を鑑みてなされたものであり、その目的は、ゲートバスラインと副画素電極とのアライメントずれに起因する寄生容量の変動を抑制した液晶表示装置を提供することにある。

本発明による液晶表示装置は、アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える液晶表示装置であって、前記アクティブマトリクス基板は、それぞれが複数の画素のそれぞれを規定する複数の画素電極であって、第１副画素電極および第２副画素電極を有する画素電極を含む複数の画素電極と、それぞれがゲート、ソース、および、ドレインを有する複数の薄膜トランジスタであって、第１薄膜トランジスタおよび第２薄膜トランジスタを含む複数の薄膜トランジスタと、前記第１薄膜トランジスタの前記ドレインおよび前記第１副画素電極に電気的に接続された第１補助容量電極、および、前記第２薄膜トランジスタの前記ドレインおよび前記第２副画素電極に電気的に接続された第２補助容量電極を含む複数の補助容量電極と、前記第１補助容量電極と補助容量を形成する第１補助容量対向電極と電気的に接続された第１補助容量バスライン、および、前記第２補助容量電極と補助容量を形成する第２補助容量対向電極と電気的に接続された第２補助容量バスラインを含む複数の補助容量バスラインと、前記第１薄膜トランジスタの前記ソースおよび前記第２薄膜トランジスタの前記ソースに電気的に接続されたソースバスラインと、前記第１薄膜トランジスタの前記ゲートと電気的に接続された第１ゲート配線と、前記第２薄膜トランジスタの前記ゲートと電気的に接続された第２ゲート配線と、前記第１ゲート配線と前記第２ゲート配線とを電気的に接続する接続配線とを含む、ゲートバスラインとを有しており、前記第１副画素電極は前記第１ゲート配線を跨いでおり、前記第２副画素電極は前記第２ゲート配線を跨いでいる。

ある実施形態において、前記液晶表示装置は、前記複数の画素の設けられた表示領域と、前記接続配線の設けられた周辺領域とを有する。

ある実施形態において、前記複数の画素電極は行方向および列方向にマトリクス状に配列されており、前記第１ゲート配線および前記第２ゲート配線は前記行方向に沿って延びる。

ある実施形態において、前記第１ゲート配線と前記第１副画素電極との重なり面積は、前記第２ゲート配線と前記第２副画素電極との重なり面積と略等しい。

ある実施形態において、前記第１副画素電極の中心と前記第２副画素電極の中心との距離、前記第１ゲート配線の中心線と前記第２ゲート配線の中心線との距離、および、前記第１補助容量バスラインの中心線と前記第２補助容量バスラインの中心線との距離は互いに略等しい。

ある実施形態において、前記第１補助容量バスラインには第１補助容量信号が供給され、前記第２補助容量バスラインには前記第１補助容量信号とは異なる第２補助容量信号が供給される。

ある実施形態において、前記液晶層は垂直配向型である。

本発明による液晶表示装置は、ゲートバスラインと副画素電極とのアライメントずれに起因する寄生容量の変動を抑制することができる。

（ａ）は本発明による液晶表示装置の実施形態の模式図であり、（ｂ）は液晶表示装置における１画素の等価回路図である。 図１に示した液晶表示装置の模式図である。 図１に示した液晶表示装置の等価回路図である。 図３に示した液晶表示装置における各信号の電圧波形図である。 （ａ）は本発明による液晶表示装置の別の実施形態における列方向に隣接する２画素の等価回路図であり、（ｂ）は液晶表示装置の模式図である。 図５に示した液晶表示装置の等価回路図である。 図５に示した液晶表示装置における各信号の電圧波形図である。 従来の液晶表示装置の模式図である。 別の従来の液晶表示装置の模式図である。 さらに別の従来の液晶表示装置の模式図である。

以下、図面を参照して、本発明による液晶表示装置の実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。

以下、本発明による液晶表示装置の実施形態を説明する。図１（ａ）に、本実施形態の液晶表示装置１００の模式図を示す。液晶表示装置１００は、アクティブマトリクス基板１２０と、対向基板１４０と、アクティブマトリクス基板１２０と対向基板１４０との間に設けられた液晶層１６０とを備える。アクティブマトリクス基板１２０は、絶縁基板１２２および画素電極１２４を有しており、対向基板１４０は、透明絶縁基板１４２および対向電極１４４を有している。なお、図１（ａ）には図示していないが、典型的には、アクティブマトリクス基板１２０には、ゲートバスライン、補助容量バスライン、絶縁層、ソースバスライン、薄膜トランジスタおよび配向膜等がさらに設けられており、対向基板１４０にはカラーフィルタ層、配向膜等がさらに設けられている。また、アクティブマトリクス基板１２０および対向基板１４０の外側には偏光板が設けられている。

例えば、配向膜は垂直配向膜であり、液晶層１６０は垂直配向型の液晶層である。ここで、「垂直配向型液晶層」とは、垂直配向膜の表面に対して、液晶分子軸（「軸方位」ともいう。）が約８５°以上の角度で配向した液晶層をいう。液晶層１６０は負の誘電異方性を有するネマチック液晶材料を含んでおり、クロスニコル配置された偏光板と組み合わせて、ノーマリーブラックモードで表示が行われる。なお、透過型または透過反射両用型の場合、液晶表示装置１００はバックライトをさらに備えている。

液晶表示装置１００には、複数の行および複数の列のマトリクス状に配列された画素が設けられている。各画素は画素電極１２４によって規定される。各画素は、輝度の異なり得る２以上の副画素を有している。液晶表示装置１００がカラー表示を行う場合、典型的には、赤画素、緑画素および青画素が設けられる。赤画素、緑画素および青画素は、カラーフィルタ層に赤、緑および青のカラーフィルタを配列することによって実現される。このような赤画素、緑画素および青画素から構成されたカラー表示画素は任意の色の表示単位として機能する。なお、カラー表示画素は、赤、緑および青画素以外に別の画素（例えば、黄画素）をさらに有してもよい。

図１（ｂ）に、液晶表示装置１００の等価回路図を示す。上述したように、液晶表示装置１００には複数の画素Ｐが複数の行および複数の列のマトリクス状に配列されているが、図１（ｂ）には１つの画素Ｐの等価回路を示している。

各画素Ｐは、互いに輝度の異なり得る副画素Ｓｐａおよび副画素Ｓｐｂを有している。ここでは、副画素Ｓｐａおよび副画素Ｓｐｂは互いに等しい面積を有している。少なくともある中間階調において、副画素Ｓｐａの輝度は副画素Ｓｐｂの輝度とは異なる。典型的には、任意のフレームまたは任意のフィールドにおいて一方の輝度は他方の輝度以上である。

アクティブマトリクス基板１２０は、画素電極１２４と、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１３０と、ソースバスラインＬｓと、ゲートバスラインＬｇと、補助容量電極ＥＣと、補助容量バスラインＬｃｓとを有する。画素電極１２４は、副画素Ｓｐａに対応する副画素電極１２４ａと、副画素Ｓｐｂに対応する副画素電極１２４ｂとを有している。

ＴＦＴ１３０は、それぞれ、ゲート、ソースおよびドレインを有している。ＴＦＴ１３０は、副画素Ｓｐａ、Ｓｐｂに対応して設けられる。以下の説明において、副画素Ｓｐａに対応するＴＦＴ１３０をＴＦＴ１３０ａと示し、副画素Ｓｐｂに対応するＴＦＴ１３０をＴＦＴ１３０ｂと示す。

各画素Ｐにおいて、補助容量電極ＥＣとして、ＴＦＴ１３０ａのドレインおよび副画素電極１２４ａに電気的に接続された補助容量電極ＥＣａ、および、ＴＦＴ１３０ｂのドレインおよび副画素電極１２４ｂに電気的に接続された補助容量電極ＥＣｂが設けられている。また、各画素Ｐにおいて、補助容量バスラインＬｃｓとして、補助容量電極ＥＣａと補助容量を形成する補助容量対向電極ＥＯａと電気的に接続された補助容量バスラインＬｃｓａ、および、補助容量電極ＥＣｂと補助容量を形成する補助容量対向電極ＥＯｂと電気的に接続された補助容量バスラインＬｃｓｂが設けられている。なお、以下の説明において、補助容量バスラインＬｃｓをＣＳバスラインＬｃｓと呼ぶことがある。

ソースバスラインＬｓは、ＴＦＴ１３０ａのソースおよびＴＦＴ１３０ｂのソースに電気的に接続されている。ソースバスラインＬｓは列方向（ｙ方向）に沿って延びている。

ゲートバスラインＬｇは、ＴＦＴ１３０ａのゲートと電気的に接続されたゲート配線Ｌｇａと、ＴＦＴ１３０ｂのゲートと電気的に接続されたゲート配線Ｌｇｂと、ゲート配線Ｌｇａとゲート配線Ｌｇｂとを電気的に接続する接続配線Ｌｇｃとを含む。ゲート配線Ｌｇａ、Ｌｇｂはいずれも行方向（ｘ方向）に沿って延びている。

ゲート配線Ｌｇａおよびゲート配線Ｌｇｂは接続配線Ｌｇｃを介して電気的に接続されているため、ゲート配線Ｌｇａはゲート配線Ｌｇｂと等電位である。ゲート配線Ｌｇａおよびゲート配線Ｌｇｂには、図示しないゲートドライバから等価なゲート信号が供給される。このように、液晶表示装置１００では、１行の画素に対して２本のゲート配線Ｌｇａ、Ｌｇｂが設けられているが、ゲート配線Ｌｇａ、Ｌｇｂは接続配線Ｌｇｃによって電気的に接続されているため、ゲートドライバの出力端子を接続配線Ｌｇｃと電気的に接続することにより、ゲートドライバの出力端子を増加させなくてもよく、消費電力の増加を抑制することができる。

また、対向基板１４０には対向電極１４４が設けられている。図１（ｂ）に示した等価回路では、対向電極１４４は各副画素電極１２４ａ、１２４ｂに対応して示されているが、典型的には、対向電極１４４は表示領域に設けられた複数の画素Ｐ全体に対応する画素電極１２４に対応して設けられている。ただし、対向電極１４４は、複数のブロックに分割して設けられていてもよい。

副画素Ｓｐａは、液晶容量ＣＬａおよび補助容量ＣＣａを有しており、副画素Ｓｐｂは、液晶容量ＣＬｂおよび補助容量ＣＣｂを有している。液晶容量ＣＬａは、副画素電極１２４ａと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。また、液晶容量ＣＬｂは、副画素電極１２４ｂと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。補助容量ＣＣａは、補助容量電極ＥＣａと、補助容量対向電極ＥＯａと、これらの間に設けられた絶縁層とによって構成されている。また、補助容量ＣＣｂは、補助容量電極ＥＣｂと、補助容量対向電極ＥＯｂと、これらの間に設けられた絶縁層とによって構成されている。

なお、本明細書において、副画素Ｓｐａ、Ｓｐｂをそれぞれ第１副画素Ｓｐａ、第２副画素Ｓｐｂと呼ぶことがあり、副画素電極１２４ａ、１２４ｂをそれぞれ第１副画素電極１２４ａ、第２副画素電極１２４ｂと呼ぶことがあり、ＴＦＴ１３０ａ、１３０ｂを第１薄膜トランジスタ１３０ａ、第２薄膜トランジスタ１３０ｂと呼ぶことがある。また、ゲート配線Ｌｇａ、Ｌｇｂをそれぞれ第１ゲート配線Ｌｇａ、第２ゲート配線Ｌｇｂと呼ぶことがあり、補助容量電極ＥＣａ、ＥＣｂをそれぞれ第１補助容量電極ＥＣａ、第２補助容量電極ＥＣｂと呼ぶことがある。また、補助容量バスラインＬｃｓａ、Ｌｃｓｂをそれぞれ第１補助容量バスラインＬｃｓａまたはＣＳバスラインＬｃｓａ、第２補助容量バスラインＬｃｓｂまたはＣＳバスラインＬｃｓｂと呼ぶことがあり、ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号をそれぞれ第１、第２補助容量信号と呼ぶことがある。

図２に、液晶表示装置１００の模式図を示す。なお、図２では、図面が過度に複雑になることを避けるために対向基板１４０を省略して示しており、図２はアクティブマトリクス基板１２０の上面図に対応している。第１副画素電極１２４ａによって第１副画素Ｓｐａが規定され、第２副画素電極１２４ｂによって第２副画素Ｓｐｂが規定される。

液晶表示装置１００は、表示領域ＲＤおよび周辺領域ＲＳを有している。表示領域ＲＤには画素Ｐが設けられており、周辺領域ＲＳには接続配線Ｌｇｃが設けられている。ゲート配線Ｌｇａ、ＬｇｂおよびＣＳバスラインＬｃｓａ、Ｌｃｓｂは行方向（ｘ方向）に沿って延びており、ソースバスラインＬｓは列方向（ｙ方向）に沿って延びている。また、液晶表示装置１００では、ＣＳバスラインＬｃｓは、１つの画素Ｐ内の副画素Ｓｐａ、Ｓｐｂの間、および、列方向に隣接する画素Ｐの間と重なるように設けられる。

上述したように、ゲートバスラインＬｇは、ゲート配線Ｌｇａ、Ｌｇｂと、接続配線Ｌｇｃとを有している。接続配線Ｌｇｃは、ゲート配線Ｌｇａ、Ｌｇｂと同一工程で同様の材料から形成される。ただし、接続配線Ｌｇｃは、ゲート配線Ｌｇａおよびゲート配線Ｌｇｂと異なる工程で異なる材料から形成されてもよい。例えば、ゲート配線Ｌｇａおよびゲート配線Ｌｇｂはタングステン（Ｗ）から形成されているのに対して、接続配線Ｌｇｃはアルミニウム（Ａｌ）から形成されてもよい。

液晶表示装置１００では、副画素Ｓｐａに対応して２つのＴＦＴ１３０ａ１、１３０ａ２が設けられており、ＴＦＴ１３０ａ１、１３０ａ２は直列に配列されている。同様に、副画素Ｓｐｂに対応して２つのＴＦＴ１３０ｂ１、１３０ｂ２が設けられており、ＴＦＴ１３０ｂ１、１３０ｂ２は直列に配列されている。このように、ＴＦＴ１３０ａ１、１３０ａ２およびＴＦＴ１３０ｂ１、１３０ｂ２がそれぞれ直列に配列されていることにより、それぞれのＴＦＴがオフ状態であるときのソースバスラインＬｓと副画素電極１２４ａ、１２４ｂとの間のリーク電流が抑制される。なお、図２では、各副画素Ｓｐａ、Ｓｐｂにそれぞれ対応して２つのＴＦＴ１３０ａ１、１３０ａ２、１３０ｂ１、１３０ｂ２が設けられているが、各副画素Ｓｐａ、Ｓｐｂに対応して設けられるＴＦＴは１つであってもよい。

ＴＦＴ１３０ａ１、１３０ａ２、１３０ｂ１、１３０ｂ２のソース、チャネル、ドレインは、それぞれ、半導体層Ｓｅに設けられる。半導体層ＳｅのうちＴＦＴ１３０ａ１、１３０ａ２、１３０ｂ１、１３０ｂ２のチャネルとなる領域以外の領域には、不純物が導入され、そのキャリア濃度が増大されている。

なお、ＴＦＴ１３０ａ１、１３０ａ２のそれぞれのゲートは共通のゲート配線Ｌｇａと電気的に接続しており、ＴＦＴ１３０ｂ１、１３０ｂ２のそれぞれのゲートは共通のゲート配線Ｌｇｂと電気的に接続している。ＴＦＴ１３０ａ１、１３０ａ２、１３０ｂ１、１３０ｂ２のオン／オフ状態は、ゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧に応じて同様に変化する。以下の説明において、ＴＦＴ１３０ａ１、１３０ａ２を総称してＴＦＴ１３０ａと示し、ＴＦＴ１３０ｂ１、１３０ｂ２を総称してＴＦＴ１３０ｂと示す。

ＴＦＴ１３０ａ、１３０ｂのソースは、絶縁層に設けられたコンタクトホールを介してソースバスラインＬｓと電気的に接続されている。また、ＴＦＴ１３０ａ、１３０ｂのドレインは、それぞれ、絶縁層に設けられたコンタクトホールを介して副画素電極１２４ａ、１２４ｂと電気的に接続されている。

半導体層ＳｅとＣＳバスラインＬｃｓの最短距離は比較的短く、半導体層ＳｅとＣＳバスラインＬｃｓとの間で補助容量が形成される。ここでは、半導体層Ｓｅのうち第１ＣＳバスラインＬｃｓａと補助容量を形成する部分が第１補助容量電極ＥＣａであり、第２ＣＳバスラインＬｃｓｂと補助容量を形成する部分が第２補助容量電極ＥＣｂである。また、ＣＳバスラインＬｃｓａのうち半導体層Ｓｅと補助容量を形成する部分が第１補助容量対向電極ＥＯａであり、ＣＳバスラインＬｃｓｂのうち半導体層Ｓｅと補助容量を形成する部分が第２補助容量対向電極ＥＯｂである。なお、ここでは、補助容量対向電極ＥＯａ、ＥＯｂはＣＳバスラインＬｃｓａ、Ｌｃｓｂと一体的に設けられているが、補助容量対向電極ＥＯａ、ＥＯｂはＣＳバスラインＬｃｓａ、Ｌｃｓｂと別途設けられてもよい。また、ここでは、補助容量電極ＥＣａ、ＥＣｂが半導体層Ｓｅの一部として設けられているが、補助容量電極ＥＣａ、ＥＣｂは半導体層Ｓｅとは別途設けられてもよい。

上述したように、液晶表示装置１００では、ゲートバスラインＬｇは等価なゲート信号が供給されるゲート配線Ｌｇａ、Ｌｇｂを有している。表示画面の法線方向から見て、ゲート配線Ｌｇａの幅を規定する２つの辺は副画素電極１２４ａの列方向（ｙ方向）に沿った長さを規定する２つの辺の間に位置しており、ゲート配線Ｌｇｂの幅を規定する２つの辺は副画素電極１２４ｂの列方向に沿った長さを規定する２つの辺の間に位置している。このように、副画素電極１２４ａはゲート配線Ｌｇａを跨ぐように配置され、副画素電極１２４ｂはゲート配線Ｌｇｂを跨ぐように配置される。なお、ゲート配線Ｌｇａの幅はゲート配線Ｌｇｂと略等しく、ゲート配線Ｌｇａ、Ｌｇｂの幅は、例えば４μｍであり、ゲート配線Ｌｇａと副画素電極１２４ａとの重なり面積は、ゲート配線Ｌｇｂと副画素電極１２４ｂとの重なり面積と略等しい。

副画素電極１２４ａ、１２４ｂは列方向に隣接している。液晶表示装置１００において副画素電極１２４ａは副画素電極１２４ｂと同様な形状を有しており、例えば、副画素電極１２４ａ、１２４ｂの列方向に沿ったそれぞれの長さは、副画素電極１２４ａ、１２４ｂの行方向に沿ったそれぞれの長さの約１．５倍である。

また、副画素Ｓｐａおよび副画素Ｓｐｂは同様の構成を有している。具体的には、副画素電極１２４ａの中心と副画素電極１２４ｂの中心との距離、ゲート配線Ｌｇａの中心線とゲート配線Ｌｇｂの中心線との距離、および、ＣＳバスラインＬｃｓａの中心線とＣＳバスラインＬｃｓｂの中心線との距離は互いに略等しい。例えば、これらの距離は、副画素電極１２４ａ、１２４ｂの行方向に沿ったそれぞれの長さの約１．５倍である。このように副画素Ｓｐａおよび副画素Ｓｐｂは互いに合同に構成される。

液晶表示装置１００において画素Ｐへの書き込みは以下のように行われる。まず、ゲートバスラインＬｇに供給されるゲート信号電圧がオフ電圧からオン電圧に変化する。上述したように、ゲート配線Ｌｇａは接続配線Ｌｇｃを介してゲート配線Ｌｇｂと電気的に接続されており、ゲートバスラインＬｇにオン電圧が印加されて第１薄膜トランジスタ１３０ａおよび第２薄膜トランジスタ１３０ｂがオン状態になる場合、ソースバスラインＬｓに印加されたソース信号がＴＦＴ１３０ａ、１３０ｂを介して副画素電極１２４ａ、１２４ｂに供給される。

その後、ゲートバスラインＬｇに供給されるゲート信号電圧がオフ電圧に変化すると、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。なお、厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一に減少するが、副画素電極１２４ａ、１２４ｂの電位は互いに略等しい。

その後、ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧が変化し、副画素電極１２４ａ、１２４ｂの電位は補助容量信号電圧の変化に応じて変化する。これらの補助容量信号電圧は、ゲートバスラインＬｇが選択されてから同一のゲートバスラインＬｇが次に選択されるまでの間、ハイ電圧およびロー電圧となる期間が略等しくなるように変化する。例えば、これらの補助容量信号は、等しい期間ごとにハイ電圧およびロー電圧に変化する振動波形を含む。

ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は異なる方向に変化し、副画素電極１２４ａ、１２４ｂの電位は補助容量信号電圧の変化に応じて異なる方向に変化する。例えば、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後に、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧の最初の変化が増加である場合、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧の最初の変化は減少である。このとき、副画素電極１２４ａの平均電位は増加し、副画素電極１２４ｂの平均電位は減少する。反対に、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧の最初の変化が減少である場合、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧の最初の変化は増加である。このとき、副画素電極１２４ａの平均電位は減少し、副画素電極１２４ｂの平均電位は増加する。

なお、補助容量信号電圧は、次に選択されるゲートバスラインＬｇ（典型的には先に選択されたゲートバスラインに隣接するゲートバスライン）に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。以上のようにして、第１、第２ＣＳバスラインＬｃｓａ、Ｌｃｓｂに異なる第１、第２補助容量信号を供給することにより、副画素Ｓｐａ、Ｓｐｂの実効電圧を異ならせることができ、これを利用して、γ特性の視野角依存性を改善できる。

なお、特定の画素Ｐについて、ある垂直走査期間における副画素電極１２４ａ、１２４ｂの電位が対向電極１４４よりも高い場合、次の垂直走査期間（次のフィールド期間または次のフレーム期間）における対向電極１４４の電位は副画素電極１２４ａ、１２４ｂよりも高い。このように、画素Ｐの極性は垂直走査期間ごとに反転する。本明細書の以下の説明において、副画素電極の電位が対向電極よりも高いことを＋（プラス）と示し、対向電極の電位が副画素電極よりも高いことを−（マイナス）と示す。極性は、液晶層に印加される電界の向きを表している。

このような極性反転により、液晶層に印加される電圧のＤＣ成分の大部分は抑制される。ただし、これだけでＤＣ成分を完全に除去することはできない。上述したように、ＴＦＴがオフ状態に変化した後に、副画素電極の電位は引き込み現象に起因して低下し、また、引き込み現象による電圧低下は極性にかかわらず一定の方向に生じる。このため、極性反転のみでは、引き込み現象に起因するＤＣ成分を充分に除去することはできない。同一階調レベルの表示を行う場合に、垂直走査期間ごとに反転する副画素電極の電位の中央値（ドレイン電圧のＤＣレベル、または、ドレイン電圧の実効レベルともいう。）が対向電極の電圧と略一致するように対向電極の電圧を調整することにより、引き込み現象に起因するＤＣ成分の除去が行われる。

以下に、図８、図９、図１０に示した従来の液晶表示装置７００、８００、９００と比較した本実施形態の液晶表示装置１００の利点を説明する。

図８に示した液晶表示装置７００では、各画素Ｐの副画素Ｓｐａ、Ｓｐｂは異なるソースバスラインＬｓに対応しており、１列の画素に対応してソースバスラインが２本設けられる。このため、開口率が低下するとともにソースドライバの処理量が増大し、消費電力が増大してしまう。これに対して、液晶表示装置１００では、各画素Ｐの副画素Ｓｐａ、Ｓｐｂは共通のソースバスラインＬｓに対応している。このため、開口率の低下を抑制するとともに消費電力の増大を抑制することができる。

また、図１０に示した液晶表示装置９００では、アクティブマトリクス基板の画素電極９２４が画素ごとに設けられているのに加えて、対向基板の対向電極９４４として、各画素の副画素Ｓｐａ、Ｓｐｂごとに異なる対向電圧を印加可能な対向電極９４４ａ、９４４ｂが設けられている。液晶表示装置９００では、対向電極９４４ａ、９４４ｂが互いにリークすると、適切な表示を行うことができない。これに対して、液晶表示装置１００では、対向電極１４４は、各画素Ｐに属する副画素Ｓｐａ、Ｓｐｂに対応して共通している。このため、対向電極１４４のリークを抑制することができる。

また、図９に示した液晶表示装置８００では、ゲートバスラインＬｇは副画素電極８２４ａと副画素電極８２４ｂとの間に位置するように設けられる。しかしながら、ゲートバスラインＬｇを形成する際のフォトマスクのアライメントが列方向にずれると、副画素電極８２４ａとゲートバスラインＬｇとの間の寄生容量および副画素電極８２４ｂとゲートバスラインＬｇとの間の寄生容量とが大きく変動することになる。例えば、アライメントのずれに応じて、副画素電極８２４ａ、８２４ｂのうちの一方の副画素電極とゲートバスラインＬｇとの重なり面積が増大するとともに他方の副画素電極とゲートバスラインＬｇとの重なり面積が減少すると、副画素電極８２４ａとゲートバスラインＬｇとの間の寄生容量と、副画素電極８２４ｂとゲートバスラインＬｇとの間の寄生容量とが異なることになる。この場合、副画素Ｓｐａと副画素Ｓｐｂとの間で引き込み電圧Ｖｄが異なるため、たとえ、対向電極の電圧を調整しても、２つの副画素の両方の実効電圧を充分に最適化できない。例えば、副画素Ｓｐａのドレイン電圧のＤＣレベルを対向電圧と一致させると、副画素Ｓｐｂのドレイン電圧のＤＣレベルは対向電圧と一致せず、副画素Ｓｐｂの液晶層にＤＣ成分が印加されることになり、表示品位が低下してしまう。

これに対して、液晶表示装置１００では、第１副画素電極１２４ａが第１ゲート配線Ｌｇａを跨いでおり、第２副画素電極１２４ｂが第２ゲート配線Ｌｇｂを跨いでいるため、副画素電極１２４ａ、１２４ｂとゲートバスラインＬｇのアライメントが多少ずれた場合でも、副画素電極１２４ａ、１２４ｂとゲート配線Ｌｇａ、Ｌｇｂとの重なり面積の変動を抑制することができ、副画素電極１２４ａ、１２４ｂとゲート配線Ｌｇａ、Ｌｇｂとの寄生容量の変動を抑制することができる。このため、対向電極１４４の電圧を調整することにより、２つの副画素Ｓｐａ、Ｓｐｂの実効電圧をいずれも最適化することができ、表示品位の低下を抑制することができる。また、表示領域ＲＤでは１行の画素に対して２本のゲート配線Ｌｇａ、Ｌｇｂが設けられているが、ゲート配線Ｌｇａ、Ｌｇｂは周辺領域ＲＳに設けられた接続配線Ｌｇｃによって電気的に接続されており、ゲートドライバ（図示せず）の端子を増加させなくてもよく、消費電力の増加を抑制することができる。また、上述したように、液晶表示装置１００では、副画素Ｓｐａ、Ｓｐｂは互いに合同に構成されているため、生産時にばらつきが多少生じても、副画素Ｓｐａ、Ｓｐｂの寄生容量を略一定にすることができ、副画素Ｓｐａ、Ｓｐｂの液晶層に印加される直流成分を略同一とすることができ、その結果、直流成分を打ち消すための対向電圧の調整を最適に行うことができる。

このような液晶表示装置１００は、例えば、以下のように作製される。

アクティブマトリクス基板１２０の作製は以下のように行われる。まず、絶縁基板１２２上にゲートバスラインＬｇおよびＣＳバスラインＬｃｓを形成する。例えば、絶縁基板１２２はガラス基板である。ゲート配線Ｌｇａ、Ｌｇｂ、接続配線ＬｇｃおよびＣＳバスラインＬｃｓは、同一工程で同様の材料から形成される。なお、上述したように、接続配線Ｌｇｃは、ゲート配線Ｌｇａ、Ｌｇｂと異なる工程で異なる材料から形成されてもよい。

次に、ゲートバスラインＬｇおよびＣＳバスラインＬｃｓを覆う絶縁層の上にソースバスラインＬｓを形成する。この絶縁層の一部はＴＦＴ１３０のゲート絶縁膜として機能する。

次に、この絶縁層上に半導体層Ｓｅを形成する。半導体層Ｓｅは、例えば、非晶質半導体層（典型的にはアモルファスシリコン層）である。あるいは、半導体層Ｓｅは、多結晶半導体層（典型的にはポリシリコン層）であってもよく、酸化物半導体層であってもよい。なお、上述したように、必要に応じて半導体層Ｓｅの所定の領域に不純物を導入してもよい。

次に、半導体層Ｓｅを覆う層間絶縁層を形成し、さらに、この層間絶縁層の上に画素電極１２４を形成する。例えば、画素電極１２４は透明導電膜（典型的には、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）から形成される。その後、画素電極１２４を覆う配向膜が形成される。

なお、ゲート配線Ｌｇａ、Ｌｇｂ、ＣＳバスラインＬｃｓ、ソースバスラインＬｓ、画素電極１２４は、それぞれ、導電材料を堆積させた後に、フォトマスクを利用してフォトレジストを用いて露光を行い、エッチングを行うことによって形成される。また、半導体層Ｓｅは、半導体材料を堆積させた後にフォトマスクを利用してフォトレジストを用いて露光を行い、エッチングを行うことによって形成される。以上のようにしてアクティブマトリクス基板１２０は作製される。

また、対向基板１４０の作製は以下のように行われる。まず、透明絶縁基板１４２上に対向電極１４４を形成する。例えば、透明絶縁基板１４２はガラス基板である。また、対向基板１４０の表面には配向膜が設けられている。なお、対向基板１４０には、必要に応じて、カラーフィルタ層が設けられる。カラーフィルタ層は、赤、緑および青のカラーフィルタと、各カラーフィルタを囲むブラックマトリクスとを有している。このようにして対向基板１４０は作製される。

その後、アクティブマトリクス基板１２０および対向基板１４０の貼り合わせを行う。例えば、アクティブマトリクス基板１２０および対向基板１４０の一方に矩形枠状にシール剤を付与し、シール剤で囲まれた領域内に液晶材料を滴下する。その後、アクティブマトリクス基板１２０および対向基板１４０を貼り合わせ、シール剤を硬化する。液晶材料の滴下により、液晶材料の付与を均一および短時間に行うことができ、また、マザーガラス基板に対して一括処理を行うことができる。さらに、液晶材料の廃棄量を減らし液晶材料の効率的な利用を行うことができる。

あるいは、アクティブマトリクス基板１２０および対向基板１４０の一方に、一部開口した矩形枠状にシール剤を付与した後、アクティブマトリクス基板１２０と対向基板１４０とを貼り合わせた空セルを形成し、その後、アクティブマトリクス基板１２０と対向基板１４０との間に液晶材料を注入してもよい。その後、シール剤を硬化する。例えば、このシール剤は熱硬化性を有しており、加熱処理により、シール剤を硬化する。その後、アクティブマトリクス基板１２０および対向基板１４０のそれぞれの絶縁基板１２２、１４２には、必要に応じて位相差板を付与した後、偏光板を付与する。以上のようにして液晶表示装置１００は作製される。

図３に、液晶表示装置１００の等価回路図を示す。図３には、複数の画素Ｐの等価回路を示している。図３では、第ｍ列、第ｍ＋１列の画素に対応するソースバスラインをＬｓｍ、Ｌｓｍ＋１と示しており、第ｎ行〜第ｎ＋３行の画素に対応するゲートバスラインをＬｇｎ〜Ｌｇｎ＋３と示している。なお、図３では、図面が過度に複雑になることを避けるために、ＣＳバスラインＬｃｓが各画素Ｐと重ならないように示している。

図３に示した液晶表示装置１００では、画素Ｐの行ごとに２本のＣＳバスラインＬｃｓａ、Ｌｃｓｂが設けられており、副画素の行ごとにＣＳバスラインＬｃｓが設けられている。ＣＳバスラインＬｃｓａ、Ｌｃｓｂにはそれぞれ補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂから補助容量信号が供給される。例えば、第ｎ行の画素に対応するＣＳバスラインＬｃｓａ、Ｌｃｓｂには、それぞれ、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂから補助容量信号が供給され、第ｎ＋１行の画素に対応するＣＳバスラインＬｃｓａ、Ｌｃｓｂにも、それぞれ、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂから補助容量信号が供給される。このように、各行の画素Ｐの副画素Ｓｐａには等価な補助容量信号が供給され、副画素Ｓｐｂには等価な補助容量信号が供給される。

図３に示した液晶表示装置１００は、例えば、以下に示すように駆動される。図４に、液晶表示装置１００の電圧波形図を示す。図４では、ＶＬｓｍは破線で示された対向電極１４４の電圧を基準としたソースバスラインＬｓｍに供給されるソース信号の電圧波形を示しており、ＶＬｇｎ〜ＶＬｇｎ＋３はゲートバスラインＬｇｎ〜Ｌｇｎ＋３に供給されるゲート信号の電圧波形を示しており、ＶＬｃｓａ、ＶＬｃｓｂはＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号の電圧波形を示している。また、ＶＣＬａ ｍ，ｎ〜ＶＣＬａ ｍ，ｎ＋３は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋３行第ｍ列の画素Ｐの副画素電極１２４ａの電位を示し、ＶＣＬｂ ｍ，ｎ〜ＶＣＬｂ ｍ，ｎ＋３は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋３行第ｍ列の画素Ｐの副画素電極１２４ｂの電位を示す。なお、説明が過度に複雑になることを避けるために、ここでは、全ての画素を同一階調レベルとする入力信号が入力される。

ここでは、補助容量幹線Ｌｔｃｓａに供給される補助容量信号電圧ＶＬｃｓａおよび補助容量幹線Ｌｔｃｓｂに供給される補助容量信号電圧ＶＬｃｓｂはいずれもデューティ比１：１の矩形波を含む振動電圧であり、振動の周期はいずれも水平走査期間の２倍の時間（２Ｈ）である。補助容量信号電圧ＶＬｃｓｂの位相は、補助容量信号電圧ＶＬｃｓａと比べて１Ｈ時間だけ遅れている。

補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂに供給される補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂとゲートバスラインのゲート信号電圧ＶＬｇの変化に着目すると、各補助容量幹線に対応するゲートバスラインＬｇのゲート信号電圧ＶＬｇがオン電圧からオフ電圧に変化する時刻と、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂが一定となる期間の中央の時刻とが一致しており、ゲート信号電圧ＶＬｇがオフ電圧に変化する時刻と補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂが変化する時刻との差Ｔｄは０．５Ｈ時間である。ただし、Ｔｄはこれに限定されず、Ｔｄの値は、０Ｈよりも大きく補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂが反転する周期（ここででは１Ｈ時間）よりも短い範囲であればよい。

図３および図４を参照して、液晶表示装置１００における画素Ｐへの書き込みを説明する。まず、第ｎ行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ行第ｍ列、および、第ｎ行第ｍ＋１列の画素Ｐに着目する。ゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ行の画素が選択されると、ソースバスラインＬｓｍに供給されたソース信号電圧が第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソースバスラインＬｓｍ＋１に供給されたソース信号電圧が第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。

ここでは、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも高い。図４には示していないが、このとき、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも低い。このように、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係は、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係と異なる。

その後、ゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態になった直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一に減少する。このとき、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位は互いに等しく、また、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は互いに等しい。

その後、ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は異なる方向に変化し、これにより、副画素電極１２４ａ、１２４ｂの電位は異なる方向に変化する。ここでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化が増加であり、副画素電極１２４ａの平均電位は増加する。また、ＴＦＴ１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｂの最初の変化は減少であり、副画素電極１２４ｂの平均電位は減少する。第ｎ行第ｍ列の画素Ｐの極性はプラスであるため、第ｎ行第ｍ列の画素Ｐにおいて副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。本明細書において、副画素Ｓｐａ、Ｓｐｂのうち輝度の高い副画素は明副画素とも呼ばれ、画素Ｓｐａ、Ｓｐｂのうち輝度の低い副画素は暗副画素とも呼ばれる。

なお、ここでは、図示していないが、第ｎ行第ｍ＋１列の画素Ｐにおいて副画素電極１２４ａの平均電位も補助容量信号電圧ＶＬｃｓａに応じて増加し、副画素電極１２４ｂの平均電位も補助容量信号電圧ＶＬｃｓｂに応じて減少する。ただし、第ｎ行第ｍ＋１列の画素Ｐの極性はマイナスであるため、第ｎ行第ｍ＋１列の画素Ｐにおいて副画素Ｓｐｂの輝度は副画素Ｓｐａよりも高い。

このようにして、第ｎ行の画素Ｐへの書き込みが行われる。上述したように、第ｎ行第ｍ＋１列の画素Ｐの極性は第ｎ行第ｍ列の画素Ｐの極性と反転している。なお、ここでは、詳述していないが、同様に、第ｎ行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第ｎ行第ｍ列の画素Ｐでは副画素Ｓｐａが明副画素であるのに対して第ｎ行第ｍ＋１列の画素Ｐでは副画素Ｓｐｂが明副画素である。ここでは、詳述していないが、同様に、第ｎ行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。

次に、第ｎ＋１行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ＋１行第ｍ列、および、第ｎ＋１行第ｍ＋１列の画素Ｐに着目する。

ゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ＋１行の画素が選択されると、ソースバスラインＬｓｍに供給されたソース信号電圧が第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソースバスラインＬｓｍ＋１に供給されたソース信号電圧が第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。ここでは、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも低い。なお、図４には示していないが、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも高い。このように、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係は、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係と異なる。

その後、ゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。ここでも、上述したように、引き込み現象が生じる。

その後、ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は異なる方向に変化し、これにより、副画素電極１２４ａ、１２４ｂの電位は異なる方向に変化する。ここでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化が減少であり、副画素電極１２４ａの平均電位は減少する。また、ＴＦＴ１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｂの最初の変化は増加であり、副画素電極１２４ｂの平均電位は増加する。ただし、第ｎ＋１行第ｍ列の画素Ｐの極性はマイナスであるので第ｎ＋１行第ｍ列の画素Ｐにおいて副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。

なお、ここでは、図示していないが、第ｎ＋１行第ｍ＋１列の画素Ｐにおいて副画素電極１２４ａの平均電位も補助容量信号電圧ＶＬｃｓａに応じて減少し、副画素電極１２４ｂの平均電位も補助容量信号電圧ＶＬｃｓｂに応じて増加する。ただし、第ｎ＋１行第ｍ＋１列の画素Ｐの極性はプラスであるため、第ｎ行第ｍ＋１列の画素Ｐにおいて副画素Ｓｐｂの輝度は副画素Ｓｐａよりも高い。

このようにして、第ｎ＋１行の画素Ｐへの書き込みが行われる。上述したように、第ｎ＋１行第ｍ＋１列の画素Ｐの極性は第ｎ＋１行第ｍ列の画素Ｐの極性と反転している。ここでは、詳述していないが、同様に、第ｎ＋１行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第ｎ＋１行第ｍ列の画素Ｐでは副画素Ｓｐａが明副画素であるのに対して第ｎ＋１行第ｍ＋１列の画素Ｐでは副画素Ｓｐｂが明副画素である。ここでは、詳述していないが、同様に、第ｎ＋１行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。その後、第ｎ＋２行以降の画素Ｐへの書き込みも同様に行われる。

このように、液晶表示装置１００では、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第ｎ行第ｍ列、第ｎ＋１行第ｍ＋１列の画素の極性はプラスであり、第ｎ＋１行第ｍ列、第ｎ行第ｍ＋１列の画素の極性はマイナスである。このような駆動は、ドット反転駆動とも呼ばれる。また、行方向および列方向に隣接する副画素の明暗関係は互いに異なり、明副画素は斜め方向に隣接している。

また、次の垂直走査期間（フィールド期間またはフレーム期間）において各画素の極性は反転し、これにより、表示の焼き付きが抑制される。

なお、図４を参照して、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂに供給される補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂの周期および位相を説明したが、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂはこれに限定されない。ただし、ゲートバスラインＬｇに供給されるゲート信号電圧ＶＬｇがオン電圧からオフ電圧に変化した後、補助容量信号電圧ＶＬｃｓａの最初の変化が増加であり、補助容量信号電圧ＶＬｃｓｂの最初の変化が減少であることが好ましい。また、上述したように、次の垂直走査期間において、各画素の極性は反転することが好ましい。

なお、上述した説明では、ＣＳバスラインに供給される補助容量信号は、デューティ比が１：１の矩形波を含む振動電圧であったが、本発明はこれに限定されない。デューティ比が１：１以外の矩形波や、さらには正弦波や三角波などの振動電圧を用いてもよい。複数の副画素に接続されたＴＦＴがオフ状態とされた後に、複数の副画素のそれぞれの補助容量対向電極に供給される電圧が変化し、その変化量が副画素によって異なるようにすればよい。但し、矩形波を用いると、上述したように、各副画素（液晶容量および補助容量）に充電される電荷量を一致させやすく、かつ、各副画素の実効電圧を一致させやすい。

また、図４を参照した説明では、２つの補助容量幹線に振動周期２Ｈの異なる補助容量信号が供給されたが、本発明はこれに限定されない。４つの補助容量幹線に振動周期４Ｈの異なる補助容量信号が供給されてもよい。このように、Ｎ本（Ｎは２以上の偶数）の補助容量幹線に振動周期ＮＨの異なる補助容量信号が供給されてもよい。

なお、上述した説明では、副画素の行ごとにＣＳバスラインが設けられていたが、本発明はこれに限定されない。ＣＳバスラインは、隣接する２行の画素に属する２行の副画素に共有されるように設けられてもよい。

以下、図５を参照して、本発明による液晶表示装置の別の実施形態を説明する。本実施形態の液晶表示装置１００Ａは、ＣＳバスラインと副画素の接続関係が異なる点を除いて上述した液晶表示装置１００と同様の構成を有しており、冗長を避けるために重複する説明を省略する。

本実施形態の液晶表示装置１００Ａでは、複数の画素Ｐが複数の行および複数の列のマトリクス状に配列されているが、図５（ａ）には、液晶表示装置１００Ａにおける列方向に隣接する２つの画素Ｐの等価回路図を示す。図５（ａ）において、第ｍ列のソースバスラインをＬｓｍと示し、第ｎ行、第ｎ＋１行のゲートバスラインをＬｇｎ、Ｌｇｎ＋１と示している。液晶表示装置１００Ａでは、ＣＳバスラインＬｃｓｂは、第ｎ行の画素Ｐの第２副画素Ｓｐｂに対応する補助容量対向電極ＥＯｂと電気的に接続されるとともに、第ｎ＋１行の画素Ｐの第１副画素Ｓｐａに対応する補助容量対向電極ＥＯａと電気的に接続されている。

図５（ｂ）は、液晶表示装置１００Ａの模式図を示す。なお、図５（ｂ）では、図面が過度に複雑になることを避けるために対向基板１４０を省略して示しており、図５（ｂ）はアクティブマトリクス基板１２０の上面図に対応している。

液晶表示装置１００Ａでも、副画素Ｓｐａに対応して２つのＴＦＴ１３０ａ１、１３０ａ２が設けられており、ＴＦＴ１３０ａ１、１３０ａ２は直列に配列されている。同様に、副画素Ｓｐｂに対応して２つのＴＦＴ１３０ｂ１、１３０ｂ２が設けられており、ＴＦＴ１３０ｂ１、１３０ｂ２は直列に配列されている。ただし、ＴＦＴ１３０ａ１、１３０ａ２のそれぞれのゲートは共通のゲート配線Ｌｇａと電気的に接続しており、ＴＦＴ１３０ｂ１、１３０ｂ２のそれぞれのゲートは共通のゲート配線Ｌｇｂと電気的に接続している。したがって、ＴＦＴ１３０ａ１、１３０ａ２、１３０ｂ１、１３０ｂ２のオン／オフ状態は、ゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧に応じて同様に変化する。以下の説明において、ＴＦＴ１３０ａ１、１３０ａ２を総称してＴＦＴ１３０ａと示し、ＴＦＴ１３０ｂ１、１３０ｂ２を総称してＴＦＴ１３０ｂと示す。

液晶表示装置１００Ａでは、ＣＳバスラインＬｃｓは、列方向に隣接する２つの画素の副画素Ｓｐａ、Ｓｐｂに対応している。例えば、ＣＳバスラインＬｃｓｂは、第ｎ行第ｍ列の画素の第２副画素Ｓｐｂに対応する補助容量対向電極ＥＯｂ、および、第ｎ＋１行第ｍ列の画素の第１副画素Ｓｐａに対応する補助容量対向電極ＥＯａの両方と電気的に接続している。以上のように、液晶表示装置１００Ａでは、１本のＣＳバスラインを２つの副画素で共有しており、図２に示した液晶表示装置１００と比べて、列方向に隣接する２つの画素に属する副画素の間に対応して延びるＣＳバスラインを省略でき、高開口率を実現できる。

液晶表示装置１００Ａにおける画素Ｐへの書き込みは以下のように行われる。まず、第ｎ行のゲートバスラインＬｇｎに供給されるゲート信号電圧がオン電圧に変化し、これにより、第ｎ行第ｍ列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ行の画素が選択されると、ソースバスラインＬｓｍに供給されたソース信号電圧が第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂに印加される。その後、供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ行第ｍ列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。なお、上述したように、引き込み現象に起因して副画素電極１２４ａ、１２４ｂの電位は互いに低下する。

第ｎ行第ｍ列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は異なる方向に変化し、これにより、副画素電極１２４ａ、１２４ｂの電位は異なる方向に変化する。なお、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧は、後述する第ｎ＋１行のゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。ただし、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧は、後述する第ｎ＋１行のゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化した後に変化する。

例えば、副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも高い場合、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧の最初の変化が増加であり、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧の最初の変化が減少であると、副画素電極１２４ａの平均電位は増加し、副画素電極１２４ｂの平均電位は減少し、副画素Ｓｐａの輝度が副画素Ｓｐｂよりも高くなる。反対に、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧の最初の変化が減少であり、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧の最初の変化が増加であると、副画素電極１２４ａの平均電位は減少し、副画素電極１２４ｂの平均電位は増加し、副画素Ｓｐｂの輝度が副画素Ｓｐａよりも高くなる。

また、副画素電極１２４ａの電位が対向電極１４４の電位よりも低い場合、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧の最初の変化が増加であり、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧の最初の変化が減少であると、副画素電極１２４ａの平均電位は増加し、副画素電極１２４ｂの平均電位は減少し、副画素Ｓｐｂの輝度が副画素Ｓｐａよりも高くなる。反対に、ＣＳバスラインＬｃｓａに供給される補助容量信号電圧の最初の変化が減少であり、ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧の最初の変化が増加であると、副画素電極１２４ａの平均電位は減少し、副画素電極１２４ｂの平均電位は増加し、副画素Ｓｐａの輝度が副画素Ｓｐｂよりも高くなる。

次に、第ｎ＋１行のゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオン電圧に変化し、そのゲート配線Ｌｇａ、Ｌｇｂに対応するＴＦＴ１３０ａ、１３０ｂがオン状態に変化する。このようにして第ｎ＋１行の画素が選択されると、ソースバスラインＬｓｍに供給されたソース信号電圧が第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂに印加される。例えば、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも高い場合、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂには、対向電極１４４の電位よりも低いソース信号電圧が印加される。

その後、ゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。

その後、ＣＳバスラインＬｃｓｂ、Ｌｃｓｃに供給される補助容量信号電圧が変化し、副画素電極１２４ａ、１２４ｂの電位は補助容量信号電圧の変化に応じて変化する。ＣＳバスラインＬｃｓｂに供給される補助容量信号電圧は、ここでは図示しない第ｎ＋２行のゲートバスラインＬｇｎ＋２に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。ただし、ＣＳバスラインＬｃｓｃに供給される電圧は、第ｎ＋２行のゲートバスラインＬｇｎ＋２に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも後に変化する。

図６に、液晶表示装置１００Ａの等価回路図を示す。図６には、複数の画素Ｐの等価回路を示している。図６では、第ｍ列〜第ｍ＋２列の画素に対応するソースバスラインをＬｓｍ〜Ｌｓｍ＋２と示しており、第ｎ行〜第ｎ＋６行の画素に対応するゲートバスラインをＬｇｎ〜Ｌｇｎ＋６と示している。また、補助容量幹線Ｌｔｃｓａ〜Ｌｔｃｓｄからそれぞれ延びるＣＳバスラインをＣＳバスラインＬｃｓａ〜Ｌｃｓｄと示している。図６に示した液晶表示装置１００Ａでは、ＣＳバスラインＬｃｓａ〜Ｌｃｓｄは、それぞれ、列方向に隣接する画素Ｐの２つの副画素Ｓｐａ、Ｓｐｂに対応している。

図６に示した液晶表示装置１００Ａは、例えば、以下に示すように駆動される。図７に、液晶表示装置１００Ａの電圧波形図を示す。図７において、ＶＬｓｍは破線で示された対向電極１４４の電圧を基準としたソースバスラインＬｓｍに供給されるソース信号の電圧波形を示しており、ＶＬｇｎ〜ＶＬｇｎ＋６はゲートバスラインＬｇｎ〜Ｌｇｎ＋６に供給されるゲート信号の電圧波形を示しており、ＶＬｃｓａ〜ＶＬｃｓｄはＣＳバスラインＬｃｓａ〜Ｌｃｓｄに供給される補助容量信号の電圧波形を示している。また、ＶＣＬａ ｍ，ｎ〜ＶＣＬａ ｍ，ｎ＋６は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋６行第ｍ列の画素Ｐの副画素電極１２４ａの電位を示し、ＶＣＬｂ ｍ，ｎ〜ＶＣＬｂ ｍ，ｎ＋６は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋６行第ｍ列の画素Ｐの副画素電極１２４ｂの電位を示す。なお、説明が過度に複雑になることを避けるために、ここでは、全ての画素を同一階調レベルとする入力信号が入力される。

ここでは、補助容量幹線Ｌｔｃｓａ〜Ｌｔｃｓｄに供給される補助容量信号電圧ＶＬｃｓａ〜ＶＬｃｓｄはいずれも、デューティ比１：１の矩形波を含む振動電圧であり、振動の周期はいずれも水平走査期間の８倍の時間（８Ｈ）である。また、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂに着目すると、補助容量信号電圧ＶＬｃｓｂの位相は、補助容量信号電圧ＶＬｃｓａと比べて４Ｈ時間だけ遅れている。また、補助容量信号電圧ＶＬｃｓｃ、ＶＬｃｓｄに着目すると、補助容量信号電圧ＶＬｃｓｄの位相は、補助容量信号電圧ＶＬｃｓｃと比べて４Ｈ時間だけ遅れている。また、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｃに着目すると、補助容量信号電圧ＶＬｃｓｃの位相は、補助容量信号電圧ＶＬｃｓａと比べて２Ｈ時間だけ遅れている。

以下、図６および図７を参照して、液晶表示装置１００Ａにおける画素Ｐへの書き込みを説明する。まず、第ｎ行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ行第ｍ列、および、第ｎ行第ｍ＋１列の画素Ｐに着目する。

第ｎ行のゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ行の画素が選択されると、ソースバスラインＬｓｍに供給されたソース信号電圧が第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソースバスラインＬｓｍ＋１に供給されたソース信号電圧が第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。ソースバスラインＬｓｍに供給されるソース信号電圧は対向電極１４４よりも高く、ここでは図示しないが、ソースバスラインＬｓｍ＋１に供給されるソース信号電圧は対向電極１４４よりも低い。このように、行方向に隣接する画素Ｐの極性は互いに異なる。

その後、ゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態になった直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一に減少する。

ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳバスラインＬｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂは異なる方向に変化し、これにより、副画素電極１２４ａ、１２４ｂの電位は異なる方向に変化する。なお、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂが変化するのは、後述するゲートバスラインＬｇｎ＋１のゲート信号電圧ＶＬｇｎ＋１がオン電圧からオフ電圧に変化した後である。ここでは、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化は増加であり、補助容量信号電圧ＶＬｃｓａの最初の変化は減少である。この場合、副画素電極１２４ａの平均電位は増加し、副画素電極１２４ｂの平均電位は減少する。第ｎ行第ｍ列の画素Ｐの極性はプラスであるため、第ｎ行第ｍ列の画素Ｐにおいて副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。なお、ここでは、図示していないが、第ｎ行第ｍ＋１列の画素Ｐにおいて副画素電極１２４ａの平均電位も補助容量信号電圧ＶＬｃｓａに応じて増加し、副画素電極１２４ｂの平均電位も補助容量信号電圧ＶＬｃｓｂに応じて減少する。ただし、第ｎ行第ｍ＋１列の画素Ｐの極性はマイナスであるため、第ｎ行第ｍ＋１列の画素Ｐにおいて副画素Ｓｐｂの輝度は副画素Ｓｐａよりも高い。

このようにして、第ｎ行の画素Ｐへの書き込みが行われる。上述したように、第ｎ行第ｍ＋１列の画素Ｐの極性は第ｎ行第ｍ列の画素Ｐの極性と反転している。なお、ここでは、詳述していないが、同様に、第ｎ行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第ｎ行第ｍ列の画素Ｐでは副画素Ｓｐａが明副画素であるのに対して第ｎ行第ｍ＋１列の画素Ｐでは副画素Ｓｐｂが明副画素である。ここでは、詳述していないが、同様に、第ｎ行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。

次に、第ｎ＋１行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ＋１行第ｍ列、および、第ｎ＋１行第ｍ＋１列の画素Ｐに着目する。第ｎ＋１行のゲート配線Ｌｇａ、Ｌｇｂに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂはオン状態になる。このようにして第ｎ＋１行の画素が選択されると、ソースバスラインＬｓｍに供給されたソース信号電圧が第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソースバスラインＬｓｍ＋１に供給されたソース信号電圧が第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。なお、第ｎ＋１行第ｍ列の画素Ｐの極性は第ｎ＋１行第ｍ＋１列の画素Ｐの極性とは異なる。また、第ｎ＋１行第ｍ列の画素Ｐの極性は第ｎ行第ｍ列の画素Ｐの極性とは異なり、第ｎ＋１行第ｍ＋１列の画素Ｐの極性は第ｎ行第ｍ＋１列の画素Ｐの極性とは異なる。

その後、ゲートバスラインＬｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂはオフ状態に変化する。ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳバスラインＬｃｓｂ、Ｌｃｓｃに供給される補助容量信号電圧ＶＬｃｓｂ、ＶＬｃｓｃは異なる方向に変化する。なお、補助容量信号電圧ＶＬｃｓｃが変化するのは、ここでは詳述しないが、ゲートバスラインＬｇｎ＋３のゲート信号電圧ＶＬｇｎ＋３がオン電圧からオフ電圧に変化した後である。ここでは、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｂの最初の変化は減少であり、補助容量信号電圧ＶＬｃｓｃの最初の変化は増加である。この場合、副画素電極１２４ａの平均電位は減少し、副画素電極１２４ｂの平均電位は増加する。第ｎ＋１行第ｍ列の画素Ｐの極性はマイナスであるため、第ｎ＋１行第ｍ列の画素Ｐにおいて副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。

なお、ここでは、図示していないが、第ｎ＋１行第ｍ＋１列の画素Ｐにおいて副画素電極１２４ａの平均電位も補助容量信号電圧ＶＬｃｓｂに応じて減少し、副画素電極１２４ｂの平均電位も補助容量信号電圧ＶＬｃｓｃに応じて増加する。ただし、第ｎ＋１行第ｍ＋１列の画素Ｐの極性はプラスであるため、第ｎ＋１行第ｍ＋１列の画素Ｐにおいて副画素Ｓｐｂの輝度は副画素Ｓｐａよりも高い。

このようにして、第ｎ＋１行の画素Ｐへの書き込みが行われる。上述したように、第ｎ＋１行の行方向に隣接する画素の極性は互いに反転しており、また、第ｎ＋１行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。第ｎ＋２行以降の画素Ｐへの書き込みも同様に行われる。

このように、液晶表示装置１００では、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第ｎ行第ｍ列、第ｎ＋１行第ｍ＋１列の画素の極性はプラスであり、第ｎ＋１行第ｍ列、第ｎ行第ｍ＋１列の画素の極性はマイナスである。また、行方向および列方向に隣接する副画素の明暗関係は互いに異なり、明副画素は斜め方向に隣接している。また、次の垂直走査期間（フィールド期間またはフレーム期間）において各画素の極性は反転し、これにより、表示の焼き付きが抑制される。

なお、上述した説明では、ＣＳバスラインに供給される補助容量信号は、デューティ比が１：１の矩形波を含む振動電圧であったが、本発明はこれに限定されない。デューティ比が１：１以外の矩形波や、さらには正弦波や三角波などの振動電圧を用いてもよい。複数の副画素に接続されたＴＦＴがオフ状態とされた後に、複数の副画素のそれぞれの補助容量対向電極に供給される電圧が変化し、その変化量が副画素によって異なるようにすればよい。

また、図７を参照して上述した説明では、４つの補助容量幹線に振動周期８Ｈの異なる補助容量信号が供給されたが、本発明はこれに限定されない。６つの補助容量幹線に振動周期１２Ｈの異なる補助容量信号が供給されてもよい。このように、Ｎ本（Ｎは２以上の偶数）の補助容量幹線に振動周期（２×Ｎ）×Ｋ×Ｈ（Ｋは正の整数）の異なる補助容量信号が供給されてもよい。あるいは、２つの補助容量幹線に振動周期１Ｈの異なる補助容量信号が供給されてもよい。

液晶表示装置１００、１００ＡはいわゆるＭＶＡモードであってもよい。ＭＶＡモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起（リブ）を、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起（これらを総称して「直線状構造体」ということにする。）の延びる方位に直交する方向になる。なお、ＭＶＡモードにおいて、ゲート配線Ｌｇａ、Ｌｇｂは、異なる液晶ドメインの境界と重なるように配置されてもよい。

また、液晶表示装置１００、１００ＡはＰＳＡモードであってもよい。Ｐｏｌｙｍｅｒ Ｓｕｓｔａｉｎｅｄ Ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ（以下、「ＰＳＡ技術」という）は、例えば、特開２００２−３５７８３０号公報、特開２００３−１７７４１８号公報、特開２００６−７８９６８号公報、Ｋ． Ｈａｎａｏｋａ ｅｔ ａｌ． 「Ａ Ｎｅｗ ＭＶＡ−ＬＣＤ ｂｙ Ｐｏｌｙｍｅｒ Ｓｕｓｔａｉｎｅｄ Ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ」、ＳＩＤ ０４ ＤＩＧＥＳＴ １２００−１２０３（２００４）に開示されている。これら４つの文献の開示内容の全てを参考のために本明細書に援用する。

ＰＳＡ技術は、液晶材料中に少量の重合性化合物（例えば光重合性モノマまたはオリゴマ）を混入しておき、液晶パネルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性化合物に活性エネルギー線（例えば紫外線）を照射して重合体を生成することによって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後（電圧を印加しない状態）においても維持（記憶）される。ここでは、重合体で形成された層を配向維持層ということにする。配向維持層は、配向膜の表面（液晶層側）に形成されるが、必ずしも配向膜の表面を覆う形状でなくてもよく、離散的に存在する重合体粒子であってもよい。

ＰＳＡ技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができる。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、応答特性に優れている。

ＰＳＡモードの液晶表示装置は、例えば、上述のＰＳＡ技術を適用することによって得られる。ここでは図示しないが、副画素電極１２４ａ、１２４ｂは、それぞれ、一対の偏光板の偏光軸と重なるように配置された十字形状の幹部と、十字形状の幹部から略４５°方向に延びる複数の枝部とを有している。具体的には、枝部は幹部から４５°、１３５°、２２５°、３１５°方位に延びており、垂直配向型の液晶層の液晶分子（誘電異方性が負）は、幹部および枝部からの斜め電界により、それぞれの枝部が延びる方位に傾斜する。これは、互いに平行に延びる枝部からの斜め電界は枝部が延びる方向と垂直な方位に液晶分子を傾斜させるように作用し、幹部からの斜め電界はそれぞれの枝部の延びる方位に液晶分子を傾斜させるように作用するからである。ＰＳＡ技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。なお、ＰＳＡモードにおいても、ゲート配線Ｌｇａ、Ｌｇｂは、異なる液晶ドメインの境界と重なるように配置されてもよい。

あるいは、垂直配向型の液晶表示装置には、配向膜として光配向膜が設けられていてもよい。典型的には、副画素内に反平行に配向処理の行われた異なる領域を有する光配向膜がアクティブマトリクス基板１２０および対向基板１４０の両方に設けられ、一対の配向膜は互いに対向する各領域の配向処理方向が直交するように配置される。光配向膜近傍における液晶分子は、光配向膜の主面の法線方向に対してわずかに傾いている。なお、光配向膜は対向基板１２０およびアクティブマトリクス基板１４０のいずれか一方のみに設けられてもよい。また、光配向膜を用いた液晶表示装置でも、ゲート配線Ｌｇａ、Ｌｇｂは、異なる液晶ドメインの境界と重なるように配置されてもよい。

あるいは、液晶表示装置１００、１００ＡはＣＰＡモードであってもよい。例えば、副画素電極１２４ａ、１２４ｂが対称性の高い形状を有しており、液晶層１６０への電圧印加により、各液晶ドメインの液晶分子が軸対称傾斜配向にしてもよい。

なお、上述した説明では、液晶表示装置は垂直配向型であったが、本発明はこれに限定されない。液晶表示装置は他のモードであってもよい。

また、上述した説明では、各画素は矩形状であったが、本発明はこれに限定されない。画素は別の形状であってもよい。

本発明による液晶表示装置は、ゲートバスラインと副画素電極とのアライメントずれに起因する寄生容量の変動を抑制することができる。また、本発明による液晶表示装置は、消費電力を増加させることなく、視野角特性を改善することができる。

１００ 液晶表示装置
１２０ アクティブマトリクス基板
１２４ 画素電極
１３０ ＴＦＴ
１４０ 対向基板
１４４ 対向電極
１６０ 液晶層

Claims (7)

1. アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える液晶表示装置であって、
   前記アクティブマトリクス基板は、
   それぞれが複数の画素のそれぞれを規定する複数の画素電極であって、第１副画素電極および第２副画素電極を有する画素電極を含む複数の画素電極と、
   それぞれがゲート、ソース、および、ドレインを有する複数の薄膜トランジスタであって、第１薄膜トランジスタおよび第２薄膜トランジスタを含む複数の薄膜トランジスタと、
   前記第１薄膜トランジスタの前記ドレインおよび前記第１副画素電極に電気的に接続された第１補助容量電極、および、前記第２薄膜トランジスタの前記ドレインおよび前記第２副画素電極に電気的に接続された第２補助容量電極を含む複数の補助容量電極と、
   前記第１補助容量電極と補助容量を形成する第１補助容量対向電極と電気的に接続された第１補助容量バスライン、および、前記第２補助容量電極と補助容量を形成する第２補助容量対向電極と電気的に接続された第２補助容量バスラインを含む複数の補助容量バスラインと、
   前記第１薄膜トランジスタの前記ソースおよび前記第２薄膜トランジスタの前記ソースに電気的に接続されたソースバスラインと、
   前記第１薄膜トランジスタの前記ゲートと電気的に接続された第１ゲート配線と、前記第２薄膜トランジスタの前記ゲートと電気的に接続された第２ゲート配線と、前記第１ゲート配線と前記第２ゲート配線とを電気的に接続する接続配線とを含む、ゲートバスラインと
   を有しており、
   前記第１副画素電極は前記第１ゲート配線を跨いでおり、前記第２副画素電極は前記第２ゲート配線を跨いでいる、液晶表示装置。
2. 前記液晶表示装置は、前記複数の画素の設けられた表示領域と、前記接続配線の設けられた周辺領域とを有する、請求項１に記載の液晶表示装置。
3. 前記複数の画素電極は行方向および列方向にマトリクス状に配列されており、
   前記第１ゲート配線および前記第２ゲート配線は前記行方向に沿って延びる、請求項１または２に記載の液晶表示装置。
4. 前記第１ゲート配線と前記第１副画素電極との重なり面積は、前記第２ゲート配線と前記第２副画素電極との重なり面積と略等しい、請求項１から３のいずれかに記載の液晶表示装置。
5. 前記第１副画素電極の中心と前記第２副画素電極の中心との距離、前記第１ゲート配線の中心線と前記第２ゲート配線の中心線との距離、および、前記第１補助容量バスラインの中心線と前記第２補助容量バスラインの中心線との距離は互いに略等しい、請求項１から４のいずれかに記載の液晶表示装置。
6. 前記第１補助容量バスラインには第１補助容量信号が供給され、
   前記第２補助容量バスラインには前記第１補助容量信号とは異なる第２補助容量信号が供給される、請求項１から５のいずれかに記載の液晶表示装置。
7. 前記液晶層は垂直配向型である、請求項１から６のいずれかに記載の液晶表示装置。

Images