JP5450792B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5450792B2
JP5450792B2 JP2012505738A JP2012505738A JP5450792B2 JP 5450792 B2 JP5450792 B2 JP 5450792B2 JP 2012505738 A JP2012505738 A JP 2012505738A JP 2012505738 A JP2012505738 A JP 2012505738A JP 5450792 B2 JP5450792 B2 JP 5450792B2
Authority
JP
Japan
Prior art keywords
liquid crystal
subpixel
pixel
auxiliary capacitance
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012505738A
Other languages
English (en)
Other versions
JPWO2011115194A1 (ja
Inventor
洋平 仲西
真伸 水崎
崇 片山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2012505738A priority Critical patent/JP5450792B2/ja
Publication of JPWO2011115194A1 publication Critical patent/JPWO2011115194A1/ja
Application granted granted Critical
Publication of JP5450792B2 publication Critical patent/JP5450792B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0443—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations
    • G09G2300/0447—Pixel structures with several sub-pixels for the same colour in a pixel, not specifically used to display gradations for multi-domain technique to improve the viewing angle in a liquid crystal display, such as multi-vertical alignment [MVA]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/028—Improving the quality of display appearance by changing the viewing angle properties, e.g. widening the viewing angle, adapting the viewing angle to the view direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は、液晶表示装置に関し、より詳細には、複数の副画素を有する画素を備える液晶表示装置に関する。
液晶表示装置は、携帯電話の表示部等の小型の表示装置だけでなく大型テレビジョンとしても利用されている。従来しばしば用いられたＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードの液晶表示装置の視野角は比較的狭かったが、近年、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モードおよびＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードといった広視野角の液晶表示装置が作製されている。そのような広視野角のモードの中でも、ＶＡモードは高コントラスト比を実現できるため、多くの液晶表示装置に採用されている。
しかしながら、ＶＡモードの欠点として、正面方向からの表示品位と斜め方向からの表示品位との差が顕著であることが知られている。特に中間調表示において、正面方向からみたときに適切な表示特性となるように調整を行うと、斜め方向から見たときの色味やガンマ特性といった表示特性は正面方向の表示特性とは大きく異なってしまう。液晶分子の光学軸方向は分子長軸方向であり、中間調表示時には液晶分子の光学軸方向は基板の主面に対してある程度傾いた状態となり、この状態で視野角（見る方向）を変化させて、液晶分子の光学軸方向と平行な斜め方向から見た場合の表示特性は正面方向の表示特性とは大きく異なってしまう。具体的には、斜め方向からみた表示画像は正面方向からみた表示画像と比べて全体的に白っぽくみえる。このような現象は「白浮き」とも呼ばれている。このような白浮きを改善するために、１つの画素を複数（典型的には、２つ）の副画素に分割して副画素の実効電圧を異ならせることによって白浮きの改善を図ることが知られている（例えば、特許文献１、２参照）。
図２６に、特許文献１に開示されている液晶表示装置８００を示す。液晶表示装置８００では、２つの副画素電極８２４ａ、８２４ｂは異なるＴＦＴ８３０ａ、８３０ｂを介して異なるソース配線Ｌｓに接続されており、２つの副画素電極８２４ａ、８２４ｂの電位が異なるように駆動される。図２６では、副画素電極の電位が対向電極の電位よりも高い副画素を「＋」と示し、副画素電極の電位が対向電極の電位よりも低い副画素を「−」と示している。副画素電極の電位および対向電極の電位の関係は極性とも呼ばれる。
このように副画素電極８２４ａ、８２４ｂの電位が異なることにより、副画素Ｓｐａ、Ｓｐｂの液晶層の印加電圧が異なるため、副画素Ｓｐａ、Ｓｐｂの輝度が互いに異なり、これにより、白浮きの改善が図られる。しかしながら、液晶表示装置８００では、１列の画素に対して２本のソース配線を設ける必要があるため、開口率が低下するとともにソースドライバの消費電力が増大することになる。
図２７に、特許文献２に開示されている液晶表示装置９００を示す。図２７には、１つの画素Ｐの模式図を示している。液晶表示装置９００では、副画素電極９２４ａ、９２４ｂは列方向（ｙ方向）に沿って配列されている。２つの副画素電極９２４ａ、９２４ｂは異なるＴＦＴ９３０ａ、９３０ｂを介して同一のソース配線Ｌｓに接続されており、補助容量配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号に応じて２つの副画素電極９２４ａ、９２４ｂの平均電位が異なるように駆動される。例えば、２つの副画電極９２４ａ、９２４ｂの一方の平均電位がソース配線Ｌｓに供給されたソース信号電圧に対応する電位から増加する場合、他方の平均電位がソース配線Ｌｓに供給されたソース信号電圧に対応する電位から低下する。このように副画素電極９２４ａ、９２４ｂの平均電位が異なることにより、副画素の液晶層の印加電圧が異なるため、副画素Ｓｐａ、ＳＰｂの輝度が互いに異なり、これにより、白浮きの改善が図られる。液晶表示装置９００では、１列の画素に対して１本のソース配線が設けられており、開口率の低下および消費電力の増大が抑制される。
図２８に、液晶表示装置９００の複数の画素Ｐの模式図を示す。図２８では、第ｍ列、第ｍ＋１列の画素に対応するソース配線をＬｓｍ、Ｌｓｍ＋１と示しており、第ｎ行〜第ｎ＋３行の画素に対応するゲート配線をＬｇｎ〜Ｌｇｎ＋３と示している。図２８において補助容量配線Ｌｃｓａに供給される補助容量信号電圧の変化に応じて液晶層の実効電圧が変化する副画素を「Ａ」と示し、補助容量配線Ｌｃｓｂに供給される補助容量信号電圧の変化に応じて液晶層の実効電圧が変化する副画素を「Ｂ」と示している。また、図２８において、「＋」および「−」は副画素の極性を示している。また、図２８では、同一画素Ｐ内で輝度の高い副画素を「Ｈ」と示し、輝度の低い副画素「Ｌ」と示している。なお、本明細書の以下の説明において、同一画素Ｐ内で輝度の高い副画素を明副画素と呼び、輝度の低い副画素を暗副画素と呼ぶことがある。
液晶表示装置９００では、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第ｎ行第ｍ列、第ｎ＋１行第ｍ＋１列の画素の極性はプラスであり、第ｎ＋１行第ｍ列、第ｎ行第ｍ＋１列の画素の極性はマイナスである。このような駆動はドット反転駆動と呼ばれ、これにより、表示の焼き付きが抑制されている。
特開２００６―２０９１３５号公報 特開２００５―１８９８０４号公報
液晶表示装置９００では、ドット反転駆動により、図２８において「Ｈ」で示した明副画素が斜めに配置される。このため、表示画面に横方向に延びた一行の線を表示する入力信号が入力される場合、行方向に配列された画素の副画素のうち明副画素が斜めに配列されているため、液晶表示装置９００の表示画面を近くから見ると、直線がにじんで見えてしまうことがあり、表示品位が低下してしまう。また、特許文献２には、明副画素の面積が暗副画素の面積よりも小さいと、低階調表示における視野角特性を効率的に改善できることが記載されているが、液晶表示装置９００において、明副画素と暗副画素の面積比が異なる場合、副画素がマトリクス状に配列されなくなるとともに直線がにじんでみえやすくなる。
本発明は、上記課題を鑑みてなされたものであり、その目的は、表示品位の改善を実現した液晶表示装置を提供することにある。
本発明による液晶表示装置は、アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える液晶表示装置であって、前記液晶表示装置は、複数の行および複数の列のマトリクス状に配列された複数の画素を有しており、前記複数の画素のそれぞれは、第１副画素および第２副画素を含んでおり、前記画素の列方向に沿った長さは、前記第１副画素および前記第２副画素の少なくとも一方によって規定され、前記アクティブマトリクス基板は、それぞれが、前記第１副画素を規定する第１副画素電極および前記第２副画素を規定する第２副画素電極を有する、複数の画素電極と、それぞれがゲート、ソース、および、前記第１副画素電極に電気的に接続されたドレインを有する複数の第１薄膜トランジスタと、それぞれがゲート、ソース、および、前記第２副画素電極に電気的に接続されたドレインを有する複数の第２薄膜トランジスタと、それぞれが前記第１薄膜トランジスタのゲートおよび前記第２薄膜トランジスタのゲートと電気的に接続された複数のゲート配線と、それぞれが前記第１薄膜トランジスタのソースおよび前記第２薄膜トランジスタのソースと電気的に接続された複数のソース配線と、それぞれが、前記第１副画素電極および前記第１薄膜トランジスタのドレインに電気的に接続された複数の補助容量電極と、それぞれが、前記複数の補助容量電極とそれぞれ補助容量を形成する複数の補助容量対向電極の少なくとも１つに電気的に接続された複数の補助容量配線とを有しており、前記対向基板は対向電極を有しており、任意の画素において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオフ状態からオン状態に変化した後、前記第１副画素電極の平均電位は前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態であったときに前記ソース配線に供給されたソース信号の電圧に対応する電位から変化しており、前記第２副画素電極の平均電位は前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態であったときに前記ソース配線に供給されたソース信号の電圧に対応している。
ある実施形態において、前記複数の補助容量配線は、前記複数の画素のうちの行方向に隣接する２つの画素の一方の画素の前記第１副画素に対応する第１補助容量配線と、他方の画素の前記第１副画素に対応する第２補助容量配線とを含む。
ある実施形態において、前記一方の画素の極性は前記他方の画素の極性とは異なる。
ある実施形態において、前記隣接する２つの画素のそれぞれの前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態からオフ状態に変化した後に、前記第１補助容量配線に供給される補助容量信号の電圧の最初の変化方向は、前記第２補助容量配線に供給される補助容量信号の電圧の最初の変化方向とは異なる。
ある実施形態において、前記隣接する２つの画素のそれぞれの前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのゲートに電気的に接続されたゲート配線に供給されるゲート信号の電圧がオフ電圧に変化した後に、前記第１補助容量配線および前記第２補助容量配線に供給される補助容量信号の電圧は変化する。
ある実施形態において、前記複数の画素の前記第１副画素のうち、前記第１副画素電極の電位が前記対向電極よりも高い前記第１副画素における前記第１副画素電極の電位の変化方向は、前記第１副画素電極の電位が前記対向電極よりも低い前記第１副画素における前記第１副画素電極の電位の変化方向とは異なる。
ある実施形態において、前記第１副画素および前記第２副画素のうちの一方の副画素の面積は他方の副画素の面積よりも大きい。
ある実施形態において、前記一方の副画素の面積は前記他方の副画素の面積の１．５倍以上４倍以下である。
ある実施形態において、前記一方の副画素の輝度は前記他方の副画素の輝度よりも低い。
ある実施形態において、前記一方の副画素は前記第１副画素であり、任意の画素において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態からオフ状態に変化した後、前記第１副画素電極の電位が前記対向電極よりも低い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は増加であり、前記第１副画素電極の電位が前記対向電極よりも高い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は減少である。
ある実施形態において、前記一方の副画素は前記第２副画素であり、任意の画素において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態からオフ状態に変化した後、前記第１副画素電極の電位が前記対向電極よりも高い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は増加であり、前記第１副画素電極の電位が前記対向電極よりも低い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は減少である。
ある実施形態において、前記第１副画素は前記補助容量を有している。
ある実施形態において、前記第２副画素は補助容量を有しない。
ある実施形態において、前記アクティブマトリクス基板は、それぞれが、前記第２副画素電極および前記第２薄膜トランジスタの前記ドレインにそれぞれ電気的に接続された複数の一対の補助容量電極をさらに有しており、前記複数の一対の補助容量電極のそれぞれの一方は、任意の画素の前記第１副画素に対応する補助容量配線に電気的に接続された補助容量対向電極と補助容量を形成し、他方は、前記任意の画素と行方向に隣接する画素の前記第１副画素に対応する補助容量配線に電気的に接続された補助容量対向電極と補助容量を形成する。
ある実施形態において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオフ状態に変化した後、前記一対の補助容量電極の一方に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は、前記一対の補助容量電極の他方に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向とは異なる。
ある実施形態において、前記複数のソース配線はそれぞれ列方向に延びており、前記複数のゲート配線はそれぞれ行方向に延びている。
ある実施形態において、前記第１副画素および前記第２副画素は互いに行方向に沿って隣接している。
ある実施形態では、前記複数の画素のうちの列方向に沿って配列された画素において、前記第１副画素および前記第２副画素はそれぞれ直線状に配列されている。
ある実施形態では、前記複数の画素のうちの行方向に沿って配列された画素において、前記第１副画素および前記第２副画素は交互に配列されている。
ある実施形態において、前記第１副画素および前記第２副画素のうちの一方は他方の周囲を囲むように設けられている。
ある実施形態において、前記複数の画素のうちの列方向に隣接する２つの行の画素の前記第１副画素電極の電位は、同一の補助容量配線に供給される補助容量信号に応じて変化する。
ある実施形態において、前記第１副画素電極および前記第２副画素電極のそれぞれは、行方向および列方向に延びる幹部と、前記幹部から延びる枝部とを有する。
ある実施形態において、前記アクティブマトリクス基板および前記対向基板の少なくとも一方は配向膜をさらに有する。
ある実施形態において、前記配向膜は光配向膜を含む。
ある実施形態において、前記液晶表示装置は、前記アクティブマトリクス基板と前記液晶層との間、および、前記対向基板と前記液晶層との間にそれぞれ設けられた配向維持層をさらに備える。
ある実施形態において、前記アクティブマトリクス基板は、それぞれが前記第１薄膜トランジスタの前記ドレインおよび前記補助容量電極と接続する複数のドレイン電極をさらに有する。
ある実施形態において、前記複数のドレイン電極のそれぞれは、前記第１副画素電極および前記第２副画素電極の少なくとも一方のエッジと重なるように設けられる。
ある実施形態において、前記複数のドレイン電極のそれぞれは、前記液晶層の少なくとも１つの液晶ドメインの液晶分子の基準配向方位と前記第１副画素電極および前記第２副画素電極の少なくとも一方のエッジの交差する部分と重なる。
ある実施形態において、前記第１副画素および前記第２副画素のそれぞれは、液晶分子の基準配向方位がほぼ９０°の整数倍異なる４つの液晶ドメインを有する。
ある実施形態において、前記第１副画素および前記第２副画素のそれぞれにおいて前記４つの液晶ドメインに対応する領域は列方向に直線状に配列されており、前記４つの液晶ドメインのうちの互いに隣接する２つの液晶ドメインの液晶分子の基準配向方位はほぼ９０°異なる。
本発明による液晶表示装置は、表示品位を改善することができる。
（ａ）は本発明による液晶表示装置の第１実施形態の模式図であり、（ｂ）は液晶表示装置の等価回路図である。 図１に示した液晶表示装置の模式図である。 図１に示した液晶表示装置の各種信号の電圧波形図である。 （ａ）および（ｂ）は、それぞれ、斜め方向の輝度変化を示すグラフである。 本発明による液晶表示装置の第２実施形態の等価回路図である。 図５に示した液晶表示装置の模式図である。 図５に示した液晶表示装置の等価回路図である。 図７に示した液晶表示装置のある垂直走査期間における各種信号の電圧波形図である。 図７に示した液晶表示装置の別の垂直走査期間における各種信号の電圧波形図である。 本発明による液晶表示装置の第３実施形態の模式図である。 本発明による液晶表示装置の第４実施形態の等価回路図である。 図１１に示した液晶表示装置の模式図である。 本発明による液晶表示装置の第５実施形態の模式図である。 図１３に示した液晶表示装置の等価回路図である。 図１３に示した液晶表示装置のある垂直走査期間における各種信号の電圧波形図である。 図１３に示した液晶表示装置の別の垂直走査期間における各種信号の電圧波形図である。 （ａ）および（ｂ）は本発明による液晶表示装置の第６実施形態の模式図である。 図１７に示した液晶表示装置における１画素の拡大模式図である。 （ａ）および（ｂ）は本発明による液晶表示装置の第７実施形態の模式図である。 （ａ）は図１９に示した液晶表示装置におけるアクティブマトリクス基板の配向膜近傍の液晶分子のチルト方位を示す模式図であり、（ｂ）は対向基板の配向膜近傍の液晶分子のチルト方位を示す模式図であり、（ｃ）は第１、第２副画素の液晶ドメインの配向方向を示す模式図である。 本発明による液晶表示装置の第８実施形態の模式図である。 （ａ）は図２１に示した液晶表示装置におけるアクティブマトリクス基板の配向膜近傍の液晶分子のチルト方位を示す模式図であり、（ｂ）は対向基板の配向膜近傍の液晶分子のチルト方位を示す模式図であり、（ｃ）は第１、第２副画素の液晶ドメインの配向方向を示す模式図である。 本発明による液晶表示装置の第９実施形態の模式図である。 （ａ）は図２３に示した液晶表示装置におけるアクティブマトリクス基板の配向膜近傍の液晶分子のチルト方位を示す模式図であり、（ｂ）は対向基板の配向膜近傍の液晶分子のチルト方位を示す模式図であり、（ｃ）は第１、第２副画素の液晶ドメインの配向方向を示す模式図である。 本発明による液晶表示装置の第１０実施形態の模式図である。 従来の液晶表示装置の模式図である。 別の従来の液晶表示装置の模式図である。 図２７に示した液晶表示装置における副画素の明暗関係および極性を示す模式図である。
以下、図面を参照して、本発明による液晶表示装置の実施形態を説明する。ただし、本発明は、以下の実施形態に限定されるものではない。
（実施形態１）
以下、本発明による液晶表示装置の第１実施形態を説明する。図１（ａ）に、本実施形態の液晶表示装置１００の模式図を示す。液晶表示装置１００は、アクティブマトリクス基板１２０と、対向基板１４０と、アクティブマトリクス基板１２０と対向基板１４０との間に設けられた液晶層１６０とを備える。アクティブマトリクス基板１２０は、絶縁基板１２２および画素電極１２４を有しており、対向基板１４０は、透明絶縁基板１４２および対向電極１４４を有している。なお、図１（ａ）には図示していないが、典型的には、アクティブマトリクス基板１２０には、ゲート配線、補助容量配線、絶縁層、ソース配線、薄膜トランジスタおよび配向膜等がさらに設けられており、対向基板１４０にはカラーフィルタ層、配向膜等がさらに設けられている。また、アクティブマトリクス基板１２０および対向基板１４０の外側には偏光板が設けられている。
例えば、配向膜は垂直配向膜であり、液晶層１６０は垂直配向型の液晶層である。ここで、「垂直配向型液晶層」とは、垂直配向膜の表面に対して、液晶分子軸（「軸方位」ともいう。）が約８５°以上の角度で配向した液晶層をいう。液晶層１６０は負の誘電異方性を有するネマチック液晶材料を含んでおり、クロスニコル配置された偏光板と組み合わせて、ノーマリーブラックモードで表示が行われる。なお、透過型または透過反射両用型の場合、液晶表示装置１００はバックライトをさらに備えている。
液晶表示装置１００には、複数の行および複数の列のマトリクス状に配列された画素が設けられている。各画素は画素電極１２４によって規定される。各画素は、輝度の異なり得る２以上の副画素を有している。典型的には、赤画素、緑画素および青画素を用いてカラー表示が行われる。赤画素、緑画素および青画素は、カラーフィルタ層に赤、緑および青のカラーフィルタを配列することによって実現される。このような赤画素、緑画素および青画素から構成されたカラー表示画素が任意の色の表示単位として機能する。なお、カラー表示画素は、赤、緑および青画素以外に別の画素（例えば、黄画素）をさらに有してもよい。
図１（ｂ）に、液晶表示装置１００の等価回路図を示す。上述したように、液晶表示装置１００には複数の画素Ｐが複数の行および複数の列のマトリクス状に配列されているが、図１（ｂ）は１つの画素Ｐおよびその近傍を示している。
画素Ｐは、副画素Ｓｐａおよび副画素Ｓｐｂを有している。少なくともある中間階調において、副画素Ｓｐａの輝度は副画素Ｓｐｂの輝度とは異なる。典型的には、任意のフレームまたは任意のフィールドにおいて一方の輝度は他方の輝度以上である。ただし、一部の階調において、副画素Ｓｐａ、Ｓｐｂの輝度は互いに略等しくてもよい。任意のフレームまたは任意のフィールドにおいて副画素Ｓｐａおよび副画素Ｓｐｂのうちの輝度の低くなり得る副画素は暗副画素とも呼ばれ、輝度の高くなり得る副画素は明副画素とも呼ばれる。このように、１つの画素Ｐ内に輝度の異なる副画素Ｓｐａ、Ｓｐｂを設けることにより、γ特性の視野角依存性を改善することができる。
副画素Ｓｐａの面積は副画素Ｓｐｂと異なってもよい。例えば、副画素Ｓｐａの面積は副画素Ｓｐｂよりも小さくてもよく、副画素Ｓｐａの面積は副画素Ｓｐｂよりも大きくてもよい。例えば、副画素Ｓｐａ、Ｓｐｂのうちの一方の面積は他方の面積の１．５倍以上４倍以下である。副画素Ｓｐａおよび副画素電ＳＰｂの面積の和を１００％で表す場合、面積の大きい副画素の面積比は６０％以上７０％以下であり、面積の小さい副画素の面積比は３０％以上４０％以下であることが好ましい。また、副画素Ｓｐａ、Ｓｐｂのうち輝度の低い副画素の面積は、輝度の高い副画素の面積よりも大きいことが好ましい。あるいは、副画素Ｓｐａの面積は副画素Ｓｐｂと等しくてもよい。
アクティブマトリクス基板１２０は、画素電極１２４と、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）１３０と、ソース配線Ｌｓと、ゲート配線Ｌｇと、補助容量電極ＥＣと、補助容量配線Ｌｃｓとを有する。画素電極１２４は、副画素Ｓｐａに対応する副画素電極１２４ａと、副画素Ｓｐｂに対応する副画素電極１２４ｂとを有している。ゲート配線Ｌｇおよび補助容量電極ＥＣは行方向（ｘ方向）に沿って延びており、ソース配線Ｌｓは列方向（ｙ方向）に沿って延びている。
ＴＦＴ１３０は、それぞれ、ゲート、ソースおよびドレインを有している。ＴＦＴ１３０は、副画素Ｓｐａ、Ｓｐｂに対応して設けられる。以下の説明において、副画素Ｓｐａに対応するＴＦＴ１３０をＴＦＴ１３０ａと示し、副画素Ｓｐｂに対応するＴＦＴ１３０をＴＦＴ１３０ｂと示す。
画素Ｐには、ＴＦＴ１３０ａのドレインおよび副画素電極１２４ａに電気的に接続された補助容量電極ＥＣが設けられている。また、補助容量電極ＥＣと補助容量を形成する補助容量対向電極ＥＯは、補助容量配線Ｌｃｓと電気的に接続されている。なお、以下の説明において、補助容量配線ＬｃｓをＣＳ配線Ｌｃｓと呼ぶことがある。
ソース配線Ｌｓは、ＴＦＴ１３０ａのソースおよびＴＦＴ１３０ｂのソースに電気的に接続されている。ゲート配線Ｌｇは、ＴＦＴ１３０ａのゲートおよびＴＦＴ１３０ｂのゲートに電気的に接続されている。
図１（ｂ）に示した等価回路では、対向電極１４４は各副画素電極１２４ａ、１２４ｂに対応して示されているが、典型的には、対向電極１４４は表示領域に設けられた複数の画素Ｐ全体に対応する画素電極１２４に対応して設けられている。ただし、対向電極１４４は、複数のブロックに分割して設けられていてもよい。
副画素Ｓｐａは、液晶容量ＣＬａおよび補助容量ＣＣを有している。液晶容量ＣＬａは、副画素電極１２４ａと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。補助容量ＣＣは、補助容量電極ＥＣと、補助容量対向電極ＥＯと、これらの間に設けられた絶縁層とによって構成されている。
また、副画素Ｓｐｂは、液晶容量ＣＬｂを有している。液晶容量ＣＬｂは、副画素電極１２４ｂと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。なお、ここでは、副画素Ｓｐｂは補助容量を有していない。
本明細書において、副画素Ｓｐａ、Ｓｐｂをそれぞれ第１副画素Ｓｐａ、第２副画素Ｓｐｂと呼ぶことがあり、副画素電極１２４ａ、１２４ｂをそれぞれ第１副画素電極１２４ａ、第２副画素電極１２４ｂと呼ぶことがある。また、ＴＦＴ１３０ａ、１３０ｂを第１薄膜トランジスタ１３０ａ、第２薄膜トランジスタ１３０ｂと呼ぶことがある。
図２に、液晶表示装置１００の模式図を示す。なお、図２では、図面が過度に複雑になることを避けるために対向基板１４０を省略して示しており、図２はアクティブマトリクス基板１２０の上面図に対応している。
液晶表示装置１００では、副画素Ｓｐａおよび副画素Ｓｐｂは行方向（ｘ方向）に隣接している。副画素Ｓｐａおよび副画素Ｓｐｂの行方向に沿った長さは異なるが、副画素Ｓｐａおよび副画素Ｓｐｂの列方向に沿った長さは略等しい。このため、副画素Ｓｐａの面積は副画素Ｓｐｂと異なる。画素Ｐの列方向（ｙ方向）に沿った長さは副画素Ｓｐａおよび副画素Ｓｐｂによって規定される。また、副画素Ｓｐａは副画素電極１２４ａによって規定され、副画素Ｓｐｂは副画素電極１２４ｂによって規定される。
ＴＦＴ１３０ａ、１３０ｂのソース、チャネル、ドレインは、それぞれ、半導体層に設けられる。半導体層のうちＴＦＴ１３０ａ、１３０ｂのチャネルとなる領域以外の領域には、不純物が導入され、そのキャリア濃度が増大されている。
ＴＦＴ１３０ａ、１３０ｂのゲートは共通のゲート配線Ｌｇと電気的に接続されており、ＴＦＴ１３０ａ、１３０ｂはゲート配線Ｌｇに供給されるゲート信号電圧に応じて同様に変化する。ＴＦＴ１３０ａ、１３０ｂのソースは、絶縁層に設けられたコンタクトホールを介してソース配線Ｌｓと電気的に接続されている。
ＴＦＴ１３０ａのドレインは、ドレイン電極Ｅｄを介して補助容量電極ＥＣと電気的に接続されており、副画素電極１２４ａは、絶縁層に設けられたコンタクトホールを介して補助容量電極ＥＣと電気的に接続されている。補助容量電極ＥＣは、ＣＳ配線Ｌｃｓと重なるように設けられており、補助容量電極ＥＣとＣＳ配線Ｌｃｓとの間で補助容量が形成される。ここでは、ＣＳ配線Ｌｃｓのうち補助容量電極ＥＣと補助容量を形成する部分が補助容量対向電極ＥＯとなる。なお、ここでは、補助容量対向電極ＥＯはＣＳ配線Ｌｃｓと一体的に設けられているが、補助容量対向電極ＥＯはＣＳ配線Ｌｃｓとは別途設けられてもよい。また、副画素電極１２４ｂは絶縁層に設けられたコンタクトホールを介してＴＦＴ１３０ｂのドレインと電気的に接続されている。副画素電極１２４ａ、１２４ｂはゲート配線ＬｇおよびＣＳ配線Ｌｃｓを跨ぐように配置される。
液晶表示装置１００において画素Ｐへの書き込みは以下のように行われる。まず、ゲート配線Ｌｇに供給されるゲート信号電圧がオフ電圧からオン電圧に変化する。ゲート配線Ｌｇにオン電圧が印加されてＴＦＴ１３０ａ、１３０ｂがオン状態になる場合、ソース配線Ｌｓに供給されたソース信号がＴＦＴ１３０ａ、１３０ｂを介して副画素電極１２４ａ、１２４ｂに供給される。
その後、ゲート配線Ｌｇに供給されるゲート信号電圧がオフ電圧に変化すると、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。なお、厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一量低下するが、副画素電極１２４ａ、１２４ｂの電位は互いに略等しい。
その後、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧が変化し、これにより、副画素電極１２４ａの電位は補助容量信号電圧の変化に応じて変化する。補助容量信号電圧は、ゲート配線Ｌｇが選択されてから同一のゲート配線Ｌｇが次に選択されるまでの間、ハイ電圧およびロー電圧となる期間が略等しくなるように変化する。例えば、補助容量信号は、等しい期間ごとにハイ電圧およびロー電圧に変化する振動波形を含む。
ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後に、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧の最初の変化が増加である場合、副画素電極１２４ａの平均電位は増加する。反対に、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧の最初の変化が低下である場合、副画素電極１２４ａの平均電位は低下する。なお、補助容量信号電圧は、次に選択されるゲート配線Ｌｇ（典型的には、選択されたゲート配線に隣接するゲート配線）に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。以上のようにして、ＣＳ配線Ｌｃｓに補助容量信号を供給することにより、副画素Ｓｐａの実効電圧を副画素Ｓｐｂの実効電圧と異ならせることができる。なお、厳密には、ソース配線Ｌｓと副画素電極１２４ａ、１２４ｂまたはドレイン電極Ｅｄとの間の静電容量があるため、副画素電極１２４ａ、１２４ｂの平均電位は、対応するゲート配線Ｌｇがオフ状態に変化した後にソース配線Ｌｓに供給されるソース信号電圧の変化の影響を受けることになるが、この影響はそれほど大きくはない。
このように、液晶表示装置１００では、副画素Ｓｐａ、Ｓｐｂは行方向に隣接しており、副画素Ｓｐａ、ＳｐｂはいずれもＣＳ配線Ｌｃｓと重なるように設けられているが、副画素ＳｐａはＣＳ配線Ｌｃｓに対応した補助容量ＣＣを有する一方で、副画素ＳｐｂはＣＳ配線Ｌｃｓに対応した補助容量を有しない。このため、副画素Ｓｐｂの液晶層に印加される実効電圧に対して、副画素Ｓｐａの液晶層に印加される実効電圧を変化させることができ、これを利用して視野角特性を改善することができる。
なお、この画素Ｐに着目すると、ある垂直走査期間において副画素電極１２４ａ、１２４ｂの電位が対向電極１４４よりも高い場合、次の垂直走査期間（次のフィールド期間または次のフレーム期間）における副画素電極１２４ａ、１２４ｂは対向電極１４４の電位よりも低い。このように、画素Ｐの極性は垂直走査期間ごとに反転する。本明細書の以下の説明において、副画素電極の電位が対向電極よりも高いことを＋（プラス）と示し、副画素電極の電位が対向電極の電位よりも低いことを−（マイナス）と示す。極性は、液晶層に印加される電界の向きを表している。
このような極性反転により、液晶層のＤＣ成分の大部分は抑制される。ただし、これだけでＤＣ成分を完全に除去することはできない。上述したように、ＴＦＴがオフ状態に変化した後に、副画素電極の電位は引き込み現象に起因して低下し、また、引き込み現象による電圧低下は極性にかかわらず一定の方向に生じる。このため、極性反転のみでは、引き込み現象に起因するＤＣ成分を充分に除去することはできない。したがって、同一階調レベルの表示を行う場合に、垂直走査期間ごとに反転する副画素電極の電位の中央値（ドレイン電圧のＤＣレベル、または、ドレイン電圧の実効レベルともいう。）が対向電極の電圧と略一致するように対向電極の電圧を調整することが好ましい。
液晶表示装置１００は、例えば、以下に示すように駆動される。図３に、液晶表示装置１００の電圧波形図を示す。図３では、ＶＬｓは破線で示された対向電極１４４の電位（ＣＯＭＭＯＮ）を基準としたソース配線Ｌｓに供給されるソース信号の電圧波形を示しており、ＶＬｃｓはＣＳ配線Ｌｃｓに供給される補助容量信号の電圧波形を示しており、ＶＬｇはゲート配線Ｌｇに供給されるゲート信号の電圧波形を示している。また、ＶＣＬａは対向電極１４４の電位（ＣＯＭＭＯＮ）を基準とした副画素電極１２４ａの電位を示し、ＶＣＬｂは対向電極１４４の電位（ＣＯＭＭＯＮ）を基準とした副画素電極１２４ｂの電位を示す。
まず、時刻Ｔ１のときゲート配線Ｌｇに供給されるゲート信号電圧ＶＬｇがオフ電圧からオン電圧に変化することにより、ＴＦＴ１３０ａ、１３０ｂが同時に導通状態（オン状態）となり、副画素Ｓｐａ、Ｓｐｂの副画素電極１２４ａ、１２４ｂにソース配線Ｌｓの電圧ＶＬｓが伝達され、液晶容量ＣＬａ、ＣＬｂに充電が行われる。同様に副画素Ｓｐａの補助容量ＣＣにもソース配線Ｌｓからの充電が行われる。なお、以下の説明において、このときの副画素電極１２４ａ、１２４ｂの電位をＶｓと示す。
次に、時刻Ｔ２のときゲート配線Ｌｇのゲート信号電圧ＶＬｇがオン電圧からオフ電圧に変化することにより、ＴＦＴ１３０ａ、１３０ｂが同時に非導通状態（オフ状態）となり、液晶容量ＣＬａ、ＣＬｂ、補助容量ＣＣはすべてソース配線Ｌｓと電気的に絶縁される。なお、ゲート信号電圧ＶＬｇがオフ電圧に変化した直後には、ＴＦＴ１３０ａ、ＴＦＴ１３０ｂの有する寄生容量等の影響による引き込み現象のために、それぞれの副画素電極１２４ａ、１２４ｂの電位ＶＣＬａ、ＶＣＬｂはそれぞれ電位Ｖｄａ、Ｖｄｂだけ低下し、
ＶＣＬａ＝Ｖｓ−Ｖｄａ
ＶＣＬｂ＝Ｖｓ−Ｖｄｂ
となる。なお、副画素の容量がそれぞれ異なるため、電位Ｖｄａ、Ｖｄｂは、厳密には、同じではないが、概ね同一であるため、以下の説明において電位Ｖｄと示す。このとき、ＣＳ配線Ｌｃｓの電圧ＶＬｃｓは
Ｖｃｓ＝Ｖｃｏｍ−Ｖａｄ
である。
時刻Ｔ３で、ＣＳ配線Ｌｃｓの電圧ＶＬｃｓがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄに変化する。ＣＳ配線Ｌｃｓのこの電圧変化に伴い、副画素電極１２４ａの電位ＶＣＬａは
ＶＣＬａ＝Ｖｓ−Ｖｄ＋２×Ｋｃａ×Ｖａｄ
へ変化する。但し、Ｋｃａ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ）である。ここで、ＣＣＳは補助容量ＣＣの容量値に相当し、ＣＬＣ（Ｖ）は電位差Ｖが与えられたときの液晶容量ＣＬａの容量値に相当する。
時刻Ｔ４では、ＣＳ配線Ｌｃｓの電圧ＶＬｃｓがＶｃｏｍ＋ＶａｄからＶｃｏｍ−Ｖａｄへと２倍のＶａｄだけ変化し、副画素電極１２４ａの電位ＶＣＬａはまた、
ＶＣＬａ＝Ｖｓ−Ｖｄ＋２×Ｋｃａ×Ｖａｄ
から、
ＶＣＬａ＝Ｖｓ−Ｖｄ
へ変化する。
時刻Ｔ５では、ＣＳ配線Ｌｃｓの電圧ＶＬｃｓがＶｃｏｍ−ＶａｄからＶｃｏｍ＋Ｖａｄと２倍のＶａｄだけ変化し、副画素電極１２４ａの電位ＶＣＬａはまた、
ＶＣＬａ＝Ｖｓ−Ｖｄ
から、
ＶＣＬａ＝Ｖｓ−Ｖｄ＋２×Ｋｃａ×Ｖａｄ
へ変化する。
このように、ＣＳ配線Ｌｃｓの電圧ＶＬｃｓおよび副画素電極１２４ａの電位ＶＣＬａは、水平走査期間（水平書き込み時間）１Ｈの整数倍の間隔毎に上記Ｔ４、Ｔ５における変化を交互に繰り返す。これに対して、副画素Ｓｐｂは補助容量を有しておらず、副画素電極１２４ｂの電位ＶＣＬｂはＶｓ−Ｖｄのままである。したがって、副画素電極１２４ａ、１２４ｂの電位ＶＣＬａ、ＶＣＬｂの平均は、
ＶＣＬａ＝Ｖｓ−Ｖｄ＋Ｋｃａ×Ｖａｄ
ＶＣＬｂ＝Ｖｓ−Ｖｄ
となる。
よって、副画素Ｓｐａ、Ｓｐｂの液晶層に印加される実効電圧Ｖ１、Ｖ２は、
Ｖ１＝ＶＣＬａ−Ｖｃｏｍ
Ｖ２＝ＶＣＬｂ−Ｖｃｏｍ
すなわち、
Ｖ１＝Ｖｓ−Ｖｄ＋Ｋｃａ×Ｖａｄ−Ｖｃｏｍ
Ｖ２＝Ｖｓ−Ｖｄ−Ｖｃｏｍ
となる。
従って、副画素Ｓｐａ、Ｓｐｂのそれぞれの液晶層に印加される実効電圧の差ΔＶ（＝Ｖ１−Ｖ２）は、ΔＶ＝Ｋｃａ×Ｖａｄ（但し、Ｋｃａ＝ＣＣＳ／（ＣＬＣ（Ｖ）＋ＣＣＳ））となり、互いに異なる電圧を印加することができ、副画素ＳｐａおよびＳｐｂの輝度を異ならせることができる。
なお、特許文献２に開示された液晶表示装置９００では、異なる副画素Ｓｐａ、Ｓｐｂのそれぞれが異なるＣＳ配線Ｌｃｓａ、Ｌｃｓｂに対応する補助容量を有しており、２つの副画電極９２４ａ、９２４ｂの一方の平均電位がソース配線Ｌｓに供給されたソース信号電圧に対応する電位から増加し、他方の平均電位がソース配線Ｌｓに供給されたソース信号電圧に対応する電位から低下する。これに対して、本実施形態の液晶表示装置１００では、副画電極１２４ａの平均電位がソース配線Ｌｓに供給されたソース信号電圧に対応する電位から変化する一方、副画電極１２４ｂの平均電位がソース配線Ｌｓに供給されたソース信号電圧に対応する電位から変化しない。このため、液晶表示装置１００では、液晶表示装置９００よりもＣＳ配線Ｌｃｓに供給される補助容量信号電圧の変化を大きくすることにより、液晶表示装置９００と同等の副画素Ｓｐａ、Ｓｐｂ間の電圧差ΔＶを実現することができる。
なお、ここでは、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧の変化を利用して副画素電極１２４ａの平均電位をソース信号電圧に対応する電位よりも高くしたが、本発明はこれに限定されない。ＣＳ配線Ｌｃｓに供給される補助容量信号電圧の変化を利用して副画素電極１２４ａの平均電位をソース信号電圧に対応する電位よりも低くしてもよい。
ＣＳ配線Ｌｃｓに供給される補助容量信号電圧の変化を利用して副画素電極１２４ａの平均電位をソース信号電圧に対応する電位よりも高くする場合、ソース配線Ｌｓには、対向電極を基準とした電位差の絶対値が液晶表示装置９００よりも大きいソース信号電圧を供給してもよい。あるいは、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧の変化を利用して副画素電極１２４ａの平均電位をソース信号電圧に対応する電位よりも低くする場合、ソース配線Ｌｓには、対向電極を基準とした電位差の絶対値が液晶表示装置９００よりも小さいソース信号電圧を供給してもよい。
ここで、図４を参照して、正面方向および斜め方向の輝度変化を説明する。図４（ａ）および図４（ｂ）は、正面規格化輝度に対する斜め規格化輝度の変化を示すグラフである。図４（ａ）において斜め方向は表示画面の法線を偏光軸方向に６０°傾かせた方向であり、図４（ｂ）において斜め方向は表示画面の法線を偏光軸方向の斜め４５°方向に６０°傾かせた方向である。まず、図４（ａ）を参照して説明する。
図４（ａ）において横軸は正面規格化輝度(1/2.2)である。ここで、正面規格化輝度は、正面方向の輝度を、最大階調レベルを表示する際の正面方向の輝度が１．０となるように規格化した値である。なお、指数（１／２．２）のべき乗とすることにより、正面規格化輝度(1/2.2)は正面方向の階調レベルを規格化したものに相当する。例えば、横軸における０．５は正面規格化輝度０．２２（≒０．５2.2）に相当し、これは、２５５階調表記で階調レベル１２７に相当する。指数（１／２．２）のべき乗とすることにより、輝度の比較的低い領域の輝度変化を充分に表すことができる。
図４（ａ）において縦軸は６０°規格化輝度(1/2.2)を示す。ここでは、６０°規格化輝度は、表示画面の法線を偏光軸方向に沿って斜めに６０°傾かせた方向から測定した輝度を、最大階調レベルを表示する際の輝度が１．０となるように規格化した値である。指数（１／２．２）のべき乗とすることにより、６０°規格化輝度(1/2.2)は斜め方向の階調レベルを規格化したものに相当する。
図４（ａ）において、「分割なし」は、副画素を有しない液晶表示装置の輝度変化を示しており、「１：１」は明副画素および暗副画素の面積比が１：１の液晶表示装置の輝度変化を示しており、「３．５：６．５」は明副画素および暗副画素の面積比が３．５：６．５の液晶表示装置の輝度変化を示している。なお、参考のために、図４（ａ）において、「正面」は、横軸とリニアに比例する正面方向の輝度変化を示している。
副画素を有しない液晶表示装置では、斜め方向の輝度変化は正面方向の輝度変化とは大きく異なる。特に、低階調レベルにおいて斜め方向の規格化輝度が相対的に大きいため、斜め方向から見た映像は相対的に白っぽく見え、充分なコントラストが得られず、奥行きが感じられにくくなる。このような現象は白浮きとも呼ばれる。
これに対して、副画素を設けることにより、特に低階調レベルにおいて、正面方向の規格化輝度と斜め方向の規格化輝度との差を小さくすることができ、斜め方向の輝度変化を正面方向の輝度変化に近づけることができる。また、暗副画素の面積を明副画素の面積よりも大きくすることにより、さらに、低階調レベルにおける斜め方向の輝度変化を正面方向の輝度変化に近づけることができる。
図４（ｂ）は表示画面の法線を偏光軸方向の斜め４５°方向に沿って斜め６０°傾かせた方向から測定された輝度の変化を示している。図４（ｂ）において横軸は図４（ａ）と同様である。図４（ｂ）において縦軸は６０°規格化輝度(1/2.2)を示す。ここでは、６０°規格化輝度は、表示画面の法線を偏光軸方向の斜め４５°方向に沿って斜め６０°に傾かせた方向から測定した輝度を、最大階調レベルを表示する際の輝度が１．０となるように規格化した値である。指数（１／２．２）のべき乗とすることにより、６０°規格化輝度(1/2.2)は斜め方向の階調レベルを規格化したものに相当する。
副画素を設けない場合、偏光軸と交差する方向に傾斜した方向の輝度変化は正面方向の輝度変化とは大きく異なり、偏光軸方向の斜め４５°方向に沿って斜め方向に測定する場合、正面方向に対する斜め方向の輝度変化のずれはさらに大きい。これに対して、副画素を設けることにより、特に低階調レベルにおいて、斜め方向の輝度変化を正面方向の輝度変化に近づけることができる。また、暗副画素の面積が明副画素の面積よりも大きい場合、さらに、低階調レベルにおける斜め方向の輝度変化を正面方向の輝度変化に近づけることができる。
このように、輝度の異なり得る副画素Ｓｐａ、Ｓｐｂを設けることにより、視野角特性を改善することができる。特に、副画素Ｓｐａ、Ｓｐｂのうちの暗副画素の面積が明副画素よりも大きいことが好ましい。
液晶表示装置１００は、例えば、以下のように作製される。
アクティブマトリクス基板１２０の作製は以下のように行われる。まず、絶縁基板１２２上にゲート配線Ｌｇ、ＣＳ配線Ｌｃｓおよび補助容量対向電極ＥＯを形成する。例えば、絶縁基板１２２はガラス基板である。ここで、ゲート配線Ｌｇ、ＣＳ配線Ｌｃｓおよび補助容量対向電極ＥＯは、同一工程で形成され、同様の材料から形成されている。
次に、ゲート配線ＬｇおよびＣＳ配線Ｌｃｓを覆う絶縁層の上にソース配線Ｌｓ、ドレイン電極Ｅｄおよび補助容量電極ＥＣを形成する。この絶縁層の一部はＴＦＴ１３０のゲート絶縁膜として機能する。ソース配線Ｌｓ、ドレイン電極Ｅｄおよび補助容量電極ＥＣは、同一工程で同様の材料から形成されている。
次に、この絶縁層上に半導体層を形成する。半導体層は、例えば、非晶質半導体層（典型的にはアモルファスシリコン層）である。あるいは、半導体層は、多結晶半導体層（典型的にはポリシリコン層）であってもよく、酸化物半導体層であってもよい。なお、上述したように、必要に応じて半導体層の所定の領域に不純物を導入してもよい。
次に、半導体層を覆う層間絶縁層を形成し、さらに、この層間絶縁層の上に画素電極１２４を形成する。例えば、画素電極１２４は透明導電膜（典型的には、Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）から形成される。その後、画素電極１２４を覆う配向膜が形成される。
なお、ゲート配線Ｌｇ、ＣＳ配線Ｌｃｓ、補助容量対向電極ＥＯ、ソース配線Ｌｓ、ドレイン電極Ｅｄ、補助容量電極ＥＣ、および、画素電極１２４は、それぞれ、導電材料を堆積させた後に、フォトマスクを利用してフォトレジストを用いて露光を行い、エッチングを行うことによって形成される。また、半導体層は、半導体材料を堆積させた後にフォトマスクを利用してフォトレジストを用いて露光を行い、エッチングを行うことによって形成される。以上のようにしてアクティブマトリクス基板１２０は作製される。
また、対向基板１４０の作製は以下のように行われる。まず、透明絶縁基板１４２上に対向電極１４４を形成する。例えば、透明絶縁基板１４２はガラス基板である。また、対向基板１４０の表面には配向膜が設けられている。なお、対向基板１４０には、必要に応じて、カラーフィルタ層が設けられる。カラーフィルタ層は、赤、緑および青のカラーフィルタと、各カラーフィルタを囲むブラックマトリクスとを有している。このようにして対向基板１４０は作製される。
その後、アクティブマトリクス基板１２０および対向基板１４０の貼り合わせを行う。例えば、アクティブマトリクス基板１２０および対向基板１４０の一方に矩形枠状にシール剤を付与し、シール剤で囲まれた領域内に液晶材料を滴下する。その後、アクティブマトリクス基板１２０および対向基板１４０を貼り合わせ、シール剤を硬化する。液晶材料の滴下により、液晶材料の付与を均一および短時間に行うことができ、また、マザーガラス基板に対して一括処理を行うことができる。さらに、液晶材料の廃棄量を減らし液晶材料の効率的な利用を行うことができる。
あるいは、アクティブマトリクス基板１２０および対向基板１４０の一方に、一部開口した矩形枠状にシール剤を付与した後、アクティブマトリクス基板１２０と対向基板１４０とを貼り合わせた空セルを形成し、その後、アクティブマトリクス基板１２０と対向基板１４０との間に液晶材料を注入してもよい。その後、シール剤を硬化する。例えば、このシール剤は熱硬化性を有しており、加熱処理により、シール剤を硬化する。その後、アクティブマトリクス基板１２０および対向基板１４０のそれぞれの絶縁基板１２２、１４２には、必要に応じて位相差板を付与した後、偏光板を付与する。以上のようにして液晶表示装置１００は作製される。
（実施形態２）
以下、本発明による液晶表示装置の第２実施形態を説明する。図５に、本実施形態の液晶表示装置１００Ａの等価回路図を示す。図５では、第ｎ行第ｍ列、第ｎ＋１行第ｍ列、第ｎ行第ｍ＋１列、第ｎ＋１行第ｍ＋１列の４つの画素を示している。
液晶表示装置１００Ａでは、各行の画素に対して２本のＣＳ配線が設けられている。具体的には、第ｎ行の画素Ｐに対応してＣＳ配線Ｌｃｓａ、Ｌｃｓｂが設けられており、第ｎ＋１行の画素Ｐに対応してＣＳ配線Ｌｃｓｃ、Ｌｃｓｄが設けられている。
まず、第ｎ行の画素Ｐの構成を説明する。第ｎ行第ｍ列の画素Ｐにおいて副画素Ｓｐａは液晶容量ＣＬａおよび補助容量ＣＣを有している。液晶容量ＣＬａは、副画素電極１２４ａと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。補助容量ＣＣは、補助容量電極ＥＣと、補助容量対向電極ＥＯと、これらの間に設けられた絶縁層とによって構成されている。これに対して、副画素Ｓｐｂは液晶容量ＣＬｂを有しているが、補助容量を有していない。液晶容量ＣＬｂは、副画素電極１２４ｂと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。
第ｎ行第ｍ＋１列の画素Ｐにおいて副画素Ｓｐａは液晶容量ＣＬａおよび補助容量ＣＣを有している。液晶容量ＣＬａは、副画素電極１２４ａと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。補助容量ＣＣは、補助容量電極ＥＣと、補助容量対向電極ＥＯと、これらの間に設けられた絶縁層とによって構成されている。これに対して、副画素Ｓｐｂは液晶容量ＣＬｂを有しているが、補助容量を有していない。液晶容量ＣＬｂは、副画素電極１２４ｂと、対向電極１４４と、これらの間に設けられた液晶層１６０とによって構成されている。
このように、第ｎ行第ｍ列および第ｎ行第ｍ＋１列の画素Ｐのいずれにおいても副画素Ｓｐａが液晶容量ＣＬａおよび補助容量ＣＣを有している。具体的には、第ｎ行第ｍ列の副画素ＳｐａではＣＳ配線Ｌｃｓａに対応して補助容量ＣＣが形成されており、第ｎ行第ｍ＋１列の副画素ＳｐａではＣＳ配線Ｌｃｓｂに対応して補助容量ＣＣが形成されている。このため、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号の電圧変化に応じて副画素電極１２４ａの電位、ひいては、副画素Ｓｐａの液晶層に印加される実効電圧が変化する。これに対して、副画素Ｓｐｂは補助容量を有しておらず、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号の電圧が変化しても、画素電極１２４ｂの電位は変化せず、結果として、副画素Ｓｐｂの液晶層に印加される実効電圧も変化しない。
なお、ここでは、詳述しないが、第ｎ行第ｍ＋２列、第ｎ行第ｍ＋４列、・・・の画素Ｐの副画素Ｓｐａでは、ＣＳ配線Ｌｃｓａに対応して補助容量ＣＣが形成されており、第ｎ行第ｍ＋３列、第ｎ行第ｍ＋５列、・・・の画素Ｐの副画素ＳｐａではＣＳ配線Ｌｃｓｂに対応して補助容量ＣＣが形成されている。このように、行方向に隣接する画素の副画素Ｓｐａは異なるＣＳ配線Ｌｓｃａ、Ｌｃｓｂに対応して形成された補助容量ＣＣを有している。
また、ここでは、詳述しないが、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋２列、第ｎ＋１行第ｍ＋４列、・・・の画素Ｐの副画素Ｓｐａでは、ＣＳ配線Ｌｃｓｄに対応して補助容量ＣＣが形成されており、第ｎ行第ｍ＋１列、第ｎ行第ｍ＋３列、第ｎ行第ｍ＋５列、・・・の画素Ｐの副画素ＳｐａではＣＳ配線Ｌｃｓｃに対応して補助容量ＣＣが形成されている。このように、行方向に隣接する画素の副画素Ｓｐａは異なるＣＳ配線に対応して形成された補助容量ＣＣを有している。
図６に、液晶表示装置１００Ａの模式図を示す。本実施形態の液晶表示装置１００Ａでは、各画素Ｐにおいて、副画素Ｓｐａおよび副画素Ｓｐｂは行方向に配列されている。列方向に配列された画素Ｐにおいて副画素Ｓｐａは直線状に配列されており、副画素Ｓｐｂは直線状に配列されている。
第ｎ行第ｍ列および第ｎ行第ｍ＋１列の画素の副画素電極１２４ａ、１２４ｂはゲート配線ＬｇおよびＣＳ配線Ｌｃｓａ、Ｌｃｓｂを跨いでいる。また、隣接する２行の画素の間に対応して線状の遮光部材ＢＬが設けられている。遮光部材ＢＬはゲート配線Ｌｇ、ＣＳ配線Ｌｃｓおよび補助容量対向電極ＥＯと同一工程で同様の材料から形成される。なお、遮光部材ＢＬは対向基板のブラックマトリックス（ＢＭ）の一部として形成してもよい。
典型的には、副画素Ｓｐａ、Ｓｐｂのそれぞれは液晶分子の平均的な配向方向の異なる４つの液晶ドメインを有している。例えば、副画素Ｓｐａ、Ｓｐｂの４つの液晶ドメインは列方向に配列される。１行の画素に対応する２つのＣＳ配線Ｌｃｓおよびゲート配線Ｌｇは、副画素Ｓｐａ、Ｓｐｂの列方向に配列された４つの液晶ドメインのそれぞれの境界と重なるように設けられており、副画素電極１２４ａ、１２４ｂはＣＳ配線Ｌｃｓおよびゲート配線Ｌｇによって４等分される。異なる液晶ドメインは、電圧無印加時に各液晶ドメインの少なくとも中央付近の液晶分子を互いに異なる基準配向方向に配向する配向膜を用いて形成してもよい。または、副画素電極１２４ａ、１２４ｂは異なる方向に延びた微細スリット構造を有してもよい。あるいは、副画素電極１２４ａ、１２４ｂに異なる方向に延びたリブまたはスリットを設けてもよい。
液晶表示装置１００Ａでは、副画素電極１２４ａの面積は副画素電極１２４ｂよりも小さい。例えば、副画素電極１２４ａおよび副画素電極１２４ｂの面積の和を１００％で表す場合、副画素電極１２４ａの面積は３０％以上４０％以下であり、副画素電極１２４ｂの面積は６０％以上７０％以下である。なお、副画素Ｓｐａ、Ｓｐｂの輝度はいずれの関係であってもよいが、図４を参照して上述したように、面積の小さい副画素Ｓｐａを明副画素とし、面積の大きい副画素Ｓｐｂを暗副画素とすることにより、特に低階調レベルにおける視野角特性の改善を効率的に行うことができる。
図７に、液晶表示装置１００のＡ等価回路図を示す。図７には、複数の画素Ｐの等価回路を示している。図７では、第ｍ列〜第ｍ＋２列の画素に対応するソース配線をＬｓｍ〜Ｌｓｍ＋２と示しており、第ｎ行〜第ｎ＋４行の画素に対応するゲート配線をＬｇｎ〜Ｌｇｎ＋４と示している。
ＣＳ配線Ｌｃｓａ〜Ｌｃｓｄにはそれぞれ補助容量幹線Ｌｔｃｓａ〜Ｌｔｃｓｄから補助容量信号が供給される。具体的には、第ｎ行の画素に対応するＣＳ配線Ｌｃｓａ、Ｌｃｓｂには、それぞれ、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂから補助容量信号が供給され、第ｎ＋１行の画素に対応するＣＳ配線Ｌｃｓｃ、Ｌｃｓｄには、それぞれ、補助容量幹線Ｌｔｃｓｃ、Ｌｔｃｓｄから補助容量信号が供給される。
図７に示した液晶表示装置１００Ａは、例えば、以下に示すように駆動される。図８に、液晶表示装置１００Ａの電圧波形図を示す。図８では、ＶＬｓｍは破線で示された対向電極１４４の電圧を基準としたソース配線Ｌｓｍに供給されるソース信号の電圧波形を示しており、ＶＬｇｎ〜ＶＬｇｎ＋４はゲート配線Ｌｇｎ〜Ｌｇｎ＋４に供給されるゲート信号の電圧波形を示しており、ＶＬｃｓａ〜ＶＬｃｓｄはＣＳ配線Ｌｃｓａ〜Ｌｃｓｄに供給される補助容量信号の電圧波形を示している。また、ＶＣＬａ ｍ，ｎ〜ＶＣＬａ ｍ，ｎ＋４は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋４行第ｍ列の画素Ｐの副画素電極１２４ａの電位を示し、ＶＣＬｂ ｍ，ｎ〜ＶＣＬｂ ｍ，ｎ＋４は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋４行第ｍ列の画素Ｐの副画素電極１２４ｂの電位を示す。なお、説明が過度に複雑になることを避けるために、ここでは、入力信号における全ての画素の階調レベルを同一としている。
ここでは、補助容量幹線Ｌｔｃｓａ〜Ｌｔｃｓｄに供給される補助容量信号電圧ＶＬｃｓａ〜ＶＬｃｓｄはいずれもデューティ比１：１の矩形波を含む振動電圧であり、振動の周期はいずれも水平走査期間の４倍の時間（４Ｈ）である。補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂに着目すると、補助容量信号電圧ＶＬｃｓｂの位相は、補助容量信号電圧ＶＬｃｓａと比べて２Ｈ時間だけ遅れている。補助容量信号電圧ＶＬｃｓｃ、ＶＬｃｓｄに着目すると、補助容量信号電圧ＶＬｃｓｄの位相は、補助容量信号電圧ＶＬｃｓｃと比べて２Ｈ時間だけ遅れている。また、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｃに着目すると、補助容量信号電圧ＶＬｃｓａの位相は、補助容量信号電圧ＶＬｃｓｃと比べて１Ｈ時間だけ遅れている。
ＣＳ配線Ｌｃｓａ〜Ｌｃｓｄに供給される補助容量信号電圧ＶＬｃｓａ〜ＶＬｃｓｄとゲート配線Ｌｇのゲート信号電圧ＶＬｇの変化に着目すると、各ＣＳ配線Ｌｃｓａ〜Ｌｃｓｄに対応するゲート配線Ｌｇのゲート信号電圧ＶＬｇがオン電圧からオフ電圧に変化する時刻と、補助容量信号電圧ＶＬｃｓａ〜ＶＬｃｓｄが一定となる期間の中央の時刻とが一致しており、ゲート信号電圧ＶＬｇがオフ電圧に変化する時刻と補助容量信号電圧ＶＬｃｓａ〜ＶＬｃｓｄが変化する時刻との差Ｔｄは１Ｈ時間である。ただし、Ｔｄはこれに限定されず、Ｔｄの値は、０Ｈよりも大きく補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂが反転する周期（ここでは２Ｈ時間）よりも短い範囲であればよい。
図７および図８を参照して、液晶表示装置１００Ａにおける画素Ｐへの書き込みを説明する。まず、第ｎ行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ行第ｍ列、および、第ｎ行第ｍ＋１列の画素Ｐに着目する。ゲート配線Ｌｇｎに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ行の画素が選択されると、ソース配線Ｌｓｍに供給されたソース信号電圧が第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソース配線Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。
ここでは、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも高く、また、図８には図示していないが、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも低い。このように、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係は、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係と異なる。
その後、ゲート配線Ｌｇｎに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態になった直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一量低下する。このとき、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位は互いに等しく、また、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は互いに等しい。
その後、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は変化し、これにより、副画素電極１２４ａの平均電位はソース配線Ｓｍ、Ｓｍ＋１に供給されたソース信号の電圧に対応する電位から変化する。これに対して副画素Ｓｐｂは補助容量を有していないため、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号の電圧変化にかかわらず副画素電極１２４ｂの電位は変化せず、副画素電極１２４ｂの電位はソース配線Ｓｍ、Ｓｍ＋１に供給されたソース信号の電圧に対応している。
第ｎ行第ｍ列の画素Ｐでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化が増加であり、副画素電極１２４ａの平均電位は補助容量信号電圧ＶＬｃｓａに応じて増加する。プラス極性で副画素電極１２４ａの平均電位が増加するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
また、第ｎ行第ｍ＋１列の画素Ｐにおいて、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｂの最初の変化が低下であり、副画素電極１２４ａの平均電位は補助容量信号電圧ＶＬｃｓｂに応じて低下する。マイナス極性で副画素電極１２４ａの平均電位が低下するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
このようにして、第ｎ行の画素Ｐへの書き込みが行われる。上述したように、第ｎ行第ｍ＋１列の画素Ｐの極性は第ｎ行第ｍ列の画素Ｐの極性と反転しており、ここでは、詳述していないが、第ｎ行の行方向に隣接する画素の極性は互いに反転している。また、上述したように、第ｎ行第ｍ列の画素ＰではＣＳ配線Ｌｃｓａに対応する副画素Ｓｐａが明副画素であり、第ｎ行第ｍ＋１列の画素ＰではＣＳ配線Ｌｃｓｂに対応する副画素Ｓｐａが明副画素である。このように、ＣＳ配線Ｌｃｓに対応する副画素Ｓｐａが明副画素となり、ＣＳ配線Ｌｃｓに対応しない副画素Ｓｐｂが暗副画素となる。
次に、第ｎ＋１行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ＋１行第ｍ列、および、第ｎ＋１行第ｍ＋１列の画素Ｐに着目する。
ゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ＋１行の画素が選択されると、ソース配線Ｌｓｍに供給されたソース信号電圧が第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソース配線Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。ここでは、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも低く、また、図８には図示していないが、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも高い。このように、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係は、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位と対向電極１４４の電位との関係と異なる。
次に、ゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。ここでも、上述したように、引き込み現象が生じる。
その後、ＣＳ配線Ｌｃｓｃ、Ｌｃｓｄに供給される補助容量信号電圧は異なる方向に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａの電位は異なる方向に変化する。第ｎ＋１行第ｍ列の画素Ｐでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｃの最初の変化が低下であり、マイナス極性で副画素電極１２４ａの平均電位が低下するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。また、第ｎ＋１行第ｍ＋１列の画素Ｐでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｄの最初の変化は増加であり、プラス極性で副画素電極１２４ａの平均電位は増加するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
このようにして、第ｎ＋１行の画素Ｐへの書き込みが行われる。第ｎ＋１行の行方向に隣接する画素の極性は互いに反転しており、また、第ｎ＋１行の画素ＰでもＣＳ配線Ｌｃｓに対応する副画素Ｓｐａが明副画素であり、ＣＳ配線Ｌｃｓに対応しない副画素Ｓｐｂが暗副画素である。第ｎ＋２行以降の画素Ｐへの書き込みも同様に行われる。
このように、液晶表示装置１００Ａでは、ドット反転駆動が行われており、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第ｎ行第ｍ列、第ｎ＋１行第ｍ＋１列の画素の極性はプラスであり、第ｎ＋１行第ｍ列、第ｎ行第ｍ＋１列の画素の極性はマイナスである。
図９に、図８に示した垂直走査期間の次の垂直走査期間（フィールド期間またはフレーム期間）における電圧波形図を示す。図８および図９の比較から理解されるように、ソース配線Ｌｓに供給されるソース信号電圧の極性は前の垂直走査期間と比べて反転しており、これにより、表示の焼き付きが抑制される。また、ＣＳ配線Ｌｃｓａ〜Ｌｃｓｄに供給される補助容量信号電圧の位相は前の垂直走査期間と比べて反転している。このように、ソース信号電圧の極性および補助容量信号電圧の位相がいずれも反転していることにより、この垂直走査期間でも副画素Ｓｐａが明副画素となり、副画素Ｓｐｂが暗副画素となる。なお、液晶表示装置１００Ａでは、ＣＳ配線Ｌｃｓに供給された補助容量信号電圧の変化によって副画素Ｓｐａの液晶層に印加される実効電圧の絶対値が増加するため、ソース信号配線の振幅を比較的小さくすることができ、ソースドライバの消費電力の増大を抑制できる。
図８および図９を参照した説明では、４つの補助容量幹線に振動周期４Ｈの異なる補助容量信号が供給されたが、本発明はこれに限定されない。２つの補助容量幹線に振動周期２Ｈの異なる補助容量信号が供給されてもよい。この場合、図７に示した等価回路において、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｃに等価な補助容量信号が供給され、補助容量幹線Ｌｔｃｓｂ、Ｌｔｃｓｄに等価な補助容量信号が供給される。このように、Ｎ本（Ｎは２以上の偶数）の補助容量幹線に振動周期ＮＨの異なる補助容量信号が供給されてもよい。
（実施形態３）
上述した液晶表示装置１００Ａでは、ＣＳ配線Ｌｃｓに対応する副画素Ｓｐａの面積がＣＳ配線Ｌｃｓに対応しない副画素Ｓｐｂよりも小さかったが、本発明はこれに限定されない。ＣＳ配線Ｌｃｓに対応する副画素の面積はＣＳ配線Ｌｃｓに対応しない副画素よりも大きくてもよい。また、上述した液晶表示装置１００Ａでは、ＣＳ配線Ｌｃｓに対応する副画素Ｓｐａが明副画素であり、ＣＳ配線Ｌｃｓに対応しない副画素Ｓｐｂが暗副画素であったが、本発明はこれに限定されない。ＣＳ配線Ｌｃｓに対応する副画素が暗副画素であり、ＣＳ配線Ｌｃｓに対応しない副画素が明副画素であってもよい。
以下、図１０を参照して、本発明による液晶表示装置の第３実施形態を説明する。本実施形態の液晶表示装置１００Ｂは、副画素Ｓｐａの面積が副画素Ｓｐｂよりも大きく、また、副画素Ｓｐａの輝度が副画素Ｓｐｂよりも低い点を除いて上述した液晶表示装置１００Ａと同様の構成を有しており、冗長を避けるために重複する説明を省略する。なお、液晶表示装置１００Ｂの等価回路は図５または図７と同様である。
液晶表示装置１００Ｂにおいて副画素電極１２４ａ、１２４ｂの列方向に沿った長さは互いに略等しいが、副画素電極１２４ａの行方向に沿った長さは副画素電極１２４ｂの行方向に沿った長さよりも大きく、副画素電極１２４ａ（およびそれに規定される副画素Ｓｐａ）の面積は副画素電極１２４ｂ（およびそれに規定される副画素Ｓｐｂ）よりも大きい。副画素Ｓｐａ、Ｓｐｂは互いに行方向に隣接しており、列方向に沿って配列された画素Ｐにおいて副画素Ｓｐａ、Ｓｐｂはそれぞれ直線状に配列されている。
なお、冗長を避けるためにここでは図示していないが、ある画素Ｐの副画素電極１２４ａ、１２４ｂにプラス極性のソース信号電圧が供給された場合、当該画素Ｐを選択するゲート配線Ｌｇに供給されるゲート信号電圧がオフ電圧に変化した後、当該画素Ｐに対応するＣＳ配線Ｌｃｓに供給される補助容量信号電圧の最初の変化が低下であることにより、当該画素Ｐの副画素電極１２４ａの平均電位を低下させることができ、副画素Ｓｐａの輝度は副画素Ｓｐｂの輝度よりも低くなる。一方、別の画素Ｐの副画素電極１２４ａ、１２４ｂにマイナス極性のソース信号電圧が供給された場合、当該画素Ｐを選択するゲート配線Ｌｇに供給されるゲート信号電圧がオフ電圧に変化した後、当該画素Ｐに対応するＣＳ配線Ｌｃｓに供給される補助容量信号電圧の最初の変化が増加であることにより、当該画素Ｐの副画素電極１２４ａの平均電位を増加させることができ、副画素Ｓｐａの輝度は副画素Ｓｐｂの輝度よりも低くなる。
例えば、ある垂直走査期間において、ソース配線Ｌｓｍに供給されるソース信号電圧が図８に示したように変化する場合、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧は図９に示したように変化する。あるいは、別の垂直走査期間において、ソース配線Ｌｓｍに供給されるソース信号電圧が図９に示したように変化する場合、ＣＳ配線Ｌｃｓに供給される補助容量信号電圧は図８に示したように変化する。
なお、上述した液晶表示装置１００Ａ、１００Ｂでは、副画素Ｓｐａ、Ｓｐｂのうちの面積の小さい副画素が明副画素であったが、本発明はこれに限定されない。副画素Ｓｐａ、Ｓｐｂのうちの面積の小さい副画素が暗副画素であってもよい。
（実施形態４）
上述した液晶表示装置では、副画素Ｓｐｂは補助容量を有しなかったが、本発明はこれに限定されない。副画素Ｓｐｂは補助容量を有してもよい。
以下、図１１および図１２を参照して、本発明による液晶表示装置の第４実施形態を説明する。本実施形態の液晶表示装置１００Ｃは、副画素Ｓｐｂが補助容量を有している点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。
図１１に、液晶表示装置１００Ｃの等価回路図を示す。液晶表示装置１００Ｃでは、アクティブマトリクス基板１２０は補助容量電極ＥＣｂ１、ＥＣｂ２を有している。また、ＣＳ配線Ｌｃｓａは、補助容量電極ＥＣｂ１と補助容量ＣＣｂ１を形成する補助容量対向電極ＥＯｂ１と電気的に接続されており、ＣＳ配線Ｌｃｓｂは、補助容量電極ＥＣｂ２と補助容量ＣＣｂ２を形成する補助容量対向電極ＥＯｂ２と電気的に接続されている。
液晶表示装置１００Ｃにおいて、副画素Ｓｐｂは、液晶容量ＣＬｂに加えて補助容量ＣＣｂ１、ＣＣｂ２をさらに有している。補助容量ＣＣｂ１は、補助容量電極ＥＣｂ１と、補助容量対向電極ＥＯｂ１と、これらの間に設けられた絶縁層とによって構成されている。また、補助容量ＣＣｂ２は、補助容量電極ＥＣｂ２と、補助容量対向電極ＥＯｂ２と、これらの間に設けられた絶縁層とによって構成されている。補助容量電極ＥＣｂ１および補助容量電極ＥＣｂ２の面積は互いに略等しく、補助容量ＣＣｂ１、ＣＣｂ２は互いに略等しい。このように、液晶表示装置１００Ｃでは、副画素Ｓｐｂが補助容量ＣＣｂ１、ＣＣｂ２を有しているため、液晶容量ＣＬｂからの電荷のリークが抑制される。
また、液晶表示装置１００Ｃにおいて、副画素Ｓｐａは、液晶容量ＣＬａおよび補助容量ＣＣを有している。補助容量ＣＣは、補助容量電極ＥＣと、補助容量対向電極ＥＯと、これらの間に設けられた絶縁層とによって構成されている。このように、液晶表示装置１００Ｃでは、副画素Ｓｐａは１つの補助容量ＣＣを有しているのに対して、副画素Ｓｐｂは２つの補助容量ＣＣｂ１、ＣＣｂ２を有しており、このために、副画素Ｓｐｂには一対の補助容量電極ＥＣｂ１、ＥＣｂ２が設けられている。
図１２に、液晶表示装置１００Ｃの模式図を示す。液晶表示装置１００Ｃでは、各行の画素Ｐに対応して２本のＣＳ配線Ｌｃｓが設けられている。第ｎ行の画素Ｐに着目すると、第ｎ行の画素Ｐに対応してＣＳ配線Ｌｃｓａ、Ｌｃｓｂが設けられている。
ＴＦＴ１３０ａ、１３０ｂのゲートは共通のゲート配線Ｌｇと電気的に接続されており、ＴＦＴ１３０ａ、１３０ｂはゲート配線Ｌｇに供給されるゲート信号電圧に応じて同様に変化する。ＴＦＴ１３０ａ、１３０ｂのソースは、絶縁層に設けられたコンタクトホールを介してソース配線Ｌｓと電気的に接続されている。
ＴＦＴ１３０ａのドレインは、ドレイン電極Ｅｄを介して補助容量電極ＥＣと電気的に接続されており、副画素電極１２４ａは、絶縁層に設けられたコンタクトホールを介して補助容量電極ＥＣと電気的に接続されている。補助容量電極ＥＣは、ＣＳ配線Ｌｃｓａと重なるように設けられており、補助容量電極ＥＣとＣＳ配線Ｌｃｓａとの間で補助容量ＣＣが形成される。
ＴＦＴ１３０ｂのドレインは、ドレイン電極Ｅｄｂを介して補助容量電極ＥＣｂ１および副画素電極１２４ｂと電気的に接続されている。補助容量電極ＥＣｂ１は、ＣＳ配線Ｌｃｓａと重なるように設けられており、補助容量電極ＥＣｂ１とＣＳ配線Ｌｃｓａとの間で補助容量ＣＣｂ１が形成される。また、絶縁層を介して副画素電極１２４ｂと電気的に接続された補助容量電極ＥＣｂ２は、ＣＳ配線Ｌｃｓｂと重なるように設けられており、補助容量電極ＥＣｂ２とＣＳ配線Ｌｃｓｂとの間で補助容量ＣＣｂ２が形成される。
ここでは、ＣＳ配線Ｌｃｓａのうち補助容量電極ＥＣｂ１と補助容量を形成する部分が補助容量対向電極ＥＯｂ１となり、ＣＳ配線Ｌｃｓｂのうち補助容量電極ＥＣｂ２と補助容量を形成する部分が補助容量対向電極ＥＯｂ２となる。また、ここでは、補助容量対向電極ＥＯｂ１、ＥＯｂ２はＣＳ配線Ｌｃｓａ、Ｌｃｓｂとそれぞれ一体的に設けられているが、補助容量対向電極ＥＯｂ１、ＥＯｂ２はＣＳ配線Ｌｃｓａ、Ｌｃｓｂとは別途設けられてもよい。
液晶表示装置１００Ｃでは、副画素電極１２４ａ、１２４ｂの列方向に沿った長さは互いに略等しいが、副画素電極１２４ａの行方向に沿った長さは副画素電極１２４ｂの行方向に沿った長さよりも短く、副画素電極１２４ａの面積は副画素電極１２４ｂよりも小さい。例えば、液晶表示装置１００Ｃの各配線には、図８および図９に示した電圧波形の信号が供給される。
液晶表示装置１００Ｃにおける画素Ｐへの書き込みを説明する。まず、第ｎ行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ行第ｍ列、および、第ｎ行第ｍ＋１列の画素Ｐに着目する。ゲート配線Ｌｇｎに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ行の画素が選択されると、ソース配線Ｌｓｍに供給されたソース信号電圧が第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソース配線Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。ここでは、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも高く、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも低い。
その後、ゲート配線Ｌｇｎに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態になった直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一量低下する。なお、液晶表示装置１００Ｃでは、上述した液晶表示装置１００〜１００Ｂおよび後述する液晶表示装置のいくつかとは異なり、副画素Ｓｐａ、Ｓｐｂのそれぞれが液晶容量および補助容量の両方を有しているため、副画素Ｓｐａ、Ｓｐｂが概同一の容量を有するよう設計することができる。このため、引き込み電圧に起因する電位低下を概同一量とするように設計することができ、フリッカーの発生を抑制することができる。
その後、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧は変化し、これにより、副画素電極１２４ａの電位が変化する。ここでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化が増加であり、副画素電極１２４ａの平均電位は増加する。
上述したように、副画素ＳｐｂはＣＳ配線Ｌｃｓａに対応する補助容量ＣＣｂ１およびＣＳ配線Ｌｃｓｂに対応する補助容量ＣＣｂ２を有している。ＴＦＴ１３０ｂがオフ状態に変化した後に、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は異なる方向に変化する。このとき、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧の変化に起因する副画素電極１２４ｂの平均電位の変化量は、ＣＳ配線Ｌｃｓｂに供給される補助容量信号電圧の変化に起因する副画素電極１２４ｂの平均電位の変化量と略等しいため、補助容量ＣＣｂ１、ＣＣｂ２に起因する副画素電極１２４ｂの平均電位の変化は略相殺し、結果として、副画素電極１２４ｂの平均電位はソース配線Ｌｓに供給されたソース信号電圧に対応することになる。このように、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号の電圧変化にかかわらず副画素電極１２４ｂの電位は変化せず、副画素電極１２４ｂの平均電位はソース配線Ｓｍ、Ｓｍ＋１に供給されたソース信号の電圧に対応している。
第ｎ行第ｍ列の画素Ｐでは、プラス極性で副画素電極１２４ａの平均電位は補助容量信号電圧ＶＬｃｓａに応じて増加するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。また、第ｎ行第ｍ＋１列の画素Ｐでは、マイナス極性で副画素電極１２４ａの平均電位は補助容量信号電圧ＶＬｃｓｂに応じて低下するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
このようにして第ｎ行の画素Ｐへの書き込みが行われる。第ｎ行の行方向に隣接する画素の極性は互いに反転している。また、第ｎ行の画素Ｐに対応する２つのＣＳ配線Ｌｃｓａ、Ｌｃｓｂのうち一方のみに対応する副画素Ｓｐａが明副画素となり、両方に対応する副画素Ｓｐｂが暗副画素となる。
次に、第ｎ＋１行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ＋１行第ｍ列、および、第ｎ＋１行第ｍ＋１列の画素Ｐに着目する。
ゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ＋１行の画素が選択されると、ソース配線Ｌｓｍに供給されたソース信号電圧が第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソース配線Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。ここでは、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも低く、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂの電位は対向電極１４４の電位よりも高い。
その後、ゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。
その後、ＣＳ配線Ｌｃｓｃ、Ｌｃｓｄに供給される補助容量信号電圧は異なる方向に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａの電位は異なる方向に変化する。第ｎ＋１行第ｍ列の画素Ｐでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｃの最初の変化が低下であり、副画素電極１２４ａの平均電位は低下する。また、ＣＳ配線Ｌｃｓｃ、Ｌｃｓｄに供給される補助容量信号電圧の異なる影響が相殺されることにより、ＣＳ配線Ｌｃｓｃ、Ｌｃｓｄの両方に対応する副画素電極１２４ｂの平均電位はソース配線Ｌｓｍに供給されたソース信号電圧に対応している。マイナス極性で副画素電極１２４ａの平均電位が低下するため、副画素Ｓｐａの輝度は副画素Ｓｐｂより高い。また、第ｎ＋１行第ｍ＋１列の画素Ｐでは、ＴＦＴ１３０ａがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｄの最初の変化は増加であり、プラス極性で副画素電極１２４ａの平均電位が増加するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
このようにして、第ｎ＋１行の画素Ｐへの書き込みが行われる。第ｎ＋１行の行方向に隣接する画素の極性は互いに反転している。また、第ｎ＋１行の画素Ｐに対応する２つのＣＳ配線Ｌｃｓｃ、Ｌｃｓｄのうち一方のみに対応する副画素Ｓｐａが明副画素となり、両方に対応する副画素Ｓｐｂが暗副画素となる。
なお、上述した説明では、副画素Ｓｐａｐの面積は副画素Ｓｐｂよりも小さく、プラス極性の副画素Ｓｐａに対応するＣＳ配線に供給される補助容量信号の電圧の最初の変化は増加であり、マイナス極性の副画素Ｓｐａに対応するＣＳ配線に供給される補助容量信号の電圧の最初の変化は低下であったが、本発明はこれに限定されない。例えば、副画素Ｓｐａの面積は副画素Ｓｐｂよりも大きく、プラス極性の副画素Ｓｐａに対応するＣＳ配線に供給される補助容量信号の電圧の最初の変化は低下であり、マイナス極性の副画素Ｓｐａに対応するＣＳ配線に供給される補助容量信号の電圧の最初の変化は増加であってもよい。
また、上述した説明では、副画素Ｓｐａ、Ｓｐｂのうちの面積の小さい副画素が明副画素であったが、本発明はこれに限定されない。面積の小さい副画素が暗副画素であってもよい。
なお、図１２では、第ｎ行第ｍ列および第ｎ＋１行第ｍ行の画素における副画素Ｓｐａは補助容量配線Ｌｃｓａ、Ｌｃｓｃに対応しており、第ｎ行第ｍ＋１列および第ｎ＋１行第ｍ＋１行の画素における副画素Ｓｐａは補助容量配線Ｌｃｓｂ、Ｌｃｓｄに対応している。このように、図１２では、行方向に隣接する２つの画素における副画素Ｓｐａに対応する補助容量配線の距離は一定ではないが、液晶表示装置１００Ｃにおいても、図６および図１０に示した構成と同様に、行方向に隣接する２つの画素における副画素Ｓｐａに対応する補助容量配線間の距離はほぼ一定であってもよい。
（実施形態５）
上述した液晶表示装置では、各行の画素に対して２本のＣＳ配線が設けられていたが、本発明はこれに限定されない。
以下、図１３を参照して、本発明による液晶表示装置の第５実施形態を説明する。本実施形態の液晶表示装置１００Ｄは、列方向に隣接する２行の画素がＣＳ配線を共有している点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。なお、図１３では、図面が過度に複雑になることを避けるために対向基板１４０を省略して示しており、図１３はアクティブマトリクス基板１２０の上面図に対応している。
副画素電極１２４ａ、１２４ｂの列方向に沿った長さは互いに略等しいが、副画素電極１２４ａの行方向に沿った長さは副画素電極１２４ｂの行方向に沿った長さよりも小さく、副画素Ｓｐａの面積は副画素Ｓｐｂよりも小さい。副画素Ｓｐａ、Ｓｐｂは互いに行方向に隣接しており、列方向に沿って配列された画素Ｐにおいて副画素Ｓｐａ、Ｓｐｂはそれぞれ直線状に配列されている。
液晶表示装置１００Ｄでは、ＣＳ配線Ｌｃｓは列方向に隣接する２つの行の画素の間に設けられており、ＣＳ配線Ｌｃｓは２つの行の画素の副画素Ｓｐａに対応している。例えば、ＣＳ配線Ｌｃｓｂは、第ｎ＋１行第ｍ列の画素の第１副画素Ｓｐａに対応する補助容量対向電極ＥＯ、および、第ｎ行第ｍ＋１列の画素の第１副画素Ｓｐａに対応する補助容量対向電極ＥＯの両方と電気的に接続されている。このため、ＣＳ配線Ｌｃｓに供給される補助容量信号に基づいて２つの行の画素の副画素電極１２４ａの平均電位は変化する。以上のように、液晶表示装置１００Ｄでは、１本のＣＳ配線を隣接する２つの行の画素で共有しているため、ＣＳ配線Ｌｃｓの本数を減らすことができ、高開口率を実現することができる。
液晶表示装置１００Ｄでは、補助容量対向電極ＥＯがＣＳ配線Ｌｃｓと連続して一体的に設けられており、補助容量対向電極ＥＯおよびＣＳ配線Ｌｃｓを構成する導電部材の幅が部分的に広くなっている。なお、補助対向容量電極ＥＯがＣＳ配線Ｌｃｓに含まれるように設けられ、導電部材の幅が一定であってもよい。
液晶表示装置１００Ｄにおける画素Ｐへの書き込みは以下のように行われる。ここでは、第ｎ行第ｍ列、第ｎ行第ｍ＋１列、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列の画素Ｐに着目する。
まず、第ｎ行のゲート配線Ｌｇｎに供給されるゲート信号電圧がオン電圧に変化し、これにより、第ｎ行第ｍ列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このように第ｎ行の画素が選択されると、ソース配線Ｌｓｍ、Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ行第ｍ列、第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。その後、ゲート配線Ｌｇｎに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。なお、上述したように、引き込み現象に起因して副画素電極１２４ａ、１２４ｂの電位は互いに低下する。
第ｎ行のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧は変化し、これにより、副画素電極１２４ａの電位は変化する。なお、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧は、後述する第ｎ＋１行のゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。ただし、ＣＳ配線Ｌｃｓｂに供給される補助容量信号電圧は、後述する第ｎ＋１行のゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化した後に変化する。
例えば、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも高い場合、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後に、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧の最初の変化が増加であると、副画素電極１２４ａの平均電位は増加し、副画素Ｓｐａの輝度が副画素Ｓｐｂよりも高くなる。反対に、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧の最初の変化が低下であると、副画素電極１２４ａの平均電位は低下し、副画素Ｓｐｂの輝度が副画素Ｓｐａよりも高くなる。
また、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも低い場合、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後に、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧の最初の変化が増加であると、副画素電極１２４ａの平均電位は増加し、副画素Ｓｐｂの輝度が副画素Ｓｐａよりも高くなる。反対に、ＣＳ配線Ｌｃｓａに供給される補助容量信号電圧の最初の変化が低下であると、副画素電極１２４ａの平均電位は低下し、副画素Ｓｐａの輝度が副画素Ｓｐｂよりも高くなる。
次に、第ｎ＋１行のゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオン電圧に変化し、そのゲート配線Ｌｇｎ＋１に対応するＴＦＴ１３０ａ、１３０ｂがオン状態に変化する。このようにして第ｎ＋１行の画素が選択されると、ソース配線Ｌｓｍ、Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。例えば、第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂの電位が対向電極１４４の電位よりも高い場合、第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂには、対向電極１４４の電位よりも低いソース信号電圧が印加される。
その後、ゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。
その後、ＣＳ配線Ｌｃｓｂ、Ｌｃｓｃに供給される補助容量信号電圧が変化し、副画素電極１２４ａ、１２４ｂの電位は補助容量信号電圧の変化に応じて変化する。ＣＳ配線Ｌｃｓｂに供給される補助容量信号電圧は、ここでは図示しない第ｎ＋２行のゲート配線Ｌｇｎ＋２に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも前に変化してもよく、当該時刻よりも後に変化してもよい。ただし、ＣＳ配線Ｌｃｓｃに供給される電圧は、第ｎ＋２行のゲート配線Ｌｇｎ＋２に供給されるゲート信号電圧がオフ電圧からオン電圧に変化する時刻よりも後に変化する。
図１４に、液晶表示装置１００Ｄの等価回路図を示す。図１４には、複数の画素Ｐの等価回路を示している。図１４では、第ｍ列〜第ｍ＋２列の画素に対応するソース配線をＬｓｍ〜Ｌｓｍ＋２と示しており、第ｎ行〜第ｎ＋４行の画素に対応するゲート配線をＬｇｎ〜Ｌｇｎ＋４と示している。また、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂからそれぞれ延びるＣＳ配線をＣＳ配線Ｌｃｓａ、Ｌｃｓｂと示している。
図１４に示した液晶表示装置１００Ｄは、例えば、以下に示すように駆動される。図１５に、液晶表示装置１００Ｄの電圧波形図を示す。図１５において、ＶＬｓｍは破線で示された対向電極１４４の電圧を基準としたソース配線Ｌｓｍに供給されるソース信号の電圧波形を示しており、ＶＬｇｎ〜ＶＬｇｎ＋４はゲート配線Ｌｇｎ〜Ｌｇｎ＋４に供給されるゲート信号の電圧波形を示しており、ＶＬｃｓａ、ＶＬｃｓｂはＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号の電圧波形を示している。また、ＶＣＬａ ｍ，ｎ〜ＶＣＬａ ｍ，ｎ＋４は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋４行第ｍ列の画素Ｐの副画素電極１２４ａの電位を示し、ＶＣＬｂ ｍ，ｎ〜ＶＣＬｂ ｍ，ｎ＋４は、それぞれ、対向電極１４４の電位を基準とした第ｎ行第ｍ列〜第ｎ＋４行第ｍ列の画素Ｐの副画素電極１２４ｂの電位を示す。なお、説明が過度に複雑になることを避けるために、ここでは、入力信号における全ての画素の階調レベルを同一としている。
ここでは、補助容量幹線Ｌｔｃｓａ、Ｌｔｃｓｂに供給される補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂはいずれも、デューティ比１：１の矩形波を含む振動電圧であり、振動の周期はいずれも水平走査期間の１倍の時間（１Ｈ）である。また、補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂに着目すると、補助容量信号電圧ＶＬｃｓｂの位相は、補助容量信号電圧ＶＬｃｓａと比べて０．５Ｈ時間だけ遅れている。
以下、図１４および図１５を参照して、液晶表示装置１００Ｄにおける画素Ｐへの書き込みを説明する。まず、第ｎ行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ行第ｍ列、および、第ｎ行第ｍ＋１列の画素Ｐに着目する。
第ｎ行のゲート配線Ｌｇｎに供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ行の画素が選択されるとき、ソース配線Ｌｓｍに供給されたソース信号電圧が第ｎ行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソース配線Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。ソース配線Ｌｓｍに供給されるソース信号電圧は対向電極１４４よりも高く、また、図１５には示していないが、ソース配線Ｌｓｍ＋１に供給されるソース信号電圧は対向電極１４４よりも低い。このように、行方向に隣接する画素Ｐの極性は互いに異なる。
その後、ゲート配線Ｌｇｎに供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ行第ｍ列、第ｎ行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。厳密には、ＴＦＴ１３０ａ、１３０ｂがオフ状態になった直後に、副画素電極１２４ａ、１２４ｂの電位は、ＴＦＴ１３０ａ、１３０ｂの有する寄生容量等の影響に基づく引き込み現象のために、略同一量低下する。
ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧ＶＬｃｓａ、ＶＬｃｓｂは異なる方向に変化し、これにより、副画素電極１２４ａの電位は変化する。
第ｎ行第ｍ列の画素Ｐでは、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化が増加であり、プラス極性で副画素電極１２４ａの平均電位が増加するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。また、第ｎ行第ｍ＋１列の画素Ｐでは、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｂの最初の変化が低下であり、マイナス極性で副画素電極１２４ａの平均電位が低下するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
このようにして、第ｎ行の画素Ｐへの書き込みが行われる。第ｎ行の行方向に隣接する画素の極性は互いに反転しており、第ｎ行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。
次に、第ｎ＋１行の画素Ｐへの書き込みを説明する。ここでは、特に、第ｎ＋１行第ｍ列、および、第ｎ＋１行第ｍ＋１列の画素Ｐに着目する。第ｎ＋１行のゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオフ電圧からオン電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオン状態になる。このようにして第ｎ＋１行の画素が選択されると、ソース配線Ｌｓｍに供給されたソース信号電圧が第ｎ＋１行第ｍ列の副画素電極１２４ａ、１２４ｂに印加され、ソース配線Ｌｓｍ＋１に供給されたソース信号電圧が第ｎ＋１行第ｍ＋１列の副画素電極１２４ａ、１２４ｂに印加される。なお、第ｎ＋１行第ｍ列の画素Ｐの極性は第ｎ＋１行第ｍ＋１列の画素Ｐの極性とは異なる。また、第ｎ＋１行第ｍ列の画素Ｐの極性は第ｎ行第ｍ列の画素Ｐの極性とは異なり、第ｎ＋１行第ｍ＋１列の画素Ｐの極性は第ｎ行第ｍ＋１列の画素Ｐの極性とは異なる。
その後、ゲート配線Ｌｇｎ＋１に供給されるゲート信号電圧がオン電圧からオフ電圧に変化し、これにより、第ｎ＋１行第ｍ列、第ｎ＋１行第ｍ＋１列のＴＦＴ１３０ａ、１３０ｂがオフ状態に変化する。ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳ配線Ｌｃｓｂ、Ｌｃｓａに供給される補助容量信号電圧ＶＬｃｓｂ、ＶＬｃｓａは異なる方向に変化する。
第ｎ＋１行第ｍ列の画素Ｐでは、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓｂの最初の変化が低下であり、副画素電極１２４ａの平均電位は低下する。マイナス極性で副画素電極１２４ａの平均電位は低下するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。また、第ｎ＋１行第ｍ＋１列の画素Ｐでは、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後における補助容量信号電圧ＶＬｃｓａの最初の変化が増加であり、副画素電極１２４ａの平均電位は増加する。プラス極性で副画素電極１２４ａの平均電位は増加するため、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。
このようにして、第ｎ＋１行の画素Ｐへの書き込みが行われる。第ｎ＋１行の行方向に隣接する画素の極性は互いに反転しており、また、第ｎ＋１行の行方向に隣接する画素の副画素の明暗関係は互いに反転している。第ｎ＋２行以降の画素Ｐへの書き込みも同様に行われる。
このように、液晶表示装置１００Ｄでは、行方向および列方向に隣接する画素の極性は互いに異なり、斜め方向に隣接する画素の極性は互いに等しい。例えば、第ｎ行第ｍ列、第ｎ＋１行第ｍ＋１列の画素の極性はプラスであり、第ｎ＋１行第ｍ列、第ｎ行第ｍ＋１列の画素の極性はマイナスである。また、行方向および列方向に隣接する副画素の明暗関係は互いに異なり、明副画素は斜め方向に隣接している。
図１６に、図１５に示した垂直走査期間の次の垂直走査期間（フィールド期間またはフレーム期間）における電圧波形図を示す。
図１５および図１６の比較から理解されるように、ソース配線Ｌｓに供給されるソース信号電圧の極性は、前の垂直走査期間と比べて反転している。このため、表示の焼き付きが抑制される。また、ＣＳ配線Ｌｃｓａ、Ｌｃｓｂに供給される補助容量信号電圧の位相は前の垂直走査期間と比べて反転している。このように、ソース信号電圧の極性および補助容量信号電圧の位相がいずれも反転していることにより、この垂直走査期間でも副画素Ｓｐａが明副画素であり、副画素Ｓｐｂが暗副画素である。
なお、上述した説明では、ＣＳ配線に供給される補助容量信号は、デューティ比が１：１の矩形波を含む振動電圧であったが、本発明はこれに限定されない。デューティ比が１：１以外の矩形波や、さらには正弦波や三角波などの振動電圧を用いてもよい。複数の副画素に接続されたＴＦＴがオフ状態とされた後に、複数の副画素のそれぞれの補助容量対向電極に供給される電圧が変化し、その変化量が副画素によって異なるようにすればよい。
なお、図１５および図１６を参照して上述した説明では、２つの補助容量幹線に振動周期１Ｈの異なる補助容量信号が供給されたが、本発明はこれに限定されない。４つの補助容量幹線に振動周期８Ｈの異なる補助容量信号が供給されてもよく、あるいは、６つの補助容量幹線に振動周期１２Ｈの異なる補助容量信号が供給されてもよい。このように、Ｎ本（Ｎは２以上の偶数）の補助容量幹線に振動周期（２×Ｎ）×Ｋ×Ｈ（Ｋは正の整数）の異なる補助容量信号が供給されてもよい。
（実施形態６）
以下、図１７および図１８を参照して、本発明による液晶表示装置の第６実施形態を説明する。
図１７（ａ）に、本実施形態の液晶表示装置１００Ｅの模式図を示す。本実施形態の液晶表示装置１００Ｅは、配向維持層が設けられるとともに副画素電極が微細スリット構造を有している点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。
液晶表示装置１００Ｅは、アクティブマトリクス基板１２０と、対向基板１４０と、液晶層１６０とを備えている。アクティブマトリクス基板１２０は、絶縁基板１２２と、画素電極１２４と、配向膜１２６とを有しており、対向基板１４０は、透明絶縁基板１４２と、対向電極１４４と、配向膜１４６とを有している。また、液晶表示装置１００Ｅは、配向膜１２６と液晶層１６０との間に設けられた配向維持層１６２、および、配向膜１４６と液晶層１６０との間に設けられた配向維持層１６４をさらに備えている。なお、図１７（ａ）では配向維持層１６２、１６４は配向膜１２６、１４６の全面を覆う膜状に示されているが、配向維持層１６２、１６４は、配向膜１２６、１４６の全面を覆うように設けられていなくてもよく、島状に設けられていてもよい。配向維持層１６２、１６４はＰｏｌｙｍｅｒ Ｓｕｓｔａｉｎｅｄ Ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ（以下、「ＰＳＡ技術」という）を利用して形成され、このような液晶表示装置１００ＥはＰＳＡモードとも呼ばれる。
なお、ＰＳＡ技術は、例えば、特開２００２−３５７８３０号公報、特開２００３−１７７４１８号公報、特開２００６−７８９６８号公報、Ｋ． Ｈａｎａｏｋａ ｅｔ ａｌ． "Ａ Ｎｅｗ ＭＶＡ−ＬＣＤ ｂｙ Ｐｏｌｙｍｅｒ Ｓｕｓｔａｉｎｅｄ Ａｌｉｇｎｍｅｎｔ Ｔｅｃｈｎｏｌｏｇｙ"、ＳＩＤ ０４ ＤＩＧＥＳＴ １２００−１２０３（２００４）に開示されている。これら４つの文献の開示内容の全てを参考のために本明細書に援用する。
ＰＳＡ技術は、液晶材料中に少量の重合性化合物（例えば光重合性モノマまたはオリゴマ）を混入しておき、液晶パネルを組み立てた後、液晶層に所定の電圧を印加した状態で重合性化合物に活性エネルギー線（例えば紫外線）を照射して重合体を生成することによって、液晶分子のプレチルト方向を制御する技術である。重合体が生成されるときの液晶分子の配向状態が、電圧を取り去った後（電圧を印加しない状態）においても維持（記憶）される。ここでは、重合体で形成された層を配向維持層ということにする。配向維持層は、配向膜の表面（液晶層側）に形成されるが、必ずしも配向膜の表面を覆う形状でなくてもよく、離散的に存在する重合体粒子であってもよい。
ＰＳＡ技術は、液晶層に形成される電界等を制御することによって、液晶分子のプレチルト方位およびプレチルト角度を調整することができる。また、配向維持層によって、液晶層に接するほぼ全ての面で配向規制力を発現するので、応答特性に優れている。
図１７（ｂ）に、液晶表示装置１００Ｅの模式的な上面図を示す。図１８に、液晶表示装置１００Ｅにおける１画素の模式的な拡大図を示している。なお、図１７（ｂ）および図１８では、微細スリット構造を有する副画素電極１２４ａ、１２４ｂを詳細に示しているが、副画素電極１２４ａ、１２４ｂを省略したとすると、この模式図は図１２に示したものと同様であり、液晶表示装置１００Ｅの等価回路は、図１１と同様である。
液晶表示装置１００Ｅでは、副画素Ｓｐａには、ＴＦＴ１３０ａのドレインおよび副画素電極１２４ａに電気的に接続された補助容量電極ＥＣが設けられている。また、補助容量電極ＥＣと補助容量を形成する補助容量対向電極ＥＯはＣＳ配線Ｌｃｓと電気的に接続されている。また、副画素Ｓｐｂには、ＴＦＴ１３０ｂのドレインおよび副画素電極１２４ｂに電気的に接続された補助容量電極ＥＣｂ１が設けられており、また、副画素電極１２４ｂと電気的に接続された補助容量電極ＥＣｂ２が設けられている。
ＴＦＴ１３０ａのドレインは、ドレイン電極Ｅｄを介して補助容量電極ＥＣと電気的に接続されており、副画素電極１２４ａは、絶縁層に設けられたコンタクトホールを介して補助容量電極ＥＣと電気的に接続されている。補助容量電極ＥＣは、ＣＳ配線Ｌｃｓａと重なるように設けられており、補助容量電極ＥＣとＣＳ配線Ｌｃｓａとの間で補助容量ＣＣが形成される。
ＴＦＴ１３０ｂのドレインは、ドレイン電極Ｅｄｂを介して補助容量電極ＥＣｂ１および副画素電極１２４ｂと電気的に接続されている。補助容量電極ＥＣｂ１は、ＣＳ配線Ｌｃｓａと重なるように設けられており、補助容量電極ＥＣｂ１とＣＳ配線Ｌｃｓａとの間で補助容量ＣＣｂ１が形成される。また、絶縁層を介して副画素電極１２４ｂと電気的に接続された補助容量電極ＥＣｂ２は、ＣＳ配線Ｌｃｓｂと重なるように設けられており、補助容量電極ＥＣｂ２とＣＳ配線Ｌｃｓｂとの間で補助容量ＣＣｂ２が形成される。
図１７（ｂ）および図１８に示すように、液晶表示装置１００Ｅにおいて、副画素電極１２４ａは、一対の偏光板の偏光軸と平行な方向に延びるように配置された幹部１２４ｓ１〜１２４ｓ４と、幹部１２４ｓ１〜１２４ｓ４から斜め方向に延びる複数の枝部１２４ｔ１〜１２４ｔ４とを有している。また、副画素電極１２４ｂは、一対の偏光板の偏光軸と平行な方向に延びるように配置された幹部１２４ｕ１〜１２４ｕ４と、幹部１２４ｕ１〜１２４ｕ４から斜め方向に延びる複数の枝部１２４ｖ１〜１２４ｖ４とを有している。
具体的には、幹部１２４ｓ１、１２４ｓ３、１２４ｕ１、１２４ｕ３は列方向に沿って延びており、幹部１２４ｓ２、１２４ｓ２、１２４ｕ２、１２４ｕ４は行方向に沿って延びている。枝部１２４ｔ１、１２４ｔ２はそれぞれ幹部１２４ｓ１、１２４ｓ２から１３５°、２２５°方位に延びており、枝部１２４ｔ３、１２４ｔ４はそれぞれ幹部１２４ｓ３、１２４ｓ４から４５°、３１５°方位に延びている。ここで、方位は、表示画面（紙面）の水平方向（左右方向）を方位角方向の基準とし、左回りに正をとる（表示面を時計の文字盤に例えると３時方向を方位角０°として、反時計回りを正とする）として表している。また、枝部１２４ｖ１、１２４ｖ２はそれぞれ幹部１２４ｕ１、１２４ｕ２から４５°、３１５°方位に延びており、枝部１２４ｖ３、１２４ｖ４はそれぞれ幹部１２４ｕ３、１２４ｕ４から１３５°、２２５°方位に延びている。
幹部１２４ｓ１は枝部１２４ｔ３を介して幹部１２４ｓ３と電気的に接続されており、幹部１２４ｕ１は枝部１２４ｖ２を介して幹部１２４ｕ３と電気的に接続されている。幹部１２４ｓ１、１２４ｕ１は互いに隣接して配置されており、幹部１２４ｓ２、１２４ｕ２はそれぞれ行方向に隣接する別の画素の幹部１２４ｕ３、１２４ｓ３と隣接している。
垂直配向型の液晶層の液晶分子は、幹部１２４ｓ１〜１２４ｕ４および枝部１２４ｔ１〜１２４ｖ４からの斜め電界により、それぞれの枝部１２４ｔ１〜１２４ｖ４が延びる方位に傾斜する。これは、互いに平行に延びる枝部１２４ｔ１〜１２４ｖ４からの斜め電界は枝部１２４ｔ１〜１２４ｖ４が延びる方向と垂直な方位に液晶分子を傾斜させるように作用し、幹部１２４ｓ１〜１２４ｕ４からの斜め電界はそれぞれの枝部１２４ｔ１〜１２４ｖ４の延びる方位に液晶分子を傾斜させるように作用するからである。ＰＳＡ技術を用いると、液晶層に電圧を印加した際に形成される、液晶分子の上記の配向を安定化させることができる。液晶表示装置１００Ｅでは、ＣＳ配線Ｌｃｓは、異なる液晶ドメインの境界と重なるように配置されており、これにより、開口率の実質的な低下が抑制される。
なお、上述したように、微細スリット構造の液晶表示装置１００Ｅでは、副画素Ｓｐｂは２つの補助容量ＣＣｂ１、ＣＣｂ２を有していたが、本発明はこれに限定されない。副画素Ｓｐｂは補助容量を有しなくてもよく、微細スリット構造を有する液晶表示装置の等価回路は図５または図７に示したのと同様であってもよい。
（実施形態７）
以下、図１９および図２０を参照して、本発明による液晶表示装置の第７実施形態を説明する。本実施形態の液晶表示装置１００Ｆは、配向膜が液晶分子にプレチルトを付与する点を除いて上述した液晶表示装置と同様の構成を有しており、冗長を避けるために重複する説明を省略する。例えば、液晶表示装置１００Ｆの等価回路は図１４と同様である。
図１９（ａ）に、液晶表示装置１００Ｆの模式図を示す。液晶表示装置１００Ｆでは、アクティブマトリクス基板１２０は、絶縁基板１２２上に設けられた画素電極１２４を覆う配向膜１２６を有しており、対向基板１４０は、透明絶縁基板１４２上に設けられた対向電極１４４を覆う配向膜１４６を有している。ここでは、配向膜１２６、１４６は、垂直配向膜の表面に対して、液晶分子のプレチルト角が９０°未満となるように処理されたものである。プレチルト角は、配向膜１２６および配向膜１４６の主面と、プレチルト方向に規定された液晶分子の長軸とのなす角度である。配向膜１２６および配向膜１４６により、それぞれ、液晶分子のプレチルト方向が規定されている。
このような配向膜を形成する方法としては、ラビング処理を行う方法、光配向処理を行う方法、配向膜の下地に微細な構造を予め形成しておきその微細構造を配向膜の表面に反映させる方法、あるいは、ＳｉＯなどの無機物質を斜め蒸着することによって表面に微細な構造を有する配向膜を形成する方法などが知られている。ただし、量産性の観点からは、ラビング処理または光配向処理が好ましい。特に、光配向処理は、非接触で配向処理を行うので、ラビング処理のように摩擦による静電気の発生が無く、歩留まりを向上させることができる。さらに、国際公開第２００６／１２１２２０号に記載されているように、感光性基を含む光配向膜を用いることによって、プレチルト角のばらつきを１°以下に制御することができる。感光性基としては、４−カルコン基、４’−カルコン基、クマリン基、及び、シンナモイル基からなる群より選ばれる少なくとも一つの感光性基を含むことが好ましい。
液晶層１６０は垂直配向型であり、負の誘電率異方性の液晶分子を有している。配向膜１２６および配向膜１４６により、その近傍の液晶分子は配向膜主面の法線方向からわずかに傾いている。なお、ここでは、液晶層１６０はカイラル剤を有しておらず、液晶層１６０に電圧を印加すると、液晶層１６０内の液晶分子は配向膜１２６、１４６の配向規制力に従ってツイスト配向をとる。なお、必要に応じて液晶層１６０にカイラル剤が添加されていてもよい。
図１９（ｂ）は、液晶表示装置１００Ｆの模式図である。なお、図１９（ｂ）は、図面が過度に複雑になることを避けるために対向基板１４０を省略して示しており、図１９（ｂ）はアクティブマトリクス基板１２０の上面図に対応している。
液晶表示装置１００Ｆには、典型的には、液晶分子のプレチルト方位を反平行に異ならせる領域を有する配向膜１２６、１４６が設けられており、一対の配向膜１２６、１４６は互いに対向する各領域のプレチルト方位がほぼ直交するように配置される。配向膜１２６、１４６近傍における液晶分子は、配向膜１２６、１４６の主面の法線方向に対してわずかに傾いている。また、液晶表示装置１００Ｆでは、ゲート配線Ｌｇは、異なる液晶ドメインの境界と重なるように配置されている。
なお、図１９（ｂ）には、観察者側から見たときの液晶分子の配向方向を模式的に示している。円柱状の液晶分子の端部（ほぼ円形部分）が観察者に向かうように傾いていることを示しており、配向膜１２６、１４６の主面の法線方向に対する液晶分子の傾きはわずかである（すなわち、チルト角は比較的大きい）。上述したように、プレチルト角は、例えば、８５°以上９０°未満である。
液晶表示装置１００Ｆでは、副画素Ｓｐａには、４つの液晶ドメインが列方向に直線状に配列される。以下の説明において、４つの液晶ドメインを＋ｙ方向から−ｙ方向に向かう順番に副画素Ｓｐａの第１〜第４液晶ドメインＳｐａ１〜Ｓｐａ４と呼ぶ。同様に、副画素Ｓｐｂは、列方向に直線状に４つの液晶ドメインが形成される。以下の説明において、４つの液晶ドメインを＋ｙ方向から−ｙ方向に向かう順番に副画素Ｓｐｂの第１〜第４液晶ドメインＳｐｂ１〜Ｓｐｂ４と呼ぶ。
副画素Ｓｐａ、Ｓｐｂのそれぞれについて、４つの液晶ドメインＳｐａ１〜Ｓｐａ４、Ｓｐｂ１〜Ｓｐｂ４のそれぞれの中央の液晶分子の配向方向は互いに異なる。第１〜第４液晶ドメインＳｐａ１〜Ｓｐａ４、Ｓｐｂ１〜Ｓｐｂ４のそれぞれの中央の液晶分子の配向方向は、配向膜１２６による液晶分子のプレチルト方向と配向膜１４６による液晶分子のプレチルト方向との中間の方向となる。本明細書において、液晶ドメインの中央における液晶分子の配向方向を基準配向方向と呼び、基準配向方向のうち液晶分子の長軸に沿って背面から前面に向かう方向の方位角成分（すなわち、基準配向方向を配向膜１２６または配向膜１４６の主面に投影した方位角成分）を基準配向方位と呼ぶ。基準配向方位は、対応する液晶ドメインを特徴付けており、各液晶ドメインの視野角特性に支配的な影響を与える。ここで、表示画面（紙面）の水平方向（左右方向）を方位角方向の基準とし、左回りに正をとる（表示面を時計の文字盤に例えると３時方向を方位角０°として、反時計回りを正とする）と、第１〜第４液晶ドメインの基準配向方位は任意の２つの方位の差が９０°の整数倍に略等しい４つの方位となるように設定されている。具体的には、副画素Ｓｐａの第１〜第４液晶ドメインＳｐａ１〜Ｓｐａ４の基準配向方位は、それぞれ、３１５°、２２５°、１３５°、４５°であり、副画素Ｓｐｂの第１〜第４液晶ドメインＳｐｂ１〜Ｓｐｂ４の基準配向方位は、それぞれ、２２５°、３１５°、４５°、１３５°である。液晶表示装置１００Ｆでは、副画素Ｓｐａ、Ｓｐｂのそれぞれにおいて、第１〜第４液晶ドメインのうち隣接する液晶ドメインの基準配向方位はほぼ９０°異なっており、これにより、暗線の幅を比較的小さくしている。
ここで、液晶層を介して互いに対向するように配置される一対の偏光板の偏光軸（透過軸）は、互いに直交するように配置されており、一方が水平方向、他方が垂直方向に配置されている。特に示さない限り、偏光板の偏光軸の配置はこれと同じである。上記４つの液晶ドメインの４つの基準配向方位は、いずれも、一対の偏光板の偏光軸の方位と略４５°の角をなす方位である。
図２０（ａ）は液晶表示装置１００Ｆにおける配向膜１２６近傍の液晶分子のチルト方位を示す模式図であり、図２０（ｂ）は配向膜１４６近傍の液晶分子のチルト方位を示す模式図であり、図２０（ｃ）は副画素Ｓｐａ、Ｓｐｂの液晶ドメインの配向方向を示す模式図である。
図２０（ａ）において、矢印ｄα、ｄβは、配向膜１２６の主面側から見たときに配向膜１２６近傍の液晶分子が配向膜１２６の主面の法線からチルトしている方向を示している。配向膜１２６は、主面の法線から−ｙ方向に傾くプレチルトを近傍の液晶分子に付与する領域１２６αと、主面の法線から＋ｙ方向に傾くプレチルトを近傍の液晶分子に付与する領域１２６βとを有している。副画素電極１２４ａ、１２４ｂと配向膜１２６との関係に着目すると、領域１２６αは、副画素電極１２４ａ、１２４ｂの＋ｙ方向側の領域と重なるように設けられており、領域１２６βは、副画素電極１２４ａ、１２４ｂの−ｙ方向側の領域と重なるように設けられている。
なお、副画素電極１２４ａは矩形状であり、副画素電極１２４ａは４つのエッジ１２４ａ１〜１２４ａ４を有している。エッジ１２４ａ１、１２４ａ３はｙ方向に沿って延びており、エッジ１２４ｂ２、１２４ｂ４はｘ方向に沿って延びている。同様に、副画素電極１２４ｂは矩形状であり、副画素電極１２４ｂは４つのエッジ１２４ｂ１〜１２４ｂ４を有している。エッジ１２４ｂ１、１２４ｂ３はｙ方向に沿って延びており、エッジ１２４ｂ２、１２４ｂ４はｘ方向に沿って延びている。
図２０（ｂ）において、矢印ｕα、ｕβは、配向膜１４６の主面側から見たときに配向膜１４６近傍の液晶分子が配向膜１４６の主面の法線からチルトしている方向を示している。図２０（ｂ）では、副画素電極１２４ａ、１２４ｂを破線で示している。
配向膜１４６は、主面の法線から−ｘ方向に傾くプレチルトを近傍の液晶分子に付与する領域１４６αと、主面の法線から＋ｘ方向に傾くプレチルトを近傍の液晶分子に付与する領域１４６βとを有している。副画素電極１２４ａと配向膜１４６との関係に着目すると、領域１４６αは、副画素電極１２４ａの端部と重なるように設けられており、領域１４６αの間に領域１４６βが設けられている。また、副画素電極１２４ｂと配向膜１４６との関係に着目すると、領域１４６βは、副画素電極１２４ｂの端部と重なるように設けられており、領域１４６βの間に領域１４６αが設けられている。
例えば、配向膜１２６、１４６は以下のように形成される。光配向膜材料を堆積した後に、フォトマスクを利用して特定の領域をマスクした状態で直線偏光を配向膜の主面の法線に対して特定の方向に傾いた方向から照射し、その後、配向膜に対してフォトマスクを所定の距離だけシフトさせて別の領域をマスクした状態で直線偏光を配向膜の主面の法線に対して反平行の方向に傾いた方向から照射する。光配向膜材料としてある材料を用いる場合、配向膜１２６、１４６近傍の液晶分子は紫外光の入射方向と平行な方向に傾く。また、光配向膜材料として別の材料を用いる場合、配向膜１２６、１４６近傍の液晶分子は、紫外光の入射方向と直交する方向に傾く。なお、液晶表示装置１００Ｆでは、配向膜１２６において領域１２６α、１２６βの列方向に沿った長さは画素の列方向に長さの半分であり、比較的大きい。このため、比較的簡便に作製可能な露光マスクを用いて光配向処理を行うことができる。
図２０（ｃ）に、観察者側から見たときの、副画素Ｓｐａ、Ｓｐｂの第１〜第４液晶ドメインＳｐａ１〜Ｓｐａ４、Ｓｐｂ１〜Ｓｐｂ４の液晶分子の配向方向を模式的に示す。副画素Ｓｐａについて、配向膜１２６、１４６の領域１２６α、１４６αに挟まれる部分が第１液晶ドメインＳｐａ１となり、領域１２６α、１４６βに挟まれる部分が第２液晶ドメインＳｐａ２となり、領域１２６β、１４６βに挟まれる部分が第３液晶ドメインＳｐａ３となり、領域１２６β、１４６αに挟まれる部分が第４液晶ドメインＳｐａ４となる。また、副画素Ｓｐｂについて、配向膜１２６、１４６の領域１２６α、１４６βに挟まれる部分が第１液晶ドメインＳｐｂ１となり、配向膜１２６、１４６の領域１２６α、１４６αに挟まれる部分が第２液晶ドメインＳｐｂ２となり、配向膜１２６、１４６の領域１２６β、１４６αに挟まれる部分が第３液晶ドメインＳｐｂ３となり、配向膜１２６、１４６の領域１２６β、１４６βに挟まれる部分が第４液晶ドメインＳｐｂ４となる。なお、液晶ドメインＳｐａ１〜Ｓｐｂ４のそれぞれにおいて、領域１２６α、１２６βにおける液晶分子のチルト方位は、領域１４６α、１４６βにおける液晶分子のチルト方位と略９０°異なる。
なお、上述したように、液晶ドメイン全体の液晶分子の配向方向は基準配向方位によって表されるが、副画素電極のエッジ（辺）の近傍の液晶分子の配向方向は、斜め電界の影響を受ける。副画素電極のエッジの近傍に生成される斜め電界は、それぞれのエッジに直交し、副画素電極の内側に向かう方向（方位角方向）の成分を有する配向規制力を液晶分子に及ぼす。副画素電極のエッジは、水平方向に平行な２つのエッジと、垂直方向に平行な２つのエッジとを含んでいる。すなわち、副画素電極は、一対の偏光板の偏光軸の一方に平行な２つのエッジと、他方に平行な２つのエッジとを有している。なお、副画素電極は、これら４つのエッジに加え、これらの何れとも平行でないエッジを有してもよい。
液晶ドメインの基準配向方位と、副画素電極のエッジの近傍に生成される斜め電界による配向規制力の方位とが、９０°超の角をなすと、エッジの近傍の液晶分子の配向が乱れる。このような液晶分子の配向乱れが発生する結果、正面視において、表示すべき中間調よりも暗い領域が、副画素電極のエッジよりも内側にエッジに略平行に形成され、暗線として観察される。この暗線が形成さる現象に関連して、国際公開第２００６／１３２３６９号の開示内容の全てを参考のために本明細書に援用する。
図２０（ｃ）に示した副画素ＳｐａおよびＳｐｂにおいて、副画素電極１２４ａ、１２４ｂのエッジ１２４ａ１〜１２４ａ４および１２４ｂ１〜１２４ｂ４の内、エッジの近傍に生成される斜め電界による配向規制力の方位と、第１〜第４液晶ドメインＳｐａ１〜Ｓｐａ４、Ｓｐｂ１〜Ｓｐｂ４の基準配向方位とのなす角度が９０°を超えるエッジの内側にエッジに略平行な暗線が形成される。なお、エッジ（水平方向または垂直方向に平行）と、基準配向方位とは、０°超９０°未満の角度をなす。液晶層の複屈折を利用する表示モードにおいては、基準配向方位は、クロスニコルに配置された一対の偏光板の偏光軸のいずれにも平行にならないように設定される必要があり、典型的には、例示したように、基準配向方位は、一対の偏光板の偏光軸の方位と略４５°の角をなす。
具体的には、副画素Ｓｐａでは、液晶ドメインＳｐａ１のうちの副画素電極１２４ａのエッジ１２４ａ１の内側部分、液晶ドメインＳｐａ２のうちの副画素電極１２４ａのエッジ１２４ａ３の内側部分、液晶ドメインＳｐａ３のうちの副画素電極１２４ａのエッジ１２４ａ３の内側部分、および、液晶ドメインＳｐａ４のうちの副画素電極１２４ａのエッジ１２４ａ１の内側部分において暗線が発生する。また、副画素Ｓｐｂでは、液晶ドメインＳｐｂ１のうちの副画素電極１２４ｂのエッジ１２４ｂ３の内側部分、液晶ドメインＳｐｂ２のうちの副画素電極１２４ｂのエッジ１２４ｂ１の内側部分、液晶ドメインＳｐｂ３のうちの副画素電極１２４ｂのエッジ１２４ｂ１の内側部分、液晶ドメインＳｐｂ４のうちの副画素電極１２４ｂのエッジ１２４ｂ３の内側部分において暗線が発生する。
液晶表示装置１００Ｆでは、ＴＦＴ１３０ａのドレインおよびＣＳ配線Ｌｃｓに対応する補助容量電極ＥＣと接続するドレイン電極Ｅｄは暗線の視認を抑制するために利用される。具体的には、第ｎ行第ｍ列の画素Ｐでは、ドレイン電極Ｅｄ１は、同一画素Ｐに属する副画素Ｓｐａ、Ｓｐｂの間だけでなく副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられている。このため、液晶ドメインＳｐａ１のうちの副画素電極１２４ａのエッジ１２４ａ１の内側に表れる暗線の視認を抑制することができる。また、第ｎ行第ｍ＋１列の画素Ｐでは、ＴＦＴ１３０ａのドレインおよび補助容量電極ＥＣと接続するドレイン電極Ｅｄ２は、同一画素Ｐに属する副画素Ｓｐａ、Ｓｐｂの間だけでなく副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられている。このため、液晶ドメインＳｐａ４のうちの副画素電極１２４ａのエッジ１２４ａ１の内側に表れる暗線の視認を抑制することができる。このように、副画素ＳｐａにおいてＴＦＴ１３０ａのドレインと補助容量電極ＥＣと接続するドレイン電極Ｅｄ１、Ｅｄ２は、副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられており、暗線の視認が抑制される。
（実施形態８）
図１９および図２０を参照して上述した液晶表示装置１００Ｆでは、一方の配向膜において行方向に隣接する副画素の領域にはプレチルト方位の異なる領域が設けられたが、本発明はこれに限定されない。
以下、図２１および図２２を参照して、本発明による液晶表示装置の第８実施形態を説明する。本実施形態の液晶表示装置１００Ｇは、隣接する副画素に配向領域が連続して設けられており、また、ドレイン電極Ｅｄは屈曲している点を除いて、上述した液晶表示装置１００Ｆと同様の構成を有しており、冗長を避けるために重複する説明を省略する。例えば、液晶表示装置１００Ｇの等価回路は図１４と同様である。
図２１は、本実施形態の液晶表示装置１００Ｇの模式図である。第ｎ行第ｍ列の画素Ｐにおいて、ドレイン電極Ｅｄ１は、液晶ドメインＳｐａ１のうちのエッジ１２４ａ１の内側と重なるとともに液晶ドメインＳｐａ２のうちのエッジ１２４ａ１の内側と重ならないように湾曲している。第ｎ＋１行第ｍ列の画素Ｐにおいて、ドレイン電極Ｅｄ２は、液晶ドメインＳｐａ４のうちのエッジ１２４ａ１の内側と重なるとともに液晶ドメインＳｐａ３のうちのエッジ１２４ａ１の内側と重ならないように湾曲している。
図２２（ａ）は液晶表示装置１００Ｇにおける配向膜１２６近傍の液晶分子のチルト方位を示す模式図であり、図２２（ｂ）は配向膜１４６近傍の液晶分子のチルト方位を示す模式図であり、図２２（ｃ）は副画素Ｓｐａ、Ｓｐｂの液晶ドメインの配向方向を示す模式図である。
図２２（ａ）において、矢印ｄα、ｄβは、配向膜１２６の主面側から見たときに配向膜１２６近傍の液晶分子が配向膜１２６の主面の法線から傾いている方向を示している。配向膜１２６は、主面の法線から−ｙ方向に傾くプレチルトを近傍の液晶分子に付与する領域１２６αと、主面の法線から＋ｙ方向に傾くプレチルトを近傍の液晶分子に付与する領域１２６βとを有している。領域１２６αは、副画素電極１２４ａ、１２４ｂの＋ｙ方向側の領域と重なるように設けられており、領域１２６βは、副画素電極１２４ａ、１２４ｂの−ｙ方向側の領域と重なるように設けられている。
図２２（ｂ）において、矢印ｕα、ｕβは、配向膜１４６の主面側から見たときに配向膜１４６近傍の液晶分子が配向膜１４６の主面の法線からチルトしている方向を示している。図２２（ｂ）では、副画素電極１２４ａ、１２４ｂを破線で示している。
配向膜１４６は、主面の法線から−ｘ方向に傾くプレチルトを近傍の液晶分子に付与する領域１４６αと、主面の法線から＋ｘ方向に傾くプレチルトを近傍の液晶分子に付与する領域１４６βとを有している。副画素電極１２４ａ、１２４ｂと配向膜１４６との関係に着目すると、領域１４６αは、副画素電極１２４ａ、１２４ｂの端部と重なるように設けられており、領域１４６βは、領域１４６αの間に設けられている。
液晶表示装置１００Ｇでは、液晶表示装置１００Ｆとは異なり、領域１４６αは、副画素電極１２４ａ、１２４ｂにわたって連続して設けられており、領域１４６βは、副画素電極１２４ａ、１２４ｂにわたって連続して設けられている。このため、光配向処理を用いて配向膜１４６を作製する場合、比較的簡便に作製可能な露光マスクを用いて配向処理を行うことができる。
なお、液晶表示装置１００Ｇでも暗線が発生する。具体的には、副画素Ｓｐａでは、液晶ドメインＳｐａ１のうちの副画素電極１２４ａのエッジ１２４ａ１の内側部分、液晶ドメインＳｐａ２のうちの副画素電極１２４ａのエッジ１２４ａ３の内側部分、液晶ドメインＳｐａ３のうちの副画素電極１２４ａのエッジ１２４ａ３の内側部分、および、液晶ドメインＳｐａ４のうちの副画素電極１２４ａのエッジ１２４ａ１の内側部分において暗線が発生する。また、副画素Ｓｐｂでは、液晶ドメインＳｐｂ１のうちの副画素電極１２４ｂのエッジ１２４ｂ１の内側部分、液晶ドメインＳｐｂ２のうちの副画素電極１２４ｂのエッジ１２４ｂ３の内側部分、液晶ドメインＳｐｂ３のうちの副画素電極１２４ｂのエッジ１２４ｂ３の内側部分、および、液晶ドメインＳｐｂ４のうちの副画素電極１２４ｂのエッジ１２４ｂ１の内側部分において暗線が発生する。
液晶表示装置１００Ｇでは、ＴＦＴ１３０ａのドレインおよびＣＳ配線Ｌｃｓに対応する補助容量電極ＥＣと接続するドレイン電極Ｅｄは暗線の視認を抑制するために利用される。具体的には、第ｎ行第ｍ列の画素Ｐでは、ドレイン電極Ｅｄ１は、液晶ドメインＳｐａ１のうちの副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられており、液晶ドメインＳｐａ２に対応する副画素電極１２４ａと副画素電極１２４ｂとの間と重なるように設けられている。このため、液晶ドメインＳｐａ１のうちの副画素電極１２４ａのエッジ１２４ａ１の内側に表れる暗線の視認を抑制することができる。
また、第ｎ行第ｍ＋１列の画素Ｐでは、ドレイン電極Ｅｄ２は、副画素Ｓｐａの第４液晶ドメインＳｐａ４のうちの副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられており、液晶ドメインＳｐａ３に対応する副画素電極１２４ａと副画素電極１２４ｂとの間と重なるように設けられている。このため、液晶ドメインＳｐａ４のうちの副画素電極１２４ａのエッジ１２４ａ１の内側に表れる暗線の視認を抑制することができる。
（実施形態９）
以下、図２３および図２４を参照して、本発明による液晶表示装置の第９実施形態を説明する。図２３は、本実施形態の液晶表示装置１００Ｈの模式図である。液晶表示装置１００Ｈは、ドレイン電極の形状および液晶ドメインの配置が異なる点を除いて、上述した液晶表示装置１００Ｇと同様の構成を有しており、冗長を避けるために重複する説明を省略する。例えば、液晶表示装置１００Ｈの等価回路は図１４と同様である。
第ｎ行第ｍ列の画素Ｐにおいて、ドレイン電極Ｅｄ１は、液晶ドメインＳｐａ２のうちのエッジ１２４ａ１の内側と重なるとともに液晶ドメインＳｐａ１のうちのエッジ１２４ａ１の内側と重ならないように湾曲している。第ｎ＋１行第ｍ列の画素Ｐにおいて、ドレイン電極Ｅｄ２は、液晶ドメインＳｐａ３のうちのエッジ１２４ａ１の内側と重なるとともに液晶ドメインＳｐａ４のうちのエッジ１２４ａ１の内側と重ならないように湾曲している。
図２４（ａ）は液晶表示装置１００Ｈにおける配向膜１２６近傍の液晶分子のチルト方位を示す模式図であり、図２４（ｂ）は配向膜１４６近傍の液晶分子のチルト方位を示す模式図であり、図２４（ｃ）は副画素Ｓｐａ、Ｓｐｂの液晶ドメインの配向方向を示す模式図である。
図２４（ａ）において、矢印ｄα、ｄβは、配向膜１２６の主面側から見たときに配向膜１２６近傍の液晶分子が配向膜１２６の主面の法線からチルトしている方向を示している。配向膜１２６は、主面の法線から−ｙ方向に傾くプレチルトを近傍の液晶分子に付与する領域１２６αと、主面の法線から＋ｙ方向に傾くプレチルトを近傍の液晶分子に付与する領域１２６βとを有している。領域１２６αは、副画素電極１２４ａ、１２４ｂの＋ｙ方向側の領域と重なるように設けられており、領域１２６βは、副画素電極１２４ａ、１２４ｂの−ｙ方向側の領域と重なるように設けられている。
図２４（ｂ）において、矢印ｕα、ｕβは、配向膜１４６の主面側から見たときに配向膜１４６近傍の液晶分子が配向膜１４６の主面の法線からチルトしている方向を示している。図２４（ｂ）では、副画素電極１２４ａ、１２４ｂを破線で示している。
配向膜１４６は、主面の法線から＋ｘ方向に傾くプレチルトを近傍の液晶分子に付与する領域１４６αと、主面の法線から−ｘ方向に傾くプレチルトを近傍の液晶分子に付与する領域１４６βとを有している。副画素電極１２４ａ、１２４ｂと配向膜１４６との関係に着目すると、領域１４６α、１４６βは交互に設けられており、領域１４６αは、副画素電極１２４ａ、１２４ｂの端部と重なるように設けられており、領域１４６βは、領域１４６αの間に設けられている。
液晶表示装置１００Ｈでは、液晶表示装置１００Ｆとは異なり、領域１４６αは、副画素電極１２４ａ、１２４ｂにわたって連続して設けられており、領域１４６βは、副画素電極１２４ａ、１２４ｂにわたって連続して設けられている。このため、光配向処理を用いて配向膜１４６を作製する場合、比較的簡便に作製可能な露光マスクを用いて配向処理を行うことができる。
液晶表示装置１００Ｈでも暗線が発生する。具体的には、副画素Ｓｐａでは、液晶ドメインＳｐａ１のうちの副画素電極１２４ａのエッジ１２４ａ３の内側部分、液晶ドメインＳｐａ２のうちの副画素電極１２４ａのエッジ１２４ａ１の内側部分、液晶ドメインＳｐａ３のうちの副画素電極１２４ａのエッジ１２４ａ１の内側部分、および、液晶ドメインＳｐａ４のうちの副画素電極１２４ａのエッジ１２４ａ３の内側部分に暗線が発生する。また、副画素Ｓｐｂでは、液晶ドメインＳｐｂ１のうちの副画素電極１２４ｂのエッジ１２４ｂ３の内側部分、液晶ドメインＳｐｂ２のうちの副画素電極１２４ｂのエッジ１２４ｂ１の内側部分、液晶ドメインＳｐｂ３のうちの副画素電極１２４ｂのエッジ１２４ｂ１の内側部分、および、液晶ドメインＳｐｂ４のうちの副画素電極１２４ｂのエッジ１２４ｂ３の内側部分に暗線が発生する。
液晶表示装置１００Ｈにおいて、ＴＦＴ１３０ａのドレインおよびＣＳ配線Ｌｃｓに対応する補助容量電極ＥＣと接続するドレイン電極Ｅｄは暗線の視認を抑制するために利用される。具体的には、第ｎ行第ｍ列の画素Ｐでは、ドレイン電極Ｅｄ１は、副画素Ｓｐａの第２液晶ドメインＳｐａ２のうちの副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられており、第１液晶ドメインＳｐａ１に対応する副画素電極１２４ａと副画素電極１２４ｂとの間と重なるように設けられている。このため、液晶ドメインＳｐａ２のうちの副画素電極１２４ａのエッジ１２４ａ１の内側に表れる暗線の視認を抑制することができる。
また、第ｎ行第ｍ＋１列の画素Ｐでは、ドレイン電極Ｅｄ２は、副画素Ｓｐａの第３液晶ドメインＳｐａ３のうちの副画素電極１２４ａのエッジ１２４ａ１の内側と重なるように設けられており、副画素Ｓｐａの第４液晶ドメインＳｐａ４に対応する副画素電極１２４ａと副画素電極１２４ｂとの間と重なるように設けられている。このため、液晶ドメインＳｐａ３のうちの副画素電極１２４ａのエッジ１２４ａ１の内側に表れる暗線の視認を抑制することができる。
なお、上述した説明では、ドレイン電極Ｅｄは、副画素Ｓｐａにおいて発生する暗線を遮光するために、副画素電極１２４ａの一部のエッジの内側と重なるように設けられていたが、本発明はこれに限定されない。ドレイン電極Ｅｄは、副画素Ｓｐｂにおいて発生する暗線を遮光するために、副画素電極１２４ｂの一部のエッジの内側と重なるように設けられてもよい。
なお、図１９〜図２４を参照して上述した、プレチルトを付与する配向膜１２６、１４６を有する液晶表示装置１００Ｆ〜１００Ｈでは、副画素Ｓｐｂは補助容量を有しなかったが、本発明はこれに限定されない。副画素Ｓｐｂは２つの補助容量ＣＣｂ１、ＣＣｂ２を有してもよく、プレチルトを付与する配向膜１２６、１４６を有する液晶表示装置の等価回路は図１１に示したのと同様であってもよい。
また、上述した説明では、アクティブマトリクス基板１２０および対向基板１４０にそれぞれ配向膜１２６、１４６が設けられていたが、本発明はこれに限定されない。配向膜１２６、１４６はアクティブマトリクス基板１２０および対向基板１４０のいずれか一方のみに設けられてもよい。
（実施形態１０）
上述した液晶表示装置１００〜１００Ｈでは副画素Ｓｐａの列方向に沿った長さは副画素Ｓｐｂの列方向に沿った長さと略等しく、副画素Ｓｐａ、Ｓｐｂは互いに行方向に設けられていたが、本発明はこれに限定されない。
以下、図２５を参照して、本発明による液晶表示装置の第１０実施形態を説明する。本実施形態の液晶表示装置１００Ｊは、副画素Ｓｐａ、Ｓｐｂの一方の列方向に沿った長さが他方の列方向に沿った長さとは異なる点を除いて、上述した液晶表示装置１００〜１００Ｈと同様の構成を有しており、冗長を避けるために重複する説明を省略する。液晶表示装置１００Ｊの等価回路は図５と同様である。
液晶表示装置１００Ｊにおいて、副画素Ｓｐｂは副画素Ｓｐａを囲むように設けられている。このため、副画素Ｓｐｂの列方向に沿った長さは副画素Ｓｐａの列方向に沿った長さよりも長い。液晶表示装置１００Ｊにおいて画素Ｐの列方向に沿った長さは副画素Ｓｐｂによって規定される。
ここでは副画素Ｓｐａの面積は副画素Ｓｐｂよりも小さく、副画素Ｓｐａの輝度は副画素Ｓｐｂよりも高い。液晶表示装置１００Ｊでは、画素Ｐの極性がプラスの場合、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳ配線Ｌｃｓに供給される電圧の最初の変化は増加である。反対に、画素Ｐの極性がマイナスの場合、ＴＦＴ１３０ａ、１３０ｂがオフ状態に変化した後、ＣＳ配線Ｌｃｓに供給される電圧の最初の変化は低下である。
なお、上述した説明では、副画素Ｓｐｂが副画素Ｓｐａを囲んでいたが、本発明はこれに限定されない。副画素Ｓｐａが副画素Ｓｐｂを囲んでもよい。また、この場合、副画素Ｓｐａの輝度を副画素Ｓｐｂよりも低くすることにより、視野角特性の改善を効率的に行うことができる。
なお、上述した液晶表示装置１００Ｊでは、副画素Ｓｐｂは補助容量を有しなかったが、本発明はこれに限定されない。副画素Ｓｐｂは２つの補助容量ＣＣｂ１、ＣＣｂ２を有してもよい。また、液晶表示装置１００Ｊの副画素電極１２４ａ、１２４ｂが微細スリット構造を有してもよく、また、液晶表示装置１００Ｊは配向維持層１６２、１６４を備えてもよい。あるいは、液晶表示装置１００Ｊの配向膜１２６、１４６が液晶分子にプレチルトを付与してもよい。
なお、上述した説明では、さまざまなモードの液晶表示装置を説明したが、液晶表示装置１００〜１００ＪはいわゆるＭＶＡモードであってもよい。ＭＶＡモードの液晶表示装置は、電極に形成された直線状のスリットや電極の液晶層側に形成された直線状の誘電体突起（リブ）を、液晶層を介して対向する一対の基板に、基板の法線方向から見たときに、平行且つ交互になるように配置することによって、電圧印加時に形成される液晶ドメインのディレクタの方位を規制する。液晶ドメインの方位は、直線状のスリット又は誘電体突起（これらを総称して「直線状構造体」ということにする。）の延びる方位に直交する方向になる。
あるいは、液晶表示装置１００〜１００ＪはＣＰＡモードであってもよい。例えば、副画素電極１２４ａ、１２４ｂが対称性の高い形状を有しており、液晶層１６０への電圧印加により、各液晶ドメインの液晶分子が軸対称傾斜配向にしてもよい。
なお、上述した説明では、液晶表示装置１００〜１００Ｊは垂直配向型であったが、本発明はこれに限定されない。液晶表示装置は他のモードであってもよい。
また、上述した説明では、各副画素電極１２４ａ、１２４ｂは矩形状であったが、本発明はこれに限定されない。副画素電極は別の形状であってもよい。
本発明による液晶表示装置は、表示品位を改善抑制することができる。
１００ 液晶表示装置
１２０ アクティブマトリクス基板
１２２ 絶縁基板
１２４ 画素電極
１４０ 対向基板
１４２ 透明絶縁基板
１４４ 対向電極

Claims (30)

  1. アクティブマトリクス基板と、対向基板と、前記アクティブマトリクス基板と前記対向基板との間に設けられた液晶層とを備える液晶表示装置であって、
    前記液晶表示装置は、複数の行および複数の列のマトリクス状に配列された複数の画素を有しており、
    前記複数の画素のそれぞれは、第１副画素および第２副画素を含んでおり、
    前記画素の列方向に沿った長さは、前記第１副画素および前記第２副画素の少なくとも一方によって規定され、
    前記アクティブマトリクス基板は、
    それぞれが、前記第１副画素を規定する第１副画素電極および前記第２副画素を規定する第２副画素電極を有する、複数の画素電極と、
    それぞれがゲート、ソース、および、前記第１副画素電極に電気的に接続されたドレインを有する複数の第１薄膜トランジスタと、
    それぞれがゲート、ソース、および、前記第２副画素電極に電気的に接続されたドレインを有する複数の第２薄膜トランジスタと、
    それぞれが前記第１薄膜トランジスタのゲートおよび前記第２薄膜トランジスタのゲートと電気的に接続された複数のゲート配線と、
    それぞれが前記第１薄膜トランジスタのソースおよび前記第２薄膜トランジスタのソースと電気的に接続された複数のソース配線と、
    それぞれが、前記第１副画素電極および前記第１薄膜トランジスタのドレインに電気的に接続された複数の補助容量電極と、
    それぞれが、前記複数の補助容量電極とそれぞれ補助容量を形成する複数の補助容量対向電極の少なくとも１つに電気的に接続された複数の補助容量配線と
    を有しており、
    前記対向基板は対向電極を有しており、
    任意の画素において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオフ状態からオン状態に変化した後、前記第１副画素電極の平均電位は前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態であったときに前記ソース配線に供給されたソース信号の電圧に対応する電位から変化しており、前記第２副画素電極の平均電位は前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態であったときに前記ソース配線に供給されたソース信号の電圧に対応している、液晶表示装置。
  2. 前記複数の補助容量配線は、前記複数の画素のうちの行方向に隣接する２つの画素の一方の画素の前記第１副画素に対応する第１補助容量配線と、他方の画素の前記第１副画素に対応する第２補助容量配線とを含む、請求項１に記載の液晶表示装置。
  3. 前記一方の画素の極性は前記他方の画素の極性とは異なる、請求項２に記載の液晶表示装置。
  4. 前記隣接する２つの画素のそれぞれの前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態からオフ状態に変化した後に、前記第１補助容量配線に供給される補助容量信号の電圧の最初の変化方向は、前記第２補助容量配線に供給される補助容量信号の電圧の最初の変化方向とは異なる、請求項２または３に記載の液晶表示装置。
  5. 前記隣接する２つの画素のそれぞれの前記第１薄膜トランジスタおよび前記第２薄膜トランジスタのゲートに電気的に接続されたゲート配線に供給されるゲート信号の電圧がオフ電圧に変化した後に、前記第１補助容量配線および前記第２補助容量配線に供給される補助容量信号の電圧は変化する、請求項２から４のいずれかに記載の液晶表示装置。
  6. 前記複数の画素の前記第１副画素のうち、前記第１副画素電極の電位が前記対向電極よりも高い前記第１副画素における前記第１副画素電極の電位の変化方向は、前記第１副画素電極の電位が前記対向電極よりも低い前記第１副画素における前記第１副画素電極の電位の変化方向とは異なる、請求項１から５のいずれかに記載の液晶表示装置。
  7. 前記第１副画素および前記第２副画素のうちの一方の副画素の面積は他方の副画素の面積よりも大きい、請求項１から６のいずれかに記載の液晶表示装置。
  8. 前記一方の副画素の面積は前記他方の副画素の面積の１．５倍以上４倍以下である、請求項７に記載の液晶表示装置。
  9. 前記一方の副画素の輝度は前記他方の副画素の輝度よりも低い、請求項８に記載の液晶表示装置。
  10. 前記一方の副画素は前記第１副画素であり、
    任意の画素において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態からオフ状態に変化した後、前記第１副画素電極の電位が前記対向電極よりも低い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は増加であり、前記第１副画素電極の電位が前記対向電極よりも高い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は減少である、請求項７から９のいずれかに記載の液晶表示装置。
  11. 前記一方の副画素は前記第２副画素であり、
    任意の画素において、前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオン状態からオフ状態に変化した後、前記第１副画素電極の電位が前記対向電極よりも高い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は増加であり、前記第１副画素電極の電位が前記対向電極よりも低い前記第１副画素に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は減少である、請求項７から９のいずれかに記載の液晶表示装置。
  12. 前記第１副画素は前記補助容量を有している、請求項１から１１のいずれかに記載の液晶表示装置。
  13. 前記第２副画素は補助容量を有しない、請求項１２に記載の液晶表示装置。
  14. 前記アクティブマトリクス基板は、それぞれが、前記第２副画素電極および前記第２薄膜トランジスタの前記ドレインにそれぞれ電気的に接続された複数の一対の補助容量電極をさらに有しており、
    前記複数の一対の補助容量電極のそれぞれの一方は、任意の画素の前記第１副画素に対応する補助容量配線に電気的に接続された補助容量対向電極と補助容量を形成し、他方は、前記任意の画素と行方向に隣接する画素の前記第１副画素に対応する補助容量配線に電気的に接続された補助容量対向電極と補助容量を形成する、請求項１から１２のいずれかに記載の液晶表示装置。
  15. 前記第１薄膜トランジスタおよび前記第２薄膜トランジスタがオフ状態に変化した後、前記一対の補助容量電極の一方に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向は、前記一対の補助容量電極の他方に対応する補助容量配線に供給される補助容量信号の電圧の最初の変化方向とは異なる、請求項１４に記載の液晶表示装置。
  16. 前記複数のソース配線はそれぞれ列方向に延びており、
    前記複数のゲート配線はそれぞれ行方向に延びている、請求項１から１５のいずれかに記載の液晶表示装置。
  17. 前記第１副画素および前記第２副画素は互いに行方向に沿って隣接している、請求項１から１６のいずれかに記載の液晶表示装置。
  18. 前記複数の画素のうちの列方向に沿って配列された画素において、前記第１副画素および前記第２副画素はそれぞれ直線状に配列されている、請求項１から１７のいずれかに記載の液晶表示装置。
  19. 前記複数の画素のうちの行方向に沿って配列された画素において、前記第１副画素および前記第２副画素は交互に配列されている、請求項１から１８のいずれかに記載の液晶表示装置。
  20. 前記第１副画素および前記第２副画素のうちの一方は他方の周囲を囲むように設けられている、請求項１から１６のいずれかに記載の液晶表示装置。
  21. 前記複数の画素のうちの列方向に隣接する２つの行の画素の前記第１副画素電極の電位は、同一の補助容量配線に供給される補助容量信号に応じて変化する、請求項１から２０のいずれかに記載の液晶表示装置。
  22. 前記第１副画素電極および前記第２副画素電極のそれぞれは、行方向および列方向に延びる幹部と、前記幹部から延びる枝部とを有する、請求項１から２１のいずれかに記載の液晶表示装置。
  23. 前記アクティブマトリクス基板および前記対向基板の少なくとも一方は配向膜をさらに有する、請求項１から２２のいずれかに記載の液晶表示装置。
  24. 前記配向膜は光配向膜を含む、請求項２３に記載の液晶表示装置。
  25. 前記液晶表示装置は、前記アクティブマトリクス基板と前記液晶層との間、および、前記対向基板と前記液晶層との間にそれぞれ設けられた配向維持層をさらに備える、請求項１から２４のいずれかに記載の液晶表示装置。
  26. 前記アクティブマトリクス基板は、それぞれが前記第１薄膜トランジスタの前記ドレインおよび前記補助容量電極と接続する複数のドレイン電極をさらに有する、請求項１から２５のいずれかに記載の液晶表示装置。
  27. 前記複数のドレイン電極のそれぞれは、前記第１副画素電極および前記第２副画素電極の少なくとも一方のエッジと重なるように設けられる、請求項２６に記載の液晶表示装置。
  28. 前記複数のドレイン電極のそれぞれは、前記液晶層の少なくとも１つの液晶ドメインの液晶分子の基準配向方位と前記第１副画素電極および前記第２副画素電極の少なくとも一方のエッジの交差する部分と重なる、請求項２６または２７に記載の液晶表示装置。
  29. 前記第１副画素および前記第２副画素のそれぞれは、液晶分子の基準配向方位がほぼ９０°の整数倍異なる４つの液晶ドメインを有する、請求項１から２８のいずれかに記載の液晶表示装置。
  30. 前記第１副画素および前記第２副画素のそれぞれにおいて前記４つの液晶ドメインに対応する領域は列方向に直線状に配列されており、
    前記４つの液晶ドメインのうちの互いに隣接する２つの液晶ドメインの液晶分子の基準配向方位はほぼ９０°異なる、請求項２９に記載の液晶表示装置。
JP2012505738A 2010-03-19 2011-03-17 液晶表示装置 Expired - Fee Related JP5450792B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012505738A JP5450792B2 (ja) 2010-03-19 2011-03-17 液晶表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010065100 2010-03-19
JP2010065100 2010-03-19
PCT/JP2011/056343 WO2011115194A1 (ja) 2010-03-19 2011-03-17 液晶表示装置
JP2012505738A JP5450792B2 (ja) 2010-03-19 2011-03-17 液晶表示装置

Publications (2)

Publication Number Publication Date
JPWO2011115194A1 JPWO2011115194A1 (ja) 2013-07-04
JP5450792B2 true JP5450792B2 (ja) 2014-03-26

Family

ID=44649277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012505738A Expired - Fee Related JP5450792B2 (ja) 2010-03-19 2011-03-17 液晶表示装置

Country Status (6)

Country Link
US (1) US20130069855A1 (ja)
EP (1) EP2549324A4 (ja)
JP (1) JP5450792B2 (ja)
CN (1) CN102804036B (ja)
RU (1) RU2012144444A (ja)
WO (1) WO2011115194A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140126202A (ko) * 2013-04-22 2014-10-30 삼성디스플레이 주식회사 표시 패널 구동부, 이를 이용한 표시 패널 구동 방법 및 이를 포함하는 표시 장치
US9076404B2 (en) * 2013-10-22 2015-07-07 Shenzhen China Star Optoelectronics Technology Co. Ltd. Array substrate and 3D display device
KR102127510B1 (ko) 2013-10-30 2020-06-30 삼성디스플레이 주식회사 표시장치
WO2015083639A1 (ja) * 2013-12-02 2015-06-11 シャープ株式会社 液晶パネルおよびそれに用いられるアクティブマトリクス基板
KR102335779B1 (ko) * 2015-02-05 2021-12-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동방법
CN106057154B (zh) * 2016-07-25 2018-05-25 京东方科技集团股份有限公司 像素电路、显示器件、显示装置以及驱动方法
CN108287440B (zh) * 2017-01-10 2021-03-16 京东方科技集团股份有限公司 子像素单元及控制方法、像素单元、阵列基板、显示装置
WO2018181265A1 (ja) * 2017-03-30 2018-10-04 シャープ株式会社 液晶表示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6977704B2 (en) 2001-03-30 2005-12-20 Fujitsu Display Technologies Corporation Liquid crystal display
JP4237977B2 (ja) 2001-10-02 2009-03-11 シャープ株式会社 液晶表示装置
JP4342200B2 (ja) * 2002-06-06 2009-10-14 シャープ株式会社 液晶表示装置
JP4265788B2 (ja) 2003-12-05 2009-05-20 シャープ株式会社 液晶表示装置
JP4372648B2 (ja) 2004-09-13 2009-11-25 シャープ株式会社 液晶表示装置およびその製造方法
KR101133761B1 (ko) 2005-01-26 2012-04-09 삼성전자주식회사 액정 표시 장치
JP4666398B2 (ja) 2005-05-13 2011-04-06 シャープ株式会社 液晶表示装置
TWI405013B (zh) 2005-06-09 2013-08-11 Sharp Kk 液晶顯示裝置
KR101219039B1 (ko) * 2005-06-14 2013-01-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
CN102213876A (zh) * 2005-09-30 2011-10-12 夏普株式会社 液晶显示装置和电视接收机
TWI345213B (en) * 2006-03-09 2011-07-11 Au Optronics Corp Low color-shift liquid crystal display and its driving method
JP5148494B2 (ja) * 2006-08-10 2013-02-20 シャープ株式会社 液晶表示装置
CN101636690B (zh) * 2007-03-15 2013-07-03 夏普株式会社 液晶显示装置
JP5116359B2 (ja) * 2007-05-17 2013-01-09 株式会社半導体エネルギー研究所 液晶表示装置
KR101381348B1 (ko) * 2008-02-14 2014-04-17 삼성디스플레이 주식회사 액정 표시 장치
US8432344B2 (en) * 2008-05-27 2013-04-30 Samsung Display Co., Ltd. Liquid crystal display
KR101592015B1 (ko) * 2009-03-05 2016-02-05 삼성디스플레이 주식회사 액정 표시 장치

Also Published As

Publication number Publication date
JPWO2011115194A1 (ja) 2013-07-04
WO2011115194A1 (ja) 2011-09-22
EP2549324A4 (en) 2013-09-04
RU2012144444A (ru) 2014-04-27
CN102804036A (zh) 2012-11-28
US20130069855A1 (en) 2013-03-21
CN102804036B (zh) 2015-05-20
EP2549324A1 (en) 2013-01-23

Similar Documents

Publication Publication Date Title
JP5450792B2 (ja) 液晶表示装置
US8319926B2 (en) Liquid crystal display device
US9251746B2 (en) Liquid crystal display apparatus
JP4248306B2 (ja) 液晶表示装置
US8866713B2 (en) Liquid crystal display device
US20160313614A1 (en) Liquid crystal display
JP5342004B2 (ja) 液晶表示装置
JP2009265664A (ja) 液晶ディスプレイパネルおよびその駆動方法
JP2006201451A (ja) 液晶表示装置
WO2011093387A1 (ja) 液晶表示装置
JPWO2011058804A1 (ja) 液晶表示装置
KR101602091B1 (ko) 액정 구동 방법 및 액정 표시 장치
JP2000039626A (ja) アクティブマトリクス型液晶表示装置
US20120154700A1 (en) Thin film transistor array panel and liquid crystal display using the same
JP5355775B2 (ja) 液晶表示装置
WO2011024966A1 (ja) 液晶表示装置
JP2014066874A (ja) 液晶表示装置及びその駆動方法
WO2012093630A1 (ja) 液晶表示装置
WO2010016224A1 (ja) 液晶表示装置およびその製造方法
US10754207B2 (en) Liquid crystal display device
US10796650B2 (en) Liquid crystal display device and driving method therefor
US8436971B2 (en) Liquid crystal display device
US8928643B2 (en) Means and circuit to shorten the optical response time of liquid crystal displays
WO2013150876A1 (ja) 液晶表示装置
KR20130054632A (ko) 액정표시장치

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5450792

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees