KR100704817B1 - 액정 패널 및 액정 표시 장치 - Google Patents

액정 패널 및 액정 표시 장치 Download PDF

Info

Publication number
KR100704817B1
KR100704817B1 KR1020050015436A KR20050015436A KR100704817B1 KR 100704817 B1 KR100704817 B1 KR 100704817B1 KR 1020050015436 A KR1020050015436 A KR 1020050015436A KR 20050015436 A KR20050015436 A KR 20050015436A KR 100704817 B1 KR100704817 B1 KR 100704817B1
Authority
KR
South Korea
Prior art keywords
liquid crystal
pixel
bus lines
data
gate
Prior art date
Application number
KR1020050015436A
Other languages
English (en)
Other versions
KR20060042158A (ko
Inventor
노리유끼 오하시
스스무 오까자끼
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20060042158A publication Critical patent/KR20060042158A/ko
Application granted granted Critical
Publication of KR100704817B1 publication Critical patent/KR100704817B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C5/00—Bracelets; Wrist-watch straps; Fastenings for bracelets or wrist-watch straps
    • A44C5/18—Fasteners for straps, chains or the like
    • A44C5/185—Attachment of fasteners to straps or chains
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C5/00—Bracelets; Wrist-watch straps; Fastenings for bracelets or wrist-watch straps
    • A44C5/0007—Bracelets specially adapted for other functions or with means for attaching other articles
    • A44C5/0023—Bracelets specially adapted for other functions or with means for attaching other articles for therapeutic purposes
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44C—PERSONAL ADORNMENTS, e.g. JEWELLERY; COINS
    • A44C5/00—Bracelets; Wrist-watch straps; Fastenings for bracelets or wrist-watch straps
    • A44C5/18—Fasteners for straps, chains or the like
    • A44C5/20—Fasteners for straps, chains or the like for open straps, chains or the like
    • A44C5/2076—Fasteners for straps, chains or the like for open straps, chains or the like with the two ends of the strap or chain abutting each other or sliding in the main plane or a plane parallel to the main plane of these two ends
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61N—ELECTROTHERAPY; MAGNETOTHERAPY; RADIATION THERAPY; ULTRASOUND THERAPY
    • A61N2/00—Magnetotherapy
    • A61N2/06—Magnetotherapy using magnetic fields produced by permanent magnets
    • A—HUMAN NECESSITIES
    • A44—HABERDASHERY; JEWELLERY
    • A44D—INDEXING SCHEME RELATING TO BUTTONS, PINS, BUCKLES OR SLIDE FASTENERS, AND TO JEWELLERY, BRACELETS OR OTHER PERSONAL ADORNMENTS
    • A44D2203/00—Fastening by use of magnets
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Radiology & Medical Imaging (AREA)
  • Veterinary Medicine (AREA)
  • Public Health (AREA)
  • General Health & Medical Sciences (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Animal Behavior & Ethology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Thin Film Transistor (AREA)

Abstract

개구율을 높임과 함께, 전 화소에의 기입 시간을 단축할 수 있는 액정 패널 및 액정 표시 장치를 제공한다. 액정 패널을 구성하는 TFT 기판(100)에서, 게이트 버스 라인(101)과 데이터 버스 라인(102)이 서로 직교하는 방향으로 배선되고, 양 버스 라인의 교차 개소의 근방에 스위칭 소자(TFT)(107)가 설치되고, 또한 각 화소마다 설치된 화소 전극(104)과의 사이에서 보조 용량 Cs를 형성하는 Cs 버스 라인(103)이 데이터 버스 라인(102)과 평행한 방향으로 배선되어 있다. 게이트 버스 라인(101), 데이터 버스 라인(102) 및 Cs 버스 라인(103)은 각각 동일한 배선 간격으로 배선되고, 각 Cs 버스 라인(103)을 경계로 하여 정방 형상의 화소 영역이 획정되어 있다.
박막 트랜지스터, 보조 용량 버스 라인, 화소 전극, 반도체 영역, 액정층

Description

액정 패널 및 액정 표시 장치{LIQUID CRYSTAL PANEL AND LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 종래예에 따른 액정 패널에서의 TFT 기판의 구성을 모식적으로 도시하는 평면도.
도 2는 본 발명의 제1 실시예에 따른 액정 패널에서의 TFT 기판의 구성을 모식적으로 도시하는 평면도.
도 3은 제1 실시예에 따른 액정 패널의 일부분의 구성을 모식적으로 도시하는 단면도.
도 4는 본 발명의 제2 실시예에 따른 액정 패널에서의 TFT 기판의 구성을 모식적으로 도시하는 평면도.
도 5는 본 발명의 제3 실시예에 따른 액정 패널에서의 TFT 기판의 구성을 모식적으로 도시하는 평면도.
도 6은 본 발명의 제4 실시예에 따른 액정 패널에서의 TFT 기판의 구성을 모식적으로 도시하는 평면도.
도 7은 제3 또는 제4 실시예에 따른 액정 패널을 이용한 액정 표시 장치의 구성을 개략적으로 도시하는 블록도.
<도면의 주요 부분에 대한 부호의 설명>
100, 200, 300, 400 : 박막 트랜지스터(TFT) 기판
101, 201, 301a, 301b, 401a, 401b : 게이트 버스 라인
102, 202, 302a, 302b, 402a, 402b : 데이터 버스 라인
103, 203, 303, 403 : 보조 용량(Cs) 버스 라인
104, 204, 304, 404 : 화소 전극
107, 207, 307a, 307b, 407a, 407b : TFT
111, 211, 311a, 311b, 411a, 411b : 반도체 영역
121, 141 : 유리 기판
122, 125, 127, 129, 131 : 절연막
123 : 반도체층(아몰퍼스 실리콘층 또는 폴리실리콘층)
124, 126 : n형 또는 p형의 반도체 영역
128 : 도체층(게이트 버스 라인, Cs 버스 라인)
130 : 도체층(데이터 버스 라인, TFT 및 Cs와 화소 전극과의 접속용 배선 등)
132 : 도체층(화소 전극)
133, 143 : 배향막
140 : 대향 기판
142 : 도체층(커먼 전극 혹은 대향 전극)
145 : 액정층
150 : 액정 패널
160 : 제어부
161 : 게이트 드라이버
162 : 데이터 드라이버
163 :프레임 메모리
164 : 백 라이트 유닛
170 : 액정 표시 장치(LCD)
Cs : 보조 용량
C1, C2, RS, GS, BS : 타이밍 신호
FD : 1 프레임분의 표시 신호(데이터)
본 발명은 액정 표시 장치(LCD : Liquid Crystal Display)에 관한 것으로, 보다 상세하게는, 개구율을 높이도록 적응된 액티브 매트릭스형의 액정 패널 및 액정 표시 장치에 관한 것이다.
액정 표시 장치는 얇고 경량이며 저전압에서 구동할 수 있어 소비 전력이 작다고 하는 이점이 있고, 이 때문에, 텔레비전이나 데스크탑형 PC(퍼스널 컴퓨터), 노트형 PC, PDA(휴대 단말기), 휴대 전화 등 여러 가지의 전자 기기에 사용되고 있다. 특히, 각 화소마다 스위칭 소자로서 박막 트랜지스터(TFT : Thin Film Transistor)를 설치한 액티브 매트릭스형의 액정 표시 장치는, 그 높은 구동 능력으로부터 CRT(Cathode Ray Tube)에도 필적하는 우수한 표시 특성을 나타내어, 텔레비전이나 데스크탑형 PC 등 종래 CRT가 사용되고 있던 분야에도 널리 사용되게 되어 오고 있다.
전형적인 액정 표시 장치는 글래스 판으로 이루어지는 2매의 투명 기판 사이에 액정을 봉입한 구조를 갖고 있고, 한쪽 기판에는 각 화소마다 TFT나 화소 전극 등이 형성되고, 다른 쪽 기판에는 화소 전극에 대향하는 컬러 필터나 커먼 전극(대향 전극) 등이 형성되어 있다. 이하의 기재에서는, 편의상, TFT나 화소 전극 등이 형성되어 있는 기판을 「TFT 기판」, 컬러 필터나 커먼 전극 등이 형성되어 있는 기판을 「대향 기판」이라고 부르고, 또한 TFT 기판 및 대향 기판과 이들 사이에 봉입된 액정으로 이루어지는 구조체를 「액정 패널」이라고 부르기로 한다.
도 1은 종래예에 따른 액티브 매트릭스형의 액정 패널에서의 TFT 기판의 구성을 평면도의 형태로 모식적으로 도시한 것이다.
도시하는 바와 같이 TFT 기판(10)에는, 수평 방향(횡방향)으로 연장하는 복수의 게이트 버스 라인(11)과, 수직 방향(종방향)으로 연장하는 복수의 데이터 버스 라인(12)과, 게이트 버스 라인(11)과 평행하게 연장하는 복수의 보조 용량(Cs) 버스 라인(13)이 형성되어 있다. 게이트 버스 라인(11)과 Cs 버스 라인(13)은 각각 동일 피치(배선 간격)로 배선되어 있고, 데이터 버스 라인(12)도 동일 피치(단, 게이트 버스 라인(11), Cs 버스 라인(13)의 피치의 대략 1/3)로 배선되어 있다. 그리고, 이웃하는 2개의 게이트 버스 라인(11)과 2개의 데이터 버스 라인(12)에 의해 둘러싸인 영역이 단위 화소를 구성하고, 이 단위 화소의 영역에 화소 전극(14)( 파선으로 표시)이 형성되어 있다. 단위 화소의 영역(화소 전극(14))은 R(적), G(록), B(청)의 각 색마다 따로따로 형성되고, 횡방향으로 이웃하는 R, G, B의 3개의 서브픽셀로 1개의 화소(픽셀)를 구성하고, R, G, B의 각 화소(서브픽셀)의 종횡비는 대략 3 : 1의 사각형 형상으로 되어 있다. 또한, 참조 부호 15(점선으로 둘러싸인 부분)는 2개의 직렬 접속된 박막 트랜지스터(TFT), 참조 부호 16은 TFT(15)의 드레인 영역을 데이터 버스 라인(12)에 접속하기 위한 컨택트홀, 참조 부호 17 및 참조 부호 18은 TFT(15)의 소스 영역을 화소 전극(14)에 접속하기 위한 컨택트홀, 참조 부호 19는 각 화소마다 Cs 버스 라인(13)과의 사이에서 보조 용량 Cs를 형성하는 반도체 영역을 나타낸다.
도 1에 예시한 바와 같이 종래의 액정 패널(TFT 기판(10))의 구성에서는, 1화소(픽셀)를 구성하는 R, G, B의 각 화소(서브픽셀)의 종횡비는 대략 3 : 1의 사각형 형상으로 되어 있었기 때문에, 해당 화소에서 실효적으로 표시에 기여하지 않는 부분의 면적을 극히 작게(즉, 개구율의 저하를 극히 억제)하기 위해서는, 해당 화소 영역을 횡단하는 Cs 버스 라인(13)의 배선 길이를 최단으로 할 필요가 있고, 이 때문에 Cs 버스 라인(13)은 게이트 버스 라인(11)과 평행하게 배선할 필요가 있었다. 이러한 레이아웃에서는, 필연적으로 데이터 버스 라인(12)을 경계로 하여 각 화소 영역(화소 전극(14))이 규정되게 되고, 화소 전극(14)과의 겹침이나 이웃하는 화소 전극(14) 간의 거리를 고려하면, 데이터 버스 라인(12)의 배선 폭을 그다지 좁게 할 수는 없다. 즉, 데이터 버스 라인(12)의 배선 폭을 상응하여 넓게 할 필요가 있었기 때문에, 개구율이 저하하는 원인으로 되어 있었다.
또한, 고정세화가 진행됨에 따라 화소에의 기입 시간이 짧게 되는 것이 문제로 되어 왔다. 예를 들면, 프레임 주파수가 60㎐(1초 간 주사하는 프레임 수가 60)인 경우, 1 프레임의 주사 시간은 약 16.7㎳(=1/60s)이고, 화소 포맷이 VGA(Video Graphics Array : 640×480 화소)인 경우, 1 수평 라인에 할당되는 시간은 약 32㎲이다. 화소 수가 더 증가하면(SVGA(Super VGA : 800×600 화소), XGA(eXtended GA : 1024×768 화소) 등), 1 수평 라인에 할당되는 시간은 더욱 짧게 되고, 그에 따라, 화소에의 기입 시간을 짧게 하는 것이 필요하게 된다. 이 기입 시간을 짧게 하기 위해서는, 예를 들면 각 화소의 트랜지스터 사이즈를 크게 하는 것이 고려된다. 그러나, 트랜지스터 사이즈를 크게 하면, 해당 화소에서 실효적으로 표시에 기여하지 않는 부분의 면적이 증가하기 때문에, 개구율이 저하하여, 표시가 어둡게 되는 등의 문제가 발생한다.
또한, R, G, B 등의 색마다 데이터를 시분할하여 화소에 기입하고, 이것에 동기하여, R, G, B 등의 각 광원을 시계열적으로 점등시키도록 한 필드 시퀀셜 컬러 방식에서는 1 수평 라인에 할당되는 시간이 더욱 짧게 되어, 문제였다. 예를 들면, 일반적인 액티브 매트릭스형 LCD에서는 플리커를 방지하기 위해 60㎐ 전후(1 프레임당 1/60s)에서 기입 동작이 행해지고 있지만, 1 프레임의 컬러 화상을 RGB의 3원색의 3 필드로 구성하여 필드 시퀀셜 구동을 행하는 경우, 1 필드의 주기는 1/180s(=1/60s×1/3)로 되어, 1 수평 라인에 할당되는 시간을 약 1/3로 짧게 할 필요가 있다. 즉, 기입 허용 시간이 제한되는 등의 불합리가 있었다.
또한, 필드 시퀀셜 컬러 방식에서는, 1 프레임을 구성하는 전 화소에 데이터 (예를 들면, 1 필드분의 R 데이터)를 기입한 후, 광원의 색을 전환할(예를 들면, G 또는 B의 광원을 점등시킬) 필요가 있기 때문에, 그 만큼, 각 색(RGB)의 데이터의 전 화소에의 기입에 필요한 토탈 시간이 길게 되고, 특히 화소 수가 많게 될수록 전 화소에의 기입 시간이 길게 되는 등의 불합리도 있었다.
또한, 동화상의 화질을 향상시키기 위해서 광원을 펄스적으로(1 프레임 시간 중 일부의 시간만) 점등시키도록 한 임펄스 구동 방식에서도, 전 화소에의 기입에 필요한 토탈 시간을 짧게 할 필요가 있지만, 상기한 필드 시퀀셜 구동의 경우와 마찬가지로 화소 수가 많게 될수록 전 화소에의 기입 시간이 길게 되는 등의 불합리가 있었다.
상기한 종래 기술에 관련된 기술로서는, 예를 들면 특허 문헌 1에 기재되는 바와 같이, 제어 버스 라인과 데이터 버스 라인의 교차 개소에 대응하여 화소 전극과 TFT가 형성되고, 또한 화소 전극과의 사이에서 보조 용량을 형성하는 용량 버스 라인이 형성되고, 이 용량 버스 라인으로부터 분기하여 데이터 버스 라인을 따라 연장하는 보조 용량 패턴을 갖는 액정 표시 패널로서, 데이터 버스 라인과 보조 용량 패턴과의 단락이 발견된 경우에 그 불량 개소를 용이하게 수복할 수 있도록 한 것이 있다. 또한, 상기한 필드 시퀀셜 구동에 관련된 기술로서는, 예를 들면 특허 문헌 2에 기재되는 바와 같이, 아몰퍼스 실리콘형 액정 소자를 이용하여 고정세의 액정 패널을 실현하고, 그 때에 필요로 되는 백 라이트에 점 광원형의 것을 사용하여 균일한 배면 조사를 실현하도록 한 것이 있다.
[특허 문헌 1] 일본특허공개 평10-232408호 공보
[특허 문헌 2] 일본특허공개 2002-311411호 공보
상술한 바와 같이 종래의 기술에서는, 도 1에 예시한 바와 같이 1 화소(픽셀)를 구성하는 R, G, B의 각 화소(서브픽셀)의 종횡비는 대략 3 : 1의 사각형 형상으로 되어 있고, 이 때문에 Cs 버스 라인(13)은 게이트 버스 라인(11)과 평행하게 배선할 필요가 있고, 또, 데이터 버스 라인(12)의 배선 폭을 상응하여 넓게 할 필요가 있었기 때문에, 개구율이 저하하는 등의 과제가 있었다. 또한, 고정세화의 진전에 수반하여, 화소에의 기입 허용 시간이 제한되어 있는 구동 방식이나 화소 수가 많은 액정 패널에 대해서는, 기입 시간을 충분히 확보할 수 없다고 하는 등의 과제가 있었다.
본 발명은 이러한 종래 기술에서의 과제를 감안하여 창작된 것으로, 개구율을 높임과 함께, 전 화소에의 기입 시간을 단축할 수 있는 액정 패널 및 액정 표시 장치를 제공하는 것을 목적으로 한다.
상기한 종래 기술의 과제를 해결하기 위해서, 본 발명의 일 형태에 따르면, 제1 방향으로 연장하는 복수의 게이트 버스 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 데이터 버스 라인과, 각 화소마다 설치되고, 대응하는 게이트 버스 라인의 일부를 게이트 전극으로 하고, 또한 대응하는 데이터 버스 라인에 전기적으로 접속된 스위칭 소자와, 각 화소마다 설치되고, 대응하는 스위칭 소자에 전기적으로 접속된 화소 전극과, 상기 화소 전극과의 사이에 액정을 개재시 켜 배치된 대향 전극과, 상기 제2 방향으로 연장하고, 각 화소마다 상기 화소 전극과의 사이에서 보조 용량(Cs)을 형성하는 복수의 Cs 버스 라인을 포함하고, 각 Cs 버스 라인을 경계로 하여 정방 형상의 화소 영역이 획정되어 있는 것을 특징으로 하는 액정 패널이 제공된다.
이 형태에 따른 액정 패널의 구성에 따르면, 데이터 버스 라인은 각 화소 영역 내를 제2 방향(Cs 버스 라인과 평행한 방향)으로 연장하고 있고, 종래예(도 1)와 같이 데이터 버스 라인을 각 화소 영역(화소 전극)의 경계로 하는 것이 아니라, Cs 버스 라인을 각 화소 영역(화소 전극)의 경계로 하고 있다. 따라서, 데이터 버스 라인의 배선 폭을 설계하는 데 있어서, 종래예와 같이 화소 전극과의 겹침이나 이웃하는 화소 전극 간의 거리를 고려할 필요가 없기 때문에, 데이터 버스 라인을 상대적으로 가늘게 배선할 수 있고, 그 결과, 개구율을 높일 수 있다.
또한, 종래예(도 1)에서는, Cs 버스 라인에 대하여 데이터 버스 라인은 교차하고 있었기 때문에, 양 버스 라인의 교차부에는 상응하는 배선 용량이 형성되어 있었지만, 본 발명에 따른 구성에서는, Cs 버스 라인에 대하여 데이터 버스 라인은 평행하게 배선되어 있으므로(즉, 교차하고 있지 않으므로), 양 버스 라인 간에는 실질적으로 배선 용량은 형성되지 않는다. 또한, 데이터 버스 라인을 가늘게 배선할 수 있기 때문에, 데이터 버스 라인과 화소 전극 사이에 형성되는 배선 용량, 및 데이터 버스 라인과 게이트 버스 라인 사이에 형성되는 배선 용량을 상대적으로 작게 할 수 있다. 이에 의해서, 각 화소마다 본 데이터 버스 라인의 총 배선 용량을 대폭으로 저감할 수 있고, 그 결과, 1 화소당 기입에 필요한 시간, 나아가서는 전 화소에의 기입 시간을 단축할 수 있다.
또한, 본 발명의 다른 형태에 따르면, 상기한 형태에 따른 액정 패널과, 상기 복수의 게이트 버스 라인을 구동하는 게이트 드라이버와, 상기 복수의 데이터 버스 라인을 구동하는 데이터 드라이버와, 표시 신호 및 타이밍 신호를 입력받아, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 제어부를 포함하고, 상기 제어부로부터의 제어에 기초하여, 상기 게이트 드라이버에 의해, 상기 복수의 게이트 버스 라인 중 2개 이상의 게이트 버스 라인을 동시에 구동하고, 상기 제어부로부터의 제어에 기초하여, 상기 데이터 드라이버에 의해, 상기 복수의 데이터 버스 라인을 동시에 구동하고, 상기 게이트 드라이버에 의해 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 동시에 표시 데이터를 기입하도록 한 것을 특징으로 하는 액정 표시 장치가 제공된다.
이 형태에 따른 액정 표시 장치에 따르면, 상기한 형태에 따른 액정 패널에서 얻어진 효과(개구율의 개선, 기입 시간의 단축)에 더하여, 2개 이상의 게이트 버스 라인을 동시에 구동하고, 이에 대응하는 복수의 화소열에 동시에 표시 데이터를 기입하도록 하고 있기 때문에, 종래와 같이 1개의 게이트 버스 라인에 대응하는 화소열마다 순차적으로 구동하여 데이터를 기입하는 방식에 비해, 전 화소에의 기입 시간을 대폭으로(예를 들면, 동시 구동하는 게이트 버스 라인의 개수가 2개인 경우에는, 약 1/2로) 단축할 수 있다.
<실시예>
이하, 본 발명의 실시예에 대하여 첨부 도면을 참조하면서 설명한다.
<제1 실시예>
도 2는 본 발명의 제1 실시예에 따른 액티브 매트릭스형의 액정 패널에서의 TFT 기판의 구성을 평면도의 형태로 모식적으로 도시한 것이고, 도 3은 그 액정 패널의 일부분의 구성을 단면도의 형태로 모식적으로 도시한 것이다. 도 2의 예에서는, 도시의 간략화를 위해, 글래스 기판이나 층간 절연막, 게이트 절연막 등에 대해서는 생략하고 있다.
본 실시예에 따른 액정 패널(150)은, 도 3에 도시하는 바와 같이, TFT 기판(100)과, 대향 기판(140)과, 이들 사이에 봉입된 액정으로 이루어지는 액정층(145)으로 구성되어 있다. 각 기판의 층 구조에 대해서는 후에 설명한다.
TFT 기판(100)에는, 도 2에 도시하는 바와 같이 수평 방향(횡방향)으로 연장하는 복수의 게이트 버스 라인(101)과, 수직 방향(세로 방향)으로 연장하는 복수의 데이터 버스 라인(102)과, 마찬가지로 수직 방향으로 연장하는 복수의 보조 용량(Cs) 버스 라인(103)이 형성되어 있다. 각 버스 라인(101, 102, 103)은 각각 동일 피치(배선 간격)로 배선되어 있고, 이웃하는 2개의 게이트 버스 라인(101)과 2개의 Cs 버스 라인(103)에 의해 둘러싸인 정방 형상의 영역이 「단위 화소」를 구성한다. 즉, 1개의 화소는, Cs 버스 라인(103)과 게이트 버스 라인(101)을 경계로 하고 있고, 이 화소의 영역에 화소 전극(104)(도면을 보기 쉽게 하기 위해 파선으로 표시)이 형성되어 있다. 도시하는 예에서는, 4 화소분의 화소 전극(104)이 나타내어져 있다. 게이트 버스 라인(101)과 Cs 버스 라인(103)의 배선 폭이 동일한 경우, 화소 전극(104)의 형상도 정방형으로 되지만, 대부분의 경우, Cs 버스 라인 (103)쪽이 상대적으로 굵고, 제조 수율을 고려하여 화소 전극 간격을 넓게 취하기 때문에, 단위 화소의 형상은 정방형이더라도, 화소 전극(104)의 형상은 반드시 정방형으로 되는 것은 아니다.
또, 데이터 버스 라인(102)은, 각 화소 영역(화소 전극(104))의 대략 중앙을 수직 방향(Cs 버스 라인(103)과 평행한 방향)으로 종단하여 배선되어 있고, 게이트 버스 라인(101)과 교차하는 개소에서는 절연막을 개재하여 절연되어 있다. Cs 버스 라인(103)은, 각 화소 영역(화소 전극(104))의 경계를 따라 수직 방향으로 배선되어 있고, 마찬가지로 게이트 버스 라인(101)과 교차하는 개소에서는 절연막을 개재하여 절연되어 있다. 이 경우, Cs 버스 라인(103)은, 후술하는 바와 같이 게이트 버스 라인(101)을 구성하는 도체층의 일부를 패터닝하여 형성되기 때문에(즉, 단순히 교차시킨 것으로는 양 버스 라인(101, 103)은 전기적으로 단락됨), 도 2에 도시하는 바와 같이 게이트 버스 라인(101)과의 교차 개소에서 분단되어 있고, 분단된 각 Cs 버스 라인(103)은, 절연막에 형성된 컨택트홀(105)을 통하여, 데이터 버스 라인(102)을 구성하는 도체층의 일부를 패터닝하여 형성된 도체층(106)에 전기적으로 접속되어 있다.
또한, 각 화소 영역에는, 데이터 버스 라인(102)과 게이트 버스 라인(101)의 교차 개소에 대응하여 스위칭 소자로서의 박막 트랜지스터(TFT)(107)가 설치되어 있다. TFT(107)(점선으로 둘러싼 부분)는, LDD(Lightly Doped Drain) 구조의 TFT가 2개 직렬로 접속되어 구성되어 있다. 액정 표시 장치에서는, 화소의 보조 용량(Cs)에 데이터(전하)가 기입된 상태를 다음 데이터가 기입될 때까지 일정하게 유지 하는 것이 이상적이지만, 실제로는 TFT의 리크 전류 등에 의해서 보조 용량의 전위가 저하한다. 따라서, 이 리크 전류를 저감하기 위해 TFT를 LDD 구조로 하고, 또한 TFT을 2개 직렬로 접속하고 있다. 본 실시예에서는 TFT를 2개 직렬로 접속하고 있지만, 접속 개수가 2개에 한정되지 않는 것은 물론이다. 또, 후술하는 바와 같이 다른 실시예에서도, 각 화소마다 LDD 구조의 TFT를 2개 직렬로 접속하고 있지만, 접속 개수가 2개에 한정되지 않는 것은 마찬가지이다. 이하의 기재에서는, 설명의 편의상, 2개의 직렬 접속된 TFT를 총칭하여 「TFT」라고 부르기로 한다.
각 화소 영역에서, TFT(107)(점선으로 둘러싼 부분)는 게이트 버스 라인(101)의 일부를 게이트 전극 G라고 하고, 또, 이 게이트 버스 라인(101)을 사이에 두고 드레인 영역 D와 소스 영역 S가 배치되어 있다. TFT(107)의 드레인 영역 D는, 절연막에 형성된 컨택트홀(108)을 통하여 데이터 버스 라인(102)에 전기적으로 접속되어 있고, 한편, 소스 영역 S는, 절연막에 형성된 컨택트홀(109)을 통하여 도체층(도시 생략)에 전기적으로 접속되고, 또한 절연막에 형성된 컨택트홀(110)을 통하여 화소 전극(104)에 전기적으로 접속되어 있다.
또한, 참조 부호 111은 각 화소마다 Cs 버스 라인(103)과의 사이에서 보조 용량 Cs를 형성하는 반도체 영역을 나타내고, 보조 용량 Cs의 한쪽 전극으로서 기능하는 영역이다. 이 반도체 영역(111)은, 후술하는 바와 같이 TFT(107)의 소스 영역 S와 공유되어 있고, 따라서, 컨택트홀(109, 110)을 통하여 화소 전극(104)에 전기적으로 접속되어 있다. 즉, 보조 용량 Cs는, 전기적으로는 Cs 버스 라인(103)과 화소 전극(104) 사이에 형성되어 있다.
다음에, 도 3을 참조하면서 본 실시예의 액정 패널(150)(TFT 기판(100), 대향 기판(140), 액정층(145))의 층 구조에 대하여 설명한다. 또한, 도 3에 도시하는 구조에서는, 도면을 보기 쉽게 하기 위해서, TFT(107)에 대해서는 1개만 도시하고 있다.
TFT 기판(100)의 베이스로 되는 글래스 기판(121) 상에는, 예를 들면 SiO2 또는 SiN으로 이루어지는 절연막(122)이 형성되고, 또한 이 절연막(122)의 소정의 영역(도면 중, 파선으로 나타내는 TFT(107) 및 보조 용량 Cs를 형성할 영역) 상에, 아몰퍼스 실리콘 또는 폴리실리콘으로 이루어지는 반도체층(123)이 형성되어 있다. 그리고, 이 반도체층(123)의 소정의 영역(TFT(107)의 소스/드레인 영역 및 보조 용량 Cs의 한쪽 전극 영역을 형성할 영역)에, 예를 들면 인이나 붕소 등의 불순물을 도핑하여 n형 또는 p형의 반도체 영역(124)이 형성되어 있다. 또한, 반도체층(123) 및 반도체 영역(124) 상에는, 예를 들면 SiN으로 이루어지는 절연막(125)이 형성되어 있다. 이 절연막(125)은, TFT(107)의 채널을 보호함과 함께, 보조 용량 Cs를 구성하는 유전체의 일부로서 기능한다. 또한, n형 또는 p형의 반도체 영역(124)의 주위의 영역에, 인이나 붕소 등의 불순물을 고농도로 도핑하여 n+형 또는 p+형의 반도체 영역(126)이 형성되어 있다. 이 반도체 영역(126)은, 그 일부의 영역이 TFT(107)의 드레인 영역 D로서 획정되고, 다른 일부의 영역은 TFT(107)의 소스 영역 S 및 보조 용량 Cs의 한쪽 전극 영역(111)으로서 획정되어 있다.
또한, 절연막(125) 및 반도체 영역(126)을 피복하여 전면에, 예를 들면 SiO2 또는 SiN으로 이루어지는 절연막(127)이 형성되어 있다. 이 절연막(127)은, TFT(107)의 게이트 절연막으로서 기능함과 함께, 보조 용량 Cs를 구성하는 유전체의 일부로서 기능한다. 또한, 이 절연막(127) 상에, 예를 들면 알루미늄(Al)이나 몰리브덴(Mo) 등으로 이루어지는 도체층(128)이 필요한 형상으로 패터닝되어 형성되어 있다. 이 도체층(128)은, TFT(107)의 게이트 전극 G(도 2)를 구성하는 게이트 버스 라인(101)과 보조 용량 Cs의 다른 쪽 전극을 구성하는 Cs 버스 라인(103)을 포함하고 있다.
또한, 도체층(128)을 피복하여 전면에, 예를 들면 SiO2 또는 SiN으로 이루어지는 절연막(129)이 형성되고, 이 절연막(129) 상에, 예를 들면 Al이나 티탄(Ti) 등으로 이루어지는 도체층(130)이 필요한 형상으로 패터닝되어 형성되어 있다. 이 도체층(130)은, 데이터 버스 라인(102) 및 도체층(106)(도 2)과, TFT(107) 및 보조 용량 Cs를 화소 전극(104)에 접속하기 위한 배선을 포함하고 있다. 이 때문에, 도체층(130)은, 절연막(129)의 필요한 개소에 형성된 컨택트홀(108, 109)을 통하여, 고농도로 도핑된 반도체 영역(126)(TFT(107)의 드레인 영역 D, 소스 영역 S, 보조 용량 Cs의 한쪽 전극 영역(111))에 전기적으로 접속되어 있다.
또한, 보조 용량 Cs는, 도시하는 예에서는 반도체 영역(126)(한쪽 전극)과, 도체층(128)(다른 쪽 전극)과, 이들 사이에 형성된 절연막(125, 127)(유전체)으로 구성된 「MOS(금속 산화물(절연막) 반도체) 캐패시터」의 형태로 실현되어 있지만, 이 MOS 구조 대신에, 도체층(128)과 도체층(130) 사이에서 보조 용량 Cs를 형성하도록 하여도 된다.
또한, 도체층(130) 및 절연막(129)을 피복하여 전면에, 예를 들면 SiO2 또는 SiN으로 이루어지는 절연막(131)이 평탄화되어 형성되어 있고, 이 절연막(131) 상에, 도체층(132)이 필요한 형상으로 패터닝되어 형성되어 있다. 도체층(132)은, 화소 전극(104)을 구성하고, 예를 들면, 투과형 LCD의 경우에는 ITO(Indium Tin Oxide) 등의 투명한 도전체로 이루어지고, 반사형 LCD의 경우에는 Al 혹은 Al 합금 등으로 이루어져 있다. 이 도체층(132)(화소 전극(104))은, 절연막(131)의 필요한 개소에 형성된 컨택트홀(110)을 통하여, TFT(107) 및 보조 용량 Cs에 접속되어 있는 배선을 포함하는 쪽의 도체층(130)에 전기적으로 접속되어 있다.
또한, 도체층(132)(화소 전극(104)) 및 절연막(131)의 표면을 피복하여 폴리이미드 수지 등으로 이루어지는 배향막(133)이 형성되어 있다. 이 배향막(133)은, 액정층(145) 내의 액정 분자의 방향(배향)을 규칙 바르게 배열시키기 위한 것이지만, 이 배향막(133)과 함께 액정 분자의 배향(도메인)을 규제하는 수단으로서, 예를 들면, 화소 전극(104) 상에 소정의 형상의 돌기를 패턴 형성하여도 된다. 이러한 돌기는, 예를 들면 포토레지스트 등에 의해 형성할 수 있고, 스트라이프 형상 혹은 둑 형상, 반구 형상, 피라미드 형상 등 여러 가지의 것을 형성할 수 있다. 이러한 돌기를 형성한 경우, 해당 돌기를 피복하여 배향막(133)이 형성된다.
한편, 대향 기판(140)의 베이스로 되는 글래스 기판(141) 상(도 3의 예에서 는 하측)에는, ITO 등의 투명한 도전체로 이루어지는 도체층(142)(커먼 전극 혹은 대향 전극)과, 특별히 도시는 하지 않지만 액정층(145)의 두께(셀 갭)를 일정하게 유지하기 위한 기둥 형상 스페이서가 형성되어 있다. 이 기둥 형상 스페이서는 포토레지스트 등에 의해 형성될 수 있지만, 그 대신에, 액정층(145) 내에 실리카나 수지 등으로 이루어지는 구 형상 스페이서를 봉입하여도 된다. 단, 셀 갭을 정밀하게 규제하기 위해서는 기둥 형상 스페이서쪽이 보다 적합하다. 또한, 커먼 전극(도체층(142))의 표면을 피복하여 폴리이미드 수지 등으로 이루어지는 배향막(143)이 형성되어 있다. 이 대향 기판(140)에서도, TFT 기판(100)측과 마찬가지로, 커먼 전극(142) 상에 도메인 규제용의 돌기 패턴을 적절하게 형성하여도 된다. 또한, 도시하는 대향 기판(140)에는 컬러 필터가 설치되어 있지 않지만, 이것은, 후술하는 바와 같이 본 발명에서는 주로 흑백 표시용의 액정 패널을 이용하여 LCD를 필드 시퀀셜 컬러 방식으로 구동하는 것을 의도하고 있기 때문이다.
또한, 액정 패널(150)의 액정층(145)을 구성하는 액정에는, 고속 응답에 적합한 강유전성 액정이 이용된다. 그러나, 액정의 재료가 이것에 한정되지 않는 것은 물론이며, 그 이외에도, 예를 들면, TN(Twisted Nematic) 모드나 VA(Vertical Alignment) 모드, MVA(Multi-domain Vertical Alignment) 모드 등의 액정을 적합하게 이용할 수 있다.
이상 설명한 바와 같이, 제1 실시예에 따른 액정 패널(150)(TFT 기판(100))의 구성에 따르면(도 2, 도 3 참조), 데이터 버스 라인(102)은 각 화소 영역(화소 전극(104))의 대략 중앙을 수직 방향(Cs 버스 라인(103)과 평행한 방향)으로 연장 하고 있고, 종래예(도 1)와 같이 데이터 버스 라인(12)을 각 화소 영역(화소 전극(14))의 경계로 하는 것이 아니라, Cs 버스 라인(103)을 각 화소 영역(화소 전극(104))의 경계로 하고 있다. 따라서, 데이터 버스 라인(102)의 배선 폭을 설계하는 데 있어서, 종래예와 같이 화소 전극과의 겹침이나 이웃하는 화소 전극 간의 거리를 고려할 필요가 없기 때문에, 데이터 버스 라인(102)을 가늘게 배선할 수 있고, 그 결과, 개구율을 높일 수 있다.
또, 종래예(도 1)에서는, 상대적으로 배선 폭이 굵은 Cs 버스 라인(13)에 대하여 데이터 버스 라인(12)은 교차하고 있었기 때문에, 양 버스 라인(12, 13)의 교차부에는 상응하는 배선 용량이 형성되어 있었지만, 본 실시예(도 2)에서는, 상대적으로 배선 폭이 굵은 Cs 버스 라인(103)에 대하여 데이터 버스 라인(102)은 평행하게 배선되어 있으므로(즉, 교차하고 있지 않으므로), 양 버스 라인(102, 103) 사이에는 실질적으로 배선 용량은 형성되지 않는다. 또한, 데이터 버스 라인(102)을 가늘게 배선할 수 있기 때문에, 데이터 버스 라인(102)과 화소 전극(104) 사이에 형성되는 배선 용량, 및 데이터 버스 라인(102)과 게이트 버스 라인(101) 사이에 형성되는 배선 용량을 상대적으로 작게 할 수 있다. 이에 의해서, 각 화소마다 본 데이터 버스 라인(102)의 총 배선 용량을 대폭으로 저감할 수 있고, 그 결과, 1 화소당 기입에 필요한 시간, 나아가서는 전 화소에의 기입 시간을 단축할 수 있다. 이에 의해서, 화소에의 기입 허용 시간이 제한되어 있는 필드 시퀀셜 컬러 방식이나, SVGA, XGA 등 화소 수가 많은 액정 패널에 대해서도, 기입 시간을 충분히 확보하는 것이 가능하게 된다.
또, 데이터 버스 라인(102)의 배선 용량을 저감시킴으로써, 데이터 신호가 해당 데이터 버스 라인(102) 상을 전파할 때에 그 시단(화면의 상부)과 종단(화면의 하부)에서의 시정수 차가 완화되기 때문에, 화면의 상부와 하부에서의 휘도차가 생기기 어렵게 되어, 휘도 불균일의 발생을 억제할 수 있다(휘도 불균일의 개선). 또한, 데이터 버스 라인(102)을 각 화소 영역(화소 전극(104))의 경계로 하고 있지 않기 때문에, 횡크로스토크의 발생을 효과적으로 억제할 수 있다.
<제2 실시예>
도 4는 본 발명의 제2 실시예에 따른 액티브 매트릭스형의 액정 패널에서의 TFT 기판의 구성을 평면도의 형태로 모식적으로 도시한 것이다.
본 제2 실시예에 따른 TFT 기판(200)은, 상술한 제1 실시예에 따른 TFT 기판(100)(도 2)의 구성에 비해, TFT(207)의 형상이 다르게 되어 있는 점, 즉 각 화소 영역(화소 전극(204))마다 게이트 버스 라인(201)의 일부(2 개소)를 빗살 형상으로 돌출시켜 성형하고, 이 돌출시킨 부분을 TFT(207)의 게이트 전극 G로 하고 있는 점에서, 상위하다. 다른 구성 및 그 동작 혹은 기능에 대해서는, 제1 실시예의 경우와 동일하므로, 그 설명은 생략한다. 또한, 도 4에 도시하는 참조 부호 201∼211의 각 구성 요소는, 각각 도 2에 도시한 참조 부호 101∼111의 각 구성 요소에 대응하고 있다.
본 제2 실시예에 따른 액정 패널(TFT 기판(200))에서도, 상술한 제1 실시예와 기본적으로 동일한 구성을 갖고 있기 때문에, 제1 실시예에서 얻어진 효과(개구율의 개선, 기입 시간의 단축, 휘도 불균일의 개선, 횡크로스토크의 억제)와 마찬 가지의 효과를 발휘할 수 있다.
<제3 실시예>
도 5는 본 발명의 제3 실시예에 따른 액티브 매트릭스형의 액정 패널에서의 TFT 기판의 구성을 평면도의 형태로 모식적으로 도시한 것이다.
본 제3 실시예에 따른 TFT 기판(300)은, 상술한 제1 실시예에 따른 TFT 기판(100)(도 2)의 구성에 비해, 이웃하는 2개의 수평 라인(게이트 버스 라인(301a, 301b))을 동시에 구동하고, 이것에 대응하는 2 수평 화소열에 접속된 각 TFT(307a, 307b)의 온/오프를 동시에 제어할 수 있도록 배선한 점, 각 화소 영역 내에 1개 또는 2개의 데이터 버스 라인(302a, 302b)을 포함하도록 배선되어 있는 점, 제2 실시예(도 4)의 경우와 마찬가지로 TFT(307a, 307b)의 형상이 다르게 되어 있는 점, 각 화소마다 Cs 버스 라인(303)과의 사이에서 보조 용량 Cs를 형성하는 반도체 영역(311a, 311b)의 형상이 다르게 되어 있는 점에서, 상위하다. 다른 구성 및 그 동작 혹은 기능에 대해서는, 기본적으로 제1 실시예의 경우와 동일하므로, 그 설명은 생략한다. 또한, 도 5에 도시하는 참조 부호 301a, 301b∼311a, 311b의 각 구성 요소는, 각각 도 2에 도시한 참조 부호 101∼111의 각 구성 요소에 대응하고 있다.
도 5에 도시하는 바와 같이, 수직 방향(Cs 버스 라인(303)과 평행한 방향)으로 배선되는 데이터 버스 라인을 1개밖에 포함하지 않는 화소열은, 수평 방향에서 양단(좌측단과 우측단)에 배열된 각 1열이다. 도시하는 예에서는, 좌측단의 화소열이 1개의 데이터 버스 라인(302a)을 포함하고 있고, 다른 화소열(우측단의 화소열을 제외)은 각각 2개의 데이터 버스 라인(302a, 302b)을 포함하고 있다. 그리 고, 각 데이터 버스 라인(302a, 302b)은, 각각 해당 데이터 버스 라인을 통하여 구동되는 TFT(307a, 307b)와 함께, 각각 대응하는 화소 내에 포함되어 있다.
또, 2개의 데이터 버스 라인(302a, 302b)을 포함하는 화소열에 대해서는, 한쪽 데이터 버스 라인에 공급되는 데이터는 자신의 화소 내의 화소 전극(304)에 기입되고, 다른 쪽 데이터 버스 라인에 공급되는 데이터는 자신의 화소 밖의 인접하는 다른 화소 내의 화소 전극(304)에 기입된다. 도시하는 예에서는, 좌측부터 세어 홀수번째의 데이터 버스 라인(302a)에 공급되는 데이터는, 각각 대응하는 자신의 화소 내의 TFT(307a)를 통하여, 자신의 화소 내의 화소 전극(304)에 기입된다. 한편, 좌측부터 세어 짝수번째의 데이터 버스 라인(302b)에 공급되는 데이터는, 각각 대응하는 자신의 화소 내의 TFT(307b)를 통하여, 좌측에 인접하는 다른 화소 내의 화소 전극(304)에 기입된다. 즉, 홀수번째의 게이트 버스 라인(301a)에 의해서 구동되는 TFT(307a)가 접속된 데이터 버스 라인(302a)은 자신의 화소 내에 있고, 짝수번째의 게이트 버스 라인(301b)에 의해서 구동되는 TFT(307b)가 접속된 데이터 버스 라인(302b)은 자신의 화소 밖에 있어, 양자는 Cs 버스 라인(303)을 사이에 두고 그 양측에 배선되어 있다.
본 제3 실시예에 따른 액정 패널(TFT 기판(300))의 구성에 따르면, 상술한 제1, 제2 실시예에서 얻어진 효과(개구율의 개선, 기입 시간의 단축, 휘도 불균일의 개선, 횡크로스토크의 억제)에 더하여, 또한, 이웃하는 2개의 수평 라인(게이트 버스 라인(301a, 301b))을 동시에 구동하고, 이것에 대응하는 2 수평 화소열에 접속된 각 TFT(307a, 307b)를 동시에 온으로 하여, 해당 TFT를 통하여 동시에 데이터를 기입하도록 하고 있으므로, 종래와 같이 1 수평 화소열마다 순차적으로 구동하여 데이터를 기입하는 방식에 비해, 전 화소에의 기입 시간을 약 1/2로 단축할 수 있다. 환언하면, 1 프레임(1 화면)분의 표시 데이터를 약 2배의 스피드로 표시시킬 수 있기 때문에, 해상도를 약 2배로 높일 수 있다.
<제4 실시예>
도 6은 본 발명의 제4 실시예에 따른 액티브 매트릭스형의 액정 패널에서의 TFT 기판의 구성을 평면도의 형태로 모식적으로 도시한 것이다.
본 제4 실시예에 따른 TFT 기판(400)은, 상술한 제3 실시예에 따른 TFT 기판(300)(도 5)의 구성에 비해, 각 화소 영역 내에 각각 2개의 데이터 버스 라인(402a, 402b)을 포함하도록 배선되어 있는 점, Cs 버스 라인(403)과의 사이에서 보조 용량 Cs를 형성하는 반도체 영역(411b)의 형상이 다르게 되어 있는 점에서, 상위하다. 다른 구성 및 그 동작 혹은 기능에 대해서는, 기본적으로 제3 실시예의 경우와 동일하므로, 그 설명은 생략한다. 또한, 도 6에 도시하는 참조 부호 401a, 401b∼411a, 411b의 각 구성 요소는, 각각 도 5에 도시한 참조 부호 301a, 301b∼311a, 311b의 각 구성 요소에 대응하고 있다.
도 6에 도시하는 바와 같이, 각 화소마다 수직 방향(Cs 버스 라인(303)과 평행한 방향)으로 배선되는 2개의 데이터 버스 라인(402a, 402b) 중, 우측의 데이터 버스 라인(402a)은, 홀수번째의 게이트 버스 라인(401a)에 의해 구동되는 TFT(407a)에 접속되어 있고, 좌측의 데이터 버스 라인(402b)은, 짝수번째의 게이트 버스 라인(401b)에 의해 구동되는 TFT(407b)에 접속되어 있다. TFT(407a)를 포함 하는 화소에 대해서는 보조 용량 Cs는 해당 화소의 우측단에 포함되고, TFT(407b)를 포함하는 화소에 대해서는 보조 용량 Cs는 해당 화소의 좌측단에 포함되어 있다. 즉, 보조 용량 Cs는, 홀수 열과 짝수 열에서 반대 방향으로 설치되어 있다. 그러나, 게이트층(도 3의 도체층(128)에 상당)에서 배선의 재연결을 적절하게 행하면, 각 보조 용량 Cs를 모두 동일한 방향으로 설치하는 것도 가능하다.
본 제4 실시예에 따른 TFT 기판(400)의 구조상의 특징은, 상술한 제3 실시예(도 5)의 경우와는 달리, 데이터 버스 라인(402a, 402b)과, 해당 데이터 버스 라인에 의해 구동되는 TFT(407a, 407b)와, 해당 TFT를 통하여 데이터가 기입되는 화소 전극(404)이, 전부 자신의 화소 내에 설치되어 있는 점이다. 제3 실시예와 같이 다른 화소 내에 데이터 버스 라인과 TFT를 배치하면, 횡크로스토크를 일으킬 가능성이 높게 되지만, 본 제4 실시예에서는, 상기한 특징적인 구조에 의해, 횡크로스토크의 발생 가능성을 저감할 수 있다.
또한, 상술한 제3, 제4의 각 실시예(도 5, 도 6)에서는, 이웃하는 2개의 수평 라인(게이트 버스 라인)을 동시에 구동하는 경우를 예로 들어 설명하였지만, 동시에 구동하는 수평 라인의 수가 2개에 한정되지 않는 것은 물론이고, 3개 이상의 수평 라인을 동시에 구동하는 것도 가능하다. 이 경우, 전 화소에의 기입 시간을 더욱 단축할 수 있다.
상술한 제2∼제4의 각 실시예에 따른 TFT 기판(200, 300, 400)(도 4∼도 6)은, 상술한 제1 실시예에 따른 TFT 기판(100)(도 2)에 비해, 평면적으로 보았을 때의 데이터 버스 라인의 배선 형태나 TFT의 접속 형태 등에서 다르게 되어 있기는 하지만, TFT 기판(200, 300, 400)을 각각 포함하여 각 액정 패널을 구성하였을 때에 단면적으로 보았을 때의 구조는, 기본적으로는 제1 실시예에 따른 액정 패널(150)(도 3)의 단면 구조와 마찬가지이다. 따라서, 이하의 기재에서 「액정 패널(150)」이라고 할 때는, 제2∼제4의 각 실시예에 따른 액정 패널도 가리키는 것으로 한다.
다음에, 본 발명에 따른 액정 표시 장치 및 그 구동 방법에 대하여 설명한다.
도 7은 상술한 제3 실시예(도 5) 또는 제4 실시예(도 6)에 따른 액정 패널을 이용한 액정 표시 장치의 구성을 블록도의 형태로 도시한 것이다. 도 7에 도시하는 예에서는, 제4 실시예에 따른 액정 패널(150)(TFT 기판(400))을 이용한 경우의 구성을 도시하고 있다.
도 7에 도시하는 액정 표시 장치(170)는, 컬러 필터를 사용하지 않는 흑백 표시용의 액정 패널(150)과, 이 액정 패널(150)에 대한 필드 시퀀셜 구동을 제어하는 제어부(160)와, 액정 패널(150)에 동작 가능하게 접속된 게이트 드라이버(161) 및 데이터 드라이버(162)와, 1 프레임분의 표시 데이터(RGB의 화상 데이터, 및 필요에 따라 흑 신호 데이터)를 일시적으로 저장해 두기 위한 프레임 메모리(163)와, 액정 패널(150)을 사이에 두고 양면에 배치된 한쌍의 편광판(도시 생략)과, 액정 패널(150)의 배면에 한쪽 편광판을 사이에 두고 배치된 백 라이트 유닛(164)을 구비하고 있다. 본 실시예에서는, 제어부(160), 게이트 드라이버(161), 데이터 드라이버(162) 및 프레임 메모리(163)는 각각 IC에 의해 실현되고, 게이트 드라이버 (161) 및 데이터 드라이버(162)는 액정 패널(150)의 주연부에 탑재되는 것으로 한다. 또, 도 7에는 특별히 도시하고 있지 않지만, 각 회로 블록에는 적절하게 필요한 전원 전압(예를 들면, 18V의 고전압, 3.3V 또는 5V의 저전압, 접지 전압)이 공급되고 있다.
액정 패널(150)의 표시부에는, 다수의 화소가 매트릭스 형상으로 배열되어 있다. 1개의 화소는, 2개의 직렬 접속된 TFT(407a 또는 407b)와, 액정 셀 Lc와, 이 액정 셀 Lc에 병렬 접속된 보조 용량 Cs로 구성되어 있다. 액정 셀 Lc는, 화소 전극(404)(도 6)과 커먼 전극(142)(도 3)과 이들 전극 사이의 액정층(145)으로 구성되어 있고, 보조 용량 Cs는, Cs 버스 라인(403)(도 6)과 반도체 영역(411a 또는 411b)과 이들 사이의 절연막(125, 127)(도 3)으로 구성되어 있다. 또, 수평 방향으로 배열되는 화소열의 각 TFT(407a, 407b)의 게이트는, 각각 동일한 게이트 버스 라인(401a, 401b)에 접속되고, 수직 방향으로 배열되는 화소열의 각 TFT(407a, 407b)의 드레인은, 각각 동일한 데이터 버스 라인(402a, 402b)에 접속되고, 각 TFT(407a, 407b)의 소스는, 액정 셀 Lc 및 보조 용량 Cs에 접속되어 있다.
제어부(160)는, 컴퓨터 등의 외부 장치(도시 생략)로부터 공급되는 표시 신호(RGB의 각 색신호) 및 타이밍 신호(수평 동기 신호 Hsync, 수직 동기 신호 Vsync)에 기초하여, 필드 시퀀셜 구동을 행하는 데 필요한 각 타이밍 신호 C1, C2, RS, GS, BS 및 1 프레임분의 표시 신호 FD를 생성한다. 생성된 표시 신호 FD는 프레임 메모리(163)에 공급되고, 타이밍 신호 C1 및 C2는 각각 게이트 드라이버(161) 및 데이터 드라이버(162)에 공급되고, 타이밍 신호 RS, GS 및 BS는 백 라이트 유닛 (164)에 공급된다.
게이트 드라이버(161)는, 제어부(160)로부터 공급되는 타이밍 신호 C1에 응답하여 1 수직 동기 기간의 개시 시에 초기화되고, 1 수평 동기 기간과 동기한 타이밍에서, 액정 패널(150)의 이웃하는 2 수평 라인(게이트 버스 라인(401a, 401b))마다 순서대로 주사 신호를 출력한다. 즉, 액정 패널(150)의 각 게이트 버스 라인은, 게이트 드라이버(161)에 의해 2 수평 라인마다 순차적으로 데이터를 기입할 수 있는 상태(선택 상태)로 된다.
데이터 드라이버(162)는, 제어부(160)로부터 프레임 메모리(163)에 취입된 1 프레임분의 표시 신호 FD와 제어부(160)로부터 공급되는 타이밍 신호 C2에 기초하여, 게이트 드라이버(161)에 의해 순차적으로 선택되는 2 수평 라인마다 각각 표시 데이터를 순차적으로 생성하고, 생성한 표시 데이터를 각 데이터 버스 라인(402a, 402b)으로 출력한다. 이 때, 표시 데이터의 생성 및 출력은, RGB의 각 색신호마다 시계열적으로 행한다.
또, 본 발명이 의도하고 있는 필드 시퀀셜 구동 방식에서는, RGB의 각 색마다 데이터를 시분할하여 화소에 기입하고, 이것에 동기하여 R, G, B의 각 광원을 시계열적으로 점등시킬 필요가 있기 때문에, 전용의 광원을 필요로 한다. 도 7의 실시예에서는, 그 광원으로서 발광 다이오드(LED) 에지 라이트 방식의 백 라이트 유닛(164)을 설치하고 있다. 이것은, 통상의 에지 라이트 방식의 백 라이트의 광원으로서 이용되고 있는 냉음극 형광 램프(CCFL)를, 어레이화한 LED로 치환한 것이다. 예를 들면, 액정 패널(150)의 배면에, 이것과 동일한 크기로 바닥면이 테이퍼 형상으로 성형된 얇은 투명 수지로 이루어지는 도광판(도시 생략)을 배치하고, 이 도광판의 에지 부분(상하 또는 좌우의 양단)에 RGB의 각 LED를 조로 한 것을 복수조 배열하고, RGB의 각 색마다의 데이터의 기입 타이밍(즉, 제어부(160)로부터 공급되는 각 색마다의 타이밍 신호 RS, GS, BS)에 동기하여 각 LED로부터 발광된 RGB의 각 색광을 도광판의 바닥면(테이퍼면)에서 반사시키고, 또한 확산 필름 등(도시 생략)을 통하여 액정 패널(150)의 배면으로부터 조사한다. 이 경우, 각 조를 구성하는 LED는, 통상은 RGB의 각 색마다 1개씩이지만, G의 휘도가 상대적으로 낮은 것을 고려하여, 예를 들면, R, B가 각각 1개, G가 2개인 조합으로 하여도 된다.
백 라이트 유닛(164)의 구조로서는, 본 실시예에서는 LED 에지 라이트 방식을 채용하고 있지만, 이것 대신에, 예를 들면 LED 에리어 라이트 방식을 채용하여도 된다. 이 방식에서는, 액정 패널(150)의 배면에, 확산 필름 등(도시 생략)을 통하여, RGB의 각 LED를 조로 한 것을 이차원적으로 복수 조 배열하고, 상기와 마찬가지로 각 색마다의 데이터의 기입 타이밍에 동기하여 각 LED로부터 발광된 RGB의 각 색광을 직접 확산 필름 등을 통하여 액정 패널(150)의 배면으로부터 조사한다.
필드 시퀀셜 구동 방식에서는, 상술한 바와 같이 RGB의 3원색의 화상을 시계열적으로 동일한 화소에 표시시킴으로써 풀컬러 표시를 실현하고 있다. 동작의 양태로서는, 1 프레임에, RGB의 3 화면분의 데이터를 기입하도록 한 구동 방법, RGB의 각 색 신호 사이에 각각 흑 신호를 1회씩 기입하여 합계 6 화면분의 데이터를 기입하도록 한 구동 방법, RGB의 각 색 신호와 각 색신호 사이의 흑 신호를 각각 2 회씩 기입하여 합계 12 화면분의 데이터를 기입하도록 한 구동 방법 등이 고려된다.
본 실시예에 따른 필드 시퀀셜 구동에서는, 우선 프레임 메모리(163)에 1 프레임분의 RGB 화상 데이터(및 각 색 사이의 흑 신호 데이터)를 취입하고, 다음에 백 라이트 유닛(164)의 각 LED를 제어하여 어느 하나의 광(예를 들면, 적색(R) 광)을 액정 패널(150)의 배면으로부터 조사시키는 타이밍에서, 게이트 드라이버(161)로부터 액정 패널(150) 내의 이웃하는 2 수평 라인(게이트 버스 라인(401a, 401b))에 동시에 주사 신호를 출력함과 함께, 데이터 드라이버(162)가 프레임 메모리(163)로부터 해당 2 수평 라인에 대응하는 표시 데이터를 판독하여, 각 데이터 버스 라인(402a, 402b)에 표시 데이터를 출력한다. 이 때, 선택된 2 수평 라인(게이트 버스 라인(401a, 401b))에 대응하는 화소열의 TFT(407a, 407b)가 온으로 되어, 해당 TFT를 통하여 각각 대응하는 보조 용량 Cs에 표시 데이터가 기입되고, 이 기입된 데이터는 다음 데이터가 기입될 때까지 유지된다.
이와 같이 하여, 1 프레임을 구성하는 전 화소에 데이터(이 경우, 1 필드분의 R 데이터)를 기입한 후, 백 라이트 유닛(164)을 제어하여 광원(LED)의 색을 녹색(G) 또는 청색(B)으로 전환하고, 상기와 마찬가지의 동작을 행하여, 최종적으로 모든 색의 데이터를 전 화소에 기입한다. 기입된 표시 데이터의 전압은 액정 셀 Lc의 양단(화소 전극과 대향 전극 사이)에 걸리고, 이것에 의해서, 액정 셀 Lc 내의 액정 분자의 방향이 변화하고, 그것에 수반하여 액정 셀 Lc의 광투과율이 변화하여, 원하는 화상이 표시된다.
또한, 도 7에 예시한 액정 표시 장치(170)의 구성에서는, 화면(액정 패널(150))의 한쪽측(상측)에 데이터 드라이버(162)를 배치하고 있지만, 동시에 구동하는 수평 라인의 개수가 많게 되었을 때에는 화면을 사이에 두고 그 상하에 데이터 드라이버를 배치하고, 예를 들면, 상측에 배치한 데이터 드라이버에 의해 홀수번째의 데이터 버스 라인을 구동하고, 하측에 배치한 데이터 드라이버에 의해 짝수번째의 데이터 버스 라인을 구동하도록 하여도 된다.
이하, 본 발명의 여러 가지 양태를, 부기로서 정리하여 기재한다.
(부기 1) 제1 방향으로 연장하는 복수의 게이트 버스 라인과, 상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 데이터 버스 라인과, 각 화소마다 설치되고, 대응하는 게이트 버스 라인의 일부를 게이트 전극으로 하고, 또한 대응하는 데이터 버스 라인에 전기적으로 접속된 스위칭 소자와, 각 화소마다 설치되고, 대응하는 스위칭 소자에 전기적으로 접속된 화소 전극과, 상기 화소 전극과의 사이에 액정을 개재시켜 배치된 대향 전극과, 상기 제2 방향으로 연장하고, 각 화소마다 상기 화소 전극과의 사이에서 보조 용량을 형성하는 복수의 보조 용량 버스 라인을 갖고, 각 보조 용량 버스 라인을 경계로 하여 정방 형상의 화소 영역이 획정되어 있는 것을 특징으로 하는 액정 패널.
(부기 2) 상기 복수의 데이터 버스 라인은, 상기 제2 방향으로 배열된 각 화소열의 영역에 각각 1개의 데이터 버스 라인을 포함하도록 배선되어 있는 것을 특징으로 하는 부기 1에 기재된 액정 패널.
(부기 3) 상기 복수의 데이터 버스 라인은, 상기 제2 방향으로 배열된 각 화 소열 중 양단에 배열된 각 1열의 영역에 각각 1개의 데이터 버스 라인을 포함하고, 또한, 다른 화소열의 영역에 각각 2개의 데이터 버스 라인을 포함하도록 배선되어 있는 것을 특징으로 하는 부기 1에 기재된 액정 패널.
(부기 4) 상기 2개의 데이터 버스 라인을 포함하는 화소열에서, 한쪽 데이터 버스 라인은, 그 화소열에서의 자신의 화소 내의 스위칭 소자를 통하여, 그 자신의 화소 내의 화소 전극에 접속되고, 다른 쪽 데이터 버스 라인은, 그 화소열에서의 다른 자신의 화소 내의 스위칭 소자를 통하여, 상기 제1 방향으로 이웃하는 다른 화소 내의 화소 전극에 접속되어 있는 것을 특징으로 하는 부기 3에 기재된 액정 패널.
(부기 5) 상기 복수의 데이터 버스 라인은, 상기 제2 방향으로 배열된 각 화소열의 영역에 각각 2개의 데이터 버스 라인을 포함하도록 배선되어 있는 것을 특징으로 하는 부기 1에 기재된 액정 패널.
(부기 6) 상기 2개의 데이터 버스 라인을 포함하는 각 화소열에서, 한쪽 데이터 버스 라인은, 그 화소열에서의 자신의 화소 내의 스위칭 소자를 통하여, 그 자신의 화소 내의 화소 전극에 접속되고, 다른 쪽 데이터 버스 라인은, 그 화소열에서의 다른 자신의 화소 내의 스위칭 소자를 통하여, 그 다른 자신의 화소 내의 화소 전극에 접속되어 있는 것을 특징으로 하는 부기 5에 기재된 액정 패널.
(부기 7) 상기 스위칭 소자를 구성하는 게이트 전극은, 상기 대응하는 게이트 버스 라인의 일부를 빗살 모양으로 돌출시켜 성형된 부분으로 이루어지는 것을 특징으로 하는 부기 1에 기재된 액정 패널.
(부기 8) 상기 액정이 강유전성 액정인 것을 특징으로 하는 부기 1에 기재된 액정 패널.
(부기 9) 부기 1에 기재된 액정 패널과,
상기 복수의 게이트 버스 라인을 구동하는 게이트 드라이버와,
상기 복수의 데이터 버스 라인을 구동하는 데이터 드라이버와,
표시 신호 및 타이밍 신호를 입력받아, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 제어부를 갖고,
상기 제어부로부터의 제어에 기초하여, 상기 게이트 드라이버에 의해, 상기 복수의 게이트 버스 라인 중 2개 이상의 게이트 버스 라인을 동시에 구동하고,
상기 제어부로부터의 제어에 기초하여, 상기 데이터 드라이버에 의해, 상기 복수의 데이터 버스 라인을 동시에 구동하고, 상기 게이트 드라이버에 의해 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 동시에 표시 데이터를 기입하도록 한 것을 특징으로 하는 액정 표시 장치.
(부기 10) 복수의 각 색마다 광원을 갖고, 상기 제어부로부터의 제어에 기초하여 점등된 광원의 광을 상기 액정 패널의 배면으로부터 조사하는 백 라이트 유닛을 갖고,
상기 제어부로부터의 제어에 기초하여, 상기 게이트 드라이버 및 데이터 드라이버에 의해, 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 각 색마다 표시 데이터를 시분할하여 기입하고, 이것에 동기하여 상기 백 라이트 유닛에 의해, 각 색마다의 광원을 시계열적으로 점등시키도록 한 것을 특징으로 하는 부기 9에 기재된 액정 표시 장치.
(부기 11) 상기 제어부로부터 공급되는 1 프레임분의 표시 데이터를 일시적으로 저장해 두기 위한 메모리를 갖고,
상기 제어부로부터의 제어에 기초하여, 상기 데이터 드라이버가, 상기 메모리로부터, 상기 게이트 드라이버에 의해 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 기입할 표시 데이터를 판독하고, 상기 복수의 데이터 버스 라인에 그 표시 데이터를 출력하는 것을 특징으로 하는 부기 10에 기재된 액정 표시 장치.
(부기 12) 상기 백 라이트 유닛을 구성하는 각 색마다의 광원은 발광 다이오드인 것을 특징으로 하는 부기 10에 기재된 액정 표시 장치.
본 발명에 따르면, 개구율을 높임과 함께, 전 화소에의 기입 시간을 단축할 수 있는 액정 패널 및 액정 표시 장치가 제공된다.

Claims (6)

  1. 제1 방향으로 연장하는 복수의 게이트 버스 라인과,
    상기 제1 방향과 교차하는 제2 방향으로 연장하는 복수의 데이터 버스 라인과,
    각 화소마다 설치되고, 대응하는 게이트 버스 라인의 일부를 게이트 전극으로 하고, 또한 대응하는 데이터 버스 라인에 전기적으로 접속된 스위칭 소자와,
    각 화소마다 설치되고, 대응하는 스위칭 소자에 전기적으로 접속된 화소 전극과,
    상기 화소 전극과의 사이에 액정을 개재시켜 배치된 대향 전극과,
    상기 제2 방향으로 연장하고, 각 화소마다 상기 화소 전극과의 사이에서 보조 용량을 형성하는 복수의 보조 용량 버스 라인
    을 포함하고,
    각 보조 용량 버스 라인을 경계로 하여 정방 형상의 화소 영역이 획정되어 있는 것을 특징으로 하는 액정 패널.
  2. 제1항에 있어서,
    상기 복수의 데이터 버스 라인은, 상기 제2 방향으로 배열된 각 화소열 중 양단에 배열된 각 1열의 영역에 각각 1개의 데이터 버스 라인을 포함하고, 또한, 다른 화소열의 영역에 각각 2개의 데이터 버스 라인을 포함하도록 배선되어 있는 것을 특징으로 하는 액정 패널.
  3. 제1항에 있어서,
    상기 복수의 데이터 버스 라인은, 상기 제2 방향으로 배열된 각 화소열의 영역에 각각 2개의 데이터 버스 라인을 포함하도록 배선되어 있는 것을 특징으로 하는 액정 패널.
  4. 제1항의 액정 패널과,
    상기 액정 패널의 복수의 게이트 버스 라인을 구동하는 게이트 드라이버와,
    상기 액정 패널의 복수의 데이터 버스 라인을 구동하는 데이터 드라이버와,
    표시 신호 및 타이밍 신호를 입력받아, 상기 게이트 드라이버 및 데이터 드라이버를 제어하는 제어부
    를 포함하고,
    상기 제어부로부터의 제어에 기초하여, 상기 게이트 드라이버에 의해, 상기 복수의 게이트 버스 라인 중 2개 이상의 게이트 버스 라인을 동시에 구동하며,
    상기 제어부로부터의 제어에 기초하여, 상기 데이터 드라이버에 의해, 상기 복수의 데이터 버스 라인을 동시에 구동하고, 상기 게이트 드라이버에 의해 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 동시에 표시 데이터를 기입하도록 한 것을 특징으로 하는 액정 표시 장치.
  5. 제4항에 있어서,
    복수의 각 색마다 광원을 갖고, 상기 제어부로부터의 제어에 기초하여 점등된 광원의 광을 상기 액정 패널의 배면으로부터 조사하는 백 라이트 유닛을 갖고,
    상기 제어부로부터의 제어에 기초하여, 상기 게이트 드라이버 및 데이터 드라이버에 의해, 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 각 색마다 표시 데이터를 시분할하여 기입하고, 이것에 동기하여, 상기 백 라이트 유닛에 의해, 각 색마다의 광원을 시계열적으로 점등시키도록 한 것을 특징으로 하는 액정 표시 장치.
  6. 제5항에 있어서,
    상기 제어부로부터 공급되는 1 프레임분의 표시 데이터를 일시적으로 저장해 두기 위한 메모리를 갖고,
    상기 제어부로부터의 제어에 기초하여, 상기 데이터 드라이버가, 상기 메모리로부터, 상기 게이트 드라이버에 의해 동시에 구동된 게이트 버스 라인에 대응하는 복수의 화소열에 기입할 표시 데이터를 판독하고, 상기 복수의 데이터 버스 라인에 그 표시 데이터를 출력하는 것을 특징으로 하는 액정 표시 장치.
KR1020050015436A 2004-09-29 2005-02-24 액정 패널 및 액정 표시 장치 KR100704817B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004283474A JP4387278B2 (ja) 2004-09-29 2004-09-29 液晶パネル及び液晶表示装置
JPJP-P-2004-00283474 2004-09-29

Publications (2)

Publication Number Publication Date
KR20060042158A KR20060042158A (ko) 2006-05-12
KR100704817B1 true KR100704817B1 (ko) 2007-04-10

Family

ID=36098628

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050015436A KR100704817B1 (ko) 2004-09-29 2005-02-24 액정 패널 및 액정 표시 장치

Country Status (5)

Country Link
US (1) US7701520B2 (ko)
JP (1) JP4387278B2 (ko)
KR (1) KR100704817B1 (ko)
CN (1) CN100380188C (ko)
TW (1) TWI326776B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352110B1 (ko) 2007-06-18 2014-01-14 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187207B1 (ko) 2005-08-04 2012-10-02 삼성디스플레이 주식회사 디스플레이장치
KR101407285B1 (ko) * 2006-05-22 2014-06-13 엘지디스플레이 주식회사 액정표시장치 및 이의 구동방법
JP5309468B2 (ja) * 2006-05-31 2013-10-09 株式会社ニコン 液晶表示素子、表示装置、観察装置およびカメラ
KR101349092B1 (ko) * 2006-09-07 2014-01-09 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 표시장치
JP2008159934A (ja) * 2006-12-25 2008-07-10 Kyodo Printing Co Ltd フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
TWI370929B (en) * 2006-12-28 2012-08-21 Ind Tech Res Inst Backlight modules for displays and displays
JP2008191443A (ja) * 2007-02-06 2008-08-21 Nec Electronics Corp 表示ドライバｉｃ
WO2010137230A1 (ja) * 2009-05-25 2010-12-02 シャープ株式会社 アクティブマトリクス基板、液晶パネル、液晶表示装置、テレビジョン受像機
US8902373B2 (en) 2010-03-04 2014-12-02 Sharp Kabushiki Kaisha Liquid crystal display device
CN102385207B (zh) * 2011-11-01 2014-04-02 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制造方法
KR102105370B1 (ko) 2013-08-07 2020-04-29 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
JP2015079204A (ja) * 2013-10-18 2015-04-23 株式会社ジャパンディスプレイ 表示装置
JP2015165272A (ja) * 2014-03-03 2015-09-17 株式会社ジャパンディスプレイ 表示装置及び反射型液晶表示装置
WO2015186211A1 (ja) * 2014-06-04 2015-12-10 堺ディスプレイプロダクト株式会社 表示装置
KR102223000B1 (ko) 2014-10-01 2021-03-04 삼성디스플레이 주식회사 액정 표시 장치
CN110178170B (zh) * 2017-01-16 2021-12-07 株式会社半导体能源研究所 显示装置
KR102435674B1 (ko) * 2017-12-06 2022-08-24 삼성디스플레이 주식회사 액정 표시 장치
CN113314085B (zh) * 2021-06-15 2022-09-27 武汉华星光电技术有限公司 显示面板的显示方法及显示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130412A (ja) * 1992-10-21 1994-05-13 Sharp Corp アクティブマトリクス基板
KR20020041749A (ko) * 2000-11-28 2002-06-03 다카노 야스아키 화소 암점화 방법

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03294824A (ja) * 1990-04-13 1991-12-26 Nec Corp アクティブマトリックス型液晶表示素子アレイ
JPH0630412A (ja) 1992-07-06 1994-02-04 Olympus Optical Co Ltd ビデオマイクロスコープ
US5917563A (en) * 1995-10-16 1999-06-29 Sharp Kabushiki Kaisha Liquid crystal display device having an insulation film made of organic material between an additional capacity and a bus line
JP3406772B2 (ja) * 1996-03-28 2003-05-12 株式会社東芝 アクティブマトリクス型液晶表示装置
JP3376379B2 (ja) * 1997-02-20 2003-02-10 富士通ディスプレイテクノロジーズ株式会社 液晶表示パネル、液晶表示装置及びその製造方法
TW491959B (en) * 1998-05-07 2002-06-21 Fron Tec Kk Active matrix type liquid crystal display devices, and substrate for the same
JP4651791B2 (ja) * 2000-08-29 2011-03-16 Ｎｅｃ液晶テクノロジー株式会社 反射型液晶表示装置、その製造方法、及びその駆動方法
JP2002311411A (ja) 2001-04-16 2002-10-23 Matsushita Electric Ind Co Ltd 液晶表示装置及び時系列点灯型バックライト
JP2003241226A (ja) * 2002-02-19 2003-08-27 Fujitsu Ltd 液晶表示素子
US6809719B2 (en) * 2002-05-21 2004-10-26 Chi Mei Optoelectronics Corporation Simultaneous scan line driving method for a TFT LCD display
TW588182B (en) * 2002-06-07 2004-05-21 Hannstar Display Corp Pixel electrode for a liquid crystal display with a high aperture ratio
JP3871615B2 (ja) * 2002-06-13 2007-01-24 富士通株式会社 表示装置
JP2004264652A (ja) * 2003-03-03 2004-09-24 Seiko Epson Corp アクティブマトリクス基板、液晶装置、液晶装置の駆動方法、投射型表示装置
KR20050000653A (ko) * 2003-06-24 2005-01-06 엘지.필립스 엘시디 주식회사 액정 표시 패널

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06130412A (ja) * 1992-10-21 1994-05-13 Sharp Corp アクティブマトリクス基板
KR20020041749A (ko) * 2000-11-28 2002-06-03 다카노 야스아키 화소 암점화 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352110B1 (ko) 2007-06-18 2014-01-14 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그의 제조 방법, 이를 이용한평판 표시 장치

Also Published As

Publication number Publication date
CN100380188C (zh) 2008-04-09
US20060066796A1 (en) 2006-03-30
TWI326776B (en) 2010-07-01
KR20060042158A (ko) 2006-05-12
CN1755440A (zh) 2006-04-05
US7701520B2 (en) 2010-04-20
JP2006098613A (ja) 2006-04-13
JP4387278B2 (ja) 2009-12-16
TW200611015A (en) 2006-04-01

Similar Documents

Publication Publication Date Title
KR100704817B1 (ko) 액정 패널 및 액정 표시 장치
TWI386882B (zh) 液晶顯示面板及其驅動方法以及使用該面板及方法之液晶顯示裝置
US9753346B2 (en) Horizontal stripe liquid crystal display device
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
KR100892535B1 (ko) 액정 장치 및 전자기기
US20100045884A1 (en) Liquid Crystal Display
USRE47907E1 (en) Liquid crystal display
US20120007843A1 (en) Tft substrate and liquid crystal display apparatus using the same
CN106814505B (zh) 液晶显示装置
JP4873882B2 (ja) 液晶表示装置
JP5089773B2 (ja) 表示装置、及びテレビ受信装置
KR101654324B1 (ko) 액정표시장치 및 그의 제조방법
KR20020095203A (ko) 디스플레이 디바이스
US20190287473A1 (en) Liquid crystal display device and drive method for same
JP4738055B2 (ja) 液晶表示装置
JP2017142312A (ja) 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
JP2008309884A (ja) 液晶表示装置
KR20110033706A (ko) 액정표시장치
WO2012077647A1 (ja) 液晶パネル、表示装置、及び、その駆動方法
KR100895307B1 (ko) 복수의 부화소로 이루어진 화소를 구비한 액정 표시 장치
JP4082198B2 (ja) 液晶表示装置
JP3270444B2 (ja) 液晶マトリクス表示装置及びその駆動方法
KR19980068682A (ko) 액정표시장치
KR20220089384A (ko) 액정표시장치
JP3436753B2 (ja) 液晶マトリクス表示装置及びその駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120322

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee