JP2015079204A - 表示装置 - Google Patents

Abstract

【課題】 低消費電力化を図ることのできる表示品位に優れた表示装置を提供する。【解決手段】 表示装置は、単位画素ＵＰＸと、走査線１５と、第１乃至第４信号線１６ａ乃至１６ｄと、を備える。第１乃至第４信号線１６ａ乃至１６ｄは、列方向Ｙに延在し行方向Ｘに互いに間隔を置いて設けられている。第１及び第２信号線１６ａ及び１６ｂは、行方向Ｘにおいて第１及び第２画素電極２１ａ及び２１ｂと対向した領域内にのみ位置している。第３及び第４信号線１６ｃ及び１６ｄは、行方向Ｘにおいて第３及び第４画素電極２１ｃ及び２１ｄと対向した領域内にのみ位置している。【選択図】図４

Description

本発明の実施形態は、表示装置に関する。

一般に、表示装置として例えば液晶表示装置が知られている。また、近年、モバイルアプリケーションが急速に普及している。モバイルアプリケーションとしては液晶表示装置を用いたスマートフォン等が知られている。上記液晶表示装置においては、高精細化、高色純度化、高輝度化等に代表される表示性能の向上が強く求められている。また、上記液晶表示装置においては、バッテリによる長時間駆動を達成するための低消費電力化も強く求められている。

上記のような高色純度化、高輝度化、低消費電力化等の相反する要求を満足させるために、通常のＲＧＢ（赤、緑、青）の３色の画素構成に替えて、ＲＧＢＷ（赤、緑、青、白）の４色の画素構成を採用する液晶表示装置の開発、製品化が進められている。

しかしながら、画素としていわゆるＲＧＢＷストライプ画素（列方向に延在したＲＧＢＷの４個の画素が行方向に並んで形成された画素）の構成を採用する場合、画素単位での形状が細長い形となり、表示の均一性が大幅に低下するといった問題がある。そこで、表示品位が低下する問題を解消するために、画素としていわゆるＲＧＢＷ正方画素（ＲＧＢＷの４個の正方形の画素が正方配列化された画素）の構成を採用する技術が開発されている。

ところで、ＲＧＢＷ正方画素の場合、ＲＧＢＷストライプ画素に比べて各列に並ぶ画素の数が２倍になる。すると、走査線の本数も２倍になる。しかし、信号線から画素への映像信号の書込み時間は、走査線の本数に依存し、走査線の本数が増えればその分短くせざるを得ない。水平方向の解像度の向上は信号線側の書込み本数を増やすのみで書込み時間への影響はないが、高解像度化やフレーム周波数の増加は、映像信号の書込み時間の短縮を余儀なくされる。これにより、映像信号を書き込む時間を十分に確保できなくなったり、駆動周波数の増加に伴い駆動回路の消費電力が大幅に増加したりしてしまう。

そこで、画素が並んだ２行に対して走査線を１本の割合で設け、画素が並んだ１列に対して信号線を２本の割合で設ける技術が開発されている。２行の画素は、１本の走査線を共用している。これにより、ＲＧＢＷ正方画素の構成を採用し、駆動周波数を増加させても、映像信号を書き込む時間を十分に確保することができる。また、駆動回路の消費電力の増大を抑制することができる（低消費電力化を図ることができる）。

国際公開第２０１１／０８９８３８号パンフレット 特開２０１０−２６２４５号公報

しかしながら、画素が並んだ１列に対して信号線を２本の割合で設けた場合、隣合う信号線間に生じる結合容量が大きくなる恐れがあり、信号線にノイズが生じる恐れがある。また、信号線を選択駆動する技術をさらに組み合わせた場合、上記結合容量の影響により、信号線にノイズが生じ易くなる。信号線にノイズが生じると、信号線に印加される映像信号の電圧値が不所望に変動し、上記電圧値に誤差が生じてしまう。これにより、表示品位の低下を招いてしまう。
この発明は以上の点に鑑みなされたもので、その目的は、低消費電力化を図ることのできる表示品位に優れた表示装置を提供することにある。

一実施形態に係る表示装置は、
第１画素電極を有した第１画素と、前記第１画素に列方向に隣合い第２画素電極を有した第２画素と、前記第１画素に行方向に隣合い第３画素電極を有した第３画素と、前記第２画素に前記行方向に隣合い前記第３画素に前記列方向に隣合い第４画素電極を有した第４画素と、を備えた単位画素と、
前記行方向に延在し前記第１乃至第４画素に電気的に接続された走査線と、
前記列方向に延在し前記行方向に互いに間隔を置いて設けられた第１乃至第４信号線と、を備え、
前記第１信号線は、前記行方向において前記第１及び第２画素電極と対向した領域内にのみ位置し前記第１画素に電気的に接続され、
前記第２信号線は、前記行方向において前記第１及び第２画素電極と対向した領域内にのみ位置し前記第２画素に電気的に接続され、
前記第３信号線は、前記行方向において前記第３及び第４画素電極と対向した領域内にのみ位置し前記第３画素に電気的に接続され、
前記第４信号線は、前記行方向において前記第３及び第４画素電極と対向した領域内にのみ位置し前記第４画素に電気的に接続されている。

図１は、一実施形態に係る液晶表示装置を示す概略構成図である。 図２は、上記液晶表示装置を示す概略構成図である。 図３は、図１及び図２に示したアレイ基板の概略構成を示す平面図である。 図４は、図３に示した単位画素を拡大して示す概略図である。 図５は、図４に示したアレイ基板の線Ｖ−Ｖ断面図である。 図６は、上記実施形態に係る液晶表示装置の変形例のアレイ基板の表示領域の外側を拡大して示す平面図であり、切替え回路を示す図である。

以下、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。
図１及び図２に示すように、液晶表示装置は、液晶表示パネル１０を備えている。液晶表示パネル１０は、アレイ基板１と、アレイ基板に所定の隙間を置いて対向配置された対向基板２と、これら両基板間に挟持された液晶層３とを備えている。その他、液晶表示装置は、アレイ基板１の外表面に配置された第１光学部７と、対向基板２の外表面に配置された第２光学部８と、映像信号出力部としての信号線駆動回路９０と、制御部１００と、ＦＰＣ（flexible printed circuit）１１０とを備えている。液晶表示パネル１０は、後述する画素ＰＸがマトリクス状に配置された表示領域ＡＡを有している。

図１乃至図４に示すように、アレイ基板１は、透明な絶縁性の基板として、例えばガラス基板４ａを備えている。表示領域ＡＡにおいて、ガラス基板４ａ上にはマトリクス状に配置された複数の単位画素ＵＰＸが形成されている。単位画素ＵＰＸは、行方向Ｘにｍ個並べられ、行方向Ｘに直交した列方向Ｙにｎ個並べられている。

各単位画素ＵＰＸは、複数の画素ＰＸを備えている。ここでは、各単位画素ＵＰＸは、第１乃至第４画素ＰＸａ乃至ＰＸｄを備えている。第２画素ＰＸｂは、第１画素ＰＸａに列方向Ｙに隣合って位置している。第３画素ＰＸｃは、第１画素ＰＸａに行方向Ｘに隣合って位置している。第４画素ＰＸｄは、第２画素ＰＸｂに行方向Ｘに隣合い第３画素ＰＸｃに列方向Ｙに隣合って位置している。

ここで、単位画素ＵＰＸの単位ではなく画素ＰＸの単位に着目すると、複数の画素ＰＸは、行方向Ｘに２ｍ個並べられ、列方向Ｙに２ｎ個並べられている。奇数行において、第２画素ＰＸｂ及び第４画素ＰＸｄが交互に順に並べられている。偶数行において、第１画素ＰＸａ及び第３画素ＰＸｃが交互に順に並べられている。奇数列において、第２画素ＰＸｂ及び第１画素ＰＸａが交互に順に並べられている。偶数列において、第４画素ＰＸｄ及び第３画素ＰＸｃが交互に順に並べられている。

なお、上記単位画素ＵＰＸを絵素と言い換えることができる。また、単位画素ＵＰＸを画素と言い換えることができ、この場合、上記画素ＰＸを副画素と言い換えることができる。

表示領域ＡＡの外側において、ガラス基板４ａ上に、走査線駆動回路１１及びアウタリードボンディング（outer lead bonding）のパッド群（以下、ＯＬＢパッド群と称する）ｐＧが形成されている。

表示領域ＡＡにおいて、ガラス基板４ａ上には、複数本（ｎ本）の走査線１５及び複数（４ｍ本）の信号線１６が配置されている。信号線１６は、列方向Ｙに延在し行方向Ｘに互いに間隔を置いて設けられている。走査線１５は、行方向Ｘに延出し、第１乃至第４画素ＰＸａ乃至ＰＸｄに電気的に接続されている。行方向Ｘに並べられた複数の単位画素ＵＰＸの第１乃至第４画素ＰＸａ乃至ＰＸｄは、同一の走査線１５に電気的に接続されている。

次に、単位画素ＵＰＸを１つ取り出して説明する。
図３及び図４に示すように、複数の信号線１６のうち、第１乃至第４信号線１６ａ乃至１６ｄの４本の信号線は、列方向Ｙに並べられた複数の単位画素ＵＰＸに対応している。

第１乃至第４画素ＰＸａ乃至ＰＸｄは、互いに異なる色の画像を表示するように構成された画素である。この実施形態において、第１乃至第４画素ＰＸａ乃至ＰＸｄは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）及び白色（無彩色、Ｗ）の画像を表示するように構成された画素である。

第１画素ＰＸａは、第１画素電極２１ａと、第１スイッチング素子２２ａと、を有し、青色（Ｂ）の画像を表示するように構成されている。第１スイッチング素子２２ａは、走査線１５、第１信号線１６ａ及び第１画素電極２１ａに電気的に接続されている。この実施形態において、第１スイッチング素子２２ａは、ＴＦＴ（薄膜トランジスタ）で形成されている。第１スイッチング素子２２ａは、走査線１５に電気的に接続されたゲート電極と、第１信号線１６ａに電気的に接続されたソース電極と、第１画素電極２１ａに電気的に接続されたドレイン電極と、を有している。

第２画素ＰＸｂは、第２画素電極２１ｂと、第２スイッチング素子２２ｂと、を有し、赤色（Ｒ）の画像を表示するように構成されている。第２スイッチング素子２２ｂは、走査線１５、第２信号線１６ｂ及び第２画素電極２１ｂに電気的に接続されている。この実施形態において、第２スイッチング素子２２ｂは、ＴＦＴで形成されている。第２スイッチング素子２２ｂは、走査線１５に電気的に接続されたゲート電極と、第２信号線１６ｂに電気的に接続されたソース電極と、第２画素電極２１ｂに電気的に接続されたドレイン電極と、を有している。

第３画素ＰＸｃは、第３画素電極２１ｃと、第３スイッチング素子２２ｃと、を有し、白色（Ｗ）の画像を表示するように構成されている。第３スイッチング素子２２ｃは、走査線１５、第３信号線１６ｃ及び第３画素電極２１ｃに電気的に接続されている。この実施形態において、第３スイッチング素子２２ｃは、ＴＦＴで形成されている。第３スイッチング素子２２ｃは、走査線１５に電気的に接続されたゲート電極と、第３信号線１６ｃに電気的に接続されたソース電極と、第３画素電極２１ｃに電気的に接続されたドレイン電極と、を有している。

第４画素ＰＸｄは、第４画素電極２１ｄと、第４スイッチング素子２２ｄと、を有し、緑色（Ｇ）の画像を表示するように構成されている。第４スイッチング素子２２ｄは、走査線１５、第４信号線１６ｄ及び第４画素電極２１ｄに電気的に接続されている。この実施形態において、第４スイッチング素子２２ｄは、ＴＦＴで形成されている。第４スイッチング素子２２ｄは、走査線１５に電気的に接続されたゲート電極と、第４信号線１６ｄに電気的に接続されたソース電極と、第４画素電極２１ｄに電気的に接続されたドレイン電極と、を有している。

次に、アレイ基板１（単位画素ＵＰＸ、走査線１５及び信号線１６）の積層構造について説明する。
図３乃至図５に示すように、ガラス基板４ａ上には下地部１４が形成されている。下地部１４は、順に積層されたアンダーコート膜、第１乃至第４スイッチング素子２２ａ乃至２２ｄ（半導体層、ゲート絶縁膜、ゲート電極等）、走査線１５、層間絶縁膜等で形成されている。第１乃至第４スイッチング素子２２ａ乃至２２ｄのゲート電極は、走査線１５の一部を延在して形成され得る。

下地部１４上には、信号線１６等が形成されている。下地部１４及び信号線１６上には、平坦化膜１９が形成されている。平坦化膜１９は、アレイ基板１の表面の凹凸を低減する機能を有している。第１乃至第４画素電極２１ａ乃至２１ｄは、平坦化膜１９上に形成されている。平坦化膜１９及び画素電極２１上に、配向膜２３が形成されアレイ基板１を形成している。

図１及び図２に示すように、一方、対向基板２は、透明な絶縁基板として、例えばガラス基板４ｂを備えている。図示しないが、ガラス基板４ｂ上には、カラーフィルタ、対向電極（共通電極）及び配向膜が順に形成され、対向基板２を形成している。この実施形態において、カラーフィルタは、第１画素ＰＸａを形成する青色の着色層、第２画素ＰＸｂを形成する赤色の着色層、第３画素ＰＸｃを形成する透明な無着色層、及び第４画素ＰＸｄを形成する緑色の着色層を有している。なお、上記カラーフィルタは、無着色層無しに形成することができ得る。

図２に示すように、アレイ基板１及び対向基板２間の隙間はスペーサとして、例えば柱状スペーサ５により保持されている。アレイ基板１及び対向基板２は、これら両基板の周縁部に配置されたシール材６により接合されている。この実施の形態において、ガラス基板４ａの外面に配置されている第１光学部７と、ガラス基板４ｂの外面に配置されている第２光学部８とは、偏光板で形成されている。第２光学部８の外面は表示面である。
上記のように液晶表示装置が形成されている。

上記液晶表示装置は、光反射型の液晶表示装置である。図３乃至図５に示すように、このため、第１乃至第４画素ＰＸａ乃至ＰＸｄは、光反射型の画素である。この実施形態において、第１乃至第４画素電極２１ａ乃至２１ｄは、光反射型の電極であり、Ａｌ（アルミニウム）等の光反射性を有する材料で形成された導電層を有している。これにより、第１乃至第４画素電極２１ａ乃至２１ｄは、表示面（第２光学部８の外面）側から入射された光を上記表示面側に反射する。

ここで、上記第１乃至第４信号線１６ａ乃至１６ｄについて詳細に説明する。
第１乃至第４信号線１６ａ乃至１６ｄは、第１乃至第４画素電極２１ａ乃至２１ｄよりガラス基板４ａ側に設けられている。言い換えると、第１乃至第４画素電極２１ａ乃至２１ｄは、第１乃至第４信号線１６ａ乃至１６ｄより表示面側に設けられている。

第１信号線１６ａは、行方向Ｘにおいて第１及び第２画素電極２１ａ及び２１ｂと対向した領域内にのみ位置し、第１画素ＰＸａ（第１スイッチング素子２２ａ）に電気的に接続されている。

第２信号線１６ｂは、行方向Ｘにおいて第１及び第２画素電極２１ａ及び２１ｂと対向した領域内にのみ位置し、第２画素ＰＸｂ（第２スイッチング素子２２ｂ）に電気的に接続されている。

第３信号線１６ｃは、行方向Ｘにおいて第３及び第４画素電極２１ｃ及び２１ｄと対向した領域内にのみ位置し、第３画素ＰＸｃ（第３スイッチング素子２２ｃ）に電気的に接続されている。

第４信号線１６ｄは、行方向Ｘにおいて第３及び第４画素電極２１ｃ及び２１ｄと対向した領域内にのみ位置し、第４画素ＰＸｄ（第４スイッチング素子２２ｄ）に電気的に接続されている。

この実施形態において、信号線１６（第１乃至第４信号線１６ａ乃至１６ｄ）は、行方向Ｘに等間隔に設けられている。また、行方向Ｘにおいて、信号線１６は、対向した画素電極２１の側縁に隙間を置いて位置している。

上記のように構成された一実施形態に係る液晶表示装置によれば、液晶表示装置は、複数の単位画素ＵＰＸと、複数の走査線１５と、複数の信号線１６とを有している。単位画素ＵＰＸは、第１乃至第４画素ＰＸａ乃至ＰＸｄを有し、これら第１乃至第４画素ＰＸａ乃至ＰＸｄが正方配列化されて形成されている。第１乃至第４画素ＰＸａ乃至ＰＸｄの各々の形状は、略正方形である。

走査線１５は、行方向Ｘに並んだ複数の単位画素ＵＰＸの第１乃至第４画素ＰＸａ乃至ＰＸｄに電気的に接続されている。信号線１６（第１乃至第４信号線１６ａ乃至１６ｄ）は、行方向Ｘに互いに間隔を置いて設けられている。

液晶表示装置は、いわゆるＲＧＢＷ正方画素の構成を採用しているため、いわゆるＲＧＢＷストライプ画素の構成を採用する場合と比べて表示の均一性の低下を抑制することができる。

１本の走査線１５を２行分の複数の画素ＰＸ（ＰＸａ、ＰＸｂ、ＰＸｃ、ＰＸｄ）で共用し、複数の画素ＰＸ（ＰＸａ及びＰＸｂ、又はＰＸｃ及びＰＸｄ）が並んだ１列に対して信号線１６を２本の割合で設けている。このため、液晶表示装置がＲＧＢＷ正方画素の構成を採用し、信号線１６の駆動周波数（信号線１６に与える映像信号の周波数）を増加させても、映像信号を書き込む時間を十分に確保することができる。また、走査線１５の本数を半分にすることができるため、走査線１５を駆動するために走査線駆動回路１１及び制御部１００等によって生成される制御信号の数を半分にすることができる。このため、駆動回路（走査線駆動回路１１）の消費電力の増大を抑制することができる（低消費電力化を図ることができる）。

さらに、本実施形態においては、複数の画素ＰＸが並んだ１列に対して信号線１６を１本の割合で設け、１列の全ての画素ＰＸに信号線１６を接続させた場合に比べて信号線１６の駆動周波数を半分に（小さく）することができる。これにより、外部ソースＩＣ（信号線駆動回路９０及び制御部１００）の消費電力の増大を抑制することができる。

第１及び第２信号線１６ａ及び１６ｂは、第１及び第２画素電極２１ａ及び２１ｂと対向した領域内にのみ位置している。第３及び第４信号線１６ｃ及び１６ｄは、第３及び第４画素電極２１ｃ及び２１ｄと対向した領域内にのみ位置している。第１及び第２画素電極２１ａ及び２１ｂは、第１及び第２信号線１６ａ及び１６ｂに対してシールド電極として機能し、第１及び第２信号線１６ａ及び１６ｂを静電遮蔽している。第３及び第４画素電極２１ｃ及び２１ｄは、第３及び第４信号線１６ｃ及び１６ｄに対してシールド電極として機能し、第３及び第４信号線１６ｃ及び１６ｄを静電遮蔽している。

また、行方向Ｘにおいて、信号線１６を画素電極２１（画素ＰＸ）の狭い隙間に配置する必要は無い。このため、画素ＰＸが並んだ１列に対して信号線１６を２本の割合で設けても、隣合う信号線１６間に生じる恐れのある結合容量を抑制することができ、信号線１６に生じる恐れのあるノイズを低減することができる。信号線１６に印加される映像信号の電圧値の不所望な変動を低減することができるため、表示品位の低下を抑制することができる。

なお、本実施形態に係る信号線１６は行方向Ｘに等間隔に設けられている。信号線１６の間隔を大きくし、信号線１６に結合容量を生じ難くすることができるため、表示品位の低下を一層、抑制することができる。さらに、隣合う信号線１６間に結合容量が生じても、信号線１６に生じる結合容量をバランスさせることができ、これによっても表示品位の低下を抑制することができる。

また、画素電極２１は、光反射型の電極であり、信号線１６より表示面側に設けられている。このため、一般に金属で形成され遮光性を有する信号線１６が開口率を低下させることはない。このため、本実施形態に係る光反射型の液晶表示装置は、光透過型の液晶表示装置と比べて開口率（光反射率）の増大を図ることができる。

行方向Ｘにおいて、信号線１６は、対向した画素電極２１の側縁に隙間を置いて位置している。露光装置等の製造装置の精度を考慮し、画素電極２１の側縁にマージンをとって信号線１６を設けている。これにより、行方向Ｘにおいて、画素電極２１と対向した領域からはみ出すこと無しに信号線１６を設けることができる。
上述したことから、低消費電力化を図ることのできる表示品位に優れた液晶表示装置を得ることができる。

次に、上記実施形態に係る液晶表示装置の変形例について説明する。
図６に示すように、液晶表示装置は、切替え回路１３をさらに備えていてもよい。切替え回路１３は、複数の切替え素子群５５を有し、切替え素子群５５はそれぞれ複数の切替え素子ＡＳＷを有している。この実施の形態において、切替え素子群５５はそれぞれ２個の切替え素子ＡＳＷを有している。切替え回路１３は、１／２マルチプレクサ回路である。切替え素子ＡＳＷとしては、例えばＴＦＴであり、上記スイッチング素子２２と同様に形成することができ得る。

切替え回路１３は、複数の信号線１６に接続されている。また、切替え回路１３は、接続配線５７を介して信号線駆動回路９０に接続されている。ここでは、接続配線５７の本数は、信号線１６の本数の１／２である。

信号線駆動回路９０の出力（接続配線５７）１個当たり２本の信号線１６を時分割駆動するよう、切替え素子（アナログスイッチ）ＡＳＷは、制御信号ＳＷ１及びＳＷ２により、オン／オフが切替えられる。これら制御信号ＳＷ１及びＳＷ２は、制御部１００から、ＯＬＢパッド群ｐＧ（図３）、複数の制御配線５８を介して切替え素子ＡＳＷにそれぞれ与えられる。そして、制御部１００は、２水平走査期間に、切替え素子ＡＳＷにオンの制御信号ＳＷ１及びＳＷ２を２回ずつ与え、２行分の画素ＰＸに所望の映像信号を書き込むものである。

上記のように構成された液晶表示装置の変形例によれば、信号線１６は時分割駆動されている。このため、上述した実施形態と異なり、信号線１６の駆動周波数を半分に（小さく）することはできないものの、信号線１６を駆動するために信号線駆動回路９０及び制御部１００等によって生成される映像信号の数を半分にすることができる。これにより、上述した実施形態と同様に、外部ソースＩＣ（信号線駆動回路９０及び制御部１００）の消費電力の増大を抑制することができる。

また、上記のように信号線１６が時分割駆動（選択駆動）されるように構成されていても、信号線１６は画素電極２１により静電遮蔽されているため、信号線１６に生じる恐れのあるノイズを低減することができる。

本発明の実施形態を説明したが、上述した実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上述した実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、第１乃至第４画素ＰＸａ乃至ＰＸｄは、赤色、緑色、青色及び白色の画像を表示するように構成されていなくともよく、互いに異なる色の画像を表示し、白色の画像を合成できるように構成されていればよい。

信号線１６（第１乃至第４信号線１６ａ乃至１６ｄ）は、画素電極２１と対向した領域からはみ出すこと無しに設けられていればよく、行方向Ｘに等間隔に設けられていなくともよい。

本発明の実施形態は、光反射型の液晶表示装置に限定されるものではなく、種々変形可能であり、光透過型の液晶表示装置に適用することも可能である。この場合、開口率の向上を図ることは困難になるものの、低消費電力化を図ることのできる表示品位に優れた液晶表示装置を得ることは可能である。
また、本発明の実施形態は、液晶表示装置に限らず、画像を表示する各種の表示装置に適用することが可能である。

１…アレイ基板、２…対向基板、３…液晶層、１０…液晶表示パネル、１５…走査線、１６，１６ａ，１６ｂ，１６ｃ，１６ｄ…信号線、２１，２１ａ，２１ｂ，２１ｃ，２１ｄ…画素電極、２２，２２ａ，２２ｂ，２２ｃ，２２ｄ…スイッチング素子、ＵＰＸ…単位画素、ＰＸ，ＰＸａ，ＰＸｂ，ＰＸｃ，ＰＸｄ…画素、ＡＡ…表示領域、Ｘ…行方向、Ｙ…列方向。

Claims (8)

1. 第１画素電極を有した第１画素と、前記第１画素に列方向に隣合い第２画素電極を有した第２画素と、前記第１画素に行方向に隣合い第３画素電極を有した第３画素と、前記第２画素に前記行方向に隣合い前記第３画素に前記列方向に隣合い第４画素電極を有した第４画素と、を備えた単位画素と、
   前記行方向に延在し前記第１乃至第４画素に電気的に接続された走査線と、
   前記列方向に延在し前記行方向に互いに間隔を置いて設けられた第１乃至第４信号線と、を備え、
   前記第１信号線は、前記行方向において前記第１及び第２画素電極と対向した領域内にのみ位置し前記第１画素に電気的に接続され、
   前記第２信号線は、前記行方向において前記第１及び第２画素電極と対向した領域内にのみ位置し前記第２画素に電気的に接続され、
   前記第３信号線は、前記行方向において前記第３及び第４画素電極と対向した領域内にのみ位置し前記第３画素に電気的に接続され、
   前記第４信号線は、前記行方向において前記第３及び第４画素電極と対向した領域内にのみ位置し前記第４画素に電気的に接続されている表示装置。
2. 前記第１乃至第４画素は、光反射型の画素である請求項１に記載の表示装置。
3. 前記第１乃至第４画素電極は、光反射型の電極であり、前記第１乃至第４信号線より表示面側に設けられている請求項２に記載の表示装置。
4. 前記第１乃至第４画素は、互いに異なる色の画像を表示するように構成された画素である請求項１に記載の表示装置。
5. 前記第１乃至第４画素は、赤色の画像を表示するように構成された画素、緑色の画像を表示するように構成された画素、青色の画像を表示するように構成された画素、及び白色の画像を表示するように構成された画素である請求項４に記載の表示装置。
6. 前記第１乃至第４信号線は、前記行方向に等間隔に設けられている請求項１に記載の表示装置。
7. 前記第１画素は、前記走査線、第１信号線及び第１画素電極に電気的に接続された第１スイッチング素子を有し、
   前記第２画素は、前記走査線、第２信号線及び第２画素電極に電気的に接続された第２スイッチング素子を有し、
   前記第３画素は、前記走査線、第３信号線及び第３画素電極に電気的に接続された第３スイッチング素子を有し、
   前記第４画素は、前記走査線、第４信号線及び第４画素電極に電気的に接続された第４スイッチング素子を有している請求項１に記載の表示装置。
8. 液晶表示装置である請求項１乃至７の何れか１項に記載の表示装置。

Images