JP2015102566A

JP2015102566A - 表示素子

Info

Publication number: JP2015102566A
Application number: JP2013240618A
Authority: JP
Inventors: 正克木谷; Masakatsu Kitani
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2013-11-21
Filing date: 2013-11-21
Publication date: 2015-06-04
Also published as: US20150138055A1; US9558697B2

Abstract

【課題】クロストークの発生を防止できる表示素子を提供する。
【解決手段】表示素子10は、走査線13と信号線14とで囲まれる各領域に水平方向に並んでそれぞれ配置される３原色の副画素15を有する第１の画素21と、３原色中の２色の副画素15および３原色以外の色の副画素15を有する第２の画素22とを備える。複数の信号線14には、交互に異なる極性の信号がそれぞれ入力される。表示素子10は、走査線13からの信号でスイッチングされ、オン状態で信号線14からの信号に応じた信号を副画素15に書き込む複数の薄膜トランジスタ17を備える。水平方向に沿って、第１の画素21および第２の画素22を２つずつ有するとともに第１の画素21および第２の画素22のうちの少なくとも一方の２つを隣り合わせて配列し、垂直方向に沿って、第１の画素21と第２の画素22とを交互に配列する。
【選択図】図１

Description

本発明の実施形態は、複数色の副画素を複数のスイッチング素子でそれぞれ駆動する表示素子に関する。

従来、例えばカラー液晶表示素子等の表示素子では、赤色、緑色、青色の３原色の副画素に白色の副画素を加えて１つの画素を構成する技術がある。このように、３原色の副画素に白色の副画素を加えることで、輝度の向上やバックライトの消費電力の低減を図ることが可能となっている。

また、３原色の副画素の大きさ内に白色の副画素を加える場合、各副画素の開口率が減少し、白色の副画素を加えることによる輝度の増加効果が十分に得られない。

そこで、３原色の副画素により構成される第１の画素と、３原色のうちの２色の副画素と白色の副画素とを加えて構成される第２の画素とを用い、これら第１の画素と第２の画素とを水平方向および垂直方向に交互に配列することにより、各副画素の開口率を確保しながら、白色の副画素を加えることによる輝度の増加効果を得られるように構成がある。

しかしながら、このような画素配列とした場合、特定の表示においてクロストークが発生しやすく、表示品位が低下するため、改善が望まれている。

特開２０１３−１１３８８０号公報

本発明が解決しようとする課題は、クロストークの発生を防止できる表示素子を提供することである。

本実施形態の表示素子は、第１の方向に沿って配置された複数の走査線と、第１の方向に対して直交する第２の方向に沿って配置され、交互に異なる極性の信号がそれぞれ入力される複数の信号線と、走査線と信号線とで囲まれる各領域に第１の方向に並んでそれぞれ配置される３原色の副画素を有する第１の画素と、走査線と信号線とで囲まれる各領域に第１の方向に並んでそれぞれ配置される３原色中の２色の副画素および３原色以外の色の副画素を有する第２の画素と、走査線と信号線とにそれぞれ接続され、走査線からの信号でスイッチングされ、オン状態で信号線からの信号に応じた信号を副画素に書き込む複数のスイッチング素子とを具備し、第１の方向に沿って、第１の画素および第２の画素を２つずつ有するとともに第１の画素および第２の画素のうちの少なくとも一方の２つが隣り合って配列され、第２の方向に沿って、第１の画素と第２の画素とが交互に配列されているものである。

一実施形態を示す表示素子の一部を模式的に示す正面図である。同上表示素子の一部を示すブロック図である。同上表示素子の信号の波形図である。同上表示素子の断面図である。同上表示素子の比較例を模式的に示す正面図である。同上表示素子の比較例のブロック図である。同上表示素子の比較例の信号を示す波形図である。

以下、一実施形態を、図１ないし図７を参照して説明する。

図１に示すように、表示素子10は、例えば、カラー表示可能なアクティブマトリクス型の液晶パネルである。

この液晶パネルは、アレイ基板と対向基板とを互いに対向配置し、これら基板間に光変調層としての液晶層および間隙を一定に保持する図示しないスペーサを介在させてその周縁部を図示しない接着層により貼り合わせて構成されている。液晶パネルの中央部の表示領域には、複数の画素が垂直方向と水平方向とのそれぞれに沿ってマトリクス状に配置されている。

アレイ基板には、複数の走査線（ゲート線）13が第１の方向としての水平方向に沿ってそれぞれ互いに離間されて配置されているとともに、複数の信号線（ソース線）14が第２の方向としての垂直方向に沿ってそれぞれ互いに離間されて配置されて、これら走査線13と信号線14が互いに電気的に絶縁された状態で格子状に配列されている。これら走査線13と信号線14とによって囲まれる位置に、それぞれ副画素15を構成する画素電極16が配置されている。画素電極16は、例えばＩＴＯなどの透明導電材料にて形成されている。

これら走査線13と信号線14とのそれぞれの交差位置には、副画素15を駆動するためのスイッチング素子としての薄膜トランジスタ（ＴＦＴ）17が設けられている。薄膜トランジスタ17は、アレイ基板のアンダーコート絶縁膜上に形成された多結晶シリコン等でチャンネル領域を構成する半導体層、この半導体層上に形成されたゲート絶縁膜、このゲート絶縁膜上に形成され走査線13に電気的に接続されたゲート電極、半導体層上の一端側に接続され信号線14と電気的に接続されたソース電極、および半導体層の他端側に接続されて副画素15を構成する画素電極16に電気的に接続されたドレイン電極等を備えている。

また、表示領域に配置される画素には、複数の第１の画素21と複数の第２の画素22とが含まれている。

第１の画素21は、赤色副画素（Ｒ）15R、緑色副画素（Ｇ）15G、青色副画素（Ｂ）15Bの３原色の副画素15で構成され、これらが水平方向に順に配列されている。

第２の画素22は、赤色副画素15R、緑色副画素15Gおよび白色副画素（Ｗ）15Wの副画素15で構成され、これらが水平方向に順に配列されている。

画素駆動を行う１周期分の画素配列には、第１の画素21および第２の画素22がそれぞれ４つずつ含まれており、８つの画素で構成されている。

水平方向に沿って、第１の画素21および第２の画素22のうちの少なくとも一方の２つが隣り合って配列されているとともに、垂直方向に沿って、第１の画素21と第２の画素22とが交互に配列されている。

本実施形態では、図１および図２に示すように、水平方向に沿って、第１の画素21、第２の画素22、第２の画素22および第１の画素21が順に配列される第１の配列群23aと、第２の画素22、第１の画素21、第１の画素21および第２の画素22が順に配列される第２の配列群23bとを有するとともに、垂直方向に沿って、第１の配列群23aと第２の配列群23bとが交互に配列されている。

また、１周期分の複数の第１の画素21および第２の画素22に対応して共通のコモン電極25を備えている。コモン電極25は、例えばＩＴＯなどの透明導電材料にて形成されている。

また、図４は表示素子の断面図を示すものであって、画素電極16およびコモン電極25を備え、これらの間に形成される横電界を利用して液晶分子をスイッチングする液晶表示モードとして、ＦＦＳ（Fringe Field Switching）モードを採用したアレイ基板30の断面図を示している。

アレイ基板30は、例えば透光性を有する絶縁性の基板であるガラス基板31を有している。このガラス基板31の液晶層側の主面上には、アンダーコート絶縁膜32を介して、薄膜トランジスタ17の半導体層が形成されている。半導体層上にはゲート絶縁膜33を介して薄膜トランジスタ17のゲート電極が形成されているとともに、ゲート絶縁膜33上には走査線13が形成されている。ゲート電極および走査線13上には層間絶縁膜34が形成され、層間絶縁膜34上には信号線14、薄膜トランジスタ17のソース電極およびドレイン電極が形成されている。層間絶縁膜34、信号線14、薄膜トランジスタ17のソース電極およびドレイン電極上には有機絶縁膜35が形成され、有機絶縁膜35上にはコモン電極25が形成されている。有機絶縁膜35およびコモン電極25上には絶縁膜36が形成され、絶縁膜36上には画素電極16が形成されている。

一方、対向基板は、ガラス基板上に着色層であるカラーフィルタ層、対向電極および液晶層の液晶分子の配向用の配向膜などが順次積層されている。カラーフィルタ層は、赤、緑、青および白のそれぞれに対応するフィルタ部と、これらフィルタ部間を区画し不要光を遮断する遮光部とを有し、フィルタ部が画素電極16に対応する部分にそれぞれ形成されて副画素15のそれぞれを構成している。なお、白に対応するフィルタ部は、透明なフィルタ部としてもよいし、フィルタ部を設けないようにしてもよい。対向電極は、画素電極16に対応する位置にて、例えばＩＴＯなどの透明導電材料にて形成されている。

なお、これらカラーフィルタ層および対向電極は、液晶パネルのモードによっては、アレイ基板30側に配置してもよい。

そして、図１において、液晶パネルを駆動する駆動回路から走査線13に信号を出力することにより、走査線13に電気的に接続されている薄膜トランジスタ17のゲート電極に信号が入力されるとともに、駆動回路から信号線14に信号を出力することにより、信号線14に電気的に接続されている薄膜トランジスタ17のソース電極に信号が入力され、この薄膜トランジスタ17がスイッチング制御され、薄膜トランジスタ17のドレイン電極から画素電極に画素信号が書き込まれ、副画素15がそれぞれ独立して駆動される。

駆動回路による副画素15の駆動方式には、消費電力を低減することが可能なカラム反転方式が用いられている。カラム反転方式では、駆動回路から各信号線14に対して１つずつ交互に負極性と正極性の信号をそれぞれ印加することにより、各信号線14に入力された極性の信号によって各副画素15が駆動されるように構成されている。

ここで、図５ないし図７を参照して、画素配列の影響によるクロストークの発生原因について説明する。

図５および図６に示すように、１周期分の画素配列が、水平方向に第１の画素21および第２の画素22が並び、垂直方向に第１の画素21と第２の画素22とが交互に配列され、４つの画素で構成されているとする。

図７に示すように、駆動回路により走査線13の例えばＮ行（Gate N）に信号を印加した状態で、駆動回路の各色別のセレクタ（SELR、SELG、SELB）をオンして信号線14に信号を印加し、各色の副画素15を駆動する。

図５および図６のような画素配列において、表示素子10の表示領域内で青色ウインドウを表示する場合、走査線13のＮ−１行目では、図７に示すように、例えば、信号線14のSigB odd列に黒電位（ＧＮＤ電位）となる０Ｖから−４Ｖの負極性の信号を印加することにより、信号線14のSigB odd列に接続された青色副画素15Bが駆動されて青色表示する。

走査線13のＮ−１行目からＮ行目に走査を移す際には、信号線14のSigB odd列の電位を−４Ｖの負極性から黒電位（ＧＮＤ電位）となる０Ｖに変化させ、信号線14のSigB even列の電位を黒電位（ＧＮＤ電位）から＋４Ｖの正極性の信号を印加することにより、信号線14のSigB odd列に接続された白色副画素15Wが黒表示となるとともに、信号線14のSigB even列に接続された青色副画素15Bが駆動されて青色表示する。

走査線13のＮ−１行目からＮ行目に走査を移す際、信号線14のSigB odd列およびSigB even列とも電位が上昇する同じ方向に変動する。図４に示すように、コモン電極25は有機絶縁膜35を介して信号線14との間に寄生容量Ｃを形成するため、信号線14の電位変動に偏りが発生すると、コモン電極25の電位にも変動が発生する。図７に示すように、コモン電極25の電位（VCOM）に変動が発生し、セレクタ（SELB）がオフするまでに、電位変動が収まらないと、この電位変動によってセレクタオフで給電が解除されフローティングとなった信号線14が電位変動の影響を受けて、横クロストークが発生する。なお、図４には、ＦＦＳモードの画素例を示しているが、ＶＡモードやＴＮモードでも共通の課題が発生する。

それに対して、本実施形態では、図１および図２のような画素配列に構成されているため、表示素子10の表示領域内で青色ウインドウを表示する場合、走査線13のＮ−１行目では、図３に示すように、例えば、信号線14のSigB odd1列に黒電位（ＧＮＤ電位）となる０Ｖから−４Ｖの負極性の信号を印加するとともに、信号線14のSigB even2列に黒電位（ＧＮＤ電位）となる０Ｖから＋４Ｖの正極性の信号を印加することにより、信号線14のSigB odd1列およびSigB even2列に接続された青色副画素15B，15Bが駆動されて青色表示する。

走査線13のＮ−１行目からＮ行目に走査を移す際には、信号線14のSigB odd1列の電位を−４Ｖの負極性から黒電位（ＧＮＤ電位）となる０Ｖに変化させるとともに、信号線14のSigB even2列の電位を＋４Ｖの正極性から黒電位（ＧＮＤ電位）となる０Ｖに変化させることにより、信号線14のSigB odd1列およびSigB even2列に接続された白色副画素15W，15Wが黒表示となる。さらに、信号線14のSigB even1列に黒電位（ＧＮＤ電位）となる０Ｖから＋４Ｖの正極性の信号を印加するとともに、信号線14のSigB odd2列に黒電位（ＧＮＤ電位）となる０Ｖから−４Ｖの負極性の信号を印加することにより、信号線14のSigB odd1列およびSigB odd2列に接続された青色副画素15B，15Bが駆動されて青色表示する。

走査線13のＮ−１行目からＮ行目に走査を移す際には、信号線14のSigB odd1列およびSigB even1列は電位が上昇する同じ方向に変動するが、信号線14のSigB odd2列およびSigB even2列は電位が下降する同じ方向に変動するため、１周期内でコモン電極25の電位の変動が打ち消され、コモン電極25の電位が安定し、横クロストークの発生が防止される。

このように、本実施形態の表示素子10によれば、３原色の副画素15を有する第１の画素21と、３原色中の２色の副画素15および３原色以外の色の副画素15を有する第２の画素22を配列する場合でも、水平方向に沿って、第１の画素21および第２の画素22を２つずつ有するとともに第１の画素21および第２の画素22のうちの少なくとも一方の２つが隣り合って配列され、かつ、垂直方向に沿って、第１の画素21と第２の画素22とが交互に配列されるため、横クロストークの発生を防止できる。

さらに、水平方向に沿って、第１の画素21、第２の画素22、第２の画素22および第１の画素21が順に配列される第１の配列群23aと、第２の画素22、第１の画素21、第１の画素21および第２の画素22が順に配列される第２の配列群23bとを有し、垂直方向に沿って、第１の配列群23aと第２の配列群23bとを交互に配列することにより、横クロストークの発生を防止できる。

なお、画素配列は、水平方向に沿って、第１の画素21、第１の画素21、第２の画素22および第２の画素22が順に配列される第１の配列群23aと、第２の画素22、第２の画素22、第１の画素21および第１の画素21が順に配列される第２の配列群23bとし、垂直方向に沿って、第１の配列群23aと第２の配列群23bとが交互に配列してもよく、この場合にも横クロストークの発生を防止できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

10 表示素子
13 走査線
14 信号線
15 副画素
17 スイッチング素子としての薄膜トランジスタ
21 第１の画素
22 第２の画素
23a 第１の配列群
23b 第２の配列群

Claims

第１の方向に沿って配置された複数の走査線と、
前記第１の方向に対して直交する第２の方向に沿って配置され、交互に異なる極性の信号がそれぞれ入力される複数の信号線と、
前記走査線と前記信号線とで囲まれる各領域に前記第１の方向に並んでそれぞれ配置される３原色の副画素を有する第１の画素と、
前記走査線と前記信号線とで囲まれる各領域に前記第１の方向に並んでそれぞれ配置される３原色中の２色の副画素および３原色以外の色の副画素を有する第２の画素と、
前記走査線と前記信号線とにそれぞれ接続され、前記走査線からの信号でスイッチングされ、オン状態で前記信号線からの信号に応じた信号を前記副画素に書き込む複数のスイッチング素子と
を具備し、
前記第１の方向に沿って、前記第１の画素および前記第２の画素を２つずつ有するとともに前記第１の画素および前記第２の画素のうちの少なくとも一方の２つが隣り合って配列され、
前記第２の方向に沿って、前記第１の画素と前記第２の画素とが交互に配列されている
ことを特徴とする表示素子。
前記第１の方向に沿って、前記第１の画素、前記第２の画素、前記第２の画素および前記第１の画素が順に配列される第１の配列群と、前記第２の画素、前記第１の画素、前記第１の画素および前記第２の画素が順に配列される第２の配列群とを有し、
前記第２の方向に沿って、前記第１の配列群と前記第２の配列群とが交互に配列されている
ことを特徴とする請求項１記載の表示素子。