JP2015004718A - 液晶表示装置および液晶表示装置の駆動方法 - Google Patents

Abstract

【課題】低消費電力であって表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供する。【解決手段】マトリクス状に配置された画素電極ＰＥと、画素電極ＰＥが配列した行に沿って延びたゲート配線ＧＬと、画素電極ＰＥが配列した列に沿って延びたソース配線ＳＬと、ゲート配線ＧＬとソース配線ＳＬとが交差した位置近傍に配置されたスイッチング素子ＳＷと、を備えた第１基板１００と、第１基板１００と対向して配置された第２基板２００と、第１基板１００と第２基板２００との間に保持された液晶層ＬＱと、ゲート配線ＧＬおよびソース配線ＳＬを駆動するドライバＧＤ、ＳＤと、ドライバＧＤ、ＳＤを通常駆動と、ドライバＧＤ、ＳＤの休止期間を設けた間欠駆動とで切り替え可能であって、列方向に並んだ画素電極ＰＥに印加する信号の極性を、通常駆動時の各フレームにおいて同じとし、間欠駆動時の各フレームにおいて１又は複数行ごとに反転した極性とする制御回路ＣＴＬと、を備えた液晶表示装置。【選択図】図３

Description

本発明の実施形態は、液晶表示装置および液晶表示装置の駆動方法に関する。

液晶表示装置は、テレビ受像機、カーナビゲーション装置等の車載用ディスプレイ、ノートパソコン、タブレット型ＰＣ、携帯電話、スマートフォンなどモバイル用端末等、様々な機器に搭載されている。

例えばＴＮ（Twisted Nematic）モードやＯＣＢ（Optically Compensated Bend）モードの液晶表示装置では、上側基板に備えられた共通電極と、下側基板に設けられた画素電極との間に発生する縦方向の電界により、両基板間に挟持された液晶層に含まれる液晶分子の配向方向を制御している。

また、ＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe-Field Switching）モードの液晶表示装置においては、共通電極および画素電極は一方の基板に備えられ、両電極間に発生する電界（フリンジ電界）により、液晶層に含まれる液晶分子の配向方向を制御している。ＦＦＳモードの液晶表示装置は、大きな開口率を確保できるので輝度が高く、かつ視野角特性に優れている。

特に、スマートフォンなどのモバイル用端末用途の液晶表示装置においては回路消費電力の低減が必須である。そのため、極性反転方式など回路消費電力に関わる事項については、最適な方式を選択する必要がある。極性反転方式としては一般に、フレーム反転、ライン反転、カラム反転、ドット反転などが知られている。ライン反転とドット反転とは、画面走査時において１ライン毎に極性反転しながら画素への書き込みを行うため、１Ｈ（水平）期間毎にソース配線の充放電を行う必要があり、消費電力が大きくなる。

またフレーム反転は回路消費電力が小さいものの、全画面が同極性になるため、チャージアップ（焼き付き）等により正負の輝度応答に非対称が生じたときにフリッカが発生しやすい。

上記とは別の観点で、回路消費電力削減手段として、低周波駆動や間欠駆動などが提案されている。低周波駆動とは液晶表示装置の駆動周波数を標準条件に対して例えば１／２、１／４などに低減して回路電力を低減する方式である。また、間欠駆動とは液晶表示装置の１表示期間（１フレーム）の書き込みを行った後に数フレーム期間の回路停止期間を設けることで回路電力を低減する方式である。いずれの場合も液晶表示部の映像信号書き換え周波数が小さくなるため動画ぼけ等の副作用は発生しうるが、動画視認性が重要視されない静止画表示等の場合においては、有効な回路電力低減策となる。

なお、いずれの方式においても、液晶表示部の映像信号書き換え周波数を低減することにより、必然的に液晶に印加される電圧の極性反転周波数も低減する。

特開２０１２−１８２７１号公報

例えばＦＦＳモードの液晶表示装置において極性反転方式としてカラム反転駆動を採用し、その上で間欠駆動を行ったところ、縦スジ状の不均一パタンが発生した。これは、チャージアップ等の要因で偶奇列の輝度に差が生じて縦縞状の明暗パタンが発生したものと考えられる。

本発明の実施形態は、低消費電力であって表示品位の良好な液晶表示装置および液晶表示装置の駆動方法を提供することを目的とする。

実施形態によれば、マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート配線と、前記画素電極が配列した列に沿って延びたソース配線と、前記ゲート配線と前記ソース配線とが交差した位置近傍に配置されたスイッチング素子と、を備えた第１基板と、前記第１基板と対向して配置された第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、前記ゲート配線および前記ソース配線を駆動するドライバと、前記ドライバを通常駆動と、前記ドライバの休止期間を設けた間欠駆動とで切り替え可能であって、前記列方向に並んだ前記画素電極に印加する信号の極性を、前記通常駆動時の各フレームにおいて同じとし、間欠駆動時の各フレームにおいて１又は複数行ごとに反転した極性とする制御回路と、を備えた液晶表示装置が提供される。

図１は、実施形態の液晶表示装置の一構成例を概略的に示す図である。 図２は、図１に示す液晶表示装置の画素断面の一例を概略的に示す図である。 図３は、本実施形態の液晶表示装置の駆動方法の一例を説明するための図である。 図４は、本実施形態の液晶表示装置の駆動方法の他の例について説明するための図である。 図５は、比較例の液晶表示装置の駆動方法の一例について説明するための図である。

以下、実施形態の液晶表示装置および液晶表示装置の駆動方法について、図面を参照して説明する。

図１は、本実施形態の液晶表示装置の一構成例を概略的に示す図である。
本実施形態に係る液晶表示装置は例えばＦＦＳ（Fringe-Field Switching）モードの液晶表示装置であって、マトリクス状に配置された画素ＰＸを含む表示部を含む液晶表示パネルＰＮＬと、液晶表示パネルＰＮＬを背面側から照明する照明手段としてのバックライトＢＬＴと、を備えている。

バックライトＢＬＴとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

液晶表示パネルＰＮＬは、アレイ基板１００と、対向基板２００と、アレイ基板１００と対向基板２００との間に挟持された液晶層ＬＱと、マトリクス状に配置された画素ＰＸを含むアクティブエリアＤＹＰと、を備えている。

アレイ基板１００は、アクティブエリアＤＹＰに配置されたソース配線ＳＬ（ＳＬ１、ＳＬ２、…ＳＬｎ）と、ゲート配線ＧＬ（ＧＬ１、ＧＬ２、…ＧＬｍ）と、スイッチング素子ＳＷと、複数の画素ＰＸに渡って配置された共通電極ＣＥと、共通電極ＣＥと対向した画素電極ＰＥと、ゲート配線ＧＬおよびソース配線ＳＬを駆動するドライバと、を備えている。ドライバは、ゲート配線ＧＬを駆動するゲートドライバＧＤ−Ｌ、ゲートドライバＧＤ−Ｒおよびソース配線ＳＬを駆動するソースドライバＳＤを含む。

ソース配線ＳＬ１、ＳＬ２、…ＳＬｎ（ｎは正の整数）は、画素ＰＸが配列した列（第２方向Ｙ）に沿って延びるとともに、行方向（第１方向Ｘ）に複数並んで配置されている。ソース配線ＳＬはアクティブエリアＤＹＰの周囲の領域まで延び、ソースドライバＳＤに電気的に接続されている。

ゲート配線ＧＬ１、ＧＬ２、…ＧＬｍ（ｍは正の整数）は、画素ＰＸが配列した行（第１方向Ｘ）に沿って延びるとともに、列方向（第２方向Ｙ）に複数並んで配置されている。ゲート配線ＧＬはアクティブエリアＤＹＰの周囲の領域まで延び、ゲートドライバＧＤ−Ｒ、ＧＤ−Ｌに電気的に接続されている。より詳細には、列方向に並んだゲート配線ＧＬ１、ＧＬ２、…ＧＬｍは、アクティブエリアＤＹＰの左側に配置されたゲートドライバＧＤ−Ｌと右側に配置されたゲートドライバＧＤ−Ｒとに交互に接続されている。奇数番目のゲート配線ＧＬ１、ＧＬ３、…はゲートドライバ（第１ゲートドライバ）ＧＤ−Ｌと電気的に接続し、偶数番目のゲート配線ＧＬ２、ＧＬ４、…はゲートドライバ（第２ゲートドライバ）ＧＤ−Ｒと電気的に接続している。

スイッチング素子ＳＷは例えば薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を含み、ソース配線ＳＬとゲート配線ＧＬとが交差した位置近傍に配置されている。スイッチング素子ＳＷのゲート電極は対応するゲート配線ＧＬと電気的に接続している（あるいは一体に形成されている）。スイッチング素子ＳＷのソース電極は対応するソース配線ＳＬと電気的に接続している（あるいは一体に形成されている）。スイッチング素子ＳＷのドレイン電極は対応する画素電極ＰＥと電気的に接続している（あるいは一体に形成されている）。

ゲートドライバＧＤ−Ｌ、ゲートドライバＧＤ−ＲおよびソースドライバＳＤは、アクティブエリアＤＹＰの周囲の領域に配置されている。ゲートドライバＧＤ−ＬおよびゲートドライバＧＤ−Ｒは複数のゲート配線ＧＬにオン電圧を順次印加して、選択されたゲート配線ＧＬに電気的に接続されたスイッチング素子ＳＷのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給されたスイッチング素子の、ソース電極−ドレイン電極間が導通する。ソースドライバＳＤは、複数のソース配線ＳＬのそれぞれに対応する出力信号を供給する。ソース配線ＳＬに供給された信号は、ソース電極−ドレイン電極間が導通したスイッチング素子ＳＷを介して対応する画素電極ＰＥに印加される。

ゲートドライバＧＤとソースドライバＳＤとは、液晶表示パネルＰＮＬの外部に配置された制御回路ＣＴＬにより動作を制御される。

画素電極ＰＥは、画素ＰＸ毎に配置されている。画素電極ＰＥには後述するようにスリット状に穴ＳＬＴ（図２に示す）が形成されている。画素電極ＰＥには、スイッチング素子ＳＷを介して対応するソース配線ＳＬから映像信号が供給される。

共通電極ＣＥは、絶縁層を介して複数の画素電極ＰＥと対向するように配置されている。共通電極ＣＥには、液晶表示パネルＰＮＬの外部に設けられた制御回路ＣＴＬから共通電圧ＶＣＯＭが供給される。

画素電極ＰＥと共通電極ＣＥとは、例えばＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）によって形成された透明電極である。

図２は、図１に示す液晶表示装置の画素断面の一例を概略的に示す図である。なお、ここでは、説明に必要な箇所のみを図示している。

アレイ基板１００は、光透過性を有する第１絶縁基板１０を用いて形成されている。第１絶縁基板１０上には図示しない半導体層が配置され第１層間絶縁膜Ｌ１に覆われている。第１層間絶縁膜Ｌ１上には図示しないゲート配線等の導電層が配置され、第２層間絶縁膜Ｌ２に覆われている。ソース配線ＳＬは、第２層間絶縁膜Ｌ２の上に形成され、第３層間絶縁膜であるパッシベーション膜Ｌ３によって覆われている。パッシベーション膜Ｌ３は、下層に設けられたスイッチング素子ＳＷや各種配線等による表面の凹凸を緩和する。

第１層間絶縁膜Ｌ１、第２層間絶縁膜Ｌ２、および、パッシベーション膜Ｌ３は、例えば窒化シリコン（ＳｉＮ）等の無機膜により形成されてもよく、ＨＲＣ等の有機膜により形成されてもよい。

共通電極ＣＥはパッシベーション膜Ｌ３上に配置され、第４層間絶縁膜Ｌ４に覆われている。

画素電極ＰＥは第４層間絶縁膜Ｌ４上に配置され、第１配向膜ＡＬ１に覆われている。画素電極ＰＥはスリット状に穴ＳＬＴを有している。穴ＳＬＴは、例えばソース配線ＳＬと略平行に延びている。

第１配向膜ＡＬ１は、アレイ基板１００の対向基板２００と対向する面に配置され、アクティブエリアＤＹＰの略全体に亘って延在している。第１配向膜ＡＬ１は、画素電極ＰＥなどを覆っており、第４層間絶縁膜Ｌ４の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

対向基板２００は、光透過性を有する第２絶縁基板２０を用いて形成されている。この対向基板２００は、ブラックマトリクスＢＭ、カラーフィルタＣＦ、オーバーコート層ＯＣ、第２配向膜ＡＬ２などを備えている。

ブラックマトリクスＢＭは、各画素ＰＸを区画し、画素電極ＰＥと対向する開口部を形成する。すなわち、ブラックマトリクスＢＭは、ソース配線ＳＬ、ゲート配線、スイッチング素子などの配線部に対向するように配置されている。ここでは、ブラックマトリクスＢＭは、ソース配線ＳＬが延びた方向（第２方向Ｙ）に沿って延出した部分のみが図示されているが、ゲート配線ＧＬが延びた方向（第１方向Ｘ）に沿って延出した部分を備えていても良い。ブラックマトリクスＢＭは、第２絶縁基板２０のアレイ基板１００に対向する内面に配置されている。

カラーフィルタＣＦは、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタＣＦは、第２絶縁基板２０の内面における開口部に配置されるとともに、その一部がブラックマトリクスＢＭに乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタＣＦは、互いに色が異なる。例えば、カラーフィルタＣＦは、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタＣＦＲは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタＣＦＢは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタＣＦＧは、緑色画素に対応して配置されている。これらのカラーフィルタＣＦ同士の境界は、ブラックマトリクスＢＭと重なる位置にある。

オーバーコート層ＯＣは、カラーフィルタＣＦを覆っている。オーバーコート層ＯＣは、カラーフィルタＣＦの表面の凹凸の影響を緩和する。

第２配向膜ＡＬ２は、対向基板２００のアレイ基板１００と対向する面に配置され、アクティブエリアＤＹＰの略全体に亘って延在している。第２配向膜ＡＬ２は、オーバーコート層ＯＣなどを覆っている。このような第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

これらの第１配向膜ＡＬ１及び第２配向膜ＡＬ２には、液晶層ＬＱの液晶分子を初期配向させるための配向処理（例えば、ラビング処理や光配向処理）がなされている。

上述したようなアレイ基板１００と対向基板２００とは、それぞれの第１配向膜ＡＬ１及び第２配向膜ＡＬ２が対向するように配置されている。このとき、アレイ基板１００の第１配向膜ＡＬ１と対向基板２００の第２配向膜ＡＬ２との間には、例えば、樹脂材料によって一方の基板に一体的に形成された柱状スペーサ（図示せず）が配置され、これにより、所定のセルギャップが形成される。アレイ基板１００と対向基板２００とは、所定のセルギャップが形成された状態で、アクティブエリアＤＹＰの外側のシール材（図示せず）によって貼り合わせられている。

液晶層ＬＱは、アレイ基板１００と対向基板２００との間に形成されたセルギャップに保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２との間に配置されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ）又は負（ネガ）の液晶材料によって構成されている。

アレイ基板１００の外面、つまり、アレイ基板１００を構成する第１絶縁基板１０の外面１０Ｂには、第１光学素子ＯＤ１が接着剤などにより貼付されている。この第１光学素子ＯＤ１は、液晶表示パネルＰＮＬのバックライトＢＬＴと対向する側に位置しており、バックライトＢＬＴから液晶表示パネルＰＮＬに入射する入射光の偏光状態を制御する。この第１光学素子ＯＤ１は、第１偏光軸（あるいは第１吸収軸）を有する第１偏光板を含んでいる。

対向基板２００の外面、つまり、対向基板２００を構成する第２絶縁基板２０の外面２０Ｂには、第２光学素子ＯＤ２が接着剤などにより貼付されている。この第２光学素子ＯＤ２は、液晶表示パネルＰＮＬの表示面側に位置しており、液晶表示パネルＰＮＬから出射した出射光の偏光状態を制御する。この第２光学素子ＯＤ２は、第２偏光軸（あるいは第２吸収軸）を有する第２偏光板を含んでいる。

第１偏光板の第１偏光軸と、第２偏光板の第２偏光軸とは、例えば、直交する位置関係（クロスニコル）にある。このとき、一方の偏光板は、例えば、その偏光軸が液晶分子の初期配向方向つまり第１配向処理方向あるいは第２配向処理方向と平行または直交するように配置されている。例えば、初期配向方向が第２方向Ｙと平行である場合、一方の偏光板の偏光軸は、第２方向Ｘと平行、あるいは、第１方向Ｘと平行である。

本実施形態の液晶表示装置では、駆動電力低減のための間欠駆動が可能である。ここでは、一例として液晶表示装置の標準のフレーム反転周波数が６０Ｈｚ（すなわち（１／６０）秒ごとに液晶に印加される電圧の極性が反転する）であるとする。

動画表示の場合には６０Ｈｚでの動作とするが、動画視認性がそれほど重視されない静止画像などを表示する場合には１フレーム（＝（１／６０）秒）の書き込み（ゲート配線ＧＬ１からゲート配線ＧＬｍまでの走査）を行った後に、例えば１フレーム、３フレーム、７フレーム、あるいは５９フレーム相当の休止期間を設ける。休止期間制御に制御回路ＣＴＬの動作を停止すればその間の回路消費電力は実質０になり、書き込み時も含めた時間平均としての回路消費電力はそれぞれ、１／２、１／４、１／８、あるいは１／６０に低減される。

なお、上述のような間欠駆動を行う液晶表示装置では、各画素ＰＸへの書き込み後に長時間の保持を行う必要があることから、スイッチング素子ＳＷとしてオフリーク電流の小さいものを用いることが望ましい。例えば、ＩＧＺＯ（Ｉｎ（インジウム）、Ｇａ（ガリウム）、Ｚｎ（亜鉛）から構成される酸化物）を用いたＴＦＴを含むスイッチング素子ＳＷは他のＴＦＴよりもオフリーク電流が小さく、上記の低周波駆動（間欠駆動）に適している。

本実施形態の液晶表示装置は、共通電極ＣＥと画素電極ＰＥとに印加される電圧の電位差により、液晶層ＬＱに電界を生じさせ、液晶層ＬＱに含まれる液晶分子の配向方向を制御するＦＦＳモードの液晶表示装置である。液晶分子の配向方向により、バックライトＢＬＴから出射される光の透過光量が制御される。なお、バックライトＢＬＴは制御回路ＣＴＬによりその動作を制御される。

画素電極ＰＥと共通電極ＣＥとが第４層間絶縁膜Ｌ４を挟んで対向する部分には、当然容量成分Ｃｓ０が発生する。これらの他に液晶層ＬＱ内に回り込む電界に対応する補助容量成分Ｃｓ１および液晶容量Ｃｌｃも存在する。これらの容量を一括した、画素電極ＰＥと共通電極ＣＥ間に存在する全容量をＣｓと表すと、スイッチング素子ＳＷのドレインと共通電極ＣＥの間に容量Ｃｓを挟みこんだ等価回路で表現することができる。

次に、上記液晶表示装置の駆動方法の一例について図面を参照して説明する。
図５は、比較例の液晶表示装置の駆動方法の一例について説明するための図である。
この例では、制御回路ＣＴＬは通常駆動と間欠駆動とを切り替え可能である。この例では、通常駆動におけるフレーム反転周波数が例えば６０Ｈｚ（すなわち（１／６０）秒ごとに液晶に印加される電圧の極性が反転する）であり、間欠駆動において１フレーム（＝（１／６０）秒）の書き込みを行った後に、例えば１フレーム、３フレーム、７フレーム、あるいは５９フレーム相当のドライバ休止期間を設けている。制御回路ＣＴＬは、例えば、動画を表示する際には通常駆動とし、静止画を表示する際には間欠駆動とする。

制御回路ＣＴＬは、通常駆動時および間欠駆動時において、列方向（第２方向Ｙ）に並んだ画素電極ＰＥに印加する信号が各フレームにおいて同じ極性であってフレーム毎に反転するように、ゲートドライバＧＤ−Ｌ、ゲートドライバＧＤ−ＲおよびソースドライバＳＤの動作を制御する。

図５では、奇数列のソース配線（ＳＬ（ＯＤＤ））、偶数列のソース配線（ＳＬ（ＥＶＥＮ））、およびゲート配線ＧＬ１、ＧＬ２、…、ＧＬｍ（アクティブエリアのゲート配線の本数をｍとする）の電位を表しており、さらに、この駆動によって画素電極に保持される電圧の極性を示している。

なお簡単のため、ここでは映像としてグレイ色の全画面同一階調パタン（グレイベタパタン）を表示する場合を例にとって説明する。また、通常駆動においてフレーム間のブランキング期間は無視している。

この例では、極性反転駆動としてカラム反転駆動を採用しているため、奇数列と偶数列とのソース配線電位は逆極性になっている。従って、ソース配線電位の波形は奇数列と偶数列とで正負反転したものとなっている。

また、通常駆動時および間欠駆動時において、列方向（第２方向Ｙ）に並んだ画素電極ＰＥに印加される信号の極性は各列で同一のため、ゲート配線ＧＬ１〜ＧＬｍを順次走査する走査期間にわたって一定電位信号となっている。

例えば最初の通常駆動期間のフレーム５Ａではソース配線電位ＳＬ（ＯＤＤ）は１フレーム期間にわたって正の一定値、ソース配線電位ＳＬ（ＥＶＥＮ）は１フレーム期間にわたって負の一定値となっており、次のフレーム５Ｂではソース配線電位ＳＬ（ＯＤＤ）は１フレーム期間にわたって負の一定値、ソース配線ＳＬ（ＥＶＥＮ）は１フレーム期間にわたって正の一定値となっている。

ゲート配線ＧＬ１〜ＧＬｍの走査に従って対応する行の画素電極ＰＥにソース配線電位ＳＬ（ＯＤＤ）あるいはソース配線電位ＳＬ（ＥＶＥＮ）に対応した電圧信号が書き込まれ、次の書込みが行われるまでこの電圧信号が保持される。

間欠駆動期間においては、例えばフレーム５Ｃおよびフレーム５Ｄのように書き込み（走査）を行う期間の動作は通常駆動のフレーム５Ａおよびフレーム５Ｂの動作と同じであるが、書き込みが完了した後にドライバ休止期間がある。このようにドライバ休止期間を設けることで、回路消費電力を低減できる。なお、ドライバ休止期間中は、画素電極ＰＥには直前のフレーム５Ｃあるいはフレーム５Ｄで書き込まれた電圧信号（カラム反転パタン）が保持されている。

間欠駆動から通常駆動に復帰したフレーム５Ｅおよびフレーム５Ｆの動作は、最初の通常駆動期間のフレーム５Ａおよびフレーム５Ｂの動作と同じである。

この例では、ドライバ休止期間中に画素電極ＰＥには上述のようにカラム反転の極性パタンが保持されている。ここで例えば共通電極電位が最適値からずれていたりすると、正負極性の画素で輝度が異なり、偶奇列で輝度が異なる縦スジ状のパタンが視認される場合があった。通常駆動時の場合は仮に正負極性間で輝度差があっても、画素ＰＸ単位で見れば６０Ｈｚ程度の高速で反転するため人間の視覚的には平均化されて縦スジが視認されることは殆ど無いが、間欠駆動のドライバ休止期間では静止画像と変わらない状態であるため、僅かの輝度差であってもスジ上の不具合として認識されてしまう可能性があった。

一般には、製品出荷前の検査で共通電極電位の最適調整を行って正負極性での輝度差が最小になるようにしている。しかしながら、例えばＦＦＳモードの液晶では焼き付きに伴うＤＣ（直流）チャージアップが発生するため、駆動を継続することで最適な共通電極電位がずれて、縦スジパタンが徐々に出現することがあった。

また、このＤＣ（直流）チャージアップはフレーム反転周波数が低周波になるほど顕著になるという性質があるため、間欠駆動を行っている期間は縦スジパタンが出現しやすい状態である。

図３は、本実施形態の液晶表示装置の駆動方法の一例を説明するための図である。
この例では、上述の図５の例と同様に、制御回路ＣＴＬは通常駆動と間欠駆動とを切り替え可能である。例えば、通常駆動におけるフレーム反転周波数が６０Ｈｚ（すなわち（１／６０）秒ごとに液晶に印加される電圧の極性が反転する）であり、間欠駆動において１フレーム（＝（１／６０）秒）の書き込みを行った後に、例えば１フレーム、３フレーム、７フレーム、あるいは５９フレーム相当のドライバ休止期間を設けている。

制御回路ＣＴＬは、列方向（第２方向Ｙ）に並んだ画素電極ＰＥに印加する信号は、通常駆動時の各フレームにおいて同じ極性であり、間欠駆動時の各フレームにおいて１又は複数行ごとに反転した極性である。画素電極ＰＥに印加する信号の極性は、フレーム毎に反転する。

この例においては、通常駆動期間（フレーム３Ａ、３Ｂおよびフレーム３Ｅ、３Ｆ）の動作は図５に示す例と同じであり極性反転方式としてカラム反転を採用し、間欠駆動期間（フレーム３Ｃ、３Ｄおよびドライバ休止期間）において極性反転方式としてドット反転を採用している。

以下、図５に示す例と異なる駆動を行っている間欠駆動期間の動作を説明する。フレーム３Ｃにおいてゲート配線ＧＬ１からゲート配線ＧＬｍまで走査される期間（フレーム３Ｃ、３Ｄ）、ソース配線電位ＳＬ（ＯＤＤ）およびソース配線電位ＳＬ（ＥＶＥＮ）は１水平期間毎に極性が反転する。さらに、ソース配線電位ＳＬ（ＯＤＤ）とソース配線電位ＳＬ（ＥＶＥＮ）とは逆極性となっている。

これにより、マトリクス状に配置された画素電極ＰＥには市松状の極性パタン、すなわちドット反転パタンの書込みが行われる。そして、その後のドライバ休止期間においてもドット反転パタンが保持される。フレーム３Ｄにおいてもフレーム３Ｃと同様に画素電極ＰＥに信号が印加され、フレーム３Ｃとフレーム３Ｄとでは全ての画素ＰＸにおいて極性が反転する。

間欠駆動期間が終了し通常駆動に復帰したとき（フレーム３Ｅ、３Ｆ）では、再度フレーム３Ａ、３Ｂと同様のカラム反転駆動が行われる。

以上のように、間欠駆動期間のみドット反転駆動とすると、共通電極電位のずれやＤＣチャージアップにより仮に正極性の画素ＰＸと負極性の画素ＰＸとの間で輝度差が発生しても縦スジが視認されにくくなる。これは、輝度の明暗をもった画素がアクティブエリアＤＹＰ内でより分散された形で分布するため、人間の視覚が特定の周期性を視認しにくくなり、従って縦スジが見えなくなるものと考えられる。

なおドット反転駆動の場合、ソース配線電位ＳＬ（ＯＤＤ）とソース配線電位ＳＬ（ＥＶＥＮ）との極性を１水平期間毎に反転する必要があるため、フレーム３Ｃあるいはフレーム３Ｄの期間のみを考えればソース配線充放電に伴う回路消費電力の増加が発生するが、ドライバ休止期間を十分長く取ればその影響は最小限に抑えることが可能である。例えば、間欠駆動時の映像信号書き換えの周波数が１Ｈｚとし、フレーム３Ｃあるいはフレーム３Ｄの走査時間が通常駆動と同じ期間（例えば６０Ｈｚ相当）とすれば、ゲートドライバＧＤ−Ｌ、ゲートドライバＧＤ−ＲおよびソースドライバＳＤが動作している時間比率（デューティ）は実質１／６０であり、消費電力の増加は略無視することができる。

図４は、本実施形態の液晶表示装置の駆動方法の他の例について説明するための図である。

この例では、上述の図５の例と同様に、制御回路ＣＴＬは通常駆動と間欠駆動とを切り替え可能である。例えば、通常駆動におけるフレーム反転周波数が６０Ｈｚ（すなわち（１／６０）秒ごとに液晶に印加される電圧の極性が反転する）であり、間欠駆動において１フレーム（＝（１／６０）秒）の書き込みを２フレーム行った後に、例えば２フレーム、６フレーム、あるいは５８フレーム相当のドライバ休止期間を設けている。

ここでは、間欠駆動期間の走査を偶数行のゲート配線ＧＬと奇数行のゲート配線ＧＬとで分けて行っている。例えば図３におけるフレーム３Ｃに相当する走査をフレーム４Ｃａとフレーム４Ｃｂとの２フレーム期間に分けて行っており、図３におけるフレーム３Ｄに相当する走査をフレーム４Ｄａとフレーム４Ｄｂとのの２フレーム期間に分けて行っている。

換言すると、間欠駆動期間は、奇数行のゲート配線ＧＬのみを駆動する第１フレーム（フレーム４Ｃａ、４Ｄａ）と、偶数行のゲート配線ＧＬのみを駆動する第２フレーム（フレーム４Ｃｂ、４Ｄｂ）とを備える。具体的には、間欠駆動期間において、フレーム４Ｃａおよびフレーム４Ｄａでは奇数番目のゲート配線ＧＬ１、ＧＬ３、…、ＧＬｍ−１のみを順次選択し、フレーム４Ｃａおよびフレーム４Ｃｂでは偶数番目のゲート配線ＧＬ２、ＧＬ４、…、ＧＬｍのみを順次選択して駆動している（この場合ｍは偶数とする）。ここでは、各フレームの走査時間は通常駆動と同じ期間（例えば６０Ｈｚ相当）である。第１フレームと第２フレームとは連続して設けられ、第１フレームの後に第２フレームが設けられてもよく、第２フレームの後に第１フレームが設けられてもよい。

ソース配線電位については、例えば奇数列のソース配線電位ＳＬ（ＯＤＤ）はフレーム４Ｃａでは正の一定電位、フレーム４Ｃｂでは負の一定電位となっており、偶数列のソース配線電位ＳＬ（ＥＶＥＮ）はフレーム４Ｃａでは負の一定電位、フレーム４Ｃｂでは正の一定電位となっている。すなわちソース配線電位は、フレーム４Ｄａおよびフレーム４Ｄｂにおいては、フレーム４Ｃａおよびフレーム４Ｃｂに対して逆の極性となっている。

このようにすることで、奇数列のソース配線ＳＬ（ＯＤＤ）に対応した画素ＰＸのうち奇数行目にはフレーム４Ｃａで正極性の書き込みが行われ、偶数行目にはフレーム４Ｃｂで負極性の書込みが行われる。また、偶数列のソース配線ＳＬ（ＥＶＥＮ）に対応した画素ＰＸのうち奇数行目にはフレーム４Ｃａで負極性の書き込みが行われ、偶数行目にはフレーム４Ｃｂで正極性の書込みが行われる。そして、ドライバ休止期間にはドット反転パタンが保持されることとなる。フレーム４Ｄａおよびフレーム４Ｄｂと、それに引き続くドライバ休止期間についても、フレーム４Ｃａおよびフレーム４Ｃｂに対して極性が反転するだけで、同様にドット反転パタンが保持されることとなる。

この例においても図３に示す例と同様に、間欠駆動期間のみドット反転パタンとなっており、共通電極電位のずれやＤＣチャージアップにより仮に正負極性の画素間で輝度差が発生しても縦スジが視認されにくくなる。

さらに、図３に示す例では、間欠駆動の走査時に１行毎にソース配線の極性反転を行っていたが図４に示す例ではそれを行う必要が無く、フレーム４Ｃａ、４Ｃｂ、あるいはフレーム４Ｄａ、４Ｄｂの各期間にわたってソース配線電位ＳＬ（ＯＤＤ）およびソース配線電位ＳＬ（ＥＶＥＮ）をほぼ一定にすることができ、回路消費電力をさらに低減することが可能である。

加えて、図３に示す例では、ソースドライバＳＤの書き込み能力不足（スルーレート不足）に起因して、極性反転後の各行の書き込みで正常な映像信号電圧を画素電極ＰＥに印加することができない場合があったが、図４に示す例では１水平期間ごとにソース配線電位の極性反転を行う必要が無いため、書込み不足を抑制することが可能となり表示品位をさらに向上させることができる。

なお図４に示す例では、間欠駆動期間中にあっても、例えばフレーム４Ｄａからフレーム４Ｄｂの間のように瞬間的にカラム反転パタンが画素ＰＸに保持される状況になるが、このような状況が発生する時間比率（デューティ）は１／６０程度であり、実質上の影響は無い。

なお、本実施形態のようにゲート配線ＧＬを偶数行と奇数行に分けて行うためには、図１で説明したように偶数行のゲート配線ＧＬと奇数行のゲート配線とを、別々のゲートドライバで駆動した方が望ましい。本実施形態では、奇数行のゲート配線ＧＬは左側のゲートドライバＧＤ−Ｌで駆動し、偶数行のゲート配線は右側のゲートドライバＧＤ−Ｒで駆動している。このように複数のゲートドライバＧＤ−Ｌ、ＧＤ−Ｒを設けることで、制御回路ＣＴＬからゲートドライバＧＤ−ＬあるいはゲートドライバＧＤ−Ｒに送る制御信号を適切に制御して、所望の走査（奇数行のみ選択、あるいは偶数行のみ選択）を行うことが可能となる。なお、偶数行と奇数行とのゲート配線ＧＬが独立したタイミングで駆動されていればよく、ゲート配線ＧＬを駆動する構成は上記に限定されるものではない。例えば、単一のゲートドライバにより、奇数行と偶数行とのゲート配線ＧＬを異なるタイミングで駆動してもよい。

なお、図３および図４に示した例では、間欠駆動において画素ＰＸに保持される極性パタンはドット反転、すなわち１行おきに極性が反転するとしたが、必要に応じて２行おきに極性反転したり、４行おきに極性反転したりする方式を選択することも可能である。しかし、これらの場合反転周期に対応した横スジが視認されるなどの不具合が発生する場合が懸念されるときには、１行おきに極性反転（１Ｈ１Ｖドット反転）することが望ましい。

いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

なお、上記の説明では、液晶表示装置は、画素電極ＰＥ及び共通電極ＣＥの双方がアレイ基板１００に備えられた構成について説明したが、液晶表示装置は、例えばＩＰＳ（In-Plane Switching）モードやＦＦＳ（Fringe Field Switching）モードなどの主として横電界（フリンジ電界も含む）を利用する構成に限定されるものではない。少なくとも画素電極ＰＥはアレイ基板１００に備えられ、共通電極ＣＥはアレイ基板１００及び対向基板２００のいずれに備えられていても良い。ＴＮ（Twisted Nematic）モード、ＯＣＢ（Optically Compensated Bend）モード、ＶＡ（Vertical Aligned）モードなどの主として縦電界を利用する構成の場合、共通電極ＣＥは対向基板２００に備えられる。つまり、共通電極２００が配置される位置は、アレイ基板１００の第１絶縁基板１０と対向基板２００を構成する第２絶縁基板２０との間であれば良い。

ＰＮＬ…液晶表示パネル、ＬＱ…液晶層、ＰＸ…画素、ＳＬ（ＳＬ１、ＳＬ２、…、ＳＬｎ）…ソース配線、ＧＬ（ＧＬ１、ＧＬ２、…、ＧＬｍ）…ゲート配線、ＳＷ…スイッチング素子、ＣＥ…共通電極、ＰＥ…画素電極、ＳＤ…ソースドライバ、ＧＤ（ＧＤ−Ｌ、ＧＤ−Ｒ）…ゲートドライバ、ＳＬＴ…穴、ＶＣＯＭ…共通電圧、Ｌ１〜Ｌ４…層間絶縁膜、Ｘ…第１方向、Ｙ…第２方向、ＣＴＬ…制御回路、Ｃｓ０…当然容量成分、Ｃｓ１…補助容量成分、Ｃｌｃ…液晶容量、Ｃｓ…容量、１００…アレイ基板、２００…対向基板。

Claims (6)

1. マトリクス状に配置された画素電極と、前記画素電極が配列した行に沿って延びたゲート配線と、前記画素電極が配列した列に沿って延びたソース配線と、前記ゲート配線と前記ソース配線とが交差した位置近傍に配置されたスイッチング素子と、を備えた第１基板と、
   前記第１基板と対向して配置された第２基板と、
   前記第１基板と前記第２基板との間に保持された液晶層と、
   前記ゲート配線および前記ソース配線を駆動するドライバと、
   前記ドライバを通常駆動と、前記ドライバの休止期間を設けた間欠駆動とで切り替え可能であって、前記列方向に並んだ前記画素電極に印加する信号の極性を、前記通常駆動時の各フレームにおいて同じとし、間欠駆動時の各フレームにおいて１又は複数行ごとに反転した極性とする制御回路と、を備えた液晶表示装置。
2. 前記間欠駆動を行う期間は、奇数行の前記ゲート配線のみを駆動する第１フレームと、偶数行の前記ゲート配線のみを駆動する第２フレームとを備える請求項１記載の液晶表示装置。
3. 前記ドライバは、奇数行の前記ゲート配線と電気的に接続した第１ゲートドライバと、偶数行の前記ゲート配線と接続した第２ゲートドライバと、を備える請求項２記載の液晶表示装置。
4. 前記第１基板は、前記画素電極の下層に配置され、絶縁層を介して複数の前記画素電極と対向した共通電極を更に備え、
   前記画素電極は、スリット状の穴を有している請求項１乃至請求項３のいずれか１項記載の液晶表示装置。
5. 通常駆動と、ドライバの休止期間を設けた間欠駆動とを切り替え可能な液晶表示装置の駆動方法であって、
   前記通常駆動を行う期間において、前記ソース配線が延びた方向に並んだ画素電極へ同じ極性の信号を印加し、
   前記間欠駆動を行う期間において、前記ソース配線が延びた方向に並んだ画素電極へ１又は複数行ごとに反転した極性の信号を印加する液晶表示装置の駆動方法。
6. 前記間欠駆動を行う期間において、第１フレームにおいて奇数行の前記ゲート配線のみを駆動し、前記第１フレームの前又は後の第２フレームにおいて偶数行の前記ゲート配線のみを駆動する請求項５記載の液晶表示装置の駆動方法。

Images