JP6105928B2

JP6105928B2 - 液晶表示装置

Info

Publication number: JP6105928B2
Application number: JP2012285627A
Authority: JP
Inventors: 紘樹津田
Original assignee: Japan Display Inc
Current assignee: Japan Display Inc
Priority date: 2012-12-27
Filing date: 2012-12-27
Publication date: 2017-03-29
Anticipated expiration: 2032-12-27
Also published as: JP2014126815A; US20140184661A1; US9293105B2

Description

本発明の実施形態は、液晶表示装置及びその駆動方法に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

近年では、ＦｒｉｎｇｅＦｉｅｌｄＳｗｉｔｃｈｉｎｇ（ＦＦＳ）モードやＩｎ−ＰｌａｎｅＳｗｉｔｃｈｉｎｇ（ＩＰＳ）モードの液晶表示パネルが実用化されている。このようなＦＦＳモードやＩＰＳモードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成であり、液晶層の液晶分子を基板と平行な面内で回転させることでスイッチングを実現するものである。このような表示モードは、広視野角であるなどの利点を有している。

一方で、カラー表示を行う液晶表示装置では、ＲＧＢのγカーブを個別に設定することにより、正常な階調表示を行う技術が提案されている。

特開２００２−２５８８１３号公報

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置及びその駆動方法を提供することにある。

本実施形態によれば、
アクティブエリアの第１色画素に配置された第１スイッチング素子及び第１色画素とは異なる色の第２色画素に配置された第２スイッチング素子と、第１色画素及び第２色画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜上において第１色画素に配置され前記第１スイッチング素子と電気的に接続された第１画素電極及び第２色画素に配置され前記第２スイッチング素子と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶層と、第１色画素及び第２色画素に表示させる階調に応じた電圧にそれぞれ個別に設定したＤＣバイアスをかけて前記第１画素電極及び前記第２画素電極に供給する駆動部であって、前記第１画素電極に対しては中間調に応じた電圧に第１ＤＣバイアスをかけた第１中間調電圧を供給し、前記第２画素電極に対しては前記中間調に応じた電圧に前記第１ＤＣバイアスとは異なる第２ＤＣバイアスをかけた第２中間調電圧を供給する駆動部と、を備えた、液晶表示装置が提供される。

本実施形態によれば、
アクティブエリアの第１色画素に配置された第１スイッチング素子及び第１色画素とは異なる色の第２色画素に配置された第２スイッチング素子と、第１色画素及び第２色画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜上において第１色画素に配置され前記第１スイッチング素子と電気的に接続された第１画素電極及び第２色画素に配置され前記第２スイッチング素子と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、前記第１配向膜と対向する第２配向膜を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶層と、を備えた液晶表示装置において、第１色画素及び第２色画素に表示させる階調に応じた電圧にそれぞれ個別に設定したＤＣバイアスをかけて前記第１画素電極及び前記第２画素電極に供給する際に、前記第１画素電極に対しては中間調に応じた電圧に第１ＤＣバイアスをかけた第１中間調電圧を供給し、前記第２画素電極に対しては前記中間調に応じた電圧に前記第１ＤＣバイアスとは異なる第２ＤＣバイアスをかけた第２中間調電圧を供給する、液晶表示装置の駆動方法が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造の一例を対向基板ＣＴの側から見た概略平面図である。図３は、図１に示した液晶表示パネルＬＰＮの断面構造の一例を概略的に示す図である。図４は、第１実施例において各色画素の階調値とＤＣバイアスとの関係の一例を示す図である。図５は、第１実施例におけるフリッカの改善効果を説明するための図である。図６は、第２実施例において各色画素の階調値とＤＣバイアスとの関係の一例を示す図である。図７は、第２実施例におけるフリッカの改善効果を説明するための図である。図８は、フリッカパターンを表示したときに測定されるフリッカ値と均一画面を表示したときに測定されるフリッカ値との関係を示す図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出したｎ本のゲート配線Ｇ（Ｇ１〜Ｇｎ）及びｎ本の容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出したｍ本のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧（Ｖｃｏｍ）が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮを駆動するのに必要な信号源として機能し、ゲートドライバＧＤ及びソースドライバＳＤを制御したり、給電部ＶＳに供給されるコモン電圧を制御したり、電圧印加部ＶＣＳに供給される補助容量電圧を制御したりするコントローラＣＴＲを内蔵している。このような駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。ソースドライバＳＤ（あるいは、ソースドライバＳＤ及びコントローラＣＴＲ）は、画素ＰＸに表示させる階調に応じた電圧に、必要に応じてレベル設定されたＤＣバイアスをかけて画素電極ＰＥに供給する駆動部として機能する。

図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲが画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図２は、図１に示したアレイ基板ＡＲにおける画素ＰＸの構造の一例を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。第１方向Ｘに並んだ画素は互いに異なる色の色画素であり、図示した画素ＰＸ１は例えば緑色画素であり、画素ＰＸ２は赤色画素あるいは青色画素である。

ゲート配線Ｇ１及びＧ２は、第１方向Ｘに沿ってそれぞれ延出している。ソース配線Ｓ１及びＳ２は、第２方向Ｙに沿ってそれぞれ延出している。共通電極ＣＥは、第１方向Ｘに沿って延在している。すなわち、共通電極ＣＥは、画素ＰＸ１及びＰＸ２にそれぞれ配置されるとともにソース配線Ｓ１及びＳ２の上方を跨いで、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。また、図示しないが、共通電極ＣＥは、第２方向Ｙに隣接する複数の画素にわたって共通に形成されていても良い。

画素ＰＸ１には、スイッチング素子ＳＷ１と、スイッチング素子ＳＷ１に接続された画素電極ＰＥ１が配置されている。スイッチング素子ＳＷ１は、ゲート配線Ｇ２及びソース配線Ｓ１に電気的に接続されている。画素ＰＸ２には、スイッチング素子ＳＷ２と、スイッチング素子ＳＷ２に接続された画素電極ＰＥ２が配置されている。スイッチング素子ＳＷ２は、ゲート配線Ｇ２及びソース配線Ｓ２に電気的に接続されている。

画素電極ＰＥ１及びＰＥ２は、それぞれ共通電極ＣＥの上方に位置している。各画素電極ＰＥ１及びＰＥ２は、長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極ＰＥ１及びＰＥ２は、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い概略長方形状に形成されている。このような各画素電極ＰＥ１及びＰＥ２には、共通電極ＣＥと向かい合う複数のスリットＰＳＬが形成されている。図示した例では、スリットＰＳＬのそれぞれは、第２方向Ｙに沿って延出しており、第２方向Ｙと平行な長軸を有している。

図３は、図１に示した液晶表示パネルＬＰＮの断面構造の一例を概略的に示す図である。ここでは、画素ＰＸ１の断面図を概略的に示している。

すなわち、アレイ基板ＡＲは、ガラス基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、対向基板ＣＴに対向する側にスイッチング素子ＳＷ１、共通電極ＣＥ、画素電極ＰＥ１、第１配向膜ＡＬ１などを備えている。スイッチング素子ＳＷ１は、例えば薄膜トランジスタ（ＴＦＴ）である。このスイッチング素子ＳＷ１は、第１絶縁膜１１によって覆われている。

共通電極ＣＥは、第１絶縁膜１１の上に形成されている。このような共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥは、第２絶縁膜１２によって覆われている。また、この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

画素電極ＰＥ１は、第２絶縁膜１２の上に形成され、共通電極ＣＥと向かい合っている。この画素電極ＰＥ１は、第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを介してスイッチング素子ＳＷ１と電気的に接続されている。また、この画素電極ＰＥ１には、第２絶縁膜１２を介して共通電極ＣＥと向かい合うスリットＰＳＬが形成されている。このような画素電極ＰＥ１は、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。第１配向膜ＡＬ１は、画素電極ＰＥ１を覆っている。また、この第１配向膜ＡＬ１は、第２絶縁膜１２の上にも配置されている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成され、アレイ基板ＡＲの液晶層ＬＱに接する面に配置されている。

一方、対向基板ＣＴは、ガラス基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、アレイ基板ＡＲに対向する側に、各画素ＰＸを区画するブラックマトリクス３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。

ブラックマトリクス３１は、第２絶縁基板３０の内面３０Ａにおいて、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、スイッチング素子ＳＷ１などの配線部に対向し、画素電極ＰＥ１と対向する開口部ＡＰを形成している。カラーフィルタ３２は、第２絶縁基板３０の内面３０Ａに形成され、開口部ＡＰに配置されている。また、カラーフィルタ３２は、ブラックマトリクス３１の上にも延在している。このカラーフィルタ３２は、例えば赤色、青色、緑色にそれぞれ着色された樹脂材料によって形成されている。互いに異なる色のカラーフィルタ３２間の境界は、ブラックマトリクス３１上に位置している。図示した画素ＰＸ１に配置されるカラーフィルタ３２は、緑色カラーフィルタである。

オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、ブラックマトリクス３１やカラーフィルタ３２の表面の凹凸を平坦化する。このようなオーバーコート層３３は、例えば透明な樹脂材料によって形成されている。第２配向膜ＡＬ２は、オーバーコート層３３を覆っている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成され、対向基板ＣＴの液晶層ＬＱに接する面に配置されている。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態で貼り合わせられている。液晶層ＬＱは、アレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されているが、負（ネガ型）の液晶材料によって構成されていても良い。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１吸収軸を有する第１偏光板ＰＬ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第１吸収軸とクロスニコルの位置関係にある第２吸収軸を有する第２偏光板ＰＬ２が配置されている。なお、第１絶縁基板１０と第１偏光板ＰＬ１との間や、第２絶縁基板３０と第２偏光板ＰＬ２との間には、位相差板など他の光学素子が配置されても良い。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）されている。第１配向膜ＡＬ１は、スリットＰＳＬの長軸（図２に示した例では第２方向Ｙ）に対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１は、例えば、第２方向Ｙに対して５°〜１５°の角度をもって交差する方向である。また、第２配向膜ＡＬ２は、第１配向膜ＡＬ１の配向処理方向Ｒ１と平行な方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１と第２配向膜ＡＬ２の配向処理方向Ｒ２とは互いに逆向きである。

本実施形態における液晶表示装置では、液晶表示パネルＬＰＮにおいて、液晶分子ＬＭは、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない状態で、第１配向膜ＡＬ１及び第２配向膜ＡＬ２によって規制された初期配向方向（例えば配向方向Ｒ１）に配向している。第１偏光板ＰＬ１の第１吸収軸及び第２偏光板ＰＬ２の第２吸収軸のいずれか一方は、液晶分子ＬＭの初期配向方向と平行であり、他方は初期配向方向に直交している。

以下に、上記構成の液晶表示装置における動作について説明する。

画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において第２方向Ｙに対して鋭角に交差する方向に初期配向している。

ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光のほとんどが、第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に破線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、Ｘ−Ｙ平面内において、電界と略平行な方向に配向するように回転する。このとき、液晶分子ＬＭは、電界の大きさに応じた方向に配向する。

ＯＮ時には、第１偏光板ＰＬ１の第１吸収軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

このような構成により、ノーマリーブラックモードが実現される。

次に、ＦＦＳモードの液晶表示装置における焼き付き現象について簡単に説明する。

液晶表示パネルＬＰＮに対して白と黒のチェッカーパターン（市松模様）を表示するような電圧を印加し、アクティブエリアＡＣＴの全面に亘ってチェッカーパターンを表示した状態を所定時間保持する。例えば、２５６階調で画像を表示する液晶表示装置において、アクティブエリアＡＣＴの第１領域の画素ＰＸについては画素電極ＰＥと共通電極ＣＥとの間に電位差を形成せずに黒表示（階調値Ｇ０）を行う一方で、アクティブエリアＡＣＴの第１領域に隣接する第２領域の画素ＰＸについては画素電極ＰＥと共通電極ＣＥとの間に白表示（階調値Ｇ２５５）に対応する電位差を形成して白表示を行う。

その後、液晶表示パネルＬＰＮに対して中間調（例えば階調値Ｇ１２７）を表示するような電圧を印加し、アクティブエリアＡＣＴの全面に均一な中間調の画像を表示する。つまり、第１領域の画素ＰＸ及び第２領域の画素ＰＸの双方について、画素電極ＰＥと共通電極ＣＥとの間に同一の中間調表示に対応する電位差を形成する。このとき、第１領域については本来の中間調に対応した輝度とほぼ同等の輝度が得られるが、第２領域について本来の中間調の輝度よりも高い輝度となってしまった場合に、第１領域と第２領域とで輝度差が生じてしまい、チェッカーパターンが残像として視認されてしまう。このような現象が焼き付き現象である。

本実施形態では、画素電極ＰＥに対して、表示させる階調に応じた電圧を印加するのみならず、必要に応じて階調毎にＤＣバイアスをかけることで、焼き付き現象を緩和している。この点について、画素電極ＰＥに供給する電圧を１フレーム期間毎に正負極性反転させて駆動する場合、すなわち、共通電極電位Ｖｃｏｍに対して表示させる階調に応じた電圧Ｖ０を予め設定し、画素電極電位Ｖｄとして、Ｖｃｏｍ±Ｖ０の矩形波電圧を画素電極ＰＥに印加する場合について説明する。ここで、特定の階調に応じた電圧Ｖ０に対してＤＣバイアスＶｂをかけるということは、矩形波電圧（Ｖｃｏｍ±Ｖ０）にＤＣバイアスＶｂを重畳する（Ｖｃｏｍ±Ｖ０+Ｖｂ）ことに相当する。このときの矩形波電圧（Ｖｃｏｍ±Ｖ０+Ｖｂ）は、共通電極電位Ｖｃｏｍに対して正極性と負極性とで非対称となる。例えば、ＤＣバイアスＶｂが正極性である場合、矩形波電圧が正極性のタイミングでは共通電極電位Ｖｃｏｍに対して（Ｖ０+Ｖｂ）の電位差が形成されるのに対して、矩形波電圧が負極性のタイミングでは共通電極電位Ｖｃｏｍに対して（Ｖ０-Ｖｂ）の電位差が形成される。発明者は、画素電極ＰＥに対してこのような正負極性において非対称の矩形波電圧を印加することで、液晶層ＬＱに与えるストレスが緩和され、焼き付き現象を緩和できることを見出した。

すなわち、発明者は、まず、いずれの階調にもＤＣバイアスをかけなかった第１構成例において、第１領域での黒焼き付き後（チェッカーパターンのうちの黒を所定時間表示した後）に中間調（例えば階調値Ｇ１２７）を表示するような電圧を印加したときの輝度と、第２領域での白焼き付き後（チェッカーパターンのうちの白を所定時間表示した後）に第１領域と同一の中間調を表示するような電圧を印加したときの輝度との差が大きく、焼き付き現象として視認されてしまうことを確認した。

一方で、白表示に対応した階調（Ｇ２５５）に応じた電圧に対してＤＣバイアスをかける補償を行った第２構成例においては、第１領域での黒焼き付き後の輝度と、第２領域での白焼き付き後の輝度との差が第１構成例より小さくなり、焼き付き現象が緩和されることを確認した。

また、白表示に対応した階調（Ｇ２５５）に応じた電圧にＤＣバイアスをかけるのに加えて、中間調（例えば、Ｇ３１やＧ６３）に応じた電圧についてもＤＣバイアスをかける補償を行った第３構成例においては、第１領域での黒焼き付き後の輝度と、第２領域での白焼き付き後の輝度との差が第２構成例よりもさらに小さくなり、より焼き付き現象が緩和されることを確認した。

次に、ＦＦＳモードの液晶表示装置におけるフリッカについて説明する。

フリッカは、アクティブエリアＡＣＴにストライプ状のフリッカパターンを表示した状態で、フリッカメータあるいはディスプレイマルチメータなどを用いて測定される。フリッカパターンは、例えば、中間調表示（例えば階調値Ｇ１２７）のストライプパターンと、白表示（階調値Ｇ２５５）のストライプパターンとを交互に配列したものである。

発明者が検討したところによると、表示させる階調に応じた電圧にＤＣバイアスをかける補償を行うことで、焼き付き現象が緩和されるものの、一部の階調表示に際してフリッカとの両立ができないことが確認された。特に、ノーマリーブラックモードの液晶表示装置では、共通電極ＣＥの電位Ｖｃｏｍと画素電極ＰＥの電位Ｖｄとの間の電位差（｜Ｖｄ−Ｖｃｏｍ｜）がゼロのときに輝度（あるいは透過率）がほぼゼロ（つまり黒表示）となり、電位差（｜Ｖｄ−Ｖｃｏｍ｜）が大きいほど輝度が高くなる。このような特性は、液晶層に印加する電圧と輝度との関係を示すＴ−Ｖ特性曲線で表される。このようなＴ−Ｖ特性曲線では、特定の中間調を含む一部の中間調範囲に対応した電圧を印加した際に、急激な輝度の変化を呈する（つまり、曲線の傾きが急峻になる）。つまり、画素電極ＰＥに供給する電圧を極性反転させて駆動する場合、ある中間調範囲では、ＤＣバイアスをかける補償を行うことで、画素電極ＰＥに対して正負極性において非対称の矩形波電圧を印加することになり、正極性の場合と負極性の場合とで輝度の差が大きくなるため、フリッカが視認されやすくなってしまう。

発明者が確認したところでは、ＤＣバイアスを印加する補償を行っていない中間調（例えば階調値Ｇ１２７）においては約２％のフリッカが測定されたのに対して、−１００ｍＶのＤＣバイアスを印加する補償を行った中間調（例えば階調値Ｇ６３）においては約１５％のフリッカが測定された。

したがって、フリッカを抑制するためには、ＤＣバイアスを印加する補償を行わないことが望ましい。つまり、本実施形態のようなノーマリーブラックモードにおいては、画素ＰＸに表示させる階調に応じた電圧にＤＣバイアスをかけて画素電極ＰＥに供給する駆動部は、フリッカとして視認されやすいある特定の階調範囲に亘り、ＤＣバイアスをゼロ（Ｖ）に設定している。より望ましくは、駆動部は、焼き付き現象を生じやすいある特定の階調範囲に亘り、表示させる階調に応じた電圧にＤＣバイアスをかける補償を行う一方で、フリッカとして視認されやすいある特定の階調範囲に亘り、ＤＣバイアスをゼロ（Ｖ）に設定している。特に、焼き付き現象を緩和するためには、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成された白表示状態において、画素電極ＰＥと共通電極ＣＥとの間に電位差が形成されていない黒表示状態よりも高いＤＣバイアスをかけることが望ましい。これにより、表示品位を改善することが可能となる。

以下に、本実施形態の第１実施例について説明する。

図４は、第１実施例において各色画素の階調値とＤＣバイアスとの関係の一例を示す図である。

図中のａ及びｂのぞれぞれは、階調値とＤＣバイアスとの関係を示す図であり、横軸に階調値をとり、縦軸に各階調値に対するＤＣバイアスの大きさ（ｍＶ）を表した図である。ａで示した階調値とＤＣバイアスとの関係は、例えば緑色画素（Ｇ）の画素電極に対して適用される。ｂで示した階調値とＤＣバイアスとの関係は、例えば青色画素（Ｂ）及び赤色画素（Ｒ）の画素電極に対して適用される。

ａによれば、階調値Ｇ０（黒表示状態に相当）においてはＤＣバイアスがゼロ（ｍＶ）に設定され、階調値Ｇ０より大きく中間調の階調値Ｇ１２７付近までの階調範囲においては負極性のＤＣバイアスが設定され、階調値Ｇ１２７付近から階調値Ｇ１９１付近までの階調範囲においてＤＣバイアスがゼロ（ｍＶ）に設定され、階調値Ｇ１９１付近から最大の階調値Ｇ２５５（白表示状態に相当）にかけて階調値の増加に伴って次第に正極性のＤＣバイアスが増加し、階調値Ｇ２５５において最大のＤＣバイアスに設定されている。図示した例では、階調値Ｇ３１や階調値Ｇ６３などの低階調側においてＤＣバイアスは約−１００ｍＶに設定され、最大のＤＣバイアスの設定値は約１８０ｍＶに設定されているが、駆動部の性能に応じてＤＣバイアスの設定値が変更されても良い。

ｂによれば、階調値Ｇ０（黒表示状態に相当）付近においてはＤＣバイアスがゼロ（ｍＶ）に設定され、階調値Ｇ０より大きく中間調の階調値Ｇ３１付近までの階調範囲においては負極性のＤＣバイアスが設定され、階調値Ｇ３１付近から階調値Ｇ１９１付近までの階調範囲においてＤＣバイアスがゼロ（ｍＶ）に設定され、階調値Ｇ１９１付近から最大の階調値Ｇ２５５（白表示状態に相当）にかけて階調値の増加に伴って次第に正極性のＤＣバイアスが増加し、階調値Ｇ２５５において最大のＤＣバイアスに設定されている。図示した例では、階調値Ｇ３１などの低階調側においてＤＣバイアスは約−１００ｍＶに設定され、最大のＤＣバイアスの設定値は約１８０ｍＶに設定されているが、駆動部の性能に応じてＤＣバイアスの設定値が変更されても良い。

上記のａ及びｂを対比すると、Ｔ−Ｖ特性曲線において急激な輝度の変化を呈する中間調範囲（特に、階調値Ｇ６３から階調値Ｇ１２７までの範囲）のそれぞれの中間調については、ａにおいては負極性のＤＣバイアスが設定されているのに対して、ｂにおいてはＤＣバイアスがゼロ（ｍＶ）に設定されている点で大きく相違している。

つまり、駆動部は、緑色画素（Ｇ）の画素電極に対しては特定中間調に応じた電圧に第１ＤＣバイアスをかけた第１中間調電圧を供給する一方で、青色画素（Ｂ）及び赤色画素（Ｒ）の画素電極に対しては特定中間調に応じた電圧に第１ＤＣバイアスとは異なる第２ＤＣバイアスをかけた第２中間調電圧を供給する。図４に示した例では、第１ＤＣバイアス電圧は−１００ｍＶであり、第２ＤＣバイアス電圧はゼロｍＶである。

緑色画素は、青色画素や赤色画素と比較して透過率が高く、また、比視感度も高い。このため、焼き付き現象が発生した場合、青色画素や赤色画素と比較して、緑色画素の影響が支配的となって、焼き付き現象が視認されやすくなる。このため、緑色画素については、白表示相当の階調値を含む高階調側や黒表示に近い低階調側のみならず、中間調の階調範囲についても、階調に応じた電圧にＤＣバイアスをかける補償を行っている。

青色画素や赤色画素については、焼き付き減少を抑制するため、白表示相当の階調値を含む高階調側や黒表示に近い低階調側については、階調に応じた電圧にＤＣバイアスをかける補償を行う一方で、中間調の階調範囲についてはＤＣバイアスをゼロに設定することで、フリッカを抑制している。

図５は、第１実施例におけるフリッカの改善効果を説明するための図である。なお、ここでの縦軸は特定の中間調（階調値Ｇ６３）のフリッカパターンを表示した際に上記の手法で測定したフリッカ値（％）である。図中では、赤色画素をＲと記述し、緑色画素をＧと記述し、青色画素をＢと記述している。

図示したように、赤色画素、緑色画素、及び、青色画素のそれぞれについてＤＣバイアスを−１００ｍＶに設定した場合のフリッカ値は約１７％であった。青色画素のみＤＣバイアスを０ｍＶに設定した場合（赤色画素及び緑色画素についてはＤＣバイアスを−１００ｍＶに設定）のフリッカ値は約１５〜１６％であった。赤色画素のみＤＣバイアスを０ｍＶに設定した場合（青色画素及び緑色画素についてはＤＣバイアスを−１００ｍＶに設定）のフリッカ値は約１３〜１４％であった。青色画素及び赤色画素のＤＣバイアスを０ｍＶに設定した場合（緑色画素についてはＤＣバイアスを−１００ｍＶに設定）のフリッカ値は約１２％であった。

このように、赤色画素及び青色画素の少なくとも一方について、特定の中間調に対応した電圧にはＤＣバイアスをかけない（ゼロｍＶに設定する）ことで、フリッカを抑制できることが確認された。

次に、本実施形態の第２実施例について説明する。

図６は、第２実施例において各色画素の階調値とＤＣバイアスとの関係の一例を示す図である。

この第２実施例では、第１実施例と比較して、青色画素（Ｂ）及び赤色画素（Ｒ）の画素電極に対して適用されるＤＣバイアスが相違している。図中のａで示した階調値とＤＣバイアスとの関係は、第１実施例と同様に、緑色画素（Ｇ）の画素電極に対して適用されるものであり、その詳細については説明を省略する。図中のｃで示した階調値とＤＣバイアスとの関係は、青色画素（Ｂ）及び赤色画素（Ｒ）の画素電極に対して適用されるものである。

ｃによれば、階調値Ｇ０（黒表示状態に相当）付近においてはＤＣバイアスがゼロ（ｍＶ）に設定され、階調値Ｇ０より大きく中間調の階調値Ｇ９５付近までの階調範囲においては正極性のＤＣバイアスが設定され、階調値Ｇ９５付近から階調値Ｇ１９１付近までの階調範囲においてＤＣバイアスがゼロ（ｍＶ）に設定され、階調値Ｇ１９１付近から最大の階調値Ｇ２５５（白表示状態に相当）にかけて階調値の増加に伴って次第に正極性のＤＣバイアスが増加し、階調値Ｇ２５５において最大のＤＣバイアスに設定されている。図示した例では、階調値Ｇ６３などの低階調側においてＤＣバイアスは約＋１００ｍＶに設定され、最大のＤＣバイアスの設定値は約１８０ｍＶに設定されているが、駆動部の性能に応じてＤＣバイアスの設定値が変更されても良い。

上記のａ及びｃを対比すると、Ｔ−Ｖ特性曲線において急激な輝度の変化を呈する中間調範囲（特に、階調値Ｇ６３付近）の中間調については、ａにおいては負極性のＤＣバイアスが設定されているのに対して、ｃにおいては逆極性のＤＣバイアス、つまり正極性のＤＣバイアスが設定されている点で大きく相違している。

つまり、駆動部は、緑色画素（Ｇ）の画素電極に対しては特定中間調に応じた電圧に負極性の第１ＤＣバイアスをかけた第１中間調電圧を供給する一方で、青色画素（Ｂ）及び赤色画素（Ｒ）の画素電極に対しては特定中間調に応じた電圧に正極性の第２ＤＣバイアスをかけた第２中間調電圧を供給する。図６に示した例では、第１ＤＣバイアス電圧は−１００ｍＶであり、第２ＤＣバイアス電圧は＋１００ｍＶである。第３ＤＣバイアスは、白表示状態を含む高階調側で階調値の増加に伴って増加するＤＣバイアスである。

図７は、第２実施例におけるフリッカの改善効果を説明するための図である。なお、ここでの縦軸は特定の中間調（階調値Ｇ６３）のフリッカパターンを表示した際に上記の手法で測定したフリッカ値（％）である。図中では、赤色画素をＲと記述し、緑色画素をＧと記述し、青色画素をＢと記述している。

図示したように、赤色画素、緑色画素、及び、青色画素のそれぞれについてＤＣバイアスを-１００ｍＶに設定した場合のフリッカ値は約１７％であった。

青色画素のみＤＣバイアスを＋１００ｍＶに設定した場合（赤色画素及び緑色画素についてはＤＣバイアスを−１００ｍＶに設定）のフリッカ値は約１５％であった。赤色画素のみＤＣバイアスを＋１００ｍＶに設定した場合（青色画素及び緑色画素についてはＤＣバイアスを−１００ｍＶに設定）のフリッカ値は約１０％であった。青色画素及び赤色画素のＤＣバイアスを＋１００ｍＶに設定した場合（緑色画素についてはＤＣバイアスを−１００ｍＶに設定）のフリッカ値は１０％未満（約７〜９％）であった。

このように、赤色画素及び青色画素の少なくとも一方について、特定の中間調に対応した電圧に緑色画素とは逆極性のＤＣバイアスをかけることで、フリッカを抑制できることが確認された。

図８は、フリッカパターンを表示したときに測定されるフリッカ値と均一画面を表示したときに測定されるフリッカ値との関係を示す図である。

図中の横軸は特定の中間調（階調値Ｇ６３）のフリッカパターンを表示した際に上記の手法で測定したフリッカ値（％）であり、縦軸は特定の中間調（階調値Ｇ６３）の均一パターンを表示した際に上記の手法で測定したフリッカ値（％）である。なお、ここでは、実使用レベルで許容可能なフリッカ値としては、電子情報技術産業協会（ＪＥＩＴＡ）の定める規格に従い、−３０ｄＢ相当つまりフリッカ値に換算して２％以下を許容範囲とした。

階調値Ｇ６３の中間調表示において、赤色画素、緑色画素、及び、青色画素のそれぞれについてＤＣバイアスを−１００ｍＶに設定した場合、均一パターンを表示した際のフリッカ値は約３％であった。

一方、第１実施例において、青色画素及び赤色画素のＤＣバイアスを０ｍＶに設定した場合（緑色画素についてはＤＣバイアスを−１００ｍＶに設定）に、均一パターンを表示した際のフリッカ値は約２％であった。また、第２実施例において、青色画素及び赤色画素のＤＣバイアスを＋１００ｍＶに設定した場合（緑色画素についてはＤＣバイアスを−１００ｍＶに設定）に、均一パターンを表示した際のフリッカ値は１．５％であった。このように、第１実施例及び第２実施例によれば、実使用レベルにおいて、フリッカ値を許容範囲内に維持できることが確認された。

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置及びその駆動方法を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上記の実施形態においては、画素電極ＰＥのスリットＰＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。

ＬＰＮ…液晶表示パネルＡＲ…アレイ基板ＣＴ…対向基板
ＰＥ…画素電極ＰＳＬ…スリット
ＣＥ…共通電極
ＬＱ…液晶層ＬＭ…液晶分子
ＳＤ…ソースドライバＣＴＲ…コントローラ

Claims

アクティブエリアの第１色画素に配置された第１スイッチング素子及び第１色画素とは異なる色の第２色画素に配置された第２スイッチング素子と、第１色画素及び第２色画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜上において第１色画素に配置され前記第１スイッチング素子と電気的に接続された第１画素電極及び第２色画素に配置され前記第２スイッチング素子と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１配向膜と前記第２配向膜との間に保持された液晶層と、
第１色画素及び第２色画素に表示させる階調に応じた電圧にそれぞれ個別に設定したＤＣバイアスをかけて前記第１画素電極及び前記第２画素電極に供給する駆動部であって、前記第１画素電極に対しては中間調に応じた電圧に第１ＤＣバイアスをかけた第１中間調電圧を供給し、前記第２画素電極に対しては前記中間調に応じた電圧に前記第１ＤＣバイアスとは異なる第２ＤＣバイアスをかけた第２中間調電圧を供給する駆動部と、
を備え、
前記駆動部は、前記第２ＤＣバイアスをゼロ（Ｖ）に設定する、液晶表示装置。
前記第１ＤＣバイアスは負極性である、請求項１に記載の液晶表示装置。
アクティブエリアの第１色画素に配置された第１スイッチング素子及び第１色画素とは異なる色の第２色画素に配置された第２スイッチング素子と、第１色画素及び第２色画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜上において第１色画素に配置され前記第１スイッチング素子と電気的に接続された第１画素電極及び第２色画素に配置され前記第２スイッチング素子と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１配向膜と前記第２配向膜との間に保持された液晶層と、
第１色画素及び第２色画素に表示させる階調に応じた電圧にそれぞれ個別に設定したＤＣバイアスをかけて前記第１画素電極及び前記第２画素電極に供給する駆動部であって、前記第１画素電極に対しては中間調に応じた電圧に第１ＤＣバイアスをかけた第１中間調電圧を供給し、前記第２画素電極に対しては前記中間調に応じた電圧に前記第１ＤＣバイアスとは異なる第２ＤＣバイアスをかけた第２中間調電圧を供給する駆動部と、
を備え、
前記駆動部は、前記第２ＤＣバイアスを前記第１ＤＣバイアスとは逆極性に設定する、液晶表示装置。
前記第１ＤＣバイアスは負極性である、請求項３に記載の液晶表示装置。
前記駆動部は、前記第１画素電極及び前記第２画素電極と前記共通電極との間に電位差が形成された白表示状態において前記第１画素電極及び前記第２画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高い正極性の第３ＤＣバイアスをかける、請求項１乃至４のいずれか１項に記載の液晶表示装置。
アクティブエリアの第１色画素に配置された第１スイッチング素子及び第１色画素とは異なる色の第２色画素に配置された第２スイッチング素子と、第１色画素及び第２色画素に亘って配置された共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜上において第１色画素に配置され前記第１スイッチング素子と電気的に接続された第１画素電極及び第２色画素に配置され前記第２スイッチング素子と電気的に接続された第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、
前記第１配向膜と対向する第２配向膜を備えた第２基板と、
前記第１配向膜と前記第２配向膜との間に保持された液晶層と、
第１色画素及び第２色画素に表示させる階調に応じた電圧にそれぞれ個別に設定したＤＣバイアスをかけて前記第１画素電極及び前記第２画素電極に供給する駆動部であって、前記第１画素電極に対しては中間調に応じた電圧に第１ＤＣバイアスをかけた第１中間調電圧を供給し、前記第２画素電極に対しては前記中間調に応じた電圧に前記第１ＤＣバイアスとは異なる第２ＤＣバイアスをかけた第２中間調電圧を供給する駆動部と、
を備え、
前記駆動部は、前記第１画素電極及び前記第２画素電極と前記共通電極との間に電位差が形成された白表示状態において前記第１画素電極及び前記第２画素電極と前記共通電極との間に電位差が形成されていない黒表示状態よりも高い正極性の第３ＤＣバイアスをかける、液晶表示装置。
前記第１色画素は緑色画素である、請求項１乃至６のいずれか１項に記載の液晶表示装置。
前記第２色画素は赤色画素または青色画素である、請求項１乃至７のいずれか１項に記載の液晶表示装置。