JP5879212B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP5879212B2
JP5879212B2 JP2012142211A JP2012142211A JP5879212B2 JP 5879212 B2 JP5879212 B2 JP 5879212B2 JP 2012142211 A JP2012142211 A JP 2012142211A JP 2012142211 A JP2012142211 A JP 2012142211A JP 5879212 B2 JP5879212 B2 JP 5879212B2
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
pixel
alignment film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012142211A
Other languages
English (en)
Other versions
JP2014006394A (ja
Inventor
陽一 浅川
陽一 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012142211A priority Critical patent/JP5879212B2/ja
Priority to US13/922,413 priority patent/US9541810B2/en
Publication of JP2014006394A publication Critical patent/JP2014006394A/ja
Application granted granted Critical
Publication of JP5879212B2 publication Critical patent/JP5879212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement
    • G02F1/134363Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Description

本発明の実施形態は、液晶表示装置に関する。
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
一般に、Fringe Field Switching(FFS)モードやIn−Plane Switching(IPS)モードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。特に、FFSモードにおいては、液晶分子が画素電極と共通電極との間のフリンジ電界によって基板主面と平行な面内で回転することにより、液晶層のリタデーション(Δn・d;Δnは液晶層の屈折率異方性であり、dは液晶層を保持するセルギャップである)を変化させている。
液晶層として、誘電率異方性が正の液晶材料(ポジ型液晶材料)を適用した場合、液晶分子は、その長軸がフリンジ電界に沿うように配向する。このため、画素電極から共通電極に向かうフリンジ電界が形成された際に、画素電極上あるいはスリット上では、縦方向(セル厚方向)の電界に沿って液晶分子が立ち上がってしまい、十分に高いリタデーションを得ることができない。これにより、一画素あたりの変調率が低く、高い透過率を得ることができない。
一方で、液晶層として、誘電率異方性が負の液晶材料(ネガ型液晶材料)を適用した場合、液晶分子は、その長軸がフリンジ電界に直交するように配向する。このため、縦方向の電界に対しても液晶分子の立ち上がりが少なく、比較的高いリタデーションを維持することができるため、ポジ型液晶材料を適用した場合と比較して、高い透過率を得ることが可能である。このようなネガ型液晶材料を適用した場合に、更なる透過率の向上が求められている。
特開2010−8597号公報
本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。
本実施形態によれば、
第1方向に延出したゲート配線と、第1方向に直交する第2方向に延出したソース配線と、各画素に配置され前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、複数の画素に亘って形成された共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、前記第1配向膜と対向する第2配向膜を備えた第2基板と、前記第1基板の前記第1配向膜と前記第2基板の前記第2配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、前記画素電極において、前記スリット及び前記電極部はそれぞれ第1方向に並び且つそれぞれが第2方向に沿って延出し、前記スリットの第1方向に沿った幅をSとし、前記電極部の第1方向に沿った幅をLとしたとき、L/Sは0.5以上0.9以下であることを特徴とする液晶表示装置が提供される。
図1は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。 図2は、図1に示したアレイ基板における画素の構造を対向基板の側から見た概略平面図である。 図3は、図1に示したアレイ基板における画素の他の構造を対向基板の側から見た概略平面図である。 図4は、図1に示した液晶表示パネルの一画素におけるスイッチング素子及び画素電極の1つのスリットを含む断面構造を概略的に示す図である。 図5は、ネガ型液晶材料を適用した構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。 図6は、ネガ型液晶材料を適用した他の構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。 図7は、実施例1及び実施例2のそれぞれの構成例を模式的に示す断面図である。 図8は、実施例1でのピーク透過率を算出するシミュレーション結果を示す図である。 図9は、実施例2でのピーク透過率を算出するシミュレーション結果を示す図である。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。
アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出した複数のゲート配線G(G1〜Gn)及び容量線C(C1〜Cn)、第1方向Xに直交する第2方向Yに沿ってそれぞれ延出した複数のソース配線S(S1〜Sm)、各画素PXにおいてゲート配線G及びソース配線Sと電気的に接続されたスイッチング素子SW、各画素PXにおいてスイッチング素子SWに電気的に接続された画素電極PE、画素電極PEと向かい合う共通電極CEなどを備えている。
共通電極CEは、複数の画素PXに亘って共通に形成されている。画素電極PEは、各画素PXにおいて島状に形成されている。
各ゲート配線Gは、アクティブエリアACTの外側に引き出され、ゲートドライバGDに接続されている。各ソース配線Sは、アクティブエリアACTの外側に引き出され、ソースドライバSDに接続されている。各容量線Cは、アクティブエリアACTの外側に引き出され、補助容量電圧が供給される電圧印加部VCSと電気的に接続されている。共通電極CEは、コモン電圧が供給される給電部VSと電気的に接続されている。ゲートドライバGD及びソースドライバSDは、例えばその少なくとも一部がアレイ基板ARに形成され、駆動ICチップ2と接続されている。図示した例では、液晶表示パネルLPNを駆動するのに必要な信号源としての駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。
また、図示した例の液晶表示パネルLPNは、FFSモードあるいはIPSモードに適用可能な構成であり、アレイ基板ARに画素電極PE及び共通電極CEを備えている。このような構成の液晶表示パネルLPNでは、画素電極PE及び共通電極CEの間に形成される横電界(例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングする。
図2は、図1に示したアレイ基板ARにおける画素PXの構造を対向基板CTの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。
第1方向Xに沿ってそれぞれ延出したゲート配線G1及びゲート配線G2は、第2方向Yに沿って第1ピッチで配置されている。第2方向Yに沿ってそれぞれ延出したソース配線S1及びソース配線S2は、第1方向Xに沿って第1ピッチよりも小さい第2ピッチで配置されている。ゲート配線G1及びゲート配線G2とソース配線S1及びソース配線S2とで規定された画素PXは、例えば、第1方向Xに沿った長さが第2方向Yに沿った長さよりも短い縦長の長方形状である。
図中の左側の画素PXにおいて、スイッチング素子SWは、ゲート配線G2及びソース配線S1と電気的に接続され、ソース配線S1とソース配線S2との間に位置する画素電極PEに接続されている。同様に、図中の右側の画素PXにおいて、スイッチング素子SWは、ゲート配線G2及びソース配線S2と電気的に接続されている。
共通電極CEは、第1方向Xに沿って延在している。すなわち、共通電極CEは、各画素PXに配置されるとともに各ソース配線Sの上方を跨いで、第1方向Xに隣接する複数の画素PXに亘って共通に形成されている。
各画素PXの画素電極PEは、共通電極CEの上方に配置されている。各画素電極PEは、長方形状の画素形状に対応した島状に形成されている。図示した例では、画素電極PEは、第1方向Xに沿った短辺と、第2方向Yに沿った長辺と、を有する概略長方形状に形成されている。このような各画素電極PEは、共通電極CEと向かい合うスリットSLを形成する複数の電極部PAを備えている。図示した例では、画素電極PEは、第1方向Xに並び第2方向Yに沿ってそれぞれ延出した4本の電極部PA1乃至PA4を有しており、また、第1方向Xに並び第2方向Yに沿ってそれぞれ延出した3本のスリットSL1乃至SL3を有している。つまり、スリットSL1乃至SL3のそれぞれは、第2方向Yと平行な長軸を有している。以下に、画素電極PEのより詳細な形状について説明する。
スリットSL1乃至SL3は、第1方向Xに沿ってこの順に並んでいる。これらのスリットSL1乃至SL3は、第1方向Xに沿って略同一の幅Sを有するように形成されている。電極部PA1乃至PA4は、第1方向Xに沿ってこの順に並んでいる。電極部PA1と電極部PA2との間には、スリットSL1が形成されている。電極部PA2と電極部PA3との間には、スリットSL2が形成されている。電極部PA3と電極部PA4との間には、スリットSL3が形成されている。これらの電極部PA1乃至PA4は、いずれも第1方向Xに沿って略同一の電極幅Lを有している。
なお、画素電極PEの形状は、図示した例に限らない。
図3は、図1に示したアレイ基板ARにおける画素PXの他の構造を対向基板CTの側から見た概略平面図である。
ここに示した例は、図2に示した例と比較して、画素電極PEが3本の電極部PA1乃至PA3を有しており、また、2本のスリットSL1及びSL2を有している点で相違している。電極部PA1乃至PA3、及び、スリットSL1及びSL2は、いずれも第2方向に延出している。電極部PA1乃至PA3は、いずれも第1方向Xに沿って略同一の電極幅Lを有している。電極部PA1と電極部PA2との間には、略一定の幅SのスリットSL1が形成されている。電極部PA2と電極部PA3との間には、略一定の幅SのスリットSL2が形成されている。他の構成については、図2に示した例と同一構成であり、説明を省略する。
図4は、図1に示した液晶表示パネルLPNの一画素におけるスイッチング素子SW及び画素電極PEの1つのスリットSLを含む断面構造を概略的に示す図である。
すなわち、アレイ基板ARは、ガラス基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側に、スイッチング素子SW、共通電極CE、画素電極PE、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第4絶縁膜14、第1配向膜AL1などを備えている。
ここに示したスイッチング素子SWは、例えばトップゲート型の薄膜トランジスタ(TFT)である。なお、スイッチング素子SWは、ボトムゲート型であっても良い。スイッチング素子SWは、例えばポリシリコンによって形成された半導体層SCを備えている。この半導体層SCは、第1絶縁基板10の上に配置されている。なお、第1絶縁基板10と半導体層SCとの間に絶縁膜であるアンダーコート層が介在していても良い。この半導体層SCは、第1絶縁膜11によって覆われている。また、この第1絶縁膜11は、第1絶縁基板10の上にも配置されている。
スイッチング素子SWのゲート電極WGは、第1絶縁膜11の上に形成され、半導体層SCの直上に位置している。このゲート電極WGは、図示しないゲート配線に電気的に接続され、第2絶縁膜12によって覆われている。また、この第2絶縁膜12は、第1絶縁膜11の上にも配置されている。
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第2絶縁膜12の上に形成されている。また、ソース配線S1及びソース配線S2も同様に第2絶縁膜12の上に形成されている。図示したソース電極WSは、ソース配線S1に電気的に接続されている。これらのソース電極WS及びドレイン電極WDは、それぞれ第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホールを通して半導体層SCにコンタクトしている。このような構成のスイッチング素子SWは、ソース配線S1及びソース配線S2とともに第3絶縁膜13によって覆われている。この第3絶縁膜13は、第2絶縁膜12の上にも配置されている。この第3絶縁膜13には、ドレイン電極WDまで貫通した第1コンタクトホールCH1が形成されている。このような第3絶縁膜13は、例えば、透明な樹脂材料によって形成されている。
共通電極CEは、第3絶縁膜13の上に形成されている。なお、この共通電極CEは、第3絶縁膜13に形成された第1コンタクトホールCH1には延出していない。このような共通電極CEは、透明な導電材料、例えば、インジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などによって形成されている。この共通電極CEの上には、第4絶縁膜14が配置されている。また、この第4絶縁膜14は、図示していないが第3絶縁膜13の上にも配置されている。この第4絶縁膜14の第1コンタクトホールCH1を覆っている部分においては、ドレイン電極WDまで貫通した第2コンタクトホールCH2が形成されている。このような第4絶縁膜14は、共通電極CEと後述する画素電極PEとの間に位置する層間絶縁膜として機能し、第3絶縁膜13と比較して薄い膜厚に形成され、例えば、シリコン窒化物(SiNx)によって形成されている。
画素電極PEは、第4絶縁膜14の上に形成され、共通電極CEと向かい合っている。より具体的には、画素電極PEは、第3絶縁膜13を貫通する第1コンタクトホールCH1及び第4絶縁膜14を貫通する第2コンタクトホールCH2を介してスイッチング素子SWのドレイン電極WDに電気的に接続されている。このような画素電極PEは、透明な導電材料、例えば、ITOやIZOなどによって形成されている。
このような画素電極PEは、第1配向膜AL1によって覆われている。すなわち、この第1配向膜AL1は、電極部PAを覆うとともに、スリットSLに延在し、第4絶縁膜14を覆っている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。
一方、対向基板CTは、ガラス基板などの光透過性を有する第2絶縁基板30を用いて形成されている。この対向基板CTは、第2絶縁基板30のアレイ基板ARに対向する側に、ブラックマトリクス31、カラーフィルタ32、オーバーコート層33、第2配向膜AL2などを備えている。
ブラックマトリクス31は、各画素PXを区画し、開口部APを形成するものであって、アレイ基板ARに設けられたゲート配線Gやソース配線S、さらにはスイッチング素子SWなどの配線部に対向している。カラーフィルタ32は、開口部APに形成され、ブラックマトリクス31の上にも延在している。このカラーフィルタ32は、互いに異なる複数の色、例えば赤色、青色、緑色といった3原色にそれぞれ着色された樹脂材料によって形成されている。異なる色のカラーフィルタ32間の境界は、ソース配線S1及びソース配線S2のそれぞれの上方のブラックマトリクス31と重なる位置にある。
オーバーコート層33は、カラーフィルタ32を覆っている。このオーバーコート層33は、ブラックマトリクス31やカラーフィルタ32の表面の凹凸を平坦化する。つまり、オーバーコート層33のアレイ基板ARと対向する側の表面は略平坦である。このようなオーバーコート層33は、透明な樹脂材料によって形成されている。
このオーバーコート層33の表面は、第2配向膜AL2によって覆われている。この第2配向膜AL2は、水平配向性を示す材料によって形成されている。
上述したようなアレイ基板ARと対向基板CTとは、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層LQは、これらのアレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間に形成されたセルギャップに封入された液晶分子LMを含む液晶組成物によって構成されている。このような液晶層LQは、例えば、誘電率異方性が負(ネガ型)の液晶材料によって構成されている。
このような構成の液晶表示パネルLPNに対して、その背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
アレイ基板ARの外面すなわち第1絶縁基板10の外面10Bには、第1偏光板PL1を含む第1光学素子OD1が配置されている。また、対向基板CTの外面すなわち第2絶縁基板30の外面30Bには、第2偏光板PL2を含む第2光学素子OD2が配置されている。第1偏光板PL1の第1偏光軸と第2偏光板PL2の第2偏光軸とは、例えば、クロスニコルの位置関係にある。
第1配向膜AL1及び第2配向膜AL2は、図2に示したように、基板主面(あるいは、X−Y平面)と平行な面内において、互いに平行な方位に配向処理(例えば、ラビング処理や光配向処理)がなされている。第1配向膜AL1は、スリットSLが並んだ第1方向Xに対して45°以下の鋭角に交差する方向に沿って配向処理されている。第1配向膜AL1の配向処理方向R1は、例えば、第1方向Xに対して5°〜15°の角度をもって交差する方向である。また、第2配向膜AL2は、第1配向膜AL1の配向処理方向R1と平行な方向に沿って配向処理されている。第1配向膜AL1の配向処理方向R1と第2配向膜AL2の配向処理方向R2とは互いに逆向きである。
なお、第1偏光板PL1の第1偏光軸は、例えば、第1配向膜AL1の配向処理方向R1と平行な方位に設定され、第2偏光板PL2の第2偏光軸は、第1配向膜AL1の配向処理方向R1と直交する方位に設定されている。
以下に、上記構成の液晶表示装置における動作について説明する。
画素電極PEと共通電極CEとの間に電位差を形成するような電圧が印加されていないOFF時においては、液晶層LQに電圧が印加されていない状態であり、画素電極PEと共通電極CEとの間に電界が形成されていない。このため、液晶層LQに含まれる液晶分子LMは、図2に実線で示したように、X−Y平面内において、第1配向膜AL1及び第2配向膜AL2の配向処理方向に初期配向する(液晶分子LMが初期配向する方向を初期配向方向と称する)。
OFF時には、バックライトBLからのバックライト光の一部は、第1偏光板PL1を透過し、液晶表示パネルLPNに入射する。液晶表示パネルLPNに入射した光は、第1偏光板PL1の第1偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、OFF時の液晶表示パネルLPNを通過した際にほとんど変化しない。このため、液晶表示パネルLPNを透過した直線偏光は、第1偏光板PL1に対してクロスニコルの位置関係にある第2偏光板PL2によって吸収される(黒表示)。
一方、画素電極PEと共通電極CEとの間に電位差を形成するような電圧が印加されたON時においては、液晶層LQに電圧が印加された状態であり、画素電極PEと共通電極CEとの間にフリンジ電界が形成される。このため、液晶分子LMは、図2に破線で示したように、X−Y平面内において、初期配向方向とは異なる方位に配向する。ネガ型の液晶材料においては、液晶分子LMは、その長軸が電界と略直交する方向に配向する。
このようなON時には、第1偏光板PL1の第1偏光軸と直交する直線偏光は、液晶表示パネルLPNに入射し、その偏光状態は、液晶層LQを通過する際に液晶分子LMの配向状態(あるいは、液晶層のリタデーション)に応じて変化する。このため、ON時においては、液晶層LQを通過した少なくとも一部の光は、第2偏光板PL2を透過する(白表示)。
このように、ネガ型の液晶材料を適用した本実施形態によれば、ON時に形成されるフリンジ電界のうち、X−Y平面内と平行な水平電界やX−Y平面と直交する垂直電界が形成された領域において、液晶分子LMは、その長軸がこれらの電界に直交するようにX−Y平面内において略水平に回転し、所望のリタデーションを得ることができる。一方、ポジ型の液晶材料を適用した比較例では、フリンジ電界のうち、X−Y平面と交差するような縦電界が形成された領域では、液晶分子LMはその長軸がX−Y平面に対して立ち上がるように配向するため、所望のリタデーションを得ることが困難となる。このため、本実施形態によれば、比較例よりも、変調率あるいは透過率を向上することが可能となる。
ここで、ネガ型液晶材料を適用した構成例の透過率分布について検討する。
図5は、ネガ型液晶材料を適用した構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。
図中の横軸は1つの画素電極PE上における第1方向Xに沿った位置(μm)であり、図中の縦軸は透過率である。なお、ここに示した例は、液晶層に印加する電圧を2.7V、3.7V、4.7V(ピーク透過率が得られるピーク電圧;Vpeak)、5.7Vにそれぞれ設定したときの透過率の面内分布を示している。
シミュレーションの条件として、スリットSLの幅Sを4.05μmとし、電極部PAの幅Lを2.2μmに設定した。つまり、L/Sの値は約0.54である。また、液晶材料としては緑色波長(546nm)で屈折率異方性Δnが0.1のネガ型液晶材料を適用し、セルギャップは3.3μmに設定した。
図示したように、電極部PAの上では、印加電圧の上昇に伴って透過率が上昇する傾向が確認された。一方で、スリットSLに対応する位置では、必ずしも印加電圧の上昇に伴って透過率が上昇するとは限らない。例えば、電極部PAとスリットSLとの境界付近では、印加電圧をピーク電圧よりも低い3.7Vに設定した場合の方が高い透過率が得られる。また、スリットSLの中間付近では、印加電圧をピーク電圧よりも高い5.7Vに設定した場合の方が高い透過率が得られる。このように、スリットSLの上では、最大の透過率を得るための印加電圧が位置によって異なる。この一因としては、スリットSLを介して画素電極PEと共通電極CEとの間に形成されるフリンジ電界の分布がスリットSLの幅Sによって異なることが挙げられる。
図6は、ネガ型液晶材料を適用した他の構成例における画素電極上の透過率分布のシミュレーション結果を示す図である。
ここでのシミュレーションでは、スリットSLの幅Sを3.55μmとし、電極部PAの幅Lを2.7μmに設定した(つまり、L/Sの値は約0.76である)以外は、図5を参照して説明した条件と同一とした。
図示したように、図5に示した例と比較して、ピーク電圧を印加した際に、画素電極上の位置での透過率の差が小さくなることが確認された。特に、電極部PAの上のみならず、スリットSLの上の略全域において、ピーク電圧を印加した際に高い透過率が得られることが確認された。
発明者は、これらのシミュレーション結果に基づき、スリットSLの幅Sを最適化することで、スリットSL上の位置に関わらず、ピーク電圧を印加した際に高い透過率が得られ、結果として、一画素あたりの透過率を向上できると推測した。そこで、発明者は、さらに、L/Sの値に対する透過率の差異をシミュレーションした。
図7は、実施例1及び実施例2のそれぞれの構成例を模式的に示す断面図である。
実施例1は、図3を参照して説明した例に相当するものであり、画素電極PEは、3本の電極部PA1乃至PA3を有している。電極部PA1乃至PA3は各々同一の幅Lを有しており、スリットSL1及びSL2は各々同一の幅Sを有している。また、ソース配線Sから画素電極PEまでの第1方向Xに沿った間隔、つまり、ソース配線S1のエッジから電極部PA1までの第1方向Xに沿った間隔、及び、ソース配線S2のエッジから電極部PA3までの第1方向Xに沿った間隔は、いずれもスリットの幅Sと同一である。
一例として、隣接するソース配線S1及びS2のピッチに相当する第1方向Xに沿った間隔W1が26μmであり、隣接するソース配線S1及びS2の間の第1方向Xに沿った開口幅(つまり、隣接するソース配線の向かい合うエッジ間の間隔)W2が22.8μmである場合について説明する。Sの値は4.05μmであり、Lの値は2.2μmであり、L/Sの値は0.54である。W2の値は、画素電極PEの幅(=3×L+2×S)と、ソース配線Sから画素電極PEまでの間隔(=2×S)との和に等しい。なお、ブラックマトリクス31の第1方向Xに沿った幅はたとえば5.5μmであり、ソース配線Sのそれぞれの第1方向Xに沿った幅は3.2μmである。この実施例1では、Sの値とLの値との和に相当するピッチPを6.25μmで固定し、L/Sの値を変えたときのピーク透過率をシミュレーションにより算出した。
実施例2は、図2を参照して説明した例に相当するものであり、画素電極PEは、4本の電極部PA1乃至PA4を有している。電極部PA1乃至PA4は各々同一の幅Lを有しており、スリットSL1乃至SL3は各々同一の幅Sを有している。また、ソース配線S1のエッジから電極部PA1までの第1方向Xに沿った間隔、及び、ソース配線S2のエッジから電極部PA4までの第1方向Xに沿った間隔は、いずれもスリットの幅Sと同一である。一例として、間隔W1が26μmであり、開口幅W2が22.8μmであり、Sの値は2.8μmであり、Lの値は2.2μmであり、L/Sの値は0.79である。この実施例2では、Sの値とLの値との和に相当するピッチPを5.0μmで固定し、L/Sの値を変えたときのピーク透過率をシミュレーションにより算出した。
図8は、実施例1でのピーク透過率を算出するシミュレーション結果を示す図である。なお、図中では、ピーク透過率が得られるピーク電圧についても示している。
第1方向Xに並んだ隣接画素のそれぞれの画素電位が同一極性の電位であるような駆動方法(例えば、ライン反転駆動法)を適用した場合には、各画素に形成されるフリンジ電界は、各画素PXの画素電極PEの上及び画素電極PEとソース配線Sとの間に位置する液晶層LQに作用する。このため、画素電極PEの上のみならず、画素電極PEとソース配線Sとの間の領域でも高い透過率が得られる。図示したように、シミュレーション結果によれば、L/Sの値が0.7以上0.9以下の範囲で高いピーク透過率Tpeakが得られ、特に、L/Sの値が0.7以上0.8以下の範囲でピーク透過率Tpeakが最大となることが確認された。
第1方向Xに並んだ隣接画素のそれぞれの画素電位が逆極性の電位であるような駆動方法(例えば、カラム反転駆動法)を適用した場合には、各画素に形成されるフリンジ電界は、各画素PXの画素電極PEの上に位置する液晶層LQに作用する。なお、画素電極PEとソース配線Sとの間に位置する液晶層LQには、フリンジ電界に加えて、隣接する画素電極間に形成される水平電界も作用する。このため、画素電極PEの上では、高い透過率が得られるが、画素電極PEとソース配線Sとの間の領域では、水平電界の影響を受けやすい。但し、実施例1では、画素電極PEが有する電極部PAの本数が3本と少なく、画素電極PEからソース配線Sまでの間隔も比較的大きいことから、水平電界の影響は小さい。このため、ピーク透過率Tpeakの分布もライン反転駆動法と同様の傾向を呈する。図示したようなシミュレーション結果によれば、L/Sの値が0.7以上0.9以下の範囲で高いピーク透過率Tpeakが得られ、特に、L/Sの値が0.7以上0.8以下の範囲でピーク透過率Tpeakが最大となることが確認された。
図9は、実施例2でのピーク透過率を算出するシミュレーション結果を示す図である。なお、図中では、ピーク透過率が得られるピーク電圧についても示している。
第1方向Xに並んだ隣接画素のそれぞれの画素電位が同一極性の電位であるような駆動方法(例えば、ライン反転駆動法)を適用した場合、図示したシミュレーション結果によれば、L/Sの値が0.6以上0.9以下の範囲で高いピーク透過率Tpeakが得られ、特に、L/Sの値が0.7以上0.8以下の範囲でピーク透過率Tpeakが最大となることが確認された。
第1方向Xに並んだ隣接画素のそれぞれの画素電位が逆極性の電位であるような駆動方法(例えば、カラム反転駆動法)を適用した場合には、上記の通り、画素電極PEとソース配線Sとの間に位置する液晶層LQには、フリンジ電界に加えて、隣接する画素電極間に形成される水平電界も作用する。この実施例2では、実施例1と比較して、画素電極PEからソース配線Sまでの間隔が比較的小さいことから、水平電界の影響を受けやすい。このため、ピーク透過率Tpeakの分布はライン反転駆動法と僅かに異なる傾向を呈する。図示したようなシミュレーション結果によれば、L/Sの値が0.5以上0.8以下の範囲で高いピーク透過率Tpeakが得られ、特に、L/Sの値が0.6以上0.7以下の範囲でピーク透過率Tpeakが最大となることが確認された。
上記の実施例1及び実施例2のシミュレーションによれば、駆動方法に関わらず、L/Sの値を0.5以上0.9以下の範囲に設定することで高いピーク透過率Tpeakを得ることが可能であることが確認された。
以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上記の実施形態においては、画素電極PEのスリットSLは第2方向Yに平行な長軸を有するように形成したが、第1方向Xに平行な長軸を有するように形成しても良いし、第1方向X及び第2方向Yに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。
LPN…液晶表示パネル AR…アレイ基板 CT…対向基板
PE…画素電極 PA…電極部 SL…スリット
CE…共通電極
LQ…液晶層 LM…液晶分子
AL1…第1配向膜 AL2…第2配向膜

Claims (4)

  1. 第1方向に延出したゲート配線と第2方向に延出したソース配線と、各画素に配置され前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、
    前記第1配向膜と対向する第2配向膜を備えた第2基板と、
    前記第1基板の前記第1配向膜と前記第2基板の前記第2配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、
    前記画素電極において、前記スリット及び前記電極部はそれぞれ第1方向に並び且つそれぞれが第2方向に沿って延出し、前記スリットの第1方向に沿った幅をSとし、前記電極部の第1方向に沿った幅をLとしたとき、
    前記画素電極は3本の前記電極部を備え、L/Sが0.7以上0.8以下であることを特徴とする液晶表示装置。
  2. 第1方向に延出したゲート配線と、第2方向に延出したソース配線と、各画素に配置され前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、
    前記第1配向膜と対向する第2配向膜を備えた第2基板と、
    前記第1基板の前記第1配向膜と前記第2基板の前記第2配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、
    前記画素電極において、前記スリット及び前記電極部はそれぞれ第1方向に並び且つそれぞれが第2方向に沿って延出し、前記スリットの第1方向に沿った幅をSとし、前記電極部の第1方向に沿った幅をLとしたとき、
    前記画素電極は4本の前記電極部を備え、L/Sが0.7以上0.8以下であり、
    第1方向に並んだ隣接画素のそれぞれの画素電位が同一極性の電位である駆動方法を適用することを特徴とする液晶表示装置。
  3. 第1方向に延出したゲート配線と、第2方向に延出したソース配線と、各画素に配置され前記ゲート配線及び前記ソース配線と電気的に接続されたスイッチング素子と、共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において各画素に形成された画素電極であって前記共通電極と向かい合うスリットを形成する電極部を有する画素電極と、前記画素電極を覆う第1配向膜と、を備えた第1基板と、
    前記第1配向膜と対向する第2配向膜を備えた第2基板と、
    前記第1基板の前記第1配向膜と前記第2基板の前記第2配向膜との間に保持されるとともに負の誘電率異方性を有する液晶材料によって形成された液晶層と、を備え、
    前記画素電極において、前記スリット及び前記電極部はそれぞれ第1方向に並び且つそれぞれが第2方向に沿って延出し、前記スリットの第1方向に沿った幅をSとし、前記電極部の第1方向に沿った幅をLとしたとき、
    前記画素電極は4本の前記電極部を備え、L/Sが0.6以上0.7以下であり、
    第1方向に並んだ隣接画素のそれぞれの画素電位が逆極性の電位である駆動方法を適用することを特徴とする液晶表示装置。
  4. 前記ソース配線から前記画素電極までの第1方向に沿った間隔は、前記スリットの幅Sと同一であることを特徴とする請求項1乃至のいずれか1項に記載の液晶表示装置。
JP2012142211A 2012-06-25 2012-06-25 液晶表示装置 Active JP5879212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012142211A JP5879212B2 (ja) 2012-06-25 2012-06-25 液晶表示装置
US13/922,413 US9541810B2 (en) 2012-06-25 2013-06-20 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012142211A JP5879212B2 (ja) 2012-06-25 2012-06-25 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2014006394A JP2014006394A (ja) 2014-01-16
JP5879212B2 true JP5879212B2 (ja) 2016-03-08

Family

ID=49774174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012142211A Active JP5879212B2 (ja) 2012-06-25 2012-06-25 液晶表示装置

Country Status (2)

Country Link
US (1) US9541810B2 (ja)
JP (1) JP5879212B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016021449A1 (ja) * 2014-08-05 2016-02-11 シャープ株式会社 液晶表示装置
CN111929952B (zh) * 2019-05-13 2023-12-01 瀚宇彩晶股份有限公司 显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3481509B2 (ja) * 1999-06-16 2003-12-22 Nec液晶テクノロジー株式会社 液晶表示装置
EP2098907A4 (en) * 2006-12-25 2010-09-08 Sharp Kk Liquid crystal display screen, liquid crystal display element and liquid crystal display device
JP2009042634A (ja) * 2007-08-10 2009-02-26 Hitachi Displays Ltd 液晶表示装置
US8421972B2 (en) * 2007-12-28 2013-04-16 Sharp Kabushiki Kaisha Liquid crystal display device
JP2010008597A (ja) 2008-06-25 2010-01-14 Epson Imaging Devices Corp 液晶表示装置
JP5078176B2 (ja) * 2010-07-21 2012-11-21 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP5380387B2 (ja) * 2010-07-22 2014-01-08 株式会社ジャパンディスプレイ 液晶表示装置
KR101994271B1 (ko) * 2011-10-12 2019-07-01 삼성디스플레이 주식회사 표시장치
JP5624966B2 (ja) 2011-10-21 2014-11-12 株式会社ジャパンディスプレイ 液晶表示装置

Also Published As

Publication number Publication date
JP2014006394A (ja) 2014-01-16
US9541810B2 (en) 2017-01-10
US20130342776A1 (en) 2013-12-26

Similar Documents

Publication Publication Date Title
JP5830433B2 (ja) 液晶表示装置
JP5504215B2 (ja) 液晶表示装置
JP5845035B2 (ja) 液晶表示装置
JP2015125224A (ja) 液晶表示装置
JP2015079207A (ja) 表示装置
JP2013044955A (ja) 液晶表示装置
JP6039914B2 (ja) 液晶表示装置
JP2014044330A (ja) 液晶表示装置
JP5624966B2 (ja) 液晶表示装置
US8610856B2 (en) Liquid crystal display device
JP6220628B2 (ja) 表示装置
JP5906138B2 (ja) 液晶表示装置
JP2013238644A (ja) 液晶表示装置
JP2013127558A (ja) 液晶表示装置
JP5903309B2 (ja) 液晶表示装置
JP2014115561A (ja) 液晶表示装置
JP5879212B2 (ja) 液晶表示装置
JP2013050544A (ja) 液晶表示装置
JP2013037126A (ja) 液晶表示装置
JP2014074797A (ja) 液晶表示装置及びそのリタデーション設定方法
JP2014186137A (ja) 液晶表示装置
JP2013029784A (ja) 液晶表示装置
JP2016057428A (ja) 液晶表示装置
JP2013114069A (ja) 液晶表示装置
JP2015049392A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160201

R150 Certificate of patent or registration of utility model

Ref document number: 5879212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250