JP2014044330A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位の低下を抑制することが可能な液晶表示装置を提供する。
【解決手段】画像を表示するアクティブエリアの端部に位置する第１画素及び第１画素に隣接しアクティブエリアの内側に位置する第２画素に延在したコモン電位の共通電極と、共通電極の上に配置された絶縁膜と、絶縁膜の上において第１画素に位置する第１画素電極であって共通電極と向かい合い第１方向に交差する第２方向に延出した第１スリットを形成する第１電極部を有する第１画素電極と、絶縁膜の上において第２画素に位置する第２画素電極であって共通電極と向かい合い第２方向に延出した第２スリットを形成する第２電極部を有する第２画素電極と、第１画素電極及び第２画素電極を覆う第１配向膜と、を備えた第１基板を備え、第１画素電極は、第２画素電極よりも第１方向に沿って幅広であってアクティブエリアの外側に延在し遮光層と対向する延在部を有する液晶表示装置。
【選択図】 図２

Description

本発明の実施形態は、液晶表示装置に関する。

液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのＯＡ機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。

一般に、Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ（ＦＦＳ）モードの液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。このようなＦＦＳモードにおいては、画素電極と共通電極との間に形成されるフリンジ電界を利用して液晶分子の配向を制御している。

ＦＦＳモードの一例として、遮光層で覆われる非表示領域にダミー画素を配設する技術が提案されている。このダミー画素は、表示領域のサブ画素と同様の構成であるが、表示領域のサブ画素とは異なり、液晶層に電界を印加されないように構成されている。このようなダミー画素は、外部から侵入した静電気からの保護手段を形成するために使用される。

特開２０１０−２８６５７５号公報

本実施形態の目的は、表示品位の低下を抑制することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
画像を表示するアクティブエリアの端部に位置する第１画素及び第１方向で前記第１画素に隣接し前記アクティブエリアの内側に位置する第２画素に延在したコモン電位の共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜の上において前記第１画素に位置する第１画素電極であって前記共通電極と向かい合い第１方向に交差する第２方向に延出した第１スリットを形成する第１電極部を有する第１画素電極と、前記絶縁膜の上において前記第２画素に位置する第２画素電極であって前記共通電極と向かい合い第２方向に延出した第２スリットを形成する第２電極部を有する第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、前記アクティブエリアにおいて第１方向及び第２方向に延出し格子状に形成されるとともに前記アクティブエリアの外側に配置された遮光層と、前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶層と、を備え、前記第１画素電極は、前記第２画素電極よりも第１方向に沿って幅広であって、前記アクティブエリアの外側に延在し前記遮光層と対向する延在部を有する、液晶表示装置が提供される。

本実施形態によれば、
画像を表示するアクティブエリアの端部に位置する最外周画素に配置されたスイッチング素子と、コモン電位の共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において前記最外周画素に位置する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、前記アクティブエリアの外側において第１方向に交差する第２方向に沿って延出した第１セグメント及び前記第１セグメントと第１方向に隣接し前記アクティブエリアにおいて第２方向に沿って延出した第２セグメントを有する遮光層と、前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、前記第１配向膜と前記第２配向膜との間に保持された液晶層と、を備え、前記画素電極は、前記共通電極と向かい合い第２方向に延出したスリットを形成する電極部を有し、前記画素電極の一端部は前記第１セグメントと対向し前記画素電極の他端部は前記第２セグメントとの間に透過領域を形成する、液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルの構成及び等価回路を概略的に示す図である。 図２は、図１に示したアレイ基板における第１画素及び第２画素の構造を対向基板の側から見た概略平面図である。 図３は、図１に示したアレイ基板における他の画素の構造を対向基板の側から見た概略平面図である。 図４は、図２に示した第１画素及び第２画素を含むＡ−Ｂ線に沿った液晶表示パネルの断面構造を概略的に示す図である。 図５は、図１に示したアレイ基板における第１画素の他の構造を対向基板の側から見た概略平面図である。 図６は、図１に示したアレイ基板における第１画素の他の構造を対向基板の側から見た概略平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向して配置された第２基板である対向基板ＣＴと、これらのアレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えている。このような液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。このアクティブエリアＡＣＴは、例えば、矩形状であり、ｍ×ｎ個のマトリクス状に配置された複数の画素ＰＸによって構成されている（但し、ｍ及びｎは正の整数である）。図示した例では、アクティブエリアＡＣＴは、その第１方向Ｘに沿った一端部（アクティブエリアの左側端部）に位置する第１画素（最外周画素）ＰＸ１、及び、この第１画素ＰＸ１と第１方向Ｘに隣接し第１画素ＰＸ１よりもアクティブエリアＡＣＴの内側に位置する第２画素ＰＸ２を含んでいる。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿ってそれぞれ延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）及び容量線Ｃ（Ｃ１〜Ｃｎ）、第１方向Ｘに直交する第２方向Ｙに沿ってそれぞれ延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う共通電極ＣＥなどを備えている。

スイッチング素子ＳＷは、例えばトップゲート型あるいはボトムゲート型の薄膜トランジスタ（ＴＦＴ）である。スイッチング素子ＳＷは、例えばポリシリコンあるいはアモルファスシリコンによって形成された半導体層を備えている。共通電極ＣＥは、複数の画素ＰＸに亘って共通に形成されている。画素電極ＰＥは、各画素ＰＸにおいて島状に形成されている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、ゲートドライバＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、ソースドライバＳＤに接続されている。各容量線Ｃは、アクティブエリアＡＣＴの外側に引き出され、補助容量電圧が供給される電圧印加部ＶＣＳと電気的に接続されている。共通電極ＣＥは、コモン電圧が供給される給電部ＶＳと電気的に接続されている。ゲートドライバＧＤ及びソースドライバＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。図示した例では、液晶表示パネルＬＰＮを駆動するのに必要な信号源としての駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

また、図示した例の液晶表示パネルＬＰＮは、ＦＦＳモードあるいはＩＰＳモードに適用可能な構成であり、アレイ基板ＡＲに画素電極ＰＥ及び共通電極ＣＥを備えている。このような構成の液晶表示パネルＬＰＮでは、画素電極ＰＥ及び共通電極ＣＥの間に形成される横電界（例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界）を主に利用して液晶層ＬＱを構成する液晶分子をスイッチングする。

図２は、図１に示したアレイ基板ＡＲにおける第１画素ＰＸ１及び第２画素ＰＸ２の構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。

ゲート配線Ｇ３及びゲート配線Ｇ４は、それぞれ第１方向Ｘに沿って延出している。これらのゲート配線Ｇ３及びゲート配線Ｇ４は、第２方向Ｙに沿って第１ピッチで配置されている。ソース配線Ｓ１、ソース配線Ｓ２、及び、ソース配線Ｓ３は、それぞれ第２方向Ｙに沿って延出している。これらのソース配線Ｓ１、ソース配線Ｓ２、及び、ソース配線Ｓ３は、それぞれ第１方向Ｘに沿って第２ピッチで配置されている。ここでは、第１ピッチは、第２ピッチよりも大きい。第１画素ＰＸ１は、ゲート配線Ｇ３及びゲート配線Ｇ４とソース配線Ｓ１及びソース配線Ｓ２とで規定されている。第２画素ＰＸ２は、ゲート配線Ｇ３及びゲート配線Ｇ４とソース配線Ｓ２及びソース配線Ｓ３とで規定されている。第２画素ＰＸ１及び第２画素ＰＸ２は、例えば、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い縦長の長方形状である。

第１画素ＰＸ１は、ゲート配線Ｇ４及びソース配線Ｓ１と電気的に接続されたスイッチング素子ＳＷ１、及び、スイッチング素子ＳＷ１と電気的に接続された画素電極ＰＥ１を備えている。第２画素ＰＸ２は、ゲート配線Ｇ４及びソース配線Ｓ２と電気的に接続されたスイッチング素子ＳＷ２、及び、スイッチング素子ＳＷ２と電気的に接続された画素電極ＰＥ２を備えている。

共通電極ＣＥは、コモン電位であり、少なくとも図示したように第１方向Ｘに沿って延在し、第１方向Ｘに隣接する複数の画素ＰＸに亘って共通に形成されている。すなわち、共通電極ＣＥは、ソース配線Ｓ１、ソース配線Ｓ２、及び、ソース配線Ｓ３の上方をそれぞれ跨ぎ、第１画素ＰＸ１及び第２画素ＰＸ２にそれぞれ配置されている。この共通電極ＣＥは、第１画素ＰＸ１において画素電極ＰＥ１と対向し、第２画素ＰＸ２において画素電極ＰＥ２と対向している。画素電極ＰＥ１及び画素電極ＰＥ２は、それぞれ長方形状の画素形状に対応した島状に形成されている。

画素電極ＰＥ１は、共通電極ＣＥと向かい合い第２方向Ｙに延出した第１スリットＳＬ１を形成する第１電極部ＰＡ１を有している。図示した例では、画素電極ＰＥ１は、第２方向Ｙにそれぞれ延出した５本の電極部ＰＡ１１乃至ＰＡ１５を有しており、また、第２方向Ｙに沿ってそれぞれ延出した４本のスリットＳＬ１１乃至ＳＬ１４を有している。つまり、スリットＳＬ１１乃至ＳＬ１４のそれぞれは、第２方向Ｙと平行な長軸を有している。以下に、画素電極ＰＥ１のより詳細な形状について説明する。

スリットＳＬ１１乃至ＳＬ１４は、第１方向Ｘに沿って並んでいる。これらのスリットＳＬ１１乃至ＳＬ１４は、第１方向Ｘに沿って略同一の幅を有するように形成されている。電極部ＰＡ１１乃至ＰＡ１５は、第１方向Ｘに沿って並んでいる。これらの電極部ＰＡ１１乃至ＰＡ１５は、いずれも第１方向Ｘに沿って略同一の電極幅を有している。電極部ＰＡ１１と電極部ＰＡ１２との間には、スリットＳＬ１１が形成されている。電極部ＰＡ１２と電極部ＰＡ１３との間には、スリットＳＬ１２が形成されている。電極部ＰＡ１３と電極部ＰＡ１４との間には、スリットＳＬ１３が形成されている。電極部ＰＡ１４と電極部ＰＡ１５との間には、スリットＳＬ１４が形成されている。

画素電極ＰＥ２は、共通電極ＣＥと向かい合い第２方向Ｙに延出した第２スリットＳＬ２を形成する第２電極部ＰＡ２を有している。図示した例では、画素電極ＰＥ２は、第２方向Ｙにそれぞれ延出した３本の電極部ＰＡ２１乃至ＰＡ２３を有しており、また、第２方向Ｙに沿ってそれぞれ延出した２本のスリットＳＬ２１及びＳＬ２２を有している。つまり、スリットＳＬ２１及びＳＬ２２のそれぞれは、第２方向Ｙと平行な長軸を有している。以下に、画素電極ＰＥ２のより詳細な形状について説明する。

スリットＳＬ２１及びＳＬ２２は、第１方向Ｘに沿って並んでいる。これらのスリットＳＬ２１及びＳＬ２２は、第１方向Ｘに沿って略同一の幅を有するように形成されている。電極部ＰＡ２１乃至ＰＡ２３は、第１方向Ｘに沿って並んでいる。これらの電極部ＰＡ２１乃至ＰＡ２３は、いずれも第１方向Ｘに沿って略同一の電極幅を有している。電極部ＰＡ２１と電極部ＰＡ２２との間には、スリットＳＬ２１が形成されている。電極部ＰＡ２２と電極部ＰＡ２３との間には、スリットＳＬ２２が形成されている。

図示しないが、アクティブエリアＡＣＴのうちの左側端部に位置する最外周画素（つまり、ソース配線Ｓ１とソース配線Ｓ２との間に位置する画素）については、いずれも画素ＰＸ１と同一構成であり、画素電極ＰＥ１と同一形状の画素電極を備えている。また、アクティブエリアＡＣＴのうち、最外周画素よりも内側の画素については、いずれも画素ＰＸ２と同一構成であり、画素電極ＰＥ２と同一形状の画素電極を備えている。

画素電極ＰＥ１におけるスリットＳＬ１１乃至ＳＬ１４及び画素電極ＰＥ２におけるスリットＳＬ２１及びＳＬ２２のそれぞれは、いずれも後述するバックライトからのバックライト光が透過可能な透過領域となる。

後述する遮光層３１は、アレイ基板ＡＲに設けられたゲート配線Ｇやソース配線Ｓ、さらにはスイッチング素子ＳＷなどの配線部に対向している。すなわち、遮光層３１は、アクティブエリアＡＣＴにおいては、第１方向Ｘ及び第２方向Ｙに延出し、格子状に形成されている。また、遮光層３１は、アクティブエリアＡＣＴの外側ＰＲＡにも配置されている（詳述しないが、遮光層３１は、アクティブエリアＡＣＴの外側ＰＲＡにおいて、アクティブエリアＡＣＴを囲む枠状に形成されている）。

図示した例では、遮光層３１は、ゲート配線Ｇ３、ゲート配線Ｇ４、ソース配線Ｓ１、ソース配線Ｓ２、ソース配線Ｓ３、スイッチング素子ＳＷ１、及び、スイッチング素子ＳＷ２と対向し、しかも、第１画素ＰＸ１よりも外側（つまり、アクティブエリアの左側端部よりもさらに外側）の領域にも延在している。このような遮光層３１は、第１画素ＰＸ１に対応して略長方形状の開口部ＡＰ１を有するとともに、第２画素ＰＸ２に対応して略長方形状の開口部ＡＰ２を有している。

図示した遮光層３１は、アクティブエリアＡＣＴの外側ＰＲＡにおいて第２方向Ｙに沿って延出したセグメント３１１、及び、アクティブエリアＡＣＴにおいてセグメント３１１と第１方向Ｘに隣接し第２方向Ｙに沿って延出したセグメント３１２を含んでいる。セグメント３１２は、開口部ＡＰ１と開口部ＡＰ２との間に位置している。

ここで、画素電極ＰＥ１及び画素電極ＰＥ２と遮光層３１との位置関係に着目して説明する。

画素電極ＰＥ２を構成する第２電極部ＰＡ２は、いずれも開口部ＡＰ２の内側に位置している。つまり、画素電極ＰＥ２の両端に位置する電極部ＰＡ２１及び電極部ＰＡ２３は、遮光層３１とは重ならず、いずれも遮光層３１との間に透過領域を形成する。例えば、電極部ＰＡ２３とセグメント３１２との間には、スリットＳＬ２１などと同様の透過領域が形成される。

画素電極ＰＥ１は、画素電極ＰＥ２よりも第１方向Ｘに沿って幅広である。すなわち、画素電極ＰＥ１は、アクティブエリアＡＣＴの外側ＰＲＡに延在し遮光層３１と対向する延在部ＰＡＸを有している。図示した例では、画素電極ＰＥ１における第１スリットＳＬ１の本数は、画素電極ＰＥ２における第２スリットＳＬ２の本数よりも多い。換言すると、第１電極部ＰＡ１の本数は、第２電極部ＰＡ２の本数よりも多い。延在部ＰＡＸは、画素電極ＰＥ２とは反対側の端部に位置する第１電極部（つまり電極部ＰＡ１５）及び第１スリット（つまりスリットＳＬ１４）を含んでいる。

図示した画素電極ＰＥ１を構成する第１電極部ＰＡ１のうち、電極部ＰＡ１１乃至ＰＡ１３は、いずれも開口部ＡＰ１の内側に位置している。また、第１スリットＳＬ１のうち、スリットＳＬ１１乃至ＳＬ１３は、いずれも開口部ＡＰ１の内側に位置している。つまり、電極部ＰＡ１１乃至ＰＡ１３は、遮光層３１とは重ならない。電極部ＰＡ１１とセグメント３１２との間には、スリットＳＬ１１などと同様の透過領域が形成される。一方、第１電極部ＰＡ１のうち、電極部ＰＡ１４及びＰＡ１５は、いずれも遮光層３１のセグメント３１１と重なっている。また、スリットＳＬ１４も、セグメント３１１と重なっている。このように、画素電極ＰＥ１は、その一端部（図中の左側端部）がアクティブエリアＡＣＴの外側ＰＲＡに延在し遮光層３１のセグメント３１１と対向し、その他端部（図中の右側端部）が遮光層３１のセグメント３１２との間に透過領域を形成するように構成されている。

図３は、図１に示したアレイ基板ＡＲにおける他の画素ＰＸの構造を対向基板ＣＴの側から見た概略平面図である。なお、ここでは、説明に必要な主要部のみを図示している。

ゲート配線Ｇ３とゲート配線Ｇ４との間に位置する画素ＰＸのうち、アクティブエリアＡＣＴの第１方向Ｘに沿った他端部（アクティブエリアの右側端部）に位置する第３画素ＰＸ３も第１画素ＰＸ１と同様に最外周画素に相当する。第３画素ＰＸ３は、ゲート配線Ｇ４及びソース配線Ｓｍと電気的に接続されたスイッチング素子ＳＷ３、及び、スイッチング素子ＳＷ３と電気的に接続された画素電極ＰＥ３を備えている。

画素電極ＰＥ３は、共通電極ＣＥと向かい合い第２方向Ｙに延出した第３スリットＳＬ３を形成する第３電極部ＰＡ３を有している。図示した例では、画素電極ＰＥ３は、第１方向Ｘに沿って並び第２方向Ｙにそれぞれ延出した５本の電極部ＰＡ３１乃至ＰＡ３５を有してり、また、第１方向Ｘに沿って並び第２方向Ｙに沿ってそれぞれ延出した４本のスリットＳＬ３１乃至ＳＬ３４を有している。

画素電極ＰＥ３は、上記の画素電極ＰＥ２よりも第１方向Ｘに沿って幅広であり、画素電極ＰＥ１と略同等の幅を有している。すなわち、画素電極ＰＥ３は、画素電極ＰＥ１と同様に、アクティブエリアＡＣＴの外側ＰＲＡに延在し遮光層３１と対向する延在部ＰＡＸを有している。詳述しないが、延在部ＰＡＸは、第３電極部（つまり電極部ＰＡ３１及びＰＡ３２）及び第３スリット（つまりスリットＳＬ３１）を含んでいる。

図示した第３電極部ＰＡ３のうち、電極部ＰＡ３３乃至ＰＡ３５は、いずれも開口部ＡＰの内側に位置している。また、第３スリットＳＬ３のうち、スリットＳＬ３２乃至ＳＬ３４は、いずれも開口部ＡＰの内側に位置している。つまり、電極部ＰＡ３３乃至ＰＡ３５は、遮光層３１とは重ならない。このような画素電極ＰＥ３についても、画素電極ＰＥ１と同様に、その一端部（図中の右側端部）がアクティブエリアＡＣＴの外側ＰＲＡに延在し遮光層３１と対向し、その他端部（図中の左側端部）が遮光層３１の間に透過領域を形成するように構成されている。

図４は、図２に示した第１画素ＰＸ１及び第２画素ＰＸ２を含むＡ−Ｂ線に沿った液晶表示パネルＬＰＮの断面構造を概略的に示す図である。

すなわち、アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。このアレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、図示しないスイッチング素子、ソース配線Ｓ１乃至Ｓ３、Ｓｍ、共通電極ＣＥ、画素電極ＰＥ１乃至ＰＥ３、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１配向膜ＡＬ１などを備えている。

第１絶縁膜１１は、第１絶縁基板１０の上に配置されている。ソース配線Ｓ１乃至Ｓ３、Ｓｍなどは、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。この第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。

共通電極ＣＥは、第２絶縁膜１２の上に形成されている。この共通電極ＣＥは、透明な導電材料、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などによって形成されている。この共通電極ＣＥは、第３絶縁膜１３によって覆われている。この第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。

画素電極ＰＥ１乃至ＰＥ３は、それぞれ第３絶縁膜１３の上に形成され、共通電極ＣＥと向かい合っている。これらの画素電極ＰＥ１乃至ＰＥ３は、透明な導電材料、例えば、ＩＴＯやＩＺＯなどによって形成されている。画素電極ＰＥ１乃至ＰＥ３は、第１配向膜ＡＬ１によって覆われている。この第１配向膜ＡＬ１は、第３絶縁膜１３も覆っている。このような第１配向膜ＡＬ１は、水平配向性を示す材料によって形成されている。

一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。この対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲと対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２配向膜ＡＬ２などを備えている。

遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰ１乃至ＡＰ３を形成するものであって、図示しないゲート配線及びスイッチング素子や、ソース配線Ｓ１乃至Ｓ３、Ｓｍなどの配線部に対向するように配置されている。また、遮光層３１は、アクティブエリアＡＣＴの外側ＰＲＡにも延在している。

カラーフィルタ３２は、各画素ＰＸに対応して配置されている。すなわち、カラーフィルタ３２は、開口部ＡＰ１乃至ＡＰ３にそれぞれ形成され、その一部が遮光層３１に乗り上げている。第１方向Ｘに隣接する画素ＰＸにそれぞれ配置されたカラーフィルタ３２は、互いに色が異なる。例えば、カラーフィルタ３２は、赤色、青色、緑色といった３原色にそれぞれ着色された樹脂材料によって形成されている。赤色に着色された樹脂材料からなる赤色カラーフィルタは、赤色画素に対応して配置されている。青色に着色された樹脂材料からなる青色カラーフィルタは、青色画素に対応して配置されている。緑色に着色された樹脂材料からなる緑色カラーフィルタは、緑色画素に対応して配置されている。図示した例では、第１画素ＰＸ１は赤色画素（Ｒ）に対応し、赤色カラーフィルタ３２Ｒが開口部ＡＰ１に配置され、第２画素ＰＸ２は緑色画素（Ｇ）に対応し、緑色カラーフィルタ３２Ｇが開口部ＡＰ２に配置され、第３画素ＰＸ３は青色画素（Ｂ）に対応し、青色カラーフィルタ３２Ｂが開口部ＡＰ３に配置されている。これらのカラーフィルタ３２同士の境界は、遮光層３１と重なる位置にある。

オーバーコート層３３は、カラーフィルタ３２を覆っている。このオーバーコート層３３は、遮光層３１やカラーフィルタ３２の表面の凹凸を平坦化する。つまり、オーバーコート層３３のアレイ基板ＡＲと対向する側の表面は略平坦である。このようなオーバーコート層３３は、透明な樹脂材料によって形成されている。オーバーコート層３３の表面は、第２配向膜ＡＬ２によって覆われている。この第２配向膜ＡＬ２は、水平配向性を示す材料によって形成されている。

画素電極ＰＥ１のうち、スリットＳＬ１１乃至ＳＬ１３及び電極部ＰＡ１１乃至ＰＡ１３は、いずれも開口部ＡＰ１及び赤色カラーフィルタ３２Ｒに対向する。また、画素電極ＰＥ１のうち、スリットＳＬ１４及び電極部ＰＡ１４乃至ＰＡ１５は、いずれも遮光層３１と対向する。画素電極ＰＥ３のうち、スリットＳＬ３２乃至ＳＬ３４及び電極部ＰＡ３３乃至ＰＡ３５は、いずれも開口部ＡＰ３及び青色カラーフィルタ３２Ｂに対向する。また、画素電極ＰＥ３のうち、スリットＳＬ３１及び電極部ＰＡ３１乃至ＰＡ３２は、いずれも遮光層３１と対向する。なお、画素電極ＰＥ２は、開口部ＡＰ２及び緑色カラーフィルタ３２Ｇに対向する。画素電極ＰＥ３は、開口部ＡＰ３及び青色カラーフィルタ３２Ｂに対向する。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１配向膜ＡＬ１及び第２配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、これらのアレイ基板ＡＲの第１配向膜ＡＬ１と対向基板ＣＴの第２配向膜ＡＬ２との間に形成されたセルギャップに封入された液晶分子ＬＭを含む液晶組成物によって構成されている。このような液晶層ＬＱは、例えば、誘電率異方性が正（ポジ型）の液晶材料によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であり、また、光源として発光ダイオード（ＬＥＤ）を利用したものや冷陰極管（ＣＣＦＬ）を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。

アレイ基板ＡＲの外面すなわち第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。また、対向基板ＣＴの外面すなわち第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１の第１偏光軸と第２偏光板ＰＬ２の第２偏光軸とは、例えば、クロスニコルの位置関係にある。

第１配向膜ＡＬ１及び第２配向膜ＡＬ２は、図２に示したように、基板主面（あるいは、Ｘ−Ｙ平面）と平行な面内において、互いに平行な方位に配向処理（例えば、ラビング処理や光配向処理）がなされている。第１配向膜ＡＬ１は、第２方向Ｙに対して４５°以下の鋭角に交差する方向に沿って配向処理されている。第１配向膜ＡＬ１の配向処理方向Ｒ１及び第２配向膜ＡＬ２の配向処理方向Ｒ２は、例えば、第２方向Ｙに対して５°〜１５°の角度をもって交差する方向である。なお、配向処理方向Ｒ１と配向処理方向Ｒ２とは互いに逆向きである。

なお、第１偏光板ＰＬ１の第１偏光軸は、例えば、第１配向膜ＡＬ１の配向処理方向Ｒ１と略平行な方位に設定され、第２偏光板ＰＬ２の第２偏光軸は、第１配向膜ＡＬ１の配向処理方向Ｒ１と略直交する方位に設定されている。

以下に、上記構成の液晶表示装置における動作の一例（ノーマリブラック）について説明する。

画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されていないＯＦＦ時においては、液晶層ＬＱに電圧が印加されていない状態であり、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていない。このため、液晶層ＬＱに含まれる液晶分子ＬＭは、図２に点線で示したように、Ｘ−Ｙ平面内において、第１配向膜ＡＬ１及び第２配向膜ＡＬ２の配向処理方向に初期配向する（液晶分子ＬＭが初期配向する方向を初期配向方向と称する）。ＯＦＦ時には、バックライトＢＬからのバックライト光の一部は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した光は、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光である。このような直線偏光の偏光状態は、ＯＦＦ時の液晶表示パネルＬＰＮを通過した際にほとんど変化しない。このため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

一方、画素電極ＰＥと共通電極ＣＥとの間に電位差を形成するような電圧が印加されたＯＮ時においては、液晶層ＬＱに電圧が印加された状態であり、画素電極ＰＥと共通電極ＣＥとの間にフリンジ電界が形成される。このため、液晶分子ＬＭは、図２に実線で示したように、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。ポジ型の液晶材料においては、液晶分子ＬＭは、その長軸が電界と略平行となるような方向に配向する。このようなＯＮ時には、第１偏光板ＰＬ１の第１偏光軸と直交する直線偏光は、液晶表示パネルＬＰＮに入射し、その偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ時においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

ところで、フリンジ電界を利用して液晶分子ＬＭを制御するＦＦＳモードでは、製造過程等で共通電極ＣＥと画素電極ＰＥとの間に位置する第３絶縁膜１３が帯電した場合、アクティブエリア内の最外周に電荷が局在化し、表示に悪影響を及ぼすことがある。上記した例では、アクティブエリアＡＣＴの左側端部に位置する最外周画素の画素列（つまり、第１画素ＰＸ１を含み第１画素ＰＸ１と第２方向Ｙに並んだ画素列）、あるいは、アクティブエリアＡＣＴの右側端部に位置する最外周画素の画素列（つまり、第３画素ＰＸ３を含み第３画素ＰＸ３と第２方向Ｙに並んだ画素列）において、画素電極ＰＥと共通電極ＣＥとの間に電界が形成されていないＯＦＦ状態であっても、局在化した電荷の影響により液晶分子ＬＭの配向が乱れてしまい、特に、ノーマリブラックの場合には、黒表示にもかかわらず、バックライト光が漏れてしまい、表示品位の低下を招く。

そこで、本実施形態では、第１画素ＰＸ１においては、画素電極ＰＥ１は第１方向Ｘに拡幅され、開口部ＡＰ１に対向するとともに、アクティブエリアＡＣＴの外側ＰＲＡの遮光層３１と対向している。同様に、第３画素ＰＸ３においては、画素電極ＰＥ３は第１方向Ｘに拡幅され、開口部ＡＰ３に対向するとともに、アクティブエリアＡＣＴの外側ＰＲＡの遮光層３１と対向している。これにより、画素電極ＰＥ１あるいは画素電極ＰＥ３と共通電極ＣＥとの間に不所望な電荷を局所的に保持した領域は、アクティブエリアＡＣＴの外側ＰＲＡに位置する。このため、第３絶縁膜１３が帯電し、電荷が局在化したとしても、液晶分子ＬＭの配向が乱れる領域は、遮光層３１によって遮光されているため、アクティブエリアＡＣＴにおける光漏れを抑制することが可能となる。したがって、表示品位の低下を抑制することが可能となる。

次に、本実施形態の他の構成例について説明する。なお、上記した構成例と同一構成については同一の参照符号を付して詳細な説明を省略する。

図５は、図１に示したアレイ基板ＡＲにおける第１画素ＰＸ１の他の構造を対向基板ＣＴの側から見た概略平面図である。

図示した構成例は、図２に示した構成例と比較して、画素電極ＰＥ１の電極部ＰＡ１４を拡幅して延在部ＰＡＸを形成した点で相違している。なお、画素電極ＰＥ２については、上記の構成例と同一である。

図示した例では、画素電極ＰＥ１は、第１方向Ｘに沿って並び第２方向Ｙにそれぞれ延出した４本の電極部ＰＡ１１乃至ＰＡ１４を有しており、また、第１方向Ｘに沿って並び第２方向Ｙに沿ってそれぞれ延出した３本のスリットＳＬ１１乃至ＳＬ１３を有している。電極部ＰＡ１１乃至ＰＡ１３は、いずれも第１方向Ｘに略同等の電極幅を有している。電極部ＰＡ１４の第１方向Ｘに沿った幅は、電極部ＰＡ１３などの第１方向Ｘに沿った幅よりも広い。スリットＳＬ１１は、電極部ＰＡ１１と電極部ＰＡ１２との間に形成されている。スリットＳＬ１２は、電極部ＰＡ１２と電極部ＰＡ１３との間に形成されている。スリットＳＬ１３は、電極部ＰＡ１３と電極部ＰＡ１４との間に形成されている。

画素電極ＰＥ１は、画素電極ＰＥ２よりも第１方向Ｘに沿って幅広であり、アクティブエリアＡＣＴの外側ＰＲＡに延在した延在部ＰＡＸを有している。図示した例では、画素電極ＰＥ１における第１スリットＳＬ１の本数は、画素電極ＰＥ２における第２スリットＳＬ２の本数よりも多い。換言すると、第１電極部ＰＡ１の本数は、第２電極部ＰＡ２の本数よりも多い。

ここで、画素電極ＰＥ１と遮光層３１との位置関係に着目すると、図示した画素電極ＰＥ１を構成する第１電極部ＰＡ１のうち、電極部ＰＡ１１乃至ＰＡ１３は、いずれも開口部ＡＰ１の内側に位置している。また、スリットＳＬ１１乃至ＳＬ１３は、いずれも開口部ＡＰ１の内側に位置している。つまり、電極部ＰＡ１１乃至ＰＡ１３は、遮光層３１とは重ならない。一方、第１電極部ＰＡ１のうち、電極部ＰＡ１４は、遮光層３１のセグメント３１１と重なっている。つまり、延在部ＰＡＸは、画素電極ＰＥ２とは反対側の端部に位置する電極部ＰＡ１４に相当する。なお、図示した延在部ＰＡＸは、いずれのスリットも含んでいない。

このような構成例においても、上記した構成例と同様の効果が得られる。

図６は、図１に示したアレイ基板ＡＲにおける第１画素ＰＸ１の他の構造を対向基板ＣＴの側から見た概略平面図である。

図示した構成例は、図５に示した構成例と比較して、画素電極ＰＥ１の電極部ＰＡ１３を拡幅して延在部ＰＡＸを形成した点で相違している。なお、画素電極ＰＥ２については、上記の構成例と同一である。

図示した例では、画素電極ＰＥ１は、第１方向Ｘに沿って並び第２方向Ｙにそれぞれ延出した３本の電極部ＰＡ１１乃至ＰＡ１３を有しており、また、第１方向Ｘに沿って並び第２方向Ｙに沿ってそれぞれ延出した２本のスリットＳＬ１１及びＳＬ１２を有している。電極部ＰＡ１１及びＰＡ１２は、いずれも第１方向Ｘに略同等の電極幅を有している。電極部ＰＡ１３の第１方向Ｘに沿った幅は、電極部ＰＡ１２などの第１方向Ｘに沿った幅よりも広い。スリットＳＬ１１は、電極部ＰＡ１１と電極部ＰＡ１２との間に形成されている。スリットＳＬ１２は、電極部ＰＡ１２と電極部ＰＡ１３との間に形成されている。

画素電極ＰＥ１は、画素電極ＰＥ２よりも第１方向Ｘに沿って幅広であり、アクティブエリアＡＣＴの外側ＰＲＡに延在した延在部ＰＡＸを有している。図示した例では、画素電極ＰＥ１における第１スリットＳＬ１の本数は、画素電極ＰＥ２における第２スリットＳＬ２の本数と同数であり、第１電極部ＰＡ１の本数は、第２電極部ＰＡ２の本数と同数である。

ここで、画素電極ＰＥ１と遮光層３１との位置関係に着目すると、図示した画素電極ＰＥ１を構成する第１電極部ＰＡ１のうち、電極部ＰＡ１１及びＰＡ１２は、いずれも開口部ＡＰ１の内側に位置している。また、スリットＳＬ１１及びＳＬ１２は、いずれも開口部ＡＰ１の内側に位置している。電極部ＰＡ１３は、開口部ＡＰ１と対向する位置からアクティブエリアＡＣＴの外側ＰＲＡに亘って延在し、その一部分が開口部ＡＰ１の内側に位置する一方で、他の部分が遮光層３１のセグメント３１１と重なっている。つまり、延在部ＰＡＸは、画素電極ＰＥ２とは反対側の端部に位置する電極部ＰＡ１３に相当する。なお、図示した延在部ＰＡＸは、いずれのスリットも含んでいない。

このような構成例においても、上記した構成例と同様の効果が得られる。

以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、上記の実施形態においては、画素電極ＰＥのスリットＳＬは第２方向Ｙに平行な長軸を有するように形成したが、第１方向Ｘに平行な長軸を有するように形成しても良いし、第１方向Ｘ及び第２方向Ｙに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＰＥ…画素電極 ＰＡ…電極部 ＳＬ…スリット ＰＡＸ…延在部
ＣＥ…共通電極
ＬＱ…液晶層 ＬＭ…液晶分子
３１…遮光層

Claims (8)

1. 画像を表示するアクティブエリアの端部に位置する第１画素及び第１方向で前記第１画素に隣接し前記アクティブエリアの内側に位置する第２画素に延在したコモン電位の共通電極と、前記共通電極の上に配置された絶縁膜と、前記絶縁膜の上において前記第１画素に位置する第１画素電極であって前記共通電極と向かい合い第１方向に交差する第２方向に延出した第１スリットを形成する第１電極部を有する第１画素電極と、前記絶縁膜の上において前記第２画素に位置する第２画素電極であって前記共通電極と向かい合い第２方向に延出した第２スリットを形成する第２電極部を有する第２画素電極と、前記第１画素電極及び前記第２画素電極を覆う第１配向膜と、を備えた第１基板と、
   前記アクティブエリアにおいて第１方向及び第２方向に延出し格子状に形成されるとともに前記アクティブエリアの外側に配置された遮光層と、前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、
   前記第１配向膜と前記第２配向膜との間に保持された液晶層と、を備え、
   前記第１画素電極は、前記第２画素電極よりも第１方向に沿って幅広であって、前記アクティブエリアの外側に延在し前記遮光層と対向する延在部を有する、液晶表示装置。
2. 前記延在部は、前記第２画素電極とは反対側の端部に位置する前記第１電極部を含む、請求項１に記載の液晶表示装置。
3. 前記延在部は、前記第２画素電極とは反対側の端部に位置する前記第１スリットを含む、請求項１または２に記載の液晶表示装置。
4. 前記第１スリットの本数は前記第２スリットの本数よりも多い、請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 前記第１スリットの本数は前記第２スリットの本数と同数であり、
   前記遮光層は、前記延在部と対向し第２方向に沿って延出した第１セグメントを有し、前記第１セグメントと前記第１スリットとの間に前記第１電極部が位置する、請求項１乃至３のいずれか１項に記載の液晶表示装置。
6. 前記遮光層は、前記第１画素電極と前記第２画素電極との間に位置し第２方向に沿って延出した第２セグメントを有し、前記第２セグメントと前記第１電極部との間、及び、前記第２セグメントと前記第２電極部との間にそれぞれ透過領域を形成する、請求項１乃至５のいずれか１項に記載の液晶表示装置。
7. 前記第２基板は、前記第１画素に対応して配置され第２方向に延出した第１カラーフィルタと、前記第２画素に対応して配置され第２方向に延出し前記第１カラーフィルタとは異なる色の第２カラーフィルタと、を備えた、請求項１乃至６のいずれか１項に記載の液晶表示装置。
8. 画像を表示するアクティブエリアの端部に位置する最外周画素に配置されたスイッチング素子と、コモン電位の共通電極と、前記共通電極の上に配置された絶縁膜と、前記スイッチング素子と電気的に接続され前記絶縁膜の上において前記最外周画素に位置する画素電極と、前記画素電極を覆う第１配向膜と、を備えた第１基板と、
   前記アクティブエリアの外側において第１方向に交差する第２方向に沿って延出した第１セグメント及び前記第１セグメントと第１方向に隣接し前記アクティブエリアにおいて第２方向に沿って延出した第２セグメントを有する遮光層と、前記第１配向膜と対向する第２配向膜と、を備えた第２基板と、
   前記第１配向膜と前記第２配向膜との間に保持された液晶層と、を備え、
   前記画素電極は、前記共通電極と向かい合い第２方向に延出したスリットを形成する電極部を有し、前記画素電極の一端部は前記第１セグメントと対向し前記画素電極の他端部は前記第２セグメントとの間に透過領域を形成する、液晶表示装置。

Images