JP2014077925A - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP2014077925A
JP2014077925A JP2012226140A JP2012226140A JP2014077925A JP 2014077925 A JP2014077925 A JP 2014077925A JP 2012226140 A JP2012226140 A JP 2012226140A JP 2012226140 A JP2012226140 A JP 2012226140A JP 2014077925 A JP2014077925 A JP 2014077925A
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
insulating film
crystal display
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012226140A
Other languages
English (en)
Inventor
Junichi Kobayashi
淳一 小林
Takashi Mitsumoto
高志 三本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2012226140A priority Critical patent/JP2014077925A/ja
Publication of JP2014077925A publication Critical patent/JP2014077925A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】表示品位の劣化を抑制するとともに軽量化及び薄型化が可能な液晶表示装置を提供する。
【解決手段】各画素に配置されたスイッチング素子と、前記画素を区画し開口部を形成するブラックマトリクスと、前記開口部に配置されたカラーフィルタ層と、前記カラーフィルタ層を覆う第1絶縁膜と、前記第1絶縁膜の上に配置された共通電極と、前記共通電極の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置され前記スイッチング素子に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、前記第2絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆い前記第2絶縁膜の上に配置された第1配向膜と、を備えたアレイ基板と、前記アレイ基板に対向し樹脂材料で形成された絶縁基板と、前記絶縁基板の前記アレイ基板と対向する側に配置された第2配向膜と、を備えた対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層と、を有することを特徴とする液晶表示装置。
【選択図】図4

Description

本発明の実施形態は、液晶表示装置に関する。
液晶表示装置は、軽量、薄型、低消費電力などの特徴を生かして、パーソナルコンピュータなどのOA機器やテレビなどの表示装置として各種分野で利用されている。近年では、液晶表示装置は、携帯電話などの携帯端末機器や、カーナビゲーション装置、ゲーム機などの表示装置としても利用されている。
一般に、Fringe Field Switching(FFS)モードやIn−Plane Switching(IPS)モードなどの横電界方式の液晶表示パネルは、画素電極及び共通電極を備えたアレイ基板と、対向基板との間に液晶層を保持した構成である。特に、FFSモードにおいては、液晶分子が画素電極と共通電極との間のフリンジ電界によって基板主面と平行な面内で回転することにより、液晶層のリタデーション(Δn・d;Δnは液晶層の屈折率異方性であり、dは液晶層を保持するセルギャップである)を変化させている。
横電界方式の液晶表示パネルにおいて、カラーフィルタ・オン・アレイ(COA)構造を適用したアレイ基板を用いる技術が提案されている。このようなCOA構造によれば、アレイ基板と対向基板とのアライメントのずれに起因した開口率の低減や混色による表示品位の低減を抑制することができる。
一方で、カラーフィルタ層やブラックマトリクスが液晶層に接近することで、カラーフィルタ層やブラックマトリクスから液晶層への不純物の溶出が懸念される。このような不純物には、液晶分子の駆動に影響を与えるものも含まれているため、液晶層が不純物によって汚染された際には、表示品位の劣化を引き起こす恐れがある。
また、液晶表示装置の更なる軽量化及び薄型化が要望されている。
特開2008−064792号公報
本実施形態の目的は、表示品位の劣化を抑制するとともに軽量化及び薄型化が可能な液晶表示装置を提供することにある。
本実施形態によれば、
各画素に配置されたスイッチング素子と、前記画素を区画し開口部を形成するブラックマトリクスと、前記開口部に配置されたカラーフィルタ層と、前記カラーフィルタ層を覆う第1絶縁膜と、前記第1絶縁膜の上に配置された共通電極と、前記共通電極の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置され前記スイッチング素子に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、前記第2絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆い前記第2絶縁膜の上に配置された第1配向膜と、を備えたアレイ基板と、前記アレイ基板に対向し樹脂材料で形成された絶縁基板と、前記絶縁基板の前記アレイ基板と対向する側に配置された第2配向膜と、を備えた対向基板と、前記アレイ基板と前記対向基板との間に挟持された液晶層と、を有することを特徴とする液晶表示装置。
図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。 図2は、カラーフィルタ・オン・アレイ構造のアレイ基板の構造の一例を概略的に示す平面図である。 図3は、図1に示したアレイ基板における画素の構造の一例を概略的に示す平面図である。 図4は、図1に示した液晶表示パネルの一画素におけるスイッチング素子を含む断面構造を概略的に示す断面図である。 図5は、本実施形態に適用可能な対向基板の変形例を概略的に示す断面図である。 図6は、本実施形態に適用可能な対向基板の他の変形例を概略的に示す断面図である。 図7は、本実施形態に適用可能な対向基板の他の変形例を概略的に示す断面図である。
以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
図1は、本実施形態の液晶表示装置を構成する液晶表示パネルLPNの構成及び等価回路を概略的に示す図である。
すなわち、液晶表示装置は、アクティブマトリクスタイプの透過型の液晶表示パネルLPNを備えている。液晶表示パネルLPNは、第1基板であるアレイ基板ARと、アレイ基板ARに対向して配置された第2基板である対向基板CTと、これらのアレイ基板ARと対向基板CTとの間に保持された液晶層LQと、を備えている。このような液晶表示パネルLPNは、画像を表示するアクティブエリアACTを備えている。このアクティブエリアACTは、m×n個のマトリクス状に配置された複数の画素PXによって構成されている(但し、m及びnは正の整数である)。
アレイ基板ARは、アクティブエリアACTにおいて、第1方向Xに沿ってそれぞれ延出した複数のゲート配線G(G1〜Gn)及び容量線C(C1〜Cn)、第1方向Xに直交する第2方向Yに沿ってそれぞれ延出した複数のソース配線S(S1〜Sm)などを備えている。各画素PXは、ゲート配線G及びソース配線Sと電気的に接続されたスイッチング素子SW、スイッチング素子SWに電気的に接続された画素電極PE、画素電極PEと向かい合う共通電極CEなどを備えている。共通電極CEは、容量線Cとして機能する場合もあり得る。
各ゲート配線Gは、ゲートドライバGDに接続されている。各ソース配線Sは、ソースドライバSDに接続されている。各容量線Cは、補助容量電圧が供給される電圧印加部VCSと電気的に接続されている。共通電極CEは、コモン電圧が供給される給電部VSと電気的に接続されている。液晶表示パネルLPNを駆動するのに必要な信号源としての駆動ICチップ2は、液晶表示パネルLPNのアクティブエリアACTの外側において、アレイ基板ARに実装されている。駆動ICチップ2は、ゲートドライバGD及びソースドライバSDに接続されている。
図示した例の液晶表示パネルLPNは、FFSモードあるいはIPSモードに適用可能な構成であり、アレイ基板ARに画素電極PE及び共通電極CEを備えている。このような構成の液晶表示パネルLPNでは、画素電極PE及び共通電極CEの間に形成される横電界(例えば、フリンジ電界のうちの基板の主面にほぼ平行な電界)を主に利用して液晶層LQを構成する液晶分子をスイッチングする。
図2は、カラーフィルタ・オン・アレイ構造のアレイ基板ARの構造の一例を概略的に示す平面図である。なお、ここでは、カラーフィルタ層まで積層した状態での説明に必要な主要部のみを図示している。
図示したアレイ基板は、ブラックマトリクス31及びカラーフィルタ層32を備えている。
ブラックマトリクス31は、それぞれ第1方向Xに沿って延出したゲート配線G1乃至G3、及び、それぞれ第2方向Yに沿って延出したソース配線S1乃至S4を覆うように形成され、各画素を区画している。すなわち、ブラックマトリクス31は、第1方向Xに沿って延出しゲート配線Gを覆うセグメントと、第2方向Yに沿って延出しソース配線Sをそれぞれ覆うセグメント、を含んでいる。また、ブラックマトリクス31は、アクティブエリアの外側を覆うセグメントも含んでいる。なお、このブラックマトリクス31は、図示しないスイッチング素子SWも覆うように形成されている。このようなブラックマトリクス31には、開口部APが形成されている。図示した例では、開口部APは、第1方向Xに平行な短辺と、第2方向Yに平行な長辺とを有する長方形状である。開口部APは、隣接するゲート配線Gの間と隣接するソース配線Sの間にそれぞれ位置している。このようなブラックマトリクス31は、例えば、黒色に着色された樹脂材料によって形成されている。
カラーフィルタ層32は、開口部APに配置され、ブラックマトリクス31の上にも延在している。カラーフィルタ層32には、青色カラーフィルタ32Bと、緑色カラーフィルタ32Gと、赤色カラーフィルタ32Rとが含まれる。青色カラーフィルタ32Bは、青色に着色された樹脂材料によって形成されている。緑色カラーフィルタ32Gは、緑色に着色された樹脂材料によって形成されている。赤色カラーフィルタ32Rは、赤色に着色された樹脂材料によって形成されている。これらのカラーフィルタ層32は、それぞれ第2方向Yに沿って延出した帯状に形成されている。異なるカラーフィルタ層32間の境界は、ソース配線Sと重なる位置にある。
図3は、図1に示したアレイ基板ARにおける画素PXの構造の一例を概略的に示す平面図である。なお、ここでは、説明に必要な主要部のみを図示しており、ブラックマトリクスやカラーフィルタ層の図示を省略している。
例えば、図中の左側の画素PXにおいては、スイッチング素子SWは、ゲート配線G2及びソース配線S1と電気的に接続され、ソース配線S1とソース配線S2との間に位置する画素電極PEに接続されている。同様に、図中の右側の画素PXにおいては、スイッチング素子SWは、ゲート配線G2及びソース配線S2と電気的に接続されている。
共通電極CEは、第1方向Xに沿って延在し、複数の画素PXに亘って共通に形成されている。すなわち、共通電極CEは、各画素PXに配置されるとともに各ソース配線Sの上方を跨いで、第1方向Xに隣接する複数の画素PXに亘って共通に形成されている。なお、図示しないが、共通電極CEは、第2方向Yに隣接する複数の画素PXに亘って共通に形成されていても良い。
各画素PXの画素電極PEは、共通電極CEの上方に配置されている。各画素電極PEは、画素PXにおいて島状に形成されている。図示した例では、画素電極PEは、第1方向Xに沿った短辺と、第2方向Yに沿った長辺と、を有する概略長方形状に形成されている。このような各画素電極PEには、共通電極CEと向かい合う複数のスリットPSLが形成されている。図示した例では、画素電極PEは、第2方向Yに沿って延出した4本の電極部PAを有しており、また、第2方向Yに沿って延出した3本のスリットPSLを有している。スリットPSLのそれぞれは、第2方向Yと平行な長軸を有している。なお、画素電極PEの形状は、図示した例に限らない。
図4は、図1に示した液晶表示パネルLPNの一画素におけるスイッチング素子を含む断面構造を概略的に示す断面図である。
すなわち、アレイ基板ARは、ガラス基板や樹脂基板などの光透過性を有する第1絶縁基板10を用いて形成されている。このアレイ基板ARは、第1絶縁基板10の対向基板CTに対向する側にスイッチング素子SW、ブラックマトリクス31、カラーフィルタ層32、共通電極CE、画素電極PE、柱状スペーサSP、第1絶縁膜11、第2絶縁膜12、第3絶縁膜13、第4絶縁膜14、第1配向膜AL1などを備えている。
ここに示したスイッチング素子SWは、例えば薄膜トランジスタ(TFT)である。このスイッチング素子SWは、ポリシリコンやアモルファスシリコンによって形成された半導体層を備えている。なお、スイッチング素子SWは、トップゲート型あるいはボトムゲート型のいずれであっても良いが、図示した例では、トップゲート型を採用している。
すなわち、スイッチング素子SWは、第1絶縁基板10の上に配置されたポリシリコンからなる半導体層SCを備えている。なお、第1絶縁基板10と半導体層SCとの間に絶縁膜からなるアンダーコート層が介在していても良い。この半導体層SCは、第1絶縁膜11によって覆われている。また、この第1絶縁膜11は、第1絶縁基板10の上にも配置されている。
スイッチング素子SWのゲート電極WGは、第1絶縁膜11の上に形成され、半導体層SCの直上に位置している。このゲート電極WGは、図示しないゲート配線に電気的に接続され、第2絶縁膜12によって覆われている。また、この第2絶縁膜12は、第1絶縁膜11の上にも配置されている。
スイッチング素子SWのソース電極WS及びドレイン電極WDは、第2絶縁膜12の上に形成されている。また、ソース配線S1及びソース配線S2も同様に第2絶縁膜12の上に形成されている。これらのソース電極WS及びドレイン電極WDは、それぞれ第1絶縁膜11及び第2絶縁膜12を貫通するコンタクトホールを通して半導体層SCにコンタクトしている。このような構成のスイッチング素子SWは、ブラックマトリクス31によって覆われている。また、上記したように、ブラックマトリクス31は、図示しないゲート配線や、ソース配線1及びソース配線S2も覆っている。
カラーフィルタ層32は、開口部APに配置され、ブラックマトリクス31の上にも配置されている。このカラーフィルタ層32は、第3絶縁膜13によって覆われている。第3絶縁膜13は、ブラックマトリクス31やカラーフィルタ層32の表面の凹凸を平坦化する。つまり、第3絶縁膜13の表面は略平坦である。このような第3絶縁膜13は、例えば透明な樹脂材料などによって形成されている。なお、第3絶縁膜13は、例えばシリコン酸化物(SiO)やシリコン窒化物(SiNx)などの無機系材料によって形成されていてもよい。これらのブラックマトリクス31、カラーフィルタ層32、及び、第3絶縁膜13には、ドレイン電極WDまで貫通した第1コンタクトホールCH1が形成されている。
共通電極CEは、第3絶縁膜13の上に配置されている。なお、この共通電極CEは、第1コンタクトホールCH1には延出していない。このような共通電極CEは、例えばインジウム・ティン・オキサイド(ITO)やインジウム・ジンク・オキサイド(IZO)などの透明な導電材料によって形成されている。
第4絶縁膜14は、共通電極CEの上に配置されている。また、この第4絶縁膜14は、図示していないが第3絶縁膜13の上にも配置されている。また、この第4絶縁膜14は、第1コンタクトホールCH1において、ブラックマトリクス31、カラーフィルタ層32、及び、第3絶縁膜13を覆っている。この第1コンタクトホールCH1において、第4絶縁膜14には、ドレイン電極WDまで貫通した第2コンタクトホールCH2が形成されている。このような第4絶縁膜14は、共通電極CEと画素電極PEとの間に位置する層間絶縁膜として機能し、第3絶縁膜13と比較して薄い膜厚に形成され、例えばシリコン窒化物(SiNx)などの無機系材料によって形成されている。
画素電極PEは、第4絶縁膜14の上に配置され、共通電極CEと向かい合っている。より具体的には、画素電極PEは、第1コンタクトホールCH1及び第2コンタクトホールCH2を介してスイッチング素子SWのドレイン電極WDに電気的に接続されている。このような画素電極PEは、例えばITOやIZOなどの透明な導電材料によって形成されている。
柱状スペーサSPは、第4絶縁膜14の上に配置されている。この柱状スペーサSPは、ブラックマトリクス31の上方に位置している。なお、柱状スペーサSPは、画素電極PEの上に乗り上げている場合もあり得る。このような柱状スペーサSPは、樹脂材料によって形成されている。
このような画素電極PE及び柱状スペーサSPは、第1配向膜AL1によって覆われている。この第1配向膜AL1は、第4絶縁膜14の上にも配置されている。このような第1配向膜AL1は、水平配向性を示す材料によって形成されている。
一方、対向基板CTは、光透過性を有する第2絶縁基板30を用いて形成されている。この第2絶縁基板30は、樹脂材料によって形成された樹脂基板(プラスチック基板やフィルムなど)である。この対向基板CTは、第2絶縁基板30のアレイ基板ARに対向する側に配置された第2配向膜AL2を備えている。この第2配向膜AL2は、水平配向性を示す材料によって形成されている。
上述したようなアレイ基板ARと対向基板CTとは、第1配向膜AL1及び第2配向膜AL2が向かい合うように配置されている。このとき、アレイ基板ARと対向基板CTとの間には、柱状スペーサSPにより、所定のセルギャップが形成される。アレイ基板ARと対向基板CTとは、セルギャップが形成された状態でシール材(図示せず)によって貼り合わせられている。液晶層LQは、これらのアレイ基板ARの第1配向膜AL1と対向基板CTの第2配向膜AL2との間に形成されたセルギャップに封入された液晶分子LMを含む液晶組成物によって構成されている。
このような構成の液晶表示パネルLPNに対して、その背面側には、バックライトBLが配置されている。バックライトBLとしては、種々の形態が適用可能であり、また、光源として発光ダイオード(LED)を利用したものや冷陰極管(CCFL)を利用したものなどのいずれでも適用可能であり、詳細な構造については説明を省略する。
アレイ基板ARの外面すなわち第1絶縁基板10の外面10Bには、第1偏光板PL1を含む第1光学素子OD1が配置されている。第1光学素子OD1については、第1偏光板PL1が外面10Bに直接接着されていても良いし、第1偏光板PL1と外面10Bとの間に位相差板などの他の光学素子が介在していても良い。対向基板CTの外面、すなわち第2絶縁基板30のアレイ基板ARと対向する側と反対側である外面30Bには、第2偏光板PL2を含む第2光学素子OD2が配置されている。つまり、第2偏光板PL2の偏光子層は、外面30B側に位置している。第2光学素子OD2については、第2偏光板PL2が外面30Bに直接接着されていても良いし、第2偏光板PL2と外面30Bとの間に位相差板などの他の光学素子が介在していても良い。第1偏光板PL1の第1偏光軸と第2偏光板PL2の第2偏光軸とは、例えば、クロスニコルの位置関係にある。
第1配向膜AL1及び第2配向膜AL2は、図3に示したように、基板主面(あるいは、X−Y平面)と平行な面内において、互いに平行な方位に配向処理(例えば、ラビング処理や光配向処理)がなされている。第1配向膜AL1は、第2方向Yに対して45°以下の鋭角に交差する方向に沿って配向処理されている。第1配向膜AL1の配向処理方向R1及び第2配向膜AL2の配向処理方向R2は、例えば、第1方向Xに対して5°〜15°の角度をもって交差する方向である。なお、配向処理方向R1と配向処理方向R2とは互いに逆向きである。
液晶層LQが例えば正(ポジ型)の誘電率異方性を有する液晶材料によって構成されている場合には、液晶層LQに電圧が印加されていないOFF時において、液晶分子LMは、図3に実線で示したように、第1配向膜AL1及び第2配向膜AL2の配向処理方向に初期配向する。また、液晶層LQに電圧が印加されたON時においては、液晶分子LMは、図3に点線で示したように、初期配向方向とは異なる方向に配向する。
なお、第1偏光板PL1の第1偏光軸は、例えば、第1配向膜AL1の配向処理方向R1と平行な方位に設定され、第2偏光板PL2の第2偏光軸は、第1配向膜AL1の配向処理方向R1と直交する方位に設定されている。
本実施形態によれば、横電界方式の液晶表示パネルにおいて、COA構造のアレイ基板ARを適用したことにより、アレイ基板ARと対向基板CTとのアライメントのずれに起因した開口率の低減や混色による表示品位の低減を抑制することができる。
また、アレイ基板ARは、スイッチング素子SW、画素電極PE、共通電極CE、ブラックマトリクス31、カラーフィルタ層32に加えて、柱状スペーサSPを備えている。つまり、アレイ基板ARが液晶表示パネルを構成する主要な構成部材を備えている一方で、対向基板CTは、第2配向膜AL2を備えているものの、パターニングや熱処理が必要な部材(例えば、ブラックマトリクスやカラーフィルタ層、電極や配線など)を備えていない構成である。このため、対向基板CTには、その製造過程での耐熱性や平坦性などの性能は要求されない。したがって、樹脂基板からなる第2絶縁基板30を用いて構成した対向基板CTを適用することが可能となる。このような第2絶縁基板30は、ガラス基板と比較して、さらなる薄型化及び軽量化が可能となるとともに、破損しにくくハンドリングを容易にすることが可能となる。
また、アレイ基板ARにおいて、スイッチング素子SW、ゲート配線G、ソース配線S、ブラックマトリクス31、カラーフィルタ層32の配置に起因した凹凸は、第3絶縁膜13によって平坦化される。このため、対向基板側にブラックマトリクス31やカラーフィルタ層32を配置した構成と比較して、対向基板側を平坦化するためのオーバーコート層が不要となり、薄型化、軽量化、低コスト化が可能となる。
また、アレイ基板ARにおいて、ブラックマトリクス31及びカラーフィルタ層32は、液晶層LQから離れ、第1絶縁基板10に近い側に位置している。また、ブラックマトリクス31及びカラーフィルタ層32は、第3絶縁膜13によって覆われている。さらに、第3絶縁膜13の上方には、さらに第4絶縁膜14が配置されている。このため、ブラックマトリクス31やカラーフィルタ層32からの液晶層LQへの不純物の溶出、つまり液晶層LQの不純物による汚染を抑制することが可能となる。したがって、不純物の影響による表示品位の劣化を抑制することが可能となる。
また、第2絶縁基板30は、複屈折を持たないものであっても良いが、正または負の2軸性複屈折を有するものであっても良い。特に、複屈折を有する第2絶縁基板30を適用した場合には、視野角の拡大、黒表示の際の光学補償が可能となり、表示品位を改善することが可能となる。
次に、本実施形態の変形例について説明する。ここで説明する変形例は、上記の液晶表示パネルLPNに適用可能な対向基板CTの変形例であり、アレイ基板ARの構成については上記した通りであるため図示及び説明を省略する。
図5は、本実施形態に適用可能な対向基板の変形例を概略的に示す断面図である。
図示した変形例は、図4に示した例と比較して、第2偏光板PL2の支持基板SUB1が樹脂基板である第2絶縁基板30として機能する点で相違している。すなわち、第2偏光板PL2は、支持基板SUB1と支持基板SUB2との間に偏光子層PLLを挟持した構成である。つまり、支持基板SUB1の上には偏光子層PLLが直接積層され、さらに、偏光子層PLLの上には支持基板SUB2が直接積層されている。これらの支持基板SUB1及び支持基板SUB2は、いずれも樹脂基板である。第2配向膜AL2は、支持基板SUB1の内面つまり図示しない液晶層を挟持する側の面に配置されている。
このような変形例によれば、第2偏光板PL2を構成する一方の支持基板が対向基板CTを構成する絶縁基板としての機能を兼ね備えているため、一対の支持基板の間に偏光子層を挟持した偏光板とは別に絶縁基板を備えた構成の対向基板と比較して、対向基板CTの薄型化及び軽量化が可能となり、また、対向基板CTを構成する部材を削減することが可能となるため、低コスト化が可能となる。
なお、このような変形例においても、支持基板SUB1は、複屈折を持たないものであっても良いし、正または負の2軸性複屈折を有するものであっても良い。
図6は、本実施形態に適用可能な対向基板の他の変形例を概略的に示す断面図である。
図示した変形例は、図4に示した例と比較して、対向基板CTが第2偏光板PL2の上にさらに導電層ACLを備えた点で相違している。この導電層ACLは、少なくともアクティブエリアの全面に亘って形成されている。導電層ACLは、透明な導電材料によって形成されており、例えば、ITOやIZOなどの酸化物導電材料や有機導電材料によって形成されている。このような導電層ACLは、金属製の筐体や導電性部材を介して接地されていることが望ましい。
上記のような横電界方式の場合、表示面側に位置する対向基板CTには電極が形成されないため、外部からの電荷の侵入をシールドすることが困難である。また、対向基板CTが樹脂基板によって構成されているため、帯電しやすい。特に、アクティブエリアにおいて局所的に不所望な電界が印加された場合には、液晶分子の配向が乱れ、表示不良を引き起こすおそれがある。
この変形例によれば、対向基板CTが導電層ACLを備えているため、外部から侵入する電荷を素早く拡散することができ、アクティブエリアにおける局所的な表示不良の発生を抑制することが可能となる。
図7は、本実施形態に適用可能な対向基板の他の変形例を概略的に示す断面図である。
図示した変形例は、図5に示した例と比較して、対向基板CTが第2偏光板PL2の上にさらに導電層ACLを備えた点で相違している。この導電層ACLについては、図6に示した例と同様の構成である。
このような変形例によれば、薄型化及び軽量化に加えて低コスト化が可能となるとともに、対向基板CTの帯電あるいは静電気放電(ESD)による表示不良の発生を抑制することが可能となる。
以上説明したように、本実施形態によれば、表示品位の劣化を抑制するとともに軽量化及び薄型化が可能な液晶表示装置を提供することができる。
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上記の実施形態においては、画素電極PEのスリットPSLは第2方向Yに平行な長軸を有するように形成したが、第1方向Xに平行な長軸を有するように形成しても良いし、第1方向X及び第2方向Yに交差する方向に平行な長軸を有するように形成しても良いし、くの字形に屈曲した形状に形成しても良い。
LPN…液晶表示パネル AR…アレイ基板 CT…対向基板
AP…開口部 PE…画素電極 PA…電極部 PSL…スリット CE…共通電極
SP…柱状スペーサ LQ…液晶層 LM…液晶分子
11…第1絶縁膜 12…第2絶縁膜 13…第3絶縁膜 14…第4絶縁膜
AL1…第1配向膜 AL2…第2配向膜
10…第1絶縁基板 30…第2絶縁基板
31…ブラックマトリクス 32…カラーフィルタ層
ACL…帯電防止層

Claims (5)

  1. 各画素に配置されたスイッチング素子と、前記画素を区画し開口部を形成するブラックマトリクスと、前記開口部に配置されたカラーフィルタ層と、前記カラーフィルタ層を覆う第1絶縁膜と、前記第1絶縁膜の上に配置された共通電極と、前記共通電極の上に配置された第2絶縁膜と、前記第2絶縁膜の上に配置され前記スイッチング素子に電気的に接続され前記共通電極と向かい合うスリットを有する画素電極と、前記第2絶縁膜の上に配置された柱状スペーサと、前記画素電極及び前記柱状スペーサを覆い前記第2絶縁膜の上に配置された第1配向膜と、を備えたアレイ基板と、
    前記アレイ基板に対向し樹脂材料で形成された絶縁基板と、前記絶縁基板の前記アレイ基板と対向する側に配置された第2配向膜と、を備えた対向基板と、
    前記アレイ基板と前記対向基板との間に挟持された液晶層と、
    を有することを特徴とする液晶表示装置。
  2. 前記対向基板は、さらに、前記絶縁基板の前記アレイ基板と対向する側と反対側に偏光子層を備えたことを特徴とする請求項1に記載の液晶表示装置。
  3. 前記絶縁基板は、前記偏光子層を支持する支持基板であることを特徴とする請求項2に記載の液晶表示装置。
  4. 前記絶縁基板は、2軸性複屈折を有することを特徴とする請求項1乃至3のいずれか1項に記載の液晶表示装置。
  5. 前記対向基板は、さらに、導電層を備えたことを特徴とする請求項1乃至4のいずれか1項に記載の液晶表示装置。
JP2012226140A 2012-10-11 2012-10-11 液晶表示装置 Pending JP2014077925A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012226140A JP2014077925A (ja) 2012-10-11 2012-10-11 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012226140A JP2014077925A (ja) 2012-10-11 2012-10-11 液晶表示装置

Publications (1)

Publication Number Publication Date
JP2014077925A true JP2014077925A (ja) 2014-05-01

Family

ID=50783264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012226140A Pending JP2014077925A (ja) 2012-10-11 2012-10-11 液晶表示装置

Country Status (1)

Country Link
JP (1) JP2014077925A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085366A (ja) * 2014-10-27 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置
WO2018008725A1 (ja) * 2016-07-08 2018-01-11 シャープ株式会社 液晶表示装置
JP2018022088A (ja) * 2016-08-05 2018-02-08 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法、及び、カラーフィルタ基板
WO2018168440A1 (ja) * 2017-03-17 2018-09-20 Jsr株式会社 液晶素子及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155336A (ja) * 1998-11-24 2000-06-06 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2000231123A (ja) * 1998-12-10 2000-08-22 Nec Corp 液晶表示装置およびその製造法
JP2000292801A (ja) * 1999-04-06 2000-10-20 Nec Corp 液晶表示装置
JP2005156863A (ja) * 2003-11-25 2005-06-16 Tosoh Corp ディスプレイ用光学フィルム
JP2007183583A (ja) * 2005-12-05 2007-07-19 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2008064792A (ja) * 2006-09-04 2008-03-21 Epson Imaging Devices Corp 液晶表示装置及び電子機器
JP2009204681A (ja) * 2008-02-26 2009-09-10 Hitachi Displays Ltd 液晶表示装置
JP2010160254A (ja) * 2009-01-07 2010-07-22 Hitachi Displays Ltd 液晶表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000155336A (ja) * 1998-11-24 2000-06-06 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2000231123A (ja) * 1998-12-10 2000-08-22 Nec Corp 液晶表示装置およびその製造法
JP2000292801A (ja) * 1999-04-06 2000-10-20 Nec Corp 液晶表示装置
JP2005156863A (ja) * 2003-11-25 2005-06-16 Tosoh Corp ディスプレイ用光学フィルム
JP2007183583A (ja) * 2005-12-05 2007-07-19 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2008064792A (ja) * 2006-09-04 2008-03-21 Epson Imaging Devices Corp 液晶表示装置及び電子機器
JP2009204681A (ja) * 2008-02-26 2009-09-10 Hitachi Displays Ltd 液晶表示装置
JP2010160254A (ja) * 2009-01-07 2010-07-22 Hitachi Displays Ltd 液晶表示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085366A (ja) * 2014-10-27 2016-05-19 株式会社ジャパンディスプレイ 液晶表示装置
WO2018008725A1 (ja) * 2016-07-08 2018-01-11 シャープ株式会社 液晶表示装置
US10564495B2 (en) 2016-07-08 2020-02-18 Sharp Kabushiki Kaisha Liquid crystal display device
JP2018022088A (ja) * 2016-08-05 2018-02-08 株式会社ジャパンディスプレイ 表示装置、表示装置の製造方法、及び、カラーフィルタ基板
US10274777B2 (en) 2016-08-05 2019-04-30 Japan Display Inc. Display device, method for manufacturing display device and color filter substrate
WO2018168440A1 (ja) * 2017-03-17 2018-09-20 Jsr株式会社 液晶素子及びその製造方法
CN110352382A (zh) * 2017-03-17 2019-10-18 Jsr株式会社 液晶元件及其制造方法

Similar Documents

Publication Publication Date Title
JP5636342B2 (ja) 液晶表示装置
JP6257259B2 (ja) 表示装置
JP5906043B2 (ja) 液晶表示装置
JP5830433B2 (ja) 液晶表示装置
JP5526085B2 (ja) 液晶表示装置
JP2012003149A (ja) 液晶表示装置
JP5647955B2 (ja) 液晶表示装置
JP2014145992A (ja) 液晶表示装置
JP6039914B2 (ja) 液晶表示装置
JP2014044330A (ja) 液晶表示装置
US8610856B2 (en) Liquid crystal display device
US9134576B2 (en) Liquid crystal display device
JP2014077925A (ja) 液晶表示装置
JP2013250411A (ja) 液晶表示装置
JP2013127558A (ja) 液晶表示装置
JP5903309B2 (ja) 液晶表示装置
US20130050603A1 (en) Liquid crystal display apparatus
JP2013037126A (ja) 液晶表示装置
JP2016038539A (ja) 液晶表示装置
JP5879212B2 (ja) 液晶表示装置
JP2013029784A (ja) 液晶表示装置
JP2015079205A (ja) 表示装置
JP5845042B2 (ja) 液晶表示装置
JP2013072954A (ja) 液晶表示装置
JP6476269B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170104

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170221