JP6476269B2 - 表示装置 - Google Patents

Description

本発明の実施形態は、表示装置に関する。

近年、カラー表示装置において、表示輝度を向上する手法が提案されている。一例として、赤色（Ｒ）の画素、緑色（Ｇ）の画素、青色（Ｂ）の画素、及び、白色（Ｗ）の画素を行方向に沿って所定の順番で配置し、１つの単位画素（絵素）を構成する液晶表示装置が提案されている。

白色画素は、赤色画素、緑色画素、青色画素と比べて光の利用効率が高く、その透過率は赤色画素、緑色画素、青色画素の透過率の約３倍である。このため、白色画素の面積あるいは白色画素での透過光量の最大値は、自由に決められるわけではなく、色再現性などを考慮して設定する必要がある。例えば、白色画素の表示輝度は、赤色画素、緑色画素、青色画素での合算輝度よりも低い値となるように設定する必要がある。つまり、白色画素だけ拡大した場合、単位画素の表示輝度は向上するものの、色再現性の劣化を招く。また、限られた面積の単位画素において白色画素を拡大した分、赤色画素、緑色画素、青色画素のそれぞれの面積が犠牲となるため、結局、大きな白色画素を有効活用できない。

また、白色画素のサイズを拡大した場合には、白色画素での表示輝度が高い画像を表示した際、白色画素が視認されやすくなるため、表示した画像がざらついたように視認されやすい。

特開２００６−２５９１３５号公報

本実施形態の目的は、表示品位を向上することが可能な表示装置を提供することにある。

本実施形態によれば、
第１色画素と、前記第１色画素とは異なる色の画素であって、前記第１色画素の第１方向に隣接する第２色画素と、前記第１色画素及び前記第２色画素とは異なる色の画素であって、前記第２色画素の第１方向に隣接する第３色画素と、前記第１色画素と同一色の画素であって、前記第１色画素の第２方向に隣接する第４色画素と、前記第２色画素と同一色の画素であって、前記第２色画素の第２方向に隣接する第５色画素と、前記第１乃至第３色画素とは異なる色の画素であって、前記第３色画素の第２方向に隣接する第６色画素と、を備え、前記第１色画素、前記第２色画素、前記第４色画素、及び、前記第５色画素は、第２方向に沿って第１長辺長を有し、前記第３色画素は、第２方向に沿って第１長辺長より長い第２長辺長を有し、前記第６色画素は、第２方向に沿って第１長辺長より短い第３長辺長を有する、表示装置が提供される。

本実施形態によれば、
第１画素電極と、前記第１画素電極の第１方向に隣接する第２画素電極と、前記第２画素電極の第１方向に隣接する第３画素電極と、前記第１画素電極の第２方向に隣接する第４画素電極と、前記第２画素電極の第２方向に隣接する第５画素電極と、前記第３画素電極の第２方向に隣接する第６画素電極と、を備えた第１基板と、第２方向に延出し前記第１画素電極及び第４画素電極と対向する第１カラーフィルタと、記第１カラーフィルタの第１方向に隣接し前記第２方向に延出し前記第２画素電極及び前記第５画素電極と対向する第２カラーフィルタと、前記第２カラーフィルタの第１方向に隣接し前記第３画素電極と対向する第３カラーフィルタと、前記第３カラーフィルタの第２方向に隣接し前記第６画素電極と対向する第４カラーフィルタと、を備えた第２基板と、前記第１基板と前記第２基板との間に保持された液晶層と、を備え、前記第１画素電極、前記第２画素電極、前記第４画素電極、及び、前記第５画素電極は、第２方向に沿って第１長辺長を有し、前記第３画素電極は、第２方向に沿って第１長辺長より長い第２長辺長を有し、前記第６画素電極は、第２方向に沿って第１長辺長より短い第３長辺長を有する、表示装置が提供される。
また、本実施形態によれば、
アレイ基板を備えた表示装置であって、前記アレイ基板は、第１画素電極と、第２画素電極と、第３画素電極と、前記第１乃至第３画素電極と電気的に接続され第１方向に延出した第１ゲート配線と、を備え、前記第１乃至第３画素電極の各々は、前記第１方向と交差する第２方向に第１端部及び第２端部を有し、前記第３画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離のいずれよりも長い、表示装置が提供される。

図１は、本実施形態の表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。 図２は、本実施形態の表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。 図３は、本実施形態の表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。 図４は、図２に示したスイッチング素子ＳＷを含むアクティブエリアにおける液晶表示パネルＬＰＮの断面構造を概略的に示す図である。 図５は、本実施形態における各画素とカラーフィルタとのレイアウトの一例を概略的に示す平面図である。 図６は、図５に示したカラーフィルタが適用されるアレイ基板ＡＲの構成例を概略的に示す平面図である。 図７は、図６に示したアレイ基板ＡＲに対向配置される第２共通電極ＣＥ２の構成例を概略的に示す平面図である。 図８は、本実施形態の表示装置に適用可能なアレイ基板ＡＲの他の構成例を概略的に示す平面図である。 図９は、本実施形態の表示装置に適用可能なアレイ基板ＡＲの他の構成例を概略的に示す平面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘに交差する第２方向Ｙに沿って延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥと向かい合う第１共通電極ＣＥ１などを備えている。蓄積容量ＣＳは、例えば、第１共通電極ＣＥ１と画素電極ＰＥとの間に形成される。

一方、対向基板ＣＴは、液晶層ＬＱを介して画素電極ＰＥと対向する第２共通電極ＣＥ２などを備えている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

第１共通電極ＣＥ１及び第２共通電極ＣＥ２は同電位であり、いずれもアクティブエリアＡＣＴの全域に亘って延在しており、複数の画素ＰＸに亘って共通に形成されている。第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、アクティブエリアＡＣＴの外側に引き出され、給電部Ｖｃｏｍに接続されている。給電部Ｖｃｏｍは、例えばアクティブエリアＡＣＴの外側においてアレイ基板ＡＲに形成され、第１共通電極ＣＥ１と電気的に接続されるとともに、図示しない導電部材を介して第２共通電極ＣＥ２と電気的に接続されている。給電部Ｖｃｏｍでは、第１共通電極ＣＥ１及び第２共通電極ＣＥ２に対して、例えばコモン電位が供給される。

図２は、本実施形態の表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。

アレイ基板ＡＲは、ゲート配線Ｇ１、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥなどを備えている。図示した例では、画素ＰＸは、図中の破線で示したように、第１方向Ｘに平行な一対の短辺を有するとともに、第２方向Ｙに平行な一対の長辺を有する長方形状である。

ゲート配線Ｇ１は、第１方向Ｘに沿って直線状に延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って直線状に延出している。画素ＰＸの第１方向Ｘに沿った長さは、隣接するソース配線の第１方向Ｘに沿ったピッチと略同等である。画素ＰＸの第２方向Ｙに沿った長さは、隣接するゲート配線の第２方向Ｙに沿ったピッチと略同等である。

図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置されている。ゲート配線Ｇ１は、画素ＰＸの中央部を横切るように配置されている。図示したように、本実施形態においては、蓄積容量ＣＳを形成するために画素ＰＸを横切る補助容量線は存在しない。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成されている。詳細な図示を省略するが、スイッチング素子ＳＷは、例えば、ポリシリコンなどの半導体層と、ゲート配線Ｇ１に接続されたゲート電極と、ソース配線Ｓ１に接続され半導体層にコンタクトしたソース電極と、半導体層にコンタクトしたドレイン電極ＷＤと、を備えている。

第１共通電極ＣＥ１は、例えば、図中に右下がりの斜線で示したように、当該画素ＰＸの略全面に配置され、さらに、当該画素ＰＸから、ソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在するとともに、第２方向Ｙにも延在している。つまり、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って連続的に形成されている。また、第１共通電極ＣＥ１は、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第１共通電極ＣＥ１は、画像を表示するアクティブエリアの略全面に配置され、その一部がアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。但し、第１共通電極ＣＥ１には、ドレイン電極ＷＤを露出する開口部ＯＰが形成されている。

尚、第１共通電極ＣＥ１は、当該画素ＰＸの略全面に配置される一方でゲート配線Ｇ１と重なる領域で途切れ、当該画素ＰＸからソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在し、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に亘って帯状に連続的に形成されても良い。この場合も第１共通電極ＣＥ１は、画像を表示するアクティブエリアの外側に引き出され、上記の通り、給電部と電気的に接続されている。

画素電極ＰＥは、図中に右上がりの斜線で示したように、画素ＰＸにおいて島状に形成され、第１共通電極ＣＥ１と対向している。なお、図示した例では、当該画素ＰＸに配置された画素電極ＰＥのみを図示しているが、当該画素ＰＸの第１方向Ｘ及び第２方向Ｙに隣接する他の画素にも画素電極が配置されている。画素電極ＰＥは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。図示した画素電極ＰＥの形状は、例えば、画素ＰＸの形状に対応して、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。コンタクトホールＣＨは、画素電極ＰＥの略中央に位置している。なお、画素電極ＰＥの一部は、ソース配線Ｓ１やソース配線Ｓ２と重なる位置まで延在していても良い。

本実施形態において、アクティブエリアの各画素の構成は、上記した構成例と同一である。但し、アクティブエリアは、画素サイズつまり第１方向Ｘに沿った長さ及び第２方向Ｙに沿った長さの異なる画素を含んでいる。

図３は、本実施形態の表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線Ｓ１、ソース配線Ｓ２、ゲート配線Ｇ１、及び、画素電極ＰＥを破線で示し、第１共通電極の図示を省略している。

対向基板ＣＴは、第２共通電極ＣＥ２を備えている。第２共通電極ＣＥ２は、当該画素ＰＸに配置され、画素電極ＰＥと対向している。また、第２共通電極ＣＥ２は、当該画素ＰＸから第１方向Ｘ及び第２方向Ｙに亘って延在し、ソース配線Ｓ１及びソース配線Ｓ２の上方にも位置している。つまり、第２共通電極ＣＥ２は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って連続的に形成されている。さらに言えば、詳述しないが、第２共通電極ＣＥ２は、アクティブエリアの略全面に亘って配置されている。

第２共通電極ＣＥ２には、画素電極ＰＥと対向する位置にスリットＳＬが形成されている。図示した例では、スリットＳＬは、第２方向Ｙに沿って延出した帯状に形成され、画素ＰＸの略中央に位置している。このようなスリットＳＬは、主として液晶分子の配向を制御する配向制御部に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第２共通電極ＣＥ２に積層した突起などの他の配向制御部を設置しても良い。また、スリットＳＬの形状については、図示した例に限らず、十字などであっても良い。

図４は、図２に示したスイッチング素子ＳＷを含むアクティブエリアにおける液晶表示パネルＬＰＮの断面構造を概略的に示す図である。

アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第４絶縁膜１４、第１垂直配向膜ＡＬ１などを備えている。

図示した例では、スイッチング素子ＳＷは、トップゲート型の薄膜トランジスタである。スイッチング素子ＳＷは、第１絶縁基板１０の上に配置された半導体層ＳＣを備えている。なお、第１絶縁基板１０と半導体層ＳＣとの間に絶縁膜であるアンダーコート層が介在していても良い。半導体層ＳＣは、第１絶縁膜１１によって覆われている。また、第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。このような第１絶縁膜１１は、例えば、シリコン窒化物などの無機系材料によって形成されている。

スイッチング素子ＳＷのゲート電極ＷＧは、第１絶縁膜１１の上に形成され、半導体層ＳＣの直上に位置している。ゲート電極ＷＧは、ゲート配線Ｇ１に電気的に接続され（あるいは、ゲート配線Ｇ１と一体的に形成され）、第２絶縁膜１２によって覆われている。また、第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。このような第２絶縁膜１２は、例えば、テトラエトキシシラン（ＴＥＯＳ）などの無機系材料によって形成されている。

スイッチング素子ＳＷのソース電極ＷＳ及びドレイン電極ＷＤは、第２絶縁膜１２の上に形成されている。また、ソース配線Ｓ１及びソース配線Ｓ２も同様に第２絶縁膜１２の上に形成されている。図示したソース電極ＷＳは、ソース配線Ｓ１に電気的に接続されている（あるいは、ソース配線Ｓ１と一体的に形成されている）。ソース電極ＷＳ及びドレイン電極ＷＤは、それぞれ第１絶縁膜１１及び第２絶縁膜１２を貫通するコンタクトホールを通して半導体層ＳＣにコンタクトしている。このような構成のスイッチング素子ＳＷは、ソース配線Ｓ１及びソース配線Ｓ２とともに第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。

第１共通電極ＣＥ１は、第３絶縁膜１３の上に延在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方をカバーし、隣接する画素に向かって延在している。このような第１共通電極ＣＥ１は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成されている。第１共通電極ＣＥ１の上には、第４絶縁膜１４が配置されている。第３絶縁膜１３及び第４絶縁膜１４には、ドレイン電極ＷＤまで貫通したコンタクトホールＣＨが形成されている。第４絶縁膜１４は、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。この第４絶縁膜１４は、第１共通電極ＣＥ１を覆う層間絶縁膜に相当する。

画素電極ＰＥは、第４絶縁膜１４の上において島状に形成され、第１共通電極ＣＥ１と対向している。画素電極ＰＥは、コンタクトホールＣＨを介してスイッチング素子ＳＷのドレイン電極ＷＤに電気的に接続されている。このような画素電極ＰＥは、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。画素電極ＰＥは、第１垂直配向膜ＡＬ１によって覆われている。

一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２共通電極ＣＥ２、第２垂直配向膜ＡＬ２などを備えている。

遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰを形成する。遮光層３１は、色画素の境界あるいはアレイ基板ＡＲに設けられたソース配線と対向する位置などに設けられている。遮光層３１は、遮光性の金属材料や黒色の樹脂材料によって形成されている。

カラーフィルタ３２は、開口部ＡＰに形成され、その一部が遮光層３１と重なっている。カラーフィルタ３２は、例えば、赤色に着色された樹脂材料からなる赤色カラーフィルタ、緑色に着色された樹脂材料からなる緑色カラーフィルタ、青色に着色された樹脂材料からなる青色カラーフィルタなどを含んでいる。赤色カラーフィルタは赤色を表示する赤色画素に配置され、緑色カラーフィルタは緑色を表示する緑色画素に配置され、青色カラーフィルタは青色を表示する青色画素に配置されている。また、白色を表示する白色画素には、白色（あるいは透明）カラーフィルタが配置されている。なお、白色画素にはカラーフィルタを配置しなくても良い。また、白色カラーフィルタは、厳密に無彩色のカラーフィルタでなくても良く、淡く色付いた（例えば薄黄色に色付いた）カラーフィルタであってもよい。異なる色のカラーフィルタ３２間の境界は、ソース配線Ｓの上方の遮光層３１と重なる位置にある。

オーバーコート層３３は、カラーフィルタ３２を覆っている。オーバーコート層３３は、遮光層３１やカラーフィルタ３２の凹凸を平坦化する。オーバーコート層３３は、透明な樹脂材料によって形成されている。このオーバーコート層３３は、第２共通電極ＣＥ２の下地となる。

第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示したように、第２共通電極ＣＥ２は、ソース配線Ｓ１及びソース配線Ｓ２の上方を通り、隣接する画素に向かって延在している。このような第２共通電極ＣＥ２は、例えば、ＩＴＯやＩＺＯなどの透明な導電材料によって形成されている。第２共通電極ＣＥ２は、第２垂直配向膜ＡＬ２によって覆われている。

第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせずに液晶分子を基板の法線方向に配向させる配向規制力を有している。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間のセルギャップに封入されている。この液晶層ＬＱは、例えば、誘電率異方性が負（ネガ型）の液晶材料によって構成されている。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。

第１絶縁基板１０の外面１０Ｂには、第１偏光板ＰＬ１を含む第１光学素子ＯＤ１が配置されている。第２絶縁基板３０の外面３０Ｂには、第２偏光板ＰＬ２を含む第２光学素子ＯＤ２が配置されている。第１偏光板ＰＬ１及び第２偏光板ＰＬ２は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。

図５は、本実施形態における各画素とカラーフィルタとのレイアウトの一例を概略的に示す平面図である。なお、ここでは第１方向Ｘと第２方向Ｙとは互いに直交している。

カラー表示を実現するための単位画素は、複数の異なる色画素によって構成されている。単位画素とは、アクティブエリアに表示されるカラー画像を構成する最小単位である。ここでは、第１方向Ｘに並んだ２つの単位画素ＵＰ１及び単位画素ＵＰ２が図示されている。単位画素ＵＰ１及び単位画素ＵＰ２は、それぞれ６個の色画素によって構成されている。

単位画素ＵＰ１は、色画素（第１色画素）ＰＸ１１、色画素（第２色画素）ＰＸ１２、色画素（第３色画素）ＰＸ１３、色画素（第４色画素）ＰＸ１４、色画素（第５色画素）ＰＸ１５、及び、色画素（第６色画素）ＰＸ１６によって構成されている。図中においては、各色画素は、第１方向Ｘに一対の短辺を有するとともに第２方向Ｙに一対の長辺を有する長方形状であり、それぞれ一点鎖線で示している。色画素ＰＸ１２は、色画素ＰＸ１１とは異なる色の画素であって、色画素ＰＸ１１の第１方向Ｘに隣接している。色画素ＰＸ１３は、色画素ＰＸ１１及び色画素ＰＸ１２とは異なる色の画素であって、色画素ＰＸ１２の第１方向Ｘに隣接している。色画素ＰＸ１４は、色画素ＰＸ１１と同一色の画素であって、色画素ＰＸ１１の第２方向Ｙに隣接している。色画素ＰＸ１５は、色画素ＰＸ１２と同一色の画素であって、色画素ＰＸ１２の第２方向Ｙに隣接している。色画素ＰＸ１６は、色画素ＰＸ１１、色画素ＰＸ１２、及び、色画素ＰＸ１３とは異なる色の画素であって、色画素ＰＸ１３の第２方向Ｙに隣接している。

ここでは、色画素ＰＸ１１及び色画素ＰＸ１４は赤色画素であって、色画素ＰＸ１２及び色画素ＰＸ１５は緑色画素であって、色画素ＰＸ１３は青色画素であって、色画素ＰＸ１６は白色画素である。

色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１４、及び、色画素ＰＸ１５は、第２方向Ｙに沿って長辺長Ｌ１を有している。色画素ＰＸ１３は、第２方向Ｙに沿って長辺長Ｌ１より長い長辺長Ｌ２を有している。色画素ＰＸ１６は、第２方向Ｙに沿って長辺長Ｌ１より短い長辺長Ｌ３を有している。

色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１４、及び、色画素ＰＸ１５は、第１方向Ｘに沿って短辺長Ｓ１を有し、色画素ＰＸ１３及び色画素ＰＸ１６は、第１方向Ｘに沿って短辺長Ｓ１より長い第２短辺長Ｓ２を有している。

このような構成において、色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１４、及び、色画素ＰＸ１５のそれぞれの面積は略同等である。色画素ＰＸ１３の面積は、色画素ＰＸ１１などの面積よりも大きく、単位画素ＵＰ１において最大面積となっている。色画素ＰＸ１６の面積は、色画素ＰＸ１１などの面積よりも小さく、単位画素ＵＰ１において最小面積となっている。

色画素ＰＸ１３及び色画素ＰＸ１６のセットは、色画素ＰＸ１２及び色画素ＰＸ１５のセットに対して第２方向Ｙにずれている。図示した例では、色画素ＰＸ１３及び色画素ＰＸ１６のセットは、色画素ＰＸ１２及び色画素ＰＸ１５のセットに対して図の上側にずれている。つまり、色画素ＰＸ１１の短辺及び色画素ＰＸ１２の短辺は第１方向Ｘに平行な同一直線上に延出しているが、色画素ＰＸ１３の短辺は色画素ＰＸ１１及び色画素ＰＸ１２の各短辺よりも外側に延出している。また、色画素ＰＸ１４の短辺及び色画素ＰＸ１５の短辺は第１方向Ｘに平行な同一直線上に延出しているが、色画素ＰＸ６の短辺は色画素ＰＸ１４及び色画素ＰＸ１５の短辺よりも内側に延出している。換言すると、色画素ＰＸ１３は、色画素ＰＸ１２よりも第２方向Ｙに沿って図の上側及び下側の双方に拡張されており、色画素ＰＸ１６は、色画素ＰＸ１５よりも第２方向Ｙに沿って縮小されている。

単位画素ＵＰ２は、単位画素ＵＰ１と同様の構成であるが、白色画素と青色画素との位置が入れ替わっている点で相違している。すなわち、単位画素ＵＰ２は、色画素ＰＸ２１、色画素ＰＸ２２、色画素ＰＸ２３、色画素ＰＸ２４、色画素ＰＸ２５、及び、色画素ＰＸ２６によって構成されている。色画素ＰＸ２１及び色画素ＰＸ２４は赤色画素であって、色画素ＰＸ２２及び色画素ＰＸ２５は緑色画素であって、色画素ＰＸ２３は白色画素であって、色画素ＰＸ２６は青色画素である。

つまり、第１方向Ｘに並んだ単位画素ＵＰ１及び単位画素ＵＰ２において、青色画素である色画素ＰＸ１３及び色画素ＰＸ２６は第１方向Ｘに沿った同一直線上からずれた位置にあり、また、白色画素である色画素ＰＸ１６及び色画素ＰＸ２３についても第１方向Ｘに沿った同一直線上からずれた位置にある。

各色画素の境界には、遮光層３１が配置されている。各遮光層３１は、第２方向Ｙに沿って直線状に延出している。なお、遮光層３１は、同一色の色画素の境界には配置されていない。つまり、色画素ＰＸ１１と色画素ＰＸ１４との境界、及び、色画素ＰＸ１２と色画素ＰＸ１５との境界には遮光層３１は配置されていない。遮光層３１は、異なる色の色画素の境界には配置されている。つまり、色画素ＰＸ１３と色画素ＰＸ１６との境界には、第１方向Ｘに沿って直線状に延出した遮光層３１が配置されている。このため、色画素ＰＸ１３及び色画素ＰＸ１６は、それぞれ遮光層３１によって囲まれている。

カラーフィルタ（第１カラーフィルタ）３２Ｒは、第２方向Ｙに沿って延出した帯状に形成されている。カラーフィルタ（第２カラーフィルタ）３２Ｇは、カラーフィルタ３２Ｒの第１方向Ｘに隣接し、第２方向Ｙに沿って延出した帯状に形成されている。カラーフィルタ（第３カラーフィルタ）３２Ｂは、カラーフィルタ３２Ｇの第１方向Ｘに隣接し、島状に形成されている。カラーフィルタ（第４カラーフィルタ）３２Ｗは、カラーフィルタ３２Ｂの第２方向Ｙに隣接し、また、カラーフィルタ３２Ｇの第１方向Ｘに隣接し、島状に形成されている。カラーフィルタ３２Ｂとカラーフィルタ３２Ｗとは、第２方向Ｙに沿って交互に繰り返し配置されている。

カラーフィルタ３２Ｒは、単位画素ＵＰ１の色画素ＰＸ１１及び色画素ＰＸ１４に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２１及び色画素ＰＸ２４に対応して配置されている。カラーフィルタ３２Ｇは、単位画素ＵＰ１の色画素ＰＸ１２及び色画素ＰＸ１５に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２２及び色画素ＰＸ２５に対応して配置されている。カラーフィルタ３２Ｂは、単位画素ＵＰ１の色画素ＰＸ１３に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２６に対応して配置されている。カラーフィルタ３２Ｗは、単位画素ＵＰ１の色画素ＰＸ１６に対応して配置され、単位画素ＵＰ２の色画素ＰＸ２３に対応して配置されている。

カラーフィルタ３２Ｒ及びカラーフィルタ３２Ｇは、第１方向Ｘに沿って同等の幅を有している。カラーフィルタ３２Ｂ及びカラーフィルタ３２Ｗは、第１方向Ｘに沿って同等の幅を有し、しかも、カラーフィルタ３２Ｒなどよりも幅広である。

カラーフィルタ３２Ｒは、赤色（Ｒ）カラーフィルタである。カラーフィルタ３２Ｇは、緑色（Ｇ）カラーフィルタである。カラーフィルタ３２Ｂは、青色（Ｂ）のカラーフィルタである。カラーフィルタ３２Ｗは、白色（Ｗ）カラーフィルタである。第１乃至第４カラーフィルタは、それぞれの互いに隣接する端部が遮光層３１に重なっている。

このように、アクティブエリアには、４色の色画素（赤色画素、緑色画素、青色画素、及び、白色画素）があり、４色の色画素のうちのいずれか２色の色画素（ここに示した例では青色画素及び白色画素）の数が残りの２色の色画素（ここに示した例では赤色画素及び緑色画素）の数の半分である。しかも、画素数の少ない色画素の長辺長は、画素数の多い色画素の長辺長とは異なっている。また、画素数の少ない色画素の短辺長は、画素数の多い色画素の短辺長とは異なっている。

一例として、赤色画素である色画素ＰＸ１１及び色画素ＰＸ１４の面積の総和は、緑色画素である色画素ＰＸ１２及び色画素ＰＸ１５の面積の総和と同等であり、青色画素である色画素ＰＸ１３の面積と同等である。但し、赤色画素に適用されるカラーフィルタ３２Ｒ、緑色画素に適用されるカラーフィルタ３２Ｇ、青色画素に適用されるカラーフィルタ３２Ｂのそれぞれの透過率に応じて、各色画素の長辺長及び短辺長を変更して面積を変更することが可能である。カラーフィルタ３２Ｂの透過率がカラーフィルタ３２Ｒ及びカラーフィルタ３２Ｇの透過率よりも高い場合、色画素ＰＸ１３の面積は、赤色画素である色画素ＰＸ１１及び色画素ＰＸ１４の面積の総和よりも小さくしても良い。

図６は、図５に示したカラーフィルタが適用されるアレイ基板ＡＲの構成例を概略的に示す平面図である。なお、ここでは、説明に必要なアレイ基板ＡＲの構成のみを図示しており、第１共通電極などの図示を省略している。

ゲート配線Ｇ１は、第１方向Ｘに沿って延出し、色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１３、色画素ＰＸ２１、色画素ＰＸ２２、及び、色画素ＰＸ２３の中央部を横切っている。ゲート配線Ｇ２は、第１方向Ｘに沿って延出し、色画素ＰＸ１４、色画素ＰＸ１５、色画素ＰＸ１６、色画素ＰＸ２４、色画素ＰＸ２５、及び、色画素ＰＸ２６の中央部を横切っている。

画素電極（第１画素電極）ＰＥ１１は、色画素ＰＸ１１に対応して配置され、ゲート配線Ｇ１に接続されたスイッチング素子を介してソース配線Ｓ１と接続されている。画素電極（第２画素電極）ＰＥ１２は、色画素ＰＸ１２に対応して配置され、画素電極ＰＥ１１の第１方向Ｘに隣接している。画素電極ＰＥ１２は、ゲート配線Ｇ１に接続されたスイッチング素子を介してソース配線Ｓ２と接続されている。画素電極（第３画素電極）ＰＥ１３は、色画素ＰＸ１３に対応して配置され、画素電極ＰＥ１２の第１方向Ｘに隣接している。画素電極ＰＥ１３は、ゲート配線Ｇ１に接続されたスイッチング素子を介してソース配線Ｓ３と接続されている。

画素電極（第４画素電極）ＰＥ１４は、色画素ＰＸ１４に対応して配置され、画素電極ＰＥ１１の第２方向Ｙに隣接している。画素電極ＰＥ１４は、ゲート配線Ｇ２に接続されたスイッチング素子を介してソース配線Ｓ１と接続されている。画素電極（第５画素電極）ＰＥ１５は、色画素ＰＸ１５に対応して配置され、画素電極ＰＥ１２の第２方向Ｙに隣接している。画素電極ＰＥ１５は、ゲート配線Ｇ２に接続されたスイッチング素子を介してソース配線Ｓ２と接続されている。画素電極（第６画素電極）ＰＥ１６は、色画素ＰＸ１６に対応して配置され、画素電極ＰＥ１３の第２方向Ｙに隣接している。画素電極ＰＥ１６は、ゲート配線Ｇ２に接続されたスイッチング素子を介してソース配線Ｓ３と接続されている。

画素電極ＰＥ１１、画素電極ＰＥ１２、画素電極ＰＥ１４、及び、画素電極ＰＥ１５は、第２方向Ｙに沿って長辺長Ｌ１１を有している。画素電極ＰＥ１３は、第２方向Ｙに沿って長辺長Ｌ１１より長い長辺長Ｌ１２を有している。画素電極ＰＥ１６は、第２方向Ｙに沿って長辺長Ｌ１１より短い長辺長Ｌ１３を有している。

画素電極ＰＥ１１、画素電極ＰＥ１２、画素電極ＰＥ１４、及び、画素電極ＰＥ１５は、第１方向Ｘに沿って短辺長Ｓ１１を有し、画素電極ＰＥ１３及び画素電極ＰＥ１６は、第１方向Ｘに沿って短辺長Ｓ１１より長い短辺長Ｓ１２を有している。

第２方向Ｙに並んだ画素電極ＰＥ１１及び画素電極ＰＥ１４は、図５に示したカラーフィルタ３２Ｒと対向する。第２方向Ｙに並んだ画素電極ＰＥ１２及び画素電極ＰＥ１５は、図５に示したカラーフィルタ３２Ｇと対向する。画素電極ＰＥ１３は、図５に示したカラーフィルタ３２Ｂと対向する。画素電極ＰＥ１６は、図５に示したカラーフィルタ３２Ｗと対向する。

なお、画素電極ＰＥ２１は色画素ＰＸ２１に対応して配置され、画素電極ＰＥ２２は色画素ＰＸ２２に対応して配置され、画素電極ＰＥ２３は色画素ＰＸ２３に対応して配置され、画素電極ＰＥ２４は色画素ＰＸ２４に対応して配置され、画素電極ＰＥ２５は色画素ＰＸ２５に対応して配置され、画素電極ＰＥ２６は色画素ＰＸ２６に対応して配置されている。

画素電極ＰＥ２１及び画素電極ＰＥ２４は、カラーフィルタ３２Ｒと対向する。画素電極ＰＥ２２及び画素電極ＰＥ２５は、カラーフィルタ３２Ｇと対向する。画素電極ＰＥ２３は、カラーフィルタ３２Ｗと対向する。画素電極ＰＥ２６は、カラーフィルタ３２Ｂと対向する。

図７は、図６に示したアレイ基板ＡＲに対向配置される第２共通電極ＣＥ２の構成例を概略的に示す平面図である。

第２共通電極ＣＥ２は、画素電極ＰＥ１１乃至ＰＥ１６、画素電極ＰＥ２１乃至ＰＥ２６と対向する。この第２共通電極ＣＥ２には、画素電極ＰＥ１１乃至ＰＥ１６、画素電極ＰＥ２１乃至ＰＥ２６のそれぞれと対向する位置にスリットＳＬが形成されている。スリットＳＬのそれぞれは、略同一形状であり、図示した例では、第２方向Ｙに延出した縦長形状に形成されている。

次に、本実施形態における表示装置の動作について説明する。

画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間に電位差が形成されていないＯＦＦ状態（つまり、液晶層ＬＱに電圧が印加されていない状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に電界が形成されていないため、液晶層ＬＱに含まれる液晶分子ＬＭは、図４に示したように、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間において、基板主面（Ｘ−Ｙ平面）に対して略垂直に初期配向する。このとき、バックライトＢＬからのバックライト光のうち、一部の直線偏光は、第１偏光板ＰＬ１を透過し、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した直線偏光の偏光状態は、液晶層ＬＱを通過した際にほとんど変化しないため、液晶表示パネルＬＰＮを透過した直線偏光は、第１偏光板ＰＬ１に対してクロスニコルの位置関係にある第２偏光板ＰＬ２によって吸収される（黒表示）。

画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間に電位差が形成されたＯＮ状態（つまり、液晶層ＬＱに電圧が印加された状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に縦電界あるいはスリットＳＬを避ける傾斜電界が形成される。このため、液晶分子ＬＭは、縦電界あるいは傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子ＬＭは、その長軸が電界に対して交差するように配向するため、ＯＮ状態では、基板主面に対して斜め方向あるいは水平方向に配向する。

このようなＯＮ状態では、液晶表示パネルＬＰＮに入射した直線偏光の偏光状態は、液晶層ＬＱを通過する際に液晶分子ＬＭの配向状態（あるいは、液晶層のリタデーション）に応じて変化する。このため、ＯＮ状態においては、液晶層ＬＱを通過した少なくとも一部の光は、第２偏光板ＰＬ２を透過する（白表示）。

また、ＯＮ状態では、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで蓄積容量ＣＳを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子ＳＷを介して各画素に書き込まれた画素電位が上記の蓄積容量ＣＳによって一定期間保持される。

尚、本実施形態は直線偏光モードの場合を例示したが、液晶表示パネルＬＰＮの表裏に配置した其々の直線偏光板と液晶表示パネルＬＰＮとの間に１／４波長板を挿入した構成、所謂円偏光モードの構成にも適用可能である。

このような本実施形態によれば、２行×３列の６個の色画素で単位画素を構成し、６個の色画素の内の４個の色画素は同等の画素サイズとする一方で、残りの２個の色画素の内の一方は最大の画素サイズとし、他方は最小の画素サイズとしている。これらの６個の色画素は、赤色画素、緑色画素、青色画素、及び、白色画素のいずれかに割り当てられている。赤色画素としては同列の２個の色画素が割り当てられ、緑色画素としては同列の２個の色画素が割り当てられ、青色画素としては最大の画素サイズの色画素が割り当てられ、白色画素としては最小の画素サイズの色画素が割り当てられている。青色画素は、白色画素と同列に位置している。

このため、第１方向に赤色画素、緑色画素、青色画素、及び、白色画素の４個の色画素を並べた単位画素構成では４列の色画素を駆動する必要があったが、本実施形態の単位画素構成では３列の色画素を駆動すればよく、消費電力の増加を抑制することが可能となる。

また、第１方向に並べる色画素の数が３個であるため、第１方向に並べる色画素の数が４個の場合と比較して、単位画素を構成する各色画素の第１方向のピッチの制限を緩和することが可能となる。このため、高精細化の要求に伴って単位画素の第１方向の長さが短縮した場合であっても、各色画素の第１方向の長さを加工限界よりも余裕を持って設定することが可能となる。

また、青色画素の画素サイズは、第１方向に沿った短辺長及び第２方向に沿った長辺長によって自由に設定することが可能となるため、赤色画素及び緑色画素のそれぞれの画素サイズあるいは透過率に応じて適切に設定することが可能となる。したがって、最適な色再現性を実現することが可能となる。

また、白色画素の画素サイズについても、第１方向に沿った短辺長及び第２方向に沿った長辺長によって自由に設定することが可能となる。このため、白色画素の表示輝度は、赤色画素、緑色画素、青色画素での合算輝度よりも低い範囲で自由に設定することが可能となり、色再現性を悪化させることなく、高輝度化が可能となる。さらに、赤色画素、緑色画素、青色画素での合算輝度を白色画素での表示輝度に置換することで、単位画素での表示輝度が上昇するため、その分、バックライトの輝度を低下させることができ、低消費電力化が可能となる。また、単位画素の高輝度により、外光下においても表示画像の視認性を向上することが可能となる。さらに、白色画素の画素サイズが過度に拡大しないため、白色画素で表示輝度が高い画像を表示した場合であっても、白色画素そのものが視認されにくくなる。したがって、表示品位を向上することが可能となる。

また、本実施形態によれば、各画素において画像を表示するのに必要な容量は、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで形成することが可能である。このため、容量を形成するに際して、画素を横切る遮光性の配線材料からなる配線や電極が不要となる。また、第４絶縁膜１４は、樹脂材料等で形成された第３絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第４絶縁膜１４を介した画素電極ＰＥ及び第１共通電極ＣＥ１により、比較的大きな容量を容易に形成することが可能となる。

また、画素電極ＰＥ及び第１共通電極ＣＥ１は、いずれも透明な導電材料によって形成されているため、画素電極ＰＥ及び第１共通電極ＣＥ１と重なる領域が表示に寄与する。このため、画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの開口率、透過率、あるいは、輝度を向上することが可能となる。したがって、表示に必要な容量を確保しつつ、表示品位を改善することが可能となる。

また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に延在している。このため、ＯＮ状態において、第１共通電極ＣＥ１により、ソース配線から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線と画素電極ＰＥあるいは第２共通電極ＣＥ２との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線と重なる領域の液晶分子ＬＭの配向乱れを抑制することが可能となる。

しかも、ソース配線と重なる領域の液晶分子ＬＭは、ＯＮ状態においても第１共通電極ＣＥ１と第２共通電極ＣＥ２とが同電位で維持されており、初期配向状態を維持している。したがって、第１方向Ｘに隣接する画素電極ＰＥを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。

また、ソース配線を挟んで隣接する一方の画素がＯＮ状態であり、他方の画素がＯＦＦ状態であったとしても、第１共通電極ＣＥ１と第２共通電極ＣＥ２によって、ＯＮ状態の画素とＯＦＦ状態の画素との間のソース配線上の液晶層は電位差が無くなるので、ソース配線と重なる領域の液晶分子ＬＭが初期配向状態に維持されている。このため、液晶表示パネルＬＰＮを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、混色防止のために遮光層３１の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。

次に、変形例について説明する。

図８は、本実施形態の表示装置に適用可能なアレイ基板ＡＲの他の構成例を概略的に示す平面図である。

図８に示した構成例は、図６のアレイ基板ＡＲと比較して、単位画素が四角形状のレイアウトを採用した点で相違している。

ゲート配線Ｇ１は、第１方向Ｘに沿って延出し、色画素ＰＸ１１、色画素ＰＸ１２、色画素ＰＸ１３、色画素ＰＸ２１、色画素ＰＸ２２、及び、色画素ＰＸ２３の上端部に位置している。ゲート配線Ｇ２は、第１方向Ｘに沿って延出し、色画素ＰＸ１４、色画素ＰＸ１５、色画素ＰＸ１５、色画素ＰＸ２４、色画素ＰＸ２５、及び、色画素ＰＸ２６の下端部に位置している。単位画素ＵＰ１及び単位画素ＵＰ２は、同一形状であり、それぞれ第１方向Ｘに沿った一対の短辺を有するとともに、第２方向Ｙに沿った一対の長辺を有する長方形状である。

単位画素ＵＰ１の一方の短辺は、同一直線上に延出した色画素ＰＸ１１の短辺、色画素ＰＸ１２の短辺、及び、色画素ＰＸ１３の短辺によって形成されている。単位画素ＵＰ１の他方の短辺は、同一直線上に延出した色画素ＰＸ１４の短辺、色画素ＰＸ１５の短辺、及び、色画素ＰＸ１６の短辺によって形成されている。

単位画素ＵＰ１において、画素電極ＰＥ１１は色画素ＰＸ１１に対応して配置され、画素電極ＰＥ１２は色画素ＰＸ１２に対応して配置され、画素電極ＰＥ１３は色画素ＰＸ１３に対応して配置され、画素電極ＰＥ１４は色画素ＰＸ１４に対応して配置され、画素電極ＰＥ１５は色画素ＰＸ１５に対応して配置され、画素電極ＰＥ１６は色画素ＰＸ１６に対応して配置されている。画素電極ＰＥ１１及び画素電極ＰＥ１４はカラーフィルタ３２Ｒと対向し、画素電極ＰＥ１２及び画素電極ＰＥ１５はカラーフィルタ３２Ｇと対向し、画素電極ＰＥ１３はカラーフィルタ３２Ｂと対向し、画素電極ＰＥ１６はカラーフィルタ３２Ｗと対向する。

単位画素ＵＰ２の一方の短辺は、同一直線上に延出した色画素ＰＸ２１の短辺、色画素ＰＸ２２の短辺、及び、色画素ＰＸ２３の短辺によって形成されている。単位画素ＵＰ２の他方の短辺は、同一直線上に延出した色画素ＰＸ２４の短辺、色画素ＰＸ２５の短辺、及び、色画素ＰＸ２６の短辺によって形成されている。

単位画素ＵＰ２において、画素電極ＰＥ２１は色画素ＰＸ２１に対応して配置され、画素電極ＰＥ２２は色画素ＰＸ２２に対応して配置され、画素電極ＰＥ２３は色画素ＰＸ２３に対応して配置され、画素電極ＰＥ２４は色画素ＰＸ２４に対応して配置され、画素電極ＰＥ２５は色画素ＰＸ２５に対応して配置され、画素電極ＰＥ２６は色画素ＰＸ２６に対応して配置されている。画素電極ＰＥ２１及び画素電極ＰＥ２４はカラーフィルタ３２Ｒと対向し、画素電極ＰＥ２２及び画素電極ＰＥ２５はカラーフィルタ３２Ｇと対向し、画素電極ＰＥ２３はカラーフィルタ３２Ｗと対向し、画素電極ＰＥ２６はカラーフィルタ３２Ｂと対向する。

このような構成例においても、上記の例と同様の効果が得られる。

図９は、本実施形態の表示装置に適用可能なアレイ基板ＡＲの他の構成例を概略的に示す平面図である。

図９に示した構成例は、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モードを適用した図６のアレイ基板ＡＲと比較して、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードを適用した点で相違している。

共通電極ＣＥと重なる画素電極ＰＥ１１乃至ＰＥ１６、及び、画素電極ＰＥ２１乃至ＰＥ２６には、それぞれスリットＳＬが形成されている。図示した例では、各スリットＳＬは、第２方向Ｙに延出した直線状に形成されているが、その形状は図示した例に限らない。このようなアレイ基板ＡＲは、図５に示したレイアウトのカラーフィルタを備えた対向基板と組み合わせられる。なお、図７に示したような第２共通電極ＣＥ２を備えた対向基板は不要である。

このような構成例においても、上記の例と同様の効果が得られる。

以上説明したように、本実施形態によれば、表示品位を向上することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

上記の実施形態では、表示装置として液晶表示装置を例に説明したが、有機ＥＬ表示装置であっても良い。すなわち、図５に示した各カラーフィルタの代わりに、図６の各画素電極を有機ＥＬ素子の発光部に置き換えても良い。赤色画素には赤色に発光する有機ＥＬ素子を配置し、緑色画素には緑色に発光する有機ＥＬ素子を配置し、青色画素には青色に発光する有機ＥＬ素子を配置し、白色画素には白色に発光する有機ＥＬ素子を配置する。このような構成においても、図５及び図６に示したようなレイアウトを採用することで、青色の有機ＥＬ素子及び白色の有機ＥＬ素子のサイズを自由に設定することが可能となり、上記の実施形態と同様の効果が得られる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板 ＬＱ…液晶層
ＰＥ…画素電極 ＣＥ１…第１共通電極 ＣＥ２…第２共通電極
ＡＬ１…第１垂直配向膜 ＡＬ２…第２垂直配向膜

Claims (5)

1. アレイ基板を備えた表示装置であって、
   前記アレイ基板は、第１画素電極と、第２画素電極と、第３画素電極と、前記第１乃至第３画素電極と電気的に接続され第１方向に直線状に延出した第１ゲート配線と、を備え、
   前記第１乃至第３画素電極の各々は、前記第１方向と交差する第２方向に第１端部及び第２端部を有し、
   前記第１ゲート配線は、前記第１乃至第３画素電極のそれぞれの前記第２方向の略中央部を直線状に横切り、
   前記第３画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離のいずれよりも長く、
   前記第３画素電極の前記第２端部と前記第１ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第２端部と前記第１ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第２端部と前記第１ゲート配線との間の前記第２方向に沿った距離のいずれよりも長い、表示装置。
2. 前記アレイ基板は、さらに、前記第１画素電極と前記第２方向に並ぶ第４画素電極と、前記第２画素電極と前記第２方向に並ぶ第５画素電極と、前記第３画素電極と前記第２方向に並ぶ第６画素電極と、前記第４乃至第６画素電極と電気的に接続され前記第１ゲート配線と平行に前記第１方向に直線状に延出した第２ゲート配線と、を備え、
   前記第４乃至第６画素電極の各々は、前記第２方向に第１端部及び第２端部を有し、
   前記第１乃至第３画素電極の各々の前記第２端部、及び、前記第４乃至前記第６画素電極の各々の前記第１端部は、前記第１ゲート配線と前記第２ゲート配線との間に位置し、
   前記第６画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離は、前記第４画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離、及び、前記第５画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離のいずれよりも短い、請求項１に記載の表示装置。
3. 前記アレイ基板は、さらに、第７画素電極を備え、
   前記第７画素電極は、前記第２方向に第１端部及び第２端部を有し、前記第１ゲート配線と電気的に接続され、
   前記第１ゲート配線は、前記第７画素電極の前記第２方向の略中央部を直線状に横切り、
   前記第７画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第１端部と前記第１ゲート配線との間の前記第２方向に沿った距離のいずれよりも短く、
   前記第７画素電極の前記第２端部と前記第１ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第２端部と前記第１ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第２端部と前記第１ゲート配線との間の前記第２方向に沿った距離のいずれよりも短い、請求項１または２に記載の表示装置。
4. 前記アレイ基板は、さらに、前記第１ゲート配線と平行に前記第１方向に直線状に延出した第２ゲート配線を備え、
   前記第１乃至第３画素電極の各々の前記第２端部、及び、前記第７画素電極の前記第２端部は、前記第１ゲート配線と前記第２ゲート配線との間に位置し、
   前記第７画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離のいずれよりも長く、
   前記第３画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離は、前記第１画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離、及び、前記第２画素電極の前記第２端部と前記第２ゲート配線との間の前記第２方向に沿った距離のいずれよりも短い、請求項３に記載の表示装置。
5. 前記アレイ基板は、さらに、前記第１乃至第３画素電極及び前記第７画素電極と対向する共通電極と、前記第１ゲート配線と交差する複数のソース配線と、を備え、
   前記第１乃至第３画素電極及び前記第７画素電極は、それぞれ異なる前記ソース配線と電気的に接続されている、請求項４に記載の表示装置。

Images