JP2015052730A - 液晶表示装置 - Google Patents

Abstract

【課題】表示品位を改善することが可能な液晶表示装置を提供する。
【解決手段】第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ソース配線及び前記第２ソース配線の上方に位置するとともに前記第１ソース配線と前記第２ソース配線との間に向かって延在し開口部を形成する反射性の第１共通電極と、画素に配置されスイッチング素子と電気的に接続された透過性の画素電極であって前記第１ソース配線及び前記第２ソース配線に沿ってそれぞれ前記第１共通電極と対向する第１端部を有する画素電極と、第１垂直配向膜と、を備えた第１基板と、前記画素電極と対向し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置。
【選択図】図４

Description

本発明の実施形態は、液晶表示装置に関する。

近年、各画素にスイッチング素子及び容量を備えたアクティブマトリクス型液晶表示装置において、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ）モードなどの主として縦電界を利用した構造が実用化されている。このような縦電界モードの液晶表示装置は、アレイ基板に形成された画素電極と対向基板に形成された共通電極との間に形成した電界で液晶分子の配向を制御する。

例えば、１つのドット領域内に透過表示領域と反射表示領域とを設けたＶＡモードの液晶表示装置において、透過表示領域と反射表示領域とで液晶層の層厚を略同一とした技術が開示されている。

ところで、アクティブマトリクスタイプの液晶表示装置においては、液晶層に印加される電圧を一定期間保持するための蓄積容量を必要とする。蓄積容量は、絶縁膜を介して対向する一対の電極や配線によって構成されている。このような蓄積容量を構成する少なくとも一方の電極あるいは配線は、遮光性の材料によって形成されており、画素を横切る遮光層となる。このため、一画素あたりの表示に寄与する開口率、透過率、あるいは、輝度の低下を招く。このため、表示に必要な容量を確保しつつ、表示品位を改善することが要望されている。

特開２００６−７８７４２号公報

本実施形態の目的は、表示品位を改善することが可能な液晶表示装置を提供することにある。

本実施形態によれば、
第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ソース配線及び前記第２ソース配線の上方に位置するとともに前記第１ソース配線と前記第２ソース配線との間に向かって延在し開口部を形成する反射性の第１共通電極と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで規定される画素に配置され前記スイッチング素子と電気的に接続された透過性の画素電極であって前記第１ソース配線及び前記第２ソース配線に沿ってそれぞれ前記第１共通電極と対向する第１端部を有する画素電極と、第１垂直配向膜と、を備えた第１基板と、前記画素電極と対向し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、を備えた液晶表示装置が提供される。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。 図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。 図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。 図４は、図３のＡ−Ｂ線で切断した第１構成例の液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。 図５は、図３のＣ−Ｄ線で切断した第１構成例の液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。 図６は、図３のＡ−Ｂ線で切断した第２構成例の液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。

以下、本実施形態について、図面を参照しながら詳細に説明する。なお、各図において、同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。

図１は、本実施形態の液晶表示装置を構成する液晶表示パネルＬＰＮの構成及び等価回路を概略的に示す図である。

すなわち、液晶表示装置は、アクティブマトリクスタイプの液晶表示パネルＬＰＮを備えている。液晶表示パネルＬＰＮは、第１基板であるアレイ基板ＡＲと、アレイ基板ＡＲに対向配置された第２基板である対向基板ＣＴと、アレイ基板ＡＲと対向基板ＣＴとの間に保持された液晶層ＬＱと、を備えて構成されている。液晶表示パネルＬＰＮは、画像を表示するアクティブエリアＡＣＴを備えている。アクティブエリアＡＣＴは、アレイ基板ＡＲと対向基板ＣＴとの間に液晶層ＬＱが保持された領域に相当し、例えば、四角形状であり、マトリクス状に配置された複数の画素ＰＸによって構成されている。

アレイ基板ＡＲは、アクティブエリアＡＣＴにおいて、第１方向Ｘに沿って延出した複数のゲート配線Ｇ（Ｇ１〜Ｇｎ）、第１方向Ｘに交差する第２方向Ｙに沿って延出した複数のソース配線Ｓ（Ｓ１〜Ｓｍ）、各画素ＰＸにおいてゲート配線Ｇ及びソース配線Ｓと電気的に接続されたスイッチング素子ＳＷ、各画素ＰＸにおいてスイッチング素子ＳＷに電気的に接続された画素電極ＰＥ、画素電極ＰＥの一部と対向する第１共通電極ＣＥ１などを備えている。蓄積容量ＣＳは、例えば、第１共通電極ＣＥ１と画素電極ＰＥとの間に形成される。

一方、対向基板ＣＴは、画素電極ＰＥと液晶層ＬＱを介して対向する第２共通電極ＣＥ２などを備えている。

各ゲート配線Ｇは、アクティブエリアＡＣＴの外側に引き出され、第１駆動回路ＧＤに接続されている。各ソース配線Ｓは、アクティブエリアＡＣＴの外側に引き出され、第２駆動回路ＳＤに接続されている。第１駆動回路ＧＤ及び第２駆動回路ＳＤは、例えばその少なくとも一部がアレイ基板ＡＲに形成され、駆動ＩＣチップ２と接続されている。駆動ＩＣチップ２は、第１駆動回路ＧＤ及び第２駆動回路ＳＤを制御するコントローラを内蔵し、液晶表示パネルＬＰＮを駆動するのに必要な信号を供給する信号供給源として機能する。図示した例では、駆動ＩＣチップ２は、液晶表示パネルＬＰＮのアクティブエリアＡＣＴの外側において、アレイ基板ＡＲに実装されている。

第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、複数の画素ＰＸに亘って共通に形成されている。これらの第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、互いに電気的に接続されており、同電位である。例えば、第１共通電極ＣＥ１及び第２共通電極ＣＥ２は、アクティブエリアＡＣＴの外側に引き出され、給電部Ｖｃｏｍに接続されている。給電部Ｖｃｏｍは、例えばアクティブエリアＡＣＴの外側においてアレイ基板ＡＲに形成され、第１共通電極ＣＥ１と電気的に接続されるとともに、図示しない導電部材を介して第２共通電極ＣＥ２と電気的に接続されている。給電部Ｖｃｏｍでは、第１共通電極ＣＥ１及び第２共通電極ＣＥ２に対して、例えばコモン電位を供給する。

図２は、本実施形態の液晶表示装置に適用可能なアレイ基板ＡＲの一画素ＰＸの構成例を概略的に示す平面図である。

アレイ基板ＡＲは、ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子ＳＷ、第１共通電極ＣＥ１、画素電極ＰＥなどを備えている。

ゲート配線Ｇ１及びゲート配線Ｇ２は、第２方向Ｙに沿って間隔をおいて配置され、それぞれ第１方向Ｘに沿って延出している。ソース配線Ｓ１及びソース配線Ｓ２は、第１方向Ｘに沿って間隔をおいて配置され、それぞれ第２方向Ｙに沿って延出している。図示した例では、画素ＰＸは、図中の破線で示したように、第１ゲート配線Ｇ１及び第２ゲート配線Ｇ２と第１ソース配線Ｓ１及び第２ソース配線Ｓ２とで規定され、第１方向Ｘに平行な一対の短辺を有するとともに、第２方向Ｙに平行な一対の長辺を有する長方形状である。一例として、画素ＰＸにおいて、第２方向Ｙに沿った長辺の長さは、第１方向Ｘに沿った短辺の長さの約３倍である。詳述しないが、カラー表示を実現するための単位画素は、各々異なる色を表示する３個の画素ＰＸが第１方向Ｘに並んで構成される。画素ＰＸの第１方向Ｘに沿った長さは、隣接するソース配線Ｓ１とソース配線Ｓ２との第１方向Ｘに沿ったピッチに相当する。画素ＰＸの第２方向Ｙに沿った長さは、隣接するゲート配線Ｇ１とゲート配線Ｇ２との第２方向Ｙに沿ったピッチに相当する。

図示した画素ＰＸにおいて、ソース配線Ｓ１は左側端部に位置し当該画素ＰＸとその左側に隣接する画素との境界に跨って配置され、ソース配線Ｓ２は右側端部に位置し当該画素ＰＸとその右側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ１は上側端部に位置し当該画素ＰＸとその上側に隣接する画素との境界に跨って配置され、ゲート配線Ｇ２は下側端部に位置し当該画素ＰＸとその下側に隣接する画素との境界に跨って配置されている。図示したように、本実施形態においては、蓄積容量ＣＳを形成するために画素ＰＸを横切る補助容量線は存在しない。

スイッチング素子ＳＷは、例えば、ｎチャネル薄膜トランジスタ（ＴＦＴ）によって構成され、トップゲート型あるいはボトムゲート型のいずれであっても良いが、詳細な図示を省略する。スイッチング素子ＳＷは、例えば、ゲート配線Ｇ１及びソース配線Ｓ１と電気的に接続されている。このようなスイッチング素子ＳＷは、例えば、ポリシリコンなどの半導体層を備えている。

第１共通電極ＣＥ１は、当該画素ＰＸに配置されるとともに、当該画素ＰＸからソース配線Ｓ１及びソース配線Ｓ２を跨いで第１方向Ｘに延在し、当該画素ＰＸに対して第１方向Ｘに隣接する各画素に配置されている。また、第１共通電極ＣＥ１は、当該画素ＰＸからゲート配線Ｇ１及びゲート配線Ｇ２を跨いで第２方向Ｙにも延在し、当該画素ＰＸに対して第２方向Ｙに隣接する各画素に配置されている。

当該画素ＰＸに着目すると、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２に対向するとともに、ソース配線Ｓ１とソース配線Ｓ２との間に向かって延在している。また、第１共通電極ＣＥ１は、ゲート配線Ｇ１及びゲート配線Ｇ２に対向するとともに、ゲート配線Ｇ１とゲート配線Ｇ２との間に向かって延在している。つまり、図示した例では、第１共通電極ＣＥ１は、格子状に形成され、画素ＰＸの略中央部に矩形状の開口部ＯＰを形成している。さらに言えば、詳述しないが、第１共通電極ＣＥ１は、他の画素についても同様の形状で形成され、アクティブエリアの略全域に亘って配置されている。

尚、第１共通電極ＣＥ１の形状は、ゲート配線に沿って延出した形状であってゲート配線直上では途切れた形状、すなわち、一行毎に帯状であっても良い。あるいは、第１共通電極ＣＥ１の形状は、ソース配線に沿って延出した形状であってソース配線直上では途切れた形状、すなわち、一列毎に帯状であっても良い。

画素電極ＰＥは、画素ＰＸにおいて島状に形成されている。なお、図示した例では、当該画素ＰＸに配置された画素電極ＰＥのみを図示しているが、当該画素ＰＸの第１方向Ｘ及び第２方向Ｙに隣接する他の画素にも同一形状の画素電極が配置されている。画素電極ＰＥは、スイッチング素子ＳＷに電気的に接続されている。図示した画素電極ＰＥの形状は、例えば、画素ＰＸの形状に対応して、第１方向Ｘに沿った長さが第２方向Ｙに沿った長さよりも短い長方形状である。なお、画素電極ＰＥの一部は、ソース配線Ｓ１やソース配線Ｓ２、ゲート配線Ｇ１やゲート配線Ｇ２と重なる位置まで延在していても良い。

このような画素電極ＰＥは、ソース配線Ｓ１及びソース配線Ｓ２に沿ってそれぞれ第１共通電極ＣＥ１と対向する第１端部ＰＡ１を有している。また、画素電極ＰＥは、ゲート配線Ｇ１及びゲート配線Ｇ２に沿ってそれぞれ第１共通電極ＣＥ１と対向する第２端部ＰＡ２を有している。つまり、図示した例では、画素電極ＰＥの４方に位置する額縁状の端部が第１共通電極ＣＥ１と対向している。後に詳述するが、画素ＰＸにおいて、画素電極ＰＥと第１共通電極ＣＥ１とが重なる領域が反射表示領域となり、画素電極ＰＥと開口部ＯＰとが重なる領域が透過表示領域となる。

図３は、本実施形態の液晶表示装置に適用可能な対向基板ＣＴの一画素ＰＸの構成例を概略的に示す平面図である。なお、ここでは、説明に必要な構成のみを図示し、また、アレイ基板の主要部であるソース配線Ｓ１、ソース配線Ｓ２、ゲート配線Ｇ１、ゲート配線Ｇ２、及び、画素電極ＰＥを破線で示し、第１共通電極の図示を省略している。

対向基板ＣＴは、第２共通電極ＣＥ２などを備えている。

第２共通電極ＣＥ２は、当該画素ＰＸに配置され、画素電極ＰＥと対向している。また、第２共通電極ＣＥ２は、当該画素ＰＸから第１方向Ｘ及び第２方向Ｙに亘って延在し、ゲート配線Ｇ１及びゲート配線Ｇ２の上方や、ソース配線Ｓ１及びソース配線Ｓ２の上方にも位置している。つまり、第２共通電極ＣＥ２は、詳述しないが、当該画素ＰＸの第１方向Ｘに沿った右側及び左側に隣接する画素や、当該画素ＰＸの第２方向Ｙに沿った上側及び下側に隣接する画素に亘って配置されている。さらに言えば、詳述しないが、第２共通電極ＣＥ２は、アクティブエリアの略全面に亘って配置されている。

第２共通電極ＣＥ２には、画素電極ＰＥと対向する位置にスリットＳＬが形成されている。図示した例では、スリットＳＬは、第２方向Ｙに沿って延出した帯状に形成され、画素ＰＸの略中央に位置している。このようなスリットＳＬは、主として液晶分子の配向を制御する配向制御部材に相当する。なお、液晶分子の配向を制御する機能を有するものであれば、スリットに代えて、第２共通電極ＣＥ２に積層した突起などの他の配向制御部材を設置しても良い。また、スリットＳＬの形状については、図示した例に限らず、十字などであっても良い。

図４は、図３のＡ−Ｂ線で切断した第１構成例の液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。図５は、図３のＣ−Ｄ線で切断した第１構成例の液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。なお、ここでは、説明に必要な構成のみを図示し、スイッチング素子の図示を省略している。

アレイ基板ＡＲは、ガラス基板や樹脂基板などの光透過性を有する第１絶縁基板１０を用いて形成されている。アレイ基板ＡＲは、第１絶縁基板１０の対向基板ＣＴに対向する側に、ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、ソース配線Ｓ２、第１共通電極ＣＥ１、画素電極ＰＥ、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜（第１層間絶縁膜）１３、第４絶縁膜（第２層間絶縁膜）１４、第１垂直配向膜ＡＬ１などを備えている。

図示しないスイッチング素子の半導体層は、第１絶縁基板１０と第１絶縁膜１１との間に位置している。第１絶縁膜１１は、第１絶縁基板１０の上にも配置されている。ゲート配線Ｇ１及びゲート配線Ｇ２は、第１絶縁膜１１の上に形成され、第２絶縁膜１２によって覆われている。第２絶縁膜１２は、第１絶縁膜１１の上にも配置されている。ソース配線Ｓ１及びソース配線Ｓ２は、第２絶縁膜１２の上に形成され、第３絶縁膜１３によって覆われている。第３絶縁膜１３は、第２絶縁膜１２の上にも配置されている。なお、詳述しないが、第３絶縁膜１３は、スイッチング素子も覆っている。このような第３絶縁膜１３は、例えば、透明な樹脂材料によって形成されている。

第１共通電極ＣＥ１は、第３絶縁膜１３の上に形成されている。つまり、第３絶縁膜１３は、ソース配線Ｓ１及びソース配線Ｓ２と第１共通電極ＣＥ１との間に介在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置するとともに、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりも内側（つまりソース配線Ｓ１とソース配線Ｓ２との間）及び外側に向かってそれぞれ延在している。第１共通電極ＣＥ１の開口部ＯＰは、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれから略等距離の位置に形成されている。また、図示した例では、第１共通電極ＣＥ１は、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に位置するとともに、ゲート配線Ｇ１及びゲート配線Ｇ２のそれぞれの直上の位置よりも内側（つまりゲート配線Ｇ１とゲート配線Ｇ２との間）及び外側に向かってそれぞれ延在している。第１共通電極ＣＥ１の開口部ＯＰは、ゲート配線Ｇ１及びゲート配線Ｇ２のそれぞれから略等距離の位置に形成されている。このような第１共通電極ＣＥ１は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、銅（Ｃｕ）、クロム（Ｃｒ）などの反射性の金属材料によって形成されている。第１共通電極ＣＥ１は、第４絶縁膜１４によって覆われている。第４絶縁膜１４は、開口部ＯＰにおいて第３絶縁膜１３の上にも配置されている。このような第４絶縁膜１４は、第３絶縁膜１３と比較して薄い膜厚に形成され、例えば、シリコン窒化物などの無機系材料によって形成されている。

画素電極ＰＥは、第４絶縁膜１４の上において島状に形成されている。つまり、第４絶縁膜１４は、画素電極ＰＥと第１共通電極ＣＥ１との間に介在している。画素電極ＰＥは、第１共通電極ＣＥ１及びその開口部ＯＰと対向している。

画素電極ＰＥの第１端部ＰＡ１は、ソース配線Ｓ１及びソース配線Ｓ２の直上の位置よりも内側に位置し、第４絶縁膜１４を介して第１共通電極ＣＥ１と対向する領域である。画素電極ＰＥの第２端部ＰＡ２は、ゲート配線Ｇ１及びゲート配線Ｇ２の直上の位置よりも内側に位置し、第４絶縁膜１４を介して第１共通電極ＣＥ１と対向する領域である。これらの第１端部ＰＡ１及び第２端部ＰＡ２と第１共通電極ＣＥ１とが対向する領域、さらには、ソース配線Ｓ１及びソース配線Ｓ２の直上の領域の一部やゲート配線Ｇ１及びゲート配線Ｇ２の直上の領域の一部は、当該画素ＰＸにおける反射表示領域Ｒに相当する。図示した例では、反射表示領域Ｒは、画素ＰＸの四方の端部に矩形枠状に形成されている。

画素電極ＰＥと開口部ＯＰとが対向する領域は、第１絶縁基板１０の上に第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、及び、第４絶縁膜１４が積層された領域であり、画素電極ＰＥとスイッチング素子とを電気的に接続する部分を除いて、配線や電極などの遮光物が存在しない。このような画素電極ＰＥと開口部ＯＰとが対向する領域は、当該画素ＰＸにおける透過表示領域Ｔに相当する。図示した例では、透過表示領域Ｔは、画素ＰＸの中央部において長方形状に形成されている。

このような画素電極ＰＥは、例えば、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透過性の導電材料によって形成されている。画素電極ＰＥは、第１垂直配向膜ＡＬ１によって覆われている。

一方、対向基板ＣＴは、ガラス基板や樹脂基板などの光透過性を有する第２絶縁基板３０を用いて形成されている。対向基板ＣＴは、第２絶縁基板３０のアレイ基板ＡＲに対向する側に、遮光層３１、カラーフィルタ３２、オーバーコート層３３、第２共通電極ＣＥ２、第２垂直配向膜ＡＬ２などを備えている。

遮光層３１は、アクティブエリアＡＣＴにおいて各画素ＰＸを区画し、開口部ＡＰを形成する。遮光層３１は、ゲート配線Ｇ１、ゲート配線Ｇ２、ソース配線Ｓ１、ソース配線Ｓ２、スイッチング素子などの配線部の直上に位置している。遮光層３１は、遮光性の金属材料や黒色の樹脂材料によって形成されている。

カラーフィルタ３２は、開口部ＡＰに形成され、その一部が遮光層３１と重なっている。カラーフィルタ３２は、例えば、赤色、緑色、青色にそれぞれ着色された樹脂材料によって形成されている。第１方向Ｘに隣接する各画素は異なる色画素であり、例えば赤色カラーフィルタ、緑色カラーフィルタ、青色カラーフィルタがこの順に並んでいる。異なる色のカラーフィルタ３２間の境界は、遮光層３１と重なる位置にある。

オーバーコート層３３は、カラーフィルタ３２を覆っている。オーバーコート層３３は、遮光層３１やカラーフィルタ３２の凹凸を平坦化する。オーバーコート層３３は、透明な樹脂材料によって形成されている。

第２共通電極ＣＥ２は、オーバーコート層３３のアレイ基板ＡＲと対向する側に形成されている。図示したように、第２共通電極ＣＥ２は、画素電極ＰＥと対向するとともに、画素電極ＰＥの第１端部ＰＡ１及び第２端部ＰＡ２よりも外側で第１共通電極ＣＥ１と対向している。つまり、ゲート配線Ｇ１及びゲート配線Ｇ２の上方、及び、ソース配線Ｓ１及びソース配線Ｓ２の上方では、画素電極ＰＥを介さず、第１共通電極ＣＥ１と第２共通電極ＣＥ２とが対向している。この第２共通電極ＣＥ２の画素電極ＰＥと対向する位置には、スリットＳＬが形成されている。このような第２共通電極ＣＥ２は、例えば、ＩＴＯやＩＺＯなどの透過性の導電材料によって形成されている。第２共通電極ＣＥ２は、第２垂直配向膜ＡＬ２によって覆われている。

第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２は、垂直配向性を示す材料によって形成され、ラビングなどの配向処理を必要とせずに液晶分子を基板の法線方向に配向させる配向規制力を有している。

上述したようなアレイ基板ＡＲと対向基板ＣＴとは、第１垂直配向膜ＡＬ１及び第２垂直配向膜ＡＬ２が向かい合うように配置されている。このとき、アレイ基板ＡＲと対向基板ＣＴとの間には、一方の基板に形成された柱状スペーサにより、所定のセルギャップが形成される。アレイ基板ＡＲと対向基板ＣＴとは、セルギャップが形成された状態でシール材によって貼り合わせられている。液晶層ＬＱは、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間に形成されたセルギャップに封入されている。この液晶層ＬＱは、誘電率異方性が負（ネガ型）の液晶材料によって構成されている。透過表示領域Ｔ及び反射表示領域Ｒのそれぞれにおいて、液晶層ＬＱの厚さすなわちセルギャップは略同一である。

このような構成の液晶表示パネルＬＰＮに対して、その背面側には、バックライトＢＬが配置されている。バックライトＢＬとしては、種々の形態が適用可能であるが、ここでは詳細な構造についての説明は省略する。

第１絶縁基板１０の外面には、第１光学素子ＯＤ１が配置されている。第２絶縁基板３０の外面には、第２光学素子ＯＤ２が配置されている。これらの第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ偏光板及び１／４波長板を含む円偏光板として構成されている。なお、第１光学素子ＯＤ１に含まれる偏光板、及び、第２光学素子ＯＤ２に含まれる偏光板は、例えば、それぞれの偏光軸が直交するクロスニコルの位置関係となるように配置される。

次に、本実施形態における液晶表示装置の動作について説明する。

すなわち、上記の構成の液晶表示装置において、画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間に電位差が形成されていないＯＦＦ状態（つまり、液晶層ＬＱに電圧が印加されていない状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に電界が形成されていないため、液晶層ＬＱに含まれる液晶分子は、第１垂直配向膜ＡＬ１と第２垂直配向膜ＡＬ２との間において、基板主面（Ｘ−Ｙ平面）に対して略垂直に初期配向する。すなわち、液晶層ＬＱにおけるリタデーションΔｎ・ｄ（Δｎは液晶層ＬＱの屈折率異方性であり、ｄは液晶層ＬＱの厚さあるいはセルギャップに相当する）は略ゼロである。

このとき、バックライトＢＬからのバックライト光は、第１光学素子ＯＤ１から入射して円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光の偏光状態は、液晶層ＬＱを通過した際にほとんど変化しないため、液晶表示パネルＬＰＮのうちの透過表示領域Ｔを透過した円偏光は、第２光学素子ＯＤ２によって吸収される（黒表示）。

また、液晶表示パネルＬＰＮに向かって入射する外光は、第２光学素子ＯＤ２から入射して円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光の偏光状態は、液晶層ＬＱを通過した際にほとんど変化せず、第１共通電極ＣＥ１で反射される。このため、液晶表示パネルＬＰＮのうちの反射表示領域Ｒで反射された円偏光は、第２光学素子ＯＤ２によって吸収される（黒表示）。

一方、画素電極ＰＥと第１共通電極ＣＥ１及び第２共通電極ＣＥ２との間に電位差が形成されたＯＮ状態（つまり、液晶層ＬＱに電圧が印加された状態）では、画素電極ＰＥと第２共通電極ＣＥ２との間に縦電界が形成されるとともに、画素電極ＰＥから第２共通電極ＣＥ２のスリットＳＬを避けるように傾斜した電界が形成される。また、画素電極ＰＥよりも外側（つまり、ソース配線Ｓ１及びソース配線Ｓ２の直上あるいはゲート配線Ｇ１及びゲート配線Ｇ２の直上）では、第１共通電極ＣＥ１と第２共通電極ＣＥ２との間で等電位面が形成される。ここで、液晶層ＬＱはネガ型であるため、画素電極ＰＥと第２共通電極ＣＥ２との間の液晶分子は、主として傾斜電界の作用によって初期配向方向とは異なる方位に配向する。すなわち、ネガ型の液晶分子は、その長軸が電界に対して交差するように配向するため、ＯＮ状態では、基板主面に対して斜め方向あるいは水平方向に配向する。また、第１共通電極ＣＥ１と第２共通電極ＣＥ２との間の液晶分子は、電界の作用をほとんど受けず初期配向状態（基板主面に対して略垂直の配向状態）を維持している。液晶分子の配向状態は連続的に変化していることから、画素電極ＰＥの第１端部ＰＡ１及び第２端部ＰＡ２と重なる領域の液晶分子は、画素電極ＰＥの中央部での配向状態（基板主面に対して略水平の配向状態）と、画素電極ＰＥの外側での配向状態（基板主面に対して略垂直の配向状態）との中間の配向状態となる。このため、画素電極ＰＥの中央部と重なる透過表示領域Ｔでは液晶層ＬＱにおけるリタデーションが約１／２波長となる一方で、画素電極ＰＥの第１端部ＰＡ１及び第２端部ＰＡ２と重なる反射表示領域Ｒでは液晶層ＬＱにおけるリタデーションが約１／４波長となる。

このとき、バックライトＢＬからのバックライト光は、第１光学素子ＯＤ１から入射して例えば左回りの円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光の偏光状態は、液晶層ＬＱを通過した際に液晶分子の配向状態に応じて変化する。液晶表示パネルＬＰＮのうちの透過表示領域Ｔの透過光は、液晶層ＬＱにおける１／２波長のリタデーションにより右回りの円偏光に変換され、第２光学素子ＯＤ２を透過する（白表示）。

また、液晶表示パネルＬＰＮに向かって入射する外光は、第２光学素子ＯＤ２から入射して例えば右回りの円偏光に変換され、液晶表示パネルＬＰＮに入射する。液晶表示パネルＬＰＮに入射した円偏光は、第１共通電極ＣＥ１に到達するまでの間に液晶層ＬＱにおける１／４波長のリタデーションにより直線偏光に変換され、第１共通電極ＣＥ１で反射された後に、再び液晶層ＬＱにおける１／４波長のリタデーションにより右回りの円偏光に変換され、第２光学素子ＯＤ２を透過する（白表示）。

また、ＯＮ状態では、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで蓄積容量ＣＳを形成し、画像を表示するのに必要な容量を保持する。つまり、スイッチング素子ＳＷを介して各画素に書き込まれた画素電位が上記の蓄積容量ＣＳによって一定期間保持される。

このような本実施形態によれば、各画素において画像を表示するのに必要な容量は、第４絶縁膜１４を介して対向する画素電極ＰＥと第１共通電極ＣＥ１とで形成することが可能である。このため、容量を形成するに際して、画素を横切る遮光性の配線材料からなる配線や電極が不要となる。また、第４絶縁膜１４は、樹脂材料等で形成された第３絶縁膜と比較して薄い膜厚を有するように形成されている。このため、第４絶縁膜１４を介した画素電極ＰＥ及び第１共通電極ＣＥ１により、比較的大きな容量を容易に形成することが可能となる。また、画素を横切る補助容量線を配置した比較例と比べて、表示に寄与する一画素あたりの透過表示領域Ｔにおける開口率、透過率、あるいは、輝度を向上することが可能となる。

また、第１共通電極ＣＥ１は反射電極として機能するため、画素電極ＰＥと第１共通電極ＣＥ１とが重なる領域は、反射表示領域Ｒとして表示に寄与する。この反射表示領域Ｒは、画素電極ＰＥと第１共通電極ＣＥ１とが重なる領域のみならず、画素電極ＰＥの外側つまりソース配線Ｓ１及びソース配線Ｓ２の直上の領域やゲート配線Ｇ１及びゲート配線Ｇ２の直上の領域も含んでいるため、一画素ＰＸにおける透過表示領域Ｔの面積を縮小することなく、反射表示領域Ｒの面積を拡大することができ、一画素ＰＸあたりの反射表示領域Ｒにおける開口率、反射率、あるいは、輝度を向上することが可能となる。したがって、表示に必要な容量を確保しつつ、透過表示及び反射表示の双方の表示品位を改善することが可能となる。

また、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置するとともに画素ＰＸの内側に向かって延在している。このため、ＯＮ状態において、第１共通電極ＣＥ１により、ソース配線Ｓ１及びソース配線Ｓ２から液晶層ＬＱに向かう不所望な漏れ電界をシールドすることが可能となる。つまり、ソース配線Ｓ１及びソース配線Ｓ２と画素電極ＰＥあるいは第２共通電極ＣＥ２との間の不所望な電界の形成あるいは不所望な容量の形成を抑制することができ、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域の液晶分子ＬＭの配向乱れを抑制することが可能となる。

しかも、ソース配線Ｓ１及びソース配線Ｓ２と重なる領域の液晶分子ＬＭは、ＯＮ状態においても第１共通電極ＣＥ１と第２共通電極ＣＥ２とが同電位で維持されており、初期配向状態を保持している。したがって、第１方向Ｘに隣接する画素電極ＰＥを加工限界まで接近させることが可能となり、一画素あたり表示に寄与する面積をさらに拡大することが可能である。

また、ソース配線を挟んで隣接する一方の画素がＯＮ状態であり、他方の画素がＯＦＦ状態であったとしても、ソース配線と重なる領域の液晶分子ＬＭが初期配向状態に維持されているため、液晶表示パネルＬＰＮを斜め方向から観察した場合であっても、混色による表示品位の劣化を抑制することが可能となる。また、幅広で反射性の第１共通電極ＣＥ１がアレイ基板ＡＲにおいてソース配線Ｓ１及びソース配線Ｓ２よりも遮光層３１に接近した位置に配置されているため、混色を抑制できる視角範囲を拡大することが可能となる。

また、混色防止のために遮光層３１の幅を拡大する必要がなくなるため、一画素あたりの表示に寄与する面積をさらに拡大することが可能となる。一例として、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置する遮光層３１の幅については、ソース配線Ｓ１及びソース配線Ｓ２の幅と同等であれば良い。

なお、第１共通電極ＣＥ１において、画素ＰＸの内側に向かって延在する長さは、ソース配線Ｓ１及びソース配線Ｓ２からの漏れ電界をシールドし、画素電極ＰＥとの間で必要な蓄積容量を確保し、一画素ＰＸあたりに必要とされる反射表示領域Ｒの面積（あるいは一画素ＰＸあたりに必要とされる透過表示領域Ｔの面積）を確保するように設定される。ソース配線Ｓ１及びソース配線Ｓ２に沿った第１共通電極ＣＥ１のみで、上記の条件を満足できれば、第１共通電極ＣＥ１は、必ずしもゲート配線Ｇ１及びゲート配線Ｇ２の上方に配置する必要はない。換言すると、ゲート配線Ｇ１及びゲート配線Ｇ２からの漏れ電界をシールドする必要があり、画素電極ＰＥとの間で必要な蓄積容量が不足し、一画素ＰＸあたりに必要とされる反射表示領域Ｒの面積が不足する場合には、第１共通電極ＣＥ１は、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に配置され、しかも、画素ＰＸの内側に向かって延在させることが望ましい。さらに、ゲート配線上に第１共通電極ＣＥ１が無い場合には、ゲート配線近傍の画素電極ＰＥ端は透過領域として液晶分子の配向が適切でなく暗くなる虞があるが、本実施形態のようにゲート配線の上方に第１共通電極ＣＥ１を配置する場合には、ゲート配線近傍の画素電極ＰＥ端は反射領域として液晶分子の配向が適切であるため反射光を効率良く利用でき輝度を向上することができる。

次に、他の構成例について説明する。

図６は、図３のＡ−Ｂ線で切断した第２構成例の液晶表示パネルＬＰＮの断面構造を概略的に示す断面図である。

第２構成例は、第１構成例と比較して、アレイ基板ＡＲにおいて、第１共通電極ＣＥ１が画素電極ＰＥよりも上層に位置している点で相違しており、他の構成については第１構成例と同一である。

すなわち、画素電極ＰＥは、第３絶縁膜１３の上において島状に形成されている。つまり、第３絶縁膜１３は、ソース配線Ｓ１及びソース配線Ｓ２と画素電極ＰＥとの間に介在している。画素電極ＰＥは、ソース配線Ｓ１及びソース配線Ｓ２の直上の位置よりも内側に位置している。このような画素電極ＰＥは、第１構成例と同様に透過性の導電材料によって形成されている。画素電極ＰＥは、第４絶縁膜１４によって覆われている。第４絶縁膜１４は、画素電極ＰＥの外側において第３絶縁膜１３の上にも配置されている。

第１共通電極ＣＥ１は、第４絶縁膜１４の上に形成されている。つまり、第４絶縁膜１４は、画素電極ＰＥと第１共通電極ＣＥ１との間に介在している。図示したように、第１共通電極ＣＥ１は、ソース配線Ｓ１及びソース配線Ｓ２の上方に位置するとともに、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれの直上の位置よりも内側（つまりソース配線Ｓ１とソース配線Ｓ２との間）及び外側に向かってそれぞれ延在している。第１共通電極ＣＥ１の開口部ＯＰは、ソース配線Ｓ１及びソース配線Ｓ２のそれぞれから略等距離の位置に形成されている。なお、図示を省略したが、第１共通電極ＣＥ１は、ゲート配線Ｇ１及びゲート配線Ｇ２の上方に位置するとともに、ゲート配線Ｇ１及びゲート配線Ｇ２のそれぞれの直上の位置よりも内側（つまりゲート配線Ｇ１とゲート配線Ｇ２との間）及び外側に向かってそれぞれ延在している。このような第１共通電極ＣＥ１は、第１構成例と同様に反射性の金属材料によって形成されている。第１共通電極ＣＥ１は、第１垂直配向膜ＡＬ１によって覆われている。第１垂直配向膜ＡＬ１は、開口部ＯＰにおいて第４絶縁膜１４の上にも配置されている。

画素電極ＰＥは、第１共通電極ＣＥ１及びその開口部ＯＰと対向している。画素電極ＰＥと第１共通電極ＣＥ１とが対向する領域、さらには、ソース配線Ｓ１及びソース配線Ｓ２の直上の領域の一部やゲート配線Ｇ１及びゲート配線Ｇ２の直上の領域の一部は、当該画素ＰＸにおける反射表示領域Ｒに相当する。また、画素電極ＰＥと開口部ＯＰとが対向する領域は、当該画素ＰＸにおける透過表示領域Ｔに相当する。

このような第２構成例においても、上記の第１構成例と同様の効果が得られる。また、この第２構成例では、第１共通電極ＣＥ１が第１構成例と比較してさらに遮光層３１側に接近しており、混色を抑制できる視角範囲をさらに拡大することが可能となる。

以上説明したように、本実施形態によれば、表示品位を改善することが可能な液晶表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＬＰＮ…液晶表示パネル ＡＲ…アレイ基板 ＣＴ…対向基板
ＬＱ…液晶層 ＬＭ…液晶分子
ＰＥ…画素電極 ＰＡ１…第１端部 ＰＡ２…第２端部
Ｇ…ゲート配線 Ｓ…ソース配線 ＣＳ…蓄積容量
ＣＥ１…第１共通電極 ＯＰ…開口部
ＣＥ２…第２共通電極
ＡＬ１…第１垂直配向膜 ＡＬ２…第２垂直配向膜

Claims (7)

1. 第１方向にそれぞれ延出した第１ゲート配線及び第２ゲート配線と、第１方向に交差する第２方向にそれぞれ延出した第１ソース配線及び第２ソース配線と、前記第１ゲート配線及び前記第１ソース配線と電気的に接続されたスイッチング素子と、前記第１ソース配線及び前記第２ソース配線の上方に位置するとともに前記第１ソース配線と前記第２ソース配線との間に向かって延在し開口部を形成する反射性の第１共通電極と、前記第１ゲート配線及び前記第２ゲート配線と前記第１ソース配線及び前記第２ソース配線とで規定される画素に配置され前記スイッチング素子と電気的に接続された透過性の画素電極であって前記第１ソース配線及び前記第２ソース配線に沿ってそれぞれ前記第１共通電極と対向する第１端部を有する画素電極と、第１垂直配向膜と、を備えた第１基板と、
   前記画素電極と対向し前記第１共通電極と同電位の第２共通電極と、前記第２共通電極を覆う第２垂直配向膜と、を備えた第２基板と、
   前記第１垂直配向膜と前記第２垂直配向膜との間に保持された液晶層と、
   を備えた液晶表示装置。
2. さらに、前記第１基板は、前記第１ソース配線及び前記第２ソース配線と前記第１共通電極との間に介在する第１層間絶縁膜と、前記第１共通電極と前記画素電極との間に介在する第２層間絶縁膜と、を備え、前記第１垂直配向膜は前記画素電極を覆う、請求項１に記載の液晶表示装置。
3. さらに、前記第１基板は、前記第１ソース配線及び前記第２ソース配線と前記画素電極との間に介在する第１層間絶縁膜と、前記第１共通電極と前記画素電極との間に介在する第２層間絶縁膜と、を備え、前記第１垂直配向膜は前記第１共通電極を覆う、請求項１に記載の液晶表示装置。
4. 前記第１共通電極は、前記第１ゲート配線及び前記第２ゲート配線の上方に位置するとともに前記第１ゲート配線と前記第２ゲート配線との間に向かって延在し、
   前記画素電極は、前記第１ゲート配線及び前記第２ゲート配線に沿ってそれぞれ前記第１共通電極と対向する第２端部を有する、請求項１乃至３のいずれか１項に記載の液晶表示装置。
5. 前記第１端部及び前記第２端部よりも外側で前記第１共通電極と前記第２共通電極とが対向する、請求項４に記載の液晶表示装置。
6. 前記第２共通電極は、前記画素電極と対向する位置に形成されたスリットを有する、請求項１乃至５のいずれか１項に記載の液晶表示装置。
7. 前記第２基板は、さらに、前記第１ソース配線及び前記第２ソース配線の直上に位置する遮光層を備え、前記遮光層の幅が前記第１ソース配線及び前記第２ソース配線の幅と同等である、請求項１乃至６のいずれか１項に記載の液晶表示装置。

Images