JP2006154105A

JP2006154105A - 液晶表示素子

Info

Publication number: JP2006154105A
Application number: JP2004342578A
Authority: JP
Inventors: Shinya Ando; 伸也安藤
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2004-11-26
Filing date: 2004-11-26
Publication date: 2006-06-15
Anticipated expiration: 2024-11-26
Also published as: JP4774727B2

Abstract

【課題】各画素の液晶分子を、書込み電圧の印加により安定に倒れ配向させ、良好な品質の表示を得ることができる垂直配向型のアクティブマトリックス液晶表示素子を提供する。
【解決手段】後側基板２の内面に設けられた複数の画素電極３にそれぞれ、その周縁部のうち、行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行に形成され、前記画素電極３を複数の電極部３ａ，３ｂに区分するスリット４を設け、前側基板と後側基板２の内面に設けられた垂直配向膜をそれぞれ、前記スリット４の長さ方向に沿わせて互いに逆向き方向にラビング処理した。
【選択図】図１

Description

この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子に関する。

垂直配向型のアクティブマトリックス液晶表示素子は、表示の観察側である前側の基板及びその前側基板と予め定めた間隙を存して対向する後側基板と、前記前側基板と後側基板の互いに対向する内面のうち、一方の基板の内面に行方向及び列方向にマトリックス状に配列形成された複数の画素電極と、前記一方の基板の内面に前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数のＴＦＴと、前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記ＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記前側基板と後側基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記前側基板と後側基板との間の間隙に封入された負の誘電異方性を有する液晶層とからなっている（特許文献１参照）。
特許第２５６５６３９号公報

垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への書込み電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示する。

しかし、従来の垂直配向型液晶表示素子は、各画素の書込み電圧の印加による液晶分子の倒れ方向が不安定であり、良好な表示品質が得られない。

この発明は、各画素の液晶分子を、書込み電圧の印加により安定に倒れ配向させ、良好な品質の表示を得ることができる垂直配向型のアクティブマトリックス液晶表示素子を提供することを目的としたものである。

この発明の液晶表示素子は、表示の観察側である前側の基板及びその前側基板と予め定めた間隙を存して対向する後側基板と、前記前側基板と後側基板の互いに対向する内面のうち、一方の基板の内面に行方向及び列方向にマトリックス状に配列形成された複数の画素電極と、前記一方の基板の内面に前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数のＴＦＴと、前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記ＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記前側基板と後側基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記前側基板と後側基板との間の間隙に封入された負の誘電異方性を有する液晶層とからなり、前記複数の画素電極にそれぞれ、その周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行に形成され、前記画素電極を複数の電極部に区分する少なくとも１本のスリットが設けられ、前記前側基板と後側基板の内面に設けられた前記垂直配向膜がそれぞれ、前記スリットの長さ方向に沿わせて互いに逆向き方向にラビング処理されていることを特徴とする。

この発明の液晶表示素子においては、前記一方の基板の内面に、前記複数の画素電極の少なくとも前記スリットと実質的に平行な２つの縁部に沿わせて形成され、前記他方の基板の対向電極と対向し、前記対向電極との間に予め定めた値の電界を形成する補助電極を設けるのが望ましい。

その場合、前記補助電極は、前記画素電極の全ての縁部に沿わせて形成するのが好ましい。

前記補助電極は、前記複数の画素電極の前記スリットにそれぞれ対応する延長部を有しているのが好ましい。

また、前記補助電極は、前記対向電極の接続電位と同じ値の電位に接続され、前記対向電極との間に実質的に０Ｖの電界を形成するのが好ましい。

さらに、前記補助電極は、前記画素電極との間に補償容量を形成する容量電極を兼ねているのが好ましい
また、この発明の他の液晶表示素子は、表示の観察側である前側の基板及びその前側基板と予め定めた間隙を存して対向する後側基板と、前記前側基板と後側基板の互いに対向する内面のうち、一方の基板の内面に行方向及び列方向にマトリックス状に配列形成された複数の画素電極と、前記一方の基板の内面に前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数のＴＦＴと、前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記ＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記前側基板と後側基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記前側基板と後側基板との間の間隙に封入された負の誘電異方性を有する液晶層とからなり、前記他方の基板の内面に、前記複数の画素電極にそれぞれ対応させて、前記画素電極の周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行な少なくとも１本の凸条が設けられ、前記前側基板と後側基板の内面に設けられた前記垂直配向膜がそれぞれ、前記凸条の長さ方向に沿わせて互いに逆向き方向にラビング処理されていることを特徴とする。

この発明の液晶表示素子において、前記対向電極は、前記凸条を覆って形成するのが望ましい。

また、この液晶表示素子においては、前記一方の基板の内面に、前記複数の画素電極の少なくとも前記他方の基板の凸条と実質的に平行な２つの縁部に沿わせて形成され、前記他方の基板の対向電極と対向し、前記対向電極との間に予め定めた値の電界を形成する補助電極を設けるのが望ましい。

さらに、前記補助電極は、画素電極との間に補償容量を形成する容量電極を兼ねているのが好ましい。

また、この液晶表示素子においては、前記複数の画素電極とＴＦＴとゲート配線及びデータ配線を前記後側基板の内面に設け、前記対向電極と凸条を前記前側基板の内面に設けるとともに、前記後側基板の内面に、前記複数の画素電極よりも後側に形成され、複数の画素の前記凸条が設けられた部分にそれぞれ対応する反射膜を設け、前記複数の画素の前記反射膜に対応する部分により観察側から入射した光を前記反射膜により反射して前記観察側に出射する反射表示部を形成し、前記複数の画素の他の部分により観察側とは反対側から入射した光を透過させて前記観察側に出射する透過表示部を形成するのが望ましい。

この発明の液晶表示素子は、一方の基板の内面に設けられた複数の画素電極にそれぞれ、その周縁部のうち、行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行に形成され、前記画素電極を複数の電極部に区分する少なくとも１本のスリットを設け、前記前側基板と後側基板の内面に設けられた垂直配向膜をそれぞれ、前記スリットの長さ方向に沿わせて互いに逆向き方向にラビング処理したものであるため、各画素の液晶分子を、前記画素電極と対向電極との間への書込み電圧の印加により、前記垂直配向膜のラビング処理により規定される方向に安定に倒れ配向させ、良好な品質の表示を得ることができる。

この発明の液晶表示素子においては、前記一方の基板の内面に、前記複数の画素電極の少なくとも前記スリットと実質的に平行な２つの縁部に沿わせて形成され、前記他方の基板の対向電極と対向し、前記対向電極との間に予め定めた値の電界を形成する補助電極を設けるのが望ましく、このようにすることにより、前記各画素の周囲のうち、前記画素電極の少なくとも前記スリットと実質的に平行な２つの縁部に沿う部分の液晶分子を、前記予め定めた値の電界に対応する配向状態に配向させ、前記各画素の液晶分子を、より安定に倒れ配向させることができる。

その場合、前記補助電極は、前記画素電極の全ての縁部に沿わせて形成するのが好ましく、このようにすることにより、前記各画素の周囲の前記画素電極の全ての縁部に沿う部分の液晶分子を、前記予め定めた値の電界に対応する配向状態に配向させ、前記各画素の液晶分子を、さらに安定に倒れ配向させることができる。

前記補助電極は、前記複数の画素電極の前記スリットにそれぞれ対応する延長部を有しているのが好ましく、このようにすることにより、前記各画素の周囲及び画素内の前記スリットに対応する部分の液晶分子を、前記予め定めた値の電界に対応する配向状態に配向させることができるため、前記各画素の液晶分子を、前記画素電極の前記スリットにより区分された複数の電極部にそれぞれ対応する複数の領域毎に安定に倒れ配向させ、高品質の表示を得ることができる。

また、前記補助電極は、前記対向電極の接続電位と同じ値の電位に接続され、前記対向電極との間に実質的に０Ｖの電界を形成するのが好ましく、このようにすることにより、前記補助電極と対向電極とが対向する部分の液晶分子を基板面に対して実質的に垂直に配向させ、各画素の液晶分子を書込み電圧の印加により画素の周縁部から前記垂直配向膜のラビング処理により規定される方向に向かって倒れ込むように配向させることができるため、前記各画素の液晶分子を前記複数の領域毎に安定に配向させ、より高品質の表示を得ることができる。

さらに、前記補助電極は、前記画素電極との間に補償容量を形成する容量電極を兼ねているのが好ましく、このようにすることにより、充分な開口率を得ることができる。

また、この発明の他の液晶表示素子は、複数の画素電極とＴＦＴとゲート配線及びデータ配線が設けられた一方の基板と、対向電極が設けられた他方の基板とのうち、前記他方の基板の内面に、前記一方の基板の複数の画素電極にそれぞれ対応させて、前記画素電極の周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行な少なくとも１本の凸条を設け、前記前側基板と後側基板の内面に設けられた垂直配向膜をそれぞれ、前記凸条の長さ方向に沿わせて互いに逆向き方向にラビング処理したものであるため、各画素の液晶分子を、前記画素電極と対向電極との間への書込み電圧の印加により、前記垂直配向膜のラビング処理により規定される方向に安定に倒れ配向させ、良好な品質の表示を得ることができる。

この発明の液晶表示素子において、前記対向電極は、前記凸条を覆って形成するのが望ましく、このようにすることにより、前記凸条への電荷の帯電を無くし、表示の焼付き現象を防ぐことができる。

また、この液晶表示素子においては、前記一方の基板の内面に、前記複数の画素電極の少なくとも前記他方の基板の凸条と実質的に平行な２つの縁部に沿わせて形成され、前記他方の基板の対向電極と対向し、前記対向電極との間に予め定めた値の電界を形成する補助電極を設けるのが望ましく、このようにすることにより、前記各画素の周囲のうち、前記画素電極の少なくとも前記凸条と実質的に平行な２つの縁部に沿う部分の液晶分子を、前記予め定めた値の電界に対応する配向状態に規定し、前記各画素の液晶分子を、より安定に倒れ配向させることができる。

また、前記補助電極は、前記対向電極の接続電位と同じ値の電位に接続され、前記対向電極との間に実質的に０Ｖの電界を形成するのが好ましく、このようにすることにより、前記補助電極と対向電極とが対向する部分の液晶分子を基板面に対して実質的に垂直に配向させることができるため、前記各画素の液晶分子を、前記複数の領域毎に安定に配向させ、高品質の表示を得ることができる。

さらに、前記補助電極は、画素電極との間に補償容量を形成する容量電極を兼ねているのが好ましく、このようにすることにより、充分な開口率を得ることができる。

また、この液晶表示素子においては、前記複数の画素電極とＴＦＴとゲート配線及びデータ配線を前記後側基板の内面に設け、前記対向電極と凸条を前記前側基板の内面に設けるとともに、前記後側基板の内面に、前記複数の画素電極よりも後側に形成され、複数の画素の前記凸条が設けられた部分にそれぞれ対応する反射膜を設け、前記複数の画素の前記反射膜に対応する部分により観察側から入射した光を前記反射膜により反射して前記観察側に出射する反射表示部を形成し、前記複数の画素の他の部分により観察側とは反対側から入射した光を透過させて前記観察側に出射する透過表示部を形成するのが望ましく、このようにすることにより、前記反射表示部による反射表示と前記透過表示部による透過表示との２通りの表示を行なうことができる。

（第１の実施形態）
図１〜図３はこの発明の第１の実施例を示しており、図１は液晶表示素子の一方の基板の１つの画素部の平面図、図２及び図３は図１のII−II線及びIII−III線に沿う液晶表示素子の断面図である。

この液晶表示素子は、ＴＦＴをアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子であり、図１〜図３に示したように、表示の観察側である前側の透明基板１及びその前側基板１と予め定めた間隙を存して対向する後側の透明基板２と、前記前側基板１と後側基板２の互いに対向する内面のうち、一方の基板、例えば後側基板２の内面に行方向（図１において左右方向）及び列方向（図１において上下方向）にマトリックス状に配列形成された複数の透明な画素電極３と、前記後側基板２の内面に前記複数の画素電極３にそれぞれ対応させて設けられ、対応する画素電極３にそれぞれ接続された複数のＴＦＴ５と、前記後側基板２の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記ＴＦＴ５にゲート信号及びデータ信号を供給する複数のゲート配線１２及びデータ配線１３と、他方の基板、つまり前側基板１の内面に形成され、前記複数の画素電極３とそれぞれ対向する領域により複数の画素を形成する透明な対向電極１７と、前記前側基板１と後側基板２の内面にそれぞれ前記電極３，１７を覆って設けられた垂直配向膜１６，２１と、前記前側基板１と後側基板２との間の間隙に封入された負の誘電異方性を有する液晶層２３とからなっている。

前記複数のＴＦＴ５は、前記後側基板２の基板面に形成されたゲート電極６と、前記ゲート電極６を覆って前記画素電極３の配列領域の全域に形成された透明なゲート絶縁膜７と、前記ゲート絶縁膜７の上に前記ゲート電極６と対向させて形成されたｉ型半導体膜８と、このｉ型半導体膜８のチャンネル領域を覆って形成されたブロッキング絶縁膜９（図１には図示せず）と、前記ｉ型半導体膜８のチャンネル領域を挟んでその一側部と他側部の上に図示しないｎ型半導体膜を介して形成されたドレイン電極１０及びソース電極１１とからなっている。

なお、前記ゲート配線１２は、前記後側基板２の基板面に前記ＴＦＴ５のゲート電極６と一体に形成されており、前記データ配線１３は、前記ゲート絶縁膜７の上に前記ＴＦＴ５のドレイン電極１０と一体に形成されている。

また、前記複数の画素電極３は、前記ゲート絶縁膜７の上に形成されており、前記ＴＦＴ５のソース電極１１は、前記ゲート絶縁膜７の上に延長され、前記画素電極３の前記ＴＦＴ５に対応する縁部に接続されている。

そして、前記複数の画素電極３にはそれぞれ、前記画素電極３の周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行に形成され、前記画素電極３を実質的に同じ面積の複数の電極部に区分する少なくとも１本のスリット４が設けられている。

この実施例では、前記画素電極３の行方向に沿う方向、つまり左右方向の中央部に、前記画素電極３の列方向に沿う２つの縁部、つまり画素電極３の上下方向に沿う左右の縁部と実質的に平行に１本のスリット４を設け、前記画素電極３を、実質的に同じ面積を有する左右２つの電極部３ａ，３ｂに区分している。

前記スリット４は、その両端が前記画素電極３の上下の電極縁よりも僅かに画素電極内側に位置する長さに形成されており、このスリット４により区分された左右２つの電極部３ａ，３ｂは、前記画素電極３の上下の縁部において互いにつながっている。

なお、前記画素電極３は、図１に示したように、上下方向の幅Ｈが８５μｍ、左右方向の幅Ｄが５７μｍの矩形状電極であり、前記ゲート配線１２に隣接する縁部のＴＦＴ５に対応する部分を他の部分よりも後退させた形状に形成されている。

そして、前記スリット４は、前記画素電極３の左右方向の中央部に、スリット幅Ｗが１２μｍ、スリット長さＬが７７μｍの大きさに形成されており、前記画素電極３の前記スリット４により区分された左右２つの電極部３ａ，３ｂのうち、前記ＴＦＴ５に対応する後退部が形成された側とは反対側の電極部３ａの左右方向幅Ｄ_１は２２μｍ、前記後退部が形成された側の電極部３ｂの左右方向幅Ｄ_２は２３μｍに設定されている。

さらに、前記反対側基板２の内面には、前記複数の画素電極３の少なくとも前記スリット４と実質的に平行な２つの縁部に沿わせて形成され、前側基板１の対向電極１７と対向し、前記対向電極１７との間に予め定めた値の電界を形成する補助電極１４が設けられている。

この実施例では、前記補助電極１４を、前記画素電極３の全ての縁部に沿わせて、前記ＴＦＴ５の接続部（ソース電極１１の接続部）を除く画素電極全周にわたって形成している。なお、図１では、図を見やすくするために、前記補助電極１４に対応する部分に平行斜線を施している。

前記補助電極１４は、前記画素電極３との間に補償容量を形成する容量電極を兼ねている。

すなわち、前記補助電極１４は、前記後側基板２の基板面に前記画素電極３の周囲のＴＦＴ接続部を除く部分に対応させて設けられた枠状の金属膜からなっており、この枠状金属膜の各辺部は、その内側縁部が前記ゲート絶縁膜７を介して前記画素電極３の周縁部に対向し、外側縁部が前記画素電極３の外方に張出す幅に形成されている。

そして、前記枠状金属膜の各辺部の内側縁部は、前記画素電極３の周縁部との間に前記ゲート絶縁膜７を誘電体層とする補償容量を形成する容量電極部とされており、この枠状金属膜の各辺部の外側側縁部、つまり前記画素電極３の外方に張出した部分は、前記対向電極１７と対向し、前記対向電極１７との間に前記予め定めた値の電界を形成する補助電極部とされている。

前記複数の画素電極３の周囲にそれぞれ対応する補助電極１４は、各画素電極行毎に、前記画素電極３のＴＦＴ接続側とは反対側において一体につながっており、さらに、各行の補助電極１４は、前記複数の画素電極３の配列領域の外側の一端または両端に前記データ配線１３と平行に設けられた図示しない補助電極接続配線に共通接続されている。

また、前記後側基板２の内面には、前記複数の画素電極３に対応する部分を除いて、前記複数のＴＦＴ５及びデータ配線１３を覆うオーバーコート絶縁膜１５（図１には図示せず）が設けられており、その上に前記垂直配向膜１６が形成されている。

一方、前記前側基板１の内面には、前記後側基板２の内面に設けられた複数の画素電極３と前側基板１の内面に設けられた対向電極１７とが互いに対向する領域からなる複数の画素の間の領域に対向する格子膜状のブラックマスク１８と、各画素列にそれぞれ対応する赤、緑、青の３色のカラーフィルタ１９Ｒ，１９Ｇ，１９Ｂが設けられており、前記カラーフィルタ１９Ｒ，１９Ｇ，１９Ｂの上に前記対向電極１７が形成され、その上に垂直配向膜２１が形成されている。

そして、前記前側基板１と後側基板２の内面に設けられた前記垂直配向膜２１，１６はそれぞれ、前記複数の画素電極３に設けられた前記スリット４の長さ方向に沿わせて互いに逆向き方向にラビング処理されている。図１において、実線矢印１ａは前側基板１の垂直配向膜２１のラビング方向、鎖線矢印２ａは後側基板２の垂直配向膜１６のラビング方向を示している。

前記前側基板１と後側基板２は、前記複数の画素電極３の配列領域を囲む図示しない枠状のシール材を介して接合されている。

また、前記後側基板２は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前記前側基板１の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。

そして、前記複数のゲート配線１２は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線１３は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記補助電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子のうちの基準電位端子に接続されている。

さらに、前記後側基板２の内面には、前記シール材による基板接合部の角部付近から前記行方向と列方向の張出部の一方または両方に導出されて前記ドライバ接続端子のうちの基準電位端子（補助電極接続配線が接続された端子と同じ端子でも別の基準電位端子でもよい）に接続された対向電極接続配線が設けられており、前記前側基板１の内面に設けられた対向電極１７は、前記基板接合部において前記対向電極接続配線に接続され、この対向電極接続配線を介して前記基準電位端子に接続されている。

すなわち、この実施例では、前記複数の補助電極１４を前記対向電極１７の接続電位（基準電位）と同じ値の電位に接続し、これらの補助電極１４と対向電極１７との間に実質的に０Ｖの電界を形成するようにしている。

そして、前記液晶層２３は、前記前側基板１と後側基板２の間の前記シール材で囲まれた領域に封入されており、この液晶層２３の液晶分子２３ａは、両基板１，２の内面にそれぞれ設けらた垂直配向膜２１，１６の垂直配向性により、前記基板１，２面に対して実質的に垂直な方向に分子長軸を向けて配向している。

また、前記前側基板１と後側基板２の外面にはそれぞれ、偏光板２４，２５がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板２４，２５をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。

この液晶表示素子は、複数の画素毎に、前記画素電極３と対向電極１７との間への書込み電圧の印加により液晶分子２３ａを垂直配向状態から倒れ配向させて画像を表示するものであり、液晶分子２３ａは、前記書込み電圧が印加されない画素間領域では実質的に垂直に配向しており、各画素毎に、前記書込み電圧の電圧値に応じて倒れ配向する。

この実施例の液晶表示素子は、前記後側基板２の内面に設けられた複数の画素電極３の左右方向（行方向に沿う方向）の中央部にそれぞれ、前記画素電極３の上下方向（列方向）に沿う左右２つの縁部と実質的に平行に形成され、前記画素電極３を実質的に同じ面積を有する左右２つの電極部３ａ，３ｂに区分するスリット４を設け、前記前側基板１と後側基板２の内面に設けられた垂直配向膜２１，１６をそれぞれ、前記スリット４の長さ方向に沿わせて互いに逆向き方向にラビング処理したものであるため、各画素の液晶分子２３ａを、前記画素電極３と対向電極１７との間への書込み電圧の印加により、前記垂直配向膜２１，１６のラビング処理により規定される方向に安定に倒れ配向させ、良好な品質の表示を得ることができる。

すなわち、画素電極３に前記スリット４を設けず、また垂直配向膜２１，１６にラビング処理を施さない垂直配向型液晶表示素子では、各画素の液晶分子２３ａが、前記書込み電圧の印加により、画素の周縁部から画素中心に向かって倒れ込むように配向するが、その倒れ方向は不安定である。

それに対し、前記垂直配向膜２１，１６を互いに逆向き方向にラビング処理した場合は、液晶分子２３ａが、画素の周縁部から、前記画素中心に対して画素電極３側の垂直配向膜１６のラビング方向にずれた点に向かって倒れ配向するため、液晶分子２３ａの倒れ方向をある程度規定することができる。

しかし、前記垂直配向膜２１，１６にラビング処理を施しただけでは、そのラビング密度が液晶分子２３ａの倒れ方向に大きく影響する。

それに対し、複数の画素電極３に、前記画素電極３を左右２つの電極部３ａ，３ｂに区分するスリット４を設け、垂直配向膜２１，１６を前記スリット４の長さ方向に沿わせて互いに逆向き方向にラビング処理した液晶表示素子は、画素間領域と、前記画素電極３のスリット４に対応する部分との両方に書込み電圧が印加されないため、各画素の液晶分子２３ａが、前記画素電極３のスリット４により区分された電極部３ａ，３ｂにそれぞれ対応する２つの領域毎に、その領域の周縁部から、前記領域の中心に対して画素電極３側の垂直配向膜１６のラビング方向にずれた点に向かって倒れ配向する。

そのため、この液晶表示素子は、前記垂直配向膜２１，１６のラビング密度が液晶分子２３ａの倒れ方向に大きく影響することは無く、したがって、各画素の液晶分子２３ａを、前記垂直配向膜２１，１６のラビング処理により規定される方向に安定に倒れ配向させることができる。

図４は、画素電極３にスリット４を設けない場合と前記画素電極３にスリット４を設けた場合の垂直配向膜２１，１６のラビング密度による中間調書込み電圧を印加したときの液晶分子２３ａのラビング方向配向率（ラビング方向に分子長軸を向けて倒れ配向する液晶分子の割合）を示す図であり、（ａ）はスリット無しのときのラビング方向配向率を示し、（ａ）はスリット有りのときのラビング方向配向率を示している。なお、ここでは、中間調を４分割した各階調の書込み電圧に対するラビング方向配向率を示しており、図４において左側は暗諧調側、右側は明諧調側である。

図４（ａ）のように、垂直配向膜２１，１６にラビング処理を施しただけでは、前記垂直配向膜２１，１６のラビング密度が液晶分子２３ａの倒れ方向に大きく影響し、ラビング密度が高いときと低いときとで液晶分子２３ａのラビング方向配向率に大きな差が生じる。

そのため、前記垂直配向膜２１，１６のラビング処理にむらがあると、ラビング方向に沿った筋状の表示むらが生じ、また、前記垂直配向膜２１，１６を均一にラビング処理した場合でも、各液晶表示素子毎のラビング密度の違いにより、各液晶表示素子の表示品質にばらつきが生じる。

一方、複数の画素電極３に、前記画素電極３を左右２つの電極部３ａ，３ｂに区分するスリット４を設け、垂直配向膜２１，１６を前記スリット４の長さ方向に沿わせて互いに逆向き方向にラビング処理した液晶表示素子は、前記垂直配向膜２１，１６のラビング密度が液晶分子２３ａの倒れ方向に大きく影響しないため、図４（ｂ）のように、ラビング密度が高いときと低いときとの液晶分子２３ａのラビング方向配向率の差が小さい。

そのため、この液晶表示素子は、前記垂直配向膜２１，１６のラビング処理にむらがあっても、ラビング方向に沿った筋状の表示むらを生じることは無く、また、各液晶表示素子毎のラビング密度の違いにより、各液晶表示素子の表示品質にばらつきを生じることも無い。

なお、この実施例では、上述したように、前記画素電極３の左右方向の幅Ｄを５７μｍとし、この画素電極３の左右方向の中央部に、スリット幅Ｗが１２μｍのスリット４を形成し、前記スリット４により区分された左右２つの電極部３ａ，３ｂの左右方向幅Ｄ_１，Ｄ_２を、Ｄ_１＝２２μｍ、Ｄ_２＝２３μｍとすることにより、各画素の前記ラビング方向に対して直交する方向における書込み電圧が印加されない部分（行方向に隣接する画素間の領域と、前記画素電極３のスリット４に対応する部分）のピッチを２２〜２３μｍにしているため、その間の領域の縁部、つまり画素電極３の周縁及びスリット４の縁部に対応する部分における書込み電圧が液晶分子２３ａに与える影響を大きくし、各画素の液晶分子２３ａを、前記書込み電圧の印加により前記垂直配向膜２１，１６のラビング処理により規定される方向に安定に倒れ配向させ、良好な品質の表示を得ることができる。

また、この液晶表示素子は、各画素の画素電極３のスリット４に対応する部分の液晶分子２３ａが基板１，２面に対して実質的に垂直に配向しているため、その部分の表示は黒であるが、前記スリット４の幅Ｗは１２μｍと極く小さいため、開口率を充分に確保することができる。

しかも、この液晶表示素子は、前記後側基板２の内面に、前記複数の画素電極３の少なくとも前記スリット４と実質的に平行な２つの縁部に沿わせて形成され、前記前側基板１の対向電極１７と対向し、前記対向電極１７との間に予め定めた値の電界を形成する補助電極１４を設けているため、前記各画素の周囲のうち、前記画素電極３の少なくとも前記スリット４と実質的に平行な２つの縁部に沿う部分の液晶分子２３ａを、前記予め定めた値の電界に対応する配向状態に配向させ、前記各画素の液晶分子を、より安定に倒れ配向させることができる。

この実施例では、前記補助電極１４を、前記画素電極３の全ての縁部に沿わせて形成しているため、前記各画素の周囲の前記画素電極３の全ての縁部に沿う部分（ＴＦＴ５に対応する部分を除く部分）の液晶分子２３ａを、前記予め定めた値の電界に対応する配向状態に配向させ、前記各画素の液晶分子２３ａを、さらに安定に倒れ配向させることができる。

さらに、この実施例では、前記補助電極１４を、前記対向電極１７の接続電位と同じ値の電位に接続し、前記対向電極１７との間に実質的に０Ｖの電界を形成するようにしているため、前記補助電極１４と対向電極１７とが対向する部分、つまり各画素の周囲の液晶分子２３ａを、基板１，２面に対して実質的に垂直に配向させ、各画素の液晶分子２３ａを書込み電圧の印加により画素の周縁部から前記垂直配向膜１５，２０のラビング処理により規定される方向に向かって倒れ込むように配向させることができ、したがって、前記各画素の液晶分子２３ａを、前記画素電極３の前記スリット４により区分された２つの電極部３ａ，３ｂにそれぞれ対応する領域毎に安定に配向させ、より高品質の表示を得ることができる。

また、この実施例では、前記補助電極１４に前記画素電極３との間に補償容量を形成する容量電極を兼ねさせているため、前記画素電極３の周縁部に対向させて補償容量形成用電極を設け、その外側に対向電極１７との間に予め定めた値の電界を形成するための補助電極を設ける場合のように、前記補償容量形成用電極とその外側のゲート配線及びデータ配線との間に補助電極の形成スペースを確保するために画素電極の面積を小さくする必要は無く、したがって、充分な開口率を得ることができる。

（第２の実施形態）
図５及び図６はこの発明の第２の実施例を示しており、図５は液晶表示素子の一方の基板の１つの画素部の平面図、図６は図５のVI−VI線に沿う液晶表示素子の断面図である。なお、この実施例において、上述した第１の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。

この実施例の液晶表示素子は、後側基板２の内面の補助電極１４に、複数の画素電極３のスリット４にそれぞれ対応する延長部１４ａを形成したものであり、他の構成は第１の実施例の液晶表示素子と同じである。

なお、前記補助電極１４は、画素電極３との間に補償容量を形成する容量電極を兼ねており、この実施例では、前記補助電極１４を前記画素電極３の全ての縁部に沿わせて形成しているため、前記補助電極１４の画素電極３の周縁部に対向する部分で、充分な容量値の補償容量を形成することができる。

そのため、この実施例では、前記補助電極１４の延長部１４ａを、その両側縁が画素電極３のスリット４の両側縁部に極く僅かな重なり幅で対向する幅に形成し、前記補助電極１４の延長部１４ａによる遮光領域をできるだけ小さくして開口率を充分に確保するようにしている。

この実施例の液晶表示素子は、前記補助電極１４が、複数の画素電極３のスリット４にそれぞれ対応する延長部１４ａを有しているため、前記各画素の周囲及び画素内の前記スリット４に対応する部分の液晶分子２３ａを、前記予め定めた値の電界（この実施例では実質的に０Ｖの電界）に対応する配向状態に配向させることができ、したがって、前記各画素の液晶分子２３ａを、前記画素電極３の前記スリット４により区分された複数の電極部３ａ，３ｂにそれぞれ対応する複数の領域毎に安定に倒れ配向させ、高品質の画像を表示することができる。

（第３の実施形態）
図７及び図８はこの発明の第３の実施例を示しており、図７は液晶表示素子の一方の基板の１つの画素部の平面図、図８は図７のVIII−VIII線に沿う液晶表示素子の断面図である。なお、この実施例において、上述した第１の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。

この液晶表示素子は、画素電極３にスリット４を設けず、前側基板１の内面に、後側基板２の複数の画素電極３にそれぞれ対応させて、前記画素電極３の周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行な少なくとも１本の透明な凸条２０を設け、前記前側基板１と後側基板２の内面に設けられた垂直配向膜２１，１６をそれぞれ、前記凸条２０の長さ方向に沿わせて互いに逆向き方向にラビング処理したものであり、他の構成は第１の実施例の液晶表示素子と同じである。

この実施例では、前記前側基板１の内面に、前記複数の画素電極３の行方向に沿う方向、つまり左右方向の中央部にそれぞれ対応させて、前記画素電極３の列方向に沿う２つの縁部、つまり画素電極３の上下方向に沿う左右の縁部と実質的に平行に１本の凸条２０を設けている。

前記凸条２０は、前記前側基板１の内面に形成された赤、緑、青の３色のカラーフィルタ１９Ｒ，１９Ｇ，１９Ｂの上に、感光性樹脂等の絶縁材料により、逆台形状の断面形状、つまり、凸条２０の両側面がそれぞれ前記凸条２０の頂部に向かって凸条幅が狭くなる方向に同じ角度で傾斜した形状に形成されており、前記対向電極１７は、前記凸条２０を覆って、凸条２０上の部分が凸条面に沿って突出する形状に形成されている。

なお、この実施例では、前記凸条２０を、その基部幅（カラーフィルタ１９Ｒ，１９Ｇ，１９Ｂ上の幅）が１０〜２０μｍの極く細い形状に形成している。

そして、前記前側基板１と後側基板２の間に封入された液晶層２３の液晶分子２３ａは、前記基板１，２の内面にそれぞれ設けられた垂直配向膜２１，１６の垂直配向性により、前記凸条２０に対応する部分以外の領域において、基板１，２面に対して実質的に垂直な方向に分子長軸を向けて配向しており、前記凸条２０に対応する部分では、前記凸条２０の平坦な頂面に対応する部分の液晶分子２３ａが前記基板１，２面に対して実質的に垂直な方向に分子長軸を向けて配向し、前記凸条２０の両側の傾斜面にそれぞれ対応する部分の液晶分子２３ａが、前側基板１の近傍において前記凸条２０の傾斜面に対して実質的に垂直な方向に分子長軸を向けて配向し、後側基板２の近傍において前記後側基板２面に対して実質的に垂直な方向に分子長軸を向けて配向した状態に配向している。

この液晶表示素子は、前側基板１内面に、後側基板２の複数の画素電極３の左右方向（行方向に沿う方向）の中央部にそれぞれ対応させて、前記画素電極３の上下方向（列方向）に沿う左右２つの縁部と実質的に平行に１本の凸条２０を設け、前記前側基板１と後側基板２の内面に設けられた垂直配向膜２１，１６をそれぞれ、前記凸条２０の長さ方向に沿わせて互いに逆向き方向にラビング処理したものであるため、各画素の液晶分子２３ａを、前記画素電極３と対向電極１７との間への書込み電圧の印加により、前記垂直配向膜２１，１６のラビング処理により規定される方向に安定に倒れ配向させ、良好な品質の表示を得ることができる。

すなわち、この液晶表示素子は、画素間領域に書込み電圧が印加されず、また、各画素の前記凸条２０の両側の傾斜面にそれぞれ対応する部分の液晶分子２３ａが、書込み電圧が印加されたときも、前側基板１の近傍において前記凸条２０の傾斜面に対して実質的に垂直な方向に分子長軸を向けた配向状態に近い状態に配向するため、各画素の液晶分子２３ａが、前記凸条２０の両側の２つの領域毎に、その領域の周縁部から、前記領域の中心に対して画素電極３側の垂直配向膜１６のラビング方向にずれた点に向かって倒れ配向する。

なお、前記凸条２０の平坦な頂面に対応する部分の液晶分子２３ａは、書込み電圧の印加により、その電圧値に応じて、前記垂直配向膜２１，１６のラビング処理により規定される方向に安定に倒れ配向する。

また、この液晶表示素子は、前記前側基板１の対向電極１７を、前記凸条２０を覆って形成しているため、前記書込み電圧の電荷が前記凸条部分に帯電することは無く、したがって、表示の焼付き現象を生じることも無い。

すなわち、感光性樹脂等の絶縁材料からなる前記凸条２０を対向電極１７の上に設けた場合は、画素電極３と対向電極１７との間への書込み電圧の印加時に前記凸条２０に電荷が帯電し、前記画素電極３と対向電極１７との間を無電界にした後も、液晶分子２３ａが前記凸条２０の帯電電圧によりある程度倒れ配向した状態になる表示の焼付き現象を発生するが、この液晶表示素子では、前記対向電極１７を、前記凸条２０を覆って形成しているため、前記凸条２０への電荷の帯電を無くすことができ、したがって、表示の焼付き現象を防ぐことができる。

また、この液晶表示素子は、後側基板２の内面に、複数の画素電極３の少なくとも前側基板１の凸条２０と実質的に平行な２つの縁部に沿わせて形成され、前側基板１の対向電極１７と対向し、前記対向電極１７との間に予め定めた値の電界を形成する補助電極１４を設けている。

そのため、前記各画素の周囲のうち、前記画素電極３の少なくとも前記凸条２０と実質的に平行な２つの縁部に沿う部分の液晶分子２３ａを、前記予め定めた値の電界に対応する配向状態に配向させ、前記各画素の液晶分子を、より安定に倒れ配向させることができる。

この実施例では、前記補助電極１４を、前記画素電極３の全ての縁部に沿わせて形成しており、したがって、前記各画素の周囲の前記画素電極３の全ての縁部に沿う部分（ＴＦＴ５に対応する部分を除く部分）の液晶分子２３ａを、前記予め定めた値の電界に対応する配向状態に配向させ、前記各画素の液晶分子２３ａを、さらに安定に倒れ配向させることができる。

さらに、この実施例では、前記補助電極１４を、前記対向電極１７の接続電位と同じ値の電位に接続し、前記対向電極１７との間に実質的に０Ｖの電界を形成するようにしており、したがって、前記補助電極１４と対向電極１７とが対向する部分、つまり各画素の周囲の液晶分子２３ａを、基板１，２面に対して実質的に垂直な配向状態に配向させることができるため、前記各画素の液晶分子２３ａを、前記凸条２０の両側の２つの領域毎に安定に配向させ、高品質の表示を得ることができる。

また、この実施例では、前記補助電極１４に前記画素電極３との間に補償容量を形成する容量電極を兼ねさせており、したがって、充分な開口率を得ることができる。

（第４の実施形態）
図９及び図１０はこの発明の第４の実施例を示しており、図９は液晶表示素子の一方の基板の１つの画素部の平面図、図１０は図９のX−X線に沿う液晶表示素子の断面図である。

この液晶表示素子は、前側基板１の内面の透明な凸条２０を、画素電極３の左右方向の幅の１／２〜１／３の幅に形成し、後側基板２の内面に、複数の画素電極３よりも後側（この実施例では後側基板２の基板面）に形成され、複数の画素の前記凸条２０が設けられた部分にそれぞれ対応する反射膜２２を設けたものであり、他の構成は上述した第３の実施例の液晶表示素子と同じである。

すなわち、この液晶表示素子は、複数の画素電極３とＴＦＴ５とゲート配線１２及びデータ配線１３を後側基板２の内面に設け、対向電極１７と前記透明な凸条２０を前側基板１の内面に設けるとともに、前記後側基板２の内面に前記反射膜２２を設けることにより、前記複数の画素の前記反射膜２２に対応する部分により観察側（前側）から入射した光を前記反射膜２２により反射して前記観察側に出射する反射表示部を形成し、前記複数の画素の他の部分により観察側とは反対側から入射した光を透過させて前記観察側に出射する透過表示部を形成したものである。

この液晶表示素子は、上記のような構成であるため、前記反射表示部による反射表示と前記透過表示部による透過表示との２通りの表示を行なうことができる。

（他の実施形態）
なお、上述した第１〜第４の実施例では、画素電極３のスリット４または対向電極１７を設けた基板１側の凸条２０を、前記画素電極３の列方向に沿う２つの縁部と実質的に平行に設けているが、前記スリット４または凸条２０を前記画素電極３の行方向に沿う２つの縁部と実質的に平行に設け、その方向に垂直配向膜２１，１６をラビング処理してもよい。

また、上記第１〜第４の実施例では、各画素毎に１本のスリット４または凸条２０を設けているが、前記スリット４または凸条２０は、各画素毎に複数本ずつ互いに平行に設けてもよい。

この発明の第１の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。図１のII−II線に沿う液晶表示素子の断面図。図１のIII−III線に沿う液晶表示素子の断面図。画素電極にスリットを設けない場合と前記画素電極にスリットを設けた場合の垂直配向膜のラビング密度による中間調書込み電圧を印加したときの液晶分子のラビング方向配向率を示す図。この発明の第２の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。図５のVI−VI線に沿う液晶表示素子の断面図。この発明の第３の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。図７のVIII−VIII線に沿う液晶表示素子の断面図。この発明の第４の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。図９のX−X線に沿う液晶表示素子の断面図。

符号の説明

１…前側基板（観察側基板）、２…後側基板（反対側基板）、３…画素電極、４…スリット、５…ＴＦＴ、１２…ゲート配線、１３…データ配線、１４…補助電極、１４ａ…延長部、１６…垂直配向膜、１７…対向電極、１８…ブラックマスク、１９Ｒ，１９Ｇ，１９Ｂ…カラーフィルタ、２０…凸条、２１…垂直配向膜、２２…反射膜、２３…液晶層、２３ａ…液晶分子、２４，２５…偏光板。

Claims

表示の観察側である前側の基板及びその前側基板と予め定めた間隙を存して対向する後側基板と、
前記前側基板と後側基板の互いに対向する内面のうち、一方の基板の内面に行方向及び列方向にマトリックス状に配列形成された複数の画素電極と、
前記一方の基板の内面に前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数の薄膜トランジスタと、
前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、
他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、
前記前側基板と後側基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、
前記前側基板と後側基板との間の間隙に封入された負の誘電異方性を有する液晶層とからなり、
前記複数の画素電極にそれぞれ、その周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行に形成され、前記画素電極を複数の電極部に区分する少なくとも１本のスリットが設けられ、前記前側基板と後側基板の内面に設けられた前記垂直配向膜がそれぞれ、前記スリットの長さ方向に沿わせて互いに逆向き方向にラビング処理されていることを特徴とする液晶表示素子。
一方の基板の内面に、複数の画素電極の少なくともスリットと実質的に平行な２つの縁部に沿わせて形成され、他方の基板の対向電極と対向し、前記対向電極との間に予め定めた値の電界を形成する補助電極が設けられていることを特徴とする請求項１に記載の液晶表示素子。
補助電極は、画素電極の全ての縁部に沿わせて形成されていることを特徴とする請求項２に記載の液晶表示素子。
補助電極は、複数の画素電極のスリットにそれぞれ対応する延長部を有していることを特徴とする請求項２に記載の液晶表示素子。
補助電極は、対向電極の接続電位と同じ値の電位に接続され、前記対向電極との間に実質的に０Ｖの電界を形成することを特徴とする請求項２〜４のいずれかに記載の液晶表示素子。
補助電極は、画素電極との間に補償容量を形成する容量電極を兼ねていることを特徴とする請求項５に記載の液晶表示素子。
表示の観察側である前側の基板及びその前側基板と予め定めた間隙を存して対向する後側基板と、前記前側基板と後側基板の互いに対向する内面のうち、一方の基板の内面に行方向及び列方向にマトリックス状に配列形成された複数の画素電極と、
前記一方の基板の内面に前記複数の画素電極にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数の薄膜トランジスタと、
前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記薄膜トランジスタにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、
他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、
前記前側基板と後側基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、
前記前側基板と後側基板との間の間隙に封入された負の誘電異方性を有する液晶層とからなり、
前記他方の基板の内面に、前記複数の画素電極にそれぞれ対応させて、前記画素電極の周縁部のうち、前記行方向と列方向のいずれか一方に沿う２つの縁部と実質的に平行な少なくとも１本の凸条が設けられ、前記前側基板と後側基板の内面に設けられた前記垂直配向膜がそれぞれ、前記凸条の長さ方向に沿わせて互いに逆向き方向にラビング処理されていることを特徴とする液晶表示素子。
対向電極は、凸条を覆って形成されていることを特徴とする請求項７に記載の液晶表示素子。
一方の基板の内面に、複数の画素電極の少なくとも他方の基板の凸条と実質的に平行な２つの縁部に沿わせて形成され、他方の基板の対向電極と対向し、前記対向電極との間に予め定めた値の電界を形成する補助電極が設けられていることを特徴とする請求項７に記載の液晶表示素子。
補助電極は、画素電極の全ての縁部に沿わせて形成されていることを特徴とする請求項９に記載の液晶表示素子。
補助電極は、対向電極の接続電位と同じ値の電位に接続され、前記対向電極との間に実質的に０Ｖの電界を形成することを特徴とする請求項９または１０に記載の液晶表示素子。
補助電極は、画素電極との間に補償容量を形成する容量電極を兼ねていることを特徴とする請求項１１に記載の液晶表示素子。
複数の画素電極と薄膜トランジスタとゲート配線及びデータ配線は後側基板の内面に設けられ、対向電極と凸条は前側基板の内面に設けられており、前記後側基板の内面に、前記複数の画素電極よりも後側に形成され、複数の画素の前記凸条が設けられた部分にそれぞれ対応する反射膜が設けられ、前記複数の画素の前記反射膜に対応する部分により観察側から入射した光を前記反射膜により反射して前記観察側に出射する反射表示部が形成され、前記複数の画素の他の部分により観察側とは反対側から入射した光を透過させて前記観察側に出射する透過表示部が形成されていることを特徴とする請求項７に記載の液晶表示素子。