JP4639797B2

JP4639797B2 - 液晶表示素子

Info

Publication number: JP4639797B2
Application number: JP2004375019A
Authority: JP
Inventors: 伸也安藤; 靖中島
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2004-12-24
Filing date: 2004-12-24
Publication date: 2011-02-23
Anticipated expiration: 2024-12-24
Also published as: US20060139542A1; JP2006184335A

Description

この発明は、薄膜トランジスタ（以下、ＴＦＴと記す）をアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子に関する。

垂直配向型のアクティブマトリックス液晶表示素子は、予め定めた間隙を存して対向する一対の基板と、前記一対の基板の互いに対向する内面のうち、一方の基板の内面に行方向及び列方向にマトリックス状に配列形成された複数の画素電極と、前記一方の基板の内面に前記複数の画素電極の一端縁にそれぞれ対応させて設けられ、対応する画素電極にそれぞれ接続された複数のＴＦＴと、前記一方の基板の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列の前記ＴＦＴにゲート信号及びデータ信号を供給する複数のゲート配線及びデータ配線と、他方の基板の内面に形成され、前記複数の画素電極とそれぞれ対向する領域により複数の画素を形成する対向電極と、前記一対の基板の内面にそれぞれ前記電極を覆って設けられた垂直配向膜と、前記一対の基板間の間隙に封入された負の誘電異方性を有する液晶層とからなっている（特許文献１参照）。
特許第２５６５６３９号公報

垂直配向型の液晶表示素子は、複数の画素電極と対向電極とが互いに対向する領域からなる複数の画素毎に、前記電極間への電圧の印加により液晶分子を垂直配向状態から倒れ配向させて画像を表示する。

しかし、従来の垂直配向型液晶表示素子は、各画素の電圧に印加による液晶分子の倒れ配向状態にばらつきがあり、表示にざらつき感を生じさせる。

この発明は、各画素の液晶分子を電圧の印加により規則的に倒れ配向させ、良好な品質の画像を表示することができる垂直配向型のアクティブマトリックス液晶表示素子を提供することを目的としたものである。

この発明の液晶表示素子は、第１の基板と第２の基板との間に誘電率異方性が負の液晶分子からなる液晶層が設けられ、前記第１の基板に画素電極が設けられているとともに前記画素電極を覆うように第１の配向膜が設けられ、前記画素電極が互いに平行に延伸する第１の辺及び第２の辺並びに前記第１の辺に直交する第３の辺及び第４の辺を有している液晶表示素子であって、ソース電極及びドレイン電極のうちの何れか一方が前記画素電極に接続された薄膜トランジスタと、前記第１の辺に隣接するようにして前記第１の辺に平行に配置されるとともに、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、前記ゲート配線と同一の層として形成されるとともに、前記画素電極との間に補償容量を形成する補助電極と、を備え、前記補助電極は、前記第２の辺、前記第３の辺及び前記第４の辺の全て領域に重なるように配置され、前記第２の基板は、前記第１の基板と対向する面に、該対向面から前記第１の基板に向かって突出する突起部が形成され、前記第１の基板は、前記第１の配向膜が前記第２の辺から前記ゲート配線に向かうように且つ前記第３の辺に対して平行な方向にラビング処理されているとともに、前記第１の辺が前記突起部に重なるように配置されていることを特徴とする。

本発明によれば、各画素の液晶分子を電圧の印加により規則的に倒れ配向させ、良好な品質の画像を表示することができる。

（第１の実施形態）
図１〜図５はこの発明の第１の実施例を示しており、図１は液晶表示素子の一方の基板の１つの画素部の平面図、図２及び図３は図１のII−II線及びIII−III線に沿う液晶表示素子の断面図である。

この液晶表示素子は、ＴＦＴをアクティブ素子とした垂直配向型のアクティブマトリックス液晶表示素子であり、図１〜図３に示したように、予め定めた間隙を存して対向する一対の透明基板１，２と、これらの基板１，２の互いに対向する内面のうち、一方の基板、例えば表示の観察側とは反対側の基板（以下、後基板という）１の内面に設けられ、行方向及び列方向にマトリックス状に配列する複数の透明な画素電極３と、前記後基板１の内面に前記複数の画素電極３の一端縁にそれぞれ対応させて設けられ、対応する画素電極３にそれぞれ接続された複数のＴＦＴ４と、前記後基板１の内面に各画素電極行の一側及び各画素電極列の一側にそれぞれ沿わせて設けられ、その行及び列のＴＦＴ４にゲート信号及びデータ信号を供給する複数のゲート配線１０及びデータ配線１１と、他方の基板、つまり観察側の基板（以下、前基板という）２の内面に設けられ、前記複数の画素電極３とそれぞれ対向する領域により複数の画素を形成する一枚膜状の透明な対向電極１５と、前記一対の基板１，２の内面にそれぞれ設けられた垂直配向膜１４，１９と、前記一対の基板１，２間の間隙に封入された負の誘電異方性を有する液晶層２０とからなっている。

前記複数のＴＦＴ４は、前記後基板２の基板面に形成されたゲート電極５と、前記ゲート電極５を覆って前記画素電極３の配列領域の全域に形成された透明なゲート絶縁膜６と、前記ゲート絶縁膜６の上に前記ゲート電極５と対向させて形成されたｉ型半導体膜７と、このｉ型半導体膜７の一側部と他側部の上に図示しないｎ型半導体膜を介して形成されたドレイン電極８及びソース電極９とからなっている。

なお、前記ゲート配線１０は、前記後基板２の基板面に前記ＴＦＴ４のゲート電極５と一体に形成されており、前記データ配線１１は、前記ゲート絶縁膜６の上に前記ＴＦＴ４のドレイン電極８と一体に形成されている。

また、前記複数の画素電極３は、前記ゲート絶縁膜６の上に、前記ＴＦＴ４及びゲート配線１０に隣接する側とその反対側の２つの端縁の長さが、これらの端縁と直交する２つの側縁（データ配線１１と平行な側縁）の長さよりも短い矩形状に形成されており、前記ＴＦＴ４のソース電極９は、前記ゲート絶縁膜６の上に延長され、そのＴＦＴ４に対応する画素電極３の端縁部に接続されている。

なお、前記画素電極３のＴＦＴ４及びゲート配線１０に隣接する端縁のＴＦＴ隣接部（ソース電極９の接続部）は、前記ＴＦＴ４のゲート電極５から画素電極３までの距離を充分に確保するために、前記端縁の他の部分、つまりゲート配線隣接部よりも後退させた形状に形成されている。

さらに、前記後基板２の内面には、前記複数の画素電極３の少なくともＴＦＴ４及びゲート配線１０に隣接する端縁のＴＦＴ隣接部を除く部分（ゲート配線隣接部）に沿わせて、前記画素電極３と前記ゲート配線１０との間の領域において前基板２の対向電極１５と対向し、前記対向電極１５との間に実質的に無電界の領域を形成する補助電極１３が設けられている。

この実施例では、前記補助電極１３を、前記画素電極３の全ての縁部に沿わせて、前記ＴＦＴ隣接部を除く画素電極全周にわたって形成している。なお、図１では、図を見やすくするために、前記補助電極１３に対応する部分に平行斜線を施している。

前記補助電極１３は、前記画素電極３との間に補償容量を形成する容量電極と一体的に形成されている。

すなわち、前記補助電極１３は、前記後基板２の基板面に前記画素電極３の周囲のＴＦＴ隣接部を除く部分に対応させて設けられた枠状の金属膜からなっており、この枠状金属膜の各辺部は、その内側縁部が前記ゲート絶縁膜６を介して前記画素電極３の周縁部に対向し、外側縁部が前記画素電極３の外方に張出す幅に形成されている。

そして、前記枠状金属膜の各辺部の内側縁部は、前記画素電極３の周縁部との間に前記ゲート絶縁膜６を誘電体層とする補償容量を形成する容量電極部とされており、この枠状金属膜の各辺部の外側側縁部、つまり前記画素電極３の外方に張出した部分は、前記対向電極１５と対向し、前記対向電極１５との間に実質的に無電界の領域を形成する補助電極部とされている。

前記複数の画素電極３の周囲にそれぞれ対応する補助電極１３は、各画素電極行毎に、前記画素電極３のＴＦＴ隣接側とは反対側において一体につながっており、さらに、各行の補助電極１３は、前記複数の画素電極３の配列領域の外側の一端または両端に前記データ配線１１と平行に設けられた図示しない補助電極接続配線に共通接続されている。

また、前記後基板１の内面には、前記複数の画素電極３に対応する部分を除いて、前記複数のＴＦＴ４及びデータ配線１１を覆うオーバーコート絶縁膜１２が設けられており、その上に、前記複数の画素電極３を覆って第１の垂直配向膜１４が形成されている。

一方、前記前基板２の内面には、前記後基板１の内面に設けられた複数の画素電極３にそれぞれ対応する複数の画素の間の領域に対向する格子膜状のブラックマスク１６と、前記複数の画素にそれぞれ対応する赤、緑、青の３色のカラーフィルタ１７Ｒ，１７Ｇ，１７Ｂが設けられており、前記カラーフィルタ１７Ｒ，１７Ｇ，１７Ｂの上に前記対向電極１５が形成されている。

さらに、前記前基板２の内面には、前記後基板１の複数の画素電極３のＴＦＴ４及びゲート配線１０に隣接する側とその反対側の２つの端縁のいずれか一方の前記画素電極３の幅方向の中央部付近にそれぞれ対応させて絶縁性を有する複数の突起１８が設けられている。この実施例では、前記複数の突起１８を、複数の画素電極３のＴＦＴ４及びゲート配線１０に隣接する側の端縁の中央部付近にそれぞれ対応させて設けている。

前記複数の突起１８は、例えば、その突出端に向かって径が小さくなる裁頭円錐状に形成されており、これらの突起１８は、前記複数の画素電極３の一端縁の外側にそれぞれ、この突起１８の一部を前記画素電極３の端縁に対向させて設けられている。

この実施例では、前記裁頭円錐状の突起１８を、その対向電極１５に接する大径基部の外周縁の一側部を前記画素電極３内に対応させて設け、この突起１８の周面の一側の傾斜面を前記対向電極１５の縁部に対向させている。なお、これらの突起１８は、前基板２の内面に設けられた前記ブラックマスク１６により覆い隠されている。

前記複数の突起１８は、前記対向電極１５の上に、感光性樹脂等の絶縁材料により形成されており、前記対向電極１５及び突起１８を覆って第２の垂直配向膜１９が設けられている。

そして、前記後基板１の内面の第１の垂直配向膜１４は、前記画素電極３の前記突起１８に対応する側とは反対側の端縁から前記突起１８に対応する端縁に向かう方向に、前記画素電極３の両側縁と実質的に平行にラビング処理されており、また前記前基板２の内面の第２の垂直配向膜１９は、前記第１の垂直配向膜１４のラビング方向とは逆方向、つまり、前記画素電極３の前記突起１８に対応する端縁からその反対側の端縁に向かう方向に、前記画素電極３の両側縁と実質的に平行にラビング処理されている。図１及び図２において、矢印１ａは後基板１の第１の垂直配向膜１４のラビング方向、矢印２ａは前基板２の第２の垂直配向膜１９のラビング方向を示している。

前記後基板１と前基板２は、前記複数の画素電極３の配列領域を囲む図示しない枠状のシール材を介して接合されている。

また、前記後基板１は、図示しないが、その行方向の一端と列方向の一端とにそれぞれ、前基板２の外方に突出する張出部を有しており、その行方向の張出部に複数のゲート側ドライバ接続端子が配列形成され、列方向の張出部に複数のデータ側ドライバ接続端子が配列形成されている。

そして、前記複数のゲート配線１０は、前記行方向の張出部に導出されて前記複数のゲート側ドライバ接続端子にそれぞれ接続され、前記複数のデータ配線１１は、前記列方向の張出部に導出されて前記複数のデータ側ドライバ接続端子にそれぞれ接続されており、前記補助電極接続配線は、前記行方向と列方向の張出部の一方または両方に導出され、その張出部の複数のドライバ接続端子と共に配列された対向電極端子に接続されている。

さらに、前記後基板１の内面には、前記シール材による基板接合部の角部付近から前記行方向と列方向の張出部の一方または両方に導出されて前記ドライバ接続端子と並べて配列された前記対向電極端子（補助電極接続配線が接続された端子と同じ端子でも別の端子でもよい）に接続された対向電極接続配線が設けられており、前記前基板２の内面に設けられた対向電極１５は、前記基板接合部において前記対向電極接続配線に接続され、この対向電極接続配線を介して前記対向電極端子に接続されている。

すなわち、この実施例では、前記複数の補助電極１３の電位を前記対向電極１５の電位と同じにし、これらの補助電極１３と対向電極１５との間に実質的に無電界の領域を形成するようにしている。

そして、前記液晶層２０は、前記後基板１と前基板２の間の前記シール材で囲まれた領域に封入されており、この液晶層２０の液晶分子２０ａは、両基板１，２の内面にそれぞれ設けられた垂直配向膜１４，１９の垂直配向性により、前記突起１８に対応する部分以外の領域において、基板１，２面に対して前記垂直配向膜１４，１９のラビング方向に僅かにチルトした状態で実質的に垂直に配向し、前記突起１８に対応する部分においては、前基板２側の前記突起１８の周囲の液晶分子２０ａが前記突起１８の周面及び端面に対して実質的に垂直な方向に分子長軸を向けて配向し、後基板１の近傍の液晶分子２１ａが前記後基板１面に対して前記チルト状態で実質的に垂直に配向した状態に配向している。

また、前記後基板１と前基板２の外面にはそれぞれ、偏光板２１，２２がその透過軸を予め定めた方向に向けて配置されている。なお、この実施例では、前記偏光板２１，２２をそれぞれの透過軸を実質的に互いに直交させて配置し、液晶表示素子にノーマリーブラックモードの表示を行なわせるようにしている。

この液晶表示素子は、複数の画素毎に、前記画素電極３と対向電極１５との間への電圧の印加により液晶分子２０ａを垂直配向状態から倒れ配向させて画像を表示するものであり、前記液晶分子２０ａは、前記電圧が印加されない画素間領域では実質的に垂直に配向しており、各画素毎に、前記電圧の電圧値に応じて倒れ配向する。

図４及び図５は、前記液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を模式的に示す平面図及び断面図であり、この液晶表示素子は、対向電極１５が設けられた前基板２の内面に、後基板１の内面の複数の画素電極３の一方の端縁の前記画素電極３の幅方向の中央部付近にそれぞれ対応させて複数の突起１８を設け、前記後基板１の内面の第１の垂直配向膜１４を、前記画素電極３の前記突起１８に対応する側とは反対側の端縁から前記突起１８に対応する端縁に向かう方向にラビング処理し、前記前基板２の内面の第２の垂直配向膜１９を、前記第１の垂直配向膜１４のラビング方向とは逆方向にラビング処理しているため、各画素の液晶分子２０ａを、前記画素電極３と対向電極１５との間への電圧の印加により、前記垂直配向膜１４，１９のラビング方向と、前記突起１８の周囲の液晶分子配向とにより倒れ方向を規定して規則的に倒れ配向させ、良好な品質の画像を表示することができる。

すなわち、前記突起１８を設けず、また垂直配向膜１４，１９をラビング処理しない液晶表示素子では、各画素の液晶分子２０ａが、電圧の印加により、画素の周縁部から画素中心に向かって倒れ込み、これらの倒れ込み方向の中心、つまり前記画素の周縁部から画素中心に向かって倒れ込んだ液晶分子がぶつかり合う部分において基板１，２面に対して立上がるように配向するが、その液晶分子２０ａの倒れ込み方向の中心位置は不安定であり、したがって、各画素の液晶分子２０ａの倒れ配向状態にばらつきがあり、表示にざらつき感を生じさせる。

一方、前記垂直配向膜１４，１９をラビング処理した液晶表示素子は、各画素の液晶分子２０ａの倒れ込み方向の中心が、画素中心から画素電極３を設けた後基板１の第１の垂直配向膜１４のラビング方向１ａにシフトした状態に配向する。

図６及び図７は、前記突起１８を設けず、垂直配向膜１４，１９を上記実施例の液晶表示素子と同じ方向にラビング処理した比較素子の電圧印加時の液晶分子配向状態を模式的に示す平面図及び断面図である。

しかし、この比較素子においても、画素周縁部から画素中心に対して前記第１の垂直配向膜１４のラビング方向１ａにシフトした方向に向かって倒れ込んだ液晶分子２０ａがぶつかり合う倒れ込み方向の中心位置が不安定であるため、各画素の液晶分子２０ａの倒れ配向状態のばらつき補償効果が充分でなく、表示のざらつき感を無くすことができない。

それに対し、上記実施例の液晶表示素子は、前基板２の内面に、後基板１の各画素電極３の一方の端縁の中央部付近にそれぞれ対応させて突起１８を設けることにより、前記突起１８の周囲の液晶分子２０ａを、前記突起１８の周面及び端面に対して実質的に垂直な方向に配向させているため、各画素の電極３，１５間に電圧を印加したときに、各画素の前記突起１８に対応する端縁付近の液晶分子２０ａが、前記突起１８の周囲の液晶分子２０ａの配向の影響を受けて前記突起１８に向かって倒れ込むように配向する。

そして、前記後基板１の内面の第１の垂直配向膜１４は、前記画素電極３の前記突起１８に対応する側とは反対側の端縁から前記突起１８に対応する端縁に向かって、各画素の前記突起１８に対応する端縁付近の中央部の液晶分子２０ａの前記突起１８に向かう倒れ込み方向と実質的に同じ方向にラビング処理されているため、各画素の液晶分子２０ａは、前記電圧の印加により、図４及び図５に示したように、画素の略全域において前記突起１８に対応する端縁に向かう方向に倒れ配向する。

つまり、各画素の液晶分子２０ａは、前記電圧の印加により、画素電極３の一方の端縁の中央部付近に対応させて設けられた前記突起１８に向かって倒れ込むように配向する。

そのため、この液晶表示素子は、各画素の液晶分子２０ａの倒れ込み方向の中心位置が固定された一定位置であり、したがって、各画素の液晶分子２０ａの倒れ配向状態にばらつきを生じることは無いため、ざらつき感の無い良好な品質の画像を表示することができる。

なお、この液晶表示素子において、前記突起１８と画素電極３の前記突起１８に対応する端縁との間に電圧が印加されない隙間部があると、前記突起１８による画素内の液晶分子２０ａの倒れ配向規制効果が充分に発揮されないことがあるが、上記実施例では、前記複数の突起１８を、前記複数の画素電極３の一端縁の外側にそれぞれ、前記突起１８の一部を前記画素電極３の端縁に対向させて設けているため、各画素の電圧の印加による液晶分子２０ａの倒れ方向をより確実に規定することができる。

また、この液晶表示素子は、前記複数の突起１８を、前記複数の画素電極３のＴＦＴ４及びゲート配線１０に隣接する側の端縁の中央部付近にそれぞれ対応させて設けているため、前記ゲート配線１０からＴＦＴ４のゲート電極５に供給されるゲート信号の影響による画素内の縁部付近の液晶分子２０ａの配向の乱れを前記突起１８の周囲の液晶分子配向により打ち消し、各画素の液晶分子２０ａを前記電圧の印加により規則的に倒れ配向させることができる。

さらに、この液晶表示素子は、前記後基板１の内面に、前記複数の画素電極３の少なくともＴＦＴ４に隣接する端縁のＴＦＴ隣接部を除く部分に沿わせて、前記画素電極３と前記ゲート配線１０との間の領域において前記前基板２の対向電極１５と対向し、前記対向電極１５との間に実質的に無電界の領域を形成する補助電極１３を設けているため、前記補助電極１３と対向電極１５とが対向している領域の液晶分子２０ａは、図４及び図５に示したように実質的に垂直配向状態にあり、したがって、画素内のゲート配線１０に対応する縁部付近のゲート信号の影響による液晶分子２０ａの配向の乱れを無くし、各画素の液晶分子２０ａを前記電圧の印加により規則的に倒れ配向させることができる。

上記実施例では、前記補助電極１３を、前記画素電極３の全ての縁部に沿わせて、前記ＴＦＴ隣接部を除く画素電極全周にわたって形成しているため、前記画素内のデータ配線１１に対応する縁部付近のデータ信号の影響による液晶分子２０ａの配向の乱れも無くし、各画素の液晶分子２０ａをさらに規則的に倒れ配向させることができる。

しかも、この液晶表示素子は、前記補助電極１３を、前記画素電極３との間に補償容量を形成する容量電極と一体的に形成しているため、前記画素電極３の周縁部に対向させて補償容量形成用電極を設け、その外側に対向電極１５との間に前記補助電極１３を設ける場合のように、前記補償容量形成用電極とその外側のゲート配線１０及びデータ配線１１との間に補助電極１３の形成スペースを確保するために画素電極３の面積を小さくする必要は無く、したがって、充分な開口率を得ることができる。

（第２の実施形態）
図８はこの発明の第２の実施例を示す液晶表示素子の１つの画素部の断面図である。なお、この実施例において、上述した第１の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。

この実施例の液晶表示素子は、前基板２の内面の複数の突起１８を、予め定めた液晶層厚に対応する突出高さに形成し、一対の基板１，２間の間隙を、前記複数の突起１８の先端を後基板１の内面（複数の画素電極３の間のオーバーコート絶縁膜１２の上）に当接させることにより規定したものであり、他の構成は第１の実施例の液晶表示素子と同じである。

すなわち、この液晶表示素子は、前記複数の突起１８に、前記一対の基板１，２間の間隙を規定するスペーサを兼ねさせたものであり、このようにすることにより、各画素の液晶層厚を均一にし、輝度むらの無い高品質の画像を表示するとともに、液晶表示素子の製造を容易にすることができる。

（第３の実施形態）
図９はこの発明の第３の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図である。なお、この実施例において、上述した第１の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。

この実施例の液晶表示素子は、第１の実施例において前基板２の内面に設けた複数の突起１８を無くし、後基板１の内面の複数のＴＦＴ４を、複数の画素電極３の一端縁の前記画素電極３の幅方向の中央部付近にそれぞれ対応させて設け、前記複数の画素電極３及びＴＦＴ４が設けられた後基板１の内面の第１の垂直配向膜１４を、前記画素電極３の前記ＴＦＴ４及びゲート配線１０に隣接する側とは反対側の端縁から前記ＴＦＴ４及びゲート配線１０に隣接する端縁に向かう方向にラビング処理し、対向電極１５が設けられた前基板２の内面の第２の垂直配向膜１９を、前記第１の垂直配向膜１４のラビング方向とは逆方向にラビング処理したものであり、他の構成は第１の実施例の液晶表示素子と同じである。

図１０は、この実施例の液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を模式的に示す平面図であり、この液晶表示素子は、前記複数のＴＦＴ４を複数の画素電極３の一端縁の中央部付近にそれぞれ対応させて設け、一対の基板１、２の内面の垂直配向膜１４，１９を上述した方向にラビング処理しているため、各画素の液晶分子２０ａを、前記画素電極３と対向電極１５との間への電圧の印加により、前記垂直配向膜１４，１９のラビング方向と、前記ＴＦＴ４のゲート電極５と前記画素電極３との間に生じる横電界（ゲート信号に応じた電界）による液晶分子配向とにより倒れ方向を規制して規則的に倒れ配向させ、良好な品質の画像を表示することができる。

すなわち、この実施例の液晶表示素子は、前記ＴＦＴ４を画素電極３の一端縁の中央部付近に対応させて設けているため、各画素の電極３，１５間に電圧を印加したときに、各画素のＴＦＴ４に隣接する縁部付近の液晶分子２０ａが、前記ＴＦＴ４のゲート電極５と前記画素電極３との間に生じるゲート信号に応じた強い横電界の影響により、その横電界の方向に沿って倒れ配向する。

そして、前記後基板１の内面の第１の垂直配向膜１４は、前記画素電極３の前記ＴＦＴ４及びゲート配線１０に隣接する側とは反対側の端縁から前記ＴＦＴ４及びゲート配線１０に隣接する端縁に向かう方向に向かって、前記ＴＦＴ４のゲート電極５と画素電極３のＴＦＴ４及びゲート配線１０に隣接する端縁の中央部（ＴＦＴ隣接部）の液晶分子２０ａの前記横電界による倒れ配向方向と実質的に同じ方向にラビング処理されているため、各画素の液晶分子２０ａは、前記電圧の印加により、図１０に示したように、画素の略全域において前記ＴＦＴ４及びゲート配線１０に隣接する端縁に向かう方向に倒れ配向する。

つまり、各画素の液晶分子２０ａは、前記電圧の印加により、画素電極３の一方の端縁の中央部付近に対応させて設けられた前記ＴＦＴ４に向かって倒れ込むように配向する。

また、この液晶表示素子は、前記後基板１の内面に、前記複数の画素電極３の少なくともＴＦＴ４に隣接する端縁のＴＦＴ隣接部を除く部分に沿わせて、前記画素電極３と前記ゲート配線１０との間の領域において前記前基板２の対向電極１５と対向し、前記対向電極１５との間に実質的に無電界の領域を形成する補助電極１３を設けているため、前記補助電極１３と対向電極１５とが対向している領域の液晶分子２０ａは、図１０に示したように実質的に垂直配向状態にあり、したがって、画素内のゲート配線１０に対応する縁部付近のゲート信号の影響による液晶分子２０ａの配向の乱れを無くし、各画素の液晶分子２０ａを前記電圧の印加により規則的に倒れ配向させることができる。

この実施例では、前記補助電極１３を、前記画素電極３の全ての縁部に沿わせて、前記ＴＦＴ隣接部を除く画素電極全周にわたって形成しているため、前記画素内のデータ配線１１に対応する縁部付近のデータ信号の影響による液晶分子２０ａの配向の乱れも無くし、各画素の液晶分子２０ａをさらに規則的に倒れ配向させることができる。

しかも、この液晶表示素子は、前記補助電極１３を、前記画素電極３との間に補償容量を形成する容量電極と一体的に形成しているため、充分な開口率を得ることができる。

（第４の実施形態）
図１１はこの発明の第４の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図である。なお、この実施例において、上述した第１の実施例に対応するものには図に同符号を付し、同じものについてはその説明を省略する。

この実施例の液晶表示素子は、第１の実施例において前基板２の内面に設けた複数の突起１８を無くし、複数の画素電極３の２つの端縁の一方をそれぞれ、前記画素電極３の幅方向の中央部から両側に向かってそれぞれ他端方向に傾斜するＶ状に形成するとともに、複数のＴＦＴ４を、前記複数の画素電極３のＶ状端縁とは反対側の端縁にそれぞれ対応させて設け、前記複数の画素電極３及びＴＦＴ４が設けられた後基板１の内面の第１の垂直配向膜１４を、前記画素電極３のＶ状端縁とは反対側の端縁から前記Ｖ状端縁に向かう方向にラビング処理し、対向電極１５が設けられた前基板２の内面の第２の垂直配向膜１９を、前記第１の垂直配向膜１４のラビング方向とは逆方向にラビング処理したものであり、他の構成は第１の実施例の液晶表示素子と同じである。

なお、この実施例では、前記画素電極３のＶ端縁を、中央部が反対側の端縁、つまりＴＦＴ４及びゲート配線１０に隣接する端縁と平行で、その両側部が他端方向に傾斜した形状に形成している。

また、この実施例では、前記画素電極３のＶ状端縁の両側の傾斜部の前記垂直配向膜１４，１５のラビング方向１ａ，２ａに対する傾斜角をそれぞれ４５°±１５°としている。このＶ状端縁の両側の傾斜部の傾斜角は、好ましくは４５°±１０°、より好ましくは４５°±５°である。

この液晶表示素子は、複数の画素電極３のＴＦＴ４及びゲート配線１０に隣接する側とは反対側の端縁を、その中央部から両側に向かってそれぞれ他端方向に傾斜するＶ状に形成し、複数の画素電極３及びＴＦＴ４が設けられた後基板１の内面の第１の垂直配向膜１４を、前記画素電極３のＶ状端縁とは反対側の端縁から前記Ｖ状端縁に向かう方向にラビング処理しているため、各画素の液晶分子２０ａを、前記画素電極３と対向電極１５との間への電圧の印加により、前記垂直配向膜１４，１９のラビング方向と、前記画素電極３のＶ状端縁の近傍の液晶分子配向とにより倒れ方向を規制して規則的に倒れ配向させ、良好な品質の画像を表示することができる。

図１２は、前記液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を模式的に示す平面図であり、各画素の液晶分子２０ａは、電圧の印加により、画素周縁部から画素中心に対して前記画素電極３のＶ状端縁側にシフトした方向に向かって倒れ配向する。

そして、前記画素電極３のＶ状端縁に対応する部分から画素内方向に倒れ配向する液晶分子２０ａは、図１２に示したように、前記画素電極３のＶ状端縁の中央部及びその両側の傾斜部から、前記Ｖ状端縁の両側の傾斜部の間の領域内の一点に向かって倒れ配向し、このＶ状端縁からの液晶分子２０ａの配向により、画素周縁部からの液晶分子２０ａの倒れ込み方向の中心位置が規定される。

この実施例では、前記画素電極３のＶ状端縁の両側の傾斜部の前記垂直配向膜１４，１９のラビング方向１ａ，２ａに対する傾斜角をそれぞれ４５°±１５°にしているため、各画素の電圧の印加による液晶分子２０ａの倒れ方向をより確実に規定することができる。

このＶ状端縁の両側の傾斜部の傾斜角は、好ましくは４５°±１０°、より好ましくは４５°±５°であり、その傾斜角を４５°に近くするほど、各画素の液晶分子２０ａの倒れ方向をさらに確実に規制することができる。

この発明の第１の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。図１のII−II線に沿う液晶表示素子の断面図。図１のIII−III線に沿う液晶表示素子の断面図。第１の実施例の液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を示す平面図。前記液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を示す断面図。突起を設けず、垂直配向膜を第１の実施例の液晶表示素子と同じ方向にラビング処理した比較素子の電圧印加時の液晶分子配向状態を平面図。前記比較素子の電圧印加時の液晶分子配向状態を平面図。この発明の第２の実施例を示す液晶表示素子の１つの画素部の断面図。この発明の第３の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。第３の実施例の液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を示す平面図。この発明の第４の実施例を示す液晶表示素子の一方の基板の１つの画素部の平面図。第４の実施例の液晶表示素子の１つの画素の電圧印加時の液晶分子配向状態を示す平面図。

符号の説明

１，２…基板、３…画素電極、４…ＴＦＴ、５…ゲート電極、６…ゲート絶縁膜、７…ｉ型半導体膜、８…ドレイン電極、９…ソース電極、１０…ゲート配線、１１…データ配線、１３…補助電極、１４…垂直配向膜、１５…対向電極、１６…ブラックマスク、１７Ｒ，１７Ｇ，１７Ｂ…カラーフィルタ、１８…突起、１９…垂直配向膜、２０…液晶層、２０ａ…液晶分子、２１，２２…偏光板。

Claims

第１の基板と第２の基板との間に誘電率異方性が負の液晶分子からなる液晶層が設けられ、
前記第１の基板に画素電極が設けられているとともに前記画素電極を覆うように第１の配向膜が設けられ、
前記画素電極が互いに平行に延伸する第１の辺及び第２の辺並びに前記第１の辺に直交する方向に延伸する第３の辺及び第４の辺を有している液晶表示素子であって、
ソース電極及びドレイン電極のうちの何れか一方が前記画素電極に接続された薄膜トランジスタと、
前記第１の辺に隣接するようにして前記第１の辺に平行に配置されるとともに、前記薄膜トランジスタのゲート電極に接続されたゲート配線と、
前記ゲート配線と同一の層として形成されるとともに、前記画素電極との間に補償容量を形成する補助電極と、
を備え、
前記補助電極は、前記第２の辺、前記第３の辺及び前記第４の辺の全て領域に重なるように配置され、
前記第２の基板は、前記第１の基板と対向する面に、該対向面から前記第１の基板に向かって突出する突起部が形成され、
前記第１の基板は、前記第１の配向膜が前記第２の辺から前記ゲート配線に向かうように且つ前記第３の辺に対して平行な方向にラビング処理されているとともに、前記第１の辺が前記突起部に重なるように配置されていることを特徴とする液晶表示素子。
前記薄膜トランジスタは、前記画素電極と前記ゲート配線との間の領域に配置されていることを特徴とする請求項１に記載の液晶表示素子。
前記補助電極は、前記第１の辺の少なくとも一部の領域に対しては重なることのないように配置されていることを特徴とする請求項２に記載の液晶表示素子。
前記突起部は、該突起部の少なくとも一部が前記第１の辺のうち前記補助電極と重ならない領域に重なるように配置されていることを特徴とする請求項３に記載の液晶表示素子。
前記突起部は、平面形状が円形に形成されているとともに該突起部の中心が前記第３の辺と前記第４の辺との間の中央に位置するように配置されていることを特徴とする請求項１から４の何れかに記載の液晶表示素子。
前記突起部は、該突起部の中心が前記画素電極から外れた領域に位置するように配置されていることを特徴とする請求項５に記載の液晶表示素子。
前記突起部は、直径が前記第３の辺と前記第４の辺との間の長さよりも小さく形成されていることを特徴とする請求項５または６に記載の液晶表示素子。
前記第２の基板に対向電極と第２の配向膜とが設けられ、
前記突起部は、前記対向電極と前記第２の配向膜との間の層として形成されていることを特徴とする請求項１から７の何れかに記載の液晶表示素子。
前記第２の配向膜は、前記第１の配向膜とは逆の方向にラビング処理されていることを特徴とする請求項８に記載の液晶表示素子。