JP3716132B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3716132B2 JP3716132B2 JP17753399A JP17753399A JP3716132B2 JP 3716132 B2 JP3716132 B2 JP 3716132B2 JP 17753399 A JP17753399 A JP 17753399A JP 17753399 A JP17753399 A JP 17753399A JP 3716132 B2 JP3716132 B2 JP 3716132B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- source wiring
- transparent pixel
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング素子を用いた液晶表示装置の画素領域の回路構成・配置に関する。
【０００２】
【従来の技術】
従来から、一対の基板の内面のそれぞれに形成された配向膜に液晶が挟持され、うち一方の基板の対向面に、複数のゲート配線及び複数のソース配線とともに、薄膜トランジスタを形成したアクティブマトリクス型液晶表示装置が知られている。また、アクティブマトリクス型液晶表示装置の高開口率構造として、ゲート配線及びソース配線等、液晶にとって不要な電界を発する部分を透明画素電極で覆い、液晶のディスクリネーションを抑制する構造が知られている。
【０００３】
この場合のディスクリネーションとは、ＴＮ液晶に電界をかけた場合、ＴＮ液晶が螺旋状の弾性体であるがゆえ、電界強度、電界方向、螺旋方向、弾性定数の兼ね合いにより配向にみだれが生じる現象を意味している。ディスクリネーションは光もれ等を引き起こし、コントラスト低下・残像等表示品位の低下をもたらす。
【０００４】
図８は、従来の高開口率構造を有するアクティブマトリクス型液晶表示装置の画素領域の平面図であり、図９は図８のIX-IX断面図である。
【０００５】
アクティブマトリクス型液晶表示装置では、ガラス基板２１０上に複数のゲート配線２０１が互いに平行に配線され、ゲート配線２０１と直交するように、複数のソース配線２０２が第一絶縁層２０８を介し配線される。ゲート配線２０１とソース配線２０２の交差部近傍には、アモスファスシリコン等の半導体層２０３からなる、薄膜トランジスタ２１１が配設され、そのドレイン電極２０４は第二絶縁層２０９を介し、コンタクトホール２０５により透明画素電極２０６と接続される。
【０００６】
開口率を向上させるために、透明画素電極２０６をゲート配線２０１及びソース配線２０２にオーバラップさせ、透明画素電極２０６の面積を極力大きくするとともに、ゲート配線２０１及びソース配線２０２の電界のもれを抑制させ、ディスクリネーションの発生域をゲート配線及びソース配線領域に閉じ込めている。すなわち、透明画素電極２０６とゲート配線２０１及びソース配線２０２の重なり幅はディスクリネーションによる光もれを隠す大きさに設計される。
【０００７】
この高開口率構造において、透明画素電極２０６とゲート配線２０１及びソース配線２０２のオーバラップ部は寄生容量となる。第二絶縁層２０９は低誘電率かつ厚膜化が計られているものの、信号が頻繁に変動するソース配線２０２は透明画素電極２０６に容量結合し、クロストークの原因になることが知られている。これを解決するために、透明画素電極２０６の両側のソース配線２０２の信号を逆極性にし、容量結合による電位変動を相殺する方法がとられている。この相殺効果を得るために、隣接する２つの透明画素電極２０６とソース配線２０２の重なり幅ｘ１、ｘ２は等しくされている。
【０００８】
【発明が解決しようとする課題】
ところでディスクリネーションは、液晶配向方向すなわちＴＦＴ基板ラビング方向２２１、対向基板ラビング方向２２２により発生位置が変わるが、図示の一般的方向においては、ソース配線の左右で非対称の位置に発生する。これは、ソース配線上部では電界が弓状に湾曲するので、所定角度を持ってＴＦＴ基板表面にアンカリングされた液晶分子のアンカリング方向および電界方向が比較的一致する側と大きく異なる側とで液晶分子の配列状態が異なることによってディスクリネーションが偏って生じるためである。すなわち、ディスクリネーションを隠すだけなら、透明画素電極とソース配線の重なり幅ｘ１、ｘ２はｘ１＜ｘ２とし、更に開口率を大きくすることができる。
【０００９】
しかし従来の構造では、容量結合による電位変動を相殺するという観点から、ｘ１＝ｘ２とし、ディスクリネーションの大きい側に合わせなければいけない。このソース配線に沿った光学的に無駄な領域は、画素サイズとは独立に発生するため、特に画素サイズが小さい高精細液晶表示装置において、開口率低下の大きな要因となるという課題があった。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置は、ソース配線と透明画素電極との間に第二絶縁層を介在させ、前記透明画素電極を、前記ソース配線の両側にて隣接する前記透明画素電極のそれぞれと前記ソース配線との重なり幅が異なるように形成するとともに、前記透明画素電極のそれぞれと前記ソース配線との重なりにより生じる寄生容量の大きさの差を解消する補助容量を形成してなることを特徴としたものである。
本発明の液晶表示装置は、隣接する２つの画素領域において重なり幅が異なる透明画素電極とソース配線との重なりによる寄生容量の差を解消する補助容量を有している。すなわち、隣接する画素領域において透明画素電極とソース配線の重なり幅が小さい側は寄生容量が小さく、重なり幅が大きい方は寄生容量も大きいため、寄生容量の小さい側に補助容量を付加し、全体として寄生容量と補助容量との和が隣接する画素領域間で等しくなるようにした。その結果、隣接する画素領域で透明画素電極とソース配線の重なり幅が異なっても、ソース配線の電位変動が充分に相殺され、クロストークを防止することができる。逆に言えば、本発明においては、クロストークを発生させることなく、透明画素電極とソース配線の重なり幅を異ならせることができるので、ソース配線を中心に非対称の位置に発生するディスクリネーションを隠す分だけ透明画素電極とソース配線を重ねればよく、ソース配線幅を細くできることで結果として開口率を向上することができる。
【００１１】
また、前記補助容量は、前記ソース配線を一方の電極とし、前記ソース配線の下方に前記第一絶縁膜を介して設置され、前記透明画素電極または前記ドレイン電極と電気的に接続または容量結合された補助電極を他方の電極とする容量から構成してもよい。
この構成の場合、補助容量を構成する容量絶縁膜は第一絶縁層となるが、一般に、第一絶縁層はゲート絶縁膜と同一レイヤーとなるために膜厚が充分薄いこと、比誘電率が大きいこと、等の理由により、小さな重なり面積で大きな補助容量を得ることができる。したがって、開口率をより向上することができる。
【００１２】
また、前記補助容量は、前記ゲート配線上にて前記ソース配線を延設してなる補助電極を一方の電極とし、前記第二絶縁層を介し上部に延設された前記透明画素電極を他方の電極とする容量から構成してもよい。
この構成の場合、新たに補助電極を形成する必要がなく、パターンのレイアウトが複雑にならないため、歩留まりの低下を招く恐れが少ない、という利点がある。
【００１３】
【発明の実施の形態】
以下、本発明の液晶表示装置の実施の形態を図面に基づいて説明する。
【００１４】
図１は本発明の第１の実施形態を示す画素領域の平面図であり、図２は図１のII−II断面図、図３は図１のIII−III断面図であり、図４は実動作時の電界、液晶配向及び光透過率のII−II断面でのシミュレーション結果である。ガラス基板１０上に複数のゲート配線１を金属薄膜で互いに平行に配線し、複数のソース配線２を金属薄膜で、ゲート配線１と直交するように、第一絶縁層８を介し、配線する。第一絶縁層は薄膜トランジスタ１１のゲート絶縁膜と同一レイヤーの膜であり、ＳｉＮx、ＳｉＯ2等により膜厚２００〜５００ｎｍで形成する。ゲート配線１とソース配線２の交差部近傍にアモルファスシリコン等からなる半導体層３を有する薄膜トランジスタ１１を配設し、そのドレイン電極４は第二絶縁層９を介し、コンタクトホール５により透明画素電極６と接続する。第二絶縁層９はアクリル等の有機材料を用い膜厚１〜３μｍ程度で形成する。透明画素電極６は、ソース配線２の両側にて隣接する透明画素電極６のそれぞれとソース配線２との重なり幅が異なるように形成する。その重なり幅はソース配線の左右で異なる値とし、ｘ１＝０．５〜２μｍ、ｘ２＝２．５〜４μｍ程度である。ｘ１、ｘ２の大小関係は液晶の配向方向、すなわちラビング方向に依存するものであるが、本実施形態では、ＴＦＴ基板ラビング方向２１、対向基板ラビング方向２２は図示の通りである。また、図４はこの時のシミュレーション結果である。
【００１５】
図４において、符号３１はソース配線であり、３２は透明画素電極であり、３３は対向基板（図示略）に設けた対向電極を表している。また、符号３４は電界、３５は光透過率、３６は液晶の配列方向を模式的に示している。このシミュレーションからわかるように、本実施の形態のラビング方向の場合には隣接する画素電極３２，３２間の中央に光透過率のピークが生じるとともに、このピークの右側にもう一つのピークが生じている。このように、ソース配線３１を中心として右側の画素領域に光透過率のピーク、すなわちディスクリネーションにより光透過率の異常上昇が発生するため、図１に示したように、１本のソース配線に対して右側の画素領域の透明画素電極とソース配線との重なり幅を、左側の画素領域のそれよりも大きく取る必要があるわけである。
【００１６】
ソース配線２の下部に、第一絶縁層８を介し、ゲート配線１と同時に形成した補助電極７を配設し、第一の補助容量１５を形成する。更に補助電極７をドレイン電極４下部まで延設し、第二の補助容量１４を形成する。この第一の補助容量１５と第二の補助容量１４は、透明画素電極６とソース配線２との間で、直列接続された形となり、補助容量として機能する。補助電極７の大きさは、透明画素電極６とソース配線２の左右で異なる重なり幅に起因する寄生容量の不均衡を補償するように設定する。一般にソース配線との間で形成される第一の補助容量１５はドレイン電極４との間で形成される第二の補助容量１４に対して大きくできるため、第二の補助容量を、透明画素電極６とソース配線２の左右で異なる重なり幅に起因する寄生容量の差分と等しくなるように設計すればよい。
【００１７】
なお、補助電極７はソース配線２またはドレイン電極４のどちらか一方と電気的に接続される構造をとっても構わない。この場合においても、補助電極７の大きさは、透明画素電極６とソース配線２の左右で異なる重なり幅に起因する寄生容量の不均衡を補償するように設定されるべきである。
【００１８】
本実施形態においては、第一の補助容量１５または第二の補助容量１４の誘電体となる第一絶縁層８は第二絶縁層９と比較し膜厚が十分薄くかつ比誘電率も大きいため、第一の補助容量１５または第二の補助容量１４は、透明画素電極６とソース配線２の重なり部に対し十分小さな面積で形成できるという特徴があり、画素開口部を損なうこと無く形成できる。これにより、クロストーク品質を損なうこと無く、ソース配線幅をディスクリネーションを隠すのに必要なだけの幅にすることによって、従来例のソース配線幅をより細く設定でき、開口率を大幅に向上させることができる。
【００１９】
図５は本発明の第２の実施形態を示す平面図であり、図６は図５のVI-VI断面図、図７は図５のVII-VII断面図である。ＴＦＴ基板を作製する手順、材質は第１の実施形態と同一である。また、透明画素電極６も第１の実施形態と同様、ソース配線２の両側にて隣接する透明画素電極６のそれぞれとソース配線２との重なり幅が異なるように形成する。なお、本実施形態において、先の実施形態と同一部材については同一符号を付してこれら部材の説明を省略する。
【００２０】
本実施形態においては、補助容量１２を、直接透明画素電極６とソース配線２の重なり部を特別に配設することで形成している。言い換えると、従来一般の薄膜トランジスタの構造では、半導体層上にかかる部分のみにソース電極を設けるのが普通であるが、本実施の形態の構造の場合、ソース電極を半導体層３上からゲート配線１上にまで延設して補助電極とし、この補助電極と第二絶縁層９を介して対向する透明画素電極６とで補助容量１２を形成している。更に補助容量１２を効果的に配設するため、薄膜トランジスタ１１を、ソース配線２の両側にて隣接する透明画素電極６のそれぞれとソース配線２との重なり幅が小さい側に配設している。これにより薄膜トランジスタ１１のソース電極部上部も、補助容量１２から連続的に補助用の容量として利用できる。
【００２１】
本実施形態においては、実施形態１で用いた補助電極を必要とせず、レイアウトが複雑にならないため、歩留まり低下の可能性が少ないという効果もある。本実施形態においても、従来に比べて開口率を大幅に向上させることができる。
【００２２】
【発明の効果】
以上説明してきたように、本発明によれば、ソース配線と透明画素電極との間に第二絶縁層を介在させ、透明画素電極を、ソース配線の両側にて隣接する透明画素電極のそれぞれとソース配線との重なり幅が異なるように形成するとともに、透明画素電極のそれぞれとソース配線との重なりにより生じる寄生容量の大きさの差を解消する補助容量を寄生容量の小さい側に付加することで、全体として寄生容量と補助容量との和が隣接する画素領域間で等しくなるようにしたことから、液晶表示装置のクロストーク品質を損なうこと無く、開口率をあげることができるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の液晶表示装置の平面図である。
【図２】 図１のII-II断面図である。
【図３】 図１のIII-III断面図である。
【図４】 本発明の第１の実施形態の液晶表示装置の、実動作時における電界・液晶配向及び光透過率の、II-II断面でのシミュレーション結果を示す図である。
【図５】 本発明の第２の実施形態の液晶表示装置の平面図である。
【図６】 図５のVI-VI断面図である。
【図７】 図５のVII-VII断面図である。
【図８】 従来の液晶表示装置の平面図である。
【図９】 図７のIX-IX断面図である。
【符号の説明】
１，２０１ ゲート配線
２，２０２ ソース配線
３，２０３ 半導体層
４，２０４ ドレイン電極
５，２０５ コンタクトホール
６，２０６ 透明画素電極
７ 補助電極
８，２０８ 第一絶縁層
９，２０９ 第二絶縁層
１０，２１０ ガラス基板
１１，２１１ 薄膜トランジスタ
１４ 第二補助容量
１５ 第一補助容量
１２ 補助容量
２１，２２１ ＴＦＴ基板側ラビング方向
２２，２２２ 対向基板側ラビング方向
【発明の属する技術分野】
本発明はスイッチング素子を用いた液晶表示装置の画素領域の回路構成・配置に関する。
【０００２】
【従来の技術】
従来から、一対の基板の内面のそれぞれに形成された配向膜に液晶が挟持され、うち一方の基板の対向面に、複数のゲート配線及び複数のソース配線とともに、薄膜トランジスタを形成したアクティブマトリクス型液晶表示装置が知られている。また、アクティブマトリクス型液晶表示装置の高開口率構造として、ゲート配線及びソース配線等、液晶にとって不要な電界を発する部分を透明画素電極で覆い、液晶のディスクリネーションを抑制する構造が知られている。
【０００３】
この場合のディスクリネーションとは、ＴＮ液晶に電界をかけた場合、ＴＮ液晶が螺旋状の弾性体であるがゆえ、電界強度、電界方向、螺旋方向、弾性定数の兼ね合いにより配向にみだれが生じる現象を意味している。ディスクリネーションは光もれ等を引き起こし、コントラスト低下・残像等表示品位の低下をもたらす。
【０００４】
図８は、従来の高開口率構造を有するアクティブマトリクス型液晶表示装置の画素領域の平面図であり、図９は図８のIX-IX断面図である。
【０００５】
アクティブマトリクス型液晶表示装置では、ガラス基板２１０上に複数のゲート配線２０１が互いに平行に配線され、ゲート配線２０１と直交するように、複数のソース配線２０２が第一絶縁層２０８を介し配線される。ゲート配線２０１とソース配線２０２の交差部近傍には、アモスファスシリコン等の半導体層２０３からなる、薄膜トランジスタ２１１が配設され、そのドレイン電極２０４は第二絶縁層２０９を介し、コンタクトホール２０５により透明画素電極２０６と接続される。
【０００６】
開口率を向上させるために、透明画素電極２０６をゲート配線２０１及びソース配線２０２にオーバラップさせ、透明画素電極２０６の面積を極力大きくするとともに、ゲート配線２０１及びソース配線２０２の電界のもれを抑制させ、ディスクリネーションの発生域をゲート配線及びソース配線領域に閉じ込めている。すなわち、透明画素電極２０６とゲート配線２０１及びソース配線２０２の重なり幅はディスクリネーションによる光もれを隠す大きさに設計される。
【０００７】
この高開口率構造において、透明画素電極２０６とゲート配線２０１及びソース配線２０２のオーバラップ部は寄生容量となる。第二絶縁層２０９は低誘電率かつ厚膜化が計られているものの、信号が頻繁に変動するソース配線２０２は透明画素電極２０６に容量結合し、クロストークの原因になることが知られている。これを解決するために、透明画素電極２０６の両側のソース配線２０２の信号を逆極性にし、容量結合による電位変動を相殺する方法がとられている。この相殺効果を得るために、隣接する２つの透明画素電極２０６とソース配線２０２の重なり幅ｘ１、ｘ２は等しくされている。
【０００８】
【発明が解決しようとする課題】
ところでディスクリネーションは、液晶配向方向すなわちＴＦＴ基板ラビング方向２２１、対向基板ラビング方向２２２により発生位置が変わるが、図示の一般的方向においては、ソース配線の左右で非対称の位置に発生する。これは、ソース配線上部では電界が弓状に湾曲するので、所定角度を持ってＴＦＴ基板表面にアンカリングされた液晶分子のアンカリング方向および電界方向が比較的一致する側と大きく異なる側とで液晶分子の配列状態が異なることによってディスクリネーションが偏って生じるためである。すなわち、ディスクリネーションを隠すだけなら、透明画素電極とソース配線の重なり幅ｘ１、ｘ２はｘ１＜ｘ２とし、更に開口率を大きくすることができる。
【０００９】
しかし従来の構造では、容量結合による電位変動を相殺するという観点から、ｘ１＝ｘ２とし、ディスクリネーションの大きい側に合わせなければいけない。このソース配線に沿った光学的に無駄な領域は、画素サイズとは独立に発生するため、特に画素サイズが小さい高精細液晶表示装置において、開口率低下の大きな要因となるという課題があった。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置は、ソース配線と透明画素電極との間に第二絶縁層を介在させ、前記透明画素電極を、前記ソース配線の両側にて隣接する前記透明画素電極のそれぞれと前記ソース配線との重なり幅が異なるように形成するとともに、前記透明画素電極のそれぞれと前記ソース配線との重なりにより生じる寄生容量の大きさの差を解消する補助容量を形成してなることを特徴としたものである。
本発明の液晶表示装置は、隣接する２つの画素領域において重なり幅が異なる透明画素電極とソース配線との重なりによる寄生容量の差を解消する補助容量を有している。すなわち、隣接する画素領域において透明画素電極とソース配線の重なり幅が小さい側は寄生容量が小さく、重なり幅が大きい方は寄生容量も大きいため、寄生容量の小さい側に補助容量を付加し、全体として寄生容量と補助容量との和が隣接する画素領域間で等しくなるようにした。その結果、隣接する画素領域で透明画素電極とソース配線の重なり幅が異なっても、ソース配線の電位変動が充分に相殺され、クロストークを防止することができる。逆に言えば、本発明においては、クロストークを発生させることなく、透明画素電極とソース配線の重なり幅を異ならせることができるので、ソース配線を中心に非対称の位置に発生するディスクリネーションを隠す分だけ透明画素電極とソース配線を重ねればよく、ソース配線幅を細くできることで結果として開口率を向上することができる。
【００１１】
また、前記補助容量は、前記ソース配線を一方の電極とし、前記ソース配線の下方に前記第一絶縁膜を介して設置され、前記透明画素電極または前記ドレイン電極と電気的に接続または容量結合された補助電極を他方の電極とする容量から構成してもよい。
この構成の場合、補助容量を構成する容量絶縁膜は第一絶縁層となるが、一般に、第一絶縁層はゲート絶縁膜と同一レイヤーとなるために膜厚が充分薄いこと、比誘電率が大きいこと、等の理由により、小さな重なり面積で大きな補助容量を得ることができる。したがって、開口率をより向上することができる。
【００１２】
また、前記補助容量は、前記ゲート配線上にて前記ソース配線を延設してなる補助電極を一方の電極とし、前記第二絶縁層を介し上部に延設された前記透明画素電極を他方の電極とする容量から構成してもよい。
この構成の場合、新たに補助電極を形成する必要がなく、パターンのレイアウトが複雑にならないため、歩留まりの低下を招く恐れが少ない、という利点がある。
【００１３】
【発明の実施の形態】
以下、本発明の液晶表示装置の実施の形態を図面に基づいて説明する。
【００１４】
図１は本発明の第１の実施形態を示す画素領域の平面図であり、図２は図１のII−II断面図、図３は図１のIII−III断面図であり、図４は実動作時の電界、液晶配向及び光透過率のII−II断面でのシミュレーション結果である。ガラス基板１０上に複数のゲート配線１を金属薄膜で互いに平行に配線し、複数のソース配線２を金属薄膜で、ゲート配線１と直交するように、第一絶縁層８を介し、配線する。第一絶縁層は薄膜トランジスタ１１のゲート絶縁膜と同一レイヤーの膜であり、ＳｉＮx、ＳｉＯ2等により膜厚２００〜５００ｎｍで形成する。ゲート配線１とソース配線２の交差部近傍にアモルファスシリコン等からなる半導体層３を有する薄膜トランジスタ１１を配設し、そのドレイン電極４は第二絶縁層９を介し、コンタクトホール５により透明画素電極６と接続する。第二絶縁層９はアクリル等の有機材料を用い膜厚１〜３μｍ程度で形成する。透明画素電極６は、ソース配線２の両側にて隣接する透明画素電極６のそれぞれとソース配線２との重なり幅が異なるように形成する。その重なり幅はソース配線の左右で異なる値とし、ｘ１＝０．５〜２μｍ、ｘ２＝２．５〜４μｍ程度である。ｘ１、ｘ２の大小関係は液晶の配向方向、すなわちラビング方向に依存するものであるが、本実施形態では、ＴＦＴ基板ラビング方向２１、対向基板ラビング方向２２は図示の通りである。また、図４はこの時のシミュレーション結果である。
【００１５】
図４において、符号３１はソース配線であり、３２は透明画素電極であり、３３は対向基板（図示略）に設けた対向電極を表している。また、符号３４は電界、３５は光透過率、３６は液晶の配列方向を模式的に示している。このシミュレーションからわかるように、本実施の形態のラビング方向の場合には隣接する画素電極３２，３２間の中央に光透過率のピークが生じるとともに、このピークの右側にもう一つのピークが生じている。このように、ソース配線３１を中心として右側の画素領域に光透過率のピーク、すなわちディスクリネーションにより光透過率の異常上昇が発生するため、図１に示したように、１本のソース配線に対して右側の画素領域の透明画素電極とソース配線との重なり幅を、左側の画素領域のそれよりも大きく取る必要があるわけである。
【００１６】
ソース配線２の下部に、第一絶縁層８を介し、ゲート配線１と同時に形成した補助電極７を配設し、第一の補助容量１５を形成する。更に補助電極７をドレイン電極４下部まで延設し、第二の補助容量１４を形成する。この第一の補助容量１５と第二の補助容量１４は、透明画素電極６とソース配線２との間で、直列接続された形となり、補助容量として機能する。補助電極７の大きさは、透明画素電極６とソース配線２の左右で異なる重なり幅に起因する寄生容量の不均衡を補償するように設定する。一般にソース配線との間で形成される第一の補助容量１５はドレイン電極４との間で形成される第二の補助容量１４に対して大きくできるため、第二の補助容量を、透明画素電極６とソース配線２の左右で異なる重なり幅に起因する寄生容量の差分と等しくなるように設計すればよい。
【００１７】
なお、補助電極７はソース配線２またはドレイン電極４のどちらか一方と電気的に接続される構造をとっても構わない。この場合においても、補助電極７の大きさは、透明画素電極６とソース配線２の左右で異なる重なり幅に起因する寄生容量の不均衡を補償するように設定されるべきである。
【００１８】
本実施形態においては、第一の補助容量１５または第二の補助容量１４の誘電体となる第一絶縁層８は第二絶縁層９と比較し膜厚が十分薄くかつ比誘電率も大きいため、第一の補助容量１５または第二の補助容量１４は、透明画素電極６とソース配線２の重なり部に対し十分小さな面積で形成できるという特徴があり、画素開口部を損なうこと無く形成できる。これにより、クロストーク品質を損なうこと無く、ソース配線幅をディスクリネーションを隠すのに必要なだけの幅にすることによって、従来例のソース配線幅をより細く設定でき、開口率を大幅に向上させることができる。
【００１９】
図５は本発明の第２の実施形態を示す平面図であり、図６は図５のVI-VI断面図、図７は図５のVII-VII断面図である。ＴＦＴ基板を作製する手順、材質は第１の実施形態と同一である。また、透明画素電極６も第１の実施形態と同様、ソース配線２の両側にて隣接する透明画素電極６のそれぞれとソース配線２との重なり幅が異なるように形成する。なお、本実施形態において、先の実施形態と同一部材については同一符号を付してこれら部材の説明を省略する。
【００２０】
本実施形態においては、補助容量１２を、直接透明画素電極６とソース配線２の重なり部を特別に配設することで形成している。言い換えると、従来一般の薄膜トランジスタの構造では、半導体層上にかかる部分のみにソース電極を設けるのが普通であるが、本実施の形態の構造の場合、ソース電極を半導体層３上からゲート配線１上にまで延設して補助電極とし、この補助電極と第二絶縁層９を介して対向する透明画素電極６とで補助容量１２を形成している。更に補助容量１２を効果的に配設するため、薄膜トランジスタ１１を、ソース配線２の両側にて隣接する透明画素電極６のそれぞれとソース配線２との重なり幅が小さい側に配設している。これにより薄膜トランジスタ１１のソース電極部上部も、補助容量１２から連続的に補助用の容量として利用できる。
【００２１】
本実施形態においては、実施形態１で用いた補助電極を必要とせず、レイアウトが複雑にならないため、歩留まり低下の可能性が少ないという効果もある。本実施形態においても、従来に比べて開口率を大幅に向上させることができる。
【００２２】
【発明の効果】
以上説明してきたように、本発明によれば、ソース配線と透明画素電極との間に第二絶縁層を介在させ、透明画素電極を、ソース配線の両側にて隣接する透明画素電極のそれぞれとソース配線との重なり幅が異なるように形成するとともに、透明画素電極のそれぞれとソース配線との重なりにより生じる寄生容量の大きさの差を解消する補助容量を寄生容量の小さい側に付加することで、全体として寄生容量と補助容量との和が隣接する画素領域間で等しくなるようにしたことから、液晶表示装置のクロストーク品質を損なうこと無く、開口率をあげることができるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態の液晶表示装置の平面図である。
【図２】 図１のII-II断面図である。
【図３】 図１のIII-III断面図である。
【図４】 本発明の第１の実施形態の液晶表示装置の、実動作時における電界・液晶配向及び光透過率の、II-II断面でのシミュレーション結果を示す図である。
【図５】 本発明の第２の実施形態の液晶表示装置の平面図である。
【図６】 図５のVI-VI断面図である。
【図７】 図５のVII-VII断面図である。
【図８】 従来の液晶表示装置の平面図である。
【図９】 図７のIX-IX断面図である。
【符号の説明】
１，２０１ ゲート配線
２，２０２ ソース配線
３，２０３ 半導体層
４，２０４ ドレイン電極
５，２０５ コンタクトホール
６，２０６ 透明画素電極
７ 補助電極
８，２０８ 第一絶縁層
９，２０９ 第二絶縁層
１０，２１０ ガラス基板
１１，２１１ 薄膜トランジスタ
１４ 第二補助容量
１５ 第一補助容量
１２ 補助容量
２１，２２１ ＴＦＴ基板側ラビング方向
２２，２２２ 対向基板側ラビング方向
Claims (3)
- 一対の基板の内面のそれぞれに形成された配向膜に液晶が挟持され、うち一方の基板の対向面に複数のゲート配線及び複数のソース配線を、第一絶縁層を介し交差させてマトリックス状に配置し、前記ゲート配線及び前記ソース配線の交差部近傍にてゲート配線から延設したゲート電極と前記ソース配線から延設したソース電極とに接続されたスイッチング素子を配設し、該スイッチング素子のそれぞれにドレイン電極を介して接続した透明画素電極によって前記液晶を駆動する液晶表示装置において、
前記ソース配線と前記透明画素電極との間に第二絶縁層を介在させ、前記透明画素電極を、前記ソース配線の両側にて隣接する前記透明画素電極のそれぞれと前記ソース配線との重なり幅が異なるように形成するとともに、前記透明画素電極のそれぞれと前記ソース配線との重なりにより生じる寄生容量の大きさの差を解消する補助容量を有し、且つ、前記寄生容量の小さい側に前記補助容量を付加することで、全体として前記寄生容量と前記補助容量との和が隣接する画素領域間で等しくなるようにしたことを特徴とする液晶表示装置。 - 前記補助容量は、前記ソース配線を一方の電極とし、前記ソース配線の下方に前記第一絶縁膜を介して設置され、前記透明画素電極または前記ドレイン電極と電気的に接続または容量結合された補助電極を他方の電極とする容量からなることを特徴とする請求項１記載の液晶表示装置。
- 前記補助容量は、前記ゲート配線上にて前記ソース配線を延設してなる補助電極を一方の電極とし、前記第二絶縁層を介し上部に延設された前記透明画素電極を他方の電極とする容量からなることを特徴とする請求項１記載の液晶表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17753399A JP3716132B2 (ja) | 1999-06-23 | 1999-06-23 | 液晶表示装置 |
| TW089110069A TW580605B (en) | 1999-06-23 | 2000-05-24 | Liquid crystal display apparatus |
| KR10-2000-0033159A KR100375187B1 (ko) | 1999-06-23 | 2000-06-16 | 액정표시장치 |
| US09/602,111 US6507375B1 (en) | 1999-06-23 | 2000-06-23 | Liquid crystal display device in which neighboring pixel electrodes overlap source line by different widths |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17753399A JP3716132B2 (ja) | 1999-06-23 | 1999-06-23 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001005032A JP2001005032A (ja) | 2001-01-12 |
| JP3716132B2 true JP3716132B2 (ja) | 2005-11-16 |
Family
ID=16032607
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17753399A Expired - Fee Related JP3716132B2 (ja) | 1999-06-23 | 1999-06-23 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6507375B1 (ja) |
| JP (1) | JP3716132B2 (ja) |
| KR (1) | KR100375187B1 (ja) |
| TW (1) | TW580605B (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI287132B (en) * | 2001-11-23 | 2007-09-21 | Chi Mei Optoelectronics Corp | A liquid crystal display having reduced flicker |
| US6897908B2 (en) * | 2001-11-23 | 2005-05-24 | Chi Mei Optoelectronics Corporation | Liquid crystal display panel having reduced flicker |
| KR100463869B1 (ko) * | 2001-12-28 | 2004-12-30 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 및 그 제조 방법 |
| AU2003214584A1 (en) * | 2002-04-26 | 2003-11-10 | Koninklijke Philips Electronics N.V. | Active matrix display device |
| JP3677011B2 (ja) * | 2002-04-30 | 2005-07-27 | アルプス電気株式会社 | 液晶表示装置 |
| KR20030093519A (ko) * | 2002-06-03 | 2003-12-11 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| KR100870016B1 (ko) * | 2002-08-21 | 2008-11-21 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치 |
| JP2004102151A (ja) * | 2002-09-12 | 2004-04-02 | Sharp Corp | 表示装置 |
| KR100737702B1 (ko) * | 2002-10-16 | 2007-07-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 |
| KR100905015B1 (ko) * | 2002-12-26 | 2009-06-30 | 엘지디스플레이 주식회사 | 끝선이 밝게 빛나는 현상을 제거한 액정표시장치 |
| CN100451784C (zh) * | 2004-01-29 | 2009-01-14 | 夏普株式会社 | 显示装置 |
| JP4276965B2 (ja) | 2004-02-04 | 2009-06-10 | シャープ株式会社 | 表示装置 |
| JP2005275102A (ja) * | 2004-03-25 | 2005-10-06 | Nec Lcd Technologies Ltd | 半透過型液晶表示装置及びその製造方法 |
| CN100476554C (zh) * | 2004-08-31 | 2009-04-08 | 卡西欧计算机株式会社 | 垂直取向型有源矩阵液晶显示元件 |
| CN101604087A (zh) * | 2004-09-30 | 2009-12-16 | 卡西欧计算机株式会社 | 垂直取向型有源矩阵液晶显示元件 |
| US20060066791A1 (en) * | 2004-09-30 | 2006-03-30 | Casio Computer Co., Ltd. | Vertical alignment active matrix liquid crystal display device |
| KR100752875B1 (ko) * | 2004-11-29 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액티브 매트릭스 액정표시소자 |
| KR100752876B1 (ko) * | 2004-11-30 | 2007-08-29 | 가시오게산키 가부시키가이샤 | 수직배향형의 액정표시소자 |
| US8068200B2 (en) * | 2004-12-24 | 2011-11-29 | Casio Computer Co., Ltd. | Vertical alignment liquid crystal display device in which a pixel electrode has slits which divide the pixel electrode into electrode portions |
| JP4639797B2 (ja) * | 2004-12-24 | 2011-02-23 | カシオ計算機株式会社 | 液晶表示素子 |
| KR101197049B1 (ko) * | 2005-06-27 | 2012-11-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 |
| JP4766673B2 (ja) * | 2005-11-29 | 2011-09-07 | カシオ計算機株式会社 | 液晶表示素子 |
| US20070229744A1 (en) * | 2006-03-29 | 2007-10-04 | Casio Computer Co., Ltd. | Vertically aligned liquid crystal display device |
| KR100828217B1 (ko) * | 2006-04-06 | 2008-05-07 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| JP5247008B2 (ja) * | 2006-06-07 | 2013-07-24 | キヤノン株式会社 | 透過型の表示装置 |
| TWI366703B (en) * | 2006-12-15 | 2012-06-21 | Au Optronics Corp | A liquid crystal display panel and a producing method thereof |
| JP5251034B2 (ja) * | 2007-08-15 | 2013-07-31 | ソニー株式会社 | 表示装置および電子機器 |
| TW201003269A (en) | 2008-07-04 | 2010-01-16 | Au Optronics Corp | Liquid crystal display panel and pixel structure thereof |
| TWI370311B (en) * | 2008-09-05 | 2012-08-11 | Au Optronics Corp | Pixel structure of a display panel |
| KR100929684B1 (ko) * | 2008-12-19 | 2009-12-03 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 어레이 기판 |
| JP5834733B2 (ja) | 2011-10-03 | 2015-12-24 | セイコーエプソン株式会社 | 電気光学装置、電子機器 |
| TWI609214B (zh) * | 2017-01-06 | 2017-12-21 | 友達光電股份有限公司 | 畫素結構 |
| CN111752056B (zh) * | 2019-03-26 | 2023-05-30 | 和鑫光电股份有限公司 | 面板及其像素结构 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0438138B1 (en) | 1990-01-17 | 1995-03-15 | Kabushiki Kaisha Toshiba | Liquid-crystal display device of active matrix type |
| JP3072326B2 (ja) * | 1990-09-25 | 2000-07-31 | セイコーインスツルメンツ株式会社 | 半導体単結晶薄膜基板光弁装置とその製造方法 |
| JP2772405B2 (ja) * | 1990-11-22 | 1998-07-02 | 株式会社日立製作所 | 液晶表示装置 |
| EP0592063A3 (en) * | 1992-09-14 | 1994-07-13 | Toshiba Kk | Active matrix liquid crystal display device |
| JP2934875B2 (ja) * | 1994-09-30 | 1999-08-16 | カシオ計算機株式会社 | マトリックス型液晶表示装置 |
| TW373114B (en) * | 1996-08-05 | 1999-11-01 | Sharp Kk | Liquid crystal display device |
| US5953088A (en) * | 1997-12-25 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display with shield electrodes arranged to alternately overlap adjacent pixel electrodes |
| US6300987B1 (en) * | 1998-12-04 | 2001-10-09 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for liquid crystal displays |
-
1999
- 1999-06-23 JP JP17753399A patent/JP3716132B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-24 TW TW089110069A patent/TW580605B/zh not_active IP Right Cessation
- 2000-06-16 KR KR10-2000-0033159A patent/KR100375187B1/ko not_active IP Right Cessation
- 2000-06-23 US US09/602,111 patent/US6507375B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010007405A (ko) | 2001-01-26 |
| US6507375B1 (en) | 2003-01-14 |
| JP2001005032A (ja) | 2001-01-12 |
| TW580605B (en) | 2004-03-21 |
| KR100375187B1 (ko) | 2003-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3716132B2 (ja) | 液晶表示装置 | |
| US10802353B2 (en) | Liquid crystal display device | |
| US6400436B1 (en) | In-plane switching mode liquid crystal display device with specific arrangement of common bus line, data electrode and common electrode | |
| US6262784B1 (en) | Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line | |
| KR101293950B1 (ko) | 표시기판 및 이를 갖는 표시패널 | |
| US8305507B2 (en) | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof | |
| US7626646B2 (en) | Substrate for display device and display device equipped therewith | |
| KR101112543B1 (ko) | 다중 도메인 박막 트랜지스터 표시판 | |
| US6762815B2 (en) | In-plane switching LCD with a redundancy structure for an opened common electrode and a high storage capacitance | |
| KR101112540B1 (ko) | 다중 도메인 박막 트랜지스터 표시판 | |
| JP3199221B2 (ja) | 液晶表示装置およびその製造方法 | |
| US7233380B2 (en) | Array substrate for use in in-plane switching mode liquid crystal display device and method of fabricating the same | |
| US7432995B2 (en) | Liquid crystal display device comprising one pair of thin film transistors per pixel and method for fabricating the same | |
| US7633589B2 (en) | Liquid crystal display | |
| US7317496B2 (en) | Liquid crystal display wiring pattern having gate lines and storage electrode lines | |
| US20040090406A1 (en) | Liquid crystal display | |
| KR20000031004A (ko) | 평면 구동 방식의 액정 표시 장치 | |
| JP4297574B2 (ja) | 液晶表示装置 | |
| KR101200878B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100269354B1 (ko) | 횡전계방식 액정표시소자 | |
| KR20060061488A (ko) | 박막 트랜지스터 표시판 | |
| KR20000005858A (ko) | 광시야각액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050420 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050802 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050829 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080902 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090902 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100902 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110902 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120902 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130902 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |